JP3314421B2 - ディスプレイ装置及びその駆動装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディスプレイ装置及び
その駆動装置に関し、特に、アクティブマトリックス駆
動のディスプレイ装置における駆動回路の位相ずれを解
消したディスプレイ装置及びその駆動装置に関するもの
である。

【０００２】

【従来の技術】従来、液晶を用いてテレビ画像を表示す
るための液晶ディスプレイ駆動回路として、図６に示す
ような液晶ディスプレイ駆動回路が知られている。図６
において、１０は入力信号端子、１１はビデオ入力信号
線、１２はビデオ入力信号のサンプリングスイッチ素
子、１３は画素スイッチ素子、１４は液晶セル、１５は
同期分離回路、１６はクロック発生回路、１７は水平走
査シフトレジスタ、１８は垂直走査シフトレジスタ、１
９は垂直方向画素ライン信号線である。

【０００３】次に動作の概略を説明する。入力信号端子
１０から同期信号を含むビデオ入力信号が供給される
と、同期分離回路１５がビデオ入力信号から同期信号を
分離して、同期信号をクロック発生回路１６に供給す
る。クロック発生回路１６は供給された同期信号を逓倍
してビデオ入力信号のサンプルクロックを発生し、水平
走査シフトレジスタ１７に入力する。水平走査シフトレ
ジスタ１７にはシフトパルスＳＰが加えられており、こ
のシフトパルスＳＰに従って、ビデオ入力信号のサンプ
ルクロックをシフトし、サンプリングスイッチ素子１２
に順次に供給する。この間、入力信号端子１０からのビ
デオ入力信号がビデオ入力信号線１１により伝播してき
ており、水平走査シフトレジスタ１７からのサンプルク
ロックによりサンプリングスイッチ素子１２がオン状態
となり、それぞれの垂直方向画素ライン信号線１９に取
込まれる。垂直方向画素ライン信号線１９に取り込まれ
た画素信号は、垂直走査シフトレジスタ１８から供給さ
れる垂直走査信号により制御される画像スイッチ素子１
３を介して各々の液晶セル１４に取り込まれ、対応位置
の液晶ディスプレイの画素をビデオ信号の画素信号に従
って表示する。

【０００４】ところで、特開平２−３０９７７３号公報
の記載によれば、図６に示すような液晶ディスプレイ駆
動回路は、コンピュータ等の画像を表示する場合には、
各画素信号に対するサンプリング駆動信号の位相ずれ
が、画像の解像度を低下させるとして、そのための解決
策を提案している。すなわち、テレビ画像を形成する画
素は隣接する画素間である程度の相関性があり、ビデオ
信号がずれた画素位置の液晶セルに取り込まれて表示さ
れても、ビデオ信号と駆動信号との位相ずれによる解像
度の低下はそれほど問題とならないが、このような液晶
ディスプレイ装置をコンピュータからのディスプレイ画
像を表示する表示装置として用いる場合、コンピュータ
画像は、文字画像など各画素間の相間性はなく、サンプ
リング駆動信号の位相ずれが、画像の解像度を低下させ
るので実用にならない。そのため、特開平２−３０９７
７３号公報に記載の「液晶ディスプレイ装置」において
は、入力信号のサンプリングに用いるシフトレジスタの
駆動クロック信号の位相を調整する位相調整回路を液晶
ディスプレイ駆動回路に設ける提案を行っている。

【０００５】図７は、サンプリングを行う駆動クロック
信号の位相調整回路を設けた液晶ディスプレイ駆動回路
を示す回路図である。図７において、１０は入力信号端
子、１１はビデオ入力信号線、１２はサンプリングスイ
ッチ素子、１３は画素スイッチ素子、１４は液晶セル、
１５は同期分離回路、１６はクロック発生回路、１７は
水平走査シフトレジスタ、１８は垂直走査シフトレジス
タ、１９は垂直方向画素ライン信号線、７１は切換制御
端子、７２はマルチプレクサ、７３は遅延回路である。
これらの１０〜１９の回路要素は、図６で説明したもの
と同様な回路要素であり、各々の回路要素による動作も
同様である。

【０００６】ここでは、図７に示すように、図６で示し
た液晶ディスプレイ駆動回路の回路要素に加えて、更
に、複数段の遅延回路７３およびマルチプレクサ７２か
らなる同期信号の位相調整回路が設けられ、この位相調
整回路により、サンプリング用の駆動クロック信号に与
える遅延時間を、切換制御端子７１から与える信号によ
りマルチプレクサ７２において遅延回路７３の直列接続
された段数が切換えれた信号を選択するようにして、位
相の調整を行う。これにより、クロック信号の位相が調
整されることになり、画素との位相ずれを合せることが
でき、コンピュータ等からの画像信号の表示を良好に行
うことができる。

【０００７】

【発明が解決しようとする課題】ところで、図６および
図７に示すような液晶ディスプレイ駆動回路は、その回
路構成から明らかなように、ビデオ入力信号線１１に水
平方向の画素数だけの多数のサンプリングスイッチ素子
１２が並列接続される。このため、各々のサンプリング
スイッチング素子１２の入力容量（ソース・ゲート間容
量など）がそのままビデオ入力信号線１１に分布容量と
して加わる。この結果、図８に示すように、ビデオ入力
信号線１１は、分布容量（スイッチング素子１２の入力
容量Ｃ）と分布抵抗（スイッチング素子１２間の配線抵
抗Ｒ）とからなる分布定数回路となり、それに起因する
ビデオ入力信号の伝播遅延が生じる。このため、コンピ
ュータ画像を表示する液晶ディスプレイ装置のように、
画像の解像度を高くするため、水平方向の画素数を多く
すると、更に分布容量が大きくなり、ビデオ入力信号線
における信号伝播遅延の影響が大きくなる。

【０００８】このため、ビデオ入力信号線１１を伝わる
各々の画素信号に対し、サンプリングスイッチング素子
１２の位置に応じて順次の伝達遅延が生じ、サンプリン
グ信号との位相誤差が位置に依存して生ずることにな
る。したがって、図７で説明したように、液晶ディスプ
レイ駆動回路において、位相調整回路を設け、同期分離
回路より分離したサンプリング用のクロック信号の位相
を画像信号の入力点で調整しただけでは不十分であり、
ビデオ入力信号線１１におけるビデオ入力信号を垂直方
向画素ライン信号線１９に取り込むサンプリングスイッ
チング素子１２の配設位置に対応して、サンプリングク
ロックとビデオ入力信号との位相がずれるという問題が
ある。

【０００９】また、このようなビデオ入力信号線１１に
おける信号伝播遅延の影響は、垂直方向に走査を行うた
めの垂直走査シフトレジスタ１８から出力される制御信
号を伝播させる水平方向の画素読取り制御線７０ａ〜７
０ｍ（図７）においても、同様に発生する。このため、
垂直方向画素ライン信号線１９からのビデオ信号を取り
込み、画素信号を液晶セル１４に書込む画素スイッチ素
子１３の動作タイミングに位相ずれが生じ、ビデオ信号
が所定の画素位置の液晶セルに書き込まれないという問
題が生じる。

【００１０】図４を参照して具体的に説明する。図４
は、垂直方向走査における制御信号線による信号伝播遅
延の影響の位相ずれを説明するための液晶ディスプレイ
駆動回路の回路図である。図４において、１０は入力信
号端子、１１はビデオ入力信号線、１２はサンプリング
スイッチ素子、１３は画素スイッチ素子、１４は液晶セ
ル、１５は同期分離回路、１７は水平走査シフトレジス
タ、１８は垂直走査シフトレジスタ、１９は垂直方向画
素ライン信号線である。４０ａ〜４０ｍは水平方向の画
素読取り制御線、４１は水平走査クロック発生回路、４
２は垂直走査クロック発生回路である。

【００１１】図５は液晶ディスプレイ駆動回路における
垂直走査および水平走査の動作を説明するタイミングチ
ャートである。図５に示すタイミングチャートを参照し
て、動作を説明する。入力信号端子１０から同期信号を
含むビデオ入力信号が供給されると、同期分離回路１５
が、ビデオ入力信号から水平同期信号および垂直同期信
号を分離し、水平走査クロック発生回路４１および垂直
走査クロック発生回路４２に供給する。水平走査クロッ
ク発生回路４１は、水平走査スタートパルスＩＤＤおよ
び水平走査クロックφ_Dを発生する。垂直走査クロック
発生回路４２は、垂直走査スタートパルスＩＤＳおよび
垂直走査クロックφ_Sを発生する。垂直走査クロック発
生回路４２からの垂直走査スタートパルスＩＤＳにより
垂直走査の開始を指示し、クロックφ_Sにより垂直走査
シフトレジスタ１８での垂直走査を行う。垂直走査シフ
トレジスタ１８の出力ＱＳ_iにより、ｉ番目のラインが
選択されている間に、水平走査スタートパルスＩＤＤに
より水平走査の開始を指示して、水平走査クロックφ_D
により水平走査を行う。水平走査シフトレジスタ１７の
出力ＱＤ_jにより、ｊ番目の画素にビデオ入力信号の画
素信号をサンプリングする。

【００１２】この場合、アクティブマトリクス部の水平
方向の制御線である画素読取り制御線４０ａ〜４０ｍに
おいては、前述の図８で説明したように、ビデオ入力信
号線１１と同様に、水平方向の画素読取り制御線４０ａ
〜４０ｍに接続されている水平方向の画素スイッチ素子
１３の入力容量Ｃと画素スイッチ素子間配線抵抗Ｒによ
り、前述の図８と同様な分布定数回路となる。このた
め、垂直走査シフトレジスタ１８からの制御信号の出力
ＱＳ_iは水平方向の画素読取り制御線４０ｉにおいて伝
播遅延を生じる。例えば、図５のタイミングチャートに
おいて、上側および下側で対比して示すように、垂直走
査の出力ＱＳ₁は、水平方向の１番目の画素ではＱＳ₁と
同じＱＳ₁₁となるが、Ｎ番目の画素の取り込み時におい
ては、ＱＳ₁に対して伝播遅延してＱＳ_1Nとなる。水平
方向での画素数が多くなり、水平方向の画素スイッチ素
子１３が多くなると、これによる伝播遅延が更に大きく
なり、ビデオ入力信号の画素信号が所定の画素位置の画
素セルに書き込まれず、画素抜けが生ずるという問題が
生ずる。

【００１３】本発明は、このような問題を解決するため
になされたものであり、本発明の第１の目的は、ビデオ
入力信号線の分布抵抗と分布容量に起因する信号に依存
した位相ずれに対してサンプリングクロック信号の位相
を調整して、入力信号の画素信号が各画素位置で正確に
本来の表示位置に表示されるディスプレイ装置及びその
駆動装置を提供することにある。

【００１４】本発明の第２の目的は、水平方向の画素数
が多い例えば液晶ディスプレイ装置において、垂直走査
出力ＱＳ_ｉの制御信号線において分布抵抗と分布容量に
起因する伝播遅延が発生しても、その影響をなくして、
画素位置に対応する正しい表示位置の液晶セルにビデオ
信号の画素信号が書き込まれるようにしたディスプレイ
装置を提供することにある。

【００１５】

【課題を解決するための手段】上述のような目的を達成
するため、本発明の第１の特徴によるディスプレイ装置
及びその駆動装置は、アクティブマトリックス駆動のデ
ィスプレイ装置において、ビデオ信号を伝達するビデオ
信号線（１１：図１）と、前記ビデオ信号線により伝達
されるビデオ信号をサンプリングする信号をアクティブ
マトリックス部の信号線に供給するシフトレジスタ（１
７）と、前記シフトレジスタを駆動するクロック信号を
シフトレジスタに伝達するクロック信号線（２０）と、
前記クロック信号線に複数個以上設けられており、前記
クロック信号線により伝達されるクロック信号の位相を
順次に遅延させて、前記シフトレジスタから供給される
ビデオ信号をサンプリングする信号を前記ビデオ信号線
により伝達される伝搬遅延に対応させて遅延させる遅延
手段（２２）とを備えたことを特徴とする。

【００１６】また、本発明の第２の特徴によるディスプ
レイ装置では、アクティブマトリックス駆動のディスプ
レイ装置において、ビデオ信号を伝達するビデオ信号線
（３１：図３）と、前記ビデオ信号線により伝達される
ビデオ信号をサンプリングする信号をアクティブマトリ
ックス部の信号線に供給するシフトレジスタ（１７）
と、前記シフトレジスタの走査を開始指示する走査開始
信号を伝達する走査開始信号線（３２）と、前記走査開
始信号線に設けられており前記走査開始信号線より伝達
される走査開始信号を一定時間遅延させる第１遅延手段
（３３）と、前記ビデオ信号線に設けられており前記ビ
デオ信号線により伝達されるビデオ信号を前記第１遅延
手段で遅延させる遅延時間と同一時間遅延させる第２遅
延手段（３４）とを備えたことを特徴とする。

【００１７】

【作用】本発明の第１の特徴によるディスプレイ装置及
びその駆動装置において、ビデオ信号を伝達する信号線
であるビデオ信号線（１１：図１）により伝達されるビ
デオ信号に対して、シフトレジスタ（１７）が当該ビデ
オ信号をサンプリングする信号をアクティブマトリック
ス部の信号線に供給する。クロック信号線（２０）は、
シフトレジスタ（１７）を駆動するクロック信号を当該
シフトレジスタに伝達する信号線であり、遅延手段（２
１）がクロック信号線（２０）に複数個以上設けられ
て、クロック信号線により伝達されるクロック信号の位
相を順次に遅延させて、前記シフトレジスタから供給さ
れるビデオ信号をサンプリングする信号を前記ビデオ信
号線により伝達される伝搬遅延に対応させて遅延させ
る。この遅延手段（２１）による遅延時間は、ビデオ信
号線（１１）におけるビデオ信号の伝播遅延と対応して
調整され、ビデオ信号の伝播遅延とシフトレジスタから
出力されるサンプリング用の信号との位相ずれを解消す
る。これにより、ビデオ信号線（１１）におけるビデオ
信号の伝播遅延と対応してクロック信号の位相が調整さ
れることになり、画素との位相を合せることができ、コ
ンピュータ等からの画像信号を表示を良好に行うことが
できる。

【００１８】また、本発明の第２の特徴によるディスプ
レイ装置においては、ビデオ信号を伝達する信号線のビ
デオ信号線（３１：図３）により伝達されるビデオ信号
に対して、シフトレジスタ（１７）が当該ビデオ信号線
をサンプリングする信号をアクティブマトリックス部の
信号線に供給する。走査開始信号線（３２）がシフトレ
ジスタ（１７）により走査を開始指示する走査開始信号
を伝達する。走査開始信号線（３２）には第１遅延手段
（３３）が設けられており、この第１遅延手段（３０）
により前記走査開始信号線より伝達される走査開始信号
を一定時間遅延させる。また、第２遅延手段（３４）が
前記ビデオ信号線（３１）に設けられており、この第２
遅延手段（３４）が前記ビデオ信号線により伝達される
ビデオ信号を第１遅延手段で遅延させる遅延時間と同一
時間だけ遅延させる。

【００１９】このようにして、第１遅延手段（３３）お
よび第２遅延手段（３４）により、ビデオ信号線（３
１）によるビデオ入力信号と走査開始信号線（３２）に
よる走査開始信号とを同一時間だけ遅延させる。これに
より、ここで遅延させた遅延時間によって、アクティブ
マトリックス部の信号線に供給される信号（走査制御信
号）が最初に発生されてから信号線を伝播し、液晶セル
に画素信号を読み込むための画素スイッチ素子がオン状
態となるまでの遅延時間が確保（保証）されることとな
り、垂直走査の制御信号線により水平方向に伝播される
垂直走査出力の信号の伝播遅延の影響をなくすことがで
き、画素抜けが生ずることはない。

【００２０】

【実施例】以下、本発明の一実施例を図面を参照して具
体的に説明する。図１は本発明の第１の実施例にかかる
液晶ディスプレイ装置の要部の構成を示す駆動回路の回
路図である。図１において、１０は入力信号端子、１１
はビデオ入力信号線、１２はビデオ入力信号のサンプリ
ングスイッチ素子、１３は画素スイッチ素子、１４は液
晶セル、１５は同期分離回路、１６はクロック発生回
路、１７は水平走査シフトレジスタ、１８は垂直走査シ
フトレジスタ、１９は垂直方向画素ライン信号線であ
る。また、２０はクロック信号線、２１は第１遅延回
路、２２は第２遅延回路、２３はシフトレジスタを構成
するフリップフロップである。

【００２１】図１の液晶ディスプレイ駆動回路の構成に
おいては、水平走査シフトレジスタ１７の各シフト段を
構成するフリップフロップ２３を各段毎に示しており、
この各段毎のフリップフロップ２３に対応して、それぞ
れに第２遅延回路２２が設けられる。入力信号端子１０
から同期信号を含むビデオ入力信号が供給されると、同
期分離回路１５がビデオ入力信号から同期信号を分離し
て、同期信号をクロック発生回路１６に供給する。クロ
ック発生回路１６は供給された同期信号を逓倍してビデ
オ入力信号のサンプルクロックを発生する。クロック発
生回路１６から発生されたサンプルクロックは、第１遅
延回路２１により水平走査シフトレジスタ１７の入力点
での位相が調整される。そして、サンプルクロックが第
１遅延回路２１により調整された後、クロック信号線２
０を介して伝播される。

【００２２】クロック信号線２０には複数段の第２遅延
回路２２が設けられており、更に、複数段の第２遅延回
路２２により、ビデオ入力信号の伝播遅延に対するサン
プルクロックの位相の調整がなされる。すなわち、ビデ
オ入力信号線１１における分布抵抗と分布容量により生
じるビデオ入力信号の伝播遅延による位相ずれの影響
が、水平走査シフトレジスタ１７の各段のフリップフロ
ップ２３に対して設けた第２遅延回路２２により調整さ
れる。これにより、ビデオ入力信号線１１におけるビデ
オ入力信号の伝播遅延に対して、サンプルクロックを伝
える水平走査シフトレジスタ１７の各段のフリップフロ
ップの位置毎にクロック信号の位相が調整されることに
なり、ビデオ入力信号の画素信号の位置とサンプルクロ
ックの位相とが正確に調整されて、正確な対応位置の液
晶セル１４に画素信号が書込まれることになる。

【００２３】これ以降の動作は、前に説明した回路例と
同様である。すなわち、クロック発生回路１６からサン
プルクロックが第１遅延回路２１および第２遅延回路２
３により、その位相が調整されて水平走査シフトレジス
タ１７に加えられりシフトされて、サンプリングスイッ
チ素子１２に順次に供給される。この間、入力信号端子
１０からのビデオ入力信号がビデオ入力信号線１１によ
り伝播してきており、水平走査シフトレジスタ１７から
のサンプルクロックによりサンプリングスイッチ素子１
２が順次にオン状態となり、それぞれの垂直方向画素ラ
イン信号線１９に取込まれる。垂直方向画素ライン信号
線１９に取り込まれた画素信号は、垂直走査シフトレジ
スタ１８から供給される垂直走査信号により制御される
画像スイッチ素子１３を介して各々の液晶セル１４に取
り込まれ、対応位置の液晶ディスプレイの画素をビデオ
信号の画素信号に従って表示する。

【００２４】図２は本発明の第２の実施例にかかる液晶
ディスプレイ装置の要部の構成を示す駆動回路の回路図
である。図１で説明した駆動回路と同様に、図２におい
て、１０は入力信号端子、１２はサンプリングスイッチ
素子、１３は画素スイッチ素子、１４は液晶セル、１５
は同期分離回路、１６はクロック発生回路、１７は水平
走査シフトレジスタ、１８は垂直走査シフトレジスタ、
１９は垂直方向画素ライン信号線、２０はクロック信号
線、２１は第１遅延回路、２３はシフトレジスタを構成
するフリップフロップをそれぞれ示している。また、２
５はビデオ入力信号線、２６は第２遅延回路である。こ
こでの液晶ディスプレイ駆動回路において、ビデオ入力
信号線２５における伝播遅延がさほど大きくなく、小さ
い場合には、水平走査シフトレジスタ１７の各段のフリ
ップフロップ２３に対応して、必ずしも各段毎に遅延回
路を必要としない。このため、例えば、図２の回路図に
示すように、１段おきに第２遅延回路２６を設ける構成
でも十分に位相ずれを調整することができる。

【００２５】このようにして、ビデオ入力信号線（１
１，２５）の伝播遅延に対して、サンプリングスイッチ
素子の位置に依存する位相ずれを、サンプルクロックの
位相を調整する遅延回路をクロック信号線２０に沿って
適宜に設けることにより、画素信号を取り込むサンプル
クロックとビデオ入力信号との位相を調整する。これに
より、画素信号の位相を合せることができ、コンピュー
タ画像を良好に表示できる液晶ディスプレイ装置とな
る。

【００２６】図３は本発明の第３の実施例にかかる液晶
ディスプレイ装置の要部の構成を示す駆動回路の回路図
である。図３において、１０は入力信号端子、１２はサ
ンプリングスイッチ素子、１３は画素スイッチ素子、１
４は液晶セル、１５は同期分離回路、１７は水平走査シ
フトレジスタ、１８は垂直走査シフトレジスタ、１９は
垂直方向画素ライン信号線である。また、３０ａ〜３０
ｍは水平方向の画素読取り制御線、３１はビデオ入力信
号線、３２は水平走査開始信号線、３３は第３遅延回
路、３４は第４遅延回路、３５は水平走査クロック発生
回路、３６は垂直走査クロック発生回路である。

【００２７】図５に示したタイミングチャートをも参照
して動作を説明する。入力信号端子１０から同期信号を
含むビデオ入力信号が供給されると、同期分離回路１５
がビデオ入力信号から水平同期信号および垂直同期信号
を分離し、水平走査クロック発生回路３５および垂直走
査クロック発生回路３６に供給する。水平走査クロック
発生回路３５は、水平走査スタートパルスＩＤＤおよび
水平走査クロックφ_Dを発生する。また、垂直走査クロ
ック発生回路３６は、垂直走査スタートパルスＩＤＳお
よび垂直走査クロックφ_Sを発生する。垂直走査クロッ
ク発生回路３６からの垂直走査スタートパルスＩＤＳに
より垂直走査の開始が指示され、クロックφ_Sにより垂
直走査シフトレジスタ１８による垂直走査が行なわれ
る。

【００２８】ここでの垂直走査シフトレジスタ１８の出
力ＱＳ_iによりｉ番目のラインが選択されている間にお
いて、水平走査クロック発生回路３５からは水平走査ス
タートパルスＩＤＤが発生され、水平走査の開始が指示
される。この水平走査の開始の指示により、水平走査ク
ロックφ_Dが水平走査シフトレジスタ１７に供給され、
そこから出力されるサンプルクロックにより水平走査を
行う。この場合、水平走査クロック発生回路３５から発
生される水平走査スタートパルスＩＤＤは、水平走査開
始信号線３２を通して第３遅延回路３３により一定時間
遅延させた後に水平走査シフトレジスタ１７に供給され
る。この結果、水平走査スタートパルスＩＤＤによる水
平走査の開始の指示は一定時間遅延させられる。

【００２９】一方、ビデオ入力信号線３１にも第３遅延
回路３３と同じ遅延時間だけ遅延させる第４遅延回路３
４が設けられており、第４遅延回路３４によりビデオ入
力信号を一定時間遅延させた後にビデオ入力信号線に伝
播され、サンプリングスイッチ素子１２の信号入力端に
供給される。第３遅延回路３３により一定時間遅延させ
られた水平走査シフトレジスタ１７からの出力ＱＤ_j′
は、それぞれ対応のサンプリングスイッチ素子１２の制
御端に加えられ、同じ遅延時間だけ遅延されて供給され
ているビデオ入力信号３１の画素信号をサンプリング
し、対応のｊ番目の画素の液晶セルにビデオ入力信号の
画素信号を取り込む。

【００３０】このように、ここでの液晶ディイプレイ駆
動回路においては、ビデオ入力信号から同期分離回路１
５によって同期信号を取り出し、垂直走査クロック回路
３６および水平走査クロック回路３５により、垂直同期
のための垂直走査スタートパルスＩＤＳ，垂直走査クロ
ックφ_Sと、水平走査のための水平走査スタートパルス
ＩＤＤ，水平走査クロックφ_Dをそれぞれ発生させる。
このとき、垂直走査シフトレジスタ１８から出力される
信号ＱＳ_ｉの伝播遅延が大きいと、図５のタイミングチ
ャートにより説明したように、水平方向に１番目とＮ番
目の画素では、ＱＳ₁がＱＳ₁₁とＱＳ_1Nのようになり、
このため、ＱＳ_1NがＱＤ_Nに対して遅れると、ＱＤ_Nとタ
イミングクロックでサンプリングされたビデオ信号は、
画素に書き込まれなくなる。そこで、遅れ（ｔｄ）の時
間だけ、水平走査スタートパルスＩＤＤとビデオ入力信
号を遅延させる第３遅延回路３３および第４遅延回路３
４を設ける。第３遅延回路３３により水平走査スタート
パルスＩＤＤをｔｄだけ遅延させてＩＤＤ′とし、ま
た、第４遅延回路３４によりビデオ入力信号線３１の信
号をｔｄだけ遅延させる。

【００３１】これにより、水平走査シフトレジスタ１７
の水平走査の開始がｔｄだけ遅延される。したがって、
水平走査シフトレジスタ１７からの出力ＱＤ₁〜ＱＤ_Nも
順次ｔｄだけ遅れ、サンプリングクロックの各々の出力
ＱＤ₁′〜ＱＤ_N′となる。このとき、第４遅延回路３４
によりビデオ入力信号もｔｄだけ遅延させられているの
で、それぞれ水平走査の１番目〜Ｎ番目のサンプリング
タインミグの時点で、対応するビデオ入力信号の画素信
号がサンプリングされる。これにより、伝播遅延したＱ
Ｄ_ijで画素信号が液晶セルに書き込まれる。このように
して、第３の実施例においては、水平方向の画素読取り
制御線３０ｉを伝播する垂直走査信号ＱＳ_iの伝播遅延
に相当する遅延時間だけ水平走査を遅延させる遅延回路
（第３遅延回路３３および第４遅延回路３４）を、ビデ
オ入力信号線３１と水平走査スタートパルスＩＤＤを伝
える水平走査開始信号線３２に設けて、ＱＤ_jのタイミ
ングをＱＳ_iに対して調整する。

【００３２】

【発明の効果】以上、説明したように、本発明による液
晶ディスプレイ装置によれば、ビデオ信号線におけるビ
デオ信号の伝播遅延と対応してクロック信号の位相が調
整されることになり、アクティブマトリックス駆動の液
晶ディスプレイ装置におけるディスプレイ駆動回路にお
ける画素信号とそのサンプリングクロックの位相ずれを
正確に解消でき、適切な画素位置の液晶セルにビデオ入
力信号の画素信号を書き込むことができる。また、垂直
走査の制御信号線により水平方向に伝播される垂直走査
出力の信号の伝播遅延の影響をなくすことができ、画素
抜けが生ずることがなく、これにより、コンピュータ等
からの画像信号を表示を良好に行うことができ、表示画
像の解像度が向上する。

【図面の簡単な説明】

【図１】 図１は本発明の第１の実施例にかかる液晶デ
ィスプレイ装置の要部の構成を示す駆動回路の回路図、

【図２】 図２は本発明の第２の実施例にかかる液晶デ
ィスプレイ装置の要部の構成を示す駆動回路の回路図、

【図３】 図３は本発明の第３の実施例にかかる液晶デ
ィスプレイ装置の要部の構成を示す駆動回路の回路図、

【図４】 図４は垂直方向走査における書込み制御信号
線による信号伝播遅延の影響の位相ずれを説明するため
の液晶ディスプレイ駆動回路の回路図、

【図５】 図５は液晶ディスプレイ駆動回路における垂
直走査および水平走査の動作を説明するタイミングチャ
ート、

【図６】 図６は従来における液晶ディスプレイ駆動回
路の構成を説明する回路図、

【図７】 図７はサンプリングを行う駆動クロック信号
の位相調整回路を設けた液晶ディスプレイ駆動回路を示
す回路図、

【図８】 図８は液晶ディスプレイ駆動回路におけるビ
デオ入力信号線の伝播遅延を説明する図である。

【符号の説明】

１０…入力信号端子、１１，２５，３１…ビデオ入力信
号線、１２…サンプリングスイッチ素子、１３…画素ス
イッチ素子、１４…液晶セル、１５…同期分離回路、１
６…クロック発生回路、１７…水平走査シフトレジス
タ、１８…垂直走査シフトレジスタ、１９…垂直方向画
素ライン信号線、２０…クロック信号線、２１…第１遅
延回路、２２…第２遅延回路、２３…フリップフロッ
プ、２６…第２遅延回路、３０ａ〜３０ｍ，４０ａ〜４
０ｍ，７０ａ〜７０ｍ…水平方向の画素読取り制御線、
３２…水平走査開始信号線、３３…第３遅延回路、３４
…第４遅延回路、３５，４１…水平走査クロック発生回
路、３６，４２…垂直走査クロック発生回路、７１…切
換制御端子、７２…マルチプレクサ、７３…遅延回路。

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】アクティブマトリックス駆動のディスプレ
   イ装置において、 ビデオ信号を伝達するビデオ信号線と、 前記ビデオ信号線により伝達されるビデオ信号をサンプ
   リングする信号をアクティブマトリックス部の信号線に
   供給するシフトレジスタと、 前記シフトレジスタを駆動するクロック信号をシフトレ
   ジスタに伝達するクロック信号線と、 前記クロック信号線に複数個以上設けられており、前記
   クロック信号線により伝達されるクロック信号の位相を
   順次に遅延させて、前記シフトレジスタから供給される
   ビデオ信号をサンプリングする信号を前記ビデオ信号線
   により伝達される伝搬遅延に対応させて遅延させる遅延
   手段とを備えたことを特徴とするディスプレイ装置。
2. 【請求項２】アクティブマトリックス駆動のディスプレ
   イ装置において、 ビデオ信号を伝達するビデオ信号線と、 前記ビデオ信号線により伝達されるビデオ信号をサンプ
   リングする信号をアクティブマトリックス部の信号線に
   供給するシフトレジスタと、 前記シフトレジスタの走査を開始指示する走査開始信号
   を伝達する走査開始信号線と、 前記走査開始信号線に設けられており前記走査開始信号
   線より伝達される走査開始信号を一定時間遅延させる第
   １遅延手段と、 前記ビデオ信号線に設けられており前記ビデオ信号線に
   より伝達されるビデオ信号を前記第１遅延手段で遅延さ
   せる遅延時間と同一時間遅延させる第２遅延手段と、 を備えたことを特徴とするディスプレイ装置。
3. 【請求項３】アクティブマトリックス駆動のディスプレ
   イ装置の駆動装置において、 ビデオ信号を伝達するビデオ信号線と、 前記ビデオ信号線により伝達されるビデオ信号をサンプ
   リングする信号をアクティブマトリックス部の信号線に
   供給するシフトレジスタと、 前記シフトレジスタを駆動するクロック信号をシフトレ
   ジスタに伝達するクロック信号線と、 前記クロック信号線に複数個以上設けられており、前記
   クロック信号線により伝達されるクロック信号の位相を
   順次に遅延させて、前記シフトレジスタから供給される
   ビデオ信号をサンプリングする信号を前記ビデオ信号線
   により伝達される伝搬遅延に対応させて遅延させる遅延
   手段とを備えたことを特徴とするディスプレイ装置の駆
   動装置。