JP3313684B2 - 液晶表示基板、その配線検査方法およびその配線修理方法 - Google Patents
液晶表示基板、その配線検査方法およびその配線修理方法Info
- Publication number
- JP3313684B2 JP3313684B2 JP36338999A JP36338999A JP3313684B2 JP 3313684 B2 JP3313684 B2 JP 3313684B2 JP 36338999 A JP36338999 A JP 36338999A JP 36338999 A JP36338999 A JP 36338999A JP 3313684 B2 JP3313684 B2 JP 3313684B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring pattern
- short
- liquid crystal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、液晶表示(TF
T)基板、このTFT基板の用いた配線検査方およびそ
の配線修理方法に関する。
T)基板、このTFT基板の用いた配線検査方およびそ
の配線修理方法に関する。
【0002】
【従来の技術】従来のTFT等の液晶表示基板の検査方
法では、走査線(ゲート線)、信号線(ドレイン線)の
端子一つ一つに電極をプロービングして電気測定を行な
っていた。そのような場合、プローブ・ユニット(以降
P/Uとする)を作製する必要があった。
法では、走査線(ゲート線)、信号線(ドレイン線)の
端子一つ一つに電極をプロービングして電気測定を行な
っていた。そのような場合、プローブ・ユニット(以降
P/Uとする)を作製する必要があった。
【0003】最近では液晶表示パネルの高精細化・大型
化が進み、それに従いP/Uも高精細化・大型化が必要
となったが、相乗して作製費も高価なものになった。こ
の対策として、全ての端子を一つの端子に繋げて電圧印
加させればプローバも走査線(ゲート線)、信号線(ド
レイン線)のそれぞれ一つずつで済み、P/Uがかなり
安価のものになる。
化が進み、それに従いP/Uも高精細化・大型化が必要
となったが、相乗して作製費も高価なものになった。こ
の対策として、全ての端子を一つの端子に繋げて電圧印
加させればプローバも走査線(ゲート線)、信号線(ド
レイン線)のそれぞれ一つずつで済み、P/Uがかなり
安価のものになる。
【0004】図3(a)(b)はこの種の液晶表示基板
の外略平面図およびその部分拡大図である。このTFT
基板10は、斜線部の表示部11があり、左の配線は走
査線(ゲート線)部12を有するゲート端子部13があ
り、上側の配線はドレイン端子部14で、右の配線は表
示部11の配線パターン間に設けられ検査用に一端が共
通接続されたパターンのCOM配線18を設けたCOM
配線部15がある。またCOM配線部15とゲート端子
部13との間に引き込み部17があり、COM配線部1
5の中に引き回し配線19がある。
の外略平面図およびその部分拡大図である。このTFT
基板10は、斜線部の表示部11があり、左の配線は走
査線(ゲート線)部12を有するゲート端子部13があ
り、上側の配線はドレイン端子部14で、右の配線は表
示部11の配線パターン間に設けられ検査用に一端が共
通接続されたパターンのCOM配線18を設けたCOM
配線部15がある。またCOM配線部15とゲート端子
部13との間に引き込み部17があり、COM配線部1
5の中に引き回し配線19がある。
【0005】この基板の構造は、図3(b)に示すよう
に、TFT基板10が360mm×465mm、表示部
11が287.2mm×359mmの範囲にあり、ゲー
ト端子部12が線幅100μm、線長2000μmであ
り、ゲート配線13が線幅30μm、線間距離130μ
mで、その引き込み部17の長さ3100μmであり、
COM配線18が線幅230μm、線間距離46μm
で、COM配線部15が長さ3200μmであり、引き
込み部17が長さ3100μmである。
に、TFT基板10が360mm×465mm、表示部
11が287.2mm×359mmの範囲にあり、ゲー
ト端子部12が線幅100μm、線長2000μmであ
り、ゲート配線13が線幅30μm、線間距離130μ
mで、その引き込み部17の長さ3100μmであり、
COM配線18が線幅230μm、線間距離46μm
で、COM配線部15が長さ3200μmであり、引き
込み部17が長さ3100μmである。
【0006】この基板の検査方法では、COM配線部1
5の一括パッドに電圧を印加して電気的に検査をしてい
る。しかし、走査線(ゲート線)12の配線パターンの
みが存在している引き込み線部17にショート(短絡)
欠陥が発生した場合、このような検査では検出不可能で
あった。この場合の検査方法を、図4のフロー図により
説明する。
5の一括パッドに電圧を印加して電気的に検査をしてい
る。しかし、走査線(ゲート線)12の配線パターンの
みが存在している引き込み線部17にショート(短絡)
欠陥が発生した場合、このような検査では検出不可能で
あった。この場合の検査方法を、図4のフロー図により
説明する。
【0007】(1)アレイチェッカによる検査の場合
(ステップS1,S2) このアレイチェッカとしては、PDI社製のアレイチェ
ッカがあり、ゲート(G)、ドレイン(D)一括パッド
に電圧を印加し表示部の全画素をオン状態にし、この表
示部の電圧分布をCCDカメラで測定し、この電圧分布
に異常がある部分を欠陥として検知している。この場
合、ゲート配線部12には+5v、COM配線部15に
は−5vの電圧が印加され、表示部11の領域の電位差
分布をCCDカメラでモニタする。
(ステップS1,S2) このアレイチェッカとしては、PDI社製のアレイチェ
ッカがあり、ゲート(G)、ドレイン(D)一括パッド
に電圧を印加し表示部の全画素をオン状態にし、この表
示部の電圧分布をCCDカメラで測定し、この電圧分布
に異常がある部分を欠陥として検知している。この場
合、ゲート配線部12には+5v、COM配線部15に
は−5vの電圧が印加され、表示部11の領域の電位差
分布をCCDカメラでモニタする。
【0008】(ケース1)表示部に同層ショート欠陥が
存在する場合、このショート箇所のラインが0vとなる
ため、必ずゲート配線−COM配線間のショート欠陥と
して検出される(ステップS2)。
存在する場合、このショート箇所のラインが0vとなる
ため、必ずゲート配線−COM配線間のショート欠陥と
して検出される(ステップS2)。
【0009】(ケース2)表示部以外でショート欠陥が
存在する場合 COM配線については基準電位(グランド)なので、C
OM配線間にショート欠陥が存在していても不良にはな
らない。
存在する場合 COM配線については基準電位(グランド)なので、C
OM配線間にショート欠陥が存在していても不良にはな
らない。
【0010】ゲート端子12と表示部11との間の引き
込み部17にショート欠陥が存在する場合、表示部10
の電位分布には何も異常は見られず、良品と判断される
が、一括ショートバーを切り離された表示パネルの状態
になると、G−G間ショートが現れ不良品となる。 (2)自動外観検査(KLA)装置の場合(ステップS
3,S4) この自動外観検査装置としては、オルゴテック社製のK
LA装置が用いられるが、このKLA装置の原理は、T
FTパターンの単位画素同士を1μmオーダの精度で比
較しながら形(パターン)の違う場所を検出するもので
ある。。
込み部17にショート欠陥が存在する場合、表示部10
の電位分布には何も異常は見られず、良品と判断される
が、一括ショートバーを切り離された表示パネルの状態
になると、G−G間ショートが現れ不良品となる。 (2)自動外観検査(KLA)装置の場合(ステップS
3,S4) この自動外観検査装置としては、オルゴテック社製のK
LA装置が用いられるが、このKLA装置の原理は、T
FTパターンの単位画素同士を1μmオーダの精度で比
較しながら形(パターン)の違う場所を検出するもので
ある。。
【0011】上記(ケース1)の場合、アレイチェッカ
ではショート欠陥の存在を検出しているが存在する場所
は特定できない。しかし、KLA検査を実施して検出し
たパターン欠陥とアレイチェッカが検出したゲート配線
とCOM配線ショートのラインが重なる場所がショート
欠陥の存在する場所となる。これら2種類の検査装置を
使用する事により、表示部10に存在するショート欠陥
は場所を特定する事が出来る(ステップS4)。ここで
可能ならば、そのショート欠陥箇所をリベア装置などに
より修理し(ステップS5)、最初のステップS1に戻
り、ショート欠陥箇所のチェックを繰り返えす。
ではショート欠陥の存在を検出しているが存在する場所
は特定できない。しかし、KLA検査を実施して検出し
たパターン欠陥とアレイチェッカが検出したゲート配線
とCOM配線ショートのラインが重なる場所がショート
欠陥の存在する場所となる。これら2種類の検査装置を
使用する事により、表示部10に存在するショート欠陥
は場所を特定する事が出来る(ステップS4)。ここで
可能ならば、そのショート欠陥箇所をリベア装置などに
より修理し(ステップS5)、最初のステップS1に戻
り、ショート欠陥箇所のチェックを繰り返えす。
【0012】
【発明が解決しようとする課題】しかし、上述したアレ
イチェッカとKLA装置とを用いた検査方法でも、表示
部11以外の場所に存在するショート欠陥を検出するこ
とはできない。なぜならば、アレイチェッカではゲート
間(G−G)ショートになっているラインの電位差分布
に異常は示されない上に、KLA検査においても表示部
11以外の領域は検査領域外となるため、その不良個所
の発見は不可能となる。従って、この場合には、表示部
11をパネルに組み込んでからでなければ(ステップ1
0)不良が見つからず、その表示を実際に見る時でなけ
ればショート欠陥の存在が判明することができず(ステ
ップ11)、製品の製造工数がかかると共に、製造工程
が遅れるという問題があった。
イチェッカとKLA装置とを用いた検査方法でも、表示
部11以外の場所に存在するショート欠陥を検出するこ
とはできない。なぜならば、アレイチェッカではゲート
間(G−G)ショートになっているラインの電位差分布
に異常は示されない上に、KLA検査においても表示部
11以外の領域は検査領域外となるため、その不良個所
の発見は不可能となる。従って、この場合には、表示部
11をパネルに組み込んでからでなければ(ステップ1
0)不良が見つからず、その表示を実際に見る時でなけ
ればショート欠陥の存在が判明することができず(ステ
ップ11)、製品の製造工数がかかると共に、製造工程
が遅れるという問題があった。
【0013】本発明の目的は、これらの問題を解決し、
パターン不良を早期発見し、製品の製造工数を短縮し、
製造工程の遅れをなくした液晶表示基板およびその不良
検査方法を提供することにある。
パターン不良を早期発見し、製品の製造工数を短縮し、
製造工程の遅れをなくした液晶表示基板およびその不良
検査方法を提供することにある。
【0014】
【課題を解決するための手段】本発明の液晶表示基板の
構成は、基板端部に設けられた複数のゲートまたはドレ
イン配線端子と表示部との間の引き込み配線部の範囲
で、前記各ゲートまたはドレイン配線端子にそれぞれ接
続されるゲートまたはドレイン配線パターンの各間隙
に、一端が一括パッドにより共通接続された共通配線パ
ターンをそれぞれ延長した延長配線パターンを配設した
ことにより、これら配線端子と表示部の配線パターンと
の間の配線パターンの間の配線のショート欠陥を検出可
能としたことを特徴とする。
構成は、基板端部に設けられた複数のゲートまたはドレ
イン配線端子と表示部との間の引き込み配線部の範囲
で、前記各ゲートまたはドレイン配線端子にそれぞれ接
続されるゲートまたはドレイン配線パターンの各間隙
に、一端が一括パッドにより共通接続された共通配線パ
ターンをそれぞれ延長した延長配線パターンを配設した
ことにより、これら配線端子と表示部の配線パターンと
の間の配線パターンの間の配線のショート欠陥を検出可
能としたことを特徴とする。
【0015】本発明の液晶表示基板において、共通配線
パターンのゲートまたはドレイン配線パターンの各間隙
に延長された延長配線パターンは、表示部にある共通配
線パターンより細くして、配線との導通チェックを行う
こともできる。
パターンのゲートまたはドレイン配線パターンの各間隙
に延長された延長配線パターンは、表示部にある共通配
線パターンより細くして、配線との導通チェックを行う
こともできる。
【0016】また本発明の配線検査方法の構成は、液晶
表示基板上の表示部の間に、一端が一括パッドにより共
通接続された共通配線パターンが設けられ、この一括パ
ッドから電圧印加をすることにより前記液晶表示基板の
配線検査を行なう液晶表示基板の配線検査方法におい
て、前記液晶表示基板上の引き込み配線部に前記共通配
線パターンをそれぞれ延長した延長配線パターンが配設
された基板を用いて、ゲートまたはドレイン配線パター
ンのショート欠陥のある電位差分布が検出され、かつ前
記表示部にゲートまたはドレイン配線パターンのショー
ト欠陥が存在しないことを検出した時、前記延長配線パ
ターンの部分でショート欠陥を検出するようにしたこと
を特徴とする。
表示基板上の表示部の間に、一端が一括パッドにより共
通接続された共通配線パターンが設けられ、この一括パ
ッドから電圧印加をすることにより前記液晶表示基板の
配線検査を行なう液晶表示基板の配線検査方法におい
て、前記液晶表示基板上の引き込み配線部に前記共通配
線パターンをそれぞれ延長した延長配線パターンが配設
された基板を用いて、ゲートまたはドレイン配線パター
ンのショート欠陥のある電位差分布が検出され、かつ前
記表示部にゲートまたはドレイン配線パターンのショー
ト欠陥が存在しないことを検出した時、前記延長配線パ
ターンの部分でショート欠陥を検出するようにしたこと
を特徴とする。
【0017】本発明の配線検査方法において、アレイチ
ェッカによりゲートまたはドレイン配線パターンのショ
ート欠陥のある電位差分布が検出され、自動外観検査
(KLA)装置により表示部のパターン異常か検出され
た時、リペア装置内蔵の顕微鏡により前記ショート欠陥
のあるゲートまたはドレイン配線パターンに沿ってその
引き込み配線パターンをチェックし、延長配線パターン
の部分でのショート欠陥を検出することもできる。
ェッカによりゲートまたはドレイン配線パターンのショ
ート欠陥のある電位差分布が検出され、自動外観検査
(KLA)装置により表示部のパターン異常か検出され
た時、リペア装置内蔵の顕微鏡により前記ショート欠陥
のあるゲートまたはドレイン配線パターンに沿ってその
引き込み配線パターンをチェックし、延長配線パターン
の部分でのショート欠陥を検出することもできる。
【0018】さらに、本発明の配線修理方法の構成は、
前述した液晶表示基板の配線検査方法により検出された
延長配線パターンの部分を、この検出された延長配線パ
ターンに沿ってリペア装置内蔵の顕微鏡によりチェック
し、ショート欠陥検出個所を見つけ、このショート欠陥
検出個所をレーザカットにより切り離して修理すること
を特徴とする。
前述した液晶表示基板の配線検査方法により検出された
延長配線パターンの部分を、この検出された延長配線パ
ターンに沿ってリペア装置内蔵の顕微鏡によりチェック
し、ショート欠陥検出個所を見つけ、このショート欠陥
検出個所をレーザカットにより切り離して修理すること
を特徴とする。
【0019】本発明によれば、液晶表示装置の基板を電
気的に検査する装置(アレイチェッカ)を使用して、走
査線(ゲート線)を全部繋げた一括パッドに検査プロー
バをコンタクトして電圧印加することにより、ショート
欠陥を検出することができる。この走査線(ゲート配
線)は全て一括パッドでつながっているため、引き込み
配線部でショート(短絡)欠陥が発生した場合は欠陥検
出が不可能であるが、これを検出するために、引き込み
配線部のゲート線間にCOM配線のパターンを設け、ゲ
ート線とCOM線との抵抗値からショート欠陥検出を可
能にしている。
気的に検査する装置(アレイチェッカ)を使用して、走
査線(ゲート線)を全部繋げた一括パッドに検査プロー
バをコンタクトして電圧印加することにより、ショート
欠陥を検出することができる。この走査線(ゲート配
線)は全て一括パッドでつながっているため、引き込み
配線部でショート(短絡)欠陥が発生した場合は欠陥検
出が不可能であるが、これを検出するために、引き込み
配線部のゲート線間にCOM配線のパターンを設け、ゲ
ート線とCOM線との抵抗値からショート欠陥検出を可
能にしている。
【0020】この場合、走査線(ゲート線)の引き込み
配線部に、COM配線を表示部から延長させた別の配線
パターンを設け、これらの配線間の抵抗値からショート
欠陥の有無を検査可能にしている。
配線部に、COM配線を表示部から延長させた別の配線
パターンを設け、これらの配線間の抵抗値からショート
欠陥の有無を検査可能にしている。
【0021】
【発明の実施の形態】次に図面を参照しながら本発明の
構成を説明する。図1(a)(b)は本発明の一実施形
態を示す液晶表示基板の概略平面図およびその部分拡大
図である。従来例の図3と同様に、図1(a)のよう
に、TFT基板10は、斜線部の表示部11に対して左
の配線が走査線(ゲート線)12であり、上側の配線が
ドレイン端子部14で、右の配線は表示部11の配線パ
ターン間に設けられ検査用に一端が共通接続された一括
パッドを有するパターンのCOM配線部15である。
構成を説明する。図1(a)(b)は本発明の一実施形
態を示す液晶表示基板の概略平面図およびその部分拡大
図である。従来例の図3と同様に、図1(a)のよう
に、TFT基板10は、斜線部の表示部11に対して左
の配線が走査線(ゲート線)12であり、上側の配線が
ドレイン端子部14で、右の配線は表示部11の配線パ
ターン間に設けられ検査用に一端が共通接続された一括
パッドを有するパターンのCOM配線部15である。
【0022】本実施形態の特徴は、図1(b)の拡大図
のように、新たに別の配線パターンの新COM配線部1
6を設けることで、走査線(ゲート線)12と別の配線
(COM線)15との間の抵抗値が極めて小さくなった
時にショート(短絡)欠陥であることを検出可能とな
る。
のように、新たに別の配線パターンの新COM配線部1
6を設けることで、走査線(ゲート線)12と別の配線
(COM線)15との間の抵抗値が極めて小さくなった
時にショート(短絡)欠陥であることを検出可能とな
る。
【0023】この基板の構造は、図3(b)の拡大図と
同様であるが、新COM配線部16は線幅10μmで、
引き込み部17の長さ3100μmの範囲に、ゲート配
線13の線間距離130μmの間に挿入されて、線幅2
30μmのCOM配線18に接続されている。
同様であるが、新COM配線部16は線幅10μmで、
引き込み部17の長さ3100μmの範囲に、ゲート配
線13の線間距離130μmの間に挿入されて、線幅2
30μmのCOM配線18に接続されている。
【0024】この基板を検査する際に、COM線部15
の一括パッドに電圧を印加して電気的に検査をする。ゲ
ート線12の配線パターンのみが存在している引き込み
線部17にショート(短絡)欠陥が発生した場合、従来
の検査では検出不可能であったが、本実施形態のように
別の配線パターンの新COM配線部16をゲート線12
間に設けることでショート(短絡)欠陥の検出を可能に
している。
の一括パッドに電圧を印加して電気的に検査をする。ゲ
ート線12の配線パターンのみが存在している引き込み
線部17にショート(短絡)欠陥が発生した場合、従来
の検査では検出不可能であったが、本実施形態のように
別の配線パターンの新COM配線部16をゲート線12
間に設けることでショート(短絡)欠陥の検出を可能に
している。
【0025】なお、このCOM配線16は、COM配線
15とは限らず、信号線(ドレイン線)11においても
同様のことが可能である。
15とは限らず、信号線(ドレイン線)11においても
同様のことが可能である。
【0026】図2は本実施形態のTFT基板10の検
査、修理処理のフロー図である。図4の場合と同様に、
アレイチェッカおよびKLA検査装置を用いて検査を行
う。引き込み配線部ショート欠陥を検出するまでの作業
フローは、まず、ステップS1で、TFT基板10をア
レイチェッカで検査を行う。次にステップS2で、表示
部11にゲート−COM配線のショート欠陥の存在を示
す電位差分布が検出される。
査、修理処理のフロー図である。図4の場合と同様に、
アレイチェッカおよびKLA検査装置を用いて検査を行
う。引き込み配線部ショート欠陥を検出するまでの作業
フローは、まず、ステップS1で、TFT基板10をア
レイチェッカで検査を行う。次にステップS2で、表示
部11にゲート−COM配線のショート欠陥の存在を示
す電位差分布が検出される。
【0027】ここで、ショート欠陥の存在がなければ良
品となり、ステップS9で製品になるが、ゲート−CO
M配線のショート欠陥を検出した欠陥検出基板10は、
次のステップS3で、欠陥検出シートについて、KLA
検査が実施される。
品となり、ステップS9で製品になるが、ゲート−CO
M配線のショート欠陥を検出した欠陥検出基板10は、
次のステップS3で、欠陥検出シートについて、KLA
検査が実施される。
【0028】このKLA検査の実施で、ステップS4
で、ゲート−COMショート欠陥検出ラインにパターン
異常が存在する場合、ステップS5で、その表示部11
の異常個所の修理が行われ、ステップS1に戻り、再チ
ェックが行われるが、ゲート−COMショート欠陥検出
ラインにパターン異常が存在しないという結果が得られ
た場合、表示部11にはショート欠陥が存在しない事を
意味し、引き込み配線部に欠陥があると考えられるの
で、ステップS6で、リペア装置内蔵した顕微鏡でG−
COMショート検出ラインに沿って、引き込み配線部1
7をチェックすることになる。
で、ゲート−COMショート欠陥検出ラインにパターン
異常が存在する場合、ステップS5で、その表示部11
の異常個所の修理が行われ、ステップS1に戻り、再チ
ェックが行われるが、ゲート−COMショート欠陥検出
ラインにパターン異常が存在しないという結果が得られ
た場合、表示部11にはショート欠陥が存在しない事を
意味し、引き込み配線部に欠陥があると考えられるの
で、ステップS6で、リペア装置内蔵した顕微鏡でG−
COMショート検出ラインに沿って、引き込み配線部1
7をチェックすることになる。
【0029】ここで、ショート欠陥場所が発見される
と、ステップS7で、レーザーカットでゲート−COM
配線間を切り離してリペアし、ステップS8で、そのリ
ペアが終了すると、ステップS1に戻って、再びアレイ
チェッカで検査する。
と、ステップS7で、レーザーカットでゲート−COM
配線間を切り離してリペアし、ステップS8で、そのリ
ペアが終了すると、ステップS1に戻って、再びアレイ
チェッカで検査する。
【0030】ここで、ステップS8で、同一ラインでG
−COMショート欠陥の存在を示す電位差分布が検出さ
れなければ、ステップS9で良品となり、リペアは成功
したことになる。以上の作業フローにより、引き込み配
線部ショート欠陥のパネル工程流出を防ぎ、また良品化
する事によりコスト節約が可能となる。
−COMショート欠陥の存在を示す電位差分布が検出さ
れなければ、ステップS9で良品となり、リペアは成功
したことになる。以上の作業フローにより、引き込み配
線部ショート欠陥のパネル工程流出を防ぎ、また良品化
する事によりコスト節約が可能となる。
【0031】このように前述の(ケース2)において、
引き込み配線部17でのショート欠陥発生はアレイチェ
ッカでは検出できないが、ゲート配線間にCOM配線を
延長して設ける事により、表示部と同様の配線になるた
め、アレイチェッカ検査でG−COMショート欠陥を示
す電位差分布を検出する事が可能となる。
引き込み配線部17でのショート欠陥発生はアレイチェ
ッカでは検出できないが、ゲート配線間にCOM配線を
延長して設ける事により、表示部と同様の配線になるた
め、アレイチェッカ検査でG−COMショート欠陥を示
す電位差分布を検出する事が可能となる。
【0032】
【発明の効果】以上説明したように、本発明によれば、
走査線(ゲート線)間にCOM配線を簡単な延長パター
ンとして追加延長して設けているので、COM配線も一
括パッドでプロービングすることにより、2本の電極で
走査線(ゲート線)間のショート(短絡)欠陥の有無が
判定でき、かつ検出したショート(短絡)欠陥はレーザ
ーカットなどにより容易にリペア可能であるという効果
がある。
走査線(ゲート線)間にCOM配線を簡単な延長パター
ンとして追加延長して設けているので、COM配線も一
括パッドでプロービングすることにより、2本の電極で
走査線(ゲート線)間のショート(短絡)欠陥の有無が
判定でき、かつ検出したショート(短絡)欠陥はレーザ
ーカットなどにより容易にリペア可能であるという効果
がある。
【図1】(a)(b)は本発明の第1の実施形態のTF
T基板の構成を示す概略平面図およびその部分拡大図。
T基板の構成を示す概略平面図およびその部分拡大図。
【図2】図1のTFT基板の検査、修理手順を説明する
フロー図。
フロー図。
【図3】(a)(b)は従来例のTFT基板の構成を示
す概略平面図およびその部分拡大図。
す概略平面図およびその部分拡大図。
【図4】図3のTFT基板の検査手順を説明するフロー
図。
図。
10 TFT基板 11 表示部 12 ゲート端子部 13 ゲート配線 14 ドレイン端子部 15 COM配線部 16 新COM配線部 17 引き込み配線部 18 COM配線 19 引き回し配線 S1〜S10 処理ステップ
Claims (6)
- 【請求項1】 基板端部に設けられた複数のゲートまた
はドレイン配線端子と表示部との間の引き込み配線部の
範囲で、前記各ゲートまたはドレイン配線端子にそれぞ
れ接続されるゲートまたはドレイン配線パターンの各間
隙に、一端が一括パッドにより共通接続された共通配線
パターンをそれぞれ延長した延長配線パターンを配設し
たことにより、これら配線端子と表示部の配線パターン
との間の配線パターンの間の配線のショート欠陥を検出
可能としたことを特徴とする液晶表示基板。 - 【請求項2】 共通配線パターンのゲートまたはドレイ
ン配線パターンの各間隙に延長された延長配線パターン
は、表示部にある共通配線パターンより細くして、配線
との導通チェックが行われる請求項1記載の液晶表示基
板。 - 【請求項3】 液晶表示基板上の表示部の間に、一端が
一括パッドにより共通接続された共通配線パターンが設
けられ、この一括パッドから電圧印加をすることにより
前記液晶表示基板の配線検査を行なう液晶表示基板の配
線検査方法において、前記液晶表示基板上の引き込み配
線部に前記共通配線パターンをそれぞれ延長した延長配
線パターンが配設された基板を用いて、ゲートまたはド
レイン配線パターンのショート欠陥のある電位差分布が
検出され、かつ前記表示部にゲートまたはドレイン配線
パターンのショート欠陥が存在しないことを検出した
時、前記延長配線パターンの部分でショート欠陥を検出
するようにしたことを特徴とする液晶表示基板の配線検
査方法。 - 【請求項4】 ゲートまたはドレイン配線パターンのシ
ョート欠陥の電位差分布がアレイチェッカにより検出さ
れ、表示部のパターン異常が自動外観検査装置により検
出される請求項3記載の液晶表示基板の配線検査方法。 - 【請求項5】 アレイチェッカによりゲートまたはドレ
イン配線パターンのショート欠陥のある電位差分布が検
出され、自動外観検査装置により表示部のパターン異常
か検出された時、リペア装置内蔵の顕微鏡により前記シ
ョート欠陥のあるゲートまたはドレイン配線パターンに
沿ってその引き込み配線パターンをチェックし、延長配
線パターンの部分でのショート欠陥を検出する請求項3
記載の液晶表示基板の配線検査方法。 - 【請求項6】 請求項3,4または5記載の液晶表示基
板の配線検査方法により検出された延長配線パターンの
部分を、この検出された延長配線パターンにっ沿ってリ
ベア装置内蔵の顕微鏡によりチェックし、ショート欠陥
検出個所を見つけ、このショート欠陥検出個所をレーザ
カットにより切り離して修理することを特徴とする液晶
表示基板の修理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36338999A JP3313684B2 (ja) | 1999-12-21 | 1999-12-21 | 液晶表示基板、その配線検査方法およびその配線修理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36338999A JP3313684B2 (ja) | 1999-12-21 | 1999-12-21 | 液晶表示基板、その配線検査方法およびその配線修理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001174840A JP2001174840A (ja) | 2001-06-29 |
JP3313684B2 true JP3313684B2 (ja) | 2002-08-12 |
Family
ID=18479195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36338999A Expired - Fee Related JP3313684B2 (ja) | 1999-12-21 | 1999-12-21 | 液晶表示基板、その配線検査方法およびその配線修理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3313684B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102650784B (zh) * | 2012-01-21 | 2015-11-11 | 京东方科技集团股份有限公司 | 一种阵列基板、液晶显示器件及其修复方法 |
-
1999
- 1999-12-21 JP JP36338999A patent/JP3313684B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001174840A (ja) | 2001-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940006156B1 (ko) | 액정표시소자 제조방법 | |
KR100741858B1 (ko) | 반도체 회로의 결함 검사용 모니터링 패턴 및 이를 이용한결함 검사 방법. | |
JP5352066B2 (ja) | 電子回路基板の製造装置 | |
KR100490040B1 (ko) | 두개이상의쇼팅바를갖는액정표시장치및그제조방법 | |
KR100576629B1 (ko) | 액정표시장치의 tft어레이 기판 및 그 검사방법 | |
JPH11330181A (ja) | 配線不良検出回路、配線不良検出用半導体ウェハ及びこれらを用いた配線不良検出方法 | |
JP3313684B2 (ja) | 液晶表示基板、その配線検査方法およびその配線修理方法 | |
KR100278612B1 (ko) | 엘씨디 패널 | |
JP7180840B2 (ja) | アレイ基板の製造方法、アレイ基板の中間製品、及びアレイ基板 | |
JPH09244048A (ja) | 液晶パネル基板及び液晶パネルの製造方法 | |
KR20070033699A (ko) | 박막트랜지스터 기판 및 그 검사와 수리방법 | |
CN1189932C (zh) | 检视测试区内导电层间电性瑕疵的方法 | |
JPH11337454A (ja) | 配線パターン検査方法およびその装置 | |
US7049527B1 (en) | Conductor-pattern testing method, and electro-optical device | |
JPH07287249A (ja) | 薄膜トランジスタアレイ及びその検査方法 | |
JP3014915B2 (ja) | 多面取り薄膜トランジスタアレイ基板及びその検査方法 | |
JP2008078572A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3448290B2 (ja) | 液晶パネル検査装置 | |
KR100462378B1 (ko) | 액정표시소자 및 그의 콘택저항 측정방법 | |
TWI400515B (zh) | 薄膜電晶體陣列電路缺陷修補之即時檢測方法 | |
JPH0496342A (ja) | 抵抗検査装置 | |
JPH02251931A (ja) | アクティブマトリックスアレイ | |
KR101823317B1 (ko) | 패널의 배선패턴 검사장치 및 배선패턴 검사방법 | |
JP4369002B2 (ja) | 回路基板検査装置 | |
KR940009136B1 (ko) | 액정표시소자의 패턴전극 검사방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020507 |
|
LAPS | Cancellation because of no payment of annual fees |