JP3313538B2 - 共振型電力変換装置の制御方法及びその制御装置 - Google Patents
共振型電力変換装置の制御方法及びその制御装置Info
- Publication number
- JP3313538B2 JP3313538B2 JP14666395A JP14666395A JP3313538B2 JP 3313538 B2 JP3313538 B2 JP 3313538B2 JP 14666395 A JP14666395 A JP 14666395A JP 14666395 A JP14666395 A JP 14666395A JP 3313538 B2 JP3313538 B2 JP 3313538B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resonance
- switching element
- type power
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Inverter Devices (AREA)
Description
【0001】
【産業上の利用分野】本発明は、共振型電力変換装置の
制御方法に関する。
制御方法に関する。
【0002】
【従来の技術】近年、インバータの大容量化・高周波ス
イッチング化に伴い、主回路の半導体素子のスイッチン
グ損失,EMIノイズの増大が大きな問題となってきて
いる。そのスイッチング損失,EMIノイズの低減方法
の1つとして共振型インバータ回路が考案されており、
様々な回路が開発されている。
イッチング化に伴い、主回路の半導体素子のスイッチン
グ損失,EMIノイズの増大が大きな問題となってきて
いる。そのスイッチング損失,EMIノイズの低減方法
の1つとして共振型インバータ回路が考案されており、
様々な回路が開発されている。
【0003】中でも、インバータ内または補助回路に共
振動作を取り入れ、スイッチング素子をゼロ電圧スイッ
チングさせるモードをもつインバータが発表されてお
り、図5はその代表的な回路の1つである補助共振転流
ポール形インバータの回路構成図である。
振動作を取り入れ、スイッチング素子をゼロ電圧スイッ
チングさせるモードをもつインバータが発表されてお
り、図5はその代表的な回路の1つである補助共振転流
ポール形インバータの回路構成図である。
【0004】図5において、直流電源Vdには、中性点
電圧クランプコンデンサC1、C2が接続され、中性点
電圧クランプコンデンサC1、C2には、逆導通フライ
ホイールダイオードD1、D2が接続されたインバータ
の主回路のスイッチング素子S1、S2が接続され、ス
イッチング素子S1、S2には、スナバコンデンサCS
1、CS2が接続される。
電圧クランプコンデンサC1、C2が接続され、中性点
電圧クランプコンデンサC1、C2には、逆導通フライ
ホイールダイオードD1、D2が接続されたインバータ
の主回路のスイッチング素子S1、S2が接続され、ス
イッチング素子S1、S2には、スナバコンデンサCS
1、CS2が接続される。
【0005】更に、中性点電圧クランプコンデンサC1
とC2との接続点とスイッチング素子S1とS2との接
続点との間に、共振リアクトルLrと逆導通フライホイ
ールダイオードD3、D4が接続された補助共振回路の
スイッチング素子S3、S4との直列回路が接続され、
スイッチング素子S1とS2との接続点には負荷Loa
dが接続される。スイッチング素子のゲート信号は、電
流検出器CT1、CT2の出力を基に、共振回路制御回
路GCにより与えられる。
とC2との接続点とスイッチング素子S1とS2との接
続点との間に、共振リアクトルLrと逆導通フライホイ
ールダイオードD3、D4が接続された補助共振回路の
スイッチング素子S3、S4との直列回路が接続され、
スイッチング素子S1とS2との接続点には負荷Loa
dが接続される。スイッチング素子のゲート信号は、電
流検出器CT1、CT2の出力を基に、共振回路制御回
路GCにより与えられる。
【0006】インバータの主回路のスイッチング素子S
1、S2は、補助共振回路による共振電流によりゼロ電
圧ターンオフスイッチングおよびゼロ電圧,ゼロ電流タ
ーンオンスイッチング動作を行う。また補助共振回路内
のスイッチング素子S3、S4はゼロ電流スイッチング
動作を行うので、インバータの回路全体でのスイッチン
グ損失は、従来のハードスッチング素子を用いたインバ
ータに比べ大幅に低減される。なお補助共振転流ポール
形インバータの動作原理は平成5年度電気学会産業応用
部門全国大会(平成5年8月25〜27日開催)の「D
C電源内部の分割電圧を利用した部分共振PWMインバ
ータ」に開示されており、既に公知であるので詳細な説
明は省略する。
1、S2は、補助共振回路による共振電流によりゼロ電
圧ターンオフスイッチングおよびゼロ電圧,ゼロ電流タ
ーンオンスイッチング動作を行う。また補助共振回路内
のスイッチング素子S3、S4はゼロ電流スイッチング
動作を行うので、インバータの回路全体でのスイッチン
グ損失は、従来のハードスッチング素子を用いたインバ
ータに比べ大幅に低減される。なお補助共振転流ポール
形インバータの動作原理は平成5年度電気学会産業応用
部門全国大会(平成5年8月25〜27日開催)の「D
C電源内部の分割電圧を利用した部分共振PWMインバ
ータ」に開示されており、既に公知であるので詳細な説
明は省略する。
【0007】また、共振型インバータのスイッチング素
子,平滑コンデンサおよび補助共振回路からなる共振回
路の制御方法としては、主回路のスイッチング素子の電
流値と設定した基準電流値を比較し、転流時にオフすべ
きスイッチング素子に設定した一定の基準電流値以上の
電流が流れるまで補助共振回路を動作させていた。
子,平滑コンデンサおよび補助共振回路からなる共振回
路の制御方法としては、主回路のスイッチング素子の電
流値と設定した基準電流値を比較し、転流時にオフすべ
きスイッチング素子に設定した一定の基準電流値以上の
電流が流れるまで補助共振回路を動作させていた。
【0008】
【発明が解決しようとする課題】しかし、従来の共振回
路の制御方法は次のような問題点がある。インバータの
主回路のスイッチング素子の転流時において、オフすべ
きスイッチング素子には必ずある一定以上の電流を流
し、該スイッチング素子のオフ時に該スイッチング素子
に並列接続されたスナバコンデンサを電源電圧まで充電
する必要がある。そのため、オフ時に該スイッチング素
子の電流値が設定した基準電流値に達しない場合は、補
助共振回路を動作させ、オフすべきスイッチング素子の
オフを該スイッチング素子の電流値が基準電流値に達す
るまで遅らせなければならない。
路の制御方法は次のような問題点がある。インバータの
主回路のスイッチング素子の転流時において、オフすべ
きスイッチング素子には必ずある一定以上の電流を流
し、該スイッチング素子のオフ時に該スイッチング素子
に並列接続されたスナバコンデンサを電源電圧まで充電
する必要がある。そのため、オフ時に該スイッチング素
子の電流値が設定した基準電流値に達しない場合は、補
助共振回路を動作させ、オフすべきスイッチング素子の
オフを該スイッチング素子の電流値が基準電流値に達す
るまで遅らせなければならない。
【0009】オフすべきスイッチング素子の素子の電流
値が基準電流値に達するまでオフを遅らす場合、遅れ時
間を補償し正確に該スイッチング素子をオフする必要が
ある。一般に共振回路の動作は共振周期が非常に短く,
しかも大電流を流すため,インバータの主回路のスイッ
チング素子の電流値をフィードバックするには非常に高
速かつ高精度な検出器が必要であり制御も複雑となる。
値が基準電流値に達するまでオフを遅らす場合、遅れ時
間を補償し正確に該スイッチング素子をオフする必要が
ある。一般に共振回路の動作は共振周期が非常に短く,
しかも大電流を流すため,インバータの主回路のスイッ
チング素子の電流値をフィードバックするには非常に高
速かつ高精度な検出器が必要であり制御も複雑となる。
【0010】また、インバータ主回路のスイッチング素
子の電流検出の遅れや制御の遅れにより、共振電流を一
定値に制御できなくなり必要以上の過大な共振電流が流
れてしまう。
子の電流検出の遅れや制御の遅れにより、共振電流を一
定値に制御できなくなり必要以上の過大な共振電流が流
れてしまう。
【0011】そのため、スイッチング素子のオフ時のス
イッチング損失が増加し,補助共振回路の損失も増加す
る。また、スイッチングの遅れが大きくなるとデッドタ
イムが大きく変化するため、出力の電圧、電流制御に大
きな影響を与えてしまう。
イッチング損失が増加し,補助共振回路の損失も増加す
る。また、スイッチングの遅れが大きくなるとデッドタ
イムが大きく変化するため、出力の電圧、電流制御に大
きな影響を与えてしまう。
【0012】よって、本発明は複雑,かつ高性能な検出
器を必要とせず,前記インバータの主回路のスイッチン
グ素子、スナバコンデンサおよび補助共振回路からなる
共振回路の制御を容易かつ正確に行い、制御の遅れや主
回路および補助共振回路の損失を必要最小限にする共振
型電力変換装置の制御方法を提供することを目的とす
る。
器を必要とせず,前記インバータの主回路のスイッチン
グ素子、スナバコンデンサおよび補助共振回路からなる
共振回路の制御を容易かつ正確に行い、制御の遅れや主
回路および補助共振回路の損失を必要最小限にする共振
型電力変換装置の制御方法を提供することを目的とす
る。
【0013】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項1記載の共振型電力変換装置の制御
方法では、スイッチング素子を直列接続し、上記スイッ
チング素子にはスナバコンデンサがそれぞれに並列に接
続され、上記スイッチング素子の接続中点から交流出力
端子が引き出されている主回路と、直流電源側にはコン
デンサを直列接続した平滑コンデンサと、この平滑コン
デンサ直列接続の接続点と上記主回路の上記スイッチン
グ素子の接続中点の間に双方向に電流を流せるように接
続した逆導通スイッチング素子の直列回路とリアクトル
とが直列接続されている補助共振回路からなる共振型電
力変換装置の制御方法において、上記スイッチング素子
がオフするときに上記スイッチング素子に流れる電流が
一定値になるように共振回路の動作時間を負荷の電流値
に応じて変化させることを特徴とする。
に、本発明の請求項1記載の共振型電力変換装置の制御
方法では、スイッチング素子を直列接続し、上記スイッ
チング素子にはスナバコンデンサがそれぞれに並列に接
続され、上記スイッチング素子の接続中点から交流出力
端子が引き出されている主回路と、直流電源側にはコン
デンサを直列接続した平滑コンデンサと、この平滑コン
デンサ直列接続の接続点と上記主回路の上記スイッチン
グ素子の接続中点の間に双方向に電流を流せるように接
続した逆導通スイッチング素子の直列回路とリアクトル
とが直列接続されている補助共振回路からなる共振型電
力変換装置の制御方法において、上記スイッチング素子
がオフするときに上記スイッチング素子に流れる電流が
一定値になるように共振回路の動作時間を負荷の電流値
に応じて変化させることを特徴とする。
【0014】本発明の請求項2記載の共振型電力変換装
置の制御方法では、請求項1記載の共振型電力変換装置
の制御方法において、上記直流電源の出力電圧により上
記共振回路の動作時間を補正することを特徴とする。
置の制御方法では、請求項1記載の共振型電力変換装置
の制御方法において、上記直流電源の出力電圧により上
記共振回路の動作時間を補正することを特徴とする。
【0015】本発明の請求項3記載の共振型電力変換装
置の制御装置では、スイッチング素子を直列接続し、上
記スイッチング素子にはスナバコンデンサがそれぞれに
並列に接続され、上記スイッチング素子の接続中点から
交流出力端子が引き出されている主回路と、直流電源側
にはコンデンサを直列接続した平滑コンデンサと、この
平滑コンデンサ直列接続の接続点と上記主回路の上記ス
イッチング素子の接続中点の間に双方向に電流を流せる
ように接続した逆導通スイッチング素子の直列回路とリ
アクトルとが直列接続されている補助共振回路からなる
共振型電力変換装置を制御する共振型電力変換装置の制
御装置において、負荷電流を検出する負荷電流検出手段
と、上記負荷電流に応じた転流時に動作する共振回路の
動作時間を有するメモリと、転流時に上記動作時間をも
とに共振回路を動作させる制御手段とを具備したことを
特徴とする。
置の制御装置では、スイッチング素子を直列接続し、上
記スイッチング素子にはスナバコンデンサがそれぞれに
並列に接続され、上記スイッチング素子の接続中点から
交流出力端子が引き出されている主回路と、直流電源側
にはコンデンサを直列接続した平滑コンデンサと、この
平滑コンデンサ直列接続の接続点と上記主回路の上記ス
イッチング素子の接続中点の間に双方向に電流を流せる
ように接続した逆導通スイッチング素子の直列回路とリ
アクトルとが直列接続されている補助共振回路からなる
共振型電力変換装置を制御する共振型電力変換装置の制
御装置において、負荷電流を検出する負荷電流検出手段
と、上記負荷電流に応じた転流時に動作する共振回路の
動作時間を有するメモリと、転流時に上記動作時間をも
とに共振回路を動作させる制御手段とを具備したことを
特徴とする。
【0016】本発明の請求項4記載の共振型電力変換装
置の制御装置では、請求項3記載の共振型電力変換装置
の制御装置において、上記直流電源の電圧を検出する電
圧検出手段と、上記直流電源の電圧をもとに上記共振回
路の動作時間を補正する補正手段とを具備したことを特
徴とする。
置の制御装置では、請求項3記載の共振型電力変換装置
の制御装置において、上記直流電源の電圧を検出する電
圧検出手段と、上記直流電源の電圧をもとに上記共振回
路の動作時間を補正する補正手段とを具備したことを特
徴とする。
【0017】
【作用】本発明の請求項1記載の共振型電力変換装置の
制御方法では、共振回路の動作時間を負荷の電流値に応
じて変化させ、主回路のオフすべきスイッチング素子に
流れる電流を一定値に達するまでオンさせ、一定値に達
した後にオフする。スイッチング素子に流れる電流を一
定値にすることで、常にオフした主回路スイッチング素
子に並列に接続されたスナバコンデンサへの充電時間が
一意的に決まるので、オフすべきスッチング素子がオフ
した後は、同一アームのオンさせるべきスイッチング素
子のオンするタイミングを一意的に設定することができ
る。
制御方法では、共振回路の動作時間を負荷の電流値に応
じて変化させ、主回路のオフすべきスイッチング素子に
流れる電流を一定値に達するまでオンさせ、一定値に達
した後にオフする。スイッチング素子に流れる電流を一
定値にすることで、常にオフした主回路スイッチング素
子に並列に接続されたスナバコンデンサへの充電時間が
一意的に決まるので、オフすべきスッチング素子がオフ
した後は、同一アームのオンさせるべきスイッチング素
子のオンするタイミングを一意的に設定することができ
る。
【0018】本発明の請求項2記載の共振型電力変換装
置の制御方法では、請求項1記載の共振型電力変換装置
の制御方法において、共振回路の動作時間を直流電源の
電圧値に応じて補正するすることで、より精密な制御を
行うことができる。
置の制御方法では、請求項1記載の共振型電力変換装置
の制御方法において、共振回路の動作時間を直流電源の
電圧値に応じて補正するすることで、より精密な制御を
行うことができる。
【0019】本発明の請求項3記載の共振型電力変換装
置の制御装置では、共振回路の動作時間を負荷の電流値
に応じて変化させ、主回路のオフすべきスイッチング素
子に流れる電流を一定値に達するまでオンさせ、一定値
に達した後にオフする。スイッチング素子に流れる電流
を一定値にすることで、常にオフした主回路スイッチン
グ素子に並列に接続されたスナバコンデンサへの充電時
間が一意的に決まるので、オフすべきスッチング素子が
オフした後は、同一アームのオンさせるべきスイッチン
グ素子のオンするタイミングを一意的に設定することが
できる。
置の制御装置では、共振回路の動作時間を負荷の電流値
に応じて変化させ、主回路のオフすべきスイッチング素
子に流れる電流を一定値に達するまでオンさせ、一定値
に達した後にオフする。スイッチング素子に流れる電流
を一定値にすることで、常にオフした主回路スイッチン
グ素子に並列に接続されたスナバコンデンサへの充電時
間が一意的に決まるので、オフすべきスッチング素子が
オフした後は、同一アームのオンさせるべきスイッチン
グ素子のオンするタイミングを一意的に設定することが
できる。
【0020】本発明の請求項4記載の共振型電力変換装
置の制御装置では、請求項3記載の共振型電力変換装置
の制御装置において、共振回路の動作時間を直流電源の
電圧値に応じて補正するすることで、より精密な制御を
行うことができる。
置の制御装置では、請求項3記載の共振型電力変換装置
の制御装置において、共振回路の動作時間を直流電源の
電圧値に応じて補正するすることで、より精密な制御を
行うことができる。
【0021】
【実施例】以下、本発明の実施例を図面を参照して説明
する。本発明の第1の実施例を図1乃至図3を用いて説
明する。図1において、直流電源Vdには、中性点電圧
クランプコンデンサC1、C2が接続され、中性点電圧
クランプコンデンサC1、C2には、逆導通フライホイ
ールダイオードD1、D2が接続されたインバータの主
回路のスイッチング素子S1、S2が接続され、スイッ
チング素子S1、S2には、スナバコンデンサCS1、
CS2が接続される。
する。本発明の第1の実施例を図1乃至図3を用いて説
明する。図1において、直流電源Vdには、中性点電圧
クランプコンデンサC1、C2が接続され、中性点電圧
クランプコンデンサC1、C2には、逆導通フライホイ
ールダイオードD1、D2が接続されたインバータの主
回路のスイッチング素子S1、S2が接続され、スイッ
チング素子S1、S2には、スナバコンデンサCS1、
CS2が接続される。
【0022】更に、中性点電圧クランプコンデンサC1
とC2との接続点とスイッチング素子S1とS2との接
続点との間に、共振リアクトルLrと逆導通フライホイ
ールダイオードD3、D4が接続された補助共振回路の
スイッチング素子S3、S4との直列回路が接続され、
スイッチング素子S1とS2との接続点には負荷Loa
dが接続される。スイッチング素子のゲート信号は、負
荷電流を検出する電流検出器CT3の出力を基に、ゲー
ト制御回路GCONにより与えられる。
とC2との接続点とスイッチング素子S1とS2との接
続点との間に、共振リアクトルLrと逆導通フライホイ
ールダイオードD3、D4が接続された補助共振回路の
スイッチング素子S3、S4との直列回路が接続され、
スイッチング素子S1とS2との接続点には負荷Loa
dが接続される。スイッチング素子のゲート信号は、負
荷電流を検出する電流検出器CT3の出力を基に、ゲー
ト制御回路GCONにより与えられる。
【0023】負荷電流は共振電流に比べ変化が緩やかで
あり、電流検出器CT3は特に高性能、高速な検出器で
ある必要はない。また、負荷電流は電流変化が少ないた
め検出遅れ等による誤差も少ない。
あり、電流検出器CT3は特に高性能、高速な検出器で
ある必要はない。また、負荷電流は電流変化が少ないた
め検出遅れ等による誤差も少ない。
【0024】図2にゲート制御回路GCONの具体的な
一実施例を示す。この回路は、負荷電流ILを電流検出
器CT3で検出し,オペアンプOPに入力して信号を増
幅し,その値をアナログ−ディジタル変換器A/Dに入
力し信号をディジタル化し,その値をリードオンリーメ
モリROMに入力する。リードオンリーメモリROMに
はあらかじめ設定した値が書き込まれているのでその値
をカウンタにロードする。そしてカウンタで共振回路を
動作させる時間をカウントする。
一実施例を示す。この回路は、負荷電流ILを電流検出
器CT3で検出し,オペアンプOPに入力して信号を増
幅し,その値をアナログ−ディジタル変換器A/Dに入
力し信号をディジタル化し,その値をリードオンリーメ
モリROMに入力する。リードオンリーメモリROMに
はあらかじめ設定した値が書き込まれているのでその値
をカウンタにロードする。そしてカウンタで共振回路を
動作させる時間をカウントする。
【0025】次に個々の動作について説明する。ここで
は、スイッチング素子S2からスイッチング素子S1へ
の転流時について説明する。電流検出器CT3で検出さ
れた負荷電流を増幅したオペアンプOPの出力を入力す
るアナログ−ディジタル変換器A/Dは、発信器OSC
1の立ち下がりで変換を開始する。変換終了後はその値
をリードオンリーメモリROMに入力する。
は、スイッチング素子S2からスイッチング素子S1へ
の転流時について説明する。電流検出器CT3で検出さ
れた負荷電流を増幅したオペアンプOPの出力を入力す
るアナログ−ディジタル変換器A/Dは、発信器OSC
1の立ち下がりで変換を開始する。変換終了後はその値
をリードオンリーメモリROMに入力する。
【0026】リードオンリーメモリROMは、アナログ
−ディジタル変換器A/Dからの入力の応じた予め設定
した値を第1発信器OSC1の立ち上がりで論理回路2
が成立するとリードオンリーメモリROMの値をカウン
タにロードする。
−ディジタル変換器A/Dからの入力の応じた予め設定
した値を第1発信器OSC1の立ち上がりで論理回路2
が成立するとリードオンリーメモリROMの値をカウン
タにロードする。
【0027】スッチング素子S2の制御信号S2OはS
2に信号を出力している間は”1”を出力し、S2の転
流時には”0”となる。そのため、通常運転時は”1”
を出力し続けるので単安定回路MM2は動作しないの
で”0”を出力している。よって、通常運転時は論理回
路1の出力と単安定回路MM2の出力とを入力とする論
理回路2が成立するのでカウンタは新しいROMのデー
タに更新される。
2に信号を出力している間は”1”を出力し、S2の転
流時には”0”となる。そのため、通常運転時は”1”
を出力し続けるので単安定回路MM2は動作しないの
で”0”を出力している。よって、通常運転時は論理回
路1の出力と単安定回路MM2の出力とを入力とする論
理回路2が成立するのでカウンタは新しいROMのデー
タに更新される。
【0028】S2からS1への転流時はS2の信号がオ
フするのでS2Oはこの瞬間”0”になる。S2Oが”
0”になった瞬間には単安定回路MM2が動作し出力
が”1”となり論理回路2を遮断して、カウンタのロー
ド信号LOADを遮断してROMのデータの更新はしな
い。つまり主回路スイッチング素子の転流時にはカウン
タの値は更新しない。
フするのでS2Oはこの瞬間”0”になる。S2Oが”
0”になった瞬間には単安定回路MM2が動作し出力
が”1”となり論理回路2を遮断して、カウンタのロー
ド信号LOADを遮断してROMのデータの更新はしな
い。つまり主回路スイッチング素子の転流時にはカウン
タの値は更新しない。
【0029】そして、転流時には第2の発信器OSC2
によってカウントダウンを開始し、カウンタの値が”
0”になった時点でカウンタのボロー信号BORROWが”
0”になるのでカウントダウンは終了する。
によってカウントダウンを開始し、カウンタの値が”
0”になった時点でカウンタのボロー信号BORROWが”
0”になるのでカウントダウンは終了する。
【0030】つまり、カウンタのロードした値と発信器
OSC2の発信周波数で共振回路の動作時間を設定する
ことができる。例えば、発信器OSC2の発信周波数を
10MHZで設定してあればカウンタの値で共振回路は
0.1μsec の精度で制御できることになる。
OSC2の発信周波数で共振回路の動作時間を設定する
ことができる。例えば、発信器OSC2の発信周波数を
10MHZで設定してあればカウンタの値で共振回路は
0.1μsec の精度で制御できることになる。
【0031】また、通常のインバータではスッチング素
子S2の駆動信号は制御信号S2Oと一致するが、共振
型インバータではスッチング素子S2の転流後も共振動
作のためオフを遅らせる必要がある。このために、スッ
チング素子S2の駆動信号は制御信号S2Oと論理回路
4の出力とのORとなる。論理回路4の出力は、ボロー
信号BORROWと単安定回路MM2の出力とのANDであ
り、転流信号が発生した後のスッチング素子S2をオン
させる時間となる。
子S2の駆動信号は制御信号S2Oと一致するが、共振
型インバータではスッチング素子S2の転流後も共振動
作のためオフを遅らせる必要がある。このために、スッ
チング素子S2の駆動信号は制御信号S2Oと論理回路
4の出力とのORとなる。論理回路4の出力は、ボロー
信号BORROWと単安定回路MM2の出力とのANDであ
り、転流信号が発生した後のスッチング素子S2をオン
させる時間となる。
【0032】論理回路4の出力は共振回路のスッチング
素子S3の制御信号として単安定回路MM3と論理回路
7にも入力される。スッチング素子S3の信号はスッチ
ング素子S2が”0”になった後も単安定回路MM3
が”1”となりスッチング素子S2より単安定回路の動
作時間T3だけ長く”1”の信号を出力して動作させて
いる。
素子S3の制御信号として単安定回路MM3と論理回路
7にも入力される。スッチング素子S3の信号はスッチ
ング素子S2が”0”になった後も単安定回路MM3
が”1”となりスッチング素子S2より単安定回路の動
作時間T3だけ長く”1”の信号を出力して動作させて
いる。
【0033】スッチング素子S1の信号はスッチング素
子S2が出力している間は論理回路6よって遮断してい
て、スッチング素子S2がオフした後も単安定回路MM
1で決まる時間だけ遅れて動作することになる。
子S2が出力している間は論理回路6よって遮断してい
て、スッチング素子S2がオフした後も単安定回路MM
1で決まる時間だけ遅れて動作することになる。
【0034】以上の論理シーケンスを図3に示す。更
に、スッチング素子S2の転流時には、零電圧スッチン
グさせるために共振回路を動作させスッチング素子S2
をオフする瞬間にスッチング素子S2に流れる電流を負
荷にかかわらず一定にする必要があり、そのために、負
荷電流によって共振電流も増加させなければならない。
ここで、負荷電流をIL 、スッチング素子S2に流れる
電流をIS2、共振電流をIL rとすると、
に、スッチング素子S2の転流時には、零電圧スッチン
グさせるために共振回路を動作させスッチング素子S2
をオフする瞬間にスッチング素子S2に流れる電流を負
荷にかかわらず一定にする必要があり、そのために、負
荷電流によって共振電流も増加させなければならない。
ここで、負荷電流をIL 、スッチング素子S2に流れる
電流をIS2、共振電流をIL rとすると、
【0035】
【数1】IS2=ILr−IL ・・・(1) で表せる。また、スッチング素子S2がオンしている時
の共振電流ILr[A ]は、コンデンサC2の電圧をE2
[V ]、共振リアクトルの値をLr[H ]とすると、
の共振電流ILr[A ]は、コンデンサC2の電圧をE2
[V ]、共振リアクトルの値をLr[H ]とすると、
【0036】
【数2】 但し、t:時間[sec ]となる。そのため、負荷に流れ
る電流が大きくなればなるほど共振回路に流れる電流は
大きくなるので共振回路の動作時間は長くする必要があ
る。
る電流が大きくなればなるほど共振回路に流れる電流は
大きくなるので共振回路の動作時間は長くする必要があ
る。
【0037】そして、スッチング素子S2に流れる電流
が一定であればスッチング素子S2オフ後にスナバコン
デンサSC2に流れる電流も一定となり、スナバコンデ
ンサCS2の電圧の立ち上がりも一定となるのでスッチ
ング素子S1のオンするタイミングもスッチング素子S
2オフ後からは予め設定したゼロ電圧ターンオンが成り
立つ様な一定値でよく負荷電流で制御させる必要はな
い。
が一定であればスッチング素子S2オフ後にスナバコン
デンサSC2に流れる電流も一定となり、スナバコンデ
ンサCS2の電圧の立ち上がりも一定となるのでスッチ
ング素子S1のオンするタイミングもスッチング素子S
2オフ後からは予め設定したゼロ電圧ターンオンが成り
立つ様な一定値でよく負荷電流で制御させる必要はな
い。
【0038】なお、本実施例の説明では、スッチング素
子S2からS1への転流時について説明したが、S1か
らS2への転流時はスッチング素子S4を使用して全く
同様な方法で共振回路動作をさせる事ができるので,本
発明を適用出来ることは明白であるので詳細な説明は省
略する。
子S2からS1への転流時について説明したが、S1か
らS2への転流時はスッチング素子S4を使用して全く
同様な方法で共振回路動作をさせる事ができるので,本
発明を適用出来ることは明白であるので詳細な説明は省
略する。
【0039】本実施例によれば、共振回路動作時間を負
荷の電流値に応じて変化させ、スイッチング素子に流れ
る電流を一定値にすることで、常にオフした主回路スイ
ッチング素子に並列に接続されたスナバコンデンサへの
充電時間が一意的に決まるので、オフすべきスッチング
素子がオフした後は、同一アームのオンさせるべきスイ
ッチング素子のオンするタイミングを一意的に設定する
ことができる。
荷の電流値に応じて変化させ、スイッチング素子に流れ
る電流を一定値にすることで、常にオフした主回路スイ
ッチング素子に並列に接続されたスナバコンデンサへの
充電時間が一意的に決まるので、オフすべきスッチング
素子がオフした後は、同一アームのオンさせるべきスイ
ッチング素子のオンするタイミングを一意的に設定する
ことができる。
【0040】よって、本実施例の共振型インバータの制
御回路では、高速、高性能な検出器を必要とせず安定に
動作させることができる。また、共振回路の制御が容易
になることで信頼性も向上する。更に、共振回路動作も
必要最小限の共振電流で制御させるため、過剰に共振回
路を動作させないで済むので、共振回路の損失を最小限
に抑えることができる。また、個々の共振型インバータ
の回路によってあらかじめデータをとり、ROMのデー
タを書き込めば、共振回路に起因する損失を考慮したデ
ータとなるのできわめて安定な動作とすることができ
る。
御回路では、高速、高性能な検出器を必要とせず安定に
動作させることができる。また、共振回路の制御が容易
になることで信頼性も向上する。更に、共振回路動作も
必要最小限の共振電流で制御させるため、過剰に共振回
路を動作させないで済むので、共振回路の損失を最小限
に抑えることができる。また、個々の共振型インバータ
の回路によってあらかじめデータをとり、ROMのデー
タを書き込めば、共振回路に起因する損失を考慮したデ
ータとなるのできわめて安定な動作とすることができ
る。
【0041】次に、本発明の第2の実施例について説明
する。第2の実施例は、第1の実施例の(2)式で示し
た様に、共振回路電流ILrは電源電圧によって変化する
ことに着目し、電源電圧の大きさによって、共振回路の
動作時間の制御データを変更するようにしたものであ
る。
する。第2の実施例は、第1の実施例の(2)式で示し
た様に、共振回路電流ILrは電源電圧によって変化する
ことに着目し、電源電圧の大きさによって、共振回路の
動作時間の制御データを変更するようにしたものであ
る。
【0042】図4は第2の実施例のゲート制御回路を示
す構成図であり、第1の実施例と同一部分については省
略している。図4のゲート制御回路では、電源電圧Vd
を検出し、抵抗R1、R2で分圧し、R2の端子電圧V
d2をコンパレータCOM1、COM2、COM3の正
入力端子に接続する。
す構成図であり、第1の実施例と同一部分については省
略している。図4のゲート制御回路では、電源電圧Vd
を検出し、抵抗R1、R2で分圧し、R2の端子電圧V
d2をコンパレータCOM1、COM2、COM3の正
入力端子に接続する。
【0043】一方、コンパレータCOM1の負入力端子
にはV1の電圧指令値を、COM2の負入力端子にはV
2の電圧指令値を、COM3の負入力端子にはV3の電
圧指令値をそれぞれ入力する。但し、電圧指令値の大き
さは、V1>V2>V3とする。
にはV1の電圧指令値を、COM2の負入力端子にはV
2の電圧指令値を、COM3の負入力端子にはV3の電
圧指令値をそれぞれ入力する。但し、電圧指令値の大き
さは、V1>V2>V3とする。
【0044】このとき、COM1は、Vd2>V1のと
きに”1”を出力し、Vd2<V1のときには”0”を
出力する。同様に、COM2は、Vd2>V2のとき
に”1”を出力し、Vd2<V2のときには”0”を出
力する。
きに”1”を出力し、Vd2<V1のときには”0”を
出力する。同様に、COM2は、Vd2>V2のとき
に”1”を出力し、Vd2<V2のときには”0”を出
力する。
【0045】同様に、COM3は、Vd2>V3のとき
に”1”を出力し、Vd2<V3のときには”0”を出
力する。リードオンリーメモリROMのアドレスA10
には、COM1の出力が入力される。
に”1”を出力し、Vd2<V3のときには”0”を出
力する。リードオンリーメモリROMのアドレスA10
には、COM1の出力が入力される。
【0046】リードオンリーメモリROMのアドレスA
9には、COM1の出力を入力としたNOT回路10の
出力とCOM2の出力とを入力としたAND回路11の
出力が入力される。
9には、COM1の出力を入力としたNOT回路10の
出力とCOM2の出力とを入力としたAND回路11の
出力が入力される。
【0047】リードオンリーメモリROMのアドレスA
8には、COM2の出力を入力としたNOT回路12の
出力とCOM3の出力とを入力としたAND回路13の
出力が入力される。
8には、COM2の出力を入力としたNOT回路12の
出力とCOM3の出力とを入力としたAND回路13の
出力が入力される。
【0048】リードオンリーメモリROMのアドレスA
0乃至A7には、アナログ−ディジタル変換器A/Dの
出力が入力される。リードオンリーメモリROMは、入
力アドレスに応じた共振回路の動作時間の制御データを
持っている。
0乃至A7には、アナログ−ディジタル変換器A/Dの
出力が入力される。リードオンリーメモリROMは、入
力アドレスに応じた共振回路の動作時間の制御データを
持っている。
【0049】リードオンリーメモリROMの出力は、第
1の実施例と同様のタイミングでカウンタに入力され
る。以上の接続にすると,Vd2>V1の時にはROM
のアドレスA10が”1”、アドレスA9が“0“、A
8は”0”となりその時のデータが取り出せる。
1の実施例と同様のタイミングでカウンタに入力され
る。以上の接続にすると,Vd2>V1の時にはROM
のアドレスA10が”1”、アドレスA9が“0“、A
8は”0”となりその時のデータが取り出せる。
【0050】同様に、V1>Vd2>V2の時にはRO
MのアドレスA10が”0”、アドレスA9が“1“、
A8は”0”となる。同様に、V2>Vd2>V3の時
にはROMのアドレスA10が”0”、アドレスA9が
“0“、A8は”1”となる。
MのアドレスA10が”0”、アドレスA9が“1“、
A8は”0”となる。同様に、V2>Vd2>V3の時
にはROMのアドレスA10が”0”、アドレスA9が
“0“、A8は”1”となる。
【0051】また、Vd2<V3の時にはアドレスA
8、A9、A10とも”0”となる。つまり、電源電圧
Vdの電圧の値によってもROMの値を変え、より精密
な制御を行うことができるようにしたものである。
8、A9、A10とも”0”となる。つまり、電源電圧
Vdの電圧の値によってもROMの値を変え、より精密
な制御を行うことができるようにしたものである。
【0052】なお、説明としてコンパレータ3個使用し
た回路で説明したがこれは本発明を説明する一実施例を
示したもので特に本発明で制約するものではない。ま
た、アナログーディジタル変換器A/D、リードオンリ
ーメモリROM、カウンタCOUNTER は図2に示したもの
で良く、新たに追加する必要はない。但し、ROMの容
量は精密に制御するに従って大きくなる。
た回路で説明したがこれは本発明を説明する一実施例を
示したもので特に本発明で制約するものではない。ま
た、アナログーディジタル変換器A/D、リードオンリ
ーメモリROM、カウンタCOUNTER は図2に示したもの
で良く、新たに追加する必要はない。但し、ROMの容
量は精密に制御するに従って大きくなる。
【0053】
【発明の効果】本発明の請求項1記載の共振型電力変換
装置の制御方法では、共振回路の動作時間を負荷の電流
値に応じて変化させるため、負荷電流の検出には高速、
高性能な検出器を必要とせず安定に動作させることがで
きる。また、共振回路の制御が容易になることで信頼性
も向上する。更に、共振回路動作も必要最小限の共振電
流で制御させるため、過剰に共振回路を動作させないで
済むので、共振回路の損失を最小限に抑えることができ
る。また、個々の共振型インバータの回路によってあら
かじめデータをとり、ROMのデータを書き込めば、共
振回路に起因する損失を考慮したデータとなるのできわ
めて安定な動作とすることができる。
装置の制御方法では、共振回路の動作時間を負荷の電流
値に応じて変化させるため、負荷電流の検出には高速、
高性能な検出器を必要とせず安定に動作させることがで
きる。また、共振回路の制御が容易になることで信頼性
も向上する。更に、共振回路動作も必要最小限の共振電
流で制御させるため、過剰に共振回路を動作させないで
済むので、共振回路の損失を最小限に抑えることができ
る。また、個々の共振型インバータの回路によってあら
かじめデータをとり、ROMのデータを書き込めば、共
振回路に起因する損失を考慮したデータとなるのできわ
めて安定な動作とすることができる。
【0054】本発明の請求項2記載の共振型電力変換装
置の制御方法では、請求項1記載の共振型電力変換装置
の制御方法の効果に加え、共振回路の動作時間を直流電
源の電圧値に応じて補正するすることで、より精密な制
御を行うことができる。
置の制御方法では、請求項1記載の共振型電力変換装置
の制御方法の効果に加え、共振回路の動作時間を直流電
源の電圧値に応じて補正するすることで、より精密な制
御を行うことができる。
【0055】本発明の請求項3記載の共振型電力変換装
置の制御装置では、共振回路の動作時間を負荷の電流値
に応じて変化させるため、負荷電流の検出には高速、高
性能な検出器を必要とせず安定に動作させることができ
る。また、共振回路の制御が容易になることで信頼性も
向上する。更に、共振回路動作も必要最小限の共振電流
で制御させるため、過剰に共振回路を動作させないで済
むので、共振回路の損失を最小限に抑えることができ
る。また、個々の共振型インバータの回路によってあら
かじめデータをとり、ROMのデータを書き込めば、共
振回路に起因する損失を考慮したデータとなるのできわ
めて安定な動作とすることができる。
置の制御装置では、共振回路の動作時間を負荷の電流値
に応じて変化させるため、負荷電流の検出には高速、高
性能な検出器を必要とせず安定に動作させることができ
る。また、共振回路の制御が容易になることで信頼性も
向上する。更に、共振回路動作も必要最小限の共振電流
で制御させるため、過剰に共振回路を動作させないで済
むので、共振回路の損失を最小限に抑えることができ
る。また、個々の共振型インバータの回路によってあら
かじめデータをとり、ROMのデータを書き込めば、共
振回路に起因する損失を考慮したデータとなるのできわ
めて安定な動作とすることができる。
【0056】本発明の請求項4記載の共振型電力変換装
置の制御装置では、請求項3記載の共振型電力変換装置
の制御装置の効果に加え、共振回路の動作時間を直流電
源の電圧値に応じて補正するすることで、より精密な制
御を行うことができる。
置の制御装置では、請求項3記載の共振型電力変換装置
の制御装置の効果に加え、共振回路の動作時間を直流電
源の電圧値に応じて補正するすることで、より精密な制
御を行うことができる。
【図1】 本発明の第1の実施例の共振ポール型インバ
ータの構成図。
ータの構成図。
【図2】 本発明の第1の実施例のゲート制御回路の詳
細図。
細図。
【図3】 本発明の第1の実施例の動作シーケンス図。
【図4】 本発明の第2の実施例のゲート制御回路の構
成図。
成図。
【図5】 従来の共振ポール型インバータの構成図。
S1〜S4・・・・・スイッチング素子 D1〜D4・・・・・逆導通ダイオード CS1、CS2・・・スナバコンデンサ C1、C2・・・・・中性点クランプコンデンサ Lr・・・・・・・・共振リアクトル Vd・・・・・・・・直流電源 LOAD・・・・・・負荷 CT1〜CT3・・・電流検出器 GCON・・・・・・ゲート制御回路 OP・・・・・・・・オペアンプ A/D・・・・・・・アナログ−ディジタル変換器 ROM・・・・・・・リードオンリーメモリ COUNTER・・・カウンタ OSC1、OSC2・発信器 MM1〜MM3・・・単安定回路 COM1〜COM3・コンパレータ R1、R2・・・・・抵抗 1〜7、10〜13・論理回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−199762(JP,A) 特表 平5−502365(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02M 7/42
Claims (4)
- 【請求項1】 スイッチング素子を直列接続し、前記ス
イッチング素子にはスナバコンデンサがそれぞれに並列
に接続され、前記スイッチング素子の接続中点から交流
出力端子が引き出されている主回路と、直流電源側には
コンデンサを直列接続した平滑コンデンサと、この平滑
コンデンサ直列接続の接続点と前記主回路の前記スイッ
チング素子の接続中点の間に双方向に電流を流せるよう
に接続した逆導通スイッチング素子の直列回路とリアク
トルとが直列接続されている補助共振回路からなる共振
型電力変換装置の制御方法において、前記スイッチング
素子がオフするときに前記スイッチング素子に流れる電
流が一定値になるように共振回路の動作時間を負荷の電
流値に応じて変化させることを特徴とする共振型電力変
換装置の制御方法。 - 【請求項2】 請求項1記載の共振型電力変換装置の制
御方法において、前記直流電源の出力電圧により前記共
振回路の動作時間を補正することを特徴とする共振型電
力変換装置の制御方法。 - 【請求項3】 スイッチング素子を直列接続し、前記ス
イッチング素子にはスナバコンデンサがそれぞれに並列
に接続され、前記スイッチング素子の接続中点から交流
出力端子が引き出されている主回路と、直流電源側には
コンデンサを直列接続した平滑コンデンサと、この平滑
コンデンサ直列接続の接続点と前記主回路の前記スイッ
チング素子の接続中点の間に双方向に電流を流せるよう
に接続した逆導通スイッチング素子の直列回路とリアク
トルとが直列接続されている補助共振回路からなる共振
型電力変換装置を制御する共振型電力変換装置の制御装
置において、負荷電流を検出する負荷電流検出手段と、
前記負荷電流に応じた転流時に動作する共振回路の動作
時間を有するメモリと、転流時に前記動作時間をもとに
共振回路を動作させる制御手段とを具備したことを特徴
とする共振型電力変換装置の制御装置。 - 【請求項4】 請求項3記載の共振型電力変換装置の制
御装置において、前記直流電源の電圧を検出する電圧検
出手段と、前記直流電源の電圧をもとに前記共振回路の
動作時間を補正する補正手段とを具備したことを特徴と
する共振型電力変換装置の制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14666395A JP3313538B2 (ja) | 1995-06-14 | 1995-06-14 | 共振型電力変換装置の制御方法及びその制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14666395A JP3313538B2 (ja) | 1995-06-14 | 1995-06-14 | 共振型電力変換装置の制御方法及びその制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08340676A JPH08340676A (ja) | 1996-12-24 |
JP3313538B2 true JP3313538B2 (ja) | 2002-08-12 |
Family
ID=15412813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14666395A Expired - Fee Related JP3313538B2 (ja) | 1995-06-14 | 1995-06-14 | 共振型電力変換装置の制御方法及びその制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3313538B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023168514A1 (en) * | 2022-03-03 | 2023-09-14 | Hillcrest Energy Technologies Ltd. | Auxiliary resonant commutated pole converter with self voltage balancing capability |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003111439A (ja) * | 2001-09-27 | 2003-04-11 | Toshiba Elevator Co Ltd | 電力変換装置 |
JP4017490B2 (ja) * | 2002-10-02 | 2007-12-05 | 株式会社デンソー | Dc/dcコンバータ |
JP2010239752A (ja) * | 2009-03-31 | 2010-10-21 | Shindengen Electric Mfg Co Ltd | 電源装置 |
JP5388762B2 (ja) * | 2009-08-31 | 2014-01-15 | サンケン電気株式会社 | 共振型電力変換装置 |
JP5888017B2 (ja) * | 2012-03-09 | 2016-03-16 | 富士電機株式会社 | ハーフブリッジ型dc/dcコンバータ |
CN107947616B (zh) * | 2017-12-07 | 2019-12-31 | 哈尔滨工业大学 | 软开关功率放大器 |
WO2024043125A1 (ja) * | 2022-08-26 | 2024-02-29 | パナソニックIpマネジメント株式会社 | 電力変換装置 |
-
1995
- 1995-06-14 JP JP14666395A patent/JP3313538B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023168514A1 (en) * | 2022-03-03 | 2023-09-14 | Hillcrest Energy Technologies Ltd. | Auxiliary resonant commutated pole converter with self voltage balancing capability |
Also Published As
Publication number | Publication date |
---|---|
JPH08340676A (ja) | 1996-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11239404B2 (en) | Method for reducing losses and distortion in a driver with a capacitive load | |
US5633579A (en) | Boost converter using an energy reproducing snubber circuit | |
EP3584919A1 (en) | Resonant converter and control method | |
US20020054499A1 (en) | Power conversion apparatus | |
US4719559A (en) | Current-mode control of capacitively coupled power converters | |
JP2009112142A (ja) | コンバータ回路およびコンバータ制御方法 | |
JP3313538B2 (ja) | 共振型電力変換装置の制御方法及びその制御装置 | |
US8519683B2 (en) | DC-DC converter | |
CN111969877B (zh) | 一种半桥逆变器的控制方法及装置 | |
JPH0746853A (ja) | ソフトスイッチング式インバータ制御方法及びその装置 | |
GB2316817A (en) | Power supply unit for improving power factor | |
CN112928918A (zh) | 谐振转换***、信号控制方法和信号控制装置 | |
CN115150986A (zh) | 一种调光方法及调光电路 | |
CN114465337A (zh) | 一种民用小功率充电器的低成本数字化控制线路 | |
CN109194168B (zh) | 一种高效整流电路及其控制方法 | |
CN112054692A (zh) | 开关电路的控制方法、控制电路及开关电路 | |
JPS6232708B2 (ja) | ||
JP2996064B2 (ja) | ブリッジ型インバ−タ装置 | |
JPH0750987B2 (ja) | 共振形dc―dcコンバータの制御方法 | |
JP2005130612A (ja) | 補助共振pwm電力変換装置 | |
CN115528921B (zh) | 一种三相高增益变换器及其控制方法 | |
JPS62250874A (ja) | 直列共振負荷用電圧形インバ−タ | |
JP3416065B2 (ja) | 半導体素子の駆動回路 | |
CN112751494B (zh) | 辅助谐振换流极变换器的控制方法、控制装置 | |
SU1192077A1 (ru) | Преобразователь посто нного напр жени |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |