JP3313538B2 - 共振型電力変換装置の制御方法及びその制御装置 - Google Patents
共振型電力変換装置の制御方法及びその制御装置Info
- Publication number
- JP3313538B2 JP3313538B2 JP14666395A JP14666395A JP3313538B2 JP 3313538 B2 JP3313538 B2 JP 3313538B2 JP 14666395 A JP14666395 A JP 14666395A JP 14666395 A JP14666395 A JP 14666395A JP 3313538 B2 JP3313538 B2 JP 3313538B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resonance
- switching element
- type power
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Inverter Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、共振型電力変換装置の
制御方法に関する。
制御方法に関する。
【０００２】
【従来の技術】近年、インバータの大容量化・高周波ス
イッチング化に伴い、主回路の半導体素子のスイッチン
グ損失，ＥＭＩノイズの増大が大きな問題となってきて
いる。そのスイッチング損失，ＥＭＩノイズの低減方法
の１つとして共振型インバータ回路が考案されており、
様々な回路が開発されている。
イッチング化に伴い、主回路の半導体素子のスイッチン
グ損失，ＥＭＩノイズの増大が大きな問題となってきて
いる。そのスイッチング損失，ＥＭＩノイズの低減方法
の１つとして共振型インバータ回路が考案されており、
様々な回路が開発されている。
【０００３】中でも、インバータ内または補助回路に共
振動作を取り入れ、スイッチング素子をゼロ電圧スイッ
チングさせるモードをもつインバータが発表されてお
り、図５はその代表的な回路の１つである補助共振転流
ポール形インバータの回路構成図である。
振動作を取り入れ、スイッチング素子をゼロ電圧スイッ
チングさせるモードをもつインバータが発表されてお
り、図５はその代表的な回路の１つである補助共振転流
ポール形インバータの回路構成図である。
【０００４】図５において、直流電源Ｖｄには、中性点
電圧クランプコンデンサＣ１、Ｃ２が接続され、中性点
電圧クランプコンデンサＣ１、Ｃ２には、逆導通フライ
ホイールダイオードＤ１、Ｄ２が接続されたインバータ
の主回路のスイッチング素子Ｓ１、Ｓ２が接続され、ス
イッチング素子Ｓ１、Ｓ２には、スナバコンデンサＣＳ
１、ＣＳ２が接続される。
電圧クランプコンデンサＣ１、Ｃ２が接続され、中性点
電圧クランプコンデンサＣ１、Ｃ２には、逆導通フライ
ホイールダイオードＤ１、Ｄ２が接続されたインバータ
の主回路のスイッチング素子Ｓ１、Ｓ２が接続され、ス
イッチング素子Ｓ１、Ｓ２には、スナバコンデンサＣＳ
１、ＣＳ２が接続される。
【０００５】更に、中性点電圧クランプコンデンサＣ１
とＣ２との接続点とスイッチング素子Ｓ１とＳ２との接
続点との間に、共振リアクトルＬｒと逆導通フライホイ
ールダイオードＤ３、Ｄ４が接続された補助共振回路の
スイッチング素子Ｓ３、Ｓ４との直列回路が接続され、
スイッチング素子Ｓ１とＳ２との接続点には負荷Ｌｏａ
ｄが接続される。スイッチング素子のゲート信号は、電
流検出器ＣＴ１、ＣＴ２の出力を基に、共振回路制御回
路ＧＣにより与えられる。
とＣ２との接続点とスイッチング素子Ｓ１とＳ２との接
続点との間に、共振リアクトルＬｒと逆導通フライホイ
ールダイオードＤ３、Ｄ４が接続された補助共振回路の
スイッチング素子Ｓ３、Ｓ４との直列回路が接続され、
スイッチング素子Ｓ１とＳ２との接続点には負荷Ｌｏａ
ｄが接続される。スイッチング素子のゲート信号は、電
流検出器ＣＴ１、ＣＴ２の出力を基に、共振回路制御回
路ＧＣにより与えられる。
【０００６】インバータの主回路のスイッチング素子Ｓ
１、Ｓ２は、補助共振回路による共振電流によりゼロ電
圧ターンオフスイッチングおよびゼロ電圧，ゼロ電流タ
ーンオンスイッチング動作を行う。また補助共振回路内
のスイッチング素子Ｓ３、Ｓ４はゼロ電流スイッチング
動作を行うので、インバータの回路全体でのスイッチン
グ損失は、従来のハードスッチング素子を用いたインバ
ータに比べ大幅に低減される。なお補助共振転流ポール
形インバータの動作原理は平成５年度電気学会産業応用
部門全国大会（平成５年８月２５〜２７日開催）の「Ｄ
Ｃ電源内部の分割電圧を利用した部分共振ＰＷＭインバ
ータ」に開示されており、既に公知であるので詳細な説
明は省略する。
１、Ｓ２は、補助共振回路による共振電流によりゼロ電
圧ターンオフスイッチングおよびゼロ電圧，ゼロ電流タ
ーンオンスイッチング動作を行う。また補助共振回路内
のスイッチング素子Ｓ３、Ｓ４はゼロ電流スイッチング
動作を行うので、インバータの回路全体でのスイッチン
グ損失は、従来のハードスッチング素子を用いたインバ
ータに比べ大幅に低減される。なお補助共振転流ポール
形インバータの動作原理は平成５年度電気学会産業応用
部門全国大会（平成５年８月２５〜２７日開催）の「Ｄ
Ｃ電源内部の分割電圧を利用した部分共振ＰＷＭインバ
ータ」に開示されており、既に公知であるので詳細な説
明は省略する。
【０００７】また、共振型インバータのスイッチング素
子，平滑コンデンサおよび補助共振回路からなる共振回
路の制御方法としては、主回路のスイッチング素子の電
流値と設定した基準電流値を比較し、転流時にオフすべ
きスイッチング素子に設定した一定の基準電流値以上の
電流が流れるまで補助共振回路を動作させていた。
子，平滑コンデンサおよび補助共振回路からなる共振回
路の制御方法としては、主回路のスイッチング素子の電
流値と設定した基準電流値を比較し、転流時にオフすべ
きスイッチング素子に設定した一定の基準電流値以上の
電流が流れるまで補助共振回路を動作させていた。
【０００８】
【発明が解決しようとする課題】しかし、従来の共振回
路の制御方法は次のような問題点がある。インバータの
主回路のスイッチング素子の転流時において、オフすべ
きスイッチング素子には必ずある一定以上の電流を流
し、該スイッチング素子のオフ時に該スイッチング素子
に並列接続されたスナバコンデンサを電源電圧まで充電
する必要がある。そのため、オフ時に該スイッチング素
子の電流値が設定した基準電流値に達しない場合は、補
助共振回路を動作させ、オフすべきスイッチング素子の
オフを該スイッチング素子の電流値が基準電流値に達す
るまで遅らせなければならない。
路の制御方法は次のような問題点がある。インバータの
主回路のスイッチング素子の転流時において、オフすべ
きスイッチング素子には必ずある一定以上の電流を流
し、該スイッチング素子のオフ時に該スイッチング素子
に並列接続されたスナバコンデンサを電源電圧まで充電
する必要がある。そのため、オフ時に該スイッチング素
子の電流値が設定した基準電流値に達しない場合は、補
助共振回路を動作させ、オフすべきスイッチング素子の
オフを該スイッチング素子の電流値が基準電流値に達す
るまで遅らせなければならない。
【０００９】オフすべきスイッチング素子の素子の電流
値が基準電流値に達するまでオフを遅らす場合、遅れ時
間を補償し正確に該スイッチング素子をオフする必要が
ある。一般に共振回路の動作は共振周期が非常に短く，
しかも大電流を流すため，インバータの主回路のスイッ
チング素子の電流値をフィードバックするには非常に高
速かつ高精度な検出器が必要であり制御も複雑となる。
値が基準電流値に達するまでオフを遅らす場合、遅れ時
間を補償し正確に該スイッチング素子をオフする必要が
ある。一般に共振回路の動作は共振周期が非常に短く，
しかも大電流を流すため，インバータの主回路のスイッ
チング素子の電流値をフィードバックするには非常に高
速かつ高精度な検出器が必要であり制御も複雑となる。
【００１０】また、インバータ主回路のスイッチング素
子の電流検出の遅れや制御の遅れにより、共振電流を一
定値に制御できなくなり必要以上の過大な共振電流が流
れてしまう。
子の電流検出の遅れや制御の遅れにより、共振電流を一
定値に制御できなくなり必要以上の過大な共振電流が流
れてしまう。
【００１１】そのため、スイッチング素子のオフ時のス
イッチング損失が増加し，補助共振回路の損失も増加す
る。また、スイッチングの遅れが大きくなるとデッドタ
イムが大きく変化するため、出力の電圧、電流制御に大
きな影響を与えてしまう。
イッチング損失が増加し，補助共振回路の損失も増加す
る。また、スイッチングの遅れが大きくなるとデッドタ
イムが大きく変化するため、出力の電圧、電流制御に大
きな影響を与えてしまう。
【００１２】よって、本発明は複雑，かつ高性能な検出
器を必要とせず，前記インバータの主回路のスイッチン
グ素子、スナバコンデンサおよび補助共振回路からなる
共振回路の制御を容易かつ正確に行い、制御の遅れや主
回路および補助共振回路の損失を必要最小限にする共振
型電力変換装置の制御方法を提供することを目的とす
る。
器を必要とせず，前記インバータの主回路のスイッチン
グ素子、スナバコンデンサおよび補助共振回路からなる
共振回路の制御を容易かつ正確に行い、制御の遅れや主
回路および補助共振回路の損失を必要最小限にする共振
型電力変換装置の制御方法を提供することを目的とす
る。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１記載の共振型電力変換装置の制御
方法では、スイッチング素子を直列接続し、上記スイッ
チング素子にはスナバコンデンサがそれぞれに並列に接
続され、上記スイッチング素子の接続中点から交流出力
端子が引き出されている主回路と、直流電源側にはコン
デンサを直列接続した平滑コンデンサと、この平滑コン
デンサ直列接続の接続点と上記主回路の上記スイッチン
グ素子の接続中点の間に双方向に電流を流せるように接
続した逆導通スイッチング素子の直列回路とリアクトル
とが直列接続されている補助共振回路からなる共振型電
力変換装置の制御方法において、上記スイッチング素子
がオフするときに上記スイッチング素子に流れる電流が
一定値になるように共振回路の動作時間を負荷の電流値
に応じて変化させることを特徴とする。
に、本発明の請求項１記載の共振型電力変換装置の制御
方法では、スイッチング素子を直列接続し、上記スイッ
チング素子にはスナバコンデンサがそれぞれに並列に接
続され、上記スイッチング素子の接続中点から交流出力
端子が引き出されている主回路と、直流電源側にはコン
デンサを直列接続した平滑コンデンサと、この平滑コン
デンサ直列接続の接続点と上記主回路の上記スイッチン
グ素子の接続中点の間に双方向に電流を流せるように接
続した逆導通スイッチング素子の直列回路とリアクトル
とが直列接続されている補助共振回路からなる共振型電
力変換装置の制御方法において、上記スイッチング素子
がオフするときに上記スイッチング素子に流れる電流が
一定値になるように共振回路の動作時間を負荷の電流値
に応じて変化させることを特徴とする。
【００１４】本発明の請求項２記載の共振型電力変換装
置の制御方法では、請求項１記載の共振型電力変換装置
の制御方法において、上記直流電源の出力電圧により上
記共振回路の動作時間を補正することを特徴とする。
置の制御方法では、請求項１記載の共振型電力変換装置
の制御方法において、上記直流電源の出力電圧により上
記共振回路の動作時間を補正することを特徴とする。
【００１５】本発明の請求項３記載の共振型電力変換装
置の制御装置では、スイッチング素子を直列接続し、上
記スイッチング素子にはスナバコンデンサがそれぞれに
並列に接続され、上記スイッチング素子の接続中点から
交流出力端子が引き出されている主回路と、直流電源側
にはコンデンサを直列接続した平滑コンデンサと、この
平滑コンデンサ直列接続の接続点と上記主回路の上記ス
イッチング素子の接続中点の間に双方向に電流を流せる
ように接続した逆導通スイッチング素子の直列回路とリ
アクトルとが直列接続されている補助共振回路からなる
共振型電力変換装置を制御する共振型電力変換装置の制
御装置において、負荷電流を検出する負荷電流検出手段
と、上記負荷電流に応じた転流時に動作する共振回路の
動作時間を有するメモリと、転流時に上記動作時間をも
とに共振回路を動作させる制御手段とを具備したことを
特徴とする。
置の制御装置では、スイッチング素子を直列接続し、上
記スイッチング素子にはスナバコンデンサがそれぞれに
並列に接続され、上記スイッチング素子の接続中点から
交流出力端子が引き出されている主回路と、直流電源側
にはコンデンサを直列接続した平滑コンデンサと、この
平滑コンデンサ直列接続の接続点と上記主回路の上記ス
イッチング素子の接続中点の間に双方向に電流を流せる
ように接続した逆導通スイッチング素子の直列回路とリ
アクトルとが直列接続されている補助共振回路からなる
共振型電力変換装置を制御する共振型電力変換装置の制
御装置において、負荷電流を検出する負荷電流検出手段
と、上記負荷電流に応じた転流時に動作する共振回路の
動作時間を有するメモリと、転流時に上記動作時間をも
とに共振回路を動作させる制御手段とを具備したことを
特徴とする。
【００１６】本発明の請求項４記載の共振型電力変換装
置の制御装置では、請求項３記載の共振型電力変換装置
の制御装置において、上記直流電源の電圧を検出する電
圧検出手段と、上記直流電源の電圧をもとに上記共振回
路の動作時間を補正する補正手段とを具備したことを特
徴とする。
置の制御装置では、請求項３記載の共振型電力変換装置
の制御装置において、上記直流電源の電圧を検出する電
圧検出手段と、上記直流電源の電圧をもとに上記共振回
路の動作時間を補正する補正手段とを具備したことを特
徴とする。
【００１７】
【作用】本発明の請求項１記載の共振型電力変換装置の
制御方法では、共振回路の動作時間を負荷の電流値に応
じて変化させ、主回路のオフすべきスイッチング素子に
流れる電流を一定値に達するまでオンさせ、一定値に達
した後にオフする。スイッチング素子に流れる電流を一
定値にすることで、常にオフした主回路スイッチング素
子に並列に接続されたスナバコンデンサへの充電時間が
一意的に決まるので、オフすべきスッチング素子がオフ
した後は、同一アームのオンさせるべきスイッチング素
子のオンするタイミングを一意的に設定することができ
る。
制御方法では、共振回路の動作時間を負荷の電流値に応
じて変化させ、主回路のオフすべきスイッチング素子に
流れる電流を一定値に達するまでオンさせ、一定値に達
した後にオフする。スイッチング素子に流れる電流を一
定値にすることで、常にオフした主回路スイッチング素
子に並列に接続されたスナバコンデンサへの充電時間が
一意的に決まるので、オフすべきスッチング素子がオフ
した後は、同一アームのオンさせるべきスイッチング素
子のオンするタイミングを一意的に設定することができ
る。
【００１８】本発明の請求項２記載の共振型電力変換装
置の制御方法では、請求項１記載の共振型電力変換装置
の制御方法において、共振回路の動作時間を直流電源の
電圧値に応じて補正するすることで、より精密な制御を
行うことができる。
置の制御方法では、請求項１記載の共振型電力変換装置
の制御方法において、共振回路の動作時間を直流電源の
電圧値に応じて補正するすることで、より精密な制御を
行うことができる。
【００１９】本発明の請求項３記載の共振型電力変換装
置の制御装置では、共振回路の動作時間を負荷の電流値
に応じて変化させ、主回路のオフすべきスイッチング素
子に流れる電流を一定値に達するまでオンさせ、一定値
に達した後にオフする。スイッチング素子に流れる電流
を一定値にすることで、常にオフした主回路スイッチン
グ素子に並列に接続されたスナバコンデンサへの充電時
間が一意的に決まるので、オフすべきスッチング素子が
オフした後は、同一アームのオンさせるべきスイッチン
グ素子のオンするタイミングを一意的に設定することが
できる。
置の制御装置では、共振回路の動作時間を負荷の電流値
に応じて変化させ、主回路のオフすべきスイッチング素
子に流れる電流を一定値に達するまでオンさせ、一定値
に達した後にオフする。スイッチング素子に流れる電流
を一定値にすることで、常にオフした主回路スイッチン
グ素子に並列に接続されたスナバコンデンサへの充電時
間が一意的に決まるので、オフすべきスッチング素子が
オフした後は、同一アームのオンさせるべきスイッチン
グ素子のオンするタイミングを一意的に設定することが
できる。
【００２０】本発明の請求項４記載の共振型電力変換装
置の制御装置では、請求項３記載の共振型電力変換装置
の制御装置において、共振回路の動作時間を直流電源の
電圧値に応じて補正するすることで、より精密な制御を
行うことができる。
置の制御装置では、請求項３記載の共振型電力変換装置
の制御装置において、共振回路の動作時間を直流電源の
電圧値に応じて補正するすることで、より精密な制御を
行うことができる。
【００２１】
【実施例】以下、本発明の実施例を図面を参照して説明
する。本発明の第１の実施例を図１乃至図３を用いて説
明する。図１において、直流電源Ｖｄには、中性点電圧
クランプコンデンサＣ１、Ｃ２が接続され、中性点電圧
クランプコンデンサＣ１、Ｃ２には、逆導通フライホイ
ールダイオードＤ１、Ｄ２が接続されたインバータの主
回路のスイッチング素子Ｓ１、Ｓ２が接続され、スイッ
チング素子Ｓ１、Ｓ２には、スナバコンデンサＣＳ１、
ＣＳ２が接続される。
する。本発明の第１の実施例を図１乃至図３を用いて説
明する。図１において、直流電源Ｖｄには、中性点電圧
クランプコンデンサＣ１、Ｃ２が接続され、中性点電圧
クランプコンデンサＣ１、Ｃ２には、逆導通フライホイ
ールダイオードＤ１、Ｄ２が接続されたインバータの主
回路のスイッチング素子Ｓ１、Ｓ２が接続され、スイッ
チング素子Ｓ１、Ｓ２には、スナバコンデンサＣＳ１、
ＣＳ２が接続される。
【００２２】更に、中性点電圧クランプコンデンサＣ１
とＣ２との接続点とスイッチング素子Ｓ１とＳ２との接
続点との間に、共振リアクトルＬｒと逆導通フライホイ
ールダイオードＤ３、Ｄ４が接続された補助共振回路の
スイッチング素子Ｓ３、Ｓ４との直列回路が接続され、
スイッチング素子Ｓ１とＳ２との接続点には負荷Ｌｏａ
ｄが接続される。スイッチング素子のゲート信号は、負
荷電流を検出する電流検出器ＣＴ３の出力を基に、ゲー
ト制御回路ＧＣＯＮにより与えられる。
とＣ２との接続点とスイッチング素子Ｓ１とＳ２との接
続点との間に、共振リアクトルＬｒと逆導通フライホイ
ールダイオードＤ３、Ｄ４が接続された補助共振回路の
スイッチング素子Ｓ３、Ｓ４との直列回路が接続され、
スイッチング素子Ｓ１とＳ２との接続点には負荷Ｌｏａ
ｄが接続される。スイッチング素子のゲート信号は、負
荷電流を検出する電流検出器ＣＴ３の出力を基に、ゲー
ト制御回路ＧＣＯＮにより与えられる。
【００２３】負荷電流は共振電流に比べ変化が緩やかで
あり、電流検出器ＣＴ３は特に高性能、高速な検出器で
ある必要はない。また、負荷電流は電流変化が少ないた
め検出遅れ等による誤差も少ない。
あり、電流検出器ＣＴ３は特に高性能、高速な検出器で
ある必要はない。また、負荷電流は電流変化が少ないた
め検出遅れ等による誤差も少ない。
【００２４】図２にゲート制御回路ＧＣＯＮの具体的な
一実施例を示す。この回路は、負荷電流ＩＬを電流検出
器ＣＴ３で検出し，オペアンプＯＰに入力して信号を増
幅し，その値をアナログ−ディジタル変換器Ａ／Ｄに入
力し信号をディジタル化し，その値をリードオンリーメ
モリＲＯＭに入力する。リードオンリーメモリＲＯＭに
はあらかじめ設定した値が書き込まれているのでその値
をカウンタにロードする。そしてカウンタで共振回路を
動作させる時間をカウントする。
一実施例を示す。この回路は、負荷電流ＩＬを電流検出
器ＣＴ３で検出し，オペアンプＯＰに入力して信号を増
幅し，その値をアナログ−ディジタル変換器Ａ／Ｄに入
力し信号をディジタル化し，その値をリードオンリーメ
モリＲＯＭに入力する。リードオンリーメモリＲＯＭに
はあらかじめ設定した値が書き込まれているのでその値
をカウンタにロードする。そしてカウンタで共振回路を
動作させる時間をカウントする。
【００２５】次に個々の動作について説明する。ここで
は、スイッチング素子Ｓ２からスイッチング素子Ｓ１へ
の転流時について説明する。電流検出器ＣＴ３で検出さ
れた負荷電流を増幅したオペアンプＯＰの出力を入力す
るアナログ−ディジタル変換器Ａ／Ｄは、発信器ＯＳＣ
１の立ち下がりで変換を開始する。変換終了後はその値
をリードオンリーメモリＲＯＭに入力する。
は、スイッチング素子Ｓ２からスイッチング素子Ｓ１へ
の転流時について説明する。電流検出器ＣＴ３で検出さ
れた負荷電流を増幅したオペアンプＯＰの出力を入力す
るアナログ−ディジタル変換器Ａ／Ｄは、発信器ＯＳＣ
１の立ち下がりで変換を開始する。変換終了後はその値
をリードオンリーメモリＲＯＭに入力する。
【００２６】リードオンリーメモリＲＯＭは、アナログ
−ディジタル変換器Ａ／Ｄからの入力の応じた予め設定
した値を第１発信器ＯＳＣ１の立ち上がりで論理回路２
が成立するとリードオンリーメモリＲＯＭの値をカウン
タにロードする。
−ディジタル変換器Ａ／Ｄからの入力の応じた予め設定
した値を第１発信器ＯＳＣ１の立ち上がりで論理回路２
が成立するとリードオンリーメモリＲＯＭの値をカウン
タにロードする。
【００２７】スッチング素子Ｓ２の制御信号Ｓ２ＯはＳ
２に信号を出力している間は”１”を出力し、Ｓ２の転
流時には”０”となる。そのため、通常運転時は”１”
を出力し続けるので単安定回路ＭＭ２は動作しないの
で”０”を出力している。よって、通常運転時は論理回
路１の出力と単安定回路ＭＭ２の出力とを入力とする論
理回路２が成立するのでカウンタは新しいＲＯＭのデー
タに更新される。
２に信号を出力している間は”１”を出力し、Ｓ２の転
流時には”０”となる。そのため、通常運転時は”１”
を出力し続けるので単安定回路ＭＭ２は動作しないの
で”０”を出力している。よって、通常運転時は論理回
路１の出力と単安定回路ＭＭ２の出力とを入力とする論
理回路２が成立するのでカウンタは新しいＲＯＭのデー
タに更新される。
【００２８】Ｓ２からＳ１への転流時はＳ２の信号がオ
フするのでＳ２Ｏはこの瞬間”０”になる。Ｓ２Ｏが”
０”になった瞬間には単安定回路ＭＭ２が動作し出力
が”１”となり論理回路２を遮断して、カウンタのロー
ド信号ＬＯＡＤを遮断してＲＯＭのデータの更新はしな
い。つまり主回路スイッチング素子の転流時にはカウン
タの値は更新しない。
フするのでＳ２Ｏはこの瞬間”０”になる。Ｓ２Ｏが”
０”になった瞬間には単安定回路ＭＭ２が動作し出力
が”１”となり論理回路２を遮断して、カウンタのロー
ド信号ＬＯＡＤを遮断してＲＯＭのデータの更新はしな
い。つまり主回路スイッチング素子の転流時にはカウン
タの値は更新しない。
【００２９】そして、転流時には第２の発信器ＯＳＣ２
によってカウントダウンを開始し、カウンタの値が”
０”になった時点でカウンタのボロー信号BORROWが”
０”になるのでカウントダウンは終了する。
によってカウントダウンを開始し、カウンタの値が”
０”になった時点でカウンタのボロー信号BORROWが”
０”になるのでカウントダウンは終了する。
【００３０】つまり、カウンタのロードした値と発信器
ＯＳＣ２の発信周波数で共振回路の動作時間を設定する
ことができる。例えば、発信器ＯＳＣ２の発信周波数を
１０ＭＨＺで設定してあればカウンタの値で共振回路は
０．１μsec の精度で制御できることになる。
ＯＳＣ２の発信周波数で共振回路の動作時間を設定する
ことができる。例えば、発信器ＯＳＣ２の発信周波数を
１０ＭＨＺで設定してあればカウンタの値で共振回路は
０．１μsec の精度で制御できることになる。
【００３１】また、通常のインバータではスッチング素
子Ｓ２の駆動信号は制御信号Ｓ２Ｏと一致するが、共振
型インバータではスッチング素子Ｓ２の転流後も共振動
作のためオフを遅らせる必要がある。このために、スッ
チング素子Ｓ２の駆動信号は制御信号Ｓ２Ｏと論理回路
４の出力とのＯＲとなる。論理回路４の出力は、ボロー
信号BORROWと単安定回路ＭＭ２の出力とのＡＮＤであ
り、転流信号が発生した後のスッチング素子Ｓ２をオン
させる時間となる。
子Ｓ２の駆動信号は制御信号Ｓ２Ｏと一致するが、共振
型インバータではスッチング素子Ｓ２の転流後も共振動
作のためオフを遅らせる必要がある。このために、スッ
チング素子Ｓ２の駆動信号は制御信号Ｓ２Ｏと論理回路
４の出力とのＯＲとなる。論理回路４の出力は、ボロー
信号BORROWと単安定回路ＭＭ２の出力とのＡＮＤであ
り、転流信号が発生した後のスッチング素子Ｓ２をオン
させる時間となる。
【００３２】論理回路４の出力は共振回路のスッチング
素子Ｓ３の制御信号として単安定回路ＭＭ３と論理回路
７にも入力される。スッチング素子Ｓ３の信号はスッチ
ング素子Ｓ２が”０”になった後も単安定回路ＭＭ３
が”１”となりスッチング素子Ｓ２より単安定回路の動
作時間Ｔ３だけ長く”１”の信号を出力して動作させて
いる。
素子Ｓ３の制御信号として単安定回路ＭＭ３と論理回路
７にも入力される。スッチング素子Ｓ３の信号はスッチ
ング素子Ｓ２が”０”になった後も単安定回路ＭＭ３
が”１”となりスッチング素子Ｓ２より単安定回路の動
作時間Ｔ３だけ長く”１”の信号を出力して動作させて
いる。
【００３３】スッチング素子Ｓ１の信号はスッチング素
子Ｓ２が出力している間は論理回路６よって遮断してい
て、スッチング素子Ｓ２がオフした後も単安定回路ＭＭ
１で決まる時間だけ遅れて動作することになる。
子Ｓ２が出力している間は論理回路６よって遮断してい
て、スッチング素子Ｓ２がオフした後も単安定回路ＭＭ
１で決まる時間だけ遅れて動作することになる。
【００３４】以上の論理シーケンスを図３に示す。更
に、スッチング素子Ｓ２の転流時には、零電圧スッチン
グさせるために共振回路を動作させスッチング素子Ｓ２
をオフする瞬間にスッチング素子Ｓ２に流れる電流を負
荷にかかわらず一定にする必要があり、そのために、負
荷電流によって共振電流も増加させなければならない。
ここで、負荷電流をＩL 、スッチング素子Ｓ２に流れる
電流をＩS2、共振電流をＩL ｒとすると、
に、スッチング素子Ｓ２の転流時には、零電圧スッチン
グさせるために共振回路を動作させスッチング素子Ｓ２
をオフする瞬間にスッチング素子Ｓ２に流れる電流を負
荷にかかわらず一定にする必要があり、そのために、負
荷電流によって共振電流も増加させなければならない。
ここで、負荷電流をＩL 、スッチング素子Ｓ２に流れる
電流をＩS2、共振電流をＩL ｒとすると、
【００３５】
【数１】ＩS2＝ＩLr−ＩL ・・・（１） で表せる。また、スッチング素子Ｓ２がオンしている時
の共振電流ＩLr［A ］は、コンデンサＣ２の電圧をＥ2
［V ］、共振リアクトルの値をＬｒ［H ］とすると、
の共振電流ＩLr［A ］は、コンデンサＣ２の電圧をＥ2
［V ］、共振リアクトルの値をＬｒ［H ］とすると、
【００３６】
【数２】 但し、ｔ：時間［sec ］となる。そのため、負荷に流れ
る電流が大きくなればなるほど共振回路に流れる電流は
大きくなるので共振回路の動作時間は長くする必要があ
る。
る電流が大きくなればなるほど共振回路に流れる電流は
大きくなるので共振回路の動作時間は長くする必要があ
る。
【００３７】そして、スッチング素子Ｓ２に流れる電流
が一定であればスッチング素子Ｓ２オフ後にスナバコン
デンサＳＣ２に流れる電流も一定となり、スナバコンデ
ンサＣＳ２の電圧の立ち上がりも一定となるのでスッチ
ング素子Ｓ１のオンするタイミングもスッチング素子Ｓ
２オフ後からは予め設定したゼロ電圧ターンオンが成り
立つ様な一定値でよく負荷電流で制御させる必要はな
い。
が一定であればスッチング素子Ｓ２オフ後にスナバコン
デンサＳＣ２に流れる電流も一定となり、スナバコンデ
ンサＣＳ２の電圧の立ち上がりも一定となるのでスッチ
ング素子Ｓ１のオンするタイミングもスッチング素子Ｓ
２オフ後からは予め設定したゼロ電圧ターンオンが成り
立つ様な一定値でよく負荷電流で制御させる必要はな
い。
【００３８】なお、本実施例の説明では、スッチング素
子Ｓ２からＳ１への転流時について説明したが、Ｓ１か
らＳ２への転流時はスッチング素子Ｓ４を使用して全く
同様な方法で共振回路動作をさせる事ができるので，本
発明を適用出来ることは明白であるので詳細な説明は省
略する。
子Ｓ２からＳ１への転流時について説明したが、Ｓ１か
らＳ２への転流時はスッチング素子Ｓ４を使用して全く
同様な方法で共振回路動作をさせる事ができるので，本
発明を適用出来ることは明白であるので詳細な説明は省
略する。
【００３９】本実施例によれば、共振回路動作時間を負
荷の電流値に応じて変化させ、スイッチング素子に流れ
る電流を一定値にすることで、常にオフした主回路スイ
ッチング素子に並列に接続されたスナバコンデンサへの
充電時間が一意的に決まるので、オフすべきスッチング
素子がオフした後は、同一アームのオンさせるべきスイ
ッチング素子のオンするタイミングを一意的に設定する
ことができる。
荷の電流値に応じて変化させ、スイッチング素子に流れ
る電流を一定値にすることで、常にオフした主回路スイ
ッチング素子に並列に接続されたスナバコンデンサへの
充電時間が一意的に決まるので、オフすべきスッチング
素子がオフした後は、同一アームのオンさせるべきスイ
ッチング素子のオンするタイミングを一意的に設定する
ことができる。
【００４０】よって、本実施例の共振型インバータの制
御回路では、高速、高性能な検出器を必要とせず安定に
動作させることができる。また、共振回路の制御が容易
になることで信頼性も向上する。更に、共振回路動作も
必要最小限の共振電流で制御させるため、過剰に共振回
路を動作させないで済むので、共振回路の損失を最小限
に抑えることができる。また、個々の共振型インバータ
の回路によってあらかじめデータをとり、ＲＯＭのデー
タを書き込めば、共振回路に起因する損失を考慮したデ
ータとなるのできわめて安定な動作とすることができ
る。
御回路では、高速、高性能な検出器を必要とせず安定に
動作させることができる。また、共振回路の制御が容易
になることで信頼性も向上する。更に、共振回路動作も
必要最小限の共振電流で制御させるため、過剰に共振回
路を動作させないで済むので、共振回路の損失を最小限
に抑えることができる。また、個々の共振型インバータ
の回路によってあらかじめデータをとり、ＲＯＭのデー
タを書き込めば、共振回路に起因する損失を考慮したデ
ータとなるのできわめて安定な動作とすることができ
る。
【００４１】次に、本発明の第２の実施例について説明
する。第２の実施例は、第１の実施例の（２）式で示し
た様に、共振回路電流ＩLrは電源電圧によって変化する
ことに着目し、電源電圧の大きさによって、共振回路の
動作時間の制御データを変更するようにしたものであ
る。
する。第２の実施例は、第１の実施例の（２）式で示し
た様に、共振回路電流ＩLrは電源電圧によって変化する
ことに着目し、電源電圧の大きさによって、共振回路の
動作時間の制御データを変更するようにしたものであ
る。
【００４２】図４は第２の実施例のゲート制御回路を示
す構成図であり、第１の実施例と同一部分については省
略している。図４のゲート制御回路では、電源電圧Ｖｄ
を検出し、抵抗Ｒ１、Ｒ２で分圧し、Ｒ２の端子電圧Ｖ
ｄ２をコンパレータＣＯＭ１、ＣＯＭ２、ＣＯＭ３の正
入力端子に接続する。
す構成図であり、第１の実施例と同一部分については省
略している。図４のゲート制御回路では、電源電圧Ｖｄ
を検出し、抵抗Ｒ１、Ｒ２で分圧し、Ｒ２の端子電圧Ｖ
ｄ２をコンパレータＣＯＭ１、ＣＯＭ２、ＣＯＭ３の正
入力端子に接続する。
【００４３】一方、コンパレータＣＯＭ１の負入力端子
にはＶ１の電圧指令値を、ＣＯＭ２の負入力端子にはＶ
２の電圧指令値を、ＣＯＭ３の負入力端子にはＶ３の電
圧指令値をそれぞれ入力する。但し、電圧指令値の大き
さは、Ｖ１＞Ｖ２＞Ｖ３とする。
にはＶ１の電圧指令値を、ＣＯＭ２の負入力端子にはＶ
２の電圧指令値を、ＣＯＭ３の負入力端子にはＶ３の電
圧指令値をそれぞれ入力する。但し、電圧指令値の大き
さは、Ｖ１＞Ｖ２＞Ｖ３とする。
【００４４】このとき、ＣＯＭ１は、Ｖｄ２＞Ｖ１のと
きに”１”を出力し、Ｖｄ２＜Ｖ１のときには”０”を
出力する。同様に、ＣＯＭ２は、Ｖｄ２＞Ｖ２のとき
に”１”を出力し、Ｖｄ２＜Ｖ２のときには”０”を出
力する。
きに”１”を出力し、Ｖｄ２＜Ｖ１のときには”０”を
出力する。同様に、ＣＯＭ２は、Ｖｄ２＞Ｖ２のとき
に”１”を出力し、Ｖｄ２＜Ｖ２のときには”０”を出
力する。
【００４５】同様に、ＣＯＭ３は、Ｖｄ２＞Ｖ３のとき
に”１”を出力し、Ｖｄ２＜Ｖ３のときには”０”を出
力する。リードオンリーメモリＲＯＭのアドレスＡ１０
には、ＣＯＭ１の出力が入力される。
に”１”を出力し、Ｖｄ２＜Ｖ３のときには”０”を出
力する。リードオンリーメモリＲＯＭのアドレスＡ１０
には、ＣＯＭ１の出力が入力される。
【００４６】リードオンリーメモリＲＯＭのアドレスＡ
９には、ＣＯＭ１の出力を入力としたＮＯＴ回路１０の
出力とＣＯＭ２の出力とを入力としたＡＮＤ回路１１の
出力が入力される。
９には、ＣＯＭ１の出力を入力としたＮＯＴ回路１０の
出力とＣＯＭ２の出力とを入力としたＡＮＤ回路１１の
出力が入力される。
【００４７】リードオンリーメモリＲＯＭのアドレスＡ
８には、ＣＯＭ２の出力を入力としたＮＯＴ回路１２の
出力とＣＯＭ３の出力とを入力としたＡＮＤ回路１３の
出力が入力される。
８には、ＣＯＭ２の出力を入力としたＮＯＴ回路１２の
出力とＣＯＭ３の出力とを入力としたＡＮＤ回路１３の
出力が入力される。
【００４８】リードオンリーメモリＲＯＭのアドレスＡ
０乃至Ａ７には、アナログ−ディジタル変換器Ａ／Ｄの
出力が入力される。リードオンリーメモリＲＯＭは、入
力アドレスに応じた共振回路の動作時間の制御データを
持っている。
０乃至Ａ７には、アナログ−ディジタル変換器Ａ／Ｄの
出力が入力される。リードオンリーメモリＲＯＭは、入
力アドレスに応じた共振回路の動作時間の制御データを
持っている。
【００４９】リードオンリーメモリＲＯＭの出力は、第
１の実施例と同様のタイミングでカウンタに入力され
る。以上の接続にすると，Ｖｄ２＞Ｖ１の時にはＲＯＭ
のアドレスＡ１０が”１”、アドレスＡ９が“０“、Ａ
８は”０”となりその時のデータが取り出せる。
１の実施例と同様のタイミングでカウンタに入力され
る。以上の接続にすると，Ｖｄ２＞Ｖ１の時にはＲＯＭ
のアドレスＡ１０が”１”、アドレスＡ９が“０“、Ａ
８は”０”となりその時のデータが取り出せる。
【００５０】同様に、Ｖ１＞Ｖｄ２＞Ｖ２の時にはＲＯ
ＭのアドレスＡ１０が”０”、アドレスＡ９が“１“、
Ａ８は”０”となる。同様に、Ｖ２＞Ｖｄ２＞Ｖ３の時
にはＲＯＭのアドレスＡ１０が”０”、アドレスＡ９が
“０“、Ａ８は”１”となる。
ＭのアドレスＡ１０が”０”、アドレスＡ９が“１“、
Ａ８は”０”となる。同様に、Ｖ２＞Ｖｄ２＞Ｖ３の時
にはＲＯＭのアドレスＡ１０が”０”、アドレスＡ９が
“０“、Ａ８は”１”となる。
【００５１】また、Ｖｄ２＜Ｖ３の時にはアドレスＡ
８、Ａ９、Ａ１０とも”０”となる。つまり、電源電圧
Ｖｄの電圧の値によってもＲＯＭの値を変え、より精密
な制御を行うことができるようにしたものである。
８、Ａ９、Ａ１０とも”０”となる。つまり、電源電圧
Ｖｄの電圧の値によってもＲＯＭの値を変え、より精密
な制御を行うことができるようにしたものである。
【００５２】なお、説明としてコンパレータ３個使用し
た回路で説明したがこれは本発明を説明する一実施例を
示したもので特に本発明で制約するものではない。ま
た、アナログーディジタル変換器Ａ／Ｄ、リードオンリ
ーメモリＲＯＭ、カウンタCOUNTER は図２に示したもの
で良く、新たに追加する必要はない。但し、ＲＯＭの容
量は精密に制御するに従って大きくなる。
た回路で説明したがこれは本発明を説明する一実施例を
示したもので特に本発明で制約するものではない。ま
た、アナログーディジタル変換器Ａ／Ｄ、リードオンリ
ーメモリＲＯＭ、カウンタCOUNTER は図２に示したもの
で良く、新たに追加する必要はない。但し、ＲＯＭの容
量は精密に制御するに従って大きくなる。
【００５３】
【発明の効果】本発明の請求項１記載の共振型電力変換
装置の制御方法では、共振回路の動作時間を負荷の電流
値に応じて変化させるため、負荷電流の検出には高速、
高性能な検出器を必要とせず安定に動作させることがで
きる。また、共振回路の制御が容易になることで信頼性
も向上する。更に、共振回路動作も必要最小限の共振電
流で制御させるため、過剰に共振回路を動作させないで
済むので、共振回路の損失を最小限に抑えることができ
る。また、個々の共振型インバータの回路によってあら
かじめデータをとり、ＲＯＭのデータを書き込めば、共
振回路に起因する損失を考慮したデータとなるのできわ
めて安定な動作とすることができる。
装置の制御方法では、共振回路の動作時間を負荷の電流
値に応じて変化させるため、負荷電流の検出には高速、
高性能な検出器を必要とせず安定に動作させることがで
きる。また、共振回路の制御が容易になることで信頼性
も向上する。更に、共振回路動作も必要最小限の共振電
流で制御させるため、過剰に共振回路を動作させないで
済むので、共振回路の損失を最小限に抑えることができ
る。また、個々の共振型インバータの回路によってあら
かじめデータをとり、ＲＯＭのデータを書き込めば、共
振回路に起因する損失を考慮したデータとなるのできわ
めて安定な動作とすることができる。
【００５４】本発明の請求項２記載の共振型電力変換装
置の制御方法では、請求項１記載の共振型電力変換装置
の制御方法の効果に加え、共振回路の動作時間を直流電
源の電圧値に応じて補正するすることで、より精密な制
御を行うことができる。
置の制御方法では、請求項１記載の共振型電力変換装置
の制御方法の効果に加え、共振回路の動作時間を直流電
源の電圧値に応じて補正するすることで、より精密な制
御を行うことができる。
【００５５】本発明の請求項３記載の共振型電力変換装
置の制御装置では、共振回路の動作時間を負荷の電流値
に応じて変化させるため、負荷電流の検出には高速、高
性能な検出器を必要とせず安定に動作させることができ
る。また、共振回路の制御が容易になることで信頼性も
向上する。更に、共振回路動作も必要最小限の共振電流
で制御させるため、過剰に共振回路を動作させないで済
むので、共振回路の損失を最小限に抑えることができ
る。また、個々の共振型インバータの回路によってあら
かじめデータをとり、ＲＯＭのデータを書き込めば、共
振回路に起因する損失を考慮したデータとなるのできわ
めて安定な動作とすることができる。
置の制御装置では、共振回路の動作時間を負荷の電流値
に応じて変化させるため、負荷電流の検出には高速、高
性能な検出器を必要とせず安定に動作させることができ
る。また、共振回路の制御が容易になることで信頼性も
向上する。更に、共振回路動作も必要最小限の共振電流
で制御させるため、過剰に共振回路を動作させないで済
むので、共振回路の損失を最小限に抑えることができ
る。また、個々の共振型インバータの回路によってあら
かじめデータをとり、ＲＯＭのデータを書き込めば、共
振回路に起因する損失を考慮したデータとなるのできわ
めて安定な動作とすることができる。
【００５６】本発明の請求項４記載の共振型電力変換装
置の制御装置では、請求項３記載の共振型電力変換装置
の制御装置の効果に加え、共振回路の動作時間を直流電
源の電圧値に応じて補正するすることで、より精密な制
御を行うことができる。
置の制御装置では、請求項３記載の共振型電力変換装置
の制御装置の効果に加え、共振回路の動作時間を直流電
源の電圧値に応じて補正するすることで、より精密な制
御を行うことができる。
【図１】 本発明の第１の実施例の共振ポール型インバ
ータの構成図。
ータの構成図。
【図２】 本発明の第１の実施例のゲート制御回路の詳
細図。
細図。
【図３】 本発明の第１の実施例の動作シーケンス図。
【図４】 本発明の第２の実施例のゲート制御回路の構
成図。
成図。
【図５】 従来の共振ポール型インバータの構成図。
Ｓ１〜Ｓ４・・・・・スイッチング素子 Ｄ１〜Ｄ４・・・・・逆導通ダイオード ＣＳ１、ＣＳ２・・・スナバコンデンサ Ｃ１、Ｃ２・・・・・中性点クランプコンデンサ Ｌｒ・・・・・・・・共振リアクトル Ｖｄ・・・・・・・・直流電源 ＬＯＡＤ・・・・・・負荷 ＣＴ１〜ＣＴ３・・・電流検出器 ＧＣＯＮ・・・・・・ゲート制御回路 ＯＰ・・・・・・・・オペアンプ Ａ／Ｄ・・・・・・・アナログ−ディジタル変換器 ＲＯＭ・・・・・・・リードオンリーメモリ ＣＯＵＮＴＥＲ・・・カウンタ ＯＳＣ１、ＯＳＣ２・発信器 ＭＭ１〜ＭＭ３・・・単安定回路 ＣＯＭ１〜ＣＯＭ３・コンパレータ Ｒ１、Ｒ２・・・・・抵抗 １〜７、１０〜１３・論理回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−199762（ＪＰ，Ａ) 特表 平５−502365（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/42
Claims (4)
- 【請求項１】 スイッチング素子を直列接続し、前記ス
イッチング素子にはスナバコンデンサがそれぞれに並列
に接続され、前記スイッチング素子の接続中点から交流
出力端子が引き出されている主回路と、直流電源側には
コンデンサを直列接続した平滑コンデンサと、この平滑
コンデンサ直列接続の接続点と前記主回路の前記スイッ
チング素子の接続中点の間に双方向に電流を流せるよう
に接続した逆導通スイッチング素子の直列回路とリアク
トルとが直列接続されている補助共振回路からなる共振
型電力変換装置の制御方法において、前記スイッチング
素子がオフするときに前記スイッチング素子に流れる電
流が一定値になるように共振回路の動作時間を負荷の電
流値に応じて変化させることを特徴とする共振型電力変
換装置の制御方法。 - 【請求項２】 請求項１記載の共振型電力変換装置の制
御方法において、前記直流電源の出力電圧により前記共
振回路の動作時間を補正することを特徴とする共振型電
力変換装置の制御方法。 - 【請求項３】 スイッチング素子を直列接続し、前記ス
イッチング素子にはスナバコンデンサがそれぞれに並列
に接続され、前記スイッチング素子の接続中点から交流
出力端子が引き出されている主回路と、直流電源側には
コンデンサを直列接続した平滑コンデンサと、この平滑
コンデンサ直列接続の接続点と前記主回路の前記スイッ
チング素子の接続中点の間に双方向に電流を流せるよう
に接続した逆導通スイッチング素子の直列回路とリアク
トルとが直列接続されている補助共振回路からなる共振
型電力変換装置を制御する共振型電力変換装置の制御装
置において、負荷電流を検出する負荷電流検出手段と、
前記負荷電流に応じた転流時に動作する共振回路の動作
時間を有するメモリと、転流時に前記動作時間をもとに
共振回路を動作させる制御手段とを具備したことを特徴
とする共振型電力変換装置の制御装置。 - 【請求項４】 請求項３記載の共振型電力変換装置の制
御装置において、前記直流電源の電圧を検出する電圧検
出手段と、前記直流電源の電圧をもとに前記共振回路の
動作時間を補正する補正手段とを具備したことを特徴と
する共振型電力変換装置の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14666395A JP3313538B2 (ja) | 1995-06-14 | 1995-06-14 | 共振型電力変換装置の制御方法及びその制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14666395A JP3313538B2 (ja) | 1995-06-14 | 1995-06-14 | 共振型電力変換装置の制御方法及びその制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08340676A JPH08340676A (ja) | 1996-12-24 |
| JP3313538B2 true JP3313538B2 (ja) | 2002-08-12 |
Family
ID=15412813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14666395A Expired - Fee Related JP3313538B2 (ja) | 1995-06-14 | 1995-06-14 | 共振型電力変換装置の制御方法及びその制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3313538B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023168514A1 (en) * | 2022-03-03 | 2023-09-14 | Hillcrest Energy Technologies Ltd. | Auxiliary resonant commutated pole converter with self voltage balancing capability |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003111439A (ja) * | 2001-09-27 | 2003-04-11 | Toshiba Elevator Co Ltd | 電力変換装置 |
| JP4017490B2 (ja) * | 2002-10-02 | 2007-12-05 | 株式会社デンソー | Ｄｃ／ｄｃコンバータ |
| JP2010239752A (ja) * | 2009-03-31 | 2010-10-21 | Shindengen Electric Mfg Co Ltd | 電源装置 |
| JP5388762B2 (ja) * | 2009-08-31 | 2014-01-15 | サンケン電気株式会社 | 共振型電力変換装置 |
| JP5888017B2 (ja) * | 2012-03-09 | 2016-03-16 | 富士電機株式会社 | ハーフブリッジ型ｄｃ／ｄｃコンバータ |
| CN107947616B (zh) * | 2017-12-07 | 2019-12-31 | 哈尔滨工业大学 | 软开关功率放大器 |
| WO2024043125A1 (ja) * | 2022-08-26 | 2024-02-29 | パナソニックＩｐマネジメント株式会社 | 電力変換装置 |
-
1995
- 1995-06-14 JP JP14666395A patent/JP3313538B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023168514A1 (en) * | 2022-03-03 | 2023-09-14 | Hillcrest Energy Technologies Ltd. | Auxiliary resonant commutated pole converter with self voltage balancing capability |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08340676A (ja) | 1996-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11239404B2 (en) | Method for reducing losses and distortion in a driver with a capacitive load | |
| US5633579A (en) | Boost converter using an energy reproducing snubber circuit | |
| EP3584919A1 (en) | Resonant converter and control method | |
| US20020054499A1 (en) | Power conversion apparatus | |
| US4719559A (en) | Current-mode control of capacitively coupled power converters | |
| JP2009112142A (ja) | コンバータ回路およびコンバータ制御方法 | |
| JP3313538B2 (ja) | 共振型電力変換装置の制御方法及びその制御装置 | |
| US8519683B2 (en) | DC-DC converter | |
| CN111969877B (zh) | 一种半桥逆变器的控制方法及装置 | |
| JPH0746853A (ja) | ソフトスイッチング式インバータ制御方法及びその装置 | |
| GB2316817A (en) | Power supply unit for improving power factor | |
| CN112928918A (zh) | 谐振转换***、信号控制方法和信号控制装置 | |
| CN115150986A (zh) | 一种调光方法及调光电路 | |
| CN114465337A (zh) | 一种民用小功率充电器的低成本数字化控制线路 | |
| CN109194168B (zh) | 一种高效整流电路及其控制方法 | |
| CN112054692A (zh) | 开关电路的控制方法、控制电路及开关电路 | |
| JPS6232708B2 (ja) | ||
| JP2996064B2 (ja) | ブリッジ型インバ−タ装置 | |
| JPH0750987B2 (ja) | 共振形ｄｃ―ｄｃコンバータの制御方法 | |
| JP2005130612A (ja) | 補助共振ｐｗｍ電力変換装置 | |
| CN115528921B (zh) | 一种三相高增益变换器及其控制方法 | |
| JPS62250874A (ja) | 直列共振負荷用電圧形インバ−タ | |
| JP3416065B2 (ja) | 半導体素子の駆動回路 | |
| CN112751494B (zh) | 辅助谐振换流极变换器的控制方法、控制装置 | |
| SU1192077A1 (ru) | Преобразователь посто нного напр жени |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |