JP3308123B2 - 磁気抵抗効果センサ - Google Patents
磁気抵抗効果センサInfo
- Publication number
- JP3308123B2 JP3308123B2 JP01353695A JP1353695A JP3308123B2 JP 3308123 B2 JP3308123 B2 JP 3308123B2 JP 01353695 A JP01353695 A JP 01353695A JP 1353695 A JP1353695 A JP 1353695A JP 3308123 B2 JP3308123 B2 JP 3308123B2
- Authority
- JP
- Japan
- Prior art keywords
- elements
- phase
- sensor
- magneto
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Measuring Magnetic Variables (AREA)
- Hall/Mr Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、位置や回転数等を検出
する磁気式のリニアエンコーダやロータリーエンコーダ
等の検出機器の検出部に使用される磁気抵抗効果（以
下、ＭＲと略称する）センサに関するものである。
する磁気式のリニアエンコーダやロータリーエンコーダ
等の検出機器の検出部に使用される磁気抵抗効果（以
下、ＭＲと略称する）センサに関するものである。
【０００２】
【従来の技術】この種のＭＲセンサは、所定パターンで
着磁された磁気記録媒体との相対位置に応じた信号を出
力するもので、磁気記録媒体との相対速度にかかわりな
く、磁気記録媒体の磁界の強さに応じてＭＲセンサを構
成するＭＲ素子の電気抵抗が変化し、その変化が駆動電
流による両端電圧の変化となり検出信号として取り出さ
れる。このため磁界以外の原因による両端電圧の変動、
いわゆるオフセットはそのまま誤動作ないしは動作余裕
度の低下を引き起こす。オフセット電圧の変動は温度変
動によるものである。
着磁された磁気記録媒体との相対位置に応じた信号を出
力するもので、磁気記録媒体との相対速度にかかわりな
く、磁気記録媒体の磁界の強さに応じてＭＲセンサを構
成するＭＲ素子の電気抵抗が変化し、その変化が駆動電
流による両端電圧の変化となり検出信号として取り出さ
れる。このため磁界以外の原因による両端電圧の変動、
いわゆるオフセットはそのまま誤動作ないしは動作余裕
度の低下を引き起こす。オフセット電圧の変動は温度変
動によるものである。
【０００３】従来よりＭＲセンサを３端子回路構成やブ
リッジ回路構成とすることでオフセットの問題を解決し
ようとし、そのため回路上でファンクショントリミング
等を行ないオフセット電圧が０Ｖになるよう工夫してい
る。しかしＭＲセンサが動作中に各ＭＲ素子エレメント
に流れる動作電流により発生する温度の分布によりオフ
セット電圧が発生してしまう。これと同じ理由により電
源投入時のオフセット電圧の整定時間が必要となる問題
を生じていた。
リッジ回路構成とすることでオフセットの問題を解決し
ようとし、そのため回路上でファンクショントリミング
等を行ないオフセット電圧が０Ｖになるよう工夫してい
る。しかしＭＲセンサが動作中に各ＭＲ素子エレメント
に流れる動作電流により発生する温度の分布によりオフ
セット電圧が発生してしまう。これと同じ理由により電
源投入時のオフセット電圧の整定時間が必要となる問題
を生じていた。
【０００４】これを解決するために最終段で得ようとす
るＡ相とＢ相（Ａ相と９０度ずれている）用のそれぞれ
のＭＲ素子エレメントをすべて交互に入り組ませること
により動作電流による温度分布の相違を少なくすること
が出来る。しかしこのような回路構成では、基板にＭＲ
センサの回路パターンを形成してなるＭＲチップの片側
にすべての接続端子を出すことは難しく、立体的なパタ
ーン構成が必要となり、製造が大変困難であった。特に
ＭＲチップの出力端子と差動アンプを接続する時に一般
的なハンダフレキやワイヤボンディング等の接続法にお
いてＭＲチップの片側に接続端子が集中していないと接
続が大変困難である。
るＡ相とＢ相（Ａ相と９０度ずれている）用のそれぞれ
のＭＲ素子エレメントをすべて交互に入り組ませること
により動作電流による温度分布の相違を少なくすること
が出来る。しかしこのような回路構成では、基板にＭＲ
センサの回路パターンを形成してなるＭＲチップの片側
にすべての接続端子を出すことは難しく、立体的なパタ
ーン構成が必要となり、製造が大変困難であった。特に
ＭＲチップの出力端子と差動アンプを接続する時に一般
的なハンダフレキやワイヤボンディング等の接続法にお
いてＭＲチップの片側に接続端子が集中していないと接
続が大変困難である。
【０００５】従来では、ＭＲチップの片側にすべての接
続端子を出す構成として図３のようなＭＲセンサがあっ
た。このＭＲセンサは、被検出体として一方向に沿って
Ｎ極とＳ極が所定ピッチλで交互に着磁された磁気メモ
リと呼ばれる磁気記録媒体に対する相対位置を検出する
ためのものであり、磁気メモリに対する相対移動方向を
も検出するため互いに位相が９０度ずれたＡ相とＢ相の
検出信号を得られるものである。
続端子を出す構成として図３のようなＭＲセンサがあっ
た。このＭＲセンサは、被検出体として一方向に沿って
Ｎ極とＳ極が所定ピッチλで交互に着磁された磁気メモ
リと呼ばれる磁気記録媒体に対する相対位置を検出する
ためのものであり、磁気メモリに対する相対移動方向を
も検出するため互いに位相が９０度ずれたＡ相とＢ相の
検出信号を得られるものである。
【０００６】図３において、１はＭＲ素子であり、この
図の場合、簡略化のため強磁性薄膜抵抗体の一直線状パ
ターンからなるＭＲ素子エレメント１本からなるものと
して示している。ＭＲ素子１は一方向に沿って８つ１列
に配置されている。各素子をＡ相，Ｂ相の出力に関わる
役割によって区別するために、Ａ相用の素子にＡ１〜Ａ
４、Ｂ相用の素子にＢ１〜Ｂ４の符号を付してあり、そ
の配置は左から順にＡ１〜Ａ４，Ｂ１〜Ｂ４となってい
る。
図の場合、簡略化のため強磁性薄膜抵抗体の一直線状パ
ターンからなるＭＲ素子エレメント１本からなるものと
して示している。ＭＲ素子１は一方向に沿って８つ１列
に配置されている。各素子をＡ相，Ｂ相の出力に関わる
役割によって区別するために、Ａ相用の素子にＡ１〜Ａ
４、Ｂ相用の素子にＢ１〜Ｂ４の符号を付してあり、そ
の配置は左から順にＡ１〜Ａ４，Ｂ１〜Ｂ４となってい
る。
【０００７】８つのＭＲ素子１の配列の端から順に隣り
合う２つづつの素子どうしは直列に接続され、その直列
接続の両端が電源端子Ｖｃｃとグランド端子Ｇに接続さ
れ、素子間の中点が出力端子２に接続されて４つの３端
子回路が形成されている。４つの出力端子２に導かれる
それぞれの出力をＡ相，Ｂ相に関して区別するために、
それぞれに符号Ａ＋，Ａ−，Ｂ＋，Ｂ−を付してある。
合う２つづつの素子どうしは直列に接続され、その直列
接続の両端が電源端子Ｖｃｃとグランド端子Ｇに接続さ
れ、素子間の中点が出力端子２に接続されて４つの３端
子回路が形成されている。４つの出力端子２に導かれる
それぞれの出力をＡ相，Ｂ相に関して区別するために、
それぞれに符号Ａ＋，Ａ−，Ｂ＋，Ｂ−を付してある。
【０００８】出力Ａ＋，Ａ−は差動アンプ３に入力さ
れ、その差動出力がＡ相の検出信号Ａとして出力され
る。また出力Ｂ＋，Ｂ−は差動アンプ４に入力され、そ
の差動出力がＢ相の検出信号Ｂとして出力される。
れ、その差動出力がＡ相の検出信号Ａとして出力され
る。また出力Ｂ＋，Ｂ−は差動アンプ４に入力され、そ
の差動出力がＢ相の検出信号Ｂとして出力される。
【０００９】また、図３においてＭＲ素子Ａ１とＡ２、
Ａ３とＡ４、Ｂ１とＢ２、Ｂ３とＢ４は、前述の磁気メ
モリの着磁ピッチ（隣り合うＮ極とＳ極間の距離）を
λ、ｎを０または正の整数として、〔（２ｎ＋１）λ／
２〕離れた位置に配置されており、λを検出波形の１波
長としてこれを位相の３６０度に対応させると、互いに
１８０度位相がずれた位置に配置されている。また、Ｍ
Ｒ素子Ａ２とＡ３、Ｂ２とＢ３は位相が１８０度ずれた
位置に配置されている。ＭＲ素子Ａ４とＢ１は〔（ｎ＋
１／４）λ〕離れた位置で位相が９０度ずれた位置に配
置されている。
Ａ３とＡ４、Ｂ１とＢ２、Ｂ３とＢ４は、前述の磁気メ
モリの着磁ピッチ（隣り合うＮ極とＳ極間の距離）を
λ、ｎを０または正の整数として、〔（２ｎ＋１）λ／
２〕離れた位置に配置されており、λを検出波形の１波
長としてこれを位相の３６０度に対応させると、互いに
１８０度位相がずれた位置に配置されている。また、Ｍ
Ｒ素子Ａ２とＡ３、Ｂ２とＢ３は位相が１８０度ずれた
位置に配置されている。ＭＲ素子Ａ４とＢ１は〔（ｎ＋
１／４）λ〕離れた位置で位相が９０度ずれた位置に配
置されている。
【００１０】そして、図４のように、ＭＲ素子Ａ１〜Ａ
４，Ｂ１〜Ｂ４で２つのブリッジ回路（差動回路）が構
成されるためＭＲ素子Ａ１とＡ４、Ａ２とＡ３、Ｂ１と
Ｂ４、Ｂ２とＢ３の抵抗変化が等しく変動すればオフセ
ット電圧は発生しない。
４，Ｂ１〜Ｂ４で２つのブリッジ回路（差動回路）が構
成されるためＭＲ素子Ａ１とＡ４、Ａ２とＡ３、Ｂ１と
Ｂ４、Ｂ２とＢ３の抵抗変化が等しく変動すればオフセ
ット電圧は発生しない。
【００１１】
【発明が解決しようとする課題】ところが図３のような
配置の場合、２つのブリッジ回路において対応するＭＲ
素子Ａ１とＡ４、Ａ２とＡ３、Ｂ１とＢ４、Ｂ２とＢ３
どうしは互いにＭＲセンサの全回路パターンの幾何学的
中心線（ＭＲ素子の配列方向に直交する中心線）に対し
て線対称に配置されていない。
配置の場合、２つのブリッジ回路において対応するＭＲ
素子Ａ１とＡ４、Ａ２とＡ３、Ｂ１とＢ４、Ｂ２とＢ３
どうしは互いにＭＲセンサの全回路パターンの幾何学的
中心線（ＭＲ素子の配列方向に直交する中心線）に対し
て線対称に配置されていない。
【００１２】このため、各ＭＲ素子に動作電流を流した
場合、動作電流による温度上昇による温度分布が上記の
対応するＭＲ素子どうしで異なり、対応するＭＲ素子ど
うしの抵抗のバランスが乱れてしまうので、オフセット
電圧が不安定となる。また、この回路の場合、オフセッ
トとは関係ないが、後述のように磁気メモリの着磁ピッ
チとＭＲ素子パターンのピッチずれが発生した時、Ａ，
Ｂ相の位相ずれが発生してしまう。
場合、動作電流による温度上昇による温度分布が上記の
対応するＭＲ素子どうしで異なり、対応するＭＲ素子ど
うしの抵抗のバランスが乱れてしまうので、オフセット
電圧が不安定となる。また、この回路の場合、オフセッ
トとは関係ないが、後述のように磁気メモリの着磁ピッ
チとＭＲ素子パターンのピッチずれが発生した時、Ａ，
Ｂ相の位相ずれが発生してしまう。
【００１３】一方、図５に他の従来例を示す。この従来
例の場合、８つのＭＲ素子１自体の配置は図３の従来例
と同じであるが、４つの３端子回路の出力のそれぞれを
出力Ａ＋，Ａ−，Ｂ＋，Ｂ−のいずれにするかについて
の配置が異なり、左から順にＡ＋，Ｂ＋，Ａ−，Ｂ−の
順の配置とされている。すなわち、各ＭＲ素子１をＡ
相，Ｂ相に関わる役割により区別すると、その配置は左
から順にＡ１，Ａ２，Ｂ１，Ｂ２，Ａ３，Ａ４，Ｂ３，
Ｂ４とされている。
例の場合、８つのＭＲ素子１自体の配置は図３の従来例
と同じであるが、４つの３端子回路の出力のそれぞれを
出力Ａ＋，Ａ−，Ｂ＋，Ｂ−のいずれにするかについて
の配置が異なり、左から順にＡ＋，Ｂ＋，Ａ−，Ｂ−の
順の配置とされている。すなわち、各ＭＲ素子１をＡ
相，Ｂ相に関わる役割により区別すると、その配置は左
から順にＡ１，Ａ２，Ｂ１，Ｂ２，Ａ３，Ａ４，Ｂ３，
Ｂ４とされている。
【００１４】この配置の場合、図３の従来例に比較する
と前述の中心線に対する対称性は線対称に近付くが、ま
だ完全でないために温度分布によるオフセットはまだ発
生してしまう。また磁気メモリとＭＲ素子パターンのピ
ッチのミスマッチによるＡ，Ｂ相の位相差のずれも図３
の例に比べ小さくなるが、まだ完全ではない。
と前述の中心線に対する対称性は線対称に近付くが、ま
だ完全でないために温度分布によるオフセットはまだ発
生してしまう。また磁気メモリとＭＲ素子パターンのピ
ッチのミスマッチによるＡ，Ｂ相の位相差のずれも図３
の例に比べ小さくなるが、まだ完全ではない。
【００１５】ここで位相のずれについて説明する。図３
においてｃ点はＡ相の電気的中心点、ｄはＢ相の電気的
中心点であり、ｘ１はｃ〜ｄ間の距離を示す。また図５
においてｅ点はＡ相の電気的中心点、ｆはＢ相の電気的
中心点であり、ｘ２はｅ〜ｆ間の距離を示す。
においてｃ点はＡ相の電気的中心点、ｄはＢ相の電気的
中心点であり、ｘ１はｃ〜ｄ間の距離を示す。また図５
においてｅ点はＡ相の電気的中心点、ｆはＢ相の電気的
中心点であり、ｘ２はｅ〜ｆ間の距離を示す。
【００１６】例えば磁気メモリがＰＥＴのようなプラス
チックで出来ており、その片面に磁性粉がコーティング
されている磁気メモリを用い、ある張力で磁気メモリを
張架して使用した場合のずれについて説明する。この時
の磁気メモリの伸び率をαとすると、図３の場合、位相
はｘ１＊（α−１）／λ＊３６０度ずれる。また図５の
場合、位相はｘ２＊（α−１）／λ＊３６０度となり、
ｘ１とｘ２の長さの違い分だけ図５のほうが有利となる
が、位相のずれは０にはならない。このため最終的には
Ａ相、Ｂ相の電気的中心点間距離ｘの値が０となる事が
望ましい。
チックで出来ており、その片面に磁性粉がコーティング
されている磁気メモリを用い、ある張力で磁気メモリを
張架して使用した場合のずれについて説明する。この時
の磁気メモリの伸び率をαとすると、図３の場合、位相
はｘ１＊（α−１）／λ＊３６０度ずれる。また図５の
場合、位相はｘ２＊（α−１）／λ＊３６０度となり、
ｘ１とｘ２の長さの違い分だけ図５のほうが有利となる
が、位相のずれは０にはならない。このため最終的には
Ａ相、Ｂ相の電気的中心点間距離ｘの値が０となる事が
望ましい。
【００１７】本発明は以上のような事情に鑑みてなされ
たものであり、この種のＭＲセンサにおいて、ＭＲ素子
に流れる動作電流により発生する温度によるオフセット
電圧の変化の発生を防止するとともに、磁気メモリの着
磁ピッチとＭＲ素子パターンのピッチのずれによるＡ
相，Ｂ相出力の位相誤差の発生を防止することができる
構成を提供することを課題としている。
たものであり、この種のＭＲセンサにおいて、ＭＲ素子
に流れる動作電流により発生する温度によるオフセット
電圧の変化の発生を防止するとともに、磁気メモリの着
磁ピッチとＭＲ素子パターンのピッチのずれによるＡ
相，Ｂ相出力の位相誤差の発生を防止することができる
構成を提供することを課題としている。
【００１８】
【課題を解決するための手段】上記の課題を解決するた
め、本発明によれば、一方向に沿ってＮ極とＳ極が所定
ピッチλで交互に着磁された磁気記録媒体に対する相対
位置を検出するためのＭＲセンサであって、ｎを０また
は正の整数として、一方向に沿って順に同じ側の一端ど
うしの間隔が（２ｎ＋１）λ／２、（ｎ＋１／４）λ、
（２ｎ＋１）λ／２、（２ｎ＋１）λ／２、（２ｎ＋
１）λ／２、（ｎ＋３／４）λ、（２ｎ＋１）λ／２と
いう間隔で一列に配置された８つのＭＲ素子を有し、該
８つのＭＲ素子の配列の端から順に隣り合う２つづつの
素子の直列接続により、両端が電源とグランドに接続さ
れ素子間の中点から出力が取り出される４つの３端子回
路が形成され、該４つの３端子回路の出力のそれぞれを
該回路の配置順で片側から順にＡ＋，Ｂ＋，Ｂ−，Ａ−
として、Ａ＋とＡ−の差動出力と、Ｂ＋とＢ−の差動出
力のそれぞれにより互いに９０度位相のずれた２相の検
出信号が得られるように構成した。
め、本発明によれば、一方向に沿ってＮ極とＳ極が所定
ピッチλで交互に着磁された磁気記録媒体に対する相対
位置を検出するためのＭＲセンサであって、ｎを０また
は正の整数として、一方向に沿って順に同じ側の一端ど
うしの間隔が（２ｎ＋１）λ／２、（ｎ＋１／４）λ、
（２ｎ＋１）λ／２、（２ｎ＋１）λ／２、（２ｎ＋
１）λ／２、（ｎ＋３／４）λ、（２ｎ＋１）λ／２と
いう間隔で一列に配置された８つのＭＲ素子を有し、該
８つのＭＲ素子の配列の端から順に隣り合う２つづつの
素子の直列接続により、両端が電源とグランドに接続さ
れ素子間の中点から出力が取り出される４つの３端子回
路が形成され、該４つの３端子回路の出力のそれぞれを
該回路の配置順で片側から順にＡ＋，Ｂ＋，Ｂ−，Ａ−
として、Ａ＋とＡ−の差動出力と、Ｂ＋とＢ−の差動出
力のそれぞれにより互いに９０度位相のずれた２相の検
出信号が得られるように構成した。
【００１９】
【作用】このような構成によれば、ＭＲセンサの出力Ａ
＋とＡ−を得るための２つの３端子回路どうしで対応す
るＭＲ素子どうし、出力Ｂ＋とＢ−を得るための２つの
３端子回路どうしで対応するＭＲ素子どうしにおいて、
それぞれに流れる動作電流によって発生する温度の分布
が同様になり、温度によるオフセット電圧の発生を防止
できる。
＋とＡ−を得るための２つの３端子回路どうしで対応す
るＭＲ素子どうし、出力Ｂ＋とＢ−を得るための２つの
３端子回路どうしで対応するＭＲ素子どうしにおいて、
それぞれに流れる動作電流によって発生する温度の分布
が同様になり、温度によるオフセット電圧の発生を防止
できる。
【００２０】また、磁気記録媒体の着磁ピッチとＭＲ素
子パターンのピッチずれが発生した場合でも２つの相の
位相差の誤差が生じない。
子パターンのピッチずれが発生した場合でも２つの相の
位相差の誤差が生じない。
【００２１】
【実施例】以下、図１，図２を参照して本発明の実施例
を説明する。なお、図１，図２中において従来例の図３
〜図５中と共通ないし相当する部分には共通の符号が付
してあり、共通部分の説明は省略する。
を説明する。なお、図１，図２中において従来例の図３
〜図５中と共通ないし相当する部分には共通の符号が付
してあり、共通部分の説明は省略する。
【００２２】まず、本実施例のＭＲセンサを説明する前
に同センサの検出対象となる磁気メモリについて説明し
ておく。磁気メモリとして、例えばＰＥＴベースの基材
に、Ｂａフェライトの磁性粉を塩、酢ビニールの共重合
体のバインダーに混合した磁性塗料を厚さ１０μｍでコ
ーティングしたものを用いる。これ以外にＦｅ−Ｃｒ−
Ｃｏ等の金属磁牲体を用いても良い。そして、例えばプ
リンタ用のリニアエンコーダの場合、磁気メモリは３６
０ＤＰＩの記録密度対応としてＮ極，Ｓ極が交互に７
０．６μｍピッチで着磁される。この値が前述した着磁
ピッチ（Ｎ−Ｓ極間距離）λとなる。
に同センサの検出対象となる磁気メモリについて説明し
ておく。磁気メモリとして、例えばＰＥＴベースの基材
に、Ｂａフェライトの磁性粉を塩、酢ビニールの共重合
体のバインダーに混合した磁性塗料を厚さ１０μｍでコ
ーティングしたものを用いる。これ以外にＦｅ−Ｃｒ−
Ｃｏ等の金属磁牲体を用いても良い。そして、例えばプ
リンタ用のリニアエンコーダの場合、磁気メモリは３６
０ＤＰＩの記録密度対応としてＮ極，Ｓ極が交互に７
０．６μｍピッチで着磁される。この値が前述した着磁
ピッチ（Ｎ−Ｓ極間距離）λとなる。
【００２３】次に図１，図２により本実施例のＭＲセン
サを説明する。図１は従来例の図３，図５と同様にＭＲ
素子のパターンを簡略化してＭＲセンサの回路構成を示
している。図２はＭＲチップの基板上に形成されたＭＲ
センサの実際の回路パターンを示している。
サを説明する。図１は従来例の図３，図５と同様にＭＲ
素子のパターンを簡略化してＭＲセンサの回路構成を示
している。図２はＭＲチップの基板上に形成されたＭＲ
センサの実際の回路パターンを示している。
【００２４】図１に示すように、本実施例のＭＲセンサ
では、従来例と同様に８つのＭＲ素子１が一列に配置さ
れており、配列の端から順に隣り合う２つづつの素子の
直列接続により、両端が電源端子Ｖｃｃとグランド端子
Ｇに接続され素子間の中点が出力端子２のそれぞれに接
続された４つの３端子回路が形成され、図４の２つのブ
リッジ回路が形成されるが、３端子回路の出力のそれぞ
れを出力Ａ＋，Ａ−，Ｂ＋，Ｂ−のいずれにするかにつ
いての配置が異なっている。すなわち、３端子回路のそ
れぞれの出力は、左から順にＡ＋，Ｂ＋，Ｂ−，Ａ−の
順の配置とされており、各ＭＲ素子１をＡ相，Ｂ相に関
わる役割により区別すると、その配置は左から順にＡ
１，Ａ２，Ｂ１，Ｂ２，Ｂ３，Ｂ４，Ａ３，Ａ４とされ
ている。
では、従来例と同様に８つのＭＲ素子１が一列に配置さ
れており、配列の端から順に隣り合う２つづつの素子の
直列接続により、両端が電源端子Ｖｃｃとグランド端子
Ｇに接続され素子間の中点が出力端子２のそれぞれに接
続された４つの３端子回路が形成され、図４の２つのブ
リッジ回路が形成されるが、３端子回路の出力のそれぞ
れを出力Ａ＋，Ａ−，Ｂ＋，Ｂ−のいずれにするかにつ
いての配置が異なっている。すなわち、３端子回路のそ
れぞれの出力は、左から順にＡ＋，Ｂ＋，Ｂ−，Ａ−の
順の配置とされており、各ＭＲ素子１をＡ相，Ｂ相に関
わる役割により区別すると、その配置は左から順にＡ
１，Ａ２，Ｂ１，Ｂ２，Ｂ３，Ｂ４，Ａ３，Ａ４とされ
ている。
【００２５】また、ＭＲ素子の配置間隔が従来例と異な
り、ｎを０または正の整数として、図２に示すように、
左端のＭＲ素子Ａ１から右方向に順に（２ｎ＋１）λ／
２、（ｎ＋１／４）λ、（２ｎ＋１）λ／２、（２ｎ＋
１）λ／２、（２ｎ＋１）λ／２、（ｎ＋３／４）λ、
（２ｎ＋１）λ／２の間隔で配置されている。
り、ｎを０または正の整数として、図２に示すように、
左端のＭＲ素子Ａ１から右方向に順に（２ｎ＋１）λ／
２、（ｎ＋１／４）λ、（２ｎ＋１）λ／２、（２ｎ＋
１）λ／２、（２ｎ＋１）λ／２、（ｎ＋３／４）λ、
（２ｎ＋１）λ／２の間隔で配置されている。
【００２６】そして図１に示すように、出力Ａ＋，Ａ−
が差動アンプ３の＋と−の入力端子に入力され、その差
動出力がＡ相の検出信号Ａとして出力される。また出力
Ｂ＋，Ｂ−が差動アンプ４に入力され、その差動出力が
Ａ相と位相が９０度ずれたＢ相の検出信号Ｂとして出力
される。
が差動アンプ３の＋と−の入力端子に入力され、その差
動出力がＡ相の検出信号Ａとして出力される。また出力
Ｂ＋，Ｂ−が差動アンプ４に入力され、その差動出力が
Ａ相と位相が９０度ずれたＢ相の検出信号Ｂとして出力
される。
【００２７】なお図１において差動アンプ３，４におけ
るオフセット調整は可変抵抗器５，６により行なうよう
になっている。
るオフセット調整は可変抵抗器５，６により行なうよう
になっている。
【００２８】次に、図２に示した実際のＭＲセンサのパ
ターンの詳細について説明する。
ターンの詳細について説明する。
【００２９】図２に示すＭＲチップの基板７は、ガラス
やセラミックスや熱酸化Ｓｉウェハーで形成される。こ
の基板７上にパーマロイを５００オングストローム程度
の厚さで蒸着しフォトリソグラフィーにより図示される
８つのＭＲ素子１からなり全ての接続端子（出力端子
２，電源端子Ｖｃｃ，グランド端子Ｇ）がチップの片側
に出されたＭＲセンサの回路パターンを形成する。ここ
で図示された各ＭＲ素子の配置間隔を示す式に含まれる
ｎは前述のように０または正の整数であるが、ｎの値が
出来るだけ小さいほうがＭＲチップ全体の大きさが小さ
くなる。ｎの値は、このＭＲチップの大きさと上記フォ
トリソグラフィーの精度等を鑑みて最適値を選択するこ
とが望ましい。
やセラミックスや熱酸化Ｓｉウェハーで形成される。こ
の基板７上にパーマロイを５００オングストローム程度
の厚さで蒸着しフォトリソグラフィーにより図示される
８つのＭＲ素子１からなり全ての接続端子（出力端子
２，電源端子Ｖｃｃ，グランド端子Ｇ）がチップの片側
に出されたＭＲセンサの回路パターンを形成する。ここ
で図示された各ＭＲ素子の配置間隔を示す式に含まれる
ｎは前述のように０または正の整数であるが、ｎの値が
出来るだけ小さいほうがＭＲチップ全体の大きさが小さ
くなる。ｎの値は、このＭＲチップの大きさと上記フォ
トリソグラフィーの精度等を鑑みて最適値を選択するこ
とが望ましい。
【００３０】また、図２において各ＭＲ素子１は、強磁
性薄膜抵抗体からなる一直線状のＭＲ素子エレメント８
の７本を間隔λで平行に配置し、つづら折り状に直列に
接続して構成されている。エレメント８の本数は７本に
限らず、エレメントの幅、長さＬで決定される電気抵抗
値をどれくらいにするかによって決定される。電気抵抗
値を上げることにより動作電流による発熱をおさえると
ともに消費電流値が下がるため高い事が望ましい。しか
し、このためにはエレメントの本数が増え、パターン形
状が大きくなるという問題がある。このため最適値を選
択する必要がある。エレメントの幅、長さはエンコーダ
としての特性にも影響を及ぼすため簡単に電気抵抗値が
上昇する方向に変更することはできず、自ずから最適値
がある。またエレメント８どうしの間隔はλに限らずｍ
を任意の正の整数としてｍλとすれば良い。
性薄膜抵抗体からなる一直線状のＭＲ素子エレメント８
の７本を間隔λで平行に配置し、つづら折り状に直列に
接続して構成されている。エレメント８の本数は７本に
限らず、エレメントの幅、長さＬで決定される電気抵抗
値をどれくらいにするかによって決定される。電気抵抗
値を上げることにより動作電流による発熱をおさえると
ともに消費電流値が下がるため高い事が望ましい。しか
し、このためにはエレメントの本数が増え、パターン形
状が大きくなるという問題がある。このため最適値を選
択する必要がある。エレメントの幅、長さはエンコーダ
としての特性にも影響を及ぼすため簡単に電気抵抗値が
上昇する方向に変更することはできず、自ずから最適値
がある。またエレメント８どうしの間隔はλに限らずｍ
を任意の正の整数としてｍλとすれば良い。
【００３１】
【００３２】以上のような本実施例のＭＲセンサによれ
ば、図４のブリッジ回路のそれぞれを構成する２つの３
端子回路どうしの対応するＭＲ素子Ａ１とＡ４，Ａ２と
Ａ３，Ｂ１とＢ４，Ｂ２とＢ３どうしでそれぞれに流れ
る動作電流により発生する温度分布が同様になるため、
図４のブリッジ回路におけるオフセット電圧はたとえ０
でなくても変化せず、安定したものとなる。
ば、図４のブリッジ回路のそれぞれを構成する２つの３
端子回路どうしの対応するＭＲ素子Ａ１とＡ４，Ａ２と
Ａ３，Ｂ１とＢ４，Ｂ２とＢ３どうしでそれぞれに流れ
る動作電流により発生する温度分布が同様になるため、
図４のブリッジ回路におけるオフセット電圧はたとえ０
でなくても変化せず、安定したものとなる。
【００３３】また、磁気メモリの着磁ピッチλとＭＲ素
子パターンのピッチずれが発生した場合でもＡ、Ｂ相の
位相差の誤差が生じない。
子パターンのピッチずれが発生した場合でもＡ、Ｂ相の
位相差の誤差が生じない。
【００３４】次に、図６，図７により本実施例のオフセ
ット電圧に関わる作用効果の詳細を説明する。図６，図
７は、それぞれ図３の従来例と本実施例のＭＲセンサの
それぞれについて異なる温度環境下における電源電圧Ｖ
ｃｃと差動アンプ３，４に入る前のオフセット電圧の関
係を示したグラフである。
ット電圧に関わる作用効果の詳細を説明する。図６，図
７は、それぞれ図３の従来例と本実施例のＭＲセンサの
それぞれについて異なる温度環境下における電源電圧Ｖ
ｃｃと差動アンプ３，４に入る前のオフセット電圧の関
係を示したグラフである。
【００３５】本来、電源電圧の変化のみであれば差動ア
ンプに入る前のオフセット電圧はそれが０でない場合で
も電源電圧に対して比例関係を示す。これが比例関係で
ないときは各種温度バランスが異なる事によるオフセッ
ト電圧が生じたためである。比例していれば図１中の所
定の電源電圧Ｖｃｃの値における可変抵抗器５，６の調
整により、どのような電源電圧Ｖｃｃに対しても差動ア
ンプ３，４による最終出力のオフセット電圧を０にする
事が可能である。
ンプに入る前のオフセット電圧はそれが０でない場合で
も電源電圧に対して比例関係を示す。これが比例関係で
ないときは各種温度バランスが異なる事によるオフセッ
ト電圧が生じたためである。比例していれば図１中の所
定の電源電圧Ｖｃｃの値における可変抵抗器５，６の調
整により、どのような電源電圧Ｖｃｃに対しても差動ア
ンプ３，４による最終出力のオフセット電圧を０にする
事が可能である。
【００３６】これに関して従来例では図６に示されるよ
うに、異なる温度環境１，２下で電源電圧Ｖｃｃと差動
アンプ前のオフセット電圧の関係は直線性が失われ、所
定の電源電圧Ｖｃｃの値でオフセット電圧（最終出力）
を０としても他の電源電圧Ｖｃｃで０でなくなる。それ
に比較して本実施例では図７に示すように、差動アンプ
前のオフセット電圧は電源電圧Ｖｃｃに対して直線的変
化を示し、電源電圧Ｖｃｃに比例していることが判る。
これにより本実施例では最終出力のオフセット電圧の電
源電圧依存性を小さくする事ができ、最終出力のオフセ
ット電圧を０にすることができる。
うに、異なる温度環境１，２下で電源電圧Ｖｃｃと差動
アンプ前のオフセット電圧の関係は直線性が失われ、所
定の電源電圧Ｖｃｃの値でオフセット電圧（最終出力）
を０としても他の電源電圧Ｖｃｃで０でなくなる。それ
に比較して本実施例では図７に示すように、差動アンプ
前のオフセット電圧は電源電圧Ｖｃｃに対して直線的変
化を示し、電源電圧Ｖｃｃに比例していることが判る。
これにより本実施例では最終出力のオフセット電圧の電
源電圧依存性を小さくする事ができ、最終出力のオフセ
ット電圧を０にすることができる。
【００３７】さらに、本実施例のＭＲセンサによれば、
全ての接続端子をＭＲチップの片側に出すことができ、
差動アンプとの接続が容易に行なえ、またＭＲチップを
小さくすることができる。
全ての接続端子をＭＲチップの片側に出すことができ、
差動アンプとの接続が容易に行なえ、またＭＲチップを
小さくすることができる。
【００３８】なお、図１，図２に示したＭＲ素子の配置
の左右を逆にし、それぞれの配置間隔を両図中右端から
左側へ順に（２ｎ＋１）λ／２、（ｎ＋１／４）λ、
（２ｎ＋１）λ／２、（２ｎ＋１）λ／２、（２ｎ＋
１）λ／２、（ｎ＋３／４）λ、（２ｎ＋１）λ／２と
し、各３端子回路の出力の配置も右側から順にＡ＋，Ｂ
＋，Ｂ−，Ａ−としてもよい。
の左右を逆にし、それぞれの配置間隔を両図中右端から
左側へ順に（２ｎ＋１）λ／２、（ｎ＋１／４）λ、
（２ｎ＋１）λ／２、（２ｎ＋１）λ／２、（２ｎ＋
１）λ／２、（ｎ＋３／４）λ、（２ｎ＋１）λ／２と
し、各３端子回路の出力の配置も右側から順にＡ＋，Ｂ
＋，Ｂ−，Ａ−としてもよい。
【００３９】
【発明の効果】以上の説明から明らかなように、本発明
によれば、一方向に沿ってＮ極とＳ極が所定ピッチλで
交互に着磁された磁気記録媒体に対する相対位置を検出
するためのＭＲセンサであって、ｎを０または正の整数
として、一方向に沿って順に同じ側の一端どうしの間隔
が（２ｎ＋１）λ／２、（ｎ＋１／４）λ、（２ｎ＋
１）λ／２、（２ｎ＋１）λ／２、（２ｎ＋１）λ／
２、（ｎ＋３／４）λ、（２ｎ＋１）λ／２という間隔
で一列に配置された８つのＭＲ素子を有し、該８つのＭ
Ｒ素子の配列の端から順に隣り合う２つづつの素子の直
列接続により、両端が電源とグランドに接続され素子間
の中点から出力が取り出される４つの３端子回路が形成
され、該４つの３端子回路の出力のそれぞれを該回路の
配置順で片側から順にＡ＋，Ｂ＋，Ｂ−，Ａ−として、
Ａ＋とＡ−の差動出力と、Ｂ＋とＢ−の差動出力のそれ
ぞれにより互いに９０度位相のずれた２相の検出信号が
得られるように構成したので、ＭＲ素子に流れる動作電
流によって発生する温度によるオフセット電圧の発生を
防止できるとともに、磁気記録媒体の着磁ピッチとＭＲ
素子パターンのピッチずれが発生した場合でも２つの相
の位相差の誤差が生じないという優れた効果が得られ
る。
によれば、一方向に沿ってＮ極とＳ極が所定ピッチλで
交互に着磁された磁気記録媒体に対する相対位置を検出
するためのＭＲセンサであって、ｎを０または正の整数
として、一方向に沿って順に同じ側の一端どうしの間隔
が（２ｎ＋１）λ／２、（ｎ＋１／４）λ、（２ｎ＋
１）λ／２、（２ｎ＋１）λ／２、（２ｎ＋１）λ／
２、（ｎ＋３／４）λ、（２ｎ＋１）λ／２という間隔
で一列に配置された８つのＭＲ素子を有し、該８つのＭ
Ｒ素子の配列の端から順に隣り合う２つづつの素子の直
列接続により、両端が電源とグランドに接続され素子間
の中点から出力が取り出される４つの３端子回路が形成
され、該４つの３端子回路の出力のそれぞれを該回路の
配置順で片側から順にＡ＋，Ｂ＋，Ｂ−，Ａ−として、
Ａ＋とＡ−の差動出力と、Ｂ＋とＢ−の差動出力のそれ
ぞれにより互いに９０度位相のずれた２相の検出信号が
得られるように構成したので、ＭＲ素子に流れる動作電
流によって発生する温度によるオフセット電圧の発生を
防止できるとともに、磁気記録媒体の着磁ピッチとＭＲ
素子パターンのピッチずれが発生した場合でも２つの相
の位相差の誤差が生じないという優れた効果が得られ
る。
【図１】本発明によるＭＲセンサの実施例の回路構成を
示す回路図である。
示す回路図である。
【図２】同実施例のＭＲセンサの回路パターンを示す平
面図である。
面図である。
【図３】従来のＭＲセンサの回路構成を示す回路図であ
る。
る。
【図４】ＭＲセンサの８つのＭＲ素子から構成される２
つのブリッジ回路を示す回路図である。
つのブリッジ回路を示す回路図である。
【図５】他の従来のＭＲセンサの回路構成を示す回路図
である。
である。
【図６】従来例のＭＲセンサにおける電源電圧とオフセ
ット電圧の関係を示したグラフ図である。
ット電圧の関係を示したグラフ図である。
【図７】実施例のＭＲセンサにおける電源電圧とオフセ
ット電圧の関係を示したグラフ図である。
ット電圧の関係を示したグラフ図である。
１，Ａ１〜Ａ４，Ｂ１〜Ｂ４ ＭＲ素子 ２ 出力端子 ３，４ 差動アンプ ５，６ 可変抵抗器 ７ ＭＲチップの基板 ８ ＭＲ素子エレメント Ｇ グランド端子 Ｖｃｃ 電源端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安彦 修三 埼玉県秩父市大字下影森1248番地 キヤ ノン電子株式会社内 (56)参考文献 特開 昭59−105503（ＪＰ，Ａ) 特開 平２−272782（ＪＰ，Ａ) 特開 昭62−247213（ＪＰ，Ａ) 特開 平１−212313（ＪＰ，Ａ) 特開 平１−212312（ＪＰ，Ａ) 特開 平４−270917（ＪＰ，Ａ) 特開 平２−210218（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 43/08 G01D 5/245 G01R 33/09 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (2)
- 【請求項１】 一方向に沿ってＮ極とＳ極が所定ピッチ
λで交互に着磁された磁気記録媒体に対する相対位置を
検出するための磁気抵抗効果センサであって、 ｎを０または正の整数として、一方向に沿って順に同じ
側の一端どうしの間隔が（２ｎ＋１）λ／２、（ｎ＋１
／４）λ、（２ｎ＋１）λ／２、（２ｎ＋１）λ／２、
（２ｎ＋１）λ／２、（ｎ＋３／４）λ、（２ｎ＋１）
λ／２という間隔で一列に配置された８つの磁気抵抗効
果素子を有し、 該８つの磁気抵抗効果素子の配列の端から順に隣り合う
２つづつの素子の直列接続により、両端が電源とグラン
ドに接続され素子間の中点から出力が取り出される４つ
の３端子回路が形成され、 該４つの３端子回路の出力のそれぞれを該回路の配置順
で片側から順にＡ＋，Ｂ＋，Ｂ−，Ａ−として、Ａ＋と
Ａ−の差動出力と、Ｂ＋とＢ−の差動出力のそれぞれに
より互いに９０度位相のずれた２相の検出信号が得られ
るように構成したことを特徴とする磁気抵抗効果セン
サ。 - 【請求項２】 前記磁気抵抗効果素子は、強磁性薄膜抵
抗体からなる一直線状の磁気抵抗効果素子エレメントの
複数本をｍλ（ｍは正の整数）の間隔で平行に配置し、
つづら折り状に直列に接続して構成されていることを特
徴とする請求項１に記載の磁気抵抗効果センサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01353695A JP3308123B2 (ja) | 1995-01-31 | 1995-01-31 | 磁気抵抗効果センサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01353695A JP3308123B2 (ja) | 1995-01-31 | 1995-01-31 | 磁気抵抗効果センサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08204252A JPH08204252A (ja) | 1996-08-09 |
| JP3308123B2 true JP3308123B2 (ja) | 2002-07-29 |
Family
ID=11835885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01353695A Expired - Fee Related JP3308123B2 (ja) | 1995-01-31 | 1995-01-31 | 磁気抵抗効果センサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3308123B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4190780B2 (ja) | 2002-03-18 | 2008-12-03 | 株式会社デンソー | 回転検出装置 |
| TWI393867B (zh) | 2007-04-20 | 2013-04-21 | Mitsubishi Electric Corp | 磁性式旋轉角檢測器 |
| KR100872091B1 (ko) * | 2007-04-26 | 2008-12-05 | 에스앤티대우(주) | 상대변위 측정 센서모듈 및 이를 이용한 이동방향 감지방법 |
| DE102020126871A1 (de) | 2020-10-13 | 2022-04-14 | Infineon Technologies Ag | Ein Sensorsystem, ein System und ein Verfahren zum Bestimmen einer Position oder eines Drehwinkels |
-
1995
- 1995-01-31 JP JP01353695A patent/JP3308123B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08204252A (ja) | 1996-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6107793A (en) | Magnetic sensing device unaffected by positioning error of magnetic field sensing elements | |
| US6246233B1 (en) | Magnetoresistive sensor with reduced output signal jitter and temperature compensation | |
| EP0840095B1 (en) | Magnetic encoder | |
| US6194893B1 (en) | Magnetic detector for detecting movement of a magnetic member | |
| US6326780B1 (en) | Magnetic field concentrator array for rotary position sensors | |
| JP4582298B2 (ja) | 磁気式位置検出装置 | |
| US6111403A (en) | Magnetic detector wherein the magnetic flux crosses the sensing elements at a predetermined angle | |
| US5909115A (en) | Position detecting apparatus employing magnetoresistance effect elements connected in series | |
| US6014023A (en) | High resolution magnetoresistance sensing device with accurate placement of inducing and detecting elements | |
| JP3619156B2 (ja) | 磁気検出装置 | |
| JP3308123B2 (ja) | 磁気抵抗効果センサ | |
| CN111707977B (zh) | 磁场感测装置 | |
| JP2001141514A (ja) | 磁気抵抗素子 | |
| JPH0151127B2 (ja) | ||
| JPH0448175B2 (ja) | ||
| KR100226372B1 (ko) | 자전변환장치 | |
| JPS60104262A (ja) | 周波数発電器 | |
| KR100323906B1 (ko) | 자기검출장치_ | |
| JP2715879B2 (ja) | 磁気抵抗素子 | |
| JP3029581B2 (ja) | 磁気エンコーダ | |
| JP3555412B2 (ja) | 磁気抵抗センサ | |
| JP2792523B2 (ja) | 磁気センサ | |
| JP2862466B2 (ja) | 磁気抵抗素子 | |
| KR940008887B1 (ko) | 자기 저항 소자 | |
| JPH09325049A (ja) | 磁気センサー |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120517 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120517 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130517 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |