JP3305746B2 - 電流源発生装置 - Google Patents
電流源発生装置Info
- Publication number
- JP3305746B2 JP3305746B2 JP07883892A JP7883892A JP3305746B2 JP 3305746 B2 JP3305746 B2 JP 3305746B2 JP 07883892 A JP07883892 A JP 07883892A JP 7883892 A JP7883892 A JP 7883892A JP 3305746 B2 JP3305746 B2 JP 3305746B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- current source
- transistors
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【0001】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術(図3及び図4) 発明が解決しようとする課題(図5) 課題を解決するための手段(図1) 作用 実施例(図1及び図2) 発明の効果
【0002】
【産業上の利用分野】本発明は電流源発生装置に関し、
特に高周波増幅回路の電流源に適用して好適なものであ
る。
特に高周波増幅回路の電流源に適用して好適なものであ
る。
【0003】
【従来の技術】従来、バイポーラ集積回路においては、
増幅回路として図3に示すような差動増幅回路1が一般
に用いられている。差動増幅回路1は、一対のNPN型
トランジスタQ1及びQ2で構成され、利得Gは、トラ
ンジスタQ1及びQ2のエミツタ間に接続された入力抵
抗R1とコレクタに接続された負荷抵抗R2との比(G
=R2/R1)により与えられるようになされている。
増幅回路として図3に示すような差動増幅回路1が一般
に用いられている。差動増幅回路1は、一対のNPN型
トランジスタQ1及びQ2で構成され、利得Gは、トラ
ンジスタQ1及びQ2のエミツタ間に接続された入力抵
抗R1とコレクタに接続された負荷抵抗R2との比(G
=R2/R1)により与えられるようになされている。
【0004】トランジスタQ1及びQ2のエミツタに
は、電圧帰還型の電流源発生回路でなる電流源2がそれ
ぞれ接続されており、トランジスタQ1及びQ2より一
定電流I1を引き込むようになされている。電流源2
は、トランジスタ・バイアス型の定電流回路を構成する
NPN型のトランジスタQ3、Q4及びQ5によつて構
成されるようになされている(図4)。
は、電圧帰還型の電流源発生回路でなる電流源2がそれ
ぞれ接続されており、トランジスタQ1及びQ2より一
定電流I1を引き込むようになされている。電流源2
は、トランジスタ・バイアス型の定電流回路を構成する
NPN型のトランジスタQ3、Q4及びQ5によつて構
成されるようになされている(図4)。
【0005】ここでトランジスタQ1(又はQ2)のエ
ミツタにはトランジスタQ3のコレクタが接続され、当
該コレクタよりエミツタに接続されたエミツタ抵抗R3
に一定電流I1を引き込むようになされている。またト
ランジスタQ3のベースは、トランジスタQ4及びバイ
アス抵抗R4の接続中点P1と接続されている。
ミツタにはトランジスタQ3のコレクタが接続され、当
該コレクタよりエミツタに接続されたエミツタ抵抗R3
に一定電流I1を引き込むようになされている。またト
ランジスタQ3のベースは、トランジスタQ4及びバイ
アス抵抗R4の接続中点P1と接続されている。
【0006】さらに接続中点P1はトランジスタQ5の
ベースと接続されており、バイアス抵抗R4に生じたバ
イアス電圧を当該トランジスタQ5のコレクタに接続さ
れたトランジスタQ4のベースに負帰還し、バイアス電
圧をフイードバツク制御するようになされている。
ベースと接続されており、バイアス抵抗R4に生じたバ
イアス電圧を当該トランジスタQ5のコレクタに接続さ
れたトランジスタQ4のベースに負帰還し、バイアス電
圧をフイードバツク制御するようになされている。
【0007】因にトランジスタQ5のコレクタには定電
流源3が接続されており、定電流I0をエミツタに接続
されたバイアス負荷R5に供給し、バイアス電圧を発生
するようになされている。
流源3が接続されており、定電流I0をエミツタに接続
されたバイアス負荷R5に供給し、バイアス電圧を発生
するようになされている。
【0008】
【発明が解決しようとする課題】ところが差動増幅回路
1を広帯域増幅回路として用いる場合には、トランジス
タQ3におけるベース・コレクタ間容量CCBの存在が
無視できなくなり、周波数特性fを十分伸長できない問
題があつた。これは高周波帯域では電流源2の出力イン
ピーダンスZOUTが非常に高いためである。
1を広帯域増幅回路として用いる場合には、トランジス
タQ3におけるベース・コレクタ間容量CCBの存在が
無視できなくなり、周波数特性fを十分伸長できない問
題があつた。これは高周波帯域では電流源2の出力イン
ピーダンスZOUTが非常に高いためである。
【0009】ここで電流源発生回路の出力インピーダン
スZOUTは、出力端(すなわち、接続中点P1)に信
号電流iinを注入した場合の出力電圧変動ΔVによつ
て、次式
スZOUTは、出力端(すなわち、接続中点P1)に信
号電流iinを注入した場合の出力電圧変動ΔVによつ
て、次式
【数1】 で定義される。
【0010】すなわち電流源2の場合、出力インピーダ
ンスZOUTについては、入力信号Vinの周波数が高
域になると、浮遊容量を考慮しなければならないため、
トランジスタQ4のベース・エミツタ間抵抗と抵抗R4
との並列抵抗と想定され、次式
ンスZOUTについては、入力信号Vinの周波数が高
域になると、浮遊容量を考慮しなければならないため、
トランジスタQ4のベース・エミツタ間抵抗と抵抗R4
との並列抵抗と想定され、次式
【数2】 と表すことができる。因に(2)式においてreはトラ
ンジスタQ4のベース・エミツタ間抵抗、Aはトランジ
スタQ4及びQ5でなる帰還増幅回路のオープンゲイン
とする。
ンジスタQ4のベース・エミツタ間抵抗、Aはトランジ
スタQ4及びQ5でなる帰還増幅回路のオープンゲイン
とする。
【0011】電流源2の場合、入力信号Vinの周波数
が高域になるに従つてトランジスタQ4のベース・エミ
ツタ間容量CBE及びトランジスタQ5のコレクタ・ベ
ース間容量CCBの影響でオープンゲインAが低下する
と、出力インピーダンスZOUTは抵抗R4の抵抗値
(すなわち10〔kΩ〕)にほぼ一致すると想定される。
が高域になるに従つてトランジスタQ4のベース・エミ
ツタ間容量CBE及びトランジスタQ5のコレクタ・ベ
ース間容量CCBの影響でオープンゲインAが低下する
と、出力インピーダンスZOUTは抵抗R4の抵抗値
(すなわち10〔kΩ〕)にほぼ一致すると想定される。
【0012】そこで高周波帯域における出力インピーダ
ンスZOUT を低くするため、図5に示すような電流源5
が提案されている。
ンスZOUT を低くするため、図5に示すような電流源5
が提案されている。
【0013】この電流源5の場合、接続中点P1に表れ
る出力インピーダンスZOUTは、トランジスタQ6の
ベース・エミツタ間抵抗re及び内部抵抗R6の和(r
e+R6)で表すことができる。このとき内部抵抗R6
の抵抗値は3〔kΩ〕と負荷抵抗R4に対して十分小さ
くできることにより電流源2に対して出力インピーダン
スZOUTの周波数特性を高域まで伸長できる。
る出力インピーダンスZOUTは、トランジスタQ6の
ベース・エミツタ間抵抗re及び内部抵抗R6の和(r
e+R6)で表すことができる。このとき内部抵抗R6
の抵抗値は3〔kΩ〕と負荷抵抗R4に対して十分小さ
くできることにより電流源2に対して出力インピーダン
スZOUTの周波数特性を高域まで伸長できる。
【0014】ところが電流源5の場合にも、出力インピ
ーダンスZOUT は3〔kΩ〕程度あり、十分小さいとは
いえないため、さらに低インピーダンスの電流源が実現
できれば周波数特性をより高域まで伸長できると考えら
れる。
ーダンスZOUT は3〔kΩ〕程度あり、十分小さいとは
いえないため、さらに低インピーダンスの電流源が実現
できれば周波数特性をより高域まで伸長できると考えら
れる。
【0015】本発明は以上の点を考慮してなされたもの
で、従来に比して出力インピーダンスが一段と小さく
し、周波数特性を従来に比して格段的に伸長することが
できる電流源発生装置を提案しようとするものである。
で、従来に比して出力インピーダンスが一段と小さく
し、周波数特性を従来に比して格段的に伸長することが
できる電流源発生装置を提案しようとするものである。
【0016】
【課題を解決するための手段】かかる課題を解決するた
め第1の発明においては、エミツタ接地回路(Q3、R
3)の入力端に供給されるバイアス電位をフイードバツ
ク制御し、エミツタ接地回路(Q3、R3)に流れるコ
レクタ電流I1をほぼ一定に制御する電圧帰還型の電流
源発生装置10において、NPN型のトランジスタでな
り、コレクタに電源電位VCCが供給されると共にエミツ
タにエミツタ接地回路(Q3、R3)の入力端が接続さ
れる第1のトランジスタQ11と、PNP型のトランジ
スタでなり、コレクタに接地電位GNDが供給されると
共にエミツタにエミツタ接地回路(Q3、R3)の入力
端が接続され、第1のトランジスタQ11とコンプリメ
ンタリプツシユプル回路を構成する第2のトランジスタ
Q12と、NPN型のトランジスタでなり、第1のトラ
ンジスタQ11に並列接続され、ベースに入力端のバイ
アス電位が負帰還される第3のトランジスタQ13と、
PNP型のトランジスタでなり、第2のトランジスタQ
12とカレントミラー接続されると共にエミツタで第3
のトランジスタQ13のエミツタに共通接続される第4
のトランジスタQ14と、第4のトランジスタQ14の
コレクタに一端で接続されると共に他端で接地電位GN
Dが供給され、第3及び第4のトランジスタQ13及び
Q14にアイドリング電流Iを供給する負荷抵抗R11
とを備えるようにする。
め第1の発明においては、エミツタ接地回路(Q3、R
3)の入力端に供給されるバイアス電位をフイードバツ
ク制御し、エミツタ接地回路(Q3、R3)に流れるコ
レクタ電流I1をほぼ一定に制御する電圧帰還型の電流
源発生装置10において、NPN型のトランジスタでな
り、コレクタに電源電位VCCが供給されると共にエミツ
タにエミツタ接地回路(Q3、R3)の入力端が接続さ
れる第1のトランジスタQ11と、PNP型のトランジ
スタでなり、コレクタに接地電位GNDが供給されると
共にエミツタにエミツタ接地回路(Q3、R3)の入力
端が接続され、第1のトランジスタQ11とコンプリメ
ンタリプツシユプル回路を構成する第2のトランジスタ
Q12と、NPN型のトランジスタでなり、第1のトラ
ンジスタQ11に並列接続され、ベースに入力端のバイ
アス電位が負帰還される第3のトランジスタQ13と、
PNP型のトランジスタでなり、第2のトランジスタQ
12とカレントミラー接続されると共にエミツタで第3
のトランジスタQ13のエミツタに共通接続される第4
のトランジスタQ14と、第4のトランジスタQ14の
コレクタに一端で接続されると共に他端で接地電位GN
Dが供給され、第3及び第4のトランジスタQ13及び
Q14にアイドリング電流Iを供給する負荷抵抗R11
とを備えるようにする。
【0017】また第2の発明においては、第1及び第2
のトランジスタQ11及びQ12のエミツタサイズは第
3及び第4のトランジスタQ13及びQ14のエミツタ
サイズに対して所定倍でなるようにする。
のトランジスタQ11及びQ12のエミツタサイズは第
3及び第4のトランジスタQ13及びQ14のエミツタ
サイズに対して所定倍でなるようにする。
【0018】
【作用】エミツタ接地回路(Q3、R3)の入力端に供
給されるバイアス電位を第3のトランジスタQ13に負
帰還し、当該バイアス電位の変動に基づいて第1及び第
2のトランジスタQ11及びQ12をプツシユプル動作
させることにより、エミツタ接地回路(Q3、R3)か
らみた出力インピーダンスZOUT を従来に比して格段的
に小さくすることができ、高周波帯域の信号を処理する
信号処理回路の周波数特性を従来に比して一段と向上す
ることができる。
給されるバイアス電位を第3のトランジスタQ13に負
帰還し、当該バイアス電位の変動に基づいて第1及び第
2のトランジスタQ11及びQ12をプツシユプル動作
させることにより、エミツタ接地回路(Q3、R3)か
らみた出力インピーダンスZOUT を従来に比して格段的
に小さくすることができ、高周波帯域の信号を処理する
信号処理回路の周波数特性を従来に比して一段と向上す
ることができる。
【0019】また第1及び第2のトランジスタQ11及
びQ12のエミツタサイズを第3及び第4のトランジス
タQ13及びQ14のエミツタサイズに対して所定倍と
することにより、エミツタ接地回路(Q3、R3)から
みた出力インピーダンスZOUT は1対1の場合の所定倍
分の1となり、電流源装置の出力インピーダンスZOUT
が信号処理回路に与える影響をさらに一段と小さくする
ことができる。
びQ12のエミツタサイズを第3及び第4のトランジス
タQ13及びQ14のエミツタサイズに対して所定倍と
することにより、エミツタ接地回路(Q3、R3)から
みた出力インピーダンスZOUT は1対1の場合の所定倍
分の1となり、電流源装置の出力インピーダンスZOUT
が信号処理回路に与える影響をさらに一段と小さくする
ことができる。
【0020】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【0021】図4及び図5との対応部分に同一符号を付
して示す図1において、10は全体として電流源を示
し、トランジスタQ5のバイアス電位をプツシユプル回
路を構成するNPN型トランジスタQ11及びPNP型
トランジスタQ12の接続中点電位とすることを除いて
同様の構成を有している。
して示す図1において、10は全体として電流源を示
し、トランジスタQ5のバイアス電位をプツシユプル回
路を構成するNPN型トランジスタQ11及びPNP型
トランジスタQ12の接続中点電位とすることを除いて
同様の構成を有している。
【0022】ここでNPN型トランジスタQ11のコク
レタは基準電源VCCに接続され、PNP型トランジスタ
Q12のコレクタは接地されるようになされている。ま
たNPN型トランジスタQ11及びPNP型トランジス
タQ12の接続中点P1はトランジスタQ5のベースに
接続され、トランジスタQ11のバイアス電位をフイー
ドバツク制御できるようになされている。
レタは基準電源VCCに接続され、PNP型トランジスタ
Q12のコレクタは接地されるようになされている。ま
たNPN型トランジスタQ11及びPNP型トランジス
タQ12の接続中点P1はトランジスタQ5のベースに
接続され、トランジスタQ11のバイアス電位をフイー
ドバツク制御できるようになされている。
【0023】さらにトランジスタQ11及びQ12の各
ベースには、NPN型トランジスタQ13及びPNP型
トランジスタQ14のベースが共通に接続されている。
因にトランジスタQ14は、トランジスタQ12とカレ
ントミラー接続されている。またトランジスタQ14の
エミツタには抵抗R11が接続されており、トランジス
タQ13及びQ14を介して抵抗R11にアイドリング
電流Iを常に流すようになされている。
ベースには、NPN型トランジスタQ13及びPNP型
トランジスタQ14のベースが共通に接続されている。
因にトランジスタQ14は、トランジスタQ12とカレ
ントミラー接続されている。またトランジスタQ14の
エミツタには抵抗R11が接続されており、トランジス
タQ13及びQ14を介して抵抗R11にアイドリング
電流Iを常に流すようになされている。
【0024】これにより電流源10は、入力信号Vinの
電圧変動に伴う接続中点P1のバイアス電位の変動に伴
つてトランジスタQ11及びQ12を常時プツシユプル
動作させることができ、出力インピーダンスZOUT をト
ランジスタQ11又はQ12のいづれか一方のベース・
エミツタ間抵抗re とすることができるようになされて
いる。因にアイドリング電流I0は、トランジスタQ1
4のコレクタに接続された抵抗R11の抵抗値により設
定される。
電圧変動に伴う接続中点P1のバイアス電位の変動に伴
つてトランジスタQ11及びQ12を常時プツシユプル
動作させることができ、出力インピーダンスZOUT をト
ランジスタQ11又はQ12のいづれか一方のベース・
エミツタ間抵抗re とすることができるようになされて
いる。因にアイドリング電流I0は、トランジスタQ1
4のコレクタに接続された抵抗R11の抵抗値により設
定される。
【0025】以上の構成において、電流源10が接続さ
れる差動増幅回路1に高周波帯域の入力信号Vinが入
力されると、電流源10のバイアス電位はトランジスタ
Q3のコレクタ・ベース間容量CCBの影響により変動
する。すなわち入力信号Vinが立ち上がると接続中点
P1のバイアス電位も立ち上がり、入力信号Vinが立
ち下がると接続中点P1のバイアス電位も立ち下がる。
れる差動増幅回路1に高周波帯域の入力信号Vinが入
力されると、電流源10のバイアス電位はトランジスタ
Q3のコレクタ・ベース間容量CCBの影響により変動
する。すなわち入力信号Vinが立ち上がると接続中点
P1のバイアス電位も立ち上がり、入力信号Vinが立
ち下がると接続中点P1のバイアス電位も立ち下がる。
【0026】このときプツシユプル回路を構成するトラ
ンジスタQ11及びQ12は、接続中点P1の電位変動
とは関係なく流れるアイドリング電流Iにより、電位変
動に応じてプツシユプル動作する。
ンジスタQ11及びQ12は、接続中点P1の電位変動
とは関係なく流れるアイドリング電流Iにより、電位変
動に応じてプツシユプル動作する。
【0027】すなわちバイアス電位が立ち上がる場合、
当該バイアス電位の変動はトランジスタQ5を介してト
ランジスタQ11のベースに負帰還され、トランジスタ
Q11はオフ動作する。このときバイアス電位の変動は
トランジスタQ5を介してトランジスタQ12のベース
に負帰還され、トランジスタQ12はオン動作する。
当該バイアス電位の変動はトランジスタQ5を介してト
ランジスタQ11のベースに負帰還され、トランジスタ
Q11はオフ動作する。このときバイアス電位の変動は
トランジスタQ5を介してトランジスタQ12のベース
に負帰還され、トランジスタQ12はオン動作する。
【0028】一方バイアス電位が立ち下がる場合、逆に
トランジスタQ11がオン動作し、他方のトランジスタ
Q12がオフ動作する。これにより電流源10の出力端
からみた出力インピーダンスZOUT は、一対のトランジ
スタQ11又はQ12のベース・エミツタ間抵抗r
e ( 260〔Ω〕)となり、従来の電流源の場合の抵抗値
(10〔kΩ〕(図4)及び約3〔kΩ〕(図5))に比
して格段的に小さくすることができる。
トランジスタQ11がオン動作し、他方のトランジスタ
Q12がオフ動作する。これにより電流源10の出力端
からみた出力インピーダンスZOUT は、一対のトランジ
スタQ11又はQ12のベース・エミツタ間抵抗r
e ( 260〔Ω〕)となり、従来の電流源の場合の抵抗値
(10〔kΩ〕(図4)及び約3〔kΩ〕(図5))に比
して格段的に小さくすることができる。
【0029】この結果、電流源10の出力インピーダン
スZOUT の影響による周波数特性の劣化をなくすことが
でき、電流源10が電流I1を供給する差動増幅回路1
の周波数特性を一段と高域まで伸長することができる。
スZOUT の影響による周波数特性の劣化をなくすことが
でき、電流源10が電流I1を供給する差動増幅回路1
の周波数特性を一段と高域まで伸長することができる。
【0030】以上の構成によれば、バイアス電位をプツ
シユプル回路で供給し、接続中点P1の電位が変動する
場合には、当該プツシユプル回路を構成する一対のトラ
ンジスタQ11又はQ12のいづれかをオン動作させる
ことにより、電流源10の出力インピーダンスZOUT を
ベース・エミツタ間抵抗re とすることができ、従来に
比して出力インピーダンスZOUT を格段に小さくするこ
とができる。
シユプル回路で供給し、接続中点P1の電位が変動する
場合には、当該プツシユプル回路を構成する一対のトラ
ンジスタQ11又はQ12のいづれかをオン動作させる
ことにより、電流源10の出力インピーダンスZOUT を
ベース・エミツタ間抵抗re とすることができ、従来に
比して出力インピーダンスZOUT を格段に小さくするこ
とができる。
【0031】これにより電流源10を広帯域差動増幅回
路の電流源として用いる場合にも、従来のように出力イ
ンピーダンスZOUT の影響により周波数特性が劣化する
おそれを有効に回避することができ、差動増幅回路を一
段と広帯域で駆動することができる。
路の電流源として用いる場合にも、従来のように出力イ
ンピーダンスZOUT の影響により周波数特性が劣化する
おそれを有効に回避することができ、差動増幅回路を一
段と広帯域で駆動することができる。
【0032】なお上述の実施例においては、プツシユプ
ル回路を構成するトランジスタQ11及びQ12の接続
中点P1にエミツタ接地のトランジスタQ3を1段接続
し、電流源10を構成する場合について述べたが、本発
明はこれに限らず、複数段のエミツタ接地のトランジス
タQ3B、Q3C……を並列接続し、複数の電流源10
B、10C……を構成する場合にも適用し得る(図
2)。
ル回路を構成するトランジスタQ11及びQ12の接続
中点P1にエミツタ接地のトランジスタQ3を1段接続
し、電流源10を構成する場合について述べたが、本発
明はこれに限らず、複数段のエミツタ接地のトランジス
タQ3B、Q3C……を並列接続し、複数の電流源10
B、10C……を構成する場合にも適用し得る(図
2)。
【0033】このとき出力端P1からみた電流源の入力
インピーダンスZinは無視して考えることができるた
め、出力端P1の電位は低下せず、負荷抵抗R3B、R
3C……を可変することにより任意の電流値I1B、I
1C……を得ることができる。
インピーダンスZinは無視して考えることができるた
め、出力端P1の電位は低下せず、負荷抵抗R3B、R
3C……を可変することにより任意の電流値I1B、I
1C……を得ることができる。
【0034】また上述の実施例においては、プツシユプ
ル回路を構成するトランジスタQ11、Q12を当該ト
ランジスタQ11及びQ12にアイドリング電流Iを供
給するトランジスタQ13、Q14と同サイズとする場
合について述べたが、本発明はこれに限らず、トランジ
スタQ11、Q12をそれぞれトランジスタQ13、Q
14のn倍のサイズとしても良く、このようにすれば一
段と出力インピーダンスZOUT を小さくすることができ
る。
ル回路を構成するトランジスタQ11、Q12を当該ト
ランジスタQ11及びQ12にアイドリング電流Iを供
給するトランジスタQ13、Q14と同サイズとする場
合について述べたが、本発明はこれに限らず、トランジ
スタQ11、Q12をそれぞれトランジスタQ13、Q
14のn倍のサイズとしても良く、このようにすれば一
段と出力インピーダンスZOUT を小さくすることができ
る。
【0035】例えばコンプリメンタリ出力段を構成する
トランジスタQ11、Q12のサイズをトランジスタQ
13、Q14の2倍とすれば、出力インピーダンスZ
OUT は同サイズの場合の半分(re /2)とさらに低イ
ンピーダンスにすることができる。
トランジスタQ11、Q12のサイズをトランジスタQ
13、Q14の2倍とすれば、出力インピーダンスZ
OUT は同サイズの場合の半分(re /2)とさらに低イ
ンピーダンスにすることができる。
【0036】さらに上述の実施例においては、トランジ
スタQ5に定電流源3を接続する場合について述べた
が、本発明はこれに限らず、負荷抵抗を接続して電流源
とする場合にも適用し得る。
スタQ5に定電流源3を接続する場合について述べた
が、本発明はこれに限らず、負荷抵抗を接続して電流源
とする場合にも適用し得る。
【0037】さらに上述の実施例においては、電流源1
0を差動増幅回路1の電流源として用いる場合について
述べたが、本発明はこれに限らず、種々の回路に一定電
流を供給する電流源に広く適用し得る。
0を差動増幅回路1の電流源として用いる場合について
述べたが、本発明はこれに限らず、種々の回路に一定電
流を供給する電流源に広く適用し得る。
【0038】
【発明の効果】上述のように本発明によれば、エミツタ
接地回路の入力端に供給される直流電位をフイードバツ
ク制御し、エミツタ接地回路に流れる電流をほぼ一定に
制御する電圧帰還型の電流源発生回路において、プツシ
ユプル回路を構成する第1及び第2のトランジスタ出力
端にエミツタ接地回路の入力端を接続して直流電位を与
えることにより、コンプリメンタリ出力段の出力インピ
ーダンスを第1又は第2のトランジスタの能動負荷分と
従来に比して格段的に小さくすることができる。
接地回路の入力端に供給される直流電位をフイードバツ
ク制御し、エミツタ接地回路に流れる電流をほぼ一定に
制御する電圧帰還型の電流源発生回路において、プツシ
ユプル回路を構成する第1及び第2のトランジスタ出力
端にエミツタ接地回路の入力端を接続して直流電位を与
えることにより、コンプリメンタリ出力段の出力インピ
ーダンスを第1又は第2のトランジスタの能動負荷分と
従来に比して格段的に小さくすることができる。
【0039】これにより直流電位が信号電圧の影響によ
つて変動する場合にも、電流源発生装置の出力インピー
ダンスを第1又は第2のトランジスタのいずれか一方の
能動負荷分と低インピーダンスにでき、電流源発生装置
が接続される電子回路の周波数特性を一段と伸長するこ
とができる。
つて変動する場合にも、電流源発生装置の出力インピー
ダンスを第1又は第2のトランジスタのいずれか一方の
能動負荷分と低インピーダンスにでき、電流源発生装置
が接続される電子回路の周波数特性を一段と伸長するこ
とができる。
【図1】本発明による電流源発生装置の一実施例を示す
等価回路図である。
等価回路図である。
【図2】他の実施例の説明に供する等価回路図である。
【図3】出力インピーダンスの影響によつて周波数特性
に劣化が生じる差動増幅回路を示す接続図である。
に劣化が生じる差動増幅回路を示す接続図である。
【図4】従来の電流源発生装置を示す等価回路図であ
る。
る。
【図5】従来の電流源発生装置を示す等価回路図であ
る。
る。
1……差動増幅回路、2、5、10、20……電流源、
3……定電流源、P1……接続中点、R……抵抗、Q…
…トランジスタ。
3……定電流源、P1……接続中点、R……抵抗、Q…
…トランジスタ。
Claims (2)
- 【請求項1】エミツタ接地回路の入力端に供給されるバ
イアス電位をフイードバツク制御し、エミツタ接地回路
に流れる電流をほぼ一定に制御する電圧帰還型の電流源
発生装置において、 NPN型のトランジスタでなり、コレクタに電源電位が
供給されると共にエミツタに上記エミツタ接地回路の入
力端が接続される第1のトランジスタと、 PNP型のトランジスタでなり、コレクタに接地電位が
供給されると共にエミツタに上記エミツタ接地回路の入
力端が接続され、上記第1のトランジスタとコンプリメ
ンタリプツシユプル回路を構成する第2のトランジスタ
と、 NPN型のトランジスタでなり、上記第1のトランジス
タに並列接続され、ベースに上記入力端のバイアス電位
が負帰還される第3のトランジスタと、 PNP型のトランジスタでなり、上記第2のトランジス
タとカレントミラー接続されると共にエミツタで上記第
3のトランジスタのエミツタに共通接続される第4のト
ランジスタと、 上記第4のトランジスタのコレクタに一端で接続される
と共に他端で接地電位が供給され、上記第3及び第4の
トランジスタにアイドリング電流を供給する負荷抵抗と
を具えることを特徴とする電流源発生装置。 - 【請求項2】上記第1及び第2のトランジスタのエミツ
タサイズは上記第3及び第4のトランジスタのエミツタ
サイズに対して所定倍でなることを特徴とする請求項1
に記載の電流源発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07883892A JP3305746B2 (ja) | 1992-02-29 | 1992-02-29 | 電流源発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07883892A JP3305746B2 (ja) | 1992-02-29 | 1992-02-29 | 電流源発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05243866A JPH05243866A (ja) | 1993-09-21 |
JP3305746B2 true JP3305746B2 (ja) | 2002-07-24 |
Family
ID=13672975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07883892A Expired - Fee Related JP3305746B2 (ja) | 1992-02-29 | 1992-02-29 | 電流源発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3305746B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002330072A (ja) * | 2001-04-27 | 2002-11-15 | Rohm Co Ltd | 電流加算型dac |
-
1992
- 1992-02-29 JP JP07883892A patent/JP3305746B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05243866A (ja) | 1993-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5150076A (en) | Emitter-grounded amplifier circuit with bias circuit | |
US4769619A (en) | Compensated current mirror | |
US4629973A (en) | Current stabilizing circuit operable at low power supply voltages | |
KR0177928B1 (ko) | 광대역 증폭회로 | |
JP3305746B2 (ja) | 電流源発生装置 | |
US5786729A (en) | Stable bias current circuit for operational amplifier | |
JP2966902B2 (ja) | 電流差分及び動作増幅器組合せ回路 | |
JPH0454712A (ja) | 基準電圧源回路 | |
JPH0350447B2 (ja) | ||
US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
JP5001822B2 (ja) | バイアス回路、差動増幅器 | |
JP3180821B2 (ja) | コンプリメンタリ増幅回路 | |
US4829265A (en) | Operational amplifier | |
JP3107590B2 (ja) | 電流極性変換回路 | |
JPH09167925A (ja) | 増幅器 | |
JPS6373706A (ja) | 増幅回路装置 | |
KR960011406B1 (ko) | 연산트랜스콘덕턴스증폭기(ota) | |
JP2623954B2 (ja) | 利得可変増幅器 | |
JP2931713B2 (ja) | クランプ回路 | |
JPH0661785A (ja) | アクティブフィルタ | |
JPS6231523B2 (ja) | ||
JPH066612Y2 (ja) | 可変利得回路 | |
JPH06152263A (ja) | 増幅器 | |
JPS63178611A (ja) | 利得制御回路 | |
JPH04258005A (ja) | 直流帰還増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |