JP3305317B2 - 低減された入力電流歪みを有するスイッチモード電源 - Google Patents
低減された入力電流歪みを有するスイッチモード電源Info
- Publication number
- JP3305317B2 JP3305317B2 JP51091892A JP51091892A JP3305317B2 JP 3305317 B2 JP3305317 B2 JP 3305317B2 JP 51091892 A JP51091892 A JP 51091892A JP 51091892 A JP51091892 A JP 51091892A JP 3305317 B2 JP3305317 B2 JP 3305317B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- supply voltage
- voltage
- signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4258—Arrangements for improving power factor of AC input using a single converter stage both for correction of AC input power factor and generation of a regulated and galvanically isolated DC output voltage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/12—Arrangements for reducing harmonics from ac input or output
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 本発明はスイッチモード電源（SMPS）に関する。特
に、本発明は交流、主供給電圧から整流入力供給電圧を
得、出力供給電圧を生成するSMPSに関する。
に、本発明は交流、主供給電圧から整流入力供給電圧を
得、出力供給電圧を生成するSMPSに関する。
典型的に、このようなSMPSは正弦波主供給電圧を整流
し入力瀘波コンデンサを充電し整流入力供給電圧を生成
する全波整流ブリッジを使用する。濾波コンデンサは、
入力供給電圧において基本周波数での及び主供給電圧の
高調波での脈動の振幅を減少させるのに充分に大きい値
を有する。この方法では、脈動電圧が出力供給電圧中に
発生することが防止される。
し入力瀘波コンデンサを充電し整流入力供給電圧を生成
する全波整流ブリッジを使用する。濾波コンデンサは、
入力供給電圧において基本周波数での及び主供給電圧の
高調波での脈動の振幅を減少させるのに充分に大きい値
を有する。この方法では、脈動電圧が出力供給電圧中に
発生することが防止される。
瀘波コンデンサは主供給電圧源からの高いピーク値を
有する入力電流の狭いパルスを引き抜く。この電流パル
スは正弦波主供給電圧のピークでのみ発生する。それ
故、入力電流の波形は主供給電圧周波数の好ましくない
低い周波数の高調波を含む。その結果は略0.65の力率で
の好ましくない減少及び主供給電圧の波形の歪みにおけ
る好ましくない増加である。最近、入力電流の波形の許
容され得る低い周波数の高調波含有量の低減の目的で欧
州規格EN60555−２を改訂することに興味が向けられて
いる。出力供給電圧における脈動電圧の実質的な増加無
しに入力電流の波形の低周波数高調波含有量を低減する
ことが望ましい場合がある。
有する入力電流の狭いパルスを引き抜く。この電流パル
スは正弦波主供給電圧のピークでのみ発生する。それ
故、入力電流の波形は主供給電圧周波数の好ましくない
低い周波数の高調波を含む。その結果は略0.65の力率で
の好ましくない減少及び主供給電圧の波形の歪みにおけ
る好ましくない増加である。最近、入力電流の波形の許
容され得る低い周波数の高調波含有量の低減の目的で欧
州規格EN60555−２を改訂することに興味が向けられて
いる。出力供給電圧における脈動電圧の実質的な増加無
しに入力電流の波形の低周波数高調波含有量を低減する
ことが望ましい場合がある。
SMPSにおいて、本発明の面を実施するために、主供給
電圧源で生成された交流主供給電圧が整流され整流主供
給電圧を形成する。この整流動作は低周波電圧成分に関
する低域通過濾波無しになされる。フライバックトラン
スの巻線は、整流、主供給電圧及び切換トランジスタに
結合される。このトランスにおいてトランジスタの切換
動作によって生成される高調波における電流のパルスは
負荷に印加される出力供給電圧を生成する。この電流パ
ルスのピーク振幅は整流電圧の波形と同様な包絡線を有
する。その結果、主供給電圧及び主供給電流間の比は、
少なくとも主供給電圧の正弦波部分の間では一定に維持
される。このトランスで生成された電流のパルスはコン
デンサに充電される。電流のパルスはこのコンデンサの
充電された電荷から生成され、主供給電圧が低い際に主
供給電圧の期間の一部分の間、引き続くサイクルでトラ
ンスによって再循環される。再循環された電流は負荷に
印加されもって出力供給電圧における脈動電圧を低減す
る。
電圧源で生成された交流主供給電圧が整流され整流主供
給電圧を形成する。この整流動作は低周波電圧成分に関
する低域通過濾波無しになされる。フライバックトラン
スの巻線は、整流、主供給電圧及び切換トランジスタに
結合される。このトランスにおいてトランジスタの切換
動作によって生成される高調波における電流のパルスは
負荷に印加される出力供給電圧を生成する。この電流パ
ルスのピーク振幅は整流電圧の波形と同様な包絡線を有
する。その結果、主供給電圧及び主供給電流間の比は、
少なくとも主供給電圧の正弦波部分の間では一定に維持
される。このトランスで生成された電流のパルスはコン
デンサに充電される。電流のパルスはこのコンデンサの
充電された電荷から生成され、主供給電圧が低い際に主
供給電圧の期間の一部分の間、引き続くサイクルでトラ
ンスによって再循環される。再循環された電流は負荷に
印加されもって出力供給電圧における脈動電圧を低減す
る。
スイッチモード電源は、本発明の他の面を使用してお
り、交流、主供給電圧の電源、インダクタンス及び主電
源に結合され切換信号に応答的な第１の切換装置を含
む。第１の複数の電流パルスは主供給電圧のそれより実
質的に高い周波数でインダクタンスにおいて発生され
る。主供給電圧のピークから離れた所定の期間の第１の
部分の間で、主供給電圧が減少する際、この減少は第１
の複数の電流パルスの振幅における及び主電源から供給
される主供給電流のレベルにおける同時の減少を引き起
こす。第２の切換装置がインダクタンスに結合され主供
給電圧のそれより実質的に高い周波数でインダクタンス
に第２の複数の電流パルスを発生する。この第２の複数
の電流パルスは、少なくとも主供給電圧の所定の期間の
第１の部分の間に発生される。出力供給電圧及び出力供
給電流は第１及び第２の複数の電流パルスから負荷回路
において発生される。
り、交流、主供給電圧の電源、インダクタンス及び主電
源に結合され切換信号に応答的な第１の切換装置を含
む。第１の複数の電流パルスは主供給電圧のそれより実
質的に高い周波数でインダクタンスにおいて発生され
る。主供給電圧のピークから離れた所定の期間の第１の
部分の間で、主供給電圧が減少する際、この減少は第１
の複数の電流パルスの振幅における及び主電源から供給
される主供給電流のレベルにおける同時の減少を引き起
こす。第２の切換装置がインダクタンスに結合され主供
給電圧のそれより実質的に高い周波数でインダクタンス
に第２の複数の電流パルスを発生する。この第２の複数
の電流パルスは、少なくとも主供給電圧の所定の期間の
第１の部分の間に発生される。出力供給電圧及び出力供
給電流は第１及び第２の複数の電流パルスから負荷回路
において発生される。
図１は、本発明の一面を使用し、電流インタリービン
グ技術を利用したSMPSを例示し； 図2a乃至2kは図１のSMPSの動作の説明に役立つ波形を
例示し； 図3a及び3bは図１のSMPSの動作の説明に役立つ付加的
波形を例示し； 図４は、本発明の他の面を使用し、電流重ね合わせ技
術を利用したSMPSを例示し； 図5a乃至5fは図４のSMPSの動作の説明に役立つ波形を
例示し； 図6a及び6bは図４のSMPSの動作の説明に役立つ付加的
波形を例示し； 図７は、本発明の他の面を使用したSMPSを例示し； 図8a及び8bは図７のSMPSの動作の説明に役立つ波形を
例示する。
グ技術を利用したSMPSを例示し； 図2a乃至2kは図１のSMPSの動作の説明に役立つ波形を
例示し； 図3a及び3bは図１のSMPSの動作の説明に役立つ付加的
波形を例示し； 図４は、本発明の他の面を使用し、電流重ね合わせ技
術を利用したSMPSを例示し； 図5a乃至5fは図４のSMPSの動作の説明に役立つ波形を
例示し； 図6a及び6bは図４のSMPSの動作の説明に役立つ付加的
波形を例示し； 図７は、本発明の他の面を使用したSMPSを例示し； 図8a及び8bは図７のSMPSの動作の説明に役立つ波形を
例示する。
図１は、本発明の一面を使用し、ここで電流インタリ
ービング技術と称する技術を利用したSMPS100を例示し
ている。交流電圧VMを生成する主供給電圧源107は比較
的小さい濾波コンデンサC1で交流全波整流入力電圧V1を
生成する全波ブリッジ整流器102に結合されている。電
源107の交流電圧VMは、例えば50Hz周波数の正弦波であ
る。コンデンサC1の小さい容量の故に、電圧VMは電圧VM
の周波数に関する実質的な低域濾波無しに整流される。
それ故、電圧V1の低周波高調波は濾波されない。全波整
流電圧である電圧V1は切換ダイオードD1を介してフライ
バックトランスＴの一次巻線W1に結合される。
ービング技術と称する技術を利用したSMPS100を例示し
ている。交流電圧VMを生成する主供給電圧源107は比較
的小さい濾波コンデンサC1で交流全波整流入力電圧V1を
生成する全波ブリッジ整流器102に結合されている。電
源107の交流電圧VMは、例えば50Hz周波数の正弦波であ
る。コンデンサC1の小さい容量の故に、電圧VMは電圧VM
の周波数に関する実質的な低域濾波無しに整流される。
それ故、電圧V1の低周波高調波は濾波されない。全波整
流電圧である電圧V1は切換ダイオードD1を介してフライ
バックトランスＴの一次巻線W1に結合される。
制御可能なデューティーサイクルを有する切換信号Ｖ
は“OR"ゲート113に結合され切換信号V16を生成する。
信号V16は従来の駆動段103を介して切換トランジスタQ1
のベースに結合され、信号V0か「高」レベルの際のみに
トランジスタQ1をターンオンさせる。信号V0の周波数
は、制御回路101の図示しない発振器によって決定され
る如くに、20乃至50KHzの範囲内で選択される。
は“OR"ゲート113に結合され切換信号V16を生成する。
信号V16は従来の駆動段103を介して切換トランジスタQ1
のベースに結合され、信号V0か「高」レベルの際のみに
トランジスタQ1をターンオンさせる。信号V0の周波数
は、制御回路101の図示しない発振器によって決定され
る如くに、20乃至50KHzの範囲内で選択される。
信号V0の所定のサイクルにおいては、信号V0が「高」
レベルに達した後、磁気エネルギがトランスＴに貯蔵さ
れ巻線W1において非傾斜電流ip1又はipが生成される。
このような所定のサイクルにおいて、信号V0が「低」に
なるやいなや、トランジスタQ1が非導通となりフライバ
ック動作が生じトランスＴの所定の２次巻線にフライバ
ックパルス電流is1を生成する。トランジスタQ1のコレ
クタ電圧はコンデンサC8、抵抗R6及びダイオードD8を含
むスナッバ回路によって制限される。
レベルに達した後、磁気エネルギがトランスＴに貯蔵さ
れ巻線W1において非傾斜電流ip1又はipが生成される。
このような所定のサイクルにおいて、信号V0が「低」に
なるやいなや、トランジスタQ1が非導通となりフライバ
ック動作が生じトランスＴの所定の２次巻線にフライバ
ックパルス電流is1を生成する。トランジスタQ1のコレ
クタ電圧はコンデンサC8、抵抗R6及びダイオードD8を含
むスナッバ回路によって制限される。
パルスip1から生成されるフライバック電流パルスis1
の結果、出力供給電圧V2及び出力供給電圧V6がコンデン
サC2及びC6において生成される。電圧V2及びV6は、トラ
ンジスタQ1が非導通となる際に、ダイオードD2及びD6に
おいて夫々トランスT2の２次巻線W2及びW6のフライバッ
クパルス電圧を整流することによって生成される。電圧
V2及びV6は図示しないテレビ受像機の水平出力段及び音
響段の夫々の如くの負荷を励磁するのに使用され得る。
の結果、出力供給電圧V2及び出力供給電圧V6がコンデン
サC2及びC6において生成される。電圧V2及びV6は、トラ
ンジスタQ1が非導通となる際に、ダイオードD2及びD6に
おいて夫々トランスT2の２次巻線W2及びW6のフライバッ
クパルス電圧を整流することによって生成される。電圧
V2及びV6は図示しないテレビ受像機の水平出力段及び音
響段の夫々の如くの負荷を励磁するのに使用され得る。
トランスＴは、電気衝撃の危険に関して、電源107及
び“ホット”接地導体、Ｈを“コールド”接地導体Ｇか
ら絶縁するのに使用され得る。２次巻線W3,W4及びW5は
フライバックパルス電圧を生成しそれはダイオードD3,D
4及びD5によって整流され、夫々濾波コンデンサC3,C4及
びC5において低脈動を有する直流、整流電圧V3,V4及びV
5を生成する。電圧V3,V4及びV5はホット接地導体Ｈに参
照される。他方、V2及びV6はコールド接地導体Ｇに参照
される。
び“ホット”接地導体、Ｈを“コールド”接地導体Ｇか
ら絶縁するのに使用され得る。２次巻線W3,W4及びW5は
フライバックパルス電圧を生成しそれはダイオードD3,D
4及びD5によって整流され、夫々濾波コンデンサC3,C4及
びC5において低脈動を有する直流、整流電圧V3,V4及びV
5を生成する。電圧V3,V4及びV5はホット接地導体Ｈに参
照される。他方、V2及びV6はコールド接地導体Ｇに参照
される。
電圧V2及びV6を示す直流感知電圧V3は、回路101の調
節器制御段105の、図示せぬ差動増幅器に印加される。
電圧V3は図示せぬ基準電圧と比較される。図示せぬ誤差
電圧が、電圧V3及び基準電圧間の差から生成される。誤
差電圧は、従来の手法にて、信号V0のパルス幅又はデュ
ーティーサイクルを制御し出力電圧V2及びV6のレベルを
調節するのに使用される。信号V0が「高」の際、トラン
ジスタQ1は導体であり、電流ip1のパルスがダイオードD
1を介して流れ、巻線W1に電流ipを提供する。
節器制御段105の、図示せぬ差動増幅器に印加される。
電圧V3は図示せぬ基準電圧と比較される。図示せぬ誤差
電圧が、電圧V3及び基準電圧間の差から生成される。誤
差電圧は、従来の手法にて、信号V0のパルス幅又はデュ
ーティーサイクルを制御し出力電圧V2及びV6のレベルを
調節するのに使用される。信号V0が「高」の際、トラン
ジスタQ1は導体であり、電流ip1のパルスがダイオードD
1を介して流れ、巻線W1に電流ipを提供する。
電流ip1のパルスのピーク振幅間及び電圧VMの又は全
波整流電圧V1の瞬時値間の比は、電圧VM又はV1の期間を
通して一定に維持される。電圧VMが全波整流正弦波形で
あるため、電流ip1のピーク又は包絡線は又全波整流正
弦波的に変化する。その結果、電源107から供給される
交流電流iMは、電圧VMの周波数及び位相における正弦波
的に都合良く、そして比較的小量の低オーダー高調波歪
みを有して変化する。
波整流電圧V1の瞬時値間の比は、電圧VM又はV1の期間を
通して一定に維持される。電圧VMが全波整流正弦波形で
あるため、電流ip1のピーク又は包絡線は又全波整流正
弦波的に変化する。その結果、電源107から供給される
交流電流iMは、電圧VMの周波数及び位相における正弦波
的に都合良く、そして比較的小量の低オーダー高調波歪
みを有して変化する。
電流ip1のパルスの振幅は、電圧V1の所定の期間の間
に、電圧V1が減少する際にかなりの減少をする。それ
故、電流ip1のみが巻線W1に生成された場合、電圧V2は
かなりの脈動電圧を有する傾向にある。脈動電圧を低減
させることが望ましい場合がある。
に、電圧V1が減少する際にかなりの減少をする。それ
故、電流ip1のみが巻線W1に生成された場合、電圧V2は
かなりの脈動電圧を有する傾向にある。脈動電圧を低減
させることが望ましい場合がある。
図2a乃至2kは図１のSMPS100の動作を説明するのに役
に立つ波形を例示する。図１及び2a乃至2kにおける同様
な記号及び符号は同様な項目及び機能を示す。図2bの信
号V0の立ち下がりエッジは図１の単安定マルチバイブレ
ータ（MMV）104をトリガしそれは所定のパルス幅を有す
る「低」レベルで信号V14を生成する。信号V14は切換ト
ランジスタQ4のベースに、抵抗R5及びコンデンサC7のパ
ルス整形並列構成を介して結合されている。信号V0の立
ち下がりエッジの結果、MMV104の信号V14は「低」レベ
ルとなりトランジスタQ4は非導通となる。トランジスタ
Q4のコレクタは直列通過切換トランジスタQ2のベースに
結合されトランジスタQ2の切換動作を制御する。
に立つ波形を例示する。図１及び2a乃至2kにおける同様
な記号及び符号は同様な項目及び機能を示す。図2bの信
号V0の立ち下がりエッジは図１の単安定マルチバイブレ
ータ（MMV）104をトリガしそれは所定のパルス幅を有す
る「低」レベルで信号V14を生成する。信号V14は切換ト
ランジスタQ4のベースに、抵抗R5及びコンデンサC7のパ
ルス整形並列構成を介して結合されている。信号V0の立
ち下がりエッジの結果、MMV104の信号V14は「低」レベ
ルとなりトランジスタQ4は非導通となる。トランジスタ
Q4のコレクタは直列通過切換トランジスタQ2のベースに
結合されトランジスタQ2の切換動作を制御する。
トランジスタQ2はトランジスタQ3及び抵抗R1,R2,R3及
びR4によって形成された構成を介して供給される駆動電
流によってスイッチオンされる。トランジスタQ3及びQ2
はトランジスタQ4が非導通となる際にターンオンされ、
信号V0の立ち下がりエッジに即追随する。順方向バイア
スされたトランジスタQ2は直流電圧V4を、ダイオードD1
のカソード及び巻線W1間の接続端子Taに結合されている
カソードを有する切換ダイオードD7に結合する。トラン
ジスタQ1が非導通である限り、信号V0の立ち下がりエッ
ジに追随して、ダイオードD7及びトランジスタQ2を介し
て巻線W1に電流は供給されない。
びR4によって形成された構成を介して供給される駆動電
流によってスイッチオンされる。トランジスタQ3及びQ2
はトランジスタQ4が非導通となる際にターンオンされ、
信号V0の立ち下がりエッジに即追随する。順方向バイア
スされたトランジスタQ2は直流電圧V4を、ダイオードD1
のカソード及び巻線W1間の接続端子Taに結合されている
カソードを有する切換ダイオードD7に結合する。トラン
ジスタQ1が非導通である限り、信号V0の立ち下がりエッ
ジに追随して、ダイオードD7及びトランジスタQ2を介し
て巻線W1に電流は供給されない。
図2bの信号V0の立ち下がりエッジは又、段105におけ
る、図示せぬ鋸歯発生器をトリガし、それは図2eの鋸歯
信号V13を生成する。鋸歯信号V13は比較器COMP2におい
て、制御可能なスライシング電圧V10を用いて比較され
る。電圧V10は図2eにおいて破線で示されたレベルを有
する。図１の電圧VM又はV1の所定のサイクルに対して、
電圧V10は一定である。信号V0の立ち下がりエッジの直
ぐ後で、信号V13が電圧V10より小さい際、比較的COMP2
の出力信号V11は「低」レベルにある。信号V11がフリッ
プフロップ（Ｆ−Ｆ）106のリセット入力に印加され
る。Ｆ−Ｆは、信号V11が「低」レベルにある限り信号V
11に影響されない。信号V0の立ち下がりエッジに先んじ
て、信号V11が「高」レベルである。その結果、信号V11
はＦ−F106の出力信号V7を「低」レベルに維持する。
る、図示せぬ鋸歯発生器をトリガし、それは図2eの鋸歯
信号V13を生成する。鋸歯信号V13は比較器COMP2におい
て、制御可能なスライシング電圧V10を用いて比較され
る。電圧V10は図2eにおいて破線で示されたレベルを有
する。図１の電圧VM又はV1の所定のサイクルに対して、
電圧V10は一定である。信号V0の立ち下がりエッジの直
ぐ後で、信号V13が電圧V10より小さい際、比較的COMP2
の出力信号V11は「低」レベルにある。信号V11がフリッ
プフロップ（Ｆ−Ｆ）106のリセット入力に印加され
る。Ｆ−Ｆは、信号V11が「低」レベルにある限り信号V
11に影響されない。信号V0の立ち下がりエッジに先んじ
て、信号V11が「高」レベルである。その結果、信号V11
はＦ−F106の出力信号V7を「低」レベルに維持する。
巻線W3を横切る非整流フライバック電圧V15は、トラ
ンスＴにおける磁気エネルギ又は２次電流がゼロとなる
瞬間を示す。電流is又はis1は信号V0の立ち下がりエッ
ジに追随してゼロとなる。回路105は、図2cの電流がゼ
ロとなる際に図2dの狭いパルス信号V12を発生する。図2
dのパルス信号V12の先行するエッジは図１のＦ−Ｆ 10
6をトリガし“セット”状態にする。その結果、図１の
Ｆ−Ｆ 106の図2gの出力信号V7は、磁気エネルギがト
ランスＴにおいて衰微した後直ぐに「高」レベルとな
る。
ンスＴにおける磁気エネルギ又は２次電流がゼロとなる
瞬間を示す。電流is又はis1は信号V0の立ち下がりエッ
ジに追随してゼロとなる。回路105は、図2cの電流がゼ
ロとなる際に図2dの狭いパルス信号V12を発生する。図2
dのパルス信号V12の先行するエッジは図１のＦ−Ｆ 10
6をトリガし“セット”状態にする。その結果、図１の
Ｆ−Ｆ 106の図2gの出力信号V7は、磁気エネルギがト
ランスＴにおいて衰微した後直ぐに「高」レベルとな
る。
トランジスタQ1は又“OR"ゲート113を介して結合され
た信号V7によって制御される。信号V0及びV7は作用的な
「高」レベルにおいて同時に発生し得ない。所定のサイ
クルにおいて、信号V7が「高」レベルとなる際、トラン
ジスタQ1が導通し始める。発明的特徴によって、トラン
ジスタQ2は、前述の如く既に順バイアスされているが、
電流ip2のパルスを巻線X1に導通し始め、ダイオードD1
は逆バイアスされる。信号V0の所定のサイクルにおいて
は、例えば、一次電流ip2は、Ｆ−Ｆ 106が信号V11に
よってリセットされる迄上向傾斜的に増加する。その結
果、電流is2のパルスがフライバックモードの動作にお
いてトランスＴの２次巻線に生成される。電流ip2及びi
s2のパルスは、図2a及び2cにおいて破線で示されてい
る。電流is2が終了した際、図2dの信号V12のパルスが生
成されるがＦ−Ｆ 106が既にリセットされているため
Ｆ−Ｆ 106には効果を持たない。
た信号V7によって制御される。信号V0及びV7は作用的な
「高」レベルにおいて同時に発生し得ない。所定のサイ
クルにおいて、信号V7が「高」レベルとなる際、トラン
ジスタQ1が導通し始める。発明的特徴によって、トラン
ジスタQ2は、前述の如く既に順バイアスされているが、
電流ip2のパルスを巻線X1に導通し始め、ダイオードD1
は逆バイアスされる。信号V0の所定のサイクルにおいて
は、例えば、一次電流ip2は、Ｆ−Ｆ 106が信号V11に
よってリセットされる迄上向傾斜的に増加する。その結
果、電流is2のパルスがフライバックモードの動作にお
いてトランスＴの２次巻線に生成される。電流ip2及びi
s2のパルスは、図2a及び2cにおいて破線で示されてい
る。電流is2が終了した際、図2dの信号V12のパルスが生
成されるがＦ−Ｆ 106が既にリセットされているため
Ｆ−Ｆ 106には効果を持たない。
図2iの信号V14は、「低」レベルにおいて、MMV 104
のパルス幅決定パラメータによって、図2bの信号V0の立
ち上がりエッジの発生に先んじて「高」レベルに変わ
る。信号V14が「高」となる際、トランジスタQ4は導通
となりトランジスタQ2を非導通とする。図2bの信号V0の
引き続くパルスの立ち上がりエッジにおいて新たなサイ
クルが始まる。信号V14は、信号V0が「低」レベルとな
る迄「高」レベルを維持し、もってトランジスタQ2を非
導通に維持する。
のパルス幅決定パラメータによって、図2bの信号V0の立
ち上がりエッジの発生に先んじて「高」レベルに変わ
る。信号V14が「高」となる際、トランジスタQ4は導通
となりトランジスタQ2を非導通とする。図2bの信号V0の
引き続くパルスの立ち上がりエッジにおいて新たなサイ
クルが始まる。信号V14は、信号V0が「低」レベルとな
る迄「高」レベルを維持し、もってトランジスタQ2を非
導通に維持する。
信号V0の立ち下がりエッジ及び信号V12はV7の先行す
るエッジ間の時間差は電圧V1又はVMの所定の期間内に電
圧V1又はVM又はip1又はis1のピークの瞬時値の関数で変
化する。より小さいものは電圧V1であり、より早いもの
は信号V7の先行するエッジの発生である。電圧V10は電
圧V1の所定の期間に対して一定である。それ故、信号V0
に関して、期間電圧V1を通した各サイクルで、同時に、
信号V11は「高」レベルとなり信号V7は「低」レベルと
なる。このように、信号V7のパルス幅は、電圧V1の期間
の間に、変調され又は変化される。信号V7のパルス幅
は、電圧V1又は電流ip1が増加する際に減少しそしてそ
の逆も同様である。例えば電圧V1がゼロである際、信号
V7のパルス幅は最大である。図１の電圧V1の所定の期間
の間、例えば電圧V1が減少すると、図2a及び図2cの電流
ip1又は電流is1のパルスのピークは又、実線で示す如く
減少する。
るエッジ間の時間差は電圧V1又はVMの所定の期間内に電
圧V1又はVM又はip1又はis1のピークの瞬時値の関数で変
化する。より小さいものは電圧V1であり、より早いもの
は信号V7の先行するエッジの発生である。電圧V10は電
圧V1の所定の期間に対して一定である。それ故、信号V0
に関して、期間電圧V1を通した各サイクルで、同時に、
信号V11は「高」レベルとなり信号V7は「低」レベルと
なる。このように、信号V7のパルス幅は、電圧V1の期間
の間に、変調され又は変化される。信号V7のパルス幅
は、電圧V1又は電流ip1が増加する際に減少しそしてそ
の逆も同様である。例えば電圧V1がゼロである際、信号
V7のパルス幅は最大である。図１の電圧V1の所定の期間
の間、例えば電圧V1が減少すると、図2a及び図2cの電流
ip1又は電流is1のパルスのピークは又、実線で示す如く
減少する。
本発明の一面によれば、図１の電圧V1の期間の一部分
の間、例えば図2aの電流ip1又は図2cの電流is1のパルス
が減少する際、電流ip2又はis2のパルスの各々のピーク
及びパルス幅は、図2a及び2cにおいて破線で示されてい
る如く、増加する。例えば、図2cの電流is2のパルスの
パルス幅及び振幅が増加する際、付加的エネルギが負荷
に供給される。この付加的エネルギは、電流is1のip1の
パルスによって負荷に供給されるエネルギが減少する際
に図１の電流is2を介して負荷に供給される。それ故、
電流ip1又はis1のパルスにおける振幅の低減は、例えば
電圧V2における脈動電圧を生成する傾向があるが、電流
ip2又はis2の電流パルスによって都合良く低減される。
の間、例えば図2aの電流ip1又は図2cの電流is1のパルス
が減少する際、電流ip2又はis2のパルスの各々のピーク
及びパルス幅は、図2a及び2cにおいて破線で示されてい
る如く、増加する。例えば、図2cの電流is2のパルスの
パルス幅及び振幅が増加する際、付加的エネルギが負荷
に供給される。この付加的エネルギは、電流is1のip1の
パルスによって負荷に供給されるエネルギが減少する際
に図１の電流is2を介して負荷に供給される。それ故、
電流ip1又はis1のパルスにおける振幅の低減は、例えば
電圧V2における脈動電圧を生成する傾向があるが、電流
ip2又はis2の電流パルスによって都合良く低減される。
例えば、コンデンサC2のローディングが増加しもって
電流ip2を制御する際に信号V7の各サイクルにおける信
号V7のパルスのパルス幅を増加することが望ましい場合
がある。この目的のため、電流ip2が、閉ループ式で信
号V7のパルス幅を制御することによって制御される。信
号V7のパルス幅は、前述の如く、セット及びリセット信
号V12及びV11によって決定される。信号V12は、電流ip2
のパルスが、２次電流is1のパルスがゼロに衰微した後
に流れることを確実にする。信号V11は電流ip2の振幅を
決定する。
電流ip2を制御する際に信号V7の各サイクルにおける信
号V7のパルスのパルス幅を増加することが望ましい場合
がある。この目的のため、電流ip2が、閉ループ式で信
号V7のパルス幅を制御することによって制御される。信
号V7のパルス幅は、前述の如く、セット及びリセット信
号V12及びV11によって決定される。信号V12は、電流ip2
のパルスが、２次電流is1のパルスがゼロに衰微した後
に流れることを確実にする。信号V11は電流ip2の振幅を
決定する。
この閉ループ動作においては、信号V7が、低域通過濾
波器LPF1を介して信号V7を印加することによって復調さ
れる。結果的に得られる低域通過瀘波信号V8は図2jに例
示される波形を有する。電圧VMのサイクルの第１の部分
の間、信号V8は、cosωｔの関数で変化し、ここで、
“t"は時間を示し“ω”はラジアン速度を示し；他方、
図１の電圧VMはsinωｔの関数で変化する。このよう
に、パルス幅変調信号V7は、信号V7のパルス幅によって
決定される振幅及び直流平均レベルを有する、同等の信
号、信号V8に変換される。信号V8は、電圧V1の所定の期
間の間、主供給電圧源107から得られる入力電力におけ
る低減を補償するのに要される電力に対する適切量を供
給する。例えば、主電圧VMゼロ交叉で電源107からの入
力電力はゼロである。電源107からの入力電力がゼロの
際、信号V7の最大パルス幅及び信号V8のピークが生じ、
SMPS100が、電流ip2のパルスを介した最大電力補償が要
されることを示す。他方、電圧V1又はVMのサイクルの第
２の部分においては、入力電力が最大である瞬間の近傍
において、破線で示す如く信号V8は最小であり、電力補
償はなされない。
波器LPF1を介して信号V7を印加することによって復調さ
れる。結果的に得られる低域通過瀘波信号V8は図2jに例
示される波形を有する。電圧VMのサイクルの第１の部分
の間、信号V8は、cosωｔの関数で変化し、ここで、
“t"は時間を示し“ω”はラジアン速度を示し；他方、
図１の電圧VMはsinωｔの関数で変化する。このよう
に、パルス幅変調信号V7は、信号V7のパルス幅によって
決定される振幅及び直流平均レベルを有する、同等の信
号、信号V8に変換される。信号V8は、電圧V1の所定の期
間の間、主供給電圧源107から得られる入力電力におけ
る低減を補償するのに要される電力に対する適切量を供
給する。例えば、主電圧VMゼロ交叉で電源107からの入
力電力はゼロである。電源107からの入力電力がゼロの
際、信号V7の最大パルス幅及び信号V8のピークが生じ、
SMPS100が、電流ip2のパルスを介した最大電力補償が要
されることを示す。他方、電圧V1又はVMのサイクルの第
２の部分においては、入力電力が最大である瞬間の近傍
において、破線で示す如く信号V8は最小であり、電力補
償はなされない。
信号V8は、比較器COMP1において基準電圧VRと比較さ
れる。電圧VRのレベルは図2jにおいて破線で示される。
比較器COMP1の出力信号V9は、信号V8が電圧VRより小さ
い際に生成される。信号V9は第２の低域通過濾波器LPF2
の入力に印加される。低域通過濾波器LPF2はスライシン
グ電圧V10を生成しそれは比較器COMP2のスライシングレ
ベルとして使用される。
れる。電圧VRのレベルは図2jにおいて破線で示される。
比較器COMP1の出力信号V9は、信号V8が電圧VRより小さ
い際に生成される。信号V9は第２の低域通過濾波器LPF2
の入力に印加される。低域通過濾波器LPF2はスライシン
グ電圧V10を生成しそれは比較器COMP2のスライシングレ
ベルとして使用される。
例えば、コンデンサC2のローディングにおける増加が
生ずることを仮定する。それ故、信号V12のパルス及び
信号V7の先行するエッジが、信号V0の所定のサイクルに
おいて遅くに生ずる。それ故、信号V7のパルスの各々の
パルス幅は、電圧VMの期間を通して減少する傾向にあ
る。その結果は信号８の平均値が殆ど正でなくなる。図
2jの信号V8の平均値の減少は図2kの信号V9のパルス幅を
増加させる傾向にある。その結果、電圧V10のレベルは
より正となる。その結果、図2fの信号V11の先行エッジ
はより遅延され又は、例えば信号V0の所定の期間内で後
方に生ずる。それ故、信号V7が生ずる際、信号V7の各サ
イクルにおけるパルス幅は都合良く増加する。信号V7の
パルス幅における増加は、安定状態動作的に信号V8の平
均値を増加させる。この方法では、ローディングにおけ
る変化がローディングの関数として電流is2の振幅を変
化させる様に起こる際に、安定状態動作は維持される。
生ずることを仮定する。それ故、信号V12のパルス及び
信号V7の先行するエッジが、信号V0の所定のサイクルに
おいて遅くに生ずる。それ故、信号V7のパルスの各々の
パルス幅は、電圧VMの期間を通して減少する傾向にあ
る。その結果は信号８の平均値が殆ど正でなくなる。図
2jの信号V8の平均値の減少は図2kの信号V9のパルス幅を
増加させる傾向にある。その結果、電圧V10のレベルは
より正となる。その結果、図2fの信号V11の先行エッジ
はより遅延され又は、例えば信号V0の所定の期間内で後
方に生ずる。それ故、信号V7が生ずる際、信号V7の各サ
イクルにおけるパルス幅は都合良く増加する。信号V7の
パルス幅における増加は、安定状態動作的に信号V8の平
均値を増加させる。この方法では、ローディングにおけ
る変化がローディングの関数として電流is2の振幅を変
化させる様に起こる際に、安定状態動作は維持される。
図2fの信号V11はFF 106が図１の電圧VMの図2gの期間
T1を通して“リセット”状態になるようにする。この図
１の電圧VRの値は図2gの期間T1の長さを決定する。期間
T1を通して、信号V7は「低」レベルに一定的に維持され
る。このように、信号V11は、図2gの期間T1を通して、
電流ip2又はis2のパルスの発生を防止する。期間T1は、
電流ip1又はis1のパルスが負荷を励磁するのに充分大き
い際に電圧V1又はVMの近傍に生ずる。期間T1をローディ
ングの全範囲に対するインターバルT1及び入力電圧VM状
態を維持することは図１のSMPS 100の動作の望ましく
ないモードに対する保護特徴を提供する。例えば、イン
ターバルT1が維持されなかった場合、コンデンサC4は過
負荷となろう。
T1を通して“リセット”状態になるようにする。この図
１の電圧VRの値は図2gの期間T1の長さを決定する。期間
T1を通して、信号V7は「低」レベルに一定的に維持され
る。このように、信号V11は、図2gの期間T1を通して、
電流ip2又はis2のパルスの発生を防止する。期間T1は、
電流ip1又はis1のパルスが負荷を励磁するのに充分大き
い際に電圧V1又はVMの近傍に生ずる。期間T1をローディ
ングの全範囲に対するインターバルT1及び入力電圧VM状
態を維持することは図１のSMPS 100の動作の望ましく
ないモードに対する保護特徴を提供する。例えば、イン
ターバルT1が維持されなかった場合、コンデンサC4は過
負荷となろう。
図3bは図2aの電圧V1の所定の期間における電流ip1及
びip2のパルスのピーク又は包絡線を概略的に例示す
る。図1,2a乃至2k及び3a乃至3bにおける同様な記号及び
符号は同様な項目及び機能を示す。図3aの電圧V1のピー
クの近傍で生ずる図3bの期間T1の間、電流ip2のパルス
はディスエーブルされる。他方、その期間の残りの、期
間T2の間、それらはイネーブルされる。期間T2の間、電
圧V4は、適当な動作に対して電圧V1より大きい。
びip2のパルスのピーク又は包絡線を概略的に例示す
る。図1,2a乃至2k及び3a乃至3bにおける同様な記号及び
符号は同様な項目及び機能を示す。図3aの電圧V1のピー
クの近傍で生ずる図3bの期間T1の間、電流ip2のパルス
はディスエーブルされる。他方、その期間の残りの、期
間T2の間、それらはイネーブルされる。期間T2の間、電
圧V4は、適当な動作に対して電圧V1より大きい。
図４は、本発明の他の面を使用し、ここで電流重ね合
わせ技術と称される技術を利用したSMPS 100'を例示す
る。図5a乃至5fは図４のSMPS 100'の動作を説明するの
に役に立つ波形を例示する。図４及び5a乃至5fにおいて
記号（’）が付されていることを除いて、図1,4及び5a
乃至5fにおける同様な記号及び符号は同様な項目及び機
能を示す。
わせ技術と称される技術を利用したSMPS 100'を例示す
る。図5a乃至5fは図４のSMPS 100'の動作を説明するの
に役に立つ波形を例示する。図４及び5a乃至5fにおいて
記号（’）が付されていることを除いて、図1,4及び5a
乃至5fにおける同様な記号及び符号は同様な項目及び機
能を示す。
図４において、トランジスタQ1'及びQ2'は、例示的に
MOSトランジスタである。トランジスタQ2'は、電圧V4'
より略15V正の電圧V5'によってターンオンされる。トラ
ンジスタQ2'はトランジスタQ4'によってターンオフされ
る。フリップフロップ（FF）200の反転出力において
生成される「高」レベルの信号V14'はトランジスタQ4'
をターンオンさせトランジスタQ2'をターンオフさせ
る。保護ツェナダイオードD9はトランジスタQ2'のゲー
ト−ソース電圧エクスカーションを制限する。トランジ
スタQ1'は信号V0'及びV7'によって制御される。どのよ
うな時であっても信号V0'及びV7'の内の一つのみが
「高」レベルとなり得る。信号V0'は一次電流成分ip1'
を制御し信号V7'は一次電流ip2'を制御する。巻線W1'に
おける一次電流ip'はトランジスタQ1'のソース電極及び
接地H'間に結合された極低値抵抗R31によってサンプル
される。抵抗R31を横切って発生される電圧V31は電流ip
1に比例する。電圧V31は低域通過濾波器202を介して印
加され存在するどのようなスパイクをも除去する。結果
的に得られた低域通過濾波信号V91は図5aに示される。
信号V91は、比較器201において閉ループ式で変化するス
ライシング電圧V10'と比較される。信号V91に関連する
電圧V10'のスライシングレベルは期間T1'及びT2'の長さ
を決定する。比較器201の出力において結果的に得られ
た信号V11'は図5cに例示される。
MOSトランジスタである。トランジスタQ2'は、電圧V4'
より略15V正の電圧V5'によってターンオンされる。トラ
ンジスタQ2'はトランジスタQ4'によってターンオフされ
る。フリップフロップ（FF）200の反転出力において
生成される「高」レベルの信号V14'はトランジスタQ4'
をターンオンさせトランジスタQ2'をターンオフさせ
る。保護ツェナダイオードD9はトランジスタQ2'のゲー
ト−ソース電圧エクスカーションを制限する。トランジ
スタQ1'は信号V0'及びV7'によって制御される。どのよ
うな時であっても信号V0'及びV7'の内の一つのみが
「高」レベルとなり得る。信号V0'は一次電流成分ip1'
を制御し信号V7'は一次電流ip2'を制御する。巻線W1'に
おける一次電流ip'はトランジスタQ1'のソース電極及び
接地H'間に結合された極低値抵抗R31によってサンプル
される。抵抗R31を横切って発生される電圧V31は電流ip
1に比例する。電圧V31は低域通過濾波器202を介して印
加され存在するどのようなスパイクをも除去する。結果
的に得られた低域通過濾波信号V91は図5aに示される。
信号V91は、比較器201において閉ループ式で変化するス
ライシング電圧V10'と比較される。信号V91に関連する
電圧V10'のスライシングレベルは期間T1'及びT2'の長さ
を決定する。比較器201の出力において結果的に得られ
た信号V11'は図5cに例示される。
フリップフロップ（Ｆ−Ｆ）200は、インバータ200a
を介して結合された信号V0'の立ち下がりエッジによっ
てセットされ信号V11'の「高」レベルによってリセット
される。Ｆ−Ｆ 200の非反転出力Ｑにおいて発生され
た出力信号V7'はORゲート113'の入力に印加される。Ｆ
−Ｆ 200の反転出力において生じた信号V14'は抵抗R
5'及びコンデンサC7'に結合されている。抵抗R5'及びコ
ンデンサC7の並列組合せはトランジスタQ4'の切換え特
性を改良する。制御信号V0'が他入力ORゲート113'に印
加される。
を介して結合された信号V0'の立ち下がりエッジによっ
てセットされ信号V11'の「高」レベルによってリセット
される。Ｆ−Ｆ 200の非反転出力Ｑにおいて発生され
た出力信号V7'はORゲート113'の入力に印加される。Ｆ
−Ｆ 200の反転出力において生じた信号V14'は抵抗R
5'及びコンデンサC7'に結合されている。抵抗R5'及びコ
ンデンサC7の並列組合せはトランジスタQ4'の切換え特
性を改良する。制御信号V0'が他入力ORゲート113'に印
加される。
例えば、信号V'0の所定のサイクルの一部分の間、Ｆ
−Ｆ 200はリセットされ、非反転出力信号V7'は「低」
レベルであり、反転出力信号V14'は「高」である。それ
故、トランジスタQ1'及びQ2'はターンオフされトランジ
スタQ4'はターンオンされる。信号V0'は、そのサイクル
の間、「低」から「高」レベルに変化される。信号V0'
におけるこの変化はトランジスタQ1'を導通させ一次電
流ip1'及び信号V91の各々上向傾斜的に増加させる。信
号V0'が「高」レベルにある際に万一信号V91が電圧V10'
のレベルに到達すると、比較器201出力信号V11'は
「高」レベルに達する。
−Ｆ 200はリセットされ、非反転出力信号V7'は「低」
レベルであり、反転出力信号V14'は「高」である。それ
故、トランジスタQ1'及びQ2'はターンオフされトランジ
スタQ4'はターンオンされる。信号V0'は、そのサイクル
の間、「低」から「高」レベルに変化される。信号V0'
におけるこの変化はトランジスタQ1'を導通させ一次電
流ip1'及び信号V91の各々上向傾斜的に増加させる。信
号V0'が「高」レベルにある際に万一信号V91が電圧V10'
のレベルに到達すると、比較器201出力信号V11'は
「高」レベルに達する。
トランジスタQ1'の所定の導通時間の後、信号V0'は再
び「低」レベルに変化し、それは信号V91をゼロにす
る。信号V91か又はゼロであるため、比較器201出力信号
V11'は「低」レベルにある。
び「低」レベルに変化し、それは信号V91をゼロにす
る。信号V91か又はゼロであるため、比較器201出力信号
V11'は「低」レベルにある。
期間T1'を通して、電圧VM'のピークの近傍において、
信号V11'は、信号V0'が「低」レベルに変化する瞬間に
先んじて「高」レベルに達する。その結果、Ｆ−Ｆ 20
0はセットされ得ない。このように、期間T1'を通して、
制御信号V7'は「低」レベルに留まる。期間T1'を通し
て、信号V0'が「低」レベルに変化した後、一次電流ip
1'はゼロとなる。その結果は、期間T1'を通して、電流i
p2'がディスエーブルされる。
信号V11'は、信号V0'が「低」レベルに変化する瞬間に
先んじて「高」レベルに達する。その結果、Ｆ−Ｆ 20
0はセットされ得ない。このように、期間T1'を通して、
制御信号V7'は「低」レベルに留まる。期間T1'を通し
て、信号V0'が「低」レベルに変化した後、一次電流ip
1'はゼロとなる。その結果は、期間T1'を通して、電流i
p2'がディスエーブルされる。
期間T1'の間の状態と対照的に、電圧VM'の期間T2'の
間、信号V91は、信号V0'は「高」レベルでありかつトラ
ンジスタQ1'は導通している、信号V0'の期間の間、電圧
V10'のレベルに到達しない。これは、期間T2'の間は、
入力電圧VM'又はV1'における減少の故に電流ip1'の変化
の率がより小さいためにそうなるのである。期間T2'の
間、信号V0'が「低」レベルに達した際、リセット信号V
11'は依然として「低」レベルにある。それ故、Ｆ−Ｆ
200は、信号V0'の立ち下がりエッジによってセットさ
れる。このように、信号V0'が「低」レベルとなる際、
信号V7'は「高」レベルに変化する。
間、信号V91は、信号V0'は「高」レベルでありかつトラ
ンジスタQ1'は導通している、信号V0'の期間の間、電圧
V10'のレベルに到達しない。これは、期間T2'の間は、
入力電圧VM'又はV1'における減少の故に電流ip1'の変化
の率がより小さいためにそうなるのである。期間T2'の
間、信号V0'が「低」レベルに達した際、リセット信号V
11'は依然として「低」レベルにある。それ故、Ｆ−Ｆ
200は、信号V0'の立ち下がりエッジによってセットさ
れる。このように、信号V0'が「低」レベルとなる際、
信号V7'は「高」レベルに変化する。
トランジスタQ1'導通時間は、信号V0'が「低」となっ
た後にトランジスタQ1'の導通を保持する信号V7'によっ
て決定される。トランジスタQ1'のおける電流は信号V0'
によって制御されることから信号V7'によって制御され
ることへの速い遷移によって妨害されることはない。同
時に、トランジスタQ4'は「低」レベルに達した信号V1
4'によってターンオフされる。トランジスタQ2は即導通
し、ダイオードD1'は非導通となり、ダイオードD7'は導
通となる。入力供給電圧V1'は巻線W1'から切り離されコ
ンデンサC4'における電圧V4'はトランジスタQ2'を介し
て巻線W1'に結合される。期間T2'の間に生ずるサイクル
において、一次電流ip2'は、図5aに破線で示す如く、電
流ip1'に関する時間ギャップ無しに流れ続ける。電圧V9
1は又電圧V91が電圧V10'と等しくなる迄増加する。そこ
で、比較器201出力信号V11'は「高」となり、それはＦ
−Ｆ 200をリセットさせる。トランジスタQ1'はターン
オフされ、トランジスタQ4'はターンオンされ、トラン
ジスタQ2'はターンオフされる。その後、新たなサイク
ルが始まる。その結果は、期間T2'の間、電流ip2'の電
流パルスがコンデンサC4'に充電された電荷から発生さ
れ巻線W1'を介して再循環される。
た後にトランジスタQ1'の導通を保持する信号V7'によっ
て決定される。トランジスタQ1'のおける電流は信号V0'
によって制御されることから信号V7'によって制御され
ることへの速い遷移によって妨害されることはない。同
時に、トランジスタQ4'は「低」レベルに達した信号V1
4'によってターンオフされる。トランジスタQ2は即導通
し、ダイオードD1'は非導通となり、ダイオードD7'は導
通となる。入力供給電圧V1'は巻線W1'から切り離されコ
ンデンサC4'における電圧V4'はトランジスタQ2'を介し
て巻線W1'に結合される。期間T2'の間に生ずるサイクル
において、一次電流ip2'は、図5aに破線で示す如く、電
流ip1'に関する時間ギャップ無しに流れ続ける。電圧V9
1は又電圧V91が電圧V10'と等しくなる迄増加する。そこ
で、比較器201出力信号V11'は「高」となり、それはＦ
−Ｆ 200をリセットさせる。トランジスタQ1'はターン
オフされ、トランジスタQ4'はターンオンされ、トラン
ジスタQ2'はターンオフされる。その後、新たなサイク
ルが始まる。その結果は、期間T2'の間、電流ip2'の電
流パルスがコンデンサC4'に充電された電荷から発生さ
れ巻線W1'を介して再循環される。
図6bは、図5aの電圧V1'の所定の期間における電流ip
1'及びip2'のパルスのピーク又は包絡線を概略的に例示
する。図4,5a乃至5f及び6a乃至6bにおける同様な記号及
び符号は同様な項目及び機能を示す。図5aの電圧V1'の
ピークの近傍で生ずる、図6bの期間T1'の間、電流ip2'
のパルスはディスエーブルされる。他方、その期間の残
りの、期間T2'の間、それらはイネーブルされる。
1'及びip2'のパルスのピーク又は包絡線を概略的に例示
する。図4,5a乃至5f及び6a乃至6bにおける同様な記号及
び符号は同様な項目及び機能を示す。図5aの電圧V1'の
ピークの近傍で生ずる、図6bの期間T1'の間、電流ip2'
のパルスはディスエーブルされる。他方、その期間の残
りの、期間T2'の間、それらはイネーブルされる。
電流ip2'又はis2'を、例えばコンデンサC2'の電流ロ
ーディングの関数として変化させることが望ましい場合
がある。これは、閉ループ式で信号V11'を制御すること
によって達成される。この目的のため、信号V11'は低域
通過濾波器203を介して比較器205の反転入力端子に結合
される。基準電圧204は比較器205の非反転入力端子にお
いて生ずる。比較器205の出力信号205aは抵抗R9を介し
て電流降下切換トランジスタQ5のベースに結合される。
トランジスタQ5のコレクタは抵抗R6及び抵抗R7間の接続
端子に結合される。抵抗R6及びR7は、電圧V3'及びコン
デンサC9間に直列に結合されコンデンサC9を充電する電
流を発生する。トランジスタQ5のコレクタ電流の平均値
は、コンデンサC9において生ずる電圧V10'のレベルを決
定する。このように、コンデンサC9はトランジスタQ5を
介して放電され抵抗R6を介して充電される。安定状態動
作において、電圧V10'は一定である。
ーディングの関数として変化させることが望ましい場合
がある。これは、閉ループ式で信号V11'を制御すること
によって達成される。この目的のため、信号V11'は低域
通過濾波器203を介して比較器205の反転入力端子に結合
される。基準電圧204は比較器205の非反転入力端子にお
いて生ずる。比較器205の出力信号205aは抵抗R9を介し
て電流降下切換トランジスタQ5のベースに結合される。
トランジスタQ5のコレクタは抵抗R6及び抵抗R7間の接続
端子に結合される。抵抗R6及びR7は、電圧V3'及びコン
デンサC9間に直列に結合されコンデンサC9を充電する電
流を発生する。トランジスタQ5のコレクタ電流の平均値
は、コンデンサC9において生ずる電圧V10'のレベルを決
定する。このように、コンデンサC9はトランジスタQ5を
介して放電され抵抗R6を介して充電される。安定状態動
作において、電圧V10'は一定である。
コンデンサC2'において電流ローディングにおける増
加が生ずるとする。それ故、抵抗R31における電流ip1'
の及び電圧V31のピーク振幅が増加する。それ故、信号V
11'のパルス幅が増加する。信号V11'のパルス幅増加す
る際、低域通過濾波器203の出力電圧203aはより大きく
なる。電圧203aが電圧204を越える際、比較器205の出力
電圧205aは「低」レベルになる。その結果は、トランジ
スタQ5は、例えば信号V0'の所定の期間の間のより長い
期間、ターンオフされる。このように、トランジスタQ5
における平均電流は減少する。それ故、電圧V10'のレベ
ルは増加する。この方法では、電流ip2'の各パルスのピ
ークレベルは、負荷によりエネルギを送る様に増加す
る。
加が生ずるとする。それ故、抵抗R31における電流ip1'
の及び電圧V31のピーク振幅が増加する。それ故、信号V
11'のパルス幅が増加する。信号V11'のパルス幅増加す
る際、低域通過濾波器203の出力電圧203aはより大きく
なる。電圧203aが電圧204を越える際、比較器205の出力
電圧205aは「低」レベルになる。その結果は、トランジ
スタQ5は、例えば信号V0'の所定の期間の間のより長い
期間、ターンオフされる。このように、トランジスタQ5
における平均電流は減少する。それ故、電圧V10'のレベ
ルは増加する。この方法では、電流ip2'の各パルスのピ
ークレベルは、負荷によりエネルギを送る様に増加す
る。
SMPSをターニングオンする際及び安定状態動作の前
に、電圧V10'は不確定であり、超過的な電流が流れるこ
とを許容する安定状態におけるより高い２又は３ボルト
になり得る。それ故、コンデンサC9が、ダイオードD10
を介した抵抗R1及び抵抗R2を含む電圧分割器に結合され
る。電源のスイッチオンにおいて、電圧V4'はゼロであ
りダイオードは接地電位に結合される。その結果、電圧
V10'は0.6Vを超え得ない。電源が動作し始めると、電圧
V4'は増加する。抵抗R2に亘る電圧レベルも増加し、も
って電圧V10'が増加することを許容する。抵抗R1及びR2
を含む分圧器は、電圧V4'がその公称値に達する際ダオ
ードD10をカットオフとする。
に、電圧V10'は不確定であり、超過的な電流が流れるこ
とを許容する安定状態におけるより高い２又は３ボルト
になり得る。それ故、コンデンサC9が、ダイオードD10
を介した抵抗R1及び抵抗R2を含む電圧分割器に結合され
る。電源のスイッチオンにおいて、電圧V4'はゼロであ
りダイオードは接地電位に結合される。その結果、電圧
V10'は0.6Vを超え得ない。電源が動作し始めると、電圧
V4'は増加する。抵抗R2に亘る電圧レベルも増加し、も
って電圧V10'が増加することを許容する。抵抗R1及びR2
を含む分圧器は、電圧V4'がその公称値に達する際ダオ
ードD10をカットオフとする。
図７は、本発明の他の面を使用し、折衷技術を利用し
たSMPS100"を例示する。図8a乃至8bは図７のSMPS 100"
の動作を説明するのに役に立つ波形を例示する。図７及
び8a乃至8bにおいて記号（”）が付加されていることを
除いて、図1,4,7及び8a乃至8bにおける同様の記号及び
符号は同様の項目及び機能を示す。図７において、スイ
ッチS1は、例えば図１のトランジスタQ1の機能を果た
し、図７のスイッチS2は図１のトランジスタQ2の機能を
果たす。
たSMPS100"を例示する。図8a乃至8bは図７のSMPS 100"
の動作を説明するのに役に立つ波形を例示する。図７及
び8a乃至8bにおいて記号（”）が付加されていることを
除いて、図1,4,7及び8a乃至8bにおける同様の記号及び
符号は同様の項目及び機能を示す。図７において、スイ
ッチS1は、例えば図１のトランジスタQ1の機能を果た
し、図７のスイッチS2は図１のトランジスタQ2の機能を
果たす。
図７のコンデンサC4"は、図１又は４に示す如くトラ
ンスを介してでなく主供給電圧VM"から直接充電され
る。それ故、図７の主電流iM"は二つの電流ip1"及びi4
の合計に等しい。電流ip1"は基本周波数において正弦波
である。コンデンサC4"は、主電圧VM"のピークの間での
み充電される。このように、電流i4は狭い、非正弦波電
流パルスを含む。
ンスを介してでなく主供給電圧VM"から直接充電され
る。それ故、図７の主電流iM"は二つの電流ip1"及びi4
の合計に等しい。電流ip1"は基本周波数において正弦波
である。コンデンサC4"は、主電圧VM"のピークの間での
み充電される。このように、電流i4は狭い、非正弦波電
流パルスを含む。
コンデンサC4"に充電されたエネルギが、巻線W1"の一
次電流ip"の一部分のみを供給するのに使用されるた
め、電流i4のピーク値は低い。電力消費の略65％が電流
ip1"によって得られ35％が電流ip2"によって得られる。
電流iM"の結果的に得られる電流波形は図8bに示され
る。都合良く、電流波形の３次高調波は、コンデンサC
1"が非常に大きい容量を有した場合そうなったであろう
ものの略30％にすぎない。第５高調波も又減少される。
図７における制御回路101"は、図１の“電流インタリー
ビング”のタイプ、又は図４の“電流重ね合わせ”のタ
イプのものであっても良い。
次電流ip"の一部分のみを供給するのに使用されるた
め、電流i4のピーク値は低い。電力消費の略65％が電流
ip1"によって得られ35％が電流ip2"によって得られる。
電流iM"の結果的に得られる電流波形は図8bに示され
る。都合良く、電流波形の３次高調波は、コンデンサC
1"が非常に大きい容量を有した場合そうなったであろう
ものの略30％にすぎない。第５高調波も又減少される。
図７における制御回路101"は、図１の“電流インタリー
ビング”のタイプ、又は図４の“電流重ね合わせ”のタ
イプのものであっても良い。
図１及び７の構成の性能間の比較は、主供給電圧が交
流220V、入力電力が150W、出力電圧、例えばV2又はV2"
が直流150Vである際、次の様な結果となる。図１の構成
においては、Armsにおける電流iMの高調波含有量は50Hz
において0.72であり、150Hzにおいて0.05であり、250Hz
において0.038であり、350Hzにおいて0.024である。力
率は0.96であり、効率は0.72であり脈動電圧は1Vであ
る。図７の構成においては、Armsにおける電流iMの高調
波含有量は50Hzにおいて0.72であり、150Hzにおいて0.1
8であり、250Hzにおいて0.126であり、350Hzにおいて0.
09である。力率は0.92であり、効率は0.78であり脈動電
圧は0.8Vである。
流220V、入力電力が150W、出力電圧、例えばV2又はV2"
が直流150Vである際、次の様な結果となる。図１の構成
においては、Armsにおける電流iMの高調波含有量は50Hz
において0.72であり、150Hzにおいて0.05であり、250Hz
において0.038であり、350Hzにおいて0.024である。力
率は0.96であり、効率は0.72であり脈動電圧は1Vであ
る。図７の構成においては、Armsにおける電流iMの高調
波含有量は50Hzにおいて0.72であり、150Hzにおいて0.1
8であり、250Hzにおいて0.126であり、350Hzにおいて0.
09である。力率は0.92であり、効率は0.78であり脈動電
圧は0.8Vである。
図１における電流インタリービング技術は特に例えば
100W未満の電力定格を有するSMPSに適する。他方、電流
重ね合わせ技術はより高い電力定格を有するSMPSに適す
る。
100W未満の電力定格を有するSMPSに適する。他方、電流
重ね合わせ技術はより高い電力定格を有するSMPSに適す
る。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/537 H02M 3/28
Claims (3)
- 【請求項１】交流、主供給電圧の電源と； インダクタンスと； 前記主電源に結合され切換信号に応答して前記インダク
タンスに前記主供給電圧の周波数より実質的に高い周波
数の第１の複数の電流パルスを発生する第１の切換手段
よりなり、前記主供給電圧のピークから離れた所定の期
間の第１の部分の間、前記主供給電圧が減少する際、そ
の減少によって前記第１の複数の電流パルスの振幅及び
前記主電源から供給される主供給電流のレベルの同時の
減少が引き起こされる構成とされ； 更に前記第１の切換手段に同期し前記インダクタンスに
結合され前記インダクタンスに前記主供給電圧の周波数
よりも実質的に高い前記周波数の第２の複数の電流パル
スを発生し、該第２の複数の電流パルスは少なくとも前
記主供給電圧の前記所定の期間の前記第１の部分の間に
発生される構成とされた第２の切換手段と； 負荷回路と； 前記第１及び第２の複数の電流パルスに応答して前記負
荷回路に出力供給電圧及び出力供給電流を生じさせる手
段とよりなるスイッチモード電源。 - 【請求項２】交流、主供給電圧の電源と； フライバックトランスと； 前記主電源に結合され前記主供給電圧を整流し前記トラ
ンスの第１の巻線に第１の整流供給電圧を生じさせ、も
って前記整流供給電圧が前記主供給電圧の周波数及びそ
の低次高調波に関する低域通過濾波無しに生じさせられ
る、整流器と； 前記主供給電圧の周波数より実質的に高い周波数の切換
信号に応答して前記第１の巻線に第１の複数の電流パル
スを発生する第１の切換手段と； 第２の供給電圧を発生する手段と； 前記トランスと結合され前記第１の切換手段と同期され
前記第２の整流供給電圧を前記トランスに結合し前記第
１の整流供給電圧を前記トランスに結合しないようにし
て前記切換信号の所定の期間の間に前記第２の整流供給
電圧から第２の複数の電流パルスを前記トランスに発生
し、もって前記第１の複数の電流パルスの所定の電流パ
ルス及び前記第２の複数の電流パルスの所定の電流パル
スが発生されるよう構成し、前記第１及び第２の複数の
電流パルスは前記トランスを介して負荷回路にトランス
結合され前記負荷回路に出力供給電圧及び出力供給電流
を生じさせる構成の、第２の切換手段とよりなるスイッ
チモード電源。 - 【請求項３】交流主供給電圧及び交流主供給電流の電源
と； 該主電源に結合されたインダクタンスに前記主供給電圧
の周波数より実質的に高い周波数の第１の複数の電流パ
ルスを発生する第１の切換手段よりなり、前記電流パル
スは整流器を介してスイッチモード電源の出力に結合さ
れ整流出力供給電流の第１の部分を発生し、前記第１の
複数の電流パルスは前記主供給電圧のある期間に前記主
供給電圧にしたがって且つ前記主電源に関連する力率を
増加させるように変化する振幅を有する構成とされ； 更に濾波コンデンサと； 前記主電源と前記コンデンサとに結合され、前記主供給
電圧を整流し該主供給電圧の周波数に関連し且つ前記第
１の複数の電流パルスのそれよりも実質的に低い周波数
の低周波数の第２の複数の電流パルスを前記コンデンサ
に生じさせて該コンデンサの端子に整流第２供給電圧を
発生する整流器と； 前記インダクタンスに前記主供給電圧の周波数より実質
的に高い周波数の第３の複数の電流パルスを発生し、該
第３の複数の電流パルスは整流器を介してスイッチモー
ド電源の出力に結合されてスイッチモード電源の出力に
おける脈動成分を減少させるように前記整流出力供給電
流の第２の部分を発生する、第２の切換手段とよりなる
スイッチモード電源。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB919112727A GB9112727D0 (en) | 1991-06-13 | 1991-06-13 | Single conversion high power factor switchmode power supply |
| GB9112727.4 | 1991-06-13 | ||
| GB9201701.1 | 1992-01-27 | ||
| GB929201701A GB9201701D0 (en) | 1992-01-27 | 1992-01-27 | Single converter high power factor switched mode power supply |
| PCT/US1992/003439 WO1992022954A1 (en) | 1991-06-13 | 1992-04-30 | Switch mode power supply with reduced input current distortion |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06508257A JPH06508257A (ja) | 1994-09-14 |
| JP3305317B2 true JP3305317B2 (ja) | 2002-07-22 |
Family
ID=26299070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51091892A Expired - Fee Related JP3305317B2 (ja) | 1991-06-13 | 1992-04-30 | 低減された入力電流歪みを有するスイッチモード電源 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5402330A (ja) |
| EP (1) | EP0588843B1 (ja) |
| JP (1) | JP3305317B2 (ja) |
| KR (1) | KR100266724B1 (ja) |
| DE (1) | DE69206801T2 (ja) |
| ES (1) | ES2083745T3 (ja) |
| MY (1) | MY111399A (ja) |
| TR (1) | TR27547A (ja) |
| WO (1) | WO1992022954A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9219663D0 (en) * | 1992-09-17 | 1992-10-28 | Rca Thomson Licensing Corp | Switch mode power supply with low input current distortion |
| JPH0680385U (ja) * | 1993-04-27 | 1994-11-08 | サンケン電気株式会社 | スイッチング電源装置 |
| JP2750072B2 (ja) * | 1993-07-27 | 1998-05-13 | 松下電工株式会社 | 電力変換装置 |
| US5761057A (en) * | 1995-03-09 | 1998-06-02 | Thomson Consumer Electronics, Inc. | Switched mode power supply with synchronous preconverter |
| US5940147A (en) * | 1995-06-01 | 1999-08-17 | U.S. Philips Corporation | Power supply synchronization |
| US5804926A (en) * | 1996-04-08 | 1998-09-08 | Raytheon Company | Lighting circuit that includes a comparison of a "flattened" sinewave to a full wave rectified sinewave for control |
| DE19747801A1 (de) * | 1997-10-30 | 1999-05-06 | Thomson Brandt Gmbh | Schaltnetzteil |
| US6069800A (en) * | 1998-07-31 | 2000-05-30 | Astec International Limited | Line harmonic correcting flyback power converter |
| US6072706A (en) * | 1999-01-19 | 2000-06-06 | Proton Electronic Industrial Co., Ltd. | Switching type AC adapter |
| WO2006106040A1 (de) * | 2005-04-08 | 2006-10-12 | SIEMENS AKTIENGESELLSCHAFT öSTERREICH | Verfahren zum betreiben eines schaltnetzteils mit rückspeisung primärseitiger streuenergie |
| US8390297B2 (en) * | 2009-10-02 | 2013-03-05 | Semiconductor Components Industries, Llc | Ground fault circuit interrupter and method |
| US8598737B2 (en) | 2010-12-13 | 2013-12-03 | Light-Based Technologies Incorporated | Synchronous switching power supply |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4109307A (en) * | 1977-05-04 | 1978-08-22 | Gte Sylvania Incorporated | High power factor conversion circuitry |
| US4315305A (en) * | 1979-09-12 | 1982-02-09 | Borg-Warner Corporation | Controlled D-C power supply |
| US4302717A (en) * | 1980-02-04 | 1981-11-24 | Fairchild Camera And Instrument Corp. | Power supply with increased dynamic range |
| NL8105160A (nl) * | 1981-11-16 | 1983-06-16 | Philips Nv | Schakeling voor het omzetten van een ingangsgelijkspanning in een uitgangsgelijkspanning. |
| NL8105159A (nl) * | 1981-11-16 | 1983-06-16 | Philips Nv | Schakeling voor het omzetten van een ingangsgelijkspanning in een uitgangsgelijkspanning. |
| JPS58141680A (ja) * | 1982-02-17 | 1983-08-23 | Matsushita Electric Ind Co Ltd | スイツチング式直流安定化電源装置 |
| US4459651A (en) * | 1982-07-01 | 1984-07-10 | Honeywell Information Systems Inc. | Regulated flyback power supply using a combination of frequency and pulse width modulation |
| JPS59128128A (ja) * | 1983-01-13 | 1984-07-24 | Matsushita Electric Works Ltd | 積載方法 |
| KR900004956B1 (ko) * | 1985-04-05 | 1990-07-12 | 니뽕 빅터 가부시끼 가이샤 | 텔레비젼 수상기 및 그 전원회로 |
| NL8502338A (nl) * | 1985-08-26 | 1987-03-16 | Philips Nv | Geschakelde voedingsspanningsschakeling met twee toestanden. |
| US4680511A (en) * | 1986-03-28 | 1987-07-14 | Rca Corporation | Video apparatus for generating a conductively isolated control signal |
| US4761723A (en) * | 1987-02-27 | 1988-08-02 | Rca Licensing Corporation | Power supply regulator for television |
| DE3733474A1 (de) * | 1987-09-30 | 1989-04-20 | Thomson Brandt Gmbh | Schaltnetzteil |
| GB8805759D0 (en) * | 1988-03-10 | 1988-04-07 | Rca Licensing Corp | Switched-mode power supply with secondary to primary control |
| DE3808863A1 (de) * | 1988-03-17 | 1989-09-28 | Philips Patentverwaltung | Stromversorgungsanordnung |
| CA2019525C (en) * | 1989-06-23 | 1995-07-11 | Takuya Ishii | Switching power supply device |
| US5161241A (en) * | 1989-09-13 | 1992-11-03 | Matsushita Electric Industrial Co., Ltd. | CRT power supply apparatus having synchronized high and low voltage power supply switching circuits |
| KR920000347Y1 (ko) * | 1989-12-29 | 1992-01-15 | 삼성전자 주식회사 | 두 출력의 smps 콘트롤 회로 |
| US5010281A (en) * | 1990-04-30 | 1991-04-23 | Rca Licensing Corporation | High voltage stabilization circuit for video display apparatus |
| DE4025322A1 (de) * | 1990-08-10 | 1992-02-13 | Thomson Brandt Gmbh | Netzbetriebene phasenanschnitt-steuerschaltung |
| US5189600A (en) * | 1991-12-19 | 1993-02-23 | North American Philips Corporation | Combined power supply for main and stand-by power |
| US5349516A (en) * | 1992-09-17 | 1994-09-20 | Rca Thomson Licensing Corporation | Switch mode power supply with reduced input current distortion |
-
1992
- 1992-04-30 DE DE69206801T patent/DE69206801T2/de not_active Expired - Fee Related
- 1992-04-30 KR KR1019930703816A patent/KR100266724B1/ko not_active IP Right Cessation
- 1992-04-30 EP EP92911180A patent/EP0588843B1/en not_active Expired - Lifetime
- 1992-04-30 JP JP51091892A patent/JP3305317B2/ja not_active Expired - Fee Related
- 1992-04-30 ES ES92911180T patent/ES2083745T3/es not_active Expired - Lifetime
- 1992-04-30 WO PCT/US1992/003439 patent/WO1992022954A1/en active IP Right Grant
- 1992-06-05 MY MYPI92000967A patent/MY111399A/en unknown
- 1992-06-09 TR TR00527/92A patent/TR27547A/xx unknown
-
1994
- 1994-06-23 US US08/264,583 patent/US5402330A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| ES2083745T3 (es) | 1996-04-16 |
| TR27547A (tr) | 1995-06-07 |
| KR940701600A (ko) | 1994-05-28 |
| EP0588843A1 (en) | 1994-03-30 |
| WO1992022954A1 (en) | 1992-12-23 |
| KR100266724B1 (ko) | 2000-09-15 |
| US5402330A (en) | 1995-03-28 |
| MY111399A (en) | 2000-04-29 |
| DE69206801T2 (de) | 1996-08-22 |
| EP0588843B1 (en) | 1995-12-13 |
| DE69206801D1 (de) | 1996-01-25 |
| JPH06508257A (ja) | 1994-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3260024B2 (ja) | 電源回路 | |
| US5349516A (en) | Switch mode power supply with reduced input current distortion | |
| US20200403497A1 (en) | Control circuit and method of a switching power supply | |
| US7821801B2 (en) | Power factor correction method for AC/DC converters and corresponding converter | |
| US6069800A (en) | Line harmonic correcting flyback power converter | |
| JP4317881B2 (ja) | 電源 | |
| US5181159A (en) | AC to DC converter having an enhanced power factor | |
| JP4443622B2 (ja) | 電源 | |
| JP3305317B2 (ja) | 低減された入力電流歪みを有するスイッチモード電源 | |
| JPH07177745A (ja) | スイッチングレギュレータ | |
| JP3455253B2 (ja) | スイッチモード電源 | |
| US4176304A (en) | Regulating television horizontal deflection arrangement | |
| EP1511173B1 (en) | Power conversion apparatus and dead time generator | |
| US6597589B2 (en) | Power converter | |
| JP3480283B2 (ja) | 電源装置 | |
| JPH10225119A (ja) | スイッチング電源 | |
| WO1989005057A1 (en) | High frequency rectifier with sinusshaped primary current | |
| JP3339558B2 (ja) | 電力変換装置 | |
| JPH104684A (ja) | スイッチング電源装置 | |
| JPH0731155A (ja) | インバータ装置 | |
| JPH09154277A (ja) | スイッチング電源装置 | |
| JPH0547464A (ja) | 同期型スイツチング回路 | |
| JPH08251924A (ja) | 交流直流変換電源回路 | |
| JPH0678542A (ja) | 力率改善電源装置 | |
| JPH044832B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100510 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |