JP3303227B2 - AuSn多層ハンダ - Google Patents
AuSn多層ハンダInfo
- Publication number
- JP3303227B2 JP3303227B2 JP15268396A JP15268396A JP3303227B2 JP 3303227 B2 JP3303227 B2 JP 3303227B2 JP 15268396 A JP15268396 A JP 15268396A JP 15268396 A JP15268396 A JP 15268396A JP 3303227 B2 JP3303227 B2 JP 3303227B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film layer
- layer
- solder
- ausn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Die Bonding (AREA)
Description
ンダに関し、特に、発光素子、受光素子その他の光半導
体素子を実装基板上にボンディングするに使用するAu
Sn多層ハンダに関する。
はAuより成る薄膜層およびSnより成る薄膜層を交互
に積層して形成した多層ハンダの従来例を説明する断面
図である。図2において、10は多層ハンダの最上層を
構成するAu薄膜層である。20はSn薄膜層、30は
Au薄膜層、40は多層ハンダの最下層を構成するCr
薄膜層である。50は多層ハンダが形成されるSiより
成る実装基板を示す。この多層ハンダは、真空蒸着法或
はスパッタリング法その他の薄膜形成方法を採用して光
半導体素子を実装する実装基板50表面に成膜して構成
される。即ち、先ず最下層のCr薄膜層40を実装基板
50表面に成膜し、次いで中間層であるAu薄膜層30
およびSn薄膜層20をこの順に成膜し、最後に最上層
であるAu薄膜層10をSn薄膜層20表面に成膜して
構成される。なお、最下層のCr薄膜層40は接着層を
構成し、AuSn多層ハンダを構成する最下層のAu薄
膜層30と実装基板50との間の接着性を高めると共
に、実装基板50を構成するSiがAuSn多層ハンダ
を構成する薄膜層へ拡散することを抑制している。最上
層のAu薄膜層10はAuSn多層ハンダを構成するハ
ンダがボンディングに際して酸化されることを防止する
層である。
ダは3層構造を有し、その全体の厚さは1.5μm程度
のものである。従って、多層ハンダを構成する薄膜層1
枚の厚さは比較的に厚い。これら薄膜層の厚さは、図2
に記載される通り、Au薄膜層10は2000Å、Sn
薄膜層20は6000Å、Au薄膜層30は7000Å
とされている。なお、バリア層であるCr薄膜層40は
3000Åとされている。
多層ハンダは、半導体レーザの如き光半導体素子を実装
基板50上にボンディングする際に、Au薄膜層30お
よびSn薄膜層20が溶融する過程において、AuSn
が合金化する以前に、表面から酸化が進行してハンダが
劣化することがある。これはボンディングに際してハン
ダが酸化されることを防止する層として最上層のAu薄
膜10が形成されているにも関わらず、このAu薄膜1
0が中間層のSn薄膜層20の層の表面粗さを被覆しき
れていないがために、Au薄膜10表面にAuと比較し
てより酸化され易いSnがところどころ露出することに
起因して発生する。
さを改善し、このSn薄膜層表面を酸化し難いAu薄膜
層により充分に覆うことにより上述の問題を解消した多
層ハンダを提供するものである。
層5、7、9、11とSn薄膜層6、8、10とを交互
に成膜積層したAuSn多層ハンダにおいて、多層ハン
ダの最上層はAu薄膜層5により構成され、Sn薄膜層
はこれをバルク密度換算で3000Å以下の膜厚に成膜
し、Au薄膜層およびSn薄膜層はそれぞれほぼ同程度
の膜厚に成膜され、Au薄膜層およびSn薄膜層はAu
が80重量%のハンダ共晶混合物を構成するものである
AuSn多層ハンダを構成した。
形成し、接着層12にAu薄膜層とSn薄膜層とを交互
に成膜積層したAuSn多層ハンダを構成した。また、
接着層はTi、Cr、或はMoにより構成されるもので
あるAuSn多層ハンダを構成した。更に、接着層はT
iより成る第1接着層と、Pd、Pt或はNiより成る
第2接着層とにより構成されるものであるAuSn多層
ハンダを構成した。
表面に成膜されるAu薄膜層4を含めて実装基板13側
のAu薄膜層およびSn薄膜層を総合したハンダ共晶混
合物の平均組成をAuが80重量%のAuSn共晶混合
物とする膜厚に設定したAuSn多層ハンダを構成し
た。
ディングするに際して、ハンダの合金化以前の酸化に起
因するハンダの劣化を防止するには、先ず、第1に、S
n薄膜層の厚さを薄くする。即ち、薄膜形成方法により
Sn薄膜層を成膜する場合、成膜が進行して膜厚が増大
するにつれてSn薄膜層の表面粗さは粗くなる。このこ
とからSn薄膜層の厚さを薄く成膜することにより、そ
れだけSn薄膜層の表面粗さを改善することができ、S
n薄膜層の表面全面をSn薄膜層と比較して酸化され難
いAu薄膜層により確実に被覆することができるに到
る。そして、Sn薄膜層の厚さを薄くすることはハンダ
溶融時の合金化の速度を向上してボンディングに要する
時間を短縮することにもなり、それだけハンダの酸化に
曝される時間を短縮することとなってボンディングを実
施する上において好適である。この効果を奏するには、
Sn薄膜層の厚さをバルク密度換算で3000Å以下に
成膜する。なお、バルク密度換算とは、バルク密度にな
い膜はバルク密度に換算してという意味である。
に、第2に、多層ハンダを複数のAu薄膜層および複数
のSn薄膜層により構成し、Au薄膜層およびSn薄膜
層それぞれについて、薄膜層の厚さに極端な差異を設け
ずほぼ同程度の膜厚に成膜する。即ち、Au薄膜層或は
Sn薄膜層を成膜するに際して、成膜される薄膜は成膜
されるべき元となる薄膜層の表面を起点として薄膜層の
成長を開始するところから、成膜されるべき元となる薄
膜層の粗さが粗いと、この粗さを更に拡大した表面粗さ
の薄膜層が成膜形成されることとなる。従って、Sn薄
膜層の厚さを薄く成膜してその表面粗さを小さくし、こ
の表面に比較的滑らかで平坦な膜に成膜され易いAuを
成膜してSn薄膜層の表面を被覆して、Sn薄膜層の粗
さをAu薄膜層により埋めることによりより平坦なAu
薄膜層の面が形成される。そして、この平坦なAu薄膜
層の面に、更に、厚さが薄い表面粗さを小さくしたSn
薄膜層を成膜し、これにAuを成膜してSn薄膜層の表
面を被覆してSn薄膜層の粗さをAu薄膜層により埋め
るという工程を複数工程繰り返すことにより、複数の薄
膜層を重ねるにつれてその下地の層の粗さを更に粗くす
ることは避けられる。最終的に、最上層をより平坦なA
u薄膜層の面として最終のSn薄膜層の表面をAu薄膜
層により完全に被覆することができる。
る。図1において、1は半導体レーザを示し、13は半
導体レーザ1が実装される実装基板を示す。実装基板1
3はSiにより構成される。この実装基板13に半導体
レーザ1をボンディングする場合、先ず、実装基板13
に、真空蒸着法或はスパッタリング法その他の薄膜形成
方法によりCr、AuおよびSnの薄膜層が成膜され、
AuSn多層ハンダを構成する。そして、半導体レーザ
1に、Ti、PtおよびAuの薄膜層が成膜される。
ンダについて詳細に説明するに、5は多層ハンダの最上
層を構成するAu薄膜層であり、その厚さを2000Å
としている。6はその厚さを2400ÅとするSn薄膜
層、7はその厚さを1900ÅとするAu薄膜層、8は
その厚さを2400ÅとするSn薄膜層、9はその厚さ
を2000ÅとするAu薄膜層、10はその厚さを24
00ÅとするSn薄膜層であり、11はその厚さを19
00ÅとするAu薄膜層である。なお、接着層であるC
r薄膜層12は3000Åとされている。
或はMoより成る薄膜層とすることができる。第1の接
着層をTiにより構成する場合は、Tiは特に低温にお
いてAu薄膜層11との間で化合物を生成し、その接着
性を劣化させる性質があるので、その化合物の生成を抑
制するPd、Pt或はNiより成る第2の薄膜層をTi
薄膜層とAu薄膜層11との間に形成するのが好まし
い。
ついて説明するに、4は多層ハンダの半導体レーザ1側
からみて最上層を構成するAu薄膜層であり、その厚さ
を3000Åとしている。3はその厚さを1000Åと
するPt薄膜層であり、2はその厚さを1000Åとす
るTi薄膜層であり、上述した第1の接着層および第2
の接着層より成る接着層を構成している。これらの薄膜
層により半導体レーザ1の電極が構成される。この場
合、Au薄膜層4は、半導体レーザ1を実装基板13に
実装するに際して多層ハンダの成分ともなる層である。
半導体レーザ1とAu薄膜層4との間に接着層としてT
i薄膜層およびPt薄膜層3を介在させることにより半
導体レーザ1の電極全体の強度を強固にすることができ
る。
の厚さを薄く形成して表面粗さを抑え、Sn薄膜層の表
面をAu薄膜層により完全に被覆することができるの
で、酸化し難く良好なボンディングを行なうことができ
る。また、AuSn多層ハンダをAu80重量%のAu
Sn共晶混合物により構成することにより、AuSn両
成分はAu80重量%のAuSn共晶点である280℃
の低温において同時に溶融し、良好な濡れ性を維持す
る。更に、Sn薄膜層の厚さが薄いので、ハンダ溶融時
の合金化の速度を向上してボンディングに要する時間を
短縮することができる。
成する薄膜層の実際の膜厚は、実層される半導体レーザ
1側にもAu薄膜層4が形成されているところから、こ
れをも含めて半導体レーザ1側のAu薄膜層4と実装基
板13側のAu薄膜層およびSn薄膜層を総合したハン
ダ合金の平均組成を、Auが80重量%のAuSn共晶
混合物とする膜厚に設定される。
基板にAu薄膜層とSn薄膜層とを交互に成膜積層した
AuSn多層ハンダを、多層ハンダの最上層はAu薄膜
層により構成され、Sn薄膜層はこれをバルク密度換算
で3000Å以下の薄い膜厚に成膜し、Au薄膜層およ
びSn薄膜層はそれぞれほぼ同程度の膜厚に成膜され、
Au薄膜層およびSn薄膜層はAuが80重量%のハン
ダ共晶混合物を構成するものとすることにより、AuS
n多層ハンダの溶融時に生起する溶融ハンダの合金化以
前の酸化を防止することができる。
はハンダ溶融時の合金化の速度を向上してボンディング
に要する時間を短縮することにもなり、それだけハンダ
の酸化に曝される時間を短縮することとなってボンディ
ングを実施する上において好適である。また、複数の薄
膜層を重ねるにつれてその下地の層の粗さを更に粗くす
ることは避けられ、最終的に、最上層をより平坦なAu
薄膜層の面として最終のSn薄膜層の表面をAu薄膜層
により完全に被覆することができる。
n共晶点である280℃の低温において同時に溶融し、
溶融時に良好な濡れ性を維持することができる。
Claims (1)
- 【請求項1】 実装基板にAu薄膜層とSn薄膜層とを
交互に成膜積層したAuSn多層ハンダと、上記実装基
板に実装されるべき半導体素子の端子表面に成膜される
Au薄膜層において、 上記AuSn多層ハンダの最上層はAu薄膜層により構
成され、上記AuSn多層ハンダのAu薄膜層は2000Å又は
1900Åの膜厚に成膜し、 上記AuSn多層ハンダのSn薄膜層は2400Åの膜
厚に成膜し、 上記AuSn多層ハンダのAu薄膜層とSn薄膜層及び
上記半導体素子の端子表面のAu薄膜層は、溶融時にA
uが80重量%の共晶ハンダとなる、 ことを特徴とするAuSn多層ハンダ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15268396A JP3303227B2 (ja) | 1996-06-13 | 1996-06-13 | AuSn多層ハンダ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15268396A JP3303227B2 (ja) | 1996-06-13 | 1996-06-13 | AuSn多層ハンダ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH106073A JPH106073A (ja) | 1998-01-13 |
JP3303227B2 true JP3303227B2 (ja) | 2002-07-15 |
Family
ID=15545844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15268396A Expired - Fee Related JP3303227B2 (ja) | 1996-06-13 | 1996-06-13 | AuSn多層ハンダ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3303227B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9136232B2 (en) | 2011-10-06 | 2015-09-15 | Omron Corporation | Method for bonding wafers and structure of bonding part |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4593717B2 (ja) * | 2000-02-23 | 2010-12-08 | 京セラ株式会社 | 回路基板及びそれを用いた回路装置 |
DE60142119D1 (de) | 2000-10-02 | 2010-06-24 | Asahi Kasei Emd Corp | Teilchen einer funktionellen metalllegierung. |
JP5188021B2 (ja) * | 2005-12-16 | 2013-04-24 | シチズンファインテックミヨタ株式会社 | ハンダ膜及びその形成方法 |
EP2541593B1 (en) * | 2011-06-30 | 2019-04-17 | Rohm Co., Ltd. | Laminated high melting point soldering layer |
US8513806B2 (en) * | 2011-06-30 | 2013-08-20 | Rohm Co., Ltd. | Laminated high melting point soldering layer formed by TLP bonding and fabrication method for the same, and semiconductor device |
JP7025074B1 (ja) * | 2021-06-30 | 2022-02-24 | 株式会社半導体熱研究所 | 接合部材 |
-
1996
- 1996-06-13 JP JP15268396A patent/JP3303227B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
C.H.Lee,et,al,Study of Ni as a barrier metal in AuSn soldering aoolication fo laser chip/submount assembly,Journal of Applied Physics,米国,1992年10月15日,72(8),p.3808−3815 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9136232B2 (en) | 2011-10-06 | 2015-09-15 | Omron Corporation | Method for bonding wafers and structure of bonding part |
Also Published As
Publication number | Publication date |
---|---|
JPH106073A (ja) | 1998-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0542475B1 (en) | Bonding method using solder composed of multiple alternating gold and tin layers | |
US20080271908A1 (en) | Hermetic Sealing Cap, Method of Manufacturing Hermetic Sealing Cap and Electronic Component Storage Package | |
JPH05315338A (ja) | 半導体チップ | |
JP7248774B2 (ja) | 半導体チップを基板の上に固定する方法および電子構成素子 | |
JP3303227B2 (ja) | AuSn多層ハンダ | |
EP1006535B1 (en) | Ceramic electronic part | |
JP2006062930A (ja) | セラミックと金属との接合体及びその製造方法 | |
JP3718380B2 (ja) | はんだ接続構造を有する回路装置およびその製造方法 | |
JP4537877B2 (ja) | セラミックス配線基板とそれを用いた半導体装置 | |
JPH06176903A (ja) | Cr系サーメット薄膜の電極構造 | |
JP2691145B2 (ja) | セラミック基板構造体 | |
EP0904887A1 (en) | Gold plated solder material and method of fluxless soldering using said solder | |
JPH0146228B2 (ja) | ||
JPS5936425B2 (ja) | 中間層を有するリ−ドフレ−ム構造 | |
JP4000877B2 (ja) | チップ型半導体素子とその製造方法 | |
WO2001076335A1 (en) | Mounting structure of electronic device and method of mounting electronic device | |
JP2000269010A (ja) | チップ抵抗器の製造方法及びチップ抵抗器 | |
JP2023155790A (ja) | 半導体装置およびその製造方法 | |
JP2002158249A (ja) | 金はんだを含むインジウム半導体装置用の接点とその製造方法 | |
JP3265814B2 (ja) | バンプ電極を有する回路基板 | |
JPH0845938A (ja) | 半導体装置及びその製造方法 | |
JPS61156823A (ja) | 半導体装置 | |
JPH07115185A (ja) | 半導体の電極 | |
JP2007275917A (ja) | 表面処理膜及びそれを用いたはんだ付方法 | |
JPS62163335A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020319 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080510 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100510 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |