JP3302927B2 - Solid-state imaging device and driving method thereof - Google Patents

Solid-state imaging device and driving method thereof

Info

Publication number
JP3302927B2
JP3302927B2 JP18844698A JP18844698A JP3302927B2 JP 3302927 B2 JP3302927 B2 JP 3302927B2 JP 18844698 A JP18844698 A JP 18844698A JP 18844698 A JP18844698 A JP 18844698A JP 3302927 B2 JP3302927 B2 JP 3302927B2
Authority
JP
Japan
Prior art keywords
read
vertical
vertical pixel
time
pixel line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18844698A
Other languages
Japanese (ja)
Other versions
JP2000023045A (en
Inventor
正之 冨留宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18844698A priority Critical patent/JP3302927B2/en
Priority to US09/346,163 priority patent/US6760072B1/en
Priority to KR1019990026762A priority patent/KR100325186B1/en
Publication of JP2000023045A publication Critical patent/JP2000023045A/en
Application granted granted Critical
Publication of JP3302927B2 publication Critical patent/JP3302927B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/73Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using interline transfer [IT]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745Circuitry for generating timing or clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は固体撮像装置及びそ
の駆動方法に関し、特にフォトダイオードから垂直CC
D(charge coupled device)に電荷を読み出す読み
出しパルスが垂直2画素ライン以上の周期で印加可能な
固体撮像装置及びその読み出しパルスの駆動方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solid-state image pickup device and a method of driving the same, and more particularly to a method of driving a vertical CCD from a photodiode.
D (charge coupled device) read pulse for reading the charge driving method of reading pulses that can be applied to a solid-state imaging device and its at a period of more than two vertical pixels line.

【0002】[0002]

【従来の技術】近時、パーソナルコンピュータ用の画像
入力カメラの開発が盛んになっている。この画像入力カ
メラに搭載されている撮像装置は、画像の解像度を向上
させるなどのために、ノンインターレース方式が多く採
用されている。ノンインターレース方式は、従来のテレ
ビ方式(NTSCやPAL方式)のカメラで用いられて
きた、1画面(1フレーム)を2つの画面(フィール
ド)で表示させるインターレース方式の撮像装置とは異
なっている。
2. Description of the Related Art Recently, image input cameras for personal computers have been actively developed. Many non-interlaced imaging devices are used in imaging devices mounted on this image input camera in order to improve the resolution of images. The non-interlaced system is different from an interlaced image pickup apparatus that is used in a conventional television (NTSC or PAL) camera and displays one screen (one frame) on two screens (fields).

【0003】すなわち、ノンインターレース方式は、1
画面(1フレーム)を構成する全水平走査線の信号を、
時系列にしたがって順に出力させる走査方式であり、パ
ーソナルコンピュータなどのディスプレイ装置に表示さ
せることが容易であるため、このノンインターレース方
式に対応した撮像装置、すなわち全画素同時読み出し方
式(「プログレッシブスキャン方式」とも呼ばれてい
る)の撮像装置が要求され、開発も盛んに行われてい
る。以下に、全画素同時読み出し方式について説明す
る。
[0003] That is, the non-interlaced system is 1
The signals of all the horizontal scanning lines making up the screen (one frame) are
Since this is a scanning method in which the images are sequentially output in a time series and can be easily displayed on a display device such as a personal computer, an image pickup device compatible with this non-interlace method, that is, an all-pixel simultaneous reading method (“progressive scanning method”) (Also referred to as an imaging device), and its development is being actively pursued. Hereinafter, the all-pixel simultaneous reading method will be described.

【0004】図7は、全画素同時読み出し方式に対応し
た、インターライン型CCD撮像装置の概略構成を示す
平面図である。図7を参照すると、この撮像装置は、撮
像領域1、水平CCD2、及び、出力部(電荷検出部)
3を備えて構成されている。撮像領域1には、光を信号
電荷に光電変換し、信号電荷を蓄積するフォトダイオー
ド(光電変換素子)4が2次元マトリックス状に複数個
配置されている。さらに、各フォトダイオード4の列の
隣には垂直方向に信号電荷を転送する垂直CCD5が設
けられている。フォトダイオード4と垂直CCD5との
間には、各フォトダイオード4から垂直CCD5に信号
電荷を読み出す読み出し部6が設けられている。撮像領
域内の上記以外の部分は素子分離領域7である。
FIG. 7 is a plan view showing a schematic configuration of an interline CCD image pickup device compatible with the all-pixel simultaneous readout method. Referring to FIG. 7, this imaging apparatus includes an imaging area 1, a horizontal CCD 2, and an output unit (charge detection unit).
3 is provided. In the imaging region 1, a plurality of photodiodes (photoelectric conversion elements) 4 that photoelectrically convert light into signal charges and accumulate the signal charges are arranged in a two-dimensional matrix. Further, a vertical CCD 5 for transferring signal charges in the vertical direction is provided adjacent to the column of each photodiode 4. Between the photodiodes 4 and the vertical CCDs 5, a reading section 6 for reading out signal charges from the photodiodes 4 to the vertical CCDs 5 is provided. The other part in the imaging region is the element isolation region 7.

【0005】次に、この撮像装置の動作について説明す
る。一定時間フォトダイオード4で光電変換され蓄積さ
れた信号電荷は、読み出し部6を介して垂直CCD5に
読み出される。垂直CCD5に読み出された信号電荷
は、1ラインづつ水平CCD2に向かって垂直方向に転
送される。水平CCD2にまで転送された信号電荷は、
水平CCD2を水平方向に転送され、出力部(電荷検出
部)3で出力電圧として検出される。
Next, the operation of the imaging apparatus will be described. The signal charge photoelectrically converted and accumulated by the photodiode 4 for a certain period of time is read out to the vertical CCD 5 via the reading unit 6. The signal charges read to the vertical CCD 5 are transferred vertically to the horizontal CCD 2 line by line. The signal charge transferred to the horizontal CCD 2 is
The horizontal CCD 2 is transferred in the horizontal direction, and is detected as an output voltage by an output unit (charge detection unit) 3.

【0006】図8は、図7に示した撮像領域1の一部を
拡大した平面図である。図8には、全画素同時読み出し
方式に対応した、垂直3画素ライン周期の信号読み出し
が可能な撮像装置が示されている。なお、図8には、垂
直方向に5画素分、水平方向に3画素分のみが示されて
いる。
FIG. 8 is an enlarged plan view of a part of the imaging region 1 shown in FIG. FIG. 8 shows an imaging apparatus capable of reading signals in a vertical three-pixel line cycle, which is compatible with the all-pixel simultaneous reading method. FIG. 8 shows only five pixels in the vertical direction and three pixels in the horizontal direction.

【0007】図8を参照すると、フォトダイオード4の
列の隣に垂直方向に延びる垂直CCD5が設けられてい
る。垂直CCD5には、電荷転送を制御する垂直転送電
極8が形成されており、各フォトダイオード4に対応し
て4つの垂直転送電極が設けられている。
Referring to FIG. 8, a vertical CCD 5 extending in the vertical direction is provided next to the column of the photodiodes 4. The vertical CCD 5 is provided with vertical transfer electrodes 8 for controlling charge transfer. Four vertical transfer electrodes are provided for each photodiode 4.

【0008】垂直転送電極8は、垂直転送専用電極8a
と、フォトダイオード4に蓄積された電荷を読み出す読
み出し電極を兼ねる垂直転送電極8bに分類される。垂
直転送電極8のうち、少なくとも1つの垂直転送電極
は、読み出し電極を兼ねる垂直転送電極8bである。
The vertical transfer electrode 8 is a vertical transfer electrode 8a.
The vertical transfer electrode 8b also serves as a readout electrode for reading out the charge stored in the photodiode 4. At least one of the vertical transfer electrodes 8 is a vertical transfer electrode 8b also serving as a readout electrode.

【0009】図8に示した撮像装置では、垂直CCDの
電荷転送は4相の駆動パルスでおこなわれ、それぞれの
垂直転送電極8には、別々の4相のパルス(φV1、φ
V2、φV3、φV4)が印加される。図8の右側に
は、各垂直転送電極8に加えられるべきパルス信号が示
されている。なお、図8では、単に図面の簡略化のため
に、パルスは、右端の垂直転送電極8にしか接続されて
いないように簡略化されているが、同じライン(行)の
電極には同相のパルスが加えられる。例えば、図8に示
す、一番上の3つの垂直転送電極8には、いずれもパル
スφV1が印加される、という具合である。
In the image pickup apparatus shown in FIG. 8, the charge transfer of the vertical CCD is performed by four-phase driving pulses, and a separate four-phase pulse (φV1, φV) is applied to each vertical transfer electrode 8.
V2, φV3, φV4). On the right side of FIG. 8, a pulse signal to be applied to each vertical transfer electrode 8 is shown. In FIG. 8, for simplicity of the drawing, the pulse is simplified so as to be connected only to the rightmost vertical transfer electrode 8, but the electrodes of the same line (row) have the same phase. A pulse is applied. For example, a pulse φV1 is applied to all the top three vertical transfer electrodes 8 shown in FIG.

【0010】さらに、垂直3画素ライン周期の信号読み
出しを可能とするために、読み出し電極を兼ねる垂直転
送電極8bには、垂直3画素ライン周期に、φV3A、
φV3B、φV3Cのそれぞれ独立したパルスを印加す
ることができる。
Further, in order to enable signal reading in a vertical three pixel line cycle, a vertical transfer electrode 8b also serving as a readout electrode is provided with φV3A,
Independent pulses of φV3B and φV3C can be applied.

【0011】図9は、図8に示した画素部をさらに拡大
して示した平面図である。図9を参照すると、フォトダ
イオード4の横には、垂直CCD5の転送チャネルが、
垂直方向に延在されている。また、電荷転送パルスを印
加するための垂直転送電極8が、3層のポリシリコンに
より形成されている。そして、このうち1つの垂直転送
電極8bは、フォトダイオード4から垂直CCD5に信
号電荷を読み出すための読み出し電極を兼ねている。
FIG. 9 is a plan view showing the pixel portion shown in FIG. 8 in a further enlarged manner. Referring to FIG. 9, beside the photodiode 4, a transfer channel of the vertical CCD 5 is provided.
It extends in the vertical direction. The vertical transfer electrode 8 for applying a charge transfer pulse is formed of three layers of polysilicon. One of the vertical transfer electrodes 8b also serves as a read electrode for reading signal charges from the photodiode 4 to the vertical CCD 5.

【0012】図10は、図9のA−A′線に沿った断面
を示す図であり、垂直転送電極8の構成を示す断面図で
ある。図10を参照すると、第1層目のポリシリコンか
らなる垂直転送電極8−1は、φV1のパルスが印加さ
れ、2層目のポリシリコンからなる垂直転送電極8−2
は、φV2のパルスが印加される電極と、φV4のパル
スが印加される電極との両者の電極として使われる。
FIG. 10 is a sectional view taken along the line AA 'of FIG. 9, and is a sectional view showing the structure of the vertical transfer electrode 8. As shown in FIG. Referring to FIG. 10, a pulse of φV1 is applied to the vertical transfer electrode 8-2 made of polysilicon of the first layer, and the vertical transfer electrode 8-2 made of polysilicon of the second layer.
Are used as both an electrode to which a pulse of φV2 is applied and an electrode to which a pulse of φV4 is applied.

【0013】パルスφV2が印可される電極とが印可さ
れるパルスφV4の電極とは、互いに電気的に絶縁され
ているので、それぞれ別のパルスを加えることができ
る。さらに、3層目のポリシリコンからなる垂直転送電
極8−3は、φV3のパルスが印加される電極が形成さ
れている。
Since the electrode to which the pulse φV2 is applied and the electrode to which the pulse φV4 is applied are electrically insulated from each other, different pulses can be applied to the respective electrodes. Further, an electrode to which a pulse of φV3 is applied is formed as the vertical transfer electrode 8-3 made of the third-layer polysilicon.

【0014】図11は、図9のB−B′線に沿った断面
を示す図であり、画素の水平方向断面図である。図11
を参照すると、N型基板9上にP型ウェル10が形成さ
れ、P型ウェル10内には光電変換を行い生じた信号電
荷を蓄積するN型フォトダイオード層11と、電荷を垂
直方向に転送するN型垂直CCD埋め込み層12と、フ
ォトダイオード層11から垂直CCD埋め込み層12に
電荷を読み出す読み出し部6が形成されている。垂直C
CD埋め込み層12の下部には、P型垂直CCDウェル
層13が、また、フォトダイオード表面と素子分離領域
には高濃度P型不純物層14が形成されている。垂直C
CD埋め込み層12上には、絶縁膜15を介してポリシ
リコンからなる垂直CCD転送電極8が形成され、その
上部には、さらに絶縁膜15を介して遮光膜16が形成
されており、フォトダイオード上の一部に遮光膜開口1
7が設けられている。
FIG. 11 is a sectional view taken along the line BB 'of FIG. 9, and is a horizontal sectional view of the pixel. FIG.
Referring to FIG. 1, a P-type well 10 is formed on an N-type substrate 9, an N-type photodiode layer 11 for accumulating signal charges generated by performing photoelectric conversion in the P-type well 10, and transferring charges in a vertical direction. An N-type vertical CCD buried layer 12 and a read section 6 for reading out charges from the photodiode layer 11 to the vertical CCD buried layer 12 are formed. Vertical C
A P-type vertical CCD well layer 13 is formed below the CD buried layer 12, and a high-concentration P-type impurity layer 14 is formed on the surface of the photodiode and the element isolation region. Vertical C
A vertical CCD transfer electrode 8 made of polysilicon is formed on the CD burying layer 12 with an insulating film 15 interposed therebetween, and a light shielding film 16 is further formed on the vertical CCD transfer electrode 8 with the insulating film 15 interposed therebetween. Light-shielding film opening 1 in upper part
7 are provided.

【0015】図12は、全画素同時読み出し動作におけ
る電荷転送の様子を示す図である。図12では、簡略化
のため、垂直CCDは1列分を示し、図の下方に、水平
CCDを示す。図中の黒丸は信号電荷が存在することを
意味している。
FIG. 12 is a diagram showing a state of charge transfer in the simultaneous reading operation for all pixels. In FIG. 12, for simplicity, the vertical CCD shows one column, and the horizontal CCD is shown below the figure. The black circles in the figure indicate that signal charges exist.

【0016】図12(a)において、一定時間フォトダ
イオードで(PD)光電変換され蓄積された信号電荷
は、全画素の読み出し電極に読み出し電圧が印加される
ことにより、垂直CCDに読み出される。その後、図1
2(b)において、垂直CCDに読み出された信号電荷
は、1水平ラインづつ水平CCDに向かって垂直方向に
転送される。最後に、図12(c)において、垂直CC
Dから水平CCDに転送された電荷は、水平CCDを転
送され、出力される。
In FIG. 12A, signal charges photoelectrically converted by a photodiode (PD) for a certain period of time and stored are read out to a vertical CCD by applying a readout voltage to readout electrodes of all pixels. Then, FIG.
In 2 (b), the signal charges read out to the vertical CCD are transferred vertically by one horizontal line toward the horizontal CCD. Finally, in FIG. 12C, the vertical CC
The charges transferred from D to the horizontal CCD are transferred to the horizontal CCD and output.

【0017】図13は、全画素同時読み出し動作におけ
る、垂直駆動パルスの信号波形と、電荷転送の様子を模
式的に示す図である。図13(a)は、垂直ブランキン
グ期間およびそれに続く2ラインの水平走査期間にわた
る、各電極の波形を示す図である。垂直転送駆動パルス
は4相(φV1−φV4)であり、また、フォトダイオ
ード4から垂直CCD5に信号電荷を読み出すための読
み出しパルスφTGが設けられている。なお、図13で
は、φTGが独立したパルス波形となっているが、実際
にはφTGAはφV3Aに、φTGBはφV3Bに、φ
TGCはφV3Cに重畳された形で、読み出し電極を兼
ねる垂直転送電極8bに印加される。
FIG. 13 is a diagram schematically showing a signal waveform of a vertical drive pulse and a state of charge transfer in an all-pixel simultaneous reading operation. FIG. 13A is a diagram showing waveforms of the respective electrodes over a vertical blanking period and a subsequent horizontal scanning period of two lines. The vertical transfer drive pulse has four phases (φV1−φV4), and a read pulse φTG for reading signal charges from the photodiode 4 to the vertical CCD 5 is provided. In FIG. 13, φTG has an independent pulse waveform, but φTGA is φV3A, φTGB is φV3B, and φTG is φP3B.
TGC is applied to the vertical transfer electrode 8b also serving as a readout electrode in a form superimposed on φV3C.

【0018】図13(b)は、電荷転送の様子を示した
もので、左端にフォトダイオード4と垂直転送電極8が
模式的に示されている。左端の最下段は水平CCD2に
対応しており、水平転送電極18には水平駆動パルスφ
H1が印加される。
FIG. 13B shows the state of charge transfer, in which the photodiode 4 and the vertical transfer electrode 8 are schematically shown at the left end. The lowermost row at the left end corresponds to the horizontal CCD 2 and the horizontal transfer electrode 18 has a horizontal drive pulse φ.
H1 is applied.

【0019】電荷転送の様子を示す図13(b)におい
て、白四角は電荷蓄積可能なパケットが形成されている
が信号電荷が無いことを示し、斜めハッチングを施した
個所(矩形)は信号電荷が存在することを示している。
時間的な動きは、図13(a)の波形図のタイミングを
参照し、各タイミングにおいて信号電荷が垂直CCDの
どこの位置に存在するかは左側のフォトダイオードと,
垂直転送電極の模式図を参照することで、電荷転送の様
子が把握される。
In FIG. 13B showing the state of charge transfer, a white square indicates that a packet capable of accumulating charges is formed but no signal charge is present, and a portion (rectangle) with oblique hatching indicates a signal charge. Is present.
The temporal movement refers to the timing of the waveform diagram in FIG. 13A. At each timing, where the signal charge exists in the vertical CCD is determined by the left photodiode and
By referring to the schematic diagram of the vertical transfer electrode, the state of charge transfer can be grasped.

【0020】垂直駆動パルス(φV1−φV4)がミド
ルレベルのときには、それに対応する垂直転送電極8下
部のチャネルは電荷蓄積が可能な状態になり、垂直駆動
パルスがローレベルのときには、それに対応する垂直転
送電極8下部のチャネルは電荷が蓄積されない状態にな
る。また、読み出しパルス(φTGA、φTGB、およ
びφTGC)がハイレベルのときには、それに対応する
画素のフォトダイオードから信号電荷が垂直CCD5に
読み出され、ローレベルのときには信号電荷は読み出さ
れない。
When the vertical drive pulse (.phi.V1-.phi.V4) is at the middle level, the corresponding channel below the vertical transfer electrode 8 is in a state where charge can be stored, and when the vertical drive pulse is at the low level, the corresponding vertical drive pulse is low. The channel below the transfer electrode 8 is in a state where charges are not accumulated. When the readout pulses (φTGA, φTGB, and φTGC) are at a high level, signal charges are read out from the photodiodes of the corresponding pixels to the vertical CCD 5, and when they are at a low level, no signal charges are read out.

【0021】さて、読み出し開始時刻t1に、φTG
A、φTGB、φTGC、が同時にハイレベルになり、
全フォトダイオード4内の信号電荷が垂直CCD5に読
み出される。読み出された信号電荷は、ハイレベルとな
っているφV3とミドルレベルになっているφV4に対
応する垂直転送電極8下部のチャネルに蓄積される。そ
の後、信号電荷は、水平ブランキング期間に垂直方向1
画素づつ垂直CCD5を下方に転送されていく。
At the read start time t1, φTG
A, φTGB, φTGC are simultaneously at high level,
The signal charges in all the photodiodes 4 are read out to the vertical CCD 5. The read signal charges are accumulated in the channel below the vertical transfer electrode 8 corresponding to the high level φV3 and the middle level φV4. After that, the signal charges are transferred in the vertical direction 1 during the horizontal blanking period.
Each pixel is transferred downward through the vertical CCD 5.

【0022】図14に、この従来の垂直3画素ライン周
期で読み出しパルスが印加可能な撮像装置における、読
み出し時のパルス波形を拡大した図を示す。図14
(a)は、図13(b)の左側に示したのと同様の、フ
ォトダイオード4と垂直転送電極8の関係を示す図であ
る。図14(b)は、図13のφV3について、φTG
A、φTGB、φTGCが重畳された状態の、φV3
A、φV3B、φV3Cについて示す。
FIG. 14 is an enlarged view of a pulse waveform at the time of reading in the conventional imaging apparatus to which a reading pulse can be applied at a period of three vertical pixel lines. FIG.
FIG. 13A is a diagram showing the relationship between the photodiode 4 and the vertical transfer electrode 8 as shown on the left side of FIG. FIG. 14 (b) shows φTG for φV3 in FIG.
A, φTGB, φTGC in a superimposed state, φV3
A, φV3B, and φV3C are shown.

【0023】まず、フォトダイオード4に蓄積されてい
る信号を垂直CCDに読み出す以前の状態は、φV3
A、φV3B、φV3Cは、ミドルレベル(例えば0
V)に保たれている。読み出し開始時刻t1において、
すべてのφV3パルスは、ハイレベル(例えば15V)
にまで立ち上がる。これにより読み出し部6のチャネル
をオンし、フォトダイオード4に蓄積された信号電荷を
垂直CCD5に読み出す。その後、読み出しを完全にお
こなうために、およそ2μsの期間ハイレベルを保った
のち、時刻t2においてすべてのφV3パルスは、ミド
ルレベルに立ち下がる。これにより読み出し部6のチャ
ネルをオフする。
First, the state before the signal stored in the photodiode 4 is read out to the vertical CCD is φV3
A, φV3B, φV3C are at the middle level (for example, 0
V). At the reading start time t1,
All φV3 pulses are high level (for example, 15V)
Stand up to. As a result, the channel of the reading unit 6 is turned on, and the signal charges stored in the photodiode 4 are read out to the vertical CCD 5. Thereafter, in order to perform reading completely, the high level is maintained for a period of about 2 μs, and then at time t2, all φV3 pulses fall to the middle level. Thereby, the channel of the reading unit 6 is turned off.

【0024】[0024]

【発明が解決しようとする課題】さて、このような全画
素同時読みだし方式の撮像装置では、すべての読み出し
電極に15V程度の高い正の電圧パルスが同時に加わる
ので、そのパルス電圧の印加による、P型ウェルの接地
電位の変動が発生し、フォトダイオードへの電荷の逆注
入が発生する基板電圧(「逆注入基板電圧」と呼ぶ)が
高くなる状況が発生していた。この問題について以下に
詳細に説明する。
In such an image pickup apparatus of the all-pixel simultaneous reading method, a high positive voltage pulse of about 15 V is simultaneously applied to all the readout electrodes. The ground voltage of the P-type well fluctuates, and a substrate voltage (called “reverse injection substrate voltage”) at which reverse injection of charges into the photodiode occurs increases. This problem will be described in detail below.

【0025】図15は、標準的な基板電圧設定時の、基
板の深さ方向の電子に対するポテンシャルを示す図であ
る。フォトダイオードの基板深さ方向の不純物プロファ
イルは図11にも示したように、表面から、高濃度P型
不純物層、N型フォトダイオード層、P型ウェル層、N
型基板となっている。このような構造により、ポテンシ
ャルは、高濃度P型不純物層の電位が0Vに固定され、
N型フォトダイオード層の電子に対するポテンシャルが
谷となって、この部分に、信号電荷が蓄積される。P型
ウェル層は0Vの接地電位が印加されており、N型基板
には、設定電圧のおよそ5Vないし8V程度が印加され
ている。しかしながら、P型ウェルの濃度は、表面の高
濃度P型不純物層よりも濃度が低いため、基板電圧やそ
の他の電極の電圧により影響を受ける。
FIG. 15 is a diagram showing a potential for electrons in the depth direction of the substrate when a standard substrate voltage is set. As shown in FIG. 11, the impurity profile of the photodiode in the substrate depth direction is, from the surface, a high-concentration P-type impurity layer, an N-type photodiode layer, a P-type well layer, and an N-type impurity layer.
It is a mold substrate. With such a structure, the potential is fixed such that the potential of the high-concentration P-type impurity layer is 0 V,
The potential of the N-type photodiode layer for electrons becomes a valley, and signal charges are accumulated in this portion. A ground potential of 0 V is applied to the P-type well layer, and a set voltage of about 5 V to about 8 V is applied to the N-type substrate. However, since the concentration of the P-type well is lower than that of the high-concentration P-type impurity layer on the surface, it is affected by the substrate voltage and the voltage of other electrodes.

【0026】例えば図16に示すように、基板電圧を1
0Vないし15V程度に上げると、基板電圧とともにP
型ウェル部分の電位もポテンシャルが深い方向に引きず
られ、結果としてフォトダイオードの容量は減少する。
一方、基板電圧を2V程度まで下げると、図17に示す
ように、フォトダイオードのポテンシャルと基板電圧と
のポテンシャル差が小さくなり、基板からフォトダイオ
ードに電荷が流入する、逆注入が発生する。この状態で
は、撮像装置として使用することはできない。このた
め、通常使う基板電圧は、逆注入基板電圧から、約1V
のマージンをとった高い電圧で使うことになる。
For example, as shown in FIG.
When the voltage is increased to about 0V to 15V, P
The potential of the mold well portion is also dragged in the deeper direction, and as a result, the capacitance of the photodiode decreases.
On the other hand, when the substrate voltage is reduced to about 2 V, as shown in FIG. 17, the potential difference between the potential of the photodiode and the substrate voltage decreases, and reverse injection occurs, in which electric charges flow from the substrate into the photodiode. In this state, it cannot be used as an imaging device. For this reason, the substrate voltage normally used is about 1 V from the reverse injection substrate voltage.
It will be used at a high voltage with a margin of.

【0027】具体的には、逆注入基板電圧は2Vないし
3V程度であるため、設定可能な最低の基板電圧は3な
いし4Vである。
Specifically, since the reverse injection substrate voltage is about 2 V to 3 V, the lowest settable substrate voltage is 3 to 4 V.

【0028】そして、このような逆注入基板電圧は、従
来のテレビ方式(NTSCやPAL方式)のように、す
べての画素の読み出しパルスが同時に加わることが無い
場合についてである。従来のテレビ方式では、インター
レースのために、1ラインごとに読み出しタイミングが
異なったり、していたからである。
Such a reverse injection substrate voltage is for a case in which readout pulses for all pixels are not applied at the same time as in a conventional television system (NTSC or PAL system). This is because, in the conventional television system, the read timing differs for each line due to interlace.

【0029】しかし、前述したような全画素同時読みだ
し方式の撮像装置では、すべての読み出し電極にパルス
が同時に加わることから、そのパルス電圧の印加によ
る、P型ウェルの接地電位の変動が発生し、逆注入基板
電圧が高くなるという状況が発生していた。
However, in the imaging device of the all-pixel simultaneous reading method as described above, since a pulse is simultaneously applied to all of the read electrodes, a change in the ground potential of the P-type well due to the application of the pulse voltage occurs. However, a situation has occurred in which the reverse injection substrate voltage is increased.

【0030】この場合、図18に示すように、フォトダ
イオードの読み出し電極に例えば15Vの高い正電圧が
読み出しパルスとして印加されるため、これにより、フ
ォトダイオードのN型フォトダイオード層のポテンシャ
ルが変調をうけ、フォトダイオードのポテンシャルは読
み出し電圧がかからない場合にくらべ深くなる方向の変
調を受ける。
In this case, as shown in FIG. 18, a high positive voltage of, for example, 15 V is applied as a read pulse to the read electrode of the photodiode, whereby the potential of the N-type photodiode layer of the photodiode modulates. As a result, the potential of the photodiode is modulated in a direction that becomes deeper than when no read voltage is applied.

【0031】この状態では、基板電圧を、これまでの通
常の状態の例えば5Vにしていたとしても、フォトダイ
オードのポテンシャルと基板電圧の関係からいうと、フ
ォトダイオードのポテンシャルから見た基板電圧は低い
基板電圧がかかっている状態となり、逆注入が発生しや
すくなっていた(図18の曲線c2参照)。この場合、
具体的には、逆注入電圧は5Vないし6V程度に高くな
っていた。
In this state, even if the substrate voltage is set to, for example, 5 V in the usual state, the substrate voltage viewed from the potential of the photodiode is low in relation to the potential of the photodiode and the substrate voltage. The substrate voltage was applied, and reverse injection was likely to occur (see the curve c2 in FIG. 18). in this case,
Specifically, the reverse injection voltage was as high as about 5V to 6V.

【0032】このような状況では、設定基板電圧は、逆
注入電圧から1V程度高くする必要から、6Vないし7
Vとなり、ひいては、フォトダイオードの蓄積電荷量が
小さい状態で、撮像装置を使わなければならなくなって
いた。これでは、フォトダイオードの飽和電荷量を大き
くとることができないので、ダイナミックレンジが制限
され、高画質の画像出力を得ることができない。
In such a situation, the set substrate voltage is required to be higher than the reverse injection voltage by about 1 V.
V, and the imaging device must be used in a state where the amount of charge stored in the photodiode is small. In this case, the saturation charge amount of the photodiode cannot be increased, so that the dynamic range is limited and a high-quality image output cannot be obtained.

【0033】したがって本発明は、上記問題点に鑑みて
なされたものであって、その主たる目的は、全画素同時
読み出し方式の固体撮像装置において、読み出しパルス
を全画素同時に印加することによる、フォトダイオード
への電荷逆注入が発生する基板電圧(逆注入基板電圧)
の上昇を抑制する固体撮像装置及びその駆動方法を提供
することにある。
Accordingly, the present invention has been made in view of the above-mentioned problems, and a main object of the present invention is to provide a solid-state imaging device of a simultaneous readout system for all pixels, in which a readout pulse is applied to all pixels at the same time. Voltage at which charge back injection into the substrate occurs (reverse injection substrate voltage)
It is to provide a solid-state imaging device and its driving method of suppressing the rise of the.

【0034】さらに、本発明は、この逆注入基板電圧の
上昇を抑制することにより、基板電圧を低く設定するこ
とを可能とし、ひいては、フォトダイオードの飽和電荷
量を大きくとることができ、ダイナミックレンジを拡
げ、画質の高い画像出力を得ることのできる固体撮像装
及びその駆動方法を提供することもその目的としてい
る。
Further, according to the present invention, by suppressing the increase of the reverse injection substrate voltage, the substrate voltage can be set low, and the saturation charge of the photodiode can be increased. the spread is also an object of the present invention to provide a method of driving the solid-state imaging device and its capable of obtaining a high image output image quality.

【0035】[0035]

【課題を解決するための手段】前記目的を達成する本発
明、固体撮像装置の駆動方法は、半導体基板の一主面上
に2次元マトリックス状に配列された光電変換素子群
と、該光電変換素子に隣接し、該光電変換素子に蓄積さ
れた信号電荷を垂直CCDに読み出す読み出し部と、該
読み出し部に隣接し、前記光電変換素子から読み出され
た信号電荷を水平CCDまで垂直方向に転送する前記垂
直CCDと、該垂直CCDから転送された信号電荷を水
平方向に転送する前記水平CCDと、該水平CCDを転
送された信号電荷を検出し出力する電荷検出部が設けら
れており、前記読み出し部に印加する読み出しパルスが
垂直2画素ライン以上の周期で印加可能な構成とされて
なる固体撮像装置の駆動方法において、 前記光電変換
素子から前記垂直CCDに電荷を読み出す際に、前記読
み出しパルスが垂直2画素ライン以上の周期で読み出さ
れる垂直画素ライン間相互の関係に対し、読み出しパル
スのタイミングを、第1の垂直画素ラインと第2の垂直
画素ラインに関して、互いにずらし、第1の垂直画素ラ
インに印加される読み出しパルスの立ち下がり時刻と、
第2の垂直画素ラインに印加される読み出しパルスの立
ち上がり時刻と、が一致している時刻点を有している、
ことを特徴とする。
To achieve the above object, the present invention provides a method for driving a solid-state imaging device, comprising: a photoelectric conversion element group arranged in a two-dimensional matrix on one principal surface of a semiconductor substrate; A reading unit that is adjacent to the element and reads out the signal charges stored in the photoelectric conversion element to a vertical CCD; and that is adjacent to the reading unit and that vertically transfers the signal charge read from the photoelectric conversion element to a horizontal CCD. The vertical CCD, the horizontal CCD that transfers signal charges transferred from the vertical CCD in the horizontal direction, and a charge detection unit that detects and outputs the signal charges transferred to the horizontal CCD. in the driving method of the solid-state imaging device read pulse is being a possible application configuration at a period of more than two vertical pixel lines to be applied to the reading unit, the photoelectric conversion
When reading charges from the element to the vertical CCD,
The readout pulse is read out at a cycle of two or more vertical pixel lines.
Read-out pulse for the relationship between the vertical pixel lines
Between the first vertical pixel line and the second vertical pixel line.
With respect to the pixel lines, the first vertical pixel lines are shifted from each other.
The falling time of the read pulse applied to the
The rising of the read pulse applied to the second vertical pixel line
Has a time point that coincides with the rising time,
It is characterized by the following.

【0036】 また、本発明、固体撮像装置の駆動方法
は、半導体基板の一主面上に2次元マトリックス状に配
列された光電変換素子群と、該光電変換素子に隣接し、
該光電変換素子に蓄積された信号電荷を垂直CCDに読
み出す読み出し部と、該読み出し部に隣接し、前記光電
変換素子から読み出された信号電荷を垂直方向に転送す
る前記垂直CCDと、該垂直CCDから転送された信号
電荷を水平方向に転送する水平CCDと、該水平CCD
を転送された信号電荷を検出し出力する電荷検出部と、
が設けられており、前記読み出し部に印加する読み出し
パルスが垂直3画素ライン以上の周期で印加可能な構成
とされてなる固体撮像装置の駆動方法において、前記光
電変換素子から前記垂直CCDに電荷を読み出す際に、
垂直3画素ライン以上の周期で読み出される垂直画素ラ
インにそれぞれ前記周期で印加される読み出しパルスの
タイミングとして、相前後して読み出しパルスが印加さ
れる第1の垂直画素ラインと第2の垂直画素ラインに対
する読み出しパルスのタイミングが、読み出しパルス幅
未満の時間幅で互いにずれており、前記第1の垂直画素
ラインと前記第2の垂直画素ラインとは別の第3の垂直
画素ラインにおいて、読み出しパルスが印されるタイ
ミングが、前記周期内で、前記第1の垂直画素ライン又
は前記第2の垂直画素ラインと、前記読み出しパルス幅
分ずれている、ことをも特徴とする。また、本発明は、
前記固体撮像装置が、前記読み出し部に印加する読み出
しパルスが垂直3画素ライン以上の周期で印加可能な構
成とされ、第1の垂直画素ラインに印加される読み出し
パルスの立ち下がり時刻と、第2の垂直画素ラインに印
加される読み出しパルスの立ち上がり時刻とが一致して
いる時刻点を有し、前記第2の垂直画素ラインに印加さ
れる読み出しパルスの立ち下がり時刻と第3の垂直画素
ラインに印加される読み出しパルスの立ち上がり時刻と
が一致している時刻点を有する、という具合に、互いに
時系列で前後する読み出しパルスの立ち下がり時刻と立
ち上がり時刻とが一致している時刻点を有している構成
としてもよい。更に本発明は、前記固体撮像装置が、前
記読み出し部に印加する読み出しパルスが垂直3画素ラ
イン以上の周期で印加可能な構成とされ、 第1の垂直
画素ラインに印加される読み出しパルスの立ち下がり時
刻と、時系列で最後である垂直画素ラインに印加される
読み出しパルスの立ち上がり時刻とが一致している時刻
点を有している構成としてもよい。また、本発明は前記
第1の垂直画素ラインに印加される読み出しパルスの立
ち下がり時刻と、時系列で最後である垂直画素ラインに
印加される読み出しパルスの立ち上がり時刻とが一致し
ている時刻点を有しており、それぞれの垂直画素ライン
の読み出しパルスの立ち上がり時刻の互いの間隔が均等
である構成としてもよい。更に、本発明は、それぞれの
垂直画素ラインの読み出しパルスの時間幅が同じである
構成としてもよい。
Further, according to the present invention, there is provided a method for driving a solid-state imaging device, comprising: a photoelectric conversion element group arranged in a two-dimensional matrix on one main surface of a semiconductor substrate;
A reading unit that reads out signal charges accumulated in the photoelectric conversion element to a vertical CCD; a vertical CCD adjacent to the reading unit that transfers signal charges read from the photoelectric conversion element in a vertical direction; A horizontal CCD for transferring signal charges transferred from the CCD in a horizontal direction, and the horizontal CCD
A charge detection unit that detects and outputs the transferred signal charge,
Is provided, and a read pulse applied to the read section is configured to be applied at a cycle of three or more vertical pixel lines. In the method for driving a solid-state imaging device, electric charges are transferred from the photoelectric conversion element to the vertical CCD. When reading,
First and second vertical pixel lines to which read pulses are sequentially applied as read pulse timings applied to the vertical pixel lines read at a cycle of three or more vertical pixel lines at the respective cycles. Are shifted from each other by a time width smaller than the read pulse width, and a read pulse is generated in a third vertical pixel line different from the first vertical pixel line and the second vertical pixel line. timing of indicia pressure is within said period, said first vertical pixel line or the second vertical pixel lines are shifted the reading pulse width of, also characterized in that. Also, the present invention
The solid-state imaging device is configured so that a read pulse applied to the read unit can be applied at a cycle of three or more vertical pixel lines, and a falling time of a read pulse applied to a first vertical pixel line; Has a time point at which the rising time of the read pulse applied to the vertical pixel line of the second vertical pixel line coincides with the falling time of the read pulse applied to the second vertical pixel line. It has a time point at which the rising time of the applied read pulse coincides, and so on, and has a time point at which the falling time and the rising time of the read pulse preceding and following each other in time series coincide. Configuration. Further, according to the present invention, the solid-state imaging device is configured such that a readout pulse applied to the readout unit can be applied at a cycle of three or more vertical pixel lines, and a falling edge of the readout pulse applied to the first vertical pixel line is provided. A configuration may be employed in which a time point coincides with the rising time of the read pulse applied to the last vertical pixel line in the time series. Also, the present invention provides a time point at which the falling time of the read pulse applied to the first vertical pixel line coincides with the rising time of the read pulse applied to the last vertical pixel line in time series. And the intervals between the rising times of the read pulses of the respective vertical pixel lines may be equal. Further, the present invention may be configured such that the read pulse of each vertical pixel line has the same time width.

【0037】また、本発明、固体撮像装置の駆動方法
は、半導体基板の一主面上に2次元マトリックス状に配
列された光電変換素子群と、該光電変換素子に隣接し、
該光電変換素子に蓄積された信号電荷を垂直CCDに読
み出す読み出し部と、該読み出し部に隣接し、前記光電
変換素子から読み出された信号電荷を垂直方向に転送す
る前記垂直CCDと、該垂直CCDから転送された信号
電荷を水平方向に転送する水平CCDと、該水平CCD
を転送された信号電荷を検出し出力する電荷検出部と、
が設けられており、前記読み出し部に印加する読み出し
パルスが垂直2画素ライン以上の周期で印加可能な構成
とされてなる固体撮像装置の駆動方法において、 垂直
画素ラインに印加される読み出しパルスのタイミング
を、相隣る垂直画素ライン間でずらすようにし、前記周
期のうち、ある垂直画素ラインに印加される読み出しパ
ルスの立ち下がりの時刻と、他の垂直画素ラインに印加
される読み出しパルスの立ち上がりの時刻とが一致して
いる時刻点を少なくとも一つ有する構成としてもよい。
Further, the driving method of the present invention, the solid-state imaging device, distribution in a two-dimensional matrix form on one principal surface of the semiconductor substrate
A group of photoelectric conversion elements arranged in a row, adjacent to the photoelectric conversion element,
The signal charge stored in the photoelectric conversion element is read by a vertical CCD.
A read-out unit that protrudes, and
The signal charge read from the conversion element is transferred in the vertical direction.
The vertical CCD and a signal transferred from the vertical CCD.
A horizontal CCD for transferring charges in a horizontal direction, and the horizontal CCD
A charge detection unit that detects and outputs the transferred signal charge,
Wherein the read pulse applied to the read section is configured to be applied at a cycle of two or more vertical pixel lines. The timing of the read pulse applied to the vertical pixel line Is shifted between adjacent vertical pixel lines, and the time of the fall of the read pulse applied to a certain vertical pixel line and the rise of the read pulse applied to another vertical pixel line are It may be configured to have at least one time point that matches the time.

【0038】また、本発明、固体撮像装置は、半導体基
板の一主面上に2次元マトリックス状に配列された光電
変換素子群と、該光電変換素子に隣接し、該光電変換素
子に蓄積された信号電荷を垂直CCDに読み出す読み出
し部と、該読み出し部に隣接し、前記光電変換素子から
読み出された信号電荷を垂直方向に転送する前記垂直C
CDと、該垂直CCDから転送された信号電荷を水平方
向に転送する水平CCDと、該水平CCDを転送された
信号電荷を検出し出力する電荷検出部と、を備え、前記
読み出し部に印加する読み出しパルスが垂直2画素ライ
ン以上の周期で印加可能な構成とされてなる固体撮像装
置において、前記光電変換素子から前記垂直CCDに電
荷を読み出す際に、前記読み出しパルスが垂直2画素ラ
イン以上の周期で読み出される垂直画素ライン間相互の
関係に対し、読み出しパルスのタイミングが互いにずれ
ており、それぞれに印加される読み出しパルスの立ち下
がり時刻と、立ち上がり時刻とが一致している時刻点を
有している第1の垂直画素ラインと第2の垂直画素ライ
ンを備えている構成としてもよい。
Further, according to the present invention, there is provided a solid-state imaging device comprising: a photoelectric conversion element group arranged in a two-dimensional matrix on one principal surface of a semiconductor substrate; a photoelectric conversion element group adjacent to the photoelectric conversion element; A reading unit for reading out the signal charges read out from the photoelectric conversion element and reading the signal charges from the photoelectric conversion element in the vertical direction.
CD, a horizontal CCD for transferring signal charges transferred from the vertical CCD in the horizontal direction, and a charge detection unit for detecting and outputting the signal charges transferred from the horizontal CCD, and applying the charge to the readout unit. In a solid-state imaging device having a configuration in which a read pulse can be applied in a cycle of two or more vertical pixel lines, an electric charge is supplied from the photoelectric conversion element to the vertical CCD.
When reading a load, the read pulse is applied
Between the vertical pixel lines read out at
Read pulse timings are shifted from each other
The falling of the read pulse applied to each
The time point where the rising time matches the rising time
A first vertical pixel line and a second vertical pixel line
May be provided.

【0039】更に、本発明、固体撮像装置は、半導体基
板の一主面上に2次元マトリックス状に配列された光電
変換素子群と、該光電変換素子に隣接し、該光電変換素
子に蓄積された信号電荷を垂直CCDに読み出す読み出
し部と、該読み出し部に隣接し、前記光電変換素子から
読み出された信号電荷を垂直方向に転送する前記垂直C
CDと、該垂直CCDから転送された信号電荷を水平方
向に転送する水平CCDと、該水平CCDを転送された
信号電荷を検出し出力する電荷検出部と、を備え、前記
読み出し部に印加する読み出しパルスが垂直3画素ライ
ン以上の周期で印加可能な構成とされてなる固体撮像装
置において、前記光電変換素子から前記垂直CCDに電
荷を読み出す際に、垂直3画素ライン以上の周期で読み
出される垂直画素ラインにそれぞれ前記周期で印され
る読み出しパルスのタイミングとして、相前後して読み
出しパルスが印加される第1の垂直画素ラインと第2の
垂直画素ラインに関して、読み出しパルスのタイミング
が、読み出しパルス幅未満の時間幅で互いにずれてお
り、読み出しパルスが印加されるタイミングが、前記周
期内で、前記第1の垂直画素ライン又は前記第2の垂直
画素ラインと、前記読み出しパルス幅分ずれている第3
の垂直画素ラインを備えている構成としてもよい。更
に、本発明、前記固体撮像装置は、前記読み出し部に印
加する読み出しパルスが垂直3画素ライン以上の周期で
印加可能な構成とされ、第1の垂直画素ラインに印加さ
れる読み出しパルスの立ち下がり時刻と、第2の垂直画
素ラインに印加される読み出しパルスの立ち上がり時刻
とが一致している時刻点を有し、前記第2の垂直画素ラ
インに印加される読み出しパルスの立ち下がり時刻と第
3の垂直画素ラインに印加される読み出しパルスの立ち
上がり時刻とが一致している時刻点を有する、という具
合に、互いに時系列で前後する読み出しパルスの立ち下
がり時刻と立ち上がり時刻とが一致している時刻点を有
している構成としてもよい。また、本発明、固体撮像装
置は、第1の垂直画素ラインに印加される読み出しパル
スの立ち下がり時刻と、時系列で最後である垂直画素ラ
インに印加される読み出しパルスの立ち上がり時刻とが
一致している時刻点を有している構成としてもよい。
Further, according to the present invention, there is provided a solid-state imaging device comprising: a photoelectric conversion element group arranged in a two-dimensional matrix on one principal surface of a semiconductor substrate; and a photoelectric conversion element adjacent to the photoelectric conversion element and stored in the photoelectric conversion element. A reading unit for reading out the signal charges read out from the photoelectric conversion element and reading the signal charges from the photoelectric conversion element in the vertical direction.
CD, a horizontal CCD for transferring signal charges transferred from the vertical CCD in the horizontal direction, and a charge detection unit for detecting and outputting the signal charges transferred from the horizontal CCD, and applying the charge to the readout unit. In a solid-state imaging device having a configuration in which a read pulse can be applied in a cycle of three or more vertical pixel lines, when reading out electric charges from the photoelectric conversion element to the vertical CCD, a vertical read in a cycle of three or more vertical pixel lines is performed. as the timing of the read pulse mark pressurized in each of the cycles in the pixel line, with respect to the first vertical pixel lines and the second vertical pixel line readout pulse in succession is applied, timing of the read pulse, a read pulse Are shifted from each other by a time width smaller than the width, and the timing at which the read pulse is applied is within the period, A straight-pixel line or the second vertical pixel lines, the third is deviated the read pulse width of
May be provided. Further, the solid-state imaging device according to the present invention is configured such that a readout pulse applied to the readout unit can be applied in a cycle of three or more vertical pixel lines, and a falling edge of the readout pulse applied to the first vertical pixel line is provided. And a time point at which the time coincides with the rising time of the read pulse applied to the second vertical pixel line, and the falling time of the read pulse applied to the second vertical pixel line and the third time. A time point at which the rising time of the read pulse applied to the vertical pixel line coincides with the time point at which the falling time and the rising time of the read pulse preceding and succeeding each other in time series coincide with each other. A configuration having points may be employed. In the solid-state imaging device according to the present invention, the fall time of the read pulse applied to the first vertical pixel line coincides with the rise time of the read pulse applied to the last vertical pixel line in time series. It is good also as a structure which has a certain time point.

【0040】また、本発明、固体撮像装置は、半導体基
板の一主面上に2次元マトリックス状に配列された光電
変換素子群と、該光電変換素子に隣接し、該光電変換素
子に蓄積された信号電荷を垂直CCDに読み出す読み出
し部と、該読み出し部に隣接し、前記光電変換素子から
読み出された信号電荷を垂直方向に転送する前記垂直C
CDと、該垂直CCDから転送された信号電荷を水平方
向に転送する水平CCDと、該水平CCDを転送された
信号電荷を検出し出力する電荷検出部と、を備え、前記
読み出し部に印加する読み出しパルスが垂直2画素ライ
ン以上の周期で印加可能な構成とされてなる固体撮像装
置において、垂直画素ラインに印加される読み出しパル
スのタイミングを、相隣る垂直画素ライン間でずらすよ
うにし、前記周期のうち、一の垂直画素ラインに印加さ
れる読み出しパルスの立ち下がりの時刻と、他の垂直画
素ラインに印加される読み出しパルスの立ち上がりの時
刻とが一致している時刻点を有する、複数の垂直画素ラ
インを備えている構成としてもよい。
Further, the present invention, the solid-state imaging device includes a semiconductor group
Photoelectrics arranged in a two-dimensional matrix on one main surface of the plate
A conversion element group, the photoelectric conversion element adjacent to the photoelectric conversion element,
Reads out signal charges stored in the chip to the vertical CCD
From the photoelectric conversion element adjacent to the readout unit and the readout unit.
The vertical C for transferring the read signal charges in the vertical direction.
CD and the signal charge transferred from the vertical CCD
A horizontal CCD that transfers the horizontal CCD,
A charge detection unit that detects and outputs signal charge,
In a solid-state imaging device having a configuration in which a read pulse applied to a read unit can be applied at a cycle of two or more vertical pixel lines, the timing of a read pulse applied to a vertical pixel line is adjusted between adjacent vertical pixel lines. The time point at which the falling time of the read pulse applied to one vertical pixel line coincides with the rising time of the read pulse applied to another vertical pixel line in the period. And a configuration having a plurality of vertical pixel lines.

【0041】[0041]

【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明の駆動方法を適用した好ましい一実
施の形態においては、フォトダイオードから垂直CCD
に電荷を読み出す読み出しパルスを、垂直画素ライン周
期ごとに印加するパルスタイミングをずらすことにより
(図1、図2参照)、撮像領域のPウェル接地電位の変
動を抑制し、フォトダイオードへの電荷逆注入が発生す
る基板電圧の上昇を抑制するようにしたものである。
Embodiments of the present invention will be described below. In a preferred embodiment to which the driving method of the present invention is applied, a vertical CCD
By shifting the pulse timing for applying a read pulse for reading out the electric charges every vertical pixel line cycle (see FIGS. 1 and 2), the fluctuation of the ground potential of the P-well in the imaging region is suppressed, and the charge to the photodiode is reversed. This is to suppress an increase in the substrate voltage at which the injection occurs.

【0042】本発明の別の実施の形態においては、読み
出しパルスのタイミングは、少なくとも1か所のタイミ
ングにおいて、1つのパルスの立ち下がりのタイミング
と、そのほかのパルスの立ち上がりを同期させ、パルス
印加によるPウェルの接地電位の変動を相殺させるよう
にしてもよい。これにより、垂直画素ライン周期が3、
4、5画素ラインと増えてもその蓄積時間差の広がりを
抑制している(図4、図5参照)。
In another embodiment of the present invention, the timing of the read pulse is synchronized with the fall timing of one pulse and the rise of the other pulse in at least one timing, and the read pulse is applied. The fluctuation of the ground potential of the P well may be offset. As a result, the vertical pixel line cycle is 3,
Even if the number of lines increases to four or five pixel lines, the spread of the accumulation time difference is suppressed (see FIGS. 4 and 5).

【0043】本発明のさらに別の実施の形態において
は、読み出し部に印加する読み出しパルスが垂直3画素
ライン以上の周期で印加可能な構成である固体撮像装置
において、第1の垂直画素ラインに印加される読み出し
パルスの立ち下がりと、時系列で最後である垂直画素ラ
インに印加される読み出しパルスの立ち上がりが同期し
ており(図6参照)、かつそれぞれの垂直画素ラインの
読み出しパルスの立ち上がりタイミングの間隔が均等と
される。
According to still another embodiment of the present invention, in a solid-state imaging device having a configuration in which a read pulse applied to a read unit can be applied at a cycle of three or more vertical pixel lines, the read pulse is applied to a first vertical pixel line. The falling edge of the read pulse to be applied is synchronized with the rising edge of the read pulse applied to the last vertical pixel line in time series (see FIG. 6), and the rising timing of the read pulse of each vertical pixel line is synchronized. The intervals are made equal.

【0044】[0044]

【実施例】本発明の実施例について図面を参照して以下
に詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below in detail with reference to the drawings.

【0045】[実施例1]図1は、本発明の第1の実施
例の撮像装置におけるフォトダイオード読み出し動作で
の、読み出しパルスの信号波形を示す図である。この実
施例では、撮像装置の読み出し配線は、垂直3画素ライ
ン周期で異なる読み出しパルスが印加可能な撮像装置を
用いている。図1(a)は、フォトダイオード4と垂直
転送電極8の関係を示す図であり、図1(b)の、φV
3A、φV3B、φV3Cは、読み出し電極を兼ねる垂
直転送電極8bに、垂直3画素ライン周期に印可される
読み出しパルスである。以下に説明する実施例の駆動方
法は、一例として、図7乃至9の平面図、図10及び図
11の断面図等を参照して説明した、全画素同時読み出
し方式の固体撮像装置に適用したものであり、図1は、
従来の駆動方法を説明するための図14に対応した図で
ある。なお、撮像素子の構成自体の説明は、重複を避け
るために省略する。
[Embodiment 1] FIG. 1 is a diagram showing a signal waveform of a read pulse in a photodiode read operation in an image pickup apparatus according to a first embodiment of the present invention. In this embodiment, the readout wiring of the image pickup device uses an image pickup device to which different readout pulses can be applied in a vertical three pixel line cycle. FIG. 1A is a diagram showing a relationship between the photodiode 4 and the vertical transfer electrode 8, and FIG.
3A, φV3B, and φV3C are readout pulses applied to the vertical transfer electrode 8b also serving as a readout electrode in a period of three vertical pixel lines. The driving method of the embodiment described below is applied to the solid-state imaging device of the all-pixel simultaneous readout method described with reference to the plan views of FIGS. 7 to 9 and the cross-sectional views of FIGS. And FIG. 1
FIG. 15 is a diagram corresponding to FIG. 14 for describing a conventional driving method. The description of the configuration of the image sensor will be omitted to avoid duplication.

【0046】垂直ブランキング期間の読み出し開始時刻
t11において、φV3Aがミドルレベル(例えば0
V)からハイレベル(例えば15V)となる。φV3A
の読み出しパルス幅はおよそ2μsであり、時刻t11
から2μs後の時刻t12において、φV3Aは読み出
し完了のためハイレベルからミドルレベルに変化する。
このとき、φV3Aがミドルレベルに変化するタイミン
グに同期してφV3Bのパルスがミドルレベルからハイ
レベルに立ち上がる。この、φV3Aの立ち下がりとφ
V3Bの立ち上がりパルスは、撮像領域に印加されてお
り、互いに正負逆向きのパルス電圧が印加されるため周
囲に与える影響が相殺され、P型ウェルの接地電位を変
動させることがなく、フォトダイオードの逆注入基板電
圧の上昇を抑制することができる。
At the reading start time t11 in the vertical blanking period, φV3A is at the middle level (for example, 0 V).
V) to a high level (for example, 15 V). φV3A
Is about 2 μs and the time t11
At time t12, which is 2 μs after the operation, φV3A changes from the high level to the middle level to complete the reading.
At this time, the pulse of φV3B rises from the middle level to the high level in synchronization with the timing at which φV3A changes to the middle level. This falling of φV3A and φ
The rising pulse of V3B is applied to the imaging region, and the pulse voltages in the opposite directions are applied to each other, so that the influence on the surroundings is cancelled, and the ground potential of the P-type well is not changed. The rise of the reverse injection substrate voltage can be suppressed.

【0047】次に、時刻t12から2μs後の時刻t1
3において、φV3Bは読み出し完了のためハイレベル
からミドルレベルに変化する。このとき、φV3Bがミ
ドルレベルに変化するタイミングに同期してφV3Cの
パルスがミドルレベルからハイレベルに立ち上がる。こ
の、φV3Bの立ち下がりとφV3Cの立ち上がりパル
スは、撮像領域に印加されており、互いに正負逆向きの
パルス電圧が印加されるため周囲に与える影響が相殺さ
れ、P型ウェルの接地電位を変動させることがなく、フ
ォトダイオードの逆注入基板電圧の上昇を抑制すること
ができる。
Next, at time t1 2 μs after time t12
At 3, the voltage φV3B changes from the high level to the middle level to complete the reading. At this time, the pulse of φV3C rises from the middle level to the high level in synchronization with the timing when φV3B changes to the middle level. The falling pulse of φV3B and the rising pulse of φV3C are applied to the imaging region, and pulse voltages having opposite positive and negative directions are applied to each other, so that the influence on the surroundings is canceled out and the ground potential of the P-type well is changed. Therefore, the rise of the reverse injection substrate voltage of the photodiode can be suppressed.

【0048】このようにして、読み出しパルスの正の高
電圧が印加されることによるフォトダイオード逆注入基
板電圧の上昇が抑制されるので、基板電圧を低い設定に
することが可能となる。
As described above, since the rise of the photodiode reverse injection substrate voltage due to the application of the positive high voltage of the read pulse is suppressed, the substrate voltage can be set low.

【0049】この低い基板設定電圧を採用することによ
り、フォトダイオードの蓄積容量が大きくとれ、ひいて
は、飽和信号量が大きくなり、ダイナミックレンジを高
く保つことができる。
By employing this low substrate setting voltage, the storage capacity of the photodiode can be increased, and the amount of the saturation signal can be increased, and the dynamic range can be kept high.

【0050】なお、上記の例では、パルスの時系列の順
番は、φV3A、φV3B、φV3Cの順としてある
が、この順番はどのような順番であっても、同等の効果
を得ることができることは明らかである。
In the above example, the order of the pulse time series is φV3A, φV3B, φV3C. However, the same effect can be obtained regardless of the order. it is obvious.

【0051】[実施例2]次に本発明の第2の実施例に
ついて説明する。図2は、本発明の第2の実施例の撮像
装置におけるフォトダイオード読み出し動作での、読み
出しパルスの波形図である。この実施例では、撮像装置
の読み出し配線は、垂直4画素ライン周期で異なる読み
出しパルスが印加可能な撮像装置を用いている(図2
(a)参照)。すなわち、画素の読み出しパルスは、φ
V3A、φV3B、φV3C、φV3Dの4つが周期的
に並んでいる。垂直ブランキング期間の読み出し開始時
刻t21において、φV3Aがミドルレベル(例えば0
V)からハイレベル(例えば15V)となる。φV3A
の読み出しパルス幅はおよそ2μsであり、時刻t21
から2μs後の時刻t22において、φV3Aは読み出
し完了のためハイレベルからミドルレベルに変化する。
このとき、φV3Aがミドルレベルに変化するタイミン
グに同期してφV3Bのパルスがミドルレベルからハイ
レベルに立ち上がる。この、φV3Aの立ち下がりとφ
V3Bの立ち上がりパルスは、撮像領域に印加されてお
り、互いに正負逆向きのパルス電圧が印加されるため周
囲に与える影響が相殺され、P型ウェルの接地電位を変
動させることがなく、フォトダイオードの逆注入基板電
圧の上昇を抑制することができる。
[Embodiment 2] Next, a second embodiment of the present invention will be described. FIG. 2 is a waveform diagram of a read pulse in a photodiode read operation in the imaging device according to the second embodiment of the present invention. In this embodiment, as the readout wiring of the image pickup device, an image pickup device to which different readout pulses can be applied in a period of four vertical pixel lines is used (FIG.
(A)). That is, the read pulse of the pixel is φ
V3A, φV3B, φV3C, and φV3D are periodically arranged. At the reading start time t21 in the vertical blanking period, φV3A is at the middle level (for example, 0 V).
V) to a high level (for example, 15 V). φV3A
Is about 2 μs at time t21.
At time t22 2 μs after the operation, φV3A changes from the high level to the middle level due to the completion of reading.
At this time, the pulse of φV3B rises from the middle level to the high level in synchronization with the timing at which φV3A changes to the middle level. This falling of φV3A and φ
The rising pulse of V3B is applied to the imaging region, and the pulse voltages in the opposite directions are applied to each other, so that the influence on the surroundings is cancelled, and the ground potential of the P-type well is not changed. The rise of the reverse injection substrate voltage can be suppressed.

【0052】次に、時刻t22から2μs後の時刻t2
3において、φV3Bは読み出し完了のためハイレベル
からミドルレベルに変化する。このとき、φV3Bがミ
ドルレベルに変化するタイミングに同期してφV3Cの
パルスがミドルレベルからハイレベルに立ち上がる。こ
の、φV3Bの立ち下がりとφV3Cの立ち上がりパル
スは、撮像領域に印加されており、互いに正負逆向きの
パルス電圧が印加されるため周囲に与える影響が相殺さ
れ、P型ウェルの接地電位を変動させることがなく、フ
ォトダイオードの逆注入基板電圧の上昇を抑制すること
ができる。さらに、時刻t24においても、φV3Cと
φV3Dのパルスが同様のパルスの変化をおこなう。
Next, at time t2, which is 2 μs after time t22.
At 3, the voltage φV3B changes from the high level to the middle level to complete the reading. At this time, the pulse of φV3C rises from the middle level to the high level in synchronization with the timing when φV3B changes to the middle level. The falling pulse of φV3B and the rising pulse of φV3C are applied to the imaging region, and pulse voltages having opposite positive and negative directions are applied to each other, so that the influence on the surroundings is canceled out and the ground potential of the P-type well is changed. Therefore, the rise of the reverse injection substrate voltage of the photodiode can be suppressed. Further, at time t24, the pulses of φV3C and φV3D change in the same manner.

【0053】このようにして、読み出しパルスの正の高
電圧が印加されることによるフォトダイオード逆注入基
板電圧の上昇が抑制されるので、基板電圧を低い設定に
することが可能となる。この低い基板設定電圧を採用す
ることにより、フォトダイオードの蓄積容量が大きくと
れ、ひいては、飽和信号量が大きくなり、ダイナミック
レンジを高く保つことができる。
In this manner, the rise of the photodiode reverse injection substrate voltage due to the application of the positive high voltage of the read pulse is suppressed, so that the substrate voltage can be set low. By adopting this low substrate setting voltage, the storage capacity of the photodiode can be increased, and the saturation signal amount can be increased, and the dynamic range can be kept high.

【0054】なお、上記した実施例では、パルスの時系
列の順番は、φV3A、φV3B、φV3C、φV3D
の順であったが、この順番はどのような順番でも、同等
の効果があることは明らかである。
In the above embodiment, the order of the pulse time series is φV3A, φV3B, φV3C, φV3D.
However, it is clear that the same effect can be obtained in any order.

【0055】さらに、垂直画素ライン周期が、2画素ラ
イン周期の場合でも、もしくは5画素ライン周期以上の
場合についても、本実施例と同様のパルスを印加するこ
とにより、本発明を実施することができる。
Further, even when the vertical pixel line period is two pixel line periods or five pixel line periods or more, the present invention can be implemented by applying the same pulse as in the present embodiment. it can.

【0056】ところで、図1、及び図2を参照して説明
した上記第1、及び第2の実施例では、フォトダイオー
ドの蓄積時間が異なることによる問題が発生する場合も
考えられる。図3に、フォトダイオードの蓄積時間が異
なることを示す信号波形図を示す。固体撮像装置では、
撮像に際し、所望の感度(露出)になるようにフォトダ
イオードに蓄積された電荷を垂直CCDに読み出す前
に、フォトダイオードに蓄積されつつある電荷を基板に
掃き出す操作をする場合がある。この操作は、「基板シ
ャッタ」、あるいは「電子シャッタ」とか呼ばれてい
る。図3において、基板シャッタを使わないものと仮定
すると、フォトダイオードの蓄積時間は、垂直ブランキ
ング期間にあるフォトダイオード読み出しパルスと、そ
の次の垂直ブランキング期間にある読み出しパルスの間
の時間である。すなわち、図3の時刻t31から時刻t
33の間がフォトダイオードの蓄積時間となる。この時
間は、撮像装置の駆動方法に依存するので一概にいえな
いが、例えば1/10秒とか1/30秒とかの時間であ
る。
In the first and second embodiments described with reference to FIGS. 1 and 2, there may be a case where a problem occurs due to a difference in the storage time of the photodiode. FIG. 3 is a signal waveform diagram showing that the accumulation times of the photodiodes are different. In solid-state imaging devices,
In imaging, before the electric charges accumulated in the photodiodes are read out to the vertical CCD so that a desired sensitivity (exposure) is obtained, an operation of sweeping out the electric charges accumulated in the photodiodes to the substrate may be performed. This operation is called “substrate shutter” or “electronic shutter”. In FIG. 3, assuming that the substrate shutter is not used, the accumulation time of the photodiode is the time between the photodiode read pulse in the vertical blanking period and the read pulse in the next vertical blanking period. . That is, from time t31 to time t in FIG.
The interval between 33 is the storage time of the photodiode. Since this time depends on the driving method of the imaging apparatus, it cannot be unconditionally determined, but is, for example, 1/10 seconds or 1/30 seconds.

【0057】さて、所望の感度(露出)にするために、
基板シャッタを使う場合は、図3の時刻t32におい
て、基板に高い正の電圧を印加することにより、基板シ
ャッタを働かせて、フォトダイオードに蓄積されつつあ
る電荷を垂直CCDに読み出す前に、フォトダイオード
の中の電荷を基板に掃き出す。そのため、実際にフォト
ダイオードに電荷が蓄積される時間は、時刻t32以降
から、つぎのフォトダイオード読み出しパルスが印加さ
れるまでの時間であり、図3に示す期間p31、期間p
32、期間p33である。
Now, in order to obtain a desired sensitivity (exposure),
When the substrate shutter is used, at time t32 in FIG. 3, a high positive voltage is applied to the substrate to activate the substrate shutter and read out the charges accumulated in the photodiode to the vertical CCD. Sweeps out the charge inside the substrate. Therefore, the time during which charges are actually accumulated in the photodiode is the time from time t32 onward until the next photodiode readout pulse is applied, and the period p31 and the period p3 shown in FIG.
32, period p33.

【0058】ここで、上記第1の実施例、および第2の
実施例においては、垂直画素ラインによって、微妙に蓄
積時間が異なってしまう。この様子は、図3に示すp3
1、p32、p33の蓄積時間が異なっていることから
分かる。例えば、フォトダイオードの蓄積時間は一般的
に1/10000秒から1/10秒程度が想定される。
ここで、やや暗いシーンを撮影しようとした場合、蓄積
時間(露出時間)を長く設定させるため、その蓄積時間
は1/10秒が設定されたとする。上記実施例から、蓄
積時間の垂直画素ライン間の時間差はφV3Aが印加さ
れる垂直画素ラインでは、図3の時刻t32から時刻t
33までの期間p31であり、φV3Cが印加される垂
直画素ラインでは、図3の時刻t32から時刻t35ま
での期間p33であり、最大4μs程度の蓄積時間差と
なる。この蓄積時間差は、全体の蓄積時間1/10秒
(100ms)に対して、0.004%の差であり、な
んら問題とならない。
Here, in the first embodiment and the second embodiment, the accumulation time slightly differs depending on the vertical pixel line. This situation is indicated by p3 shown in FIG.
It can be seen from the fact that the accumulation times of 1, p32 and p33 are different. For example, the storage time of a photodiode is generally assumed to be about 1 / 10,000 to 1/10 seconds.
Here, it is assumed that when a slightly dark scene is to be photographed, the accumulation time (exposure time) is set to be long, and the accumulation time is set to 1/10 second. According to the above-described embodiment, the time difference between the vertical pixel lines in the accumulation time is different from the time t32 to the time t32 in FIG. 3 in the vertical pixel line to which φV3A is applied.
In the vertical pixel line to which φV3C is applied, the period is from time t32 to time t35 in FIG. 3, and the accumulation time difference is a maximum of about 4 μs. This accumulation time difference is 0.004% of the total accumulation time of 1/10 second (100 ms), and does not cause any problem.

【0059】しかし、例えば、明るいシーンを撮影しよ
うとした場合は、その蓄積時間は1/10000秒(1
00μs)に設定される可能性がある。この場合、垂直
画素ラインによるフォトダイオードの蓄積時間差は、上
記例と変わらず4μsであるが、全体の蓄積時間は1/
10000(100μs)と短いので、その比率は4%
の蓄積時間差となる。この4%の蓄積時間差は、画像上
で確認することのできる範囲となる。このような状態で
は、垂直画素ラインごとに蓄積時間が異なり、すなわち
画素ラインごとに出力差があるような画像になってしま
う。すなわちそれは、横縞が入ったような画像となって
しまい、画像を乱す結果となる。
However, for example, when an attempt is made to shoot a bright scene, the accumulation time is 1/10000 second (1
00 μs). In this case, the difference in the accumulation time of the photodiode due to the vertical pixel line is 4 μs as in the above example, but the total accumulation time is 1 /
Because it is as short as 10,000 (100 μs), the ratio is 4%
Is the accumulation time difference. This 4% accumulation time difference is a range that can be confirmed on the image. In such a state, an accumulation time differs for each vertical pixel line, that is, an image in which there is an output difference for each pixel line. That is, it results in an image having horizontal stripes, which results in disturbing the image.

【0060】そして、上記した例では、垂直画素ライン
周期が3画素ライン周期の場合を示したが、周期が4画
素ライン、さらに5画素ラインとなれば、その蓄積時間
差はさらに広がり、結果としてさらに目立つ横縞が入っ
た画像を出力することになってしまう。
In the above-described example, the case where the vertical pixel line cycle is three pixel line cycles is shown. However, if the cycle becomes four pixel lines and further five pixel lines, the accumulation time difference is further increased, and as a result, the accumulation time difference is further increased. An image with conspicuous horizontal stripes will be output.

【0061】[実施例3]以下に説明する本発明の第3
の実施例は、このような課題を解決する本発明を実施し
たものある。図4に、垂直3画素ライン周期の読み出し
可能な固体撮像装置における、読み出し電圧の印加方法
を示す。垂直ブランキング期間の読み出し開始時刻t4
1において、φV3Aがミドルレベル(例えば0V)か
らハイレベル(例えば15V)となる。φV3Aの読み
出しパルス幅はおよそ2μsであり、時刻t41から2
μs後の時刻t43までハイレベルが保たれる。時刻t
41から時刻t43までの間の時刻t42において、φ
V3Bがミドルレベルからハイレベルに変化する。φV
3Bの読み出しパルス幅はおよそ2μsであり、時刻4
2から時刻44までハイレベルが保たれる。
[Embodiment 3] A third embodiment of the present invention described below.
The embodiment of the present invention implements the present invention to solve such a problem. FIG. 4 shows a method of applying a read voltage in a solid-state imaging device that can read data at a period of three vertical pixel lines. Readout start time t4 in the vertical blanking period
At 1, the φV3A changes from a middle level (for example, 0 V) to a high level (for example, 15 V). The read pulse width of φV3A is about 2 μs, and
The high level is maintained until time t43 after μs. Time t
At time t42 between time 41 and time t43, φ
V3B changes from the middle level to the high level. φV
The read pulse width of 3B is about 2 μs,
The high level is maintained from 2 to time 44.

【0062】次に、時刻t43において、φV3Aは読
み出し完了のためハイレベルからミドルレベルに変化す
る。このとき、φV3Aがミドルレベルに変化するタイ
ミングに同期してφV3Cのパルスがミドルレベルから
ハイレベルに立ち上がる。この、φV3Aの立ち下がり
とφV3Cの立ち上がりパルスは、撮像領域に印加され
ており、互いに正負逆向きのパルス電圧印加されるため
周囲に与える影響が相殺され、P型ウェルの接地電位を
変動させることがなく、フォトダイオードの逆注入基板
電圧の上昇を抑制することができる。
Next, at time t43, φV3A changes from the high level to the middle level to complete reading. At this time, the pulse of φV3C rises from the middle level to the high level in synchronization with the timing at which φV3A changes to the middle level. The falling pulse of φV3A and the rising pulse of φV3C are applied to the imaging region, and the positive and negative pulse voltages are applied to each other, so that the influence on the surroundings is canceled out and the ground potential of the P-type well is changed. Therefore, it is possible to suppress the rise of the reverse injection substrate voltage of the photodiode.

【0063】さらに時刻t44においてφV3Bは読み
出し完了のためハイレベルからミドルレベルに変化す
る。φV3Cは時刻t43からハイレベルを2μs保っ
たのち、時刻t45において読み出し完了のためハイレ
ベルからミドルレベルに変化する。
Further, at time t44, φV3B changes from the high level to the middle level to complete the reading. After maintaining the high level for 2 μs from time t43, φV3C changes from high level to middle level at time t45 to complete the reading.

【0064】この第3の実施例の駆動方法によれば、前
記第1の実施例と比べ、フォトダイオードの画素ライン
ごとの蓄積時間差は1/2に低減することができる。よ
り詳細には、上記した例でいえば、蓄積時間が1/10
000秒の場合、前記第1の実施例では、4%の蓄積時
間差が、2%になり、一つの目安である3%の蓄積時間
差内におさまることができ、画像上ほとんど目立たなく
なり、実用上問題ないレベルとなる。
According to the driving method of the third embodiment, the accumulation time difference of the photodiode for each pixel line can be reduced to one half of that of the first embodiment. More specifically, in the above example, the accumulation time is 1/10
In the case of 000 seconds, in the first embodiment, the accumulation time difference of 4% becomes 2%, which can be within the accumulation time difference of 3% which is one guideline, becomes almost inconspicuous on the image, and practically There is no problem level.

【0065】なお、上記した例では、パルスの時系列の
順番は、φV3A、φV3B、φV3Cの順としてある
が、この順番はどのような順番であっても、同等の効果
があることは明らかである。
In the above example, the order of the pulse time series is φV3A, φV3B, φV3C. However, it is clear that the same effect can be obtained in any order. is there.

【0066】[実施例4]次に本発明の第4の実施例に
ついて説明する。図5は、本発明の第4の実施例の駆動
方法を説明するための図である。垂直4画素ライン周期
の撮像装置に本発明を適用したものである。垂直ブラン
キング期間の読み出し開始時刻t51において、φV3
Aがミドルレベル(例えば0V)からハイレベル(例え
ば15V)となる。φV3Aの読み出しパルス幅はおよ
そ2μsであり、時刻t51から2μs後の時刻t53
までハイレベルが保たれる。時刻t51から時刻t53
までの間の時刻t52において、φV3Bがミドルレベ
ルからハイレベルに変化する。φV3Bの読み出しパル
ス幅はおよそ2μsであり、時刻52から時刻54まで
ハイレベルが保たれる。
[Embodiment 4] Next, a fourth embodiment of the present invention will be described. FIG. 5 is a diagram for explaining a driving method according to the fourth embodiment of the present invention. The present invention is applied to an imaging device having a period of four vertical pixel lines. At the reading start time t51 in the vertical blanking period, φV3
A changes from a middle level (for example, 0 V) to a high level (for example, 15 V). The read pulse width of φV3A is approximately 2 μs, and at time t53 2 μs after time t51.
High level is maintained until. From time t51 to time t53
At time t52 between the time t1 and the time t1, the signal φV3B changes from the middle level to the high level. The read pulse width of φV3B is approximately 2 μs, and the high level is maintained from time 52 to time 54.

【0067】次に、時刻t53において、φV3Aは読
み出し完了のためハイレベルからミドルレベルに変化す
る。このとき、φV3Aがミドルレベルに変化するタイ
ミングに同期してφV3Cのパルスがミドルレベルから
ハイレベルに立ち上がる。この、φV3Aの立ち下がり
とφV3Cの立ち上がりパルスは、撮像領域に印加され
ており、互いに正負逆向きのパルス電圧が印加されるた
め周囲に与える影響が相殺され、P型ウェルの接地電位
を変動させることがなく、フォトダイオードの逆注入基
板電圧の上昇を抑制することができる。
Next, at time t53, φV3A changes from the high level to the middle level to complete reading. At this time, the pulse of φV3C rises from the middle level to the high level in synchronization with the timing at which φV3A changes to the middle level. The falling pulse of φV3A and the rising pulse of φV3C are applied to the imaging region, and pulse voltages in opposite positive and negative directions are applied to each other, so that the influence on the surroundings is canceled out and the ground potential of the P-type well is changed. Therefore, the rise of the reverse injection substrate voltage of the photodiode can be suppressed.

【0068】さらに時刻t54においてφV3Bは読み
出し完了のためハイレベルからミドルレベルに変化す
る。このとき、φV3Bがミドルレベルに変化するタイ
ミングに同期してφV3Dのパルスがミドルレベルから
ハイレベルに立ち上がる。この、φV3Bの立ち下がり
とφV3Dの立ち上がりパルスは、撮像領域に印加され
ており、互いに正負逆向きのパルス電圧が印加されるた
め周囲に与える影響が相殺され、P型ウェルの接地電位
を変動させることがなく、フォトダイオードの逆注入基
板電圧の上昇を抑制することができる。その後φV3C
は時刻t53からハイレベルを2μs保ったのち、時刻
t55において読み出し完了のためハイレベルからミド
ルレベルに変化する。さらに、φV3Dは時刻t54か
らハイレベルを2μs保ったのち、時刻t56において
読み出し完了のためハイレベルからミドルレベルに変化
する。
Further, at time t54, φV3B changes from the high level to the middle level to complete the reading. At this time, the pulse of φV3D rises from the middle level to the high level in synchronization with the timing when φV3B changes to the middle level. The falling pulse of φV3B and the rising pulse of φV3D are applied to the imaging region, and the positive and negative pulse voltages are applied to each other, so that the influence on the surroundings is canceled out and the ground potential of the P-type well is changed. Therefore, the rise of the reverse injection substrate voltage of the photodiode can be suppressed. Then φV3C
After the high level is maintained for 2 μs from time t53, the level changes from high level to middle level at time t55 to complete reading. Further, φV3D keeps the high level for 2 μs from the time t54, and then changes from the high level to the middle level at the time t56 to complete the reading.

【0069】このような駆動方法により、前記第2の実
施例と比べ、蓄積時間差は1/2に低減することができ
る。上記した例でいえば、蓄積時間が1/10000秒
の場合、第2の実施例では、6%の蓄積時間差が、3%
になり、ひとつの目安である3%の蓄積時間差内におさ
まることができ、画像上ほとんど目立たなくなり、実用
上問題ないレベルとなる。
With such a driving method, the accumulation time difference can be reduced to half compared with the second embodiment. In the above example, when the accumulation time is 1/10000 second, the accumulation time difference of 6% is 3% in the second embodiment.
, And can be kept within the storage time difference of 3%, which is one standard, so that it becomes almost inconspicuous on the image, and is at a level that is not problematic in practical use.

【0070】なお、上記した例では、パルスの時系列の
順番は、φV3A、φV3B、φV3C、φV3Dの順
としてあるが、この順番はどのような順番であっても、
同等の効果が得られることは明らかである。
In the above example, the order of the pulse time series is φV3A, φV3B, φV3C, φV3D. However, this order may be any order.
Obviously, an equivalent effect can be obtained.

【0071】さらに、垂直画素ライン周期が、5画素ラ
イン周期以上の場合についても、これらと同様のパルス
を印加することにより、本発明を適用することが可能で
ある。
Further, the present invention can be applied to the case where the vertical pixel line period is equal to or longer than 5 pixel line periods by applying the same pulse.

【0072】さて、このようにして、前記第3、及び第
4の実施例においては、前記第1、及び第2の実施例に
比べ、フォトダイオードの画素ラインごとの蓄積時間差
が小さくすることが可能となった。しかし、フォトダイ
オードの蓄積時間差は依然として存在し、画素ライン周
期が大きくなればなるほど、蓄積時間差は大きくなると
いう課題も残っている。
As described above, in the third and fourth embodiments, the difference in the accumulation time for each pixel line of the photodiode can be reduced as compared with the first and second embodiments. It has become possible. However, there is still a problem that the accumulation time difference of the photodiode still exists, and the accumulation time difference increases as the pixel line cycle increases.

【0073】このため、できるだけ蓄積時間の差を小さ
くできないかについて検討した。一方で、蓄積時間の差
を縮め過ぎては、従来あるような、フォトダイオード基
板逆注入電圧の上昇を招いてしまう。
For this reason, it was examined whether the difference in accumulation time could be reduced as much as possible. On the other hand, if the difference between the accumulation times is reduced too much, the photodiode substrate back-injection voltage will increase as in the related art.

【0074】そこで、本願発明者は、さらに読み出しタ
イミングをずらす実験により、次のような知見を得た。
すなわち、その知見とは、読み出しパルスのタイミング
をずらせばずらすほど効果はあるが、確かに、立ち上が
りのタイミングと立ち下がりのタイミングが相殺される
タイミングが少なくとも1か所あれば、基板逆注入電圧
を低減できる効果がある、ということである。
Thus, the inventor of the present application has obtained the following knowledge through experiments in which the read timing is further shifted.
In other words, the finding is that the more the timing of the read pulse is shifted, the more effective the effect is. However, indeed, if there is at least one timing where the rising timing and the falling timing are offset, the substrate reverse injection voltage is reduced. That is, there is an effect that can be reduced.

【0075】[実施例5]以下に説明する第5の実施例
は、上記知見に基づきなされた本発明を実施したもので
ある。図6は、本発明の第5の実施例の駆動方法を説明
するための図であり、垂直4画素ライン周期の読み出し
可能な固体撮像装置における、読み出し電圧の印加方法
を示している。図6を参照すると、垂直ブランキング期
間の読み出し開始時刻t61において、φV3Aがミド
ルレベル(例えば0V)からハイレベル(例えば15
V)となる。φV3Aの読み出しパルス幅はおよそ2μ
sであり、時刻t61から2μs後の時刻t63までハ
イレベルが保たれる。時刻t61から時刻t64までの
間の時刻t62において、φV3Bがミドルレベルから
ハイレベルに変化する。φV3Bの読み出しパルス幅は
およそ2μsであり、時刻t62から2μsの間ハイレ
ベルが保たれる。
[Embodiment 5] A fifth embodiment described below implements the present invention based on the above findings. FIG. 6 is a diagram for explaining a driving method according to a fifth embodiment of the present invention, and shows a method of applying a read voltage in a readable solid-state imaging device with a vertical four pixel line cycle. Referring to FIG. 6, at the reading start time t61 in the vertical blanking period, φV3A changes from a middle level (for example, 0 V) to a high level (for example,
V). φV3A read pulse width is about 2μ
s, and the high level is maintained from time t61 to time t63, which is 2 μs later. At time t62 between time t61 and time t64, φV3B changes from the middle level to the high level. The read pulse width of φV3B is approximately 2 μs, and the high level is maintained for 2 μs from time t62.

【0076】次に、時刻t62から時刻t64までの間
の時刻t63において、φV3Cがミドルレベルからハ
イレベルに変化する。φV3Cの読み出しパルス幅はお
よそ2μsであり、時刻t63から2μsの間ハイレベ
ルが保たれる。さて、時刻t64において、φV3Aは
読み出し完了のためハイレベルからミドルレベルに変化
する。このとき、φV3Aがミドルレベルに変化するタ
イミングに同期してφV3Dのパルスがミドルレベルか
らハイレベルに立ち上がる。この、φV3Aの立ち下が
りとφV3Dの立ち上がりパルスは、撮像領域に印加さ
れており、互いに正負逆向きのパルス電圧が印加される
ため周囲に与える影響が相殺され、P型ウェルの接地電
位を変動させることがなく、フォトダイオードの逆注入
基板電圧の上昇を抑制することができる。
Next, at time t63 between time t62 and time t64, φV3C changes from the middle level to the high level. The read pulse width of φV3C is approximately 2 μs, and the high level is maintained for 2 μs from time t63. By the way, at time t64, φV3A changes from the high level to the middle level to complete the reading. At this time, the pulse of φV3D rises from the middle level to the high level in synchronization with the timing at which φV3A changes to the middle level. The falling pulse of φV3A and the rising pulse of φV3D are applied to the imaging region, and pulse voltages having opposite positive and negative directions are applied to each other, so that the influence on the surroundings is canceled out and the ground potential of the P-type well is changed. Therefore, the rise of the reverse injection substrate voltage of the photodiode can be suppressed.

【0077】その後、φV3B、φV3C、φV3Dは
それぞれ順に、ハイレベルからミドルレベルに変化して
いく。また、さらにいえば、φV3AからφV3Dの立
ち上がりタイミングは、それぞれ時間的に均等であり、
かつ、それぞれのハイレベルが持続する時間が同じであ
ることが望ましい。
Thereafter, φV3B, φV3C, and φV3D sequentially change from the high level to the middle level, respectively. In addition, the rising timings of φV3A to φV3D are temporally uniform, respectively.
In addition, it is desirable that the duration of each high level is the same.

【0078】なお、上記した例では、パルスの時系列の
順番は、φV3A、φV3B、φV3C、φV3Dの順
としてあるが、この順番はどのような順番でも、同等の
効果があることは明らかである。
In the example described above, the order of the pulse time series is φV3A, φV3B, φV3C, φV3D, but it is clear that any order may have the same effect. .

【0079】この第5の実施例によれば、垂直画素ライ
ン周期ごとのフォトダイオードの蓄積時間差は最大でも
2μsに抑えることができる。さらに、垂直画素ライン
周期が5画素ライン周期以上についても、最初のパルス
の立ち上がりと最後のパルスの立ち上がりの中にその他
のパルスの立ち上がりを包含し、かつ、最初のパルスの
立ち下がりと最後のパルスの立ち上がりのタイミングを
同期させることにより、同様の効果を得ることができ
る。
According to the fifth embodiment, the accumulation time difference of the photodiodes in each vertical pixel line cycle can be suppressed to 2 μs at the maximum. Further, even when the vertical pixel line cycle is 5 pixel line cycles or more, the rise of the first pulse and the rise of the last pulse include the rise of other pulses, and the fall of the first pulse and the last pulse The same effect can be obtained by synchronizing the rising timings of.

【0080】このように、前記第3の実施例を含め、前
記第5の実施例では、画素ラインごとの蓄積時間差は最
大2μsとなり、それ以上の蓄積時間差はないため、垂
直ラインごとに蓄積時間差が異なることによる、横縞と
なる画像の乱れはない。
As described above, in the fifth embodiment including the third embodiment, the accumulation time difference for each pixel line is a maximum of 2 μs, and there is no accumulation time difference longer than that. Are not disturbed by horizontal stripes.

【0081】なお、上記した実施例では、垂直転送駆動
が4相駆動であり、また、垂直転送電極が3層のポリシ
リコンから形成された例を示したが、駆動は3相駆動で
もまた5相駆動以上であっても本発明は適用可能であ
り、また、電極の構成は3層のポリシリコンに限定され
るものでないことは勿論である。すなわち、本発明は、
上記した実施例に示した構成制に限定されず、本発明の
原理に準ずる各種変更を含むことは勿論である。
In the above embodiment, the vertical transfer drive is a four-phase drive and the vertical transfer electrodes are formed of three layers of polysilicon. However, the drive may be a three-phase drive or a five-phase drive. The present invention is applicable even if the phase driving is performed or more, and the configuration of the electrodes is not limited to the three-layer polysilicon. That is, the present invention
It is needless to say that the present invention is not limited to the configuration shown in the above-described embodiment, but includes various modifications in accordance with the principle of the present invention.

【0082】[0082]

【発明の効果】以上説明したように、本発明によれば、
垂直2画素ライン周期以上の読み出しが可能な撮像装置
において、フォトダイオードから垂直CCDに信号電荷
を読み出す際の、複数の読み出しパルスを互いに相殺す
るタイミングで同期させることにより、高い正の読み出
し電圧を印加することによる、P型ウェルの接地電位の
ゆれを無くし、このためフォトダイオードの基板から電
荷が流入する、逆注入基板電圧の上昇を抑制することが
できる、という効果を奏する。
As described above, according to the present invention,
A high positive read voltage is applied by synchronizing a plurality of read pulses at the timing of canceling each other when reading signal charges from a photodiode to a vertical CCD in an image pickup device capable of reading data for two or more vertical pixel line periods. This eliminates fluctuations in the ground potential of the P-type well, thereby suppressing the inflow of charges from the photodiode substrate and suppressing the rise of the reverse injection substrate voltage.

【0083】さらに、本発明によれば、複数の読み出し
パルスを相殺するタイミングを少なくとも1か所設ける
垂直画素ラインごとのフォトダイオード蓄積時間のずれ
を最小にする方法によれば、その蓄積時間の違いによ
る、画像の乱れは問題とならない程度に小さくできる。
Further, according to the present invention, according to the method for minimizing the shift of the photodiode accumulation time for each vertical pixel line in which at least one timing for canceling a plurality of readout pulses is provided, the difference in the accumulation time is different. , The image distortion can be reduced to such an extent that no problem occurs.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例を説明するための図であ
り、垂直3画素ライン周期で読み出しパルスが印加可能
な撮像装置における、読み出しパルス波形を示す図であ
る。
FIG. 1 is a diagram for explaining a first embodiment of the present invention, and is a diagram showing a read pulse waveform in an imaging device to which a read pulse can be applied in a vertical three pixel line cycle.

【図2】本発明の第2の実施例を説明するための図であ
り、垂直4画素ライン周期で読み出しパルスが印加可能
な撮像装置における、読み出しパルス波形を示す図であ
る。
FIG. 2 is a diagram for explaining a second embodiment of the present invention, and is a diagram illustrating a read pulse waveform in an imaging device to which a read pulse can be applied in a period of four vertical pixel lines.

【図3】フォトダイオードの蓄積時間を示す波形図であ
る。
FIG. 3 is a waveform diagram showing an accumulation time of a photodiode.

【図4】本発明の第3の実施例を説明するための図であ
り、垂直3画素ライン周期で読み出しパルスが印加可能
な撮像装置における、読み出しパルス波形を示す図であ
る。
FIG. 4 is a diagram for explaining a third embodiment of the present invention, and is a diagram illustrating a read pulse waveform in an imaging device to which a read pulse can be applied in a vertical three pixel line cycle.

【図5】本発明の第4の実施例を説明するための図であ
り、垂直4画素ライン周期で読み出しパルスが印加可能
な撮像装置における、読み出しパルス波形を示す図であ
る。
FIG. 5 is a diagram for explaining a fourth embodiment of the present invention, and is a diagram showing a read pulse waveform in an imaging device to which a read pulse can be applied in a period of four vertical pixel lines.

【図6】本発明の第5の実施例を説明するための図であ
り、垂直4画素ライン周期で読み出しパルスが印加可能
な撮像装置における、読み出しパルス波形を示す図であ
る。
FIG. 6 is a diagram for explaining a fifth embodiment of the present invention, and is a diagram showing a read pulse waveform in an imaging device to which a read pulse can be applied in a period of four vertical pixel lines.

【図7】全画素同時読みだし方式インターライン型CC
D撮像装置の構成を示す平面図である。
FIG. 7: All-pixel simultaneous reading method, interline type CC
It is a top view showing the composition of D imaging device.

【図8】垂直3画素ライン周期で読み出しパルスが印加
可能な撮像装置のフォトダイオードと垂直転送電極との
対応を説明するための平面図である。
FIG. 8 is a plan view for explaining the correspondence between a photodiode and a vertical transfer electrode of an imaging device to which a readout pulse can be applied in a vertical three pixel line cycle.

【図9】図8を拡大した部分拡大平面図である。FIG. 9 is a partially enlarged plan view of FIG.

【図10】図7のA−A′線の断面図であり、垂直転送
電極の構成を示す断面図である。
10 is a cross-sectional view taken along the line AA 'of FIG. 7, and is a cross-sectional view showing a configuration of a vertical transfer electrode.

【図11】図7のB−B′線の断面図であり、画素の水
平方向断面を示す断面図である。
11 is a cross-sectional view taken along the line BB 'of FIG. 7, and is a cross-sectional view showing a horizontal cross section of the pixel.

【図12】全画素同時読み出し動作における電荷転送の
様子を模式的に示す図である。
FIG. 12 is a diagram schematically showing a state of charge transfer in an all-pixel simultaneous reading operation.

【図13】全画素同時読み出し動作における垂直駆動パ
ルスの波形と電荷転送の様子を模式的に示す図である。
FIG. 13 is a diagram schematically illustrating a waveform of a vertical drive pulse and a state of charge transfer in an all-pixel simultaneous reading operation.

【図14】従来の垂直3画素ライン周期で読み出しパル
スが印加可能な撮像装置における、読み出しパルス波形
を示す図である。
FIG. 14 is a diagram showing a read pulse waveform in a conventional imaging device to which a read pulse can be applied in a vertical three pixel line cycle.

【図15】標準的な設定基板電圧時の、基板の深さ方向
の電子に対するポテンシャルを示す図である。
FIG. 15 is a diagram showing a potential for electrons in the depth direction of the substrate at a standard set substrate voltage.

【図16】基板電圧を上げた場合の、基板の深さ方向の
電子に対するポテンシャルを示す図である。
FIG. 16 is a diagram showing a potential for electrons in the depth direction of the substrate when the substrate voltage is increased.

【図17】基板電圧を下げすぎた場合の、フォトダイオ
ード基板逆注入が発生した場合の、基板の深さ方向の電
子に対するポテンシャルを示す図である。
FIG. 17 is a diagram illustrating a potential for electrons in the depth direction of the substrate when back injection of the photodiode substrate occurs when the substrate voltage is excessively lowered.

【図18】全画素同時読みだし方式の撮像装置での、フ
ォトダイオード基板逆注入が発生やすいことを説明する
ポテンシャルを示す図である。
FIG. 18 is a diagram showing potentials for explaining that reverse injection of a photodiode substrate is likely to occur in an image pickup apparatus of an all-pixel simultaneous reading system.

【符号の説明】[Explanation of symbols]

1 撮像領域 2 水平CCD 3 出力部(電荷検出部) 4 フォトダイオード(光電変換素子) 5 垂直CCD 6 読み出し部 7 素子分離領域 8 垂直転送電極 8a 垂直転送専用電極 8b 読み出し電極を兼ねる垂直転送電極 9 N型基板 10 P型ウェル 11 N型フォトダイオード層 12 N型垂直CCD埋め込み層 13 P型垂直CCDウェル層 14 高濃度P型不純物層 15 絶縁膜 16 遮光膜 17 遮光膜開口 18 水平転送電極 Reference Signs List 1 imaging area 2 horizontal CCD 3 output section (charge detection section) 4 photodiode (photoelectric conversion element) 5 vertical CCD 6 read section 7 element isolation area 8 vertical transfer electrode 8a vertical transfer dedicated electrode 8b vertical transfer electrode serving also as read electrode 9 N-type substrate 10 P-type well 11 N-type photodiode layer 12 N-type vertical CCD buried layer 13 P-type vertical CCD well layer 14 High-concentration P-type impurity layer 15 Insulating film 16 Light-shielding film 17 Light-shielding film opening 18 Horizontal transfer electrode

Claims (12)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体基板の一主面上に2次元マトリック
ス状に配列された光電変換素子群と、該光電変換素子に
隣接し、該光電変換素子に蓄積された信号電荷を垂直C
CDに読み出す読み出し部と、該読み出し部に隣接し、
前記光電変換素子から読み出された信号電荷を垂直方向
に転送する前記垂直CCDと、該垂直CCDから転送さ
れた信号電荷を水平方向に転送する水平CCDと、該水
平CCDを転送された信号電荷を検出し出力する電荷検
出部と、が設けられており、前記読み出し部に印加する
読み出しパルスが垂直3画素ライン以上の周期で印加可
能な構成とされてなる固体撮像装置の駆動方法におい
て、 前記光電変換素子から前記垂直CCDに電荷を読み出す
際に、垂直3画素ライン以上の周期で読み出される垂直
画素ラインにそれぞれ前記周期で印加される読み出しパ
ルスのタイミングとして、相前後して読み出しパルスが
印加される第1の垂直画素ラインと第2の垂直画素ライ
ンに対する読み出しパルスのタイミングが、読み出しパ
ルス幅未満の時間幅で互いにずれており、前記第1の垂
直画素ラインと前記第2の垂直画素ラインとは別の第3
の垂直画素ラインにおいて、読み出しパルスが印され
るタイミングが、前記周期内で、前記第1の垂直画素ラ
イン又は前記第2の垂直画素ラインと、前記読み出しパ
ルス幅分ずれている、ことを特徴とする、固体撮像装置
の駆動方法。
1. A photoelectric conversion element group arranged in a two-dimensional matrix on one main surface of a semiconductor substrate, and a signal charge adjacent to the photoelectric conversion element and accumulated in the photoelectric conversion element is vertically transferred to a photoelectric conversion element.
A reading unit for reading to a CD;
The vertical CCD for transferring the signal charges read from the photoelectric conversion element in the vertical direction, the horizontal CCD for transferring the signal charges transferred from the vertical CCD in the horizontal direction, and the signal charge transferred for the horizontal CCD And a charge detection unit for detecting and outputting a signal, wherein a read pulse applied to the read unit is configured to be applied in a cycle of three or more vertical pixel lines. When charges are read from the photoelectric conversion element to the vertical CCD, read pulses are applied successively to the vertical pixel lines that are read in a cycle of three or more vertical pixel lines as read pulse timings applied in the cycle. When the read pulse timing for the first vertical pixel line and the second vertical pixel line is less than the read pulse width The first vertical pixel line and the second vertical pixel line are different from each other by a third width.
Wherein the vertical pixel line, the timing of the read pulse is marked pressurized is, within said period, said first vertical pixel line or the second vertical pixel lines, the deviates read pulse width of, that of Driving method of the solid-state imaging device.
【請求項2】半導体基板の一主面上に2次元マトリック
ス状に配列された光電変換素子群と、該光電変換素子に
隣接し、該光電変換素子に蓄積された信号電荷を垂直C
CDに読み出す読み出し部と、該読み出し部に隣接し、
前記光電変換素子から読み出された信号電荷を垂直方向
に転送する前記垂直CCDと、該垂直CCDから転送さ
れた信号電荷を水平方向に転送する水平CCDと、該水
平CCDを転送された信号電荷を検出し出力する電荷検
出部と、が設けられており、前記読み出し部に印加する
読み出しパルスが垂直2画素ライン以上の周期で印加可
能な構成とされてなる固体撮像装置の駆動方法におい
て、 前記光電変換素子から前記垂直CCDに電荷を読み出す
際に、前記読み出しパルスが垂直2画素ライン以上の周
期で読み出される垂直画素ライン間相互の関係に対し、
読み出しパルスのタイミングを、第1の垂直画素ライン
と第2の垂直画素ラインに関して、互いにずらし、第1
の垂直画素ラインに印加される読み出しパルスの立ち下
がり時刻と、第2の垂直画素ラインに印加される読み出
しパルスの立ち上がり時刻と、が一致している時刻点を
有している、ことを特徴とする、固体撮像装置の駆動方
法。
2. A photoelectric conversion element group arranged in a two-dimensional matrix on one main surface of a semiconductor substrate, and a signal charge adjacent to the photoelectric conversion element and accumulated in the photoelectric conversion element is vertically transferred to a photoelectric conversion element.
A reading unit for reading to a CD;
The vertical CCD for transferring the signal charges read from the photoelectric conversion element in the vertical direction, the horizontal CCD for transferring the signal charges transferred from the vertical CCD in the horizontal direction, and the signal charge transferred for the horizontal CCD And a charge detection unit for detecting and outputting a signal. The method for driving a solid-state imaging device, wherein a read pulse applied to the read unit is configured to be applied in a cycle of two or more vertical pixel lines, When electric charges are read from the photoelectric conversion element to the vertical CCD, the read pulse is read in a cycle of two or more vertical pixel lines.
The timing of the read pulse is shifted with respect to the first vertical pixel line and the second vertical pixel line,
Wherein the falling time of the read pulse applied to the vertical pixel line and the rising time of the read pulse applied to the second vertical pixel line coincide with each other. To drive a solid-state imaging device.
【請求項3】請求項2記載の固体撮像装置の駆動方法に
おいて、前記固体撮像装置が、前記読み出し部に印加す
る読み出しパルスが垂直3画素ライン以上の周期で印加
可能な構成とされ、 第1の垂直画素ラインに印加される読み出しパルスの立
ち下がり時刻と、第2の垂直画素ラインに印加される読
み出しパルスの立ち上がり時刻とが一致している時刻点
を有し、 前記第2の垂直画素ラインに印加される読み出しパルス
の立ち下がり時刻と第3の垂直画素ラインに印加される
読み出しパルスの立ち上がり時刻とが一致している時刻
点を有する、という具合に、互いに時系列で前後する読
み出しパルスの立ち下がり時刻と立ち上がり時刻とが一
致している時刻点を有している、ことを特徴とする、固
体撮像装置の駆動方法。
3. The method for driving a solid-state imaging device according to claim 2 , wherein the solid-state imaging device is configured to be capable of applying a read pulse applied to the read section at a cycle of three or more vertical pixel lines. A time point at which the fall time of the read pulse applied to the vertical pixel line of the second vertical pixel line coincides with the rise time of the read pulse applied to the second vertical pixel line; Has a time point at which the falling time of the read pulse applied to the read pulse applied to the third vertical pixel line coincides with the rise time of the read pulse applied to the third vertical pixel line. A method for driving a solid-state imaging device, comprising: a time point at which a fall time and a rise time coincide with each other.
【請求項4】請求項2記載の固体撮像装置の駆動方法に
おいて、前記固体撮像装置が、前記読み出し部に印加す
る読み出しパルスが垂直3画素ライン以上の周期で印加
可能な構成とされ、 第1の垂直画素ラインに印加される読み出しパルスの立
ち下がり時刻と、時系列で最後である垂直画素ラインに
印加される読み出しパルスの立ち上がり時刻とが一致し
ている時刻点を有している、ことを特徴とする、固体撮
像装置の駆動方法。
4. The method for driving a solid-state imaging device according to claim 2 , wherein the solid-state imaging device has a configuration in which a readout pulse applied to the readout unit can be applied in a cycle of three or more vertical pixel lines. Has a time point at which the falling time of the readout pulse applied to the vertical pixel line is coincident with the rising time of the readout pulse applied to the last vertical pixel line in time series. A method for driving a solid-state imaging device, which is characterized by the following.
【請求項5】請求項4記載の固体撮像装置の駆動方法に
おいて、 前記第1の垂直画素ラインに印加される読み出しパルス
の立ち下がり時刻と、時系列で最後である垂直画素ライ
ンに印加される読み出しパルスの立ち上がり時刻とが一
致している時刻点を有しており、それぞれの垂直画素ラ
インの読み出しパルスの立ち上がり時刻の互いの間隔が
均等である、ことを特徴とする、固体撮像装置の駆動方
法。
5. The driving method for a solid-state imaging device according to claim 4 , wherein the falling time of the readout pulse applied to the first vertical pixel line is applied to the last vertical pixel line in a time series. Driving the solid-state imaging device, characterized in that it has a time point at which the rising time of the read pulse coincides with each other, and the intervals between the rising times of the read pulses of the respective vertical pixel lines are equal to each other. Method.
【請求項6】請求項5記載の固体撮像装置の駆動方法に
おいて、 それぞれの垂直画素ラインの読み出しパルスの時間幅が
同じである、ことを特徴とする、固体撮像装置の駆動方
法。
6. The driving method for a solid-state imaging device according to claim 5 , wherein the read pulse of each vertical pixel line has the same time width.
【請求項7】半導体基板の一主面上に2次元マトリック
ス状に配列された光電変換素子群と、該光電変換素子に
隣接し、該光電変換素子に蓄積された信号電荷を垂直C
CDに読み出す読み出し部と、該読み出し部に隣接し、
前記光電変換素子から読み出された信号電荷を垂直方向
に転送する前記垂直CCDと、該垂直CCDから転送さ
れた信号電荷を水平方向に転送する水平CCDと、該水
平CCDを転送された信号電荷を検出し出力する電荷検
出部と、が設けられており、前記読み出し部に印加する
読み出しパルスが垂直2画素ライン以上の周期で印加可
能な構成とされてなる固体撮像装置の駆動方法におい
て、 垂直画素ラインに印加される読み出しパルスのタイミン
グを、相隣る垂直画素ライン間でずらすようにし、前記
周期のうち、ある垂直画素ラインに印加される読み出し
パルスの立ち下がりの時刻と、他の垂直画素ラインに印
加される読み出しパルスの立ち上がりの時刻とが一致し
ている時刻点を少なくとも一つ有する、ことを特徴とす
る固体撮像装置の駆動方法。
7. A two-dimensional matrix on one main surface of a semiconductor substrate.
And a photoelectric conversion element group arranged in a matrix.
Adjacent signal charges accumulated in the photoelectric conversion element
A reading unit for reading to a CD;
The signal charge read from the photoelectric conversion element is
The vertical CCD to be transferred to the
A horizontal CCD for transferring the collected signal charges in the horizontal direction,
Charge detection that detects and outputs signal charges transferred to a flat CCD
And a driving unit for driving the solid-state imaging device , wherein a readout pulse applied to the readout unit is configured to be applied at a cycle of two or more vertical pixel lines. The timing of the read pulse applied to the pixel is shifted between adjacent vertical pixel lines, and the time of the fall of the read pulse applied to a certain vertical pixel line and the A method for driving a solid-state imaging device, comprising: at least one time point at which a rising time of a read pulse to be applied coincides with a rising time.
【請求項8】半導体基板の一主面上に2次元マトリック
ス状に配列された光電変換素子群と、該光電変換素子に
隣接し、該光電変換素子に蓄積された信号電荷を垂直C
CDに読み出す読み出し部と、該読み出し部に隣接し、
前記光電変換素子から読み出された信号電荷を垂直方向
に転送する前記垂直CCDと、該垂直CCDから転送さ
れた信号電荷を水平方向に転送する水平CCDと、該水
平CCDを転送された信号電荷を検出し出力する電荷検
出部と、を備え、前記読み出し部に印加する読み出しパ
ルスが垂直3画素ライン以上の周期で印加可能な構成と
されてなる固体撮像装置において、 前記光電変換素子から前記垂直CCDに電荷を読み出す
際に、垂直3画素ライン以上の周期で読み出される垂直
画素ラインにそれぞれ前記周期で印される読み出しパ
ルスのタイミングとして、相前後して読み出しパルスが
印加される第1の垂直画素ラインと第2の垂直画素ライ
ンに関して、読み出しパルスのタイミングが、読み出し
パルス幅未満の時間幅で互いにずれており、読み出しパ
ルスが印加されるタイミングが、前記周期内で、前記第
1の垂直画素ライン又は前記第2の垂直画素ラインと、
前記読み出しパルス幅分ずれている第3の垂直画素ライ
ンを備えている、ことを特徴とする、固体撮像装置。
8. A photoelectric conversion element group arranged in a two-dimensional matrix on one main surface of a semiconductor substrate, and a signal charge adjacent to the photoelectric conversion element and accumulated in the photoelectric conversion element is vertically transferred to a vertical C
A reading unit for reading to a CD;
The vertical CCD for transferring the signal charges read from the photoelectric conversion element in the vertical direction, the horizontal CCD for transferring the signal charges transferred from the vertical CCD in the horizontal direction, and the signal charge transferred for the horizontal CCD A charge detection unit for detecting and outputting the read signal, wherein a read pulse applied to the read unit is configured to be applied in a cycle of three or more vertical pixel lines. when reading the electric charges to the CCD, the first vertical as a timing of the read pulse mark pressurized in each of the periods in the vertical pixel line is read at a period of more than three vertical pixel lines, the read pulse in succession are applied Regarding the pixel line and the second vertical pixel line, the read pulse timings are shifted from each other by a time width less than the read pulse width. And the timing at which the read pulse is applied falls within the period, the first vertical pixel line or the second vertical pixel line,
A solid-state imaging device comprising a third vertical pixel line shifted by the read pulse width.
【請求項9】半導体基板の一主面上に2次元マトリック
ス状に配列された光電変換素子群と、該光電変換素子に
隣接し、該光電変換素子に蓄積された信号電荷を垂直C
CDに読み出す読み出し部と、該読み出し部に隣接し、
前記光電変換素子から読み出された信号電荷を垂直方向
に転送する前記垂直CCDと、該垂直CCDから転送さ
れた信号電荷を水平方向に転送する水平CCDと、該水
平CCDを転送された信号電荷を検出し出力する電荷検
出部と、を備え、前記読み出し部に印加する読み出しパ
ルスが垂直2画素ライン以上の周期で印加可能な構成と
されてなる固体撮像装置において、 前記光電変換素子から前記垂直CCDに電荷を読み出す
際に、前記読み出しパルスが垂直2画素ライン以上の周
期で読み出される垂直画素ライン間相互の関係に対し、
読み出しパルスのタイミングが互いにずれており、それ
ぞれに印加される読み出しパルスの立ち下がり時刻と、
立ち上がり時刻とが一致している時刻点を有している第
1の垂直画素ラインと第2の垂直画素ラインを備えてい
る、ことを特徴とする固体撮像装置。
9. A photoelectric conversion element group arranged in a two-dimensional matrix on one main surface of a semiconductor substrate, and a signal charge adjacent to the photoelectric conversion element and accumulated in the photoelectric conversion element is converted into a vertical C signal.
A reading unit for reading to a CD;
The vertical CCD for transferring the signal charges read from the photoelectric conversion element in the vertical direction, the horizontal CCD for transferring the signal charges transferred from the vertical CCD in the horizontal direction, and the signal charge transferred for the horizontal CCD A charge detection unit for detecting and outputting the readout pulse, wherein a readout pulse applied to the readout unit is configured to be applied in a cycle of two or more vertical pixel lines. When reading out electric charges to the CCD, the read pulse is read in a cycle of two or more vertical pixel lines.
The timings of the read pulses are shifted from each other, and the fall time of the read pulse applied to each is
A solid-state imaging device comprising: a first vertical pixel line and a second vertical pixel line having a time point at which a rising time coincides.
【請求項10】請求項9記載の固体撮像装置において、
前記固体撮像装置が、前記読み出し部に印加する読み出
しパルスが垂直3画素ライン以上の周期で印加可能な構
成とされ、 第1の垂直画素ラインに印加される読み出しパルスの立
ち下がり時刻と、第2の垂直画素ラインに印加される読
み出しパルスの立ち上がり時刻とが一致している時刻点
を有し、 前記第2の垂直画素ラインに印加される読み出しパルス
の立ち下がり時刻と第3の垂直画素ラインに印加される
読み出しパルスの立ち上がり時刻とが一致している時刻
点を有する、という具合に、互いに時系列で前後する読
み出しパルスの立ち下がり時刻と立ち上がり時刻とが一
致している時刻点を有している、ことを特徴とする、固
体撮像装置。
10. The solid-state imaging device according to claim 9 , wherein
The solid-state imaging device is configured so that a read pulse applied to the read unit can be applied in a cycle of three or more vertical pixel lines, a falling time of a read pulse applied to a first vertical pixel line, and a second time. A time point at which the rising time of the readout pulse applied to the vertical pixel line is coincident with the falling time of the readout pulse applied to the second vertical pixel line and the third vertical pixel line. It has a time point at which the rising time of the applied read pulse coincides, and so on, and has a time point at which the falling time and the rising time of the read pulse preceding and following each other in time series coincide. A solid-state imaging device.
【請求項11】請求項9記載の固体撮像装置において、
前記固体撮像装置が、前記読み出し部に印加する読み出
しパルスが垂直3画素ライン以上の周期で印加可能な構
成とされ、 第1の垂直画素ラインに印加される読み出しパルスの立
ち下がり時刻と、時系列で最後である垂直画素ラインに
印加される読み出しパルスの立ち上がり時刻とが一致し
ている時刻点を有している、ことを特徴とする、固体撮
像装置。
11. The solid-state imaging device according to claim 9 , wherein
The solid-state imaging device has a configuration in which a read pulse applied to the read unit can be applied in a cycle of three or more vertical pixel lines, and a fall time of a read pulse applied to a first vertical pixel line, And a time point at which the rising time of the read pulse applied to the last vertical pixel line coincides.
【請求項12】半導体基板の一主面上に2次元マトリッ
クス状に配列された光電変換素子群と、該光電変換素子
に隣接し、該光電変換素子に蓄積された信号電荷を垂直
CCDに読み出す読み出し部と、該読み出し部に隣接
し、前記光電変換素子から読み出された信号電荷を垂直
方向に転送する前記垂直CCDと、該垂直CCDから転
送された信号電荷を水平方向に転送する水平CCDと、
該水平CCDを転送された信号電荷を検出し出力する電
荷検出部と、を備え、前記読み出し部に印加する読み出
しパルスが垂直2画素ライン以上の周期で印加可能な構
成とされてなる固体撮像装置において、 垂直画素ラインに印加される読み出しパルスのタイミン
グを、相隣る垂直画素ライン間でずらすようにし、前記
周期のうち、一の垂直画素ラインに印加される読み出し
パルスの立ち下がりの時刻と、他の垂直画素ラインに印
加される読み出しパルスの立ち上がりの時刻とが一致し
ている時刻点を有する、複数の垂直画素ラインを備えて
いる、ことを特徴とする固体撮像装置。
12. A two-dimensional matrix on one main surface of a semiconductor substrate.
Photoelectric conversion element group arranged in a matrix, and the photoelectric conversion element
And the signal charges accumulated in the photoelectric conversion element are vertically
A reading section to be read out to the CCD and adjacent to the reading section
The signal charges read from the photoelectric conversion element are vertically
The vertical CCD for transferring in the direction of
A horizontal CCD for transferring the transmitted signal charges in a horizontal direction,
An electric signal for detecting and outputting the transferred signal charge through the horizontal CCD.
A load detection unit, wherein a readout pulse applied to the readout unit is configured to be applied in a cycle of two or more vertical pixel lines. The timing of the read pulse applied to one vertical pixel line is shifted between adjacent vertical pixel lines, and the time of the fall of the read pulse applied to one vertical pixel line is applied to the other vertical pixel line. A plurality of vertical pixel lines each having a time point at which the rising time of the read pulse coincides with the rising edge of the read pulse.
JP18844698A 1998-07-03 1998-07-03 Solid-state imaging device and driving method thereof Expired - Fee Related JP3302927B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP18844698A JP3302927B2 (en) 1998-07-03 1998-07-03 Solid-state imaging device and driving method thereof
US09/346,163 US6760072B1 (en) 1998-07-03 1999-07-01 Multi-phase readout of signal charge to vertical CCD
KR1019990026762A KR100325186B1 (en) 1998-07-03 1999-07-03 Method of driving solid-state image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18844698A JP3302927B2 (en) 1998-07-03 1998-07-03 Solid-state imaging device and driving method thereof

Publications (2)

Publication Number Publication Date
JP2000023045A JP2000023045A (en) 2000-01-21
JP3302927B2 true JP3302927B2 (en) 2002-07-15

Family

ID=16223841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18844698A Expired - Fee Related JP3302927B2 (en) 1998-07-03 1998-07-03 Solid-state imaging device and driving method thereof

Country Status (3)

Country Link
US (1) US6760072B1 (en)
JP (1) JP3302927B2 (en)
KR (1) KR100325186B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4532135B2 (en) * 2004-02-23 2010-08-25 オリンパス株式会社 Imaging device
JP2008028645A (en) * 2006-07-20 2008-02-07 Fujifilm Corp Solid-state image sensing device and its driving method
JP5074467B2 (en) * 2009-08-28 2012-11-14 オリンパス株式会社 Microscope system, driving method of microscope system, and driving program thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0834564B2 (en) * 1984-05-23 1996-03-29 株式会社日立製作所 Solid-state imaging device and driving method thereof
JPS62154891A (en) 1985-12-27 1987-07-09 Hitachi Ltd Solid-state image pickup device
JP2853216B2 (en) * 1989-11-09 1999-02-03 日本電気株式会社 Solid-state imaging device
JPH05130525A (en) * 1991-11-07 1993-05-25 Fuji Film Micro Device Kk Solid-state image pickup device and its driving method
KR100261128B1 (en) * 1992-02-21 2000-07-01 이데이 노부유끼 Solid-stage image sensor
JP3563743B2 (en) * 1992-05-01 2004-09-08 オリンパス株式会社 Imaging device
JP3200516B2 (en) 1994-06-22 2001-08-20 松下電器産業株式会社 Solid-state imaging device
JP2865019B2 (en) * 1995-05-31 1999-03-08 日本電気株式会社 Driving method of charge transfer solid-state imaging device
JPH09275206A (en) 1996-04-02 1997-10-21 Mitsubishi Electric Corp Solid-state image pick up device
US6356305B1 (en) * 1997-01-30 2002-03-12 Nikon Corporation Image-pickup apparatus and method for reading accumulated signal changes through transfer lines

Also Published As

Publication number Publication date
JP2000023045A (en) 2000-01-21
KR100325186B1 (en) 2002-02-25
KR20000011468A (en) 2000-02-25
US6760072B1 (en) 2004-07-06

Similar Documents

Publication Publication Date Title
US6507365B1 (en) Solid-state imaging device
US7944495B2 (en) Solid-state image pickup element including a thinning method to discharge unnecessary image data
US4831453A (en) Solid-state imaging device having high-speed shutter function and method of realizing high-speed function in solid-state imaging device
JP3511772B2 (en) Solid-state imaging device, driving method of solid-state imaging device, camera device and camera system
EP0346102A2 (en) Solid state image sensing device
JPH09154069A (en) Image pickup device
JPH04262679A (en) Driving method for solid-state image pickup device
JPH11261901A (en) Method for driving solid-state image pickup device
JP4782532B2 (en) Solid-state imaging device and solid-state imaging device drive control method
JP4078741B2 (en) Solid-state imaging device, driving method thereof, and camera system
JP3302927B2 (en) Solid-state imaging device and driving method thereof
US5177614A (en) High-definition still picture camera having a solid-state imaging device with photoelectric conversion elements divided into four fields
JPH0997894A (en) Solid-state image pickup device and its driving method
JPH10285467A (en) Image-pickup device
JPH0514816A (en) Solid state image pickup device and driving method therefor
JPS59122085A (en) Solid-state image pickup element
JP2799003B2 (en) Driving method of solid-state image sensor
JP3389466B2 (en) Solid-state imaging device and method of driving solid-state imaging device
JP2966740B2 (en) Solid-state imaging device and driving method thereof
JP3389467B2 (en) Driving method of solid-state imaging device
JP3392607B2 (en) Driving method of solid-state imaging device
JPS6046594B2 (en) How to drive a charge transfer image sensor
JPH118801A (en) Image pickup device
JPS5847377A (en) Frame transfer type image pickup device
JP3003291B2 (en) Solid-state imaging device and driving method thereof

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000613

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080426

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090426

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees