JP3301889B2 - バースト光受信回路 - Google Patents
バースト光受信回路Info
- Publication number
- JP3301889B2 JP3301889B2 JP14893195A JP14893195A JP3301889B2 JP 3301889 B2 JP3301889 B2 JP 3301889B2 JP 14893195 A JP14893195 A JP 14893195A JP 14893195 A JP14893195 A JP 14893195A JP 3301889 B2 JP3301889 B2 JP 3301889B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- comparator
- input signal
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
Description
係り、特に、光通信システム等に利用され、スレッショ
ルド電圧を自動的に設定してバースト光を受信するバー
スト光受信回路に関する。
を受信して電気信号に変換された信号と、予め定めた、
あるいは、自動的に設定されるスレッショルド電圧とを
コンパレータにより比較して、受信光信号をパルス波形
に再生するように構成されている。
(スレッショルド電圧)を与える従来技術の回路構成
と、その動作を説明する入力信号パターンとスレッショ
ルド電圧との関係を示す図である。以下、図4、図5を
参照して2つの回路方式の従来技術について説明する。
図4、図5において、3は信号入力部、4は基準電位発
生源、5はローパスフィルタ、6はコンパレータであ
る。
オフセット固定によりスレッショルド電圧をコンパレー
タに与える回路方式を有するものである。そして、この
従来技術は、信号入力部3、基準電位発生源4、コンパ
レータ6により構成される。
て電気信号とされた入力信号は、信号入力部3から直接
コンパレータ6に入力され、コンパレータ6は、この入
力信号と、基準電位発生源4から供給される基準電位と
を比較して受信したバースト光をパルス波形に再生す
る。
うに、受光レベルの大小により、コンパレータに入力さ
れる信号のなまり方が異なる入力信号と、一定レベルの
スレッショルド電圧とコンパレータで比較することにな
り、パルス波形を再生した場合に、波形歪の大きなもの
となってしまう。
自動的にスレッショルド電圧を設定する回路(ATC回
路)方式を有するものであり、信号入力部3、ローパス
フィルタ5、コンパレータ6により構成される。
力された入力信号は、直接コンパレータ6に入力される
ものと、コンデンサと抵抗とにより構成されるローパス
フィルタ5に入力されるものとに2分岐される。そし
て、ローパスフィルタ5に入力された信号は、図5
(b)に示すように、ローパスフィルタ5が、その時定
数により、入力信号の1/2のレベルが識別点電圧(ス
レッショルド電圧)となるようなスレッショルド電圧に
生成され、そのスレッショルド電圧がコンパレータ6に
入力される。コンパレータ6は、入力信号とローパスフ
ィルタからのスレッショルド電圧を比較することにより
受信したバースト光をパルス信号に再生して出力する。
うに、入力信号として、「0」の連続した信号の後に
「1」が入力された場合、ローパスフィルタ5の出力信
号があるスレッショルド電圧に達するまで、コンパレー
タ6が入力信号の識別を行うことができないため、コン
パレータ6の識別不適当な領域が生まれる。
に、入力信号として、「1」の連続した信号が入力され
た場合、ローパスフィルタ5の出力信号であるスレッシ
ョルド電圧が、ある時間後に入力信号の最大レベルに達
してしまい、これにより、コンパレータ6の識別不適当
な領域が生まれる。
る従来技術として、例えば、特開平4−309025号
公報等に記載された技術が知られている。
る光信号の受光レベルは、一定でなく異なるレベルとな
る場合がある。そして、前述したオフセット固定により
スレッショルド電圧をコンパレータに与える従来技術
は、光通信に使用する場合に、図4(b)により説明し
たように、受光レベルの大小により、コンパレータに入
力される信号のなまり方が異なる入力信号と、一定レベ
ルのスレッショルド電圧とコンパレータで比較すること
になり、パルス波形を再生した場合に、波形歪を増大さ
せてしまうという問題点を有している。
することのできる前述の従来技術は、受光レベルにあわ
せて、入力信号の1/2のレベルに常にスレッショルド
電圧を設定しているため、受光レベルの大小によるパル
ス波形歪を小さくすることができるという利点を有して
いる。しかし、この従来技術は、スレッショルド電圧が
ローパスフィルタ5の時定数により設定されるために、
スレッショルド電圧が入力信号のパルスパターンに大き
く依存し、図5(c)、(d)により説明したように、
コンパレータ6の識別不適当な領域が生じるという問題
点を有している。
解決するために、ローパスフィルタの時定数を早く設定
した場合、「1」の連続した信号が入力されたとき、ス
レッショルド電圧が入力信号「1」の信号レベルと一致
することになるため、コンパレータ6の識別不適当な領
域が生まれてしまうという問題点を生じる。また、すで
に説明したように、図5(a)に示す従来技術は、スレ
ッショルド電圧を時定数により設定しているため、高周
波信号に対するスレッショルド電圧の設定が困難である
という問題点を有している。
点を解決し、受光レベルの変動、入力信号パターンの変
化に影響を受けることなく、安定で最適なスレッショル
ド電圧を自動的に設定することができ、正確にパルスを
再生することができるバースト光受信回路を提供するこ
とにある。
は、光信号の受信信号入力部と、基準電位発生源と、信
号入力部からの入力信号のレベルと基準電位発生源から
の基準電位とを比較するコンパレータとを備えて構成さ
れるバースト光受信回路において、信号入力部とコンパ
レータとの間に、入力信号と定数によりそのレベルが調
整された基準電位とを加算して出力する第1の加算器を
備え、基準電位発生源とコンパレータとの間に、基準電
位と定数によりそのレベルが調節された入力信号とを加
算して出力する第2の加算器と、該第2の加算器の出力
を受けるローパスフィルタを備えることにより達成され
る。
号に対応する入力信号のレベルに依存して自動的に設定
することができるので、再生されるパルス波形歪が受光
レベルの大小により影響を受けることなく、小さい歪で
パルスを再生することができる。また、基準電位発生源
からの基準電位を使用しているため、入力信号が連続し
て「0」の場合にも、スレッショルド電圧を常に基準電
位に保持しておくことができ、連続した「0」が続く信
号の後、信号が「1」となるような信号が入力された場
合にも、コンパレータの識別不適当な領域をなくすこと
ができ、正確なパルスの再生を行うことができる。
ベルを、加算器で適宜加減することにより、連続した
「1」の信号が入力された場合にも、スレッショルド電
圧が、入力信号のレベルと等しくなることがなく、スレ
ッショルド電圧を、入力信号のパルスパターンに依存せ
ず、高周波信号入力時にも対応できるように設定するこ
とができる。
実施例を図面により詳細に説明する。
受信回路の構成を示すブロック図、図2は図1の詳細な
回路構成を示す図、図3は本発明一実施例の動作を説明
するコンパレータへの入力信号と出力信号とを示す波形
図である。図1、図2において、1、2は加算器、7、
9、12、15はトランジスタであり、他の符号は図
4、図5の場合と同一である。
入力信号部3と、ローパスフィルタ5の出力に一定の直
流オフセット電圧を与える基準電位発生源4と、信号入
力に基準電位を加算する第1の加算器である加算器1
と、基準電位に入力信号を加算する第2の加算器である
加算器2と、加算器2の出力からスレッショルド電圧を
生成するローパスフィルタ5と、入力信号とスレッショ
ルド電圧とを比較するコンパレータ6とにより構成され
る。
算器1は、バイポーラトランジスタ7、12と、抵抗
8、11、13とにより構成され、基準電位に入力信号
を加算する加算器2は、バイポーラトランジスタ9、1
5と、抵抗10、16とにより構成されている。
タ7のベースから入力される基準電位発生源4からの基
準電位は、バイポーラトランジスタ12のコレクタに出
力され、バイポーラトランジスタ12のベースに入力さ
れる入力信号に加算される。
ンジスタ9のベースから入力される入力信号は、バイポ
ーラトランジスタ15のコレクタに出力され、バイポー
ラトランジスタ15のベースに入力される基準電位に加
算される。
Ra[Ω]、抵抗8、10の抵抗値をRaを定数倍した
KRa[Ω]、抵抗11、14の抵抗値をRb[Ω]と
し、入力信号の電圧値をVin、基準電位の電圧値をVre
f 、各バイポーラトランジスタのベース−エミッタ間電
圧をVBEとすると、バイポーラトランジスタ12、1
5、9、7のコレクタ電流ia、ib、ic、id
[A]は、次式で与えられる。
Vbは、次式に示すように、 Va=Rb/Ra×[(Vin+Vref/K)−(1+1/K)VBE] …(5) Vb=Rb/Ra×[(Vin/K+Vref)−(1+1/K)VBE] …(6) として与えられる。
に、定数Kの値を変えることにより、加算する信号のレ
ベルの調節を簡単に行うことができる。そして、加算器
2の出力信号は、抵抗14、コンデンサ17により構成
されるローパスフィルタ5を通り、スレッショルド電圧
としてコンパレータ6に入力される。
一実施例において、信号入力部3から入力される入力信
号、すなわち、受信光信号に対応する入力信号の各種波
形とスレッショルド電圧の波形とを示す図3を参照し
て、その動作を説明する。
号に対する入力信号(イ)、(ロ)が入力された場合の
スレッショルド電圧波形(ハ)、(ニ)と再生されたパ
ルス波形とを説明する図である。図3(a)に示すよう
に、受光レベルが異なることにより、入力信号のなまり
方すなわち、信号の立ち上がり、立ち下がりの傾斜角が
異なるが、本発明の一実施例によれば、このような入力
信号が入力された場合に、スレッショルド電圧が、入力
信号に応じて変化し、入力信号(イ)に対してスレッシ
ョルド電圧波形(ハ)を得ることができ、また、入力信
号(ロ)に対してスレッショルド電圧波形(ニ)を得る
ことができる。
入力信号(イ)、(ロ)のいずれの場合にも、ほぼ同一
のものを得ることができる。すなわち、本発明の一実施
例によれば、受光レベルが変化した場合にも、コンパレ
ータの出力パルスとして得られるパルス波形歪を小さく
することができる。
する場合のコンパレータへの入力信号とスレッショルド
電圧波形とを説明する図である。図3(b)に示すよう
に、本発明の実施例では、入力信号が連続した「0」の
場合にも、スレッショルドレベルがリファレンスレベル
以下にならない。このため、「0」が連続した後「1」
となる信号が入力されても、コンパレータの識別不適当
領域を生じることがなくなり、正しい出力パルスを再生
することができる。
する場合のコンパレータへの入力信号とスレッショルド
電圧波形とを説明する図である。図3(c)に示すよう
に、本発明の実施例では、入力信号が連続した「1」の
場合にも、スレッショルドレベルが基準電圧を重畳した
入力信号のレベル以上になることがない。このため、本
発明の実施例は、入力信号のパルスパターンに依存しな
いスレッショルド電圧を設定でき、また、スレッショル
ド電圧が時定数に依存しないため、高周波信号の入力時
にも最適なスレッショルド電圧を設定することができ
る。
ある信号が入力された場合のコンパレータへの入力信号
とスレッショルド電圧波形とを説明する図である。図3
(d)に示すように、入力信号の波形の立上り部分に生
ずる振動(リンギング)が存在した場合にも、本発明の
一実施例は、リンギングの度合いに応じた時定数を設定
することにより簡単にリンギングを回避してコンパレー
タに正確にパルスを再生させることができる。すなわ
ち、図3(d)に実線で示すように、従来技術の場合、
コンパレータは、リンギングが生じている部分をパルス
として再生してしまう。しかし、本発明の実施例の場
合、点線で示すように、スレッショルド電圧をリンギン
グが生じている部分を避けるように設定することが容易
であるので、リンギングの度合いに応じた時定数を設定
することにより簡単にリンギングを回避して正確にパル
スを再生することができる。
光受信回路は、回路構成が簡単であるため、ICチップ
内に集積化することが容易であり、信号入力部、リファ
レンス入力部ともに、同一構成の加算器をそれぞれ備え
る構成であるので、電源変動等に対しても強いという利
点がある。また、前述では、加算器に使用する素子がバ
イポーラトランジスタであるとして説明したが、本発明
は、電解効果トランジスタであっても同様な効果を得る
ことができる。
光レベルの変動、入力信号パターンの変化に影響を受け
ることなく、安定で最適なスレッショルド電圧を自動的
に設定することができ、正確にバースト光のパルスを再
生することができる。
構成を示すブロック図である。
への入力信号と出力信号とを示す波形図である。
来技術の回路構成とその動作を説明する入力信号パター
ンとスレッショルド電圧との関係を示す図である。
の従来技術の回路構成とその動作を説明する入力信号パ
ターンとスレッショルド電圧との関係を示す図である。
Claims (1)
- 【請求項1】 信号入力部と、基準電位発生源と、入力
信号のレベルと基準電位とを比較するコンパレータとを
備えて構成されるバースト光受信回路において、信号入
力部とコンパレータとの間に、入力信号と定数によりそ
のレベルが調整された基準電位とを加算して出力する第
1の加算器を備え、基準電位発生源とコンパレータとの
間に、基準電位と定数によりそのレベルが調節された入
力信号とを加算して出力する第2の加算器と、該第2の
加算器の出力を受けるローパスフィルタとを備えること
を特徴とするバースト光受信回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14893195A JP3301889B2 (ja) | 1995-06-15 | 1995-06-15 | バースト光受信回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14893195A JP3301889B2 (ja) | 1995-06-15 | 1995-06-15 | バースト光受信回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH098739A JPH098739A (ja) | 1997-01-10 |
JP3301889B2 true JP3301889B2 (ja) | 2002-07-15 |
Family
ID=15463870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14893195A Expired - Fee Related JP3301889B2 (ja) | 1995-06-15 | 1995-06-15 | バースト光受信回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3301889B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11234349A (ja) | 1998-02-17 | 1999-08-27 | Fujitsu Ltd | バーストパルス幅補償回路及びパルス幅補償方法 |
JP4968803B2 (ja) * | 2009-05-21 | 2012-07-04 | 日本電信電話株式会社 | バーストデータ受信回路 |
-
1995
- 1995-06-15 JP JP14893195A patent/JP3301889B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH098739A (ja) | 1997-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5426389A (en) | System for DC restoration of serially transmitted binary signals | |
JPS6318894B2 (ja) | ||
US4375037A (en) | Receiving circuit | |
US5050190A (en) | Signal detection circuit not affected by minute voltage fluctuations contained in input signal and operation method therefor | |
JPH0821906B2 (ja) | 光受信回路 | |
US5541543A (en) | Regulating device for a telephone loud-speaker | |
US5498993A (en) | Pulse light-receiving circuit with means to minimize power source noise | |
JPH0128535B2 (ja) | ||
JP3301889B2 (ja) | バースト光受信回路 | |
US4005476A (en) | Circuit for compensating time errors in a television signal, particularly from a recording instrument | |
US5095496A (en) | Digital audio signal receiver | |
JP3181458B2 (ja) | 利得切り替え型光受信増幅回路 | |
US4795919A (en) | Zero signal state detecting circuit | |
JP3270221B2 (ja) | 光信号受信回路 | |
JPH1117478A (ja) | 電力増幅装置 | |
JP3912626B2 (ja) | 光受信回路 | |
JPS59221026A (ja) | デジタル信号受信回路 | |
JPS62154928A (ja) | 光受信回路 | |
US4280100A (en) | Time modulation pulse averaging demodulator | |
US3946253A (en) | Pulse train generator | |
JP3284255B2 (ja) | 光パルス受信回路 | |
JP2699610B2 (ja) | 同期信号分離回路 | |
JPH0449739A (ja) | 光受信装置 | |
KR0180464B1 (ko) | 인덱스 펄스 발생회로 | |
JP3341607B2 (ja) | 信号識別装置および情報識別回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020409 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100426 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110426 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120426 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120426 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130426 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130426 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140426 Year of fee payment: 12 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |