JP3905763B2 - Standard radio wave decoding circuit and radio wave clock using the same - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は標準電波デコード回路及びそれを用いた電波時計に係り、特に、標準電波を検出して、時刻情報を取得するための標準電波デコード回路及びそれを用いた電波時計に関する。
【０００２】
【従来の技術】
日本においては時間と周波数の標準、並びに協定世界時（ＵＴＣ）に基づく日本標準時（ＪＳＴ）を国内外に知らせるために、標準電波ＪＪＹが送信されている。標準電波ＪＪＹは、周波数４０ｋＨｚ又は６０ｋＨｚの搬送波にタイムコードを重畳したものである。このタイムコードを検出することにより標準時刻を取得できる。
【０００３】
標準電波に重畳されるタイムコードについて説明する。
〔タイムコードの体系〕
タイムコードは、１周期６０秒で、１秒に１パルスの信号が含まれた構成とされている。パルス幅に応じてポジションマーカ「Ｐ」、符号「０」、「１」が表現されている。ポジションマーカ「Ｐ」は、パルス幅が０．２ｓ±５ｍｓのパルスで表現される。また、符号「０」は、パルス幅が０．８ｓ±５ｍｓのパルスで表現される。さらに、符号「１」は、パルス幅が０．５ｓ±５ｍｓのパルスで表現される。
【０００４】
タイムコードには、通常時のタイムコードＴＣ１と呼び出し符号送出時のタイムコードＴＣ２とがある。通常時のタイムコードＴＣ１は、毎時１５分、４５分以外に送出されるタイムコードである。また、呼び出し符号送出時のタイムコードＴＣ２は、毎時１５分、４５分に送出されるタイムコードである。
〔通常時のタイムコード〕
図１は標準電波の通常時のタイムコードのデータ構成図を示す。
【０００５】
通常時のタイムコードＴＣ１は、分情報ｔｃ１、時情報ｔｃ２、累積日数情報ｔｃ３、パリティビットＰＡ、予備ビットＳＵ、年情報ｔｃ４、曜日情報ｔｃ５、うるう秒情報ｔｃ６、マーカＭ、ポジションマーカＰ０〜Ｐ５を含む構成とされている。
【０００６】
第０秒の１パルスで、スタート位置を示すためのマーカＭが表現される。マーカＭに続く、第１秒〜第８秒の８パルスで分情報ｔｃ１が表現される。分情報ｔｃ１に続く、第９秒の１パルスにはポジションマーカＰ１が設定される。ポジションマーカＰ１に続く、第１０秒〜第１１秒の２パルスには符号「０」が設定される。第１２〜第１８秒の７パルスで時情報ｔｃ２が表現される。
【０００７】
時情報ｔｃ２に続く、第１９秒の１パルスにはポジションマーカＰ２が設定される。ポジションマーカＰ２に続く、第２２秒〜第３３秒の１２パルスで通算日情報ｔｃ３が表現される。通算日情報ｔｃ３に続く、第３４秒〜第３５秒の２パルスは符号「０」が設定される。
【０００８】
第３６秒〜第３７秒の２パルスにはパリティビットＰＡ１、ＰＡ２が設定される。第３８秒〜第４０秒の３パルスには予備ビットＳＵ１、ＳＵ２、ポジションマーカＰ４が設定される。第４１秒〜第４８秒の８パルスで年情報ｔｃ４が表現される。年情報ｔｃ４に続く、第４９秒の１パルスにはポジションマーカＰ５が設定される。
【０００９】
第５０秒〜第５２秒の３パルスで曜日情報ｔｃ５が表現される。曜日情報ｔｃ５に続く、第５３秒〜第５４秒の２パルスでうるう秒情報ｔｃ６が表現される。うるう秒情報ｔｃ６に続く、第５5秒〜第５８秒の４パルスには符号「０」が設定される。第５９秒の１パルスには、ポジションマーカＰ０が設定される。
〔分情報ｔｃ１〕
分情報ｔｃ１は、第１秒〜第８秒の８パルスで表現されている。第１秒〜第８秒の８パルスのうち、第１パルスは「４０」分、第２パルスは「２０」分、第３パルスは「１０」分、第５パルスは「８」分、第６パルスは「４」分、第７パルスは「２」分、第８パルスは「１」分を表現するために用いられる。なお、第４パルスには、符号「０」が設定される。
【００１０】
分情報ｔｃ１は、上記第１〜第５パルス及び第７、第８パルスに符号「０」又は「１」を設定し、符号「１」が設定されたパルスに対応する数値を加算することにより分を表現している。例えば、図１では、分情報ｔｃ１の第２、第６、第８パルスが符号「１」であり、その他は符号「０」となっており、符号が「１」となったパルスに対応する数値を加算すると、「２０」＋「４」＋「１」＝「２５」となり、「２５」分を表している。
〔時情報ｔｃ２〕
時情報ｔｃ２は、第１２秒〜第１８秒の７パルスで表現される。第１２秒〜第１８秒の７パルスのうち第１パルスは「２０」時、第２パルスは「１０」時、第４パルスは「８」時、第５パルスは「４」時、第６パルスは「２」時、第７パルスは「１」時を表現している。なお、第３パルスには符号「０」が挿入される規則となっている。
【００１１】
時情報ｔｃ２は、上記第１パルス、第２パルス、第４パルス〜第７パルスに符号「０」又は「１」を設定し、符号「１」が設定されたパルスに対応する数値を加算することにより時間を表現している。例えば、図１では、時情報ｔｃ２の第２パルス、第５パルス〜第７パルスが符号「１」であり、その他は符号「０」となっており、符号が「１」となったパルスに対応する表現を加算すると、「１０」＋「４」＋「２」＋「１」＝「１７」となり、「１７」時を表している。
〔通算日ｔｃ３〕
通算日情報ｔｃ３は、第２２秒〜第３３秒の１２パルスで１月１日からの通算日を表現している。第２２秒〜第３３秒の１２パルスのうち第１パルスは「２００」日、第２パルスは「１００」日、第４パルスは「８０」日、第５パルスは「４０」日、第６パルスは「２０」日、第７パルスは「１０」日、第９パルスは「８」日、第１０パルスは４日、第１１パルスは「２」日、第１２パルスは「１」日を表現している。なお、第３パルスには符号「０」が挿入され、第８パルスにはポジションマーカＰ３が挿入される。
【００１２】
通算日情報ｔｃ３は、上記第１パルス、第２パルス、第４パルス〜第７パルス、第９パルス〜第１２パルスに符号「０」又は「１」を設定し、符号「１」が設定されたパルスに対応する数値を加算することにより時間を表現している。例えば、図１では、第２パルス、第７パルス、第１０パルスが符号「１」であり、その他は符号「０」となっており、符号が「１」となったパルスに対応する表現を加算すると、「１００」＋「１０」＋「４」＝「１１４」となり、１月１日から「１１４」日経過した日であることを表している。
〔年情報ｔｃ４〕
年情報ｔｃ４は、第４１秒〜第４８秒の８パルスで西暦下２桁を表している。第４１秒〜第４８秒の８パルスのうち第１パルスは「８０」年、第２パルスは「４０」年、第３パルスは「２０」年、第４パルスは「１０」年、第５パルスは「８」年、第６パルスは「４」年、第７パルスは「２」年、第８パルスは「１」年を表現している。
【００１３】
年情報ｔｃ４は、上記第１パルス〜第８パルスに符号「０」又は「１」を設定し、符号「１」が設定されたパルスに対応する数値を加算することにより西暦下２桁で年を表現している。例えば、図１では、第１パルス、第４パルス、第５パルスが符号「１」であり、その他は符号「０」となっており、符号が「１」となったパルスに対応する表現を加算すると、「８０」＋「１０」＋「８」＝「９８」となり、１９９８年であることを表している。
〔曜日情報ｔｃ５〕
曜日情報ｔｃ５は、第５０秒〜第５２秒の３パルスで表現される。３パルスのうち第１パルスは「４」、第２パルスは「２」、第１パルスは「１」を表現しており、上記第１パルス〜第３パルスに符号「０」又は「１」を設定し、符号「１」が設定されたパルスに対応する数値を加算した値が「日曜日」からの日数を示していおり、曜日が認識可能とされている。
【００１４】
例えば、図１では、第３パルスが符号「１」であり、その他は「０」となっていおり、符号「１」となったパルスに対応する数値を加算すると「１」となる。よって、日曜日から１日目の曜日である月曜日であると認識できる。
〔うるう秒情報ｔｃ６〕
うるう秒情報ｔｃ６は、第５３秒〜第５４秒の２パルスで表現される。第１パルス及び第２パルスがともに符号「０」のときは、１ヶ月以内にうるう秒がないことを示している。また、第１パルス及び第２パルスがともに符号「１」のときには、１ヶ月以内に正のうるう秒の挿入があることを示している。さらに、第１パルスが符号「１」で第２パルスが符号「０」のときには、１ヶ月以内に負のうるう秒の挿入があることを示している。
〔秒信号〕
なお、秒は、各パルス信号の立ち上がりに同期している。詳細には、パルスの立ち上がりの５５％値が標準時の１秒信号に同期している。
〔呼び出し符号送出時のタイムコードＴＣ２〕
図２は標準電波の呼び出し符号送出時のタイムコードのデータ構成図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明は省略する。
【００１５】
呼び出し符号送出時のタイムコードＴＣ２は、毎時１５分、４５分に送出されるタイムコードであり、予備ビットＳＵ１、ＳＵ２、年情報ｔｃ４に代えて呼び出し符号ｔｃ７を送出、曜日情報ｔｃ５及びうるう秒情報ｔｃ６並びに符号「０」に代えて、停波予告情報ｔｃ８が送出される。
【００１６】
呼び出し符号ｔｃ７は、モールスで２回以下の情報である。停波予告情報ｔｃ８は、６ビットの情報で表され、保守作業などで標準電波を停波するときにその開始時と期間を示す情報である。
【００１７】
以上のようにタイムコードは判定するためには、パルス幅に基づいて「０」、「１」、「Ｐ」を判定する必要がある。このとき、従来は、例えば、特開２００１−１０８８７７０号「電波時計」に示されるようにパルスのエッジ間の時間幅を検出し、符号を判定していた。
【００１８】
【発明が解決しようとする課題】
標準電波の受信回路では、一般に、アンテナからの出力はアンプで増幅された後処理される。電波を受信しやすくするために、通常アンプにはＡＧＣ（AUTO GAIN CONTROL）機能が設けられている。ＡＧＣ機能により電波の強弱に応じてアンプの増幅度がフィードバック制御される。
【００１９】
図１２、図１３はタイムコードで発生するノイズを説明するための図を示す。図１２（Ａ）はタイムコードパルス信号、図１２（Ｂ）はＡＧＣ電圧波形を示す。図１２の波形は、タイムコードの５９秒目の符号「Ｐ」、０秒目の符号「Ｐ」、１秒目の符号「０」の符号列にノイズがのった状態を示している。
【００２０】
ＡＧＣ機能では図１２（Ｂ）に示すＡＧＣ電圧が高いときには、アンプのゲインを低くし、ＡＧＣ電圧が低いときには、アンプのゲインを高くする。
【００２１】
図１２の破線で囲った部分を見るとわかるようにＡＧＣ電圧が低下したときに、ノイズの影響を受けることがわかる。すなわち、パルスがローレベルとなるときに、ノイズの影響を受けやすい。
【００２２】
タイムコードのうち符号「Ｐ」では電波の弱い期間が８００ｍｓｅｃ（０．８ｓｅｃ）も継続し、符号「１」は電波の弱い期間が５００ｍｓｅｃ（０．５ｓｅｃ）も継続することになるので、アンプがこの電波の弱い期間でノイズを増幅することにより、図１３（Ａ）、図１３（Ｂ）に示すようにノイズＰnが発生しやすくなる。また、自動車のイグニッションノイズのように強いノイズ源が近接するときには、タイムコードの符号「０」の場合であっても図１３（Ｃ）に示すように電波の強い期間、８００ｍｓｅｃ（０．８ｓｅｃ）の間にパルス欠けＰcが発生することがある。
【００２３】
従来の電波時計では、標準電波のタイムコードに含まれる符号「０」、「１」、「Ｐ」は１秒間のパルス幅で符号を表しているので、タイムコードを構成するパルスの立ち上がりあるいは立下りエッジを検出して、そのパルス幅を検出することにより、符号の判定していたため、ノイズによるパルス波形の変形があり、真のパルス幅が検出できず、符号を検出が困難となるなどの問題点があった。
【００２４】
本発明は上記の点に鑑みてなされたもので、符号を正確に検出し、正しい時刻データにより時刻を修正できる標準電波デコード回路及びそれを用いた電波時計を提供することを目的とする。
【００２５】
【課題を解決するための手段】
本発明の請求項１は、標準電波に応じたデータを取得する標準電波デコード回路であって、標準電波を復調し、復調した受信信号に基づいてタイムコードを生成する受信回路と、受信回路で生成されたタイムコードを所定のクロックに基づいてサンプリングし、その結果を保持するシフトレジスタと、シフトレジスタに保持された結果の配列が符号「０」のパターンを検出する０判定手段と、０判定手段により符号「０」が判定されたときに、標準電波との秒同期タイミングを調整するタイミング調整手段とを有することを特徴とする。
【００２６】
請求項１によれば、受信回路で生成されたタイムコードを所定のクロックに基づいてサンプリングし、その結果を保持するシフトレジスタと、シフトレジスタに保持された結果の配列により符号「０」のパターンを検出したときに、標準電波との秒同期タイミングを調整することにより、正確に秒タイミング調整を行うことができる。よって、符号を正確に検出できる。
【００２７】
請求項２は、シフトレジスタの保持された結果の積分値を所定時間毎に取得する積分値取得手段と、積分値取得手段で取得された積分値に基づいてタイムコードを構成する符号を識別する符号識別手段とを有することを特徴とする。
【００２８】
請求項２によれば、積分値はパルスの欠けやくし形ノイズの影響を受けにくいので、積分値に基づいて符号を判定することにより、正確に符号を検出できる。
【００２９】
請求項３は、符号「０」を判定するときに、タイムコードパルスの秒同期タイミングの開始点から、約０.５０５秒よりも大きくかつ１秒より小さい第１の時間までの積分結果に基づいて判定を行うことを特徴とする。
【００３０】
請求項４は、符号「１」を判定するときに、タイムコードパルスの秒同期タイミングの開始点から、約０.２０５秒より大きくかつ前記第１の時間より小さい第２の時間までの積分結果に基づいて判定を行うことを特徴とする。
【００３１】
請求項５は、符号「Ｐ」を判定するときに、タイムコードパルスの秒同期タイミングの開始点から、第２の時間より小さい第３の時間までの積分結果に基づいて判定を行うことを特徴とする。
【００３２】
請求項６は、符号「０」か否かを判定し、真であれば、符号「０」と判定し、偽りであれば、符号「１」か否かを判定し、真であれば、符号「１」と判定し、偽りであれば、符号「Ｐ」であると判定することを特徴とする。
【００３３】
請求項３乃至６によれば、符号「０」を判定するときには、タイムコードパルスの秒同期タイミングの開始点から、約０.５０５秒よりも大きくかつ１秒より小さい第１の時間までの積分結果に基づいて符号の判定を行うことにより、符号「０」を判定するのに不要な部分の積分が行われないため、ノイズの影響を受けずに符号を判定できる。
【００３４】
また、符号「１」を判定するときには、タイムコードパルスの秒同期タイミングの開始点から、約０.２０５秒より大きくかつ前記第１の時間より小さい第２の時間までの積分結果に基づいて判定を行うことにより、符号「１」を判定するのに検出に不要な期間の積分が行われないため、ノイズの影響を受けずに符号を判定できる。
【００３５】
さらに、符号「Ｐ」を判定するときに、タイムコードパルスの秒同期タイミングの開始点から、第２の時間より小さい第３の時間までの積分結果に基づいて判定を行うことにより、符号「Ｐ」を判定するのに不要な部分の積分が行われないため、ノイズの影響を受けずに符号を判定できる。
【００３６】
また、符号「０」か否かを判定し、真であれば、符号「０」と判定し、偽りであれば、符号「１」か否かを判定し、真であれば、符号「１」と判定し、偽りであれば、符号「Ｐ」であると判定することにより、受信難易度が容易な順、すなわち、符号「０」、「１」、「Ｐ」の順に消去法により判定が行われるので、不要な符合の判定を行わずに、効率よく、かつ、正確に符号判定を行うことができる。
【００３７】
請求項７は、符号識別手段の判定結果、受信した符号列が１分間隔で符号列「Ｐ」、「Ｐ」、又は、符号列「Ｐ」、「１」であると判定されたときに、標準電波中の５９秒目、０秒目に続けて送信されるマーカであると判定するマーカ判定部を有することを特徴とする。
【００３８】
請求項７によれば、受信した符号列が符号列「Ｐ」、「Ｐ」、または符号列「Ｐ」、「１」を検出したときに、マーカであると判定することにより、互いにパルス幅が近い符号「Ｐ」と符号「１」とが誤判定されてもマーカを検出できる。
【００３９】
請求項８は、符号識別手段により識別された符号を複数ビットにわたって保持する時刻データレジスタと、時刻データレジスタに保持された符号のうち、マーカが出現する複数箇所の符号を検出するマーカ検出手段と、マーカ検出手段の検出結果に基づいて時刻データレジスタに保持された符号列の所定箇所に含まれるタイムコードの正誤を判定する判定手段とを有することを特徴とする。
【００４０】
請求項８によれば、記憶手段に記憶された符号列含まれる複数のマーカの検出結果に基づいて記憶手段に記憶された符号列のタイムコードの正誤を判定することにより、タイムコードの正誤を正確に判定することができる。
【００４１】
請求項９は、前記マーカ検出手段により少なくとも一箇所でマーカが検出されたときに、前記記憶手段に記憶された符号列の所定箇所に含まれる前記タイムコードが正しいと判定することを特徴とする。
【００４２】
請求項９によれば、記憶手段に記憶された符号列含まれる複数のマーカのうち少なくとも一箇所でマーカが検出されたときに、タイムコードを正しいと判定することにより、他の箇所で符号の誤検出によりマーカが検出されなかったときでも、タイムコードを正しいと判定できる。よって、タイムコードが検出される確率を向上させることができる。
【００４３】
請求項１０は、前記マーカ検出手段により複数の箇所でマーカが検出されたときに、前記記憶手段に記憶された符号列の所定箇所に含まれる前記タイムコードが正しいと判定することを特徴とする。
【００４４】
請求項１０によれば、記憶手段に記憶された符号列含まれる複数のマーカのうち複数の箇所でマーカが検出されたときに、タイムコードを正しいと判定することにより、タイムコードを、より正確に判定できる。
【００４５】
【発明の実施の形態】
〔電波時計１の全体構成〕
図３は本発明の電波時計の一実施例のブロック構成図を示す。
【００４６】
本実施例の電波時計１は、アンテナ１１、受信回路１２、デコード回路１３、計時回路１４、時刻表示装置１５を含む構成とされている。
【００４７】
標準電波は、アンテナ１１により受信される。アンテナ１１で受信された標準電波に応じた受信信号は、受信回路１２に供給される。受信回路１２は、アンテナ１１からの受信信号を復調してタイムコードを出力する。受信回路１２から出力されたタイムコードは、デコード回路１３に供給される。デコード回路１３は、受信回路１２からのタイムコード中のパルスから「０」、「１」、「Ｐ」の符号を判定し、符号の判定結果から時刻情報などを取得する。
【００４８】
デコード回路１３で取得された時刻情報は、計時回路１４に供給される。計時回路１４は、内部で生成されたクロックにより計時を行っており、その計時情報はデコード回路１３からの時刻情報に基づいて修正可能とされている。計時回路１４の計時情報は、時刻表示装置１５に供給される。時刻表示装置１５は、計時回路１４からの計時情報に基づいて時刻を表示する。
〔デコード回路１３〕
図４はデコード回路１３のブロック構成図を示す。
【００４９】
デコード回路１３は、３２ビットシフトレジスタ２１、タイミング調整部２２、データ解析部２３、時刻データ作成・判定部２４を含む構成とされている。
【００５０】
３２ビットシフトレジスタ２１には、３２Ｈｚのクロックが供給されており、受信回路１２からのタイムコードを１／３２秒毎にサンプリングして、その結果を１ｓｅｃ分保持している。３２ビットシフトレジスタ２１は、１／３２秒毎に１ビットずつシフトされる。３２ビットシフトレジスタ２１に保持されたデータは、タイミング調整部２２に供給される。
〔タイミング調整部２２〕
図５はタイミング調整部２２のブロック構成図を示す。
【００５１】
タイミング調整部２２は、０データ判定部４１、プリセッタブルカウンタ４２、偏差演算回路４３を含む構成とされている。
〔０データ判定部４１〕
０データ判定部４１は、３２ビットシフトレジスタ２１に記憶されたデータ列が符号「０」のときのパターンか否かを判定する。
【００５２】
図６は０データ判定部４１のブロック構成図を示す。
【００５３】
０データ判定部４１は、ＥＸＮＯＲゲート５１−１〜５１−２４及びＡＮＤゲート５２から構成される。ＥＸＮＯＲゲート５１−１には、３２ビットシフトレジスタ２１の第１ビット（ＬＳＢ）のデータ及び符号が「０」のときに３２ビットシフトレジスタ２１に現れるべきデータ列の第１ビット目のデータ「０」が供給される。
【００５４】
ここで、符号が「０」のときに３２ビットシフトレジスタ２１に現れるべきデータ列について説明する。
【００５５】
図７は符号が「０」のときに３２ビットシフトレジスタ２１に記憶されるべきデータ列及びそのときの波形を示す図を示す。図７（Ａ）はデータ列、図７（Ｂ）は波形図を示す。
【００５６】
データ列は、図７（Ａ）に示すように最初の第１ビットｂ１が「０」で、第２ビットｂ２から第２５ビットｂ25までが「１」、第２６ビットｂ26から第３０ビットｂ30が不定「＊」、第３１ビットｂ31、第３２ビットｂ32が「０」とされた構成とされている。図７（Ａ）に示すデータ列は、図７（Ｂ）に示すようなパルス波形に対応している。ここで、データ列の第２６ビットｂ26から第３０ビットｂ30の間が８００ｍｓｅｃ付近となる。すなわち、符号「０」のパルスの立下りエッジ付近となる。このとき、検出される符号「０」の立下りエッジは正確ではないので、誤差を考慮して８００ｍｓｅｃ付近である第２６ビットｂ26から第３０ビットｂ30を不定「＊」にしている。
【００５７】
上記データ列に一致するデータ列を検出することによりタイムコードから符号「０」パルスを略正確に検出することができる。
【００５８】
図６、図７に示すようにＥＸＮＯＲゲート５１−１には、３２ビットシフトレジスタ２１の第１ビット（ＬＳＢ）のデータとデータ「０」のときに３２ビットシフトレジスタ２１に記憶されるべきデータ列の第１ビット目「０」とが供給されており、両データのＥＸＮＯＲ論理を出力する。ＥＸＮＯＲゲート５１−２〜ＥＸＮＯＲゲート５１−２２には、第２ビット〜第２２ビットのデータが供給され、データ列の対応するビットのデータとのＥＸＮＯＲ論理を出力する。ＥＸＮＯＲゲート５１−２３には、３２ビットシフトレジスタ２１の第３１ビット目のデータが供給され、データ列の第３１ビット目のデータ「０」とのＥＸＮＯＲ論理を出力する。ＥＸＮＯＲゲート５１−２４には、３２ビットシフトレジスタ２１の第３２ビット目のデータが供給され、データ列の第３２ビット目のデータ「０」とのＥＸＮＯＲ論理を出力する。
【００５９】
ＥＸＮＯＲゲート５１−１〜５１−２４の出力は、３２ビットシフトレジスタ２１の対応するビットのデータと上記データ列の対応するビットのデータとが一致するとハイレベルとなり、不一致のときにはローレベルとなる。
【００６０】
ＥＸＮＯＲゲート５１−１〜５１−２４の出力は、ＡＮＤゲート５２に供給される。ＡＮＤゲート５２は、ＥＸＮＯＲゲート５１−１〜５１−２４の出力のＡＮＤ論理を出力する。
【００６１】
ＡＮＤゲート５２の出力は、ＥＸＮＯＲゲート５１−１〜５１−２４の出力がすべてハイレベルのとき、すなわち、３２ビットシフトレジスタ２１の第１ビット〜第２４ビット及び第３１ビット、第３２ビットのデータとデータ列の第１ビット〜第２４ビット及び第３１ビット、第３２ビットのデータとが一致するとハイレベルとなる。ＡＮＤゲート５２の出力は、プリセッタブルカウンタ４２にロード信号として供給される。
【００６２】
図５に示すようにプリセッタブルカウンタ４２には３２Ｈｚのクロックが供給されている。プリセッタブルカウンタ４２は、１／３２分周回路を構成しており、１秒カウンタとなる。カウント値が０又はオーバーフローとなると、データサンプルトリガを出力する。これにより、１秒毎にデータサンプルトリガが出力される。ただし、０データ判定部よりロード信号が入力された時は現在のカウント値で偏差演算回路４３の出力値を更新し、以降、３２Ｈｚクロックに基づきカウントが継続される。
【００６３】
図８は偏差演算回路４３の入出力特性を示す。
【００６４】
例えば、偏差演算回路４３は、ロード時のプリセッタブルカウンタ４２のカウント値が「４」であれば、出力をカウント値を「２」にする。これにより、プリセッタブルカウンタ４２には、カウント値「２」がプリセットされカウントが再開される。また、偏差演算回路４３は、ロード時のプリセッタブルカウンタ４２のカウント値が「１０」であれば、出力をカウント値を「５」にする。これにより、プリセッタブルカウンタ４２には、カウント値「５」がプリセットされて、カウント値「５」からカウントが再開される。
【００６５】
このように、偏差演算回路４３は、プリセッタブルカウンタ４２のカウント値をいきなり、「０」にリセットするのではなく、徐々にカウント値が調整されるように偏差の約１／２だけ調整を行っている。これにより、プリセッタブルカウンタ４２のキャリー、すなわち、データサンプルトリガの出力タイミングが徐々に ”標準電波ＪＪＹの秒” のタイミングと一致するように調整される。プリセッタブルカウンタ４２から出力されたデータサンプリングトリガは、時刻データ作成・判定部２４に供給される。
【００６６】
このようにしてタイミング調整部２２では、符号「０」のイメージを認識して、データサンプリングトリガの同期を取る。なお、符号として「０」を用いるのは、出現確率が高いのと、符号「０」のパルス幅は８００ｍｓｅｃと長いため、その測定結果にノイズがのりにくくためである。
〔データ解析部２３〕
図９はデータ解析部２３のブロック構成図を示す。
【００６７】
データ解析部２３は、リミッタ付アップダウンカウンタ６１、６２、比較回路６３、６４、符号判定回路６５を含む構成とされている。
【００６８】
リミッタ付アップダウンカウンタ６１は、符号「０」を検出するために入力値「１」の期間の積分値を求めるものであり、入力ＩＮ１、ＩＮ２の値に応じてカウントを行い、そのカウント値を出力する。リミッタ付アップダウンカウンタ６１の入力ＩＮ１には、３２ビットシフトレジスタ２１の入力データが供給され、入力ＩＮ２には、３２ビットシフトレジスタ２１の出力データが供給される。
【００６９】
リミッタ付アップダウンカウンタ６１は、入力ＩＮ１が「０」、入力ＩＮ２が「０」のとき及び入力ＩＮ１が「１」、入力ＩＮ２が「１」のときには、カウントを行わない。入力ＩＮ１が「０」、入力ＩＮ２が「１」のときには、アップカウントを行う。入力ＩＮ１が「１」、入力ＩＮ２が「０」のときには、ダウンカウントを行う。リミッタ付アップダウンカウンタ６１の出力カウント値は、３２ビットシフトレジスタ２１の「１」の期間の積分値に相当する。
【００７０】
リミッタ付アップダウンカウンタ６１の出力カウント値は、比較回路６３に供給される。比較回路６３は、リミッタ付アップダウンカウンタ６１の出力カウント値が「２２」以上のときに「１」を出力し、「２１」以下のときに「０」を出力する。比較回路６３の出力は、判定回路６５に供給される。
【００７１】
リミッタ付アップダウンカウンタ６２は、符号「１」のパルスの積分値を求めるものであり、入力ＩＮ１、ＩＮ２の値に応じてカウントを行い、そのカウント値を出力する。リミッタ付アップダウンカウンタ６２の入力ＩＮ１には、３２ビットシフトレジスタ２１の１０ビット目のデータが供給され、入力ＩＮ２には、３２ビットシフトレジスタ２１の出力データが供給される。これにより、符号「１」のデータを判定するときに、１０ビット目以降のビットのデータすなわち、１秒間のパルス波形のうち、後半１／３を考慮しないで、判定が行える。
【００７２】
リミッタ付アップダウンカウンタ６２は、入力ＩＮ１が「０」、入力ＩＮ２が「０」のとき及び入力ＩＮ１が「１」、入力ＩＮ２が「１」のときには、カウントを行わない。入力ＩＮ１が「０」、入力ＩＮ２が「１」のときには、アップカウントを行う。入力ＩＮ１が「１」、入力ＩＮ２が「０」のときには、ダウンカウントを行う。リミッタ付アップダウンカウンタ６２の出力カウント値は、３２ビットシフトレジスタ３２の上位２２ビットの「１」の期間の積分値に相当する。すなわち、１秒間のうち前半２／３の積分値により符号「１」の判定を行う。
【００７３】
これにより、ノイズの影響を受けずに符号「１」を判定できる。
【００７４】
リミッタ付アップダウンカウンタ６２の出力カウント値は、比較回路６４に供給される。比較回路６４は、リミッタ付アップダウンカウンタ６２の出力カウント値が「１１」以上のときに「１」を出力し、「１０」以下のときに「０」を出力する。比較回路６４の出力は、判定回路６５に供給される。
【００７５】
判定回路６５は、比較回路６３の出力が「１」のときには、符号「０」と判定し、２ビットのデータ「００」を出力する。また、判定回路６５は、比較回路６３の出力が「０」で、比較回路６４の出力が「１」のときには、符号「１」であると判定して、２ビットのデータ「０１」を出力する。さらに、判定回路６５は、比較回路６３、６４の出力がともに「０」のときには、符号「Ｐ」であると判定して、２ビットのデータ「１１」を出力する。
【００７６】
すなわち、データ解析部２３は、３２ビットシフトレジスタ２１の３２ビットのデータ中、２１ビットのデータが「１」であれば、符号「０」であると判定し、２０ビット以下、１１ビット以上のデータが「１」であれば、符号「１」であると判定し、それ以外のときには、符号「Ｐ」であると判定している。これは、符号「０」の場合、理想では「１」の期間が８００ｍｓｅｃ、すなわち、３２ビットシフトレジスタ２１の２５、２６ビット分に相当する期間が「１」となる。よって、誤差を含めて２１ビット以上が「１」のときに、符号「０」であると判定できる。符号「１」の場合、理想では「１」の期間が５００ｍｓｅｃ、これは、３２ビットシフトレジスタ２１の上位２２ビット中、１６ビット以上の期間が「１」となることに相当する。よって、誤差を含めて１２ビット以上が「１」のときに、符号「１」であると判定している。このとき、符号「１」を判定するときには、１秒パルスの後半１／３が無視される。このため、積分値による符号の誤認識を防止できる。
【００７７】
さらに、データ解析部２３は、上記、符号「０」にも符号「１」にも該当しないものを符号「Ｐ」と判定している。データ解析部２３の解析結果の符号「０」、「１」、「Ｐ」に相当する２ビットのデータは、時刻データ作成・判定部２４に供給される。
〔時刻データ作成・判定部２４〕
図１０は時刻データ作成・判定部２４のブロック構成図を示す。
【００７８】
時刻データ作成・判定部２４は、時刻データレジスタ７１、マーカ判定部７２、０データ判定部７３、パリティ判定部７４、時刻連続性判定部７５、異常データ判定部７６、ＡＮＤゲート７７、１２時間制変換部７８を含む構成とされている。
〔時刻データレジスタ７１〕
時刻データレジスタ７１は、２×８０ビットのシフトレジスタから構成されている。時刻データシフトレジスタ７１には、図４に示すタイミング調整部２２から１Ｈｚクロックが供給され、タイミング調整部２２からのクロックに同期して、データをシフトさせるとともに、データ解析部２３の解析結果である２ビットのデータを取り込む。時刻データシフトレジスタ７１は、１秒ごとにデータがシフトされる。
【００７９】
時刻データレジスタ７１には、データが正しく書き込まれると、第１ビットに前々回のタイムコードのマーカの符号「Ｐ」が記憶され、第２ビット〜第６１ビットには、前回のタイムコード、第６２ビット〜第８０ビットには、現在のタイムコードのうち時刻情報までのデータが記憶された状態が１分毎に現れる。時刻データレジスタ７１の第６３ビット〜第６５ビット、第６７ビット〜第７０ビットのデータは、現在のタイムコードの分情報であり、この情報は、計時回路１４に供給される。なお、時刻データレジスタ７１は、特許請求の範囲の請求項８の記憶手段に相当する。
〔マーカ判定部７２〕
マーカ判定部７２は、特許請求の範囲のマーカ検出回路に相当し、ＰＰ／Ｐ１判定部８１、８２、ＡＮＤゲート８３を含む構成とされている。
【００８０】
ＰＰ／Ｐ１判定部８１には、時刻データレジスタ７１の第１ビットのデータ及び第２ビットのデータが供給されている。ＰＰ／Ｐ１判定部８１は、時刻データレジスタ７１の第１ビットのデータが符号「Ｐ」に相当するデータで、かつ、第２ビットのデータが符号「Ｐ」又は「１」に相当するデータである場合に、「１」を出力し、それ以外の場合には「０」を出力する。
【００８１】
ＰＰ／Ｐ１判定部８２には、時刻データレジスタ７１の第６１ビットのデータ及び第６２ビットのデータが供給されている。ＰＰ／Ｐ１判定部８２は、第６１ビットのデータが符号「Ｐ」に相当するデータで、かつ、第６２ビットのデータが符号「Ｐ」又は「１」に相当するデータである場合には、「１」を出力し、それ以外の場合には「０」を出力する。
【００８２】
なお、通常は符号「Ｐ」が２個連続したときに、マーカであると判定できるが、２個目の「Ｐ」は符号「１」に誤認識され易いので、符号「Ｐ」が連続した場合の他に符号「Ｐ」、「１」が検出された場合でもマーカであると判定している。これにより認識率を向上させている。
【００８３】
ＰＰ／Ｐ１判定部８１の出力とＰＰ／Ｐ１判定部８２の出力とはＡＮＤゲート８３に供給される。ＡＮＤゲート８３は、ＰＰ／Ｐ１判定部８１の出力及びＰＰ／Ｐ１判定部８２の出力がともに「１」のときに「１」を出力し、それ以外の場合には、「０」を出力する。
【００８４】
マーカ判定部７２の出力が「１」のときには、マーカが１分間隔で検出されたと判定できる。
【００８５】
本実施例によれば、時刻データレジスタ７１に記憶された符号列含まれる複数のマーカの検出結果に基づいてタイムコードの正誤を判定することにより、タイムコードの正誤を正確に判定することができる。
【００８６】
請求項１０は、前記マーカ検出手段により複数の箇所でマーカが検出されたときに、前記記憶手段に記憶された符号列の所定箇所に含まれる前記タイムコードが正しいと判定することを特徴とする。
【００８７】
請求項１０によれば、記憶手段に記憶された符号列含まれる複数のマーカのうち複数の箇所でマーカが検出されたときに、タイムコードを正しいと判定することにより、タイムコードを、より正確に判定できる。
なお、本実施例のマーカ判定部７２は、ＡＮＤゲート８３によりＰＰ／Ｐ１判定部８１の出力とＰＰ／Ｐ１判定部８２の出力とのＡＮＤ論理を判定結果としたが、ＯＲゲートを通して出力するようにしてもよい。
【００８８】
図１１はマーカ判定部７２の変形例のブロック構成図を示す。同図中、図１０に示すマーカ判定部７２と同一構成部分には同一符号を付し、その説明は省略する。
【００８９】
本変形例のマーカ判定部７２ａは、ＡＮＤゲート８３に代えてＯＲゲート８３ａを用いた構成とされている。ＯＲゲート８３には、ＰＰ／Ｐ１判定部８１の出力及びＰＰ／Ｐ１判定部８２の出力が供給されている。ＯＲゲート８３は、ＰＰ／Ｐ１判定部８１の出力及びＰＰ／Ｐ１判定部８２の出力のいずれか一方が「１」のときに「１」を出力し、両方ともに「０」のときに「０」を出力する。
【００９０】
本変形例によれば、時刻データレジスタ７１に記憶された符号列含まれる複数のマーカのうち少なくとも一箇所でマーカが検出されたときに、タイムコードを正しいと判定することにより、他の箇所で符号の誤検出によりマーカが検出されなかったときでも、タイムコードを正しいと判定できる。よって、タイムコードが検出される確率を向上させることができる。
〔０データ判定部７３〕
０データ判定部７３は、第１の０データ判定部９１、第２の０データ判定部９２、ＡＮＤゲート９３を含む構成とされている。
【００９１】
第１の０データ判定部９１には、時刻データレジスタ７１の第６ビット、第１２ビット、第１３ビット、第１６ビットのデータが供給されている。第１の０データ判定部９１は、第６ビット、第１２ビット、第１３ビット、第１６ビットのデータが全て符号「０」に相当するデータのときに、「１」を出力し、それ以外のときには「０」を出力する。なお、時刻データレジスタ７１の第６ビット、第１２ビット、第１３ビット、第１６ビットの位置には、タイムコードにおいて必ず符号「０」が挿入されることになっている。よって、時刻データレジスタ７１の第６ビット、第１２ビット、第１３ビット、第１６ビットのデータが全て符号「０」に相当するデータであることを検出することによりタイムコードが正しく読み込まれていると判断できる。
【００９２】
第２の０データ判定部９２には、第６６ビット、第７１ビット、第７２ビット、第７６ビットのデータが全て符号「０」に相当するデータのときに、「１」を出力し、それ以外のときには「０」を出力する。なお、時刻データレジスタ７１の第６６ビット、第７１ビット、第７２ビット、第７６ビットの位置には、次のタイムコードにおいて必ず符号「０」が挿入されることになる。よって、時刻データレジスタ７１の第６６ビット、第７１ビット、第７２ビット、第７６ビットのデータが全て符号「０」に相当するデータであることを検出することによりタイムコードが正しく読み込まれていると判断できる。
【００９３】
第１の０データ判定部９１の出力と第２の０データ判定部９２の出力とは、ＡＮＤゲート９３に供給される。ＡＮＤゲート９３は、第１の０データ判定部９１の出力及び第２の０データ判定部９２の出力がともに「１」であるときに「１」を出力し、それ以外は「０」を出力する。
【００９４】
以上のように、ＡＮＤゲート９３の出力、すなわち、０データ判定部７３の出力が「１」のときには、時刻データレジスタ７１にタイムコードを認識可能であると判断できる。
〔パリティ判定部７４〕
パリティ判定部７４は、パリティ計算部１０１、１０２、比較部１０３、１０４、ＡＮＤゲート１０５を含む構成とされている。
【００９５】
パリティ計算部１０１には、時刻データレジスタ７１の第３ビット〜第５ビット、第７ビット〜第１０ビットのデータ、すなわち、タイムコードの分情報に相当するデータが供給されている。パリティ計算部１０１は、第３ビット〜第５ビット、第７ビット〜第１０ビットのデータ中の「１」の数を加算して奇数であれば「１」、偶数であれば「０」を出力する。パリティ計算部１０１の出力は、比較部１０３に供給される。
【００９６】
パリティ計算部１０２には、時刻データレジスタ７１の第１４ビット、第１５ビット、第１７ビット〜第２０ビットのデータ、すなわち、タイムコードの時情報に相当するデータが供給されている。パリティ計算部１０２は、第１４ビット、第１５ビット、第１７ビット〜第２０ビットのデータ中の「１」の数を加算して奇数であれば「１」、偶数であれば「０」を出力する。パリティ計算部１０１の出力は比較部１０４に供給される。
【００９７】
比較部１０３には、パリティ計算部１０１の出力の他に、時刻データレジスタ７１の第３７ビットのデータ、すなわち、時情報のパリティビットが供給されている。比較部１０３は、パリティ計算部１０１の出力と時刻データレジスタ７１の第３７ビットのデータとを比較して、一致、すなわち、分情報にエラーがなければ「１」を出力し、不一致、すなわち、分情報にエラーがあれば「０」を出力する。
【００９８】
比較部１０４には、パリティ計算部１０２の出力の他に、時刻データレジスタ７１の第３８ビットのデータ、すなわち、時情報のパリティビットが供給されている。比較部１０４は、パリティ計算部１０２の出力と時刻データレジスタ７１の第３８ビットのデータとを比較して、一致、すなわち、時情報にエラーがなければ「１」を出力し、不一致、すなわち、時情報にエラーがあれば「０」を出力する。
【００９９】
比較部１０３及び比較部１０４の出力は、ＡＮＤゲート１０５に供給される。ＡＮＤゲート１０５は、比較部１０３及び比較部１０４の出力がともに「１」、すなわち、分情報及び時情報にエラーが検出なければ、「１」を出力し、それ以外の場合、すなわち、分情報又は時情報にエラーがあれば、「０」を出力する。
【０１００】
以上のようにパリティ判定部７４により分情報及び時情報のエラーの有無を判定できる。
〔時刻連続性判定部７５〕
時刻連続性判定部７５は、１分加算部１１１及び時間比較部１１２を含む構成とされている。１分加算部１１１には、時刻データレジスタ７１の第３ビット〜第５ビット、第７ビット〜第１０ビットのデータ、すなわち、分情報及び時刻データレジスタ７１の第１４ビット、第１５ビット、第１７ビット〜第２０ビットのデータ、すなわち、時情報が供給されている。１分加算部１１１は、時刻データレジスタ７１からのデータにより得られる前のタイムコードから得られる時分情報に１分を加算した時分情報を時間比較部１１２に供給する。
【０１０１】
時間比較部１１２には、１分加算部１１１からの時分情報のほかに、時刻データレジスタ７１の第６３ビット〜第６５ビット、第６７ビット〜第７０ビットのデータ、すなわち、現在のタイムコードの分情報及び時刻データレジスタ７１の第７４ビット、第７５ビット、第７７ビット〜第８０ビットのデータ、すなわち、次のタイムコードの時情報が供給されている。時間比較部１１２は、前のタイムコードの時分情報に１分を加算した時分情報と現在のタイムコードの時分情報とを比較し、両者が一致すれば、「１」を出力し、不一致であれば、「０」を出力する。
【０１０２】
時間比較部１１２の出力により、時刻の連続性を判定できる。
〔異常データ判定部７６〕
異常データ判定部７６には、時刻データレジスタ７１の第６３ビット〜第６５ビット、第６７ビット〜第７０ビットのデータ、すなわち、次のタイムコードの分情報及び時刻データレジスタ７１の第７４ビット、第７５ビット、第７７ビット〜第８０ビットのデータ、すなわち、現在のタイムコードの時情報が供給されている。異常データ判定部７６は、現在のタイムコードの時分情報が正常な値、すなわち、分情報であれば、０〜５９分を示し、時情報であれば、０〜２３時を示す値であるかどうかを判定し、異常な値の場合には「１」を出力し、正常な値であれば、「０」を出力する。
【０１０３】
これにより、異常データ判定部７６により異常データを判定できる。
〔ＡＮＤゲート７７〕
ＡＮＤゲート７７には、マーカ判定部７２の出力、０データ判定部７３の出力、パリティ判定部７４の出力、時刻連続性判定部７５の出力、異常データ判定部７６の出力が供給されている。ＡＮＤゲート７７は、マーカ判定部７２の出力、０データ判定部７３の出力、パリティ判定部７４の出力、時刻連続性判定部７５の出力、異常データ判定部７６の出力が全て「１」のときに「１」を出力し、それ以外のときには「０」を出力する。ＡＮＤゲート７７の出力は、計時回路１４に書込制御信号として供給される。
【０１０４】
ＡＮＤゲート７７の出力により標準電波から抽出された時刻により時刻を修正するか否かが判定される。ＡＮＤゲート７７の出力は、タイムコードが始まるときに所定のビットに現れるべき符号のパターン「ＰＰ」又は「Ｐ１」が所定のビットに存在し、かつ、符号「０」が所定にビットに存在し、かつ、時情報、分情報にエラーがなく、かつ、現在のタイムコードから得られる時刻情報が前回のタイムコードから得られる時刻情報に１分を加算した時刻となり、かつ、時刻情報が異常な値でないときに「１」となる。これにより、計時回路１２に現在のタイムコードから得られる時刻情報が書き込まれるようになる。よって、計時回路１２に正しい時刻情報を書き込むことができる。
〔１２時間制変換部７８〕
１２時間制変換部７８には、時刻データレジスタ７１の第７４ビット、第７５ビット、第７７ビット〜第８０ビットのデータ、すなわち、現在のタイムコードの２４時間制で記述された時情報が供給されている。１２時間制変換部７８は、現在の２４時間制で記述された時情報を１２時間制に変換する。例えば、１３時であれば、１時に、２３時であれば、１１時に変換する。１２時間制変換部７８で変換された時情報は、計時回路１４に供給される。
〔計時回路１４〕
計時回路１４には、１２時間制データ変換部７８から１２時間制の時情報が供給され、時刻データレジスタ７１から分情報が供給されており、また、ＡＮＤゲート７７から書込制御信号が供給されている。図３に示す計時回路１４は、書込制御信号が「１」になると、１２時間制データ変換部７８からの１２時間制時情報及び時刻データレジスタ７１からの分情報をラッチする。計時回路１４は、内部クロックに基づいて計時を行っており、ＡＮＤゲート７７からの書込制御信号により時刻データ作成・判定部２４から供給された時分情報に現在の計時時刻を代えて計時を続ける。計時回路１４での計時時刻は、時刻表示装置１５に供給される。
〔時刻表示装置１５〕
図３に示す時刻表示装置１５は、アナログ式時刻表示器あるいはディジタル式時刻表示器から構成され、計時回路１４から供給される計時時刻を表示する。
【０１０５】
以上、本実施例によれば、標準電波が正しく受信できたとき、すなわち、データに矛盾があるときには、時刻情報を採用しないようにすることにより、時刻の修正を正確に行うことができる。
【０１０６】
【発明の効果】
上述の如く、本発明によれば、標準電波に基づいて、パルスの積分値を所定時間毎に取得し、取得された積分値に基づきタイムコードを構成する符号を識別し、符号を判定しているため、パルスの欠けや櫛形のノイズの影響を受けにくく、よって、符号の判定を正確に行え、正しい時刻データに修正できる等の特長を有する。
【図面の簡単な説明】
【図１】 標準電波の通常時のタイムコードのデータ構成図である。
【図２】 標準電波の呼び出し符号送出時のタイムコードのデータ構成図である。
【図３】 本発明の電波時計の一実施例のブロック構成図である。
【図４】 デコード回路１３のブロック構成図である。
【図５】 タイミング調整部２２のブロック構成図である。
【図６】 ０データ判定部４１のブロック構成図である。
【図７】 符号が「０」のときに３２ビットシフトレジスタ２１に記憶されるべきデータ列及びそのときの波形を示す図である。
【図８】 偏差演算回路４３の入出力特性である。
【図９】 データ解析部２３のブロック構成図である。
【図１０】 時刻データ作成・判定部２４のブロック構成図である。
【図１１】 マーカ判定部７２の変形例のブロック構成図である。
【図１２】 タイムコードで発生するノイズを説明するための図である。
【図１３】 タイムコードで発生するノイズを説明するための図である。
【符号の説明】
１；電波時計 １１；アンテナ １２；受信回路 １３；デコード回路
１４；計時回路 １５；時刻表示装置 ２１；３２ビットシフト
２２；タイミング調整 ２３；データ解析部 ２４；時刻データ作成・判定部[0001]
BACKGROUND OF THE INVENTION
The present invention provides a standard radio wave decoding circuit and Electricity using it In particular, it is related to a wave clock, and in particular, a standard radio wave decoding circuit and a standard radio wave decoding circuit for detecting time waves Electricity using it Related to wave clock.
[0002]
[Prior art]
In Japan, a standard radio wave JJY is transmitted in order to inform the domestic and foreign countries of time and frequency standards and Japan Standard Time (JST) based on Coordinated Universal Time (UTC). The standard radio wave JJY is obtained by superimposing a time code on a carrier wave having a frequency of 40 kHz or 60 kHz. The standard time can be acquired by detecting this time code.
[0003]
The time code superimposed on the standard radio wave will be described.
[Time code system]
The time code is configured such that one cycle is 60 seconds and one pulse signal is included in one second. Position markers “P”, symbols “0”, and “1” are represented according to the pulse width. The position marker “P” is represented by a pulse having a pulse width of 0.2 s ± 5 ms. The code “0” is expressed by a pulse having a pulse width of 0.8 s ± 5 ms. Further, the symbol “1” is expressed by a pulse having a pulse width of 0.5 s ± 5 ms.
[0004]
The time code includes a normal time code TC1 and a time code TC2 when a calling code is transmitted. The normal time code TC1 is a time code that is sent every hour other than 15 minutes and 45 minutes. The time code TC2 at the time of calling code transmission is a time code transmitted every 15 minutes and 45 minutes every hour.
[Normal time code]
FIG. 1 shows a data configuration diagram of a time code of a standard radio wave at normal time.
[0005]
The normal time code TC1 includes minute information tc1, hour information tc2, accumulated days information tc3, parity bit PA, spare bit SU, year information tc4, day information tc5, leap second information tc6, marker M, position markers P0 to P5. It is set as the structure containing.
[0006]
The marker M for indicating the start position is expressed by one pulse of the 0th second. Minute information tc1 is expressed by 8 pulses from the first second to the eighth second following the marker M. The position marker P1 is set to one pulse of the ninth second following the minute information tc1. A code “0” is set in two pulses of the 10th to 11th seconds following the position marker P1. The time information tc2 is expressed by 7 pulses of the 12th to 18th seconds.
[0007]
The position marker P2 is set to one pulse of the 19th second following the time information tc2. The total date information tc3 is expressed by 12 pulses from the 22nd to the 33rd seconds following the position marker P2. The code “0” is set for two pulses of the 34th to 35th seconds following the total date information tc3.
[0008]
Parity bits PA1 and PA2 are set in two pulses of the 36th to 37th seconds. Spare bits SU1 and SU2 and a position marker P4 are set for three pulses of the 38th to 40th seconds. The year information tc4 is expressed by 8 pulses from the 41st second to the 48th second. A position marker P5 is set to one pulse of the 49th second following the year information tc4.
[0009]
The day-of-week information tc5 is expressed by 3 pulses from the 50th second to the 52nd second. The leap second information tc6 is expressed by two pulses of the 53rd to 54th seconds following the day of the week information tc5. A code “0” is set to the 4th pulse of the 55th to 58th seconds following the leap second information tc6. A position marker P0 is set for one pulse of the 59th second.
[Minute information tc1]
The minute information tc1 is expressed by 8 pulses from the first second to the eighth second. Of the 8 pulses from 1st to 8th, the first pulse is “40”, the second pulse is “20”, the third pulse is “10”, the fifth pulse is “8”, Six pulses are used to express “4”, the seventh pulse is “2”, and the eighth pulse is “1”. In addition, a code “0” is set in the fourth pulse.
[0010]
The minute information tc1 is obtained by setting a code “0” or “1” for the first to fifth pulses and the seventh and eighth pulses and adding a numerical value corresponding to the pulse for which the code “1” is set. Expressing minutes. For example, in FIG. 1, the second, sixth, and eighth pulses of the minute information tc1 have the code “1”, and the others have the code “0”, which corresponds to the pulse having the code “1”. When the numerical values are added, “20” + “4” + “1” = “25”, which represents “25”.
[Time information tc2]
The time information tc2 is expressed by 7 pulses from the 12th second to the 18th second. Of the 7 pulses from the 12th to the 18th, the first pulse is “20”, the second pulse is “10”, the fourth pulse is “8”, the fifth pulse is “4”, the sixth pulse The pulse represents “2” and the seventh pulse represents “1”. The third pulse has a rule that a code “0” is inserted.
[0011]
For the time information tc2, the code “0” or “1” is set to the first pulse, the second pulse, the fourth pulse to the seventh pulse, and a numerical value corresponding to the pulse for which the code “1” is set is added. By expressing the time. For example, in FIG. 1, the second pulse, the fifth pulse to the seventh pulse of the time information tc2 are “1”, and the others are “0”. When the corresponding expressions are added, “10” + “4” + “2” + “1” = “17”, indicating “17”.
[Total date tc3]
The total date information tc3 represents the total date from January 1 with 12 pulses from the 22nd to the 33rd. Of the 12 pulses from the 22nd to the 33rd, the first pulse is “200” day, the second pulse is “100” day, the fourth pulse is “80” day, the fifth pulse is “40” day, Pulse is “20” day, 7th pulse is “10” day, 9th pulse is “8” day, 10th pulse is 4 days, 11th pulse is “2” day, 12th pulse is “1” day expressing. Note that the code “0” is inserted in the third pulse, and the position marker P3 is inserted in the eighth pulse.
[0012]
In the total date information tc3, the code “0” or “1” is set in the first pulse, the second pulse, the fourth pulse to the seventh pulse, and the ninth pulse to the twelfth pulse, and the code “1” is set. The time is expressed by adding a numerical value corresponding to each pulse. For example, in FIG. 1, the second pulse, the seventh pulse, and the tenth pulse are denoted by “1”, and the others are denoted by “0”, and the expression corresponding to the pulse that is denoted by “1” is shown. When added, “100” + “10” + “4” = “114”, indicating that “114” days have passed since January 1st.
[Year information tc4]
The year information tc4 represents the last two digits of the year with 8 pulses of the 41st to 48th seconds. Of the eight pulses from the 41st to 48th seconds, the first pulse is “80”, the second is “40”, the third is “20”, the fourth is “10”, the fifth The pulse represents “8” year, the sixth pulse represents “4” year, the seventh pulse represents “2” year, and the eighth pulse represents “1” year.
[0013]
The year information tc4 is set to “0” or “1” in the first pulse to the eighth pulse, and the numerical value corresponding to the pulse to which the code “1” is set is added, thereby adding the year in the last two digits of the year. Is expressed. For example, in FIG. 1, the first pulse, the fourth pulse, and the fifth pulse are denoted by “1”, the others are denoted by “0”, and the expression corresponding to the pulse having the sign “1” is shown. When added, “80” + “10” + “8” = “98”, which indicates that it is 1998.
[Day of the week information tc5]
The day-of-week information tc5 is expressed by three pulses from the 50th second to the 52nd second. Of the three pulses, the first pulse represents “4”, the second pulse represents “2”, and the first pulse represents “1”. The first pulse to the third pulse are represented by “0” or “1”. And a value obtained by adding a numerical value corresponding to a pulse with a code “1” indicates the number of days from “Sunday”, and the day of the week can be recognized.
[0014]
For example, in FIG. 1, the third pulse is a code “1” and the others are “0”. When a numerical value corresponding to the pulse with the code “1” is added, the value is “1”. Therefore, it can be recognized that Monday is the first day of the week from Sunday.
[Leap second information tc6]
The leap second information tc6 is expressed by two pulses of the 53rd to 54th seconds. When the first pulse and the second pulse are both “0”, it indicates that there is no leap second within one month. Further, when both the first pulse and the second pulse are “1”, it indicates that a positive leap second is inserted within one month. Furthermore, when the first pulse is “1” and the second pulse is “0”, it indicates that there is insertion of a negative leap second within one month.
[Second signal]
The second is synchronized with the rising edge of each pulse signal. Specifically, the 55% value of the rising edge of the pulse is synchronized with the standard 1 second signal.
[Time code TC2 when calling code is sent]
FIG. 2 shows a data configuration diagram of a time code when a standard radio call code is transmitted. In the figure, the same components as in FIG.
[0015]
The time code TC2 at the time of sending the call code is a time code sent at 15 minutes and 45 minutes per hour, and sends the call code tc7 instead of the spare bits SU1, SU2 and year information tc4, day information tc5 and leap second information. In place of tc6 and the code “0”, stop wave notice information tc8 is transmitted.
[0016]
The call code tc7 is information of Morse and not more than twice. The stop notice information tc8 is represented by 6-bit information, and is information indicating a start time and a period when the standard radio wave is stopped in maintenance work or the like.
[0017]
As described above, in order to determine the time code, it is necessary to determine “0”, “1”, and “P” based on the pulse width. At this time, conventionally, as shown in, for example, Japanese Patent Application Laid-Open No. 2001-1088770 “Radio Clock”, the time width between the edges of the pulse is detected to determine the sign.
[0018]
[Problems to be solved by the invention]
In a standard radio wave receiving circuit, generally, an output from an antenna is amplified by an amplifier and then processed. In order to make it easy to receive radio waves, an amplifier is usually provided with an AGC (AUTO GAIN CONTROL) function. The amplification degree of the amplifier is feedback controlled according to the strength of the radio wave by the AGC function.
[0019]
12 and 13 are diagrams for explaining noise generated in the time code. 12A shows a time code pulse signal, and FIG. 12B shows an AGC voltage waveform. The waveform of FIG. 12 shows a state in which noise is added to the code string of the code “P” at the 59th second of the time code, the code “P” at the 0th second, and the code “0” at the first second.
[0020]
In the AGC function, the gain of the amplifier is lowered when the AGC voltage shown in FIG. 12B is high, and the gain of the amplifier is raised when the AGC voltage is low.
[0021]
As can be seen from the portion surrounded by the broken line in FIG. 12, it can be seen that when the AGC voltage decreases, it is affected by noise. That is, it is easily affected by noise when the pulse is at a low level.
[0022]
The code “P” in the time code continues for 800 msec (0.8 sec), and the code “1” continues for 500 msec (0.5 sec). By amplifying the noise during the period in which the radio wave is weak, noise Pn is likely to be generated as shown in FIGS. 13 (A) and 13 (B). Further, when a strong noise source such as an ignition noise of an automobile is in the vicinity, even when the time code is “0”, as shown in FIG. 13 (C), the radio wave has a strong period of 800 msec (0.8 sec). In some cases, a missing pulse Pc may occur.
[0023]
In the conventional radio timepiece, the codes “0”, “1”, and “P” included in the time code of the standard radio wave represent the codes with a pulse width of 1 second. Since the sign was determined by detecting the falling edge and detecting its pulse width, the pulse waveform was deformed due to noise, the true pulse width could not be detected, and it was difficult to detect the sign. There was a problem.
[0024]
The present invention has been made in view of the above points. A standard radio wave decoding circuit and a radio wave decoding circuit capable of accurately detecting a code and correcting the time with correct time data. Electricity using it The purpose is to provide a wave clock.
[0025]
[Means for Solving the Problems]
Claim 1 of the present invention is a standard radio wave decoding circuit for acquiring data according to a standard radio wave, A receiving circuit that generates a time code based on the demodulated received signal, a time code generated by the receiving circuit based on a predetermined clock, a shift register that holds the result, and a shift register Of retained results It comprises: 0 determination means for detecting a pattern whose arrangement is code “0”; and timing adjustment means for adjusting the second synchronization timing with the standard radio wave when the code “0” is determined by the 0 determination means. And
[0026]
According to claim 1, The time code generated by the receiving circuit is sampled based on a predetermined clock, and the result is stored in the shift register that holds the result, and the result array held in the shift register. When a pattern with a code “0” is detected, the second timing can be accurately adjusted by adjusting the second synchronization timing with the standard radio wave. Therefore, the code can be detected accurately.
[0027]
Claim 2 is the result of the stored result of the shift register. An integral value acquisition unit that acquires an integral value every predetermined time, and a code identification unit that identifies a code constituting a time code based on the integral value acquired by the integral value acquisition unit.
[0028]
According to the second aspect, since the integral value is not easily affected by the lack of the pulse or the comb noise, the sign can be accurately detected by determining the sign based on the integral value.
[0029]
Claim 3 is based on the integration result from the start point of the second synchronization timing of the time code pulse to the first time greater than about 0.505 seconds and less than 1 second when determining the code “0”. And performing the determination.
[0030]
According to a fourth aspect of the present invention, when the code “1” is determined, the integration result from the start point of the second synchronization timing of the time code pulse to a second time greater than about 0.205 seconds and smaller than the first time. The determination is made based on the above.
[0031]
According to a fifth aspect of the present invention, when the code “P” is determined, the determination is made based on an integration result from the start point of the second synchronization timing of the time code pulse to a third time smaller than the second time. And
[0032]
Claim 6 determines whether or not the code is “0”. If true, it is determined that the code is “0”. If false, it is determined whether or not the code is “1”. It is determined that the code is “1”, and if it is false, it is determined that the code is “P”.
[0033]
According to the third to sixth aspects, when the code “0” is determined, the integration from the start point of the second synchronization timing of the time code pulse to the first time greater than about 0.505 seconds and less than 1 second. By determining the code based on the result, the integration of the part unnecessary for determining the code “0” is not performed, so that the code can be determined without being affected by noise.
[0034]
When the code “1” is determined, the determination is made based on the integration result from the start point of the second synchronization timing of the time code pulse to the second time that is greater than about 0.205 seconds and smaller than the first time. Since the integration of the period unnecessary for detection is not performed for determining the code “1”, the code can be determined without being affected by noise.
[0035]
Further, when the code “P” is determined, the determination is performed based on the integration result from the start point of the second synchronization timing of the time code pulse to the third time smaller than the second time, thereby the code “P”. ”Is not integrated, so that the sign can be determined without being affected by noise.
[0036]
Also, it is determined whether or not the code is “0”. If true, the code is determined as “0”. If false, it is determined whether or not the code is “1”. If true, the code is “1”. If it is false, it is determined by the erasure method in the order in which the reception difficulty level is easy, that is, in the order of the codes “0”, “1”, and “P”. Therefore, the code can be determined efficiently and accurately without determining an unnecessary code.
[0037]
Claim 7 The determination result of the code identification means, The received code string is Every minute This is a marker that is transmitted following the 59th and 0th seconds in the standard radio wave when it is determined that the code sequence is “P” or “P” or the code sequence “P” or “1”. It has the marker determination part which determines with.
[0038]
According to the seventh aspect, when the received code string detects the code string “P”, “P”, or the code string “P”, “1”, it is determined that the received code string is a marker. The marker can be detected even if the code “P” and the code “1” that are close to each other are erroneously determined.
[0039]
Claim 8 A time data register for holding the code identified by the code identification means over a plurality of bits, and held in the time data register Based on the detection result of the marker detection means and the marker detection means for detecting the code of a plurality of places where the marker appears among the codes Time data register In Retention And determining means for determining whether the time code included in a predetermined location of the code string is correct.
[0040]
According to claim 8, the correctness of the time code is determined by determining the correctness of the time code of the code string stored in the storage means based on the detection results of the plurality of markers included in the code string stored in the storage means. It can be determined accurately.
[0041]
According to a ninth aspect of the present invention, when the marker is detected at at least one location by the marker detection means, it is determined that the time code included in a predetermined location of the code string stored in the storage means is correct. .
[0042]
According to the ninth aspect, when a marker is detected in at least one place among a plurality of markers included in the code string stored in the storage means, it is determined that the time code is correct, so Even when the marker is not detected due to erroneous detection, the time code can be determined to be correct. Therefore, the probability that a time code is detected can be improved.
[0043]
A tenth aspect of the present invention is characterized in that, when a marker is detected at a plurality of locations by the marker detection means, it is determined that the time code included in a predetermined location of the code string stored in the storage means is correct. .
[0044]
According to the tenth aspect, the time code is more accurately determined by determining that the time code is correct when a marker is detected at a plurality of locations among the plurality of markers included in the code string stored in the storage unit. Can be determined.
[0045]
DETAILED DESCRIPTION OF THE INVENTION
[Overall configuration of radio time signal 1]
FIG. 3 shows a block diagram of an embodiment of the radio timepiece of the present invention.
[0046]
The radio timepiece 1 of this embodiment is configured to include an antenna 11, a receiving circuit 12, a decoding circuit 13, a time measuring circuit 14, and a time display device 15.
[0047]
The standard radio wave is received by the antenna 11. A reception signal corresponding to the standard radio wave received by the antenna 11 is supplied to the reception circuit 12. The receiving circuit 12 demodulates the received signal from the antenna 11 and outputs a time code. The time code output from the receiving circuit 12 is supplied to the decoding circuit 13. The decoding circuit 13 determines the signs of “0”, “1”, and “P” from the pulses in the time code from the receiving circuit 12, and acquires time information and the like from the determination result of the signs.
[0048]
The time information acquired by the decoding circuit 13 is supplied to the time measuring circuit 14. The time measuring circuit 14 measures time using an internally generated clock, and the time information can be corrected based on the time information from the decoding circuit 13. The timing information of the timing circuit 14 is supplied to the time display device 15. The time display device 15 displays the time based on the time information from the time circuit 14.
[Decode circuit 13]
FIG. 4 is a block diagram of the decode circuit 13.
[0049]
The decode circuit 13 includes a 32-bit shift register 21, a timing adjustment unit 22, a data analysis unit 23, and a time data creation / determination unit 24.
[0050]
The 32-bit shift register 21 is supplied with a 32 Hz clock, samples the time code from the receiving circuit 12 every 1/32 seconds, and holds the result for 1 second. The 32-bit shift register 21 is shifted by 1 bit every 1/32 seconds. The data held in the 32-bit shift register 21 is supplied to the timing adjustment unit 22.
[Timing adjustment unit 22]
FIG. 5 is a block diagram of the timing adjustment unit 22.
[0051]
The timing adjustment unit 22 includes a zero data determination unit 41, a presettable counter 42, and a deviation calculation circuit 43.
[0 data determination unit 41]
The 0 data determination unit 41 determines whether or not the data string stored in the 32-bit shift register 21 is a pattern when the code is “0”.
[0052]
FIG. 6 is a block diagram of the 0 data determination unit 41.
[0053]
The 0 data determination unit 41 includes EXNOR gates 51-1 to 51-24 and an AND gate 52. The EXNOR gate 51-1 has the data “0” of the first bit of the data string that should appear in the 32-bit shift register 21 when the data and sign of the first bit (LSB) of the 32-bit shift register 21 are “0”. Is supplied.
[0054]
Here, a data string that should appear in the 32-bit shift register 21 when the code is “0” will be described.
[0055]
FIG. 7 shows a data string to be stored in the 32-bit shift register 21 and a waveform at that time when the code is “0”. FIG. 7A shows a data string, and FIG. 7B shows a waveform diagram.
[0056]
In the data string, as shown in FIG. 7A, the first first bit b1 is “0”, the second bit b2 to the 25th bit b25 is “1”, and the 26th bit b26 to the 30th bit b30. The indefinite “*”, the 31st bit b31, and the 32nd bit b32 are set to “0”. The data string shown in FIG. 7A corresponds to a pulse waveform as shown in FIG. Here, the interval between the 26th bit b26 and the 30th bit b30 of the data string is about 800 msec. That is, it is near the falling edge of the pulse with the code “0”. At this time, since the falling edge of the detected code “0” is not accurate, the 26th bit b26 to the 30th bit b30 in the vicinity of 800 msec are set to indefinite “*” in consideration of the error.
[0057]
By detecting a data string that matches the data string, a code “0” pulse can be detected from the time code substantially accurately.
[0058]
As shown in FIGS. 6 and 7, the EXNOR gate 51-1 has the first bit (LSB) data of the 32-bit shift register 21 and the data to be stored in the 32-bit shift register 21 when the data is “0”. The first bit “0” of the column is supplied, and the EXNOR logic of both data is output. The EXNOR gate 51-2 to EXNOR gate 51-22 are supplied with data of the 2nd to 22nd bits and output the EXNOR logic with the data of the corresponding bit of the data string. The EXNOR gate 51-23 is supplied with the 31st bit data of the 32-bit shift register 21, and outputs the EXNOR logic of the 31st bit data “0” of the data string. The EXNOR gate 51-24 is supplied with the 32nd bit data of the 32-bit shift register 21, and outputs the EXNOR logic with the data “0” of the 32nd bit of the data string.
[0059]
The outputs of the EXNOR gates 51-1 to 51-24 are at a high level when the corresponding bit data of the 32-bit shift register 21 and the corresponding bit data of the data string match, and at the low level when they do not match.
[0060]
The outputs of the EXNOR gates 51-1 to 51-24 are supplied to the AND gate 52. The AND gate 52 outputs an AND logic of outputs from the EXNOR gates 51-1 to 51-24.
[0061]
The output of the AND gate 52 is the data of the first bit to the 24th bit, the 31st bit and the 32nd bit of the 32-bit shift register 21 when the outputs of the EXNOR gates 51-1 to 51-24 are all at the high level. Becomes the high level when the first to 24th bits, the 31st bit, and the 32nd bit data of the data string coincide with each other. The output of the AND gate 52 is supplied to the presettable counter 42 as a load signal.
[0062]
As shown in FIG. 5, a 32 Hz clock is supplied to the presettable counter 42. The presettable counter 42 constitutes a 1/32 frequency dividing circuit and becomes a 1-second counter. When the count value becomes 0 or overflows, a data sample trigger is output. As a result, a data sample trigger is output every second. However, when a load signal is input from the 0 data determination unit, the output value of the deviation calculation circuit 43 is updated with the current count value, and thereafter the count is continued based on the 32 Hz clock.
[0063]
FIG. 8 shows the input / output characteristics of the deviation calculation circuit 43.
[0064]
For example, if the count value of the presettable counter 42 at the time of loading is “4”, the deviation calculating circuit 43 sets the output to “2”. As a result, a count value “2” is preset in the presettable counter 42 and the count is restarted. Further, the deviation calculation circuit 43 sets the output to “5” when the count value of the presettable counter 42 at the time of loading is “10”. As a result, the count value “5” is preset in the presettable counter 42, and the count is restarted from the count value “5”.
[0065]
In this way, the deviation calculation circuit 43 adjusts only about ½ of the deviation so that the count value is gradually adjusted instead of resetting the count value of the presettable counter 42 to “0”. ing. As a result, the carry of the presettable counter 42, that is, the output timing of the data sample trigger is adjusted so as to gradually coincide with the timing of “standard radio wave JJY seconds”. The data sampling trigger output from the presettable counter 42 is supplied to the time data creation / determination unit 24.
[0066]
In this way, the timing adjustment unit 22 recognizes the image of the code “0” and synchronizes the data sampling trigger. Note that “0” is used as the code because the appearance probability is high and the pulse width of the code “0” is as long as 800 msec.
[Data analysis unit 23]
FIG. 9 shows a block configuration diagram of the data analysis unit 23.
[0067]
The data analysis unit 23 includes limiter up / down counters 61 and 62, comparison circuits 63 and 64, and a sign determination circuit 65.
[0068]
The up / down counter 61 with a limiter calculates an integral value during the period of the input value “1” in order to detect the sign “0”, counts according to the values of the inputs IN1 and IN2, and calculates the count value. Output. The input data of the 32-bit shift register 21 is supplied to the input IN1 of the up / down counter 61 with limiter, and the output data of the 32-bit shift register 21 is supplied to the input IN2.
[0069]
The up / down counter 61 with limiter does not count when the input IN1 is “0”, the input IN2 is “0”, the input IN1 is “1”, and the input IN2 is “1”. When the input IN1 is “0” and the input IN2 is “1”, up-counting is performed. When the input IN1 is “1” and the input IN2 is “0”, down-counting is performed. The output count value of the up / down counter 61 with limiter corresponds to the integral value of the 32-bit shift register 21 during the period “1”.
[0070]
The output count value of the up / down counter 61 with limiter is supplied to the comparison circuit 63. The comparison circuit 63 outputs “1” when the output count value of the up / down counter 61 with limiter is “22” or more, and outputs “0” when the output count value is “21” or less. The output of the comparison circuit 63 is supplied to the determination circuit 65.
[0071]
The up / down counter 62 with a limiter calculates an integrated value of the pulse with the sign “1”, performs counting according to the values of the inputs IN1 and IN2, and outputs the count value. The 10th bit data of the 32-bit shift register 21 is supplied to the input IN1 of the up / down counter 62 with limiter, and the output data of the 32-bit shift register 21 is supplied to the input IN2. Thereby, when the data of the code “1” is determined, the determination can be performed without considering the latter half 1/3 of the data of the bits after the 10th bit, that is, the pulse waveform for 1 second.
[0072]
The up / down counter 62 with limiter does not count when the input IN1 is “0”, the input IN2 is “0”, the input IN1 is “1”, and the input IN2 is “1”. When the input IN1 is “0” and the input IN2 is “1”, up-counting is performed. When the input IN1 is “1” and the input IN2 is “0”, down-counting is performed. The output count value of the up / down counter 62 with limiter corresponds to the integral value of the upper 22 bits “1” period of the 32-bit shift register 32. That is, the code “1” is determined based on the integral value of 2/3 of the first half in one second.
[0073]
Thereby, the code “1” can be determined without being affected by noise.
[0074]
The output count value of the up / down counter 62 with limiter is supplied to the comparison circuit 64. The comparison circuit 64 outputs “1” when the output count value of the limiter up / down counter 62 is “11” or more, and outputs “0” when it is “10” or less. The output of the comparison circuit 64 is supplied to the determination circuit 65.
[0075]
When the output of the comparison circuit 63 is “1”, the determination circuit 65 determines that the code is “0” and outputs 2-bit data “00”. In addition, when the output of the comparison circuit 63 is “0” and the output of the comparison circuit 64 is “1”, the determination circuit 65 determines that the code is “1” and outputs 2-bit data “01”. To do. Further, when both the outputs of the comparison circuits 63 and 64 are “0”, the determination circuit 65 determines that the code is “P” and outputs 2-bit data “11”.
[0076]
That is, if the 21-bit data is “1” in the 32-bit data of the 32-bit shift register 21, the data analysis unit 23 determines that the code is “0”, and the 20-bit or less, 11-bit or more If the data is “1”, it is determined that the code is “1”, and otherwise, it is determined that the code is “P”. In the case of the code “0”, the period of “1” is ideally 800 msec, that is, the period corresponding to 25 and 26 bits of the 32-bit shift register 21 is “1”. Therefore, it can be determined that the code is “0” when 21 bits or more including an error is “1”. In the case of the code “1”, the period of “1” is ideally 500 msec, which corresponds to the period of 16 bits or more in the upper 22 bits of the 32-bit shift register 21 being “1”. Therefore, when 12 bits or more including an error is “1”, it is determined that the code is “1”. At this time, when the code “1” is determined, the second half of the 1-second pulse is ignored. For this reason, the erroneous recognition of the code | symbol by an integral value can be prevented.
[0077]
Further, the data analysis unit 23 determines that the code “P” does not correspond to the code “0” or the code “1”. The 2-bit data corresponding to the codes “0”, “1”, “P” of the analysis result of the data analysis unit 23 is supplied to the time data creation / determination unit 24.
[Time data creation / determination unit 24]
FIG. 10 is a block diagram of the time data creation / determination unit 24.
[0078]
The time data creation / determination unit 24 includes a time data register 71, a marker determination unit 72, a 0 data determination unit 73, a parity determination unit 74, a time continuity determination unit 75, an abnormal data determination unit 76, an AND gate 77, a 12-hour system. The conversion unit 78 is included.
[Time data register 71]
The time data register 71 is composed of a 2 × 80 bit shift register. The time data shift register 71 is supplied with a 1 Hz clock from the timing adjustment unit 22 shown in FIG. 4 and shifts data in synchronization with the clock from the timing adjustment unit 22, and is an analysis result of the data analysis unit 23. Captures 2-bit data. The time data shift register 71 shifts data every second.
[0079]
When the data is correctly written in the time data register 71, the code “P” of the marker of the previous time code is stored in the first bit, and the second time to the 61st bit include the previous time code and the 62nd time code. From bit to 80th bit, a state where data up to time information in the current time code is stored appears every minute. The data of the 63rd to 65th bits and the 67th to 70th bits of the time data register 71 is minute information of the current time code, and this information is supplied to the timing circuit 14. The time data register 71 corresponds to the storage means of claim 8 of the claims.
[Marker determination unit 72]
The marker determination unit 72 corresponds to a marker detection circuit in claims, and includes PP / P1 determination units 81 and 82 and an AND gate 83.
[0080]
The PP / P1 determination unit 81 is supplied with the first bit data and the second bit data of the time data register 71. In the PP / P1 determination unit 81, the first bit data of the time data register 71 is data corresponding to the code “P”, and the second bit data is data corresponding to the code “P” or “1”. In some cases, “1” is output, and in other cases, “0” is output.
[0081]
The PP / P1 determination unit 82 is supplied with the 61st bit data and the 62nd bit data of the time data register 71. When the 61st bit data is data corresponding to the code “P” and the 62nd bit data is data corresponding to the code “P” or “1”, the PP / P1 determination unit 82 “1” is output, otherwise “0” is output.
[0082]
Normally, it can be determined that the marker is a marker when two “P” s are consecutive. However, since the second “P” is easily mistaken for the symbol “1”, the symbol “P” is consecutive. In addition to the case, even when the signs “P” and “1” are detected, the marker is determined. This improves the recognition rate.
[0083]
The output of the PP / P1 determination unit 81 and the output of the PP / P1 determination unit 82 are supplied to the AND gate 83. The AND gate 83 outputs “1” when both the output of the PP / P1 determination unit 81 and the output of the PP / P1 determination unit 82 are “1”, and outputs “0” otherwise. .
[0084]
When the output of the marker determination unit 72 is “1”, it can be determined that the markers are detected at intervals of 1 minute.
[0085]
According to the present embodiment, it is possible to accurately determine whether the time code is correct by determining whether the time code is correct based on the detection results of the plurality of markers included in the code string stored in the time data register 71. .
[0086]
A tenth aspect of the present invention is characterized in that, when a marker is detected at a plurality of locations by the marker detection means, it is determined that the time code included in a predetermined location of the code string stored in the storage means is correct. .
[0087]
According to the tenth aspect, the time code is more accurately determined by determining that the time code is correct when a marker is detected at a plurality of locations among the plurality of markers included in the code string stored in the storage unit. Can be determined.
The marker determination unit 72 of this embodiment uses the AND logic of the output of the PP / P1 determination unit 81 and the output of the PP / P1 determination unit 82 as a determination result by the AND gate 83, but outputs it through the OR gate. It may be.
[0088]
FIG. 11 shows a block configuration diagram of a modified example of the marker determination unit 72. In the figure, the same components as those of the marker determination unit 72 shown in FIG.
[0089]
The marker determination unit 72 a of this modification is configured using an OR gate 83 a instead of the AND gate 83. The output of the PP / P1 determination unit 81 and the output of the PP / P1 determination unit 82 are supplied to the OR gate 83. The OR gate 83 outputs “1” when either the output of the PP / P1 determination unit 81 or the output of the PP / P1 determination unit 82 is “1”, and “0” when both are “0”. Is output.
[0090]
According to this modification, when a marker is detected at at least one place among a plurality of markers included in the code string stored in the time data register 71, it is determined that the time code is correct, so that Even when a marker is not detected due to erroneous code detection, it is possible to determine that the time code is correct. Therefore, the probability that a time code is detected can be improved.
[0 data determination unit 73]
The 0 data determination unit 73 includes a first 0 data determination unit 91, a second 0 data determination unit 92, and an AND gate 93.
[0091]
The first 0 data determination unit 91 is supplied with the 6th bit, 12th bit, 13th bit, and 16th bit data of the time data register 71. The first 0 data determination unit 91 outputs “1” when the 6th bit, 12th bit, 13th bit, and 16th bit data are all data corresponding to the code “0”, otherwise In this case, “0” is output. It should be noted that the code “0” is always inserted in the time code at the positions of the sixth bit, the twelfth bit, the thirteenth bit, and the sixteenth bit of the time data register 71. Therefore, the time code is correctly read by detecting that the sixth bit, the twelfth bit, the thirteenth bit, and the sixteenth bit data of the time data register 71 are all data corresponding to the code “0”. It can be judged.
[0092]
When the 66th bit, the 71st bit, the 72nd bit, and the 76th bit data are all data corresponding to the code “0”, the second 0 data determination unit 92 outputs “1”. Otherwise, “0” is output. It should be noted that the code “0” is always inserted into the position of the 66th, 71st, 72nd, and 76th bits of the time data register 71 in the next time code. Therefore, the time code is correctly read by detecting that the 66th bit, 71st bit, 72nd bit, and 76th bit data of the time data register 71 are all data corresponding to the code “0”. It can be judged.
[0093]
The output of the first 0 data determination unit 91 and the output of the second 0 data determination unit 92 are supplied to the AND gate 93. The AND gate 93 outputs “1” when both the output of the first 0 data determination unit 91 and the output of the second 0 data determination unit 92 are “1”, and outputs “0” otherwise. To do.
[0094]
As described above, when the output of the AND gate 93, that is, the output of the 0 data determination unit 73 is “1”, it can be determined that the time code can be recognized by the time data register 71.
[Parity determination unit 74]
The parity determination unit 74 includes parity calculation units 101 and 102, comparison units 103 and 104, and an AND gate 105.
[0095]
The parity calculation unit 101 is supplied with data of the third bit to the fifth bit and the seventh bit to the tenth bit of the time data register 71, that is, data corresponding to minute information of the time code. The parity calculation unit 101 adds “1” numbers in the data of the third bit to the fifth bit and the seventh bit to the tenth bit to obtain “1” if the number is odd, and “0” if the number is even. Output. The output of the parity calculation unit 101 is supplied to the comparison unit 103.
[0096]
The parity calculation unit 102 is supplied with 14th bit, 15th bit, 17th to 20th bit data of the time data register 71, that is, data corresponding to time information of the time code. The parity calculation unit 102 adds the number of “1” in the 14th bit, the 15th bit, and the 17th to 20th bits of the data and adds “1” if it is odd, and “0” if it is even. Output. The output of the parity calculation unit 101 is supplied to the comparison unit 104.
[0097]
In addition to the output of the parity calculation unit 101, the comparison unit 103 is supplied with the 37th bit data of the time data register 71, that is, the parity bit of the time information. The comparison unit 103 compares the output of the parity calculation unit 101 and the 37th bit data of the time data register 71 and outputs “1” if there is no match, that is, there is no error in the minute information. If there is an error in the minute information, “0” is output.
[0098]
In addition to the output of the parity calculation unit 102, the comparison unit 104 is supplied with the 38th bit data of the time data register 71, that is, the parity bit of the time information. The comparison unit 104 compares the output of the parity calculation unit 102 with the 38th bit data of the time data register 71 and outputs “1” if there is no match, that is, there is no error in the time information. If there is an error in the time information, “0” is output.
[0099]
Outputs of the comparison unit 103 and the comparison unit 104 are supplied to the AND gate 105. The AND gate 105 outputs “1” when both the outputs of the comparison unit 103 and the comparison unit 104 are “1”, that is, when no error is detected in the minute information and the hour information, and in other cases, that is, the minute information. Or, if there is an error in the time information, “0” is output.
[0100]
As described above, the parity determination unit 74 can determine whether there is an error in the minute information and the hour information.
[Time continuity determination unit 75]
The time continuity determination unit 75 includes a 1-minute addition unit 111 and a time comparison unit 112. In the 1-minute addition unit 111, the third bit to the fifth bit and the seventh bit to the tenth bit of the time data register 71, that is, the 14th bit, the 15th bit, the first bit of the minute information and time data register 71, Data of 17 bits to 20th bit, that is, time information is supplied. The one-minute addition unit 111 supplies time-minute information obtained by adding one minute to the hour / minute information obtained from the previous time code obtained from the data from the time data register 71 to the time comparison unit 112.
[0101]
In the time comparison unit 112, in addition to the hour / minute information from the one-minute addition unit 111, the data of the 63rd to 65th bits and the 67th to 70th bits of the time data register 71, that is, the current time code The 74th bit, 75th bit, 77th to 80th bit data of the time data register 71, that is, the time information of the next time code is supplied. The time comparison unit 112 compares the hour / minute information obtained by adding 1 minute to the hour / minute information of the previous time code and the hour / minute information of the current time code, and outputs “1” if they match. If they do not match, “0” is output.
[0102]
The continuity of time can be determined by the output of the time comparison unit 112.
[Abnormal data determination unit 76]
The abnormal data determination unit 76 includes the data of the 63rd to 65th bits and the 67th to 70th bits of the time data register 71, that is, the minute information of the next time code and the 74th bit of the time data register 71, The data of the 75th bit and the 77th to 80th bits, that is, the time information of the current time code is supplied. The abnormal data determination unit 76 is a value indicating the normal value of the hour / minute information of the current time code, that is, 0 to 59 minutes if the hour information is present, and 0 to 23:00 if the hour information is present. If the value is abnormal, “1” is output, and if it is normal, “0” is output.
[0103]
Thereby, abnormal data can be determined by the abnormal data determination unit 76.
[AND gate 77]
The AND gate 77 is supplied with the output of the marker determination unit 72, the output of the 0 data determination unit 73, the output of the parity determination unit 74, the output of the time continuity determination unit 75, and the output of the abnormal data determination unit 76. The AND gate 77 outputs when the output of the marker determination unit 72, the output of the 0 data determination unit 73, the output of the parity determination unit 74, the output of the time continuity determination unit 75, and the output of the abnormal data determination unit 76 are all “1”. “1” is output to, and “0” is output otherwise. The output of the AND gate 77 is supplied to the timer circuit 14 as a write control signal.
[0104]
It is determined whether or not to correct the time based on the time extracted from the standard radio wave by the output of the AND gate 77. The output of the AND gate 77 is that the code pattern “PP” or “P1” that should appear in the predetermined bit when the time code starts exists in the predetermined bit, and the code “0” exists in the predetermined bit. And there is no error in the time information and minute information, the time information obtained from the current time code is the time obtained by adding 1 minute to the time information obtained from the previous time code, and the time information is abnormal. It is “1” when it is not a value. As a result, the time information obtained from the current time code is written in the timer circuit 12. Therefore, correct time information can be written in the time measuring circuit 12.
[12-hour conversion unit 78]
The 12-hour conversion unit 78 is supplied with the data of the 74th, 75th, 77th to 80th bits of the time data register 71, that is, the time information described in the current time code in the 24-hour system. Has been. The 12-hour system conversion unit 78 converts the time information described in the current 24-hour system to the 12-hour system. For example, 13:00 is converted at 1 o'clock, and 13:00 is converted at 11 o'clock. The time information converted by the 12-hour conversion unit 78 is supplied to the time measuring circuit 14.
[Timekeeping circuit 14]
The timekeeping circuit 14 is supplied with 12-hour time information from the 12-hour data converter 78, is supplied with minute information from the time data register 71, and is supplied with a write control signal from the AND gate 77. ing. The clock circuit 14 shown in FIG. 3 latches the 12-hour time information from the 12-hour data converter 78 and the minute information from the time data register 71 when the write control signal becomes “1”. The timekeeping circuit 14 performs timekeeping based on the internal clock, and replaces the current timekeeping time with the time / minute information supplied from the time data creation / determination unit 24 by the write control signal from the AND gate 77 to measure time. to continue. The time measured by the time measuring circuit 14 is supplied to the time display device 15.
[Time display device 15]
The time display device 15 shown in FIG. 3 includes an analog time display or a digital time display, and displays the time measured supplied from the time measuring circuit 14.
[0105]
As described above, according to the present embodiment, when the standard radio wave is correctly received, that is, when there is a contradiction in the data, the time can be accurately corrected by not using the time information.
[0106]
【The invention's effect】
As described above, according to the present invention, the integral value of the pulse is acquired every predetermined time based on the standard radio wave, the code constituting the time code is identified based on the acquired integral value, and the code is determined. Therefore, it is difficult to be affected by missing pulses or comb-shaped noise, and therefore, it is possible to accurately determine the sign and correct it to correct time data.
[Brief description of the drawings]
FIG. 1 is a data configuration diagram of a normal time code of a standard radio wave.
FIG. 2 is a data configuration diagram of a time code when a standard radio call code is transmitted.
FIG. 3 is a block diagram of an embodiment of the radio timepiece of the present invention.
FIG. 4 is a block configuration diagram of a decoding circuit 13;
FIG. 5 is a block configuration diagram of a timing adjustment unit 22;
6 is a block configuration diagram of a 0 data determination unit 41. FIG.
7 is a diagram showing a data string to be stored in a 32-bit shift register 21 and a waveform at that time when the code is “0”. FIG.
FIG. 8 shows input / output characteristics of the deviation calculation circuit 43;
9 is a block configuration diagram of a data analysis unit 23. FIG.
10 is a block configuration diagram of a time data creation / determination unit 24. FIG.
11 is a block configuration diagram of a modified example of the marker determination unit 72. FIG.
FIG. 12 is a diagram for explaining noise generated in a time code.
FIG. 13 is a diagram for explaining noise generated in a time code.
[Explanation of symbols]
1; radio clock 11; antenna 12; receiving circuit 13; decoding circuit
14; clock circuit 15; time display device 21; 32-bit shift
22; Timing adjustment 23; Data analysis unit 24; Time data creation / determination unit

Claims (11)

標準電波に応じたデータを取得する標準電波デコード回路であって、
前記標準電波を復調し、復調した受信信号に基づいてタイムコードを生成する受信回路と、
前記受信回路で生成されたタイムコードを所定のクロックに基づいてサンプリングし、その結果を保持するシフトレジスタと、
前記シフトレジスタに保持された結果の配列が符号「０」のパターンを検出する０判定手段と、
前記０判定手段により符号「０」が判定されたときに、前記標準電波との秒同期タイミングを調整するタイミング調整手段とを有することを特徴とする標準電波デコード回路。A standard radio wave decoding circuit that acquires data according to standard radio waves,
A receiving circuit that demodulates the standard radio wave and generates a time code based on the demodulated received signal;
A shift register that samples the time code generated by the receiving circuit based on a predetermined clock and holds the result;
0 determination means for detecting a pattern in which the result array held in the shift register has a code “0”;
A standard radio wave decoding circuit comprising: a timing adjustment unit that adjusts a second synchronization timing with the standard radio wave when the code “0” is determined by the 0 determination unit. 前記シフトレジスタの保持された結果の積分値を所定時間毎に取得する積分値取得手段と、
前記積分値取得手段で取得された積分値に基づいて前記タイムコードを構成する符号を識別する符号識別手段とを有することを特徴とする請求項１記載の標準電波デコード回路。Integral value acquisition means for acquiring the integral value of the result held in the shift register every predetermined time;
2. The standard radio wave decoding circuit according to claim 1, further comprising code identifying means for identifying a code constituting the time code based on the integral value obtained by the integral value obtaining means. 前記符号識別手段は、符号「０」を判定するときに、前記タイムコードパルスの秒同期タイミングの開始点から、約０.５０５秒よりも大きく、かつ、１秒より小さい第１の時間までの積分結果に基づいて判定を行うことを特徴とする請求項２記載の標準電波デコード回路。When the code identification means determines the code “0”, from the start point of the second synchronization timing of the time code pulse to a first time greater than about 0.505 seconds and less than 1 second. 3. The standard radio wave decoding circuit according to claim 2, wherein the determination is made based on the integration result. 前記符号識別手段は、符号「１」を判定するときに、前記タイムコードパルスの秒同期タイミングの開始点から、約０.２０５秒より大きくかつ前記第１の時間より小さい第２の時間までの積分結果に基づいて判定を行うことを特徴とする請求項２記載の標準電波デコード回路。When the code identification means determines the code “1”, the code identification means starts from the second synchronization timing start point of the time code pulse to a second time greater than about 0.205 seconds and smaller than the first time. 3. The standard radio wave decoding circuit according to claim 2, wherein the determination is made based on the integration result. 前記符号識別手段は、符号「Ｐ」を判定するときに、前記タイムコードパルスの秒同期タイミングの開始点から、前記第２の時間より小さい第３の時間までの積分結果に基づいて判定を行うことを特徴とする請求項２記載の標準電波デコード回路。The code identification means, when determining the code “P”, makes a determination based on an integration result from the start point of the second synchronization timing of the time code pulse to a third time smaller than the second time. The standard radio wave decoding circuit according to claim 2. 前記符号識別手段は、符号「０」か否かを判定し、真であれば、符号「０」と判定し、偽りであれば、符号「１」か否かを判定し、真であれば、符号「１」と判定し、偽りであれば、符号「Ｐ」であると判定することを特徴とする請求項２乃至５のいずれか一項記載の標準電波デコード回路。The code identification means determines whether or not the code is “0”. If true, it determines that the code is “0”, and if false, determines whether the code is “1” or not. 6. The standard radio wave decoding circuit according to claim 2 , wherein the standard radio wave decoding circuit is determined to be “P” if the code is “1”. 前記符号識別手段の判定結果、受信した符号列が１分間隔で符号列「Ｐ」、「Ｐ」、又は、符号列「Ｐ」、「１」であると判定されたときに、標準電波中の５９秒目、０秒目に続けて送信されるマーカであると判定するマーカ判定部を有することを特徴とする請求項２乃至７のいずれか一項記載の標準電波デコード回路。When it is determined that the received code string is the code string “P” or “P” or the code string “P” or “1” at 1-minute intervals, 8. The standard radio wave decoding circuit according to claim 2, further comprising a marker determination unit that determines that the marker is transmitted after the 59th and 0th seconds. 前記符号識別手段により識別された符号を複数ビットにわたって保持する時刻データレジスタと、
前記時刻データレジスタに保持された符号のうち、前記マーカが出現する複数箇所の符号を検出するマーカ検出手段と、
前記マーカ検出手段の検出結果に基づいて前記時刻データレジスタに保持された符号列の所定箇所に含まれる前記タイムコードの正誤を判定する判定手段とを有することを特徴とする請求項２乃至７のいずれか一項記載の標準電波デコード回路。 A time data register for holding the code identified by the code identification means over a plurality of bits;
Among the codes held in the time data register, marker detection means for detecting codes at a plurality of locations where the marker appears;
The determination unit according to claim 2, further comprising: a determination unit that determines whether the time code included in a predetermined portion of the code string held in the time data register is based on a detection result of the marker detection unit. The standard radio wave decoding circuit according to any one of the above. 前記判定手段は、前記マーカ検出手段により少なくとも一箇所でマーカが検出されたときに、前記記憶手段に記憶された符号列の所定箇所に含まれる前記タイムコードが正しいと判定することを特徴とする請求項８記載の標準電波デコード回路。The determination unit determines that the time code included in a predetermined portion of the code string stored in the storage unit is correct when a marker is detected at at least one location by the marker detection unit. The standard radio wave decoding circuit according to claim 8. 前記判定手段は、前記マーカ検出手段により複数の箇所でマーカが検出されたときに、前記記憶手段に記憶された符号列の所定箇所に含まれる前記タイムコードを正しいと判定することを特徴とする請求項８記載の標準電波デコード回路。The determination unit determines that the time code included in a predetermined portion of the code string stored in the storage unit is correct when a marker is detected at a plurality of locations by the marker detection unit. The standard radio wave decoding circuit according to claim 8. 請求項１乃至１０のいずれか一項記載の標準電波デコード回路を用いた電波時計。A radio timepiece using the standard radio wave decoding circuit according to claim 1.

Images