JP3285428B2 - 符号化方法および装置 - Google Patents
符号化方法および装置Info
- Publication number
- JP3285428B2 JP3285428B2 JP20411793A JP20411793A JP3285428B2 JP 3285428 B2 JP3285428 B2 JP 3285428B2 JP 20411793 A JP20411793 A JP 20411793A JP 20411793 A JP20411793 A JP 20411793A JP 3285428 B2 JP3285428 B2 JP 3285428B2
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- symbols
- parity
- data
- codeword
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、広くはＢＣＨ符号の符
号化に関するものである。
号化に関するものである。
【０００２】
【従来の技術】シンボルの幅は１ビットで、このケース
ではシンボルの部分体はガロア域ＧＦ（２）である。そ
のような符号は、光ファイバ通信において起きるような
シングル−ビット誤りに対する誤り保護に優れている。
１ビットシンボルのＢＣＨ符号に対する他の選択はマル
チビットシンボルのＢＣＨ符号である。一般に、それぞ
れ特別のＢＣＨ符号は最大語長を有している。実際の目
的に対しては、短縮符号が使用され、その中ではあらか
じめ定められたシンボルは零値が割り当てられ、そして
それは事実上蓄えられないし、また伝送されないしさも
なければ使われない。以下においては、そのような短縮
符号もまたＢＣＨ符号と呼ぶ。フルレングスＢＣＨ符号
は巡回的であり、その中でシンボルに関する符号語の巡
回的転置（cyclical transposition）は別の符号語を生
成する。そのような巡回的転置はランダム誤りの訂正能
力を不変に保つが、バースト誤りの訂正能力は、もし短
縮符号が使われるなら影響される。
ではシンボルの部分体はガロア域ＧＦ（２）である。そ
のような符号は、光ファイバ通信において起きるような
シングル−ビット誤りに対する誤り保護に優れている。
１ビットシンボルのＢＣＨ符号に対する他の選択はマル
チビットシンボルのＢＣＨ符号である。一般に、それぞ
れ特別のＢＣＨ符号は最大語長を有している。実際の目
的に対しては、短縮符号が使用され、その中ではあらか
じめ定められたシンボルは零値が割り当てられ、そして
それは事実上蓄えられないし、また伝送されないしさも
なければ使われない。以下においては、そのような短縮
符号もまたＢＣＨ符号と呼ぶ。フルレングスＢＣＨ符号
は巡回的であり、その中でシンボルに関する符号語の巡
回的転置（cyclical transposition）は別の符号語を生
成する。そのような巡回的転置はランダム誤りの訂正能
力を不変に保つが、バースト誤りの訂正能力は、もし短
縮符号が使われるなら影響される。
【０００３】マルチビットシンボルＢＣＨ符号の下位分
類はＲｅｅｄ−Ｓｏｌｏｍｏｎ符号であり、それに対し
ては最大符号語長はＮ＝２m-1 で与えられる（ここに、
ｍはシンボル当りのビット数）。Ｒｅｅｄ−Ｓｏｌｏｍ
ｏｎ（ＲＳ）符号はバースト誤りに対する保護において
優れている。Ｒｅｅｄ−Ｓｏｌｏｍｏｎ符号の使い方に
ついてよく書かれている文書は、ＥＰＡ ２ １５６
４４０である。
類はＲｅｅｄ−Ｓｏｌｏｍｏｎ符号であり、それに対し
ては最大符号語長はＮ＝２m-1 で与えられる（ここに、
ｍはシンボル当りのビット数）。Ｒｅｅｄ−Ｓｏｌｏｍ
ｏｎ（ＲＳ）符号はバースト誤りに対する保護において
優れている。Ｒｅｅｄ−Ｓｏｌｏｍｏｎ符号の使い方に
ついてよく書かれている文書は、ＥＰＡ ２ １５６
４４０である。
【０００４】
【発明が解決しようとする課題】以下において、実施例
はＲｅｅｄ−Ｓｏｌｏｍｏｎ符号に対してのみ与えられ
ているが、他のＢＣＨ符号に対しても動作は同等にもた
らされる。さて慣習的には、コンシューマ（消費者）の
ＣＤ−システムは復号器だけのものである。しかしなが
ら、特にコンパクトディスクの初版や改訂版、そしてま
た他の出願人のものについての序文を考えるに、必要性
はハードウェア的に能率のよい符号器に対して感じられ
る。本発明は、概念的な分類がデータシンボルと冗長や
パリティシンボルとの間に存在するような、シンボルレ
ベルについてシステマテックである符号に限られる。
はＲｅｅｄ−Ｓｏｌｏｍｏｎ符号に対してのみ与えられ
ているが、他のＢＣＨ符号に対しても動作は同等にもた
らされる。さて慣習的には、コンシューマ（消費者）の
ＣＤ−システムは復号器だけのものである。しかしなが
ら、特にコンパクトディスクの初版や改訂版、そしてま
た他の出願人のものについての序文を考えるに、必要性
はハードウェア的に能率のよい符号器に対して感じられ
る。本発明は、概念的な分類がデータシンボルと冗長や
パリティシンボルとの間に存在するような、シンボルレ
ベルについてシステマテックである符号に限られる。
【０００５】さて、本発明の目的は、まず第１に、１ビ
ットまたは複数ビットシンボルに基づいたＢＣＨ符号、
特に符号語がフルレングスか短縮のいずれかの符号語で
あるようなＲｅｅｄ−Ｓｏｌｏｍｏｎ符号を符号化する
ための符号化方法と装置を提供することにある。特に、
本発明は連続するパリティシンボルがデータシンボルの
第１の列と第２の列の間にさしはさまれているような符
号化を考えている。本発明の第２の目的は、本発明のハ
ードウェアについてはパリティシンボルが最後の位置に
ある“標準”符号語に対して使われるハードウェアとほ
とんど同じであるということである。特にＣＤの環境に
おいては、本発明は同じハードウェアを用いて両方の符
号を符号化することを許すであろう。
ットまたは複数ビットシンボルに基づいたＢＣＨ符号、
特に符号語がフルレングスか短縮のいずれかの符号語で
あるようなＲｅｅｄ−Ｓｏｌｏｍｏｎ符号を符号化する
ための符号化方法と装置を提供することにある。特に、
本発明は連続するパリティシンボルがデータシンボルの
第１の列と第２の列の間にさしはさまれているような符
号化を考えている。本発明の第２の目的は、本発明のハ
ードウェアについてはパリティシンボルが最後の位置に
ある“標準”符号語に対して使われるハードウェアとほ
とんど同じであるということである。特にＣＤの環境に
おいては、本発明は同じハードウェアを用いて両方の符
号を符号化することを許すであろう。
【０００６】
【課題を解決するための手段】さて、それに第１の見方
によれば、本発明は、前記連続するパリティシンボルが
高位のデータシンボルの第１の列と低位のデータシンボ
ルの第２の列の間にさしはさまれているようにするため
に、前記第１の高位の列、前記連続するパリティシンボ
ル、および前記第２の低位の列のシーケンスを生成する
べく、前記方法は前記データシンボルに関して前記パリ
ティシンボルの直列転置を含んでいるようにしたことに
おいて実現される。
によれば、本発明は、前記連続するパリティシンボルが
高位のデータシンボルの第１の列と低位のデータシンボ
ルの第２の列の間にさしはさまれているようにするため
に、前記第１の高位の列、前記連続するパリティシンボ
ル、および前記第２の低位の列のシーケンスを生成する
べく、前記方法は前記データシンボルに関して前記パリ
ティシンボルの直列転置を含んでいるようにしたことに
おいて実現される。
【０００７】特に、−直列転置（serial transposing）
−なる用語は一般にシフトレジスタタイプの解決法また
はそれのエミュレーションが使用されることを意味する
が、処理環境におけるマトリックス乗算ではない。特に
存在しないデータシンボルや意図したパリティシンボル
についての意図した順番が零や他のダミーシンボルを与
えることで簡単に実現される限りは、それらの組み合わ
された順番に従ってデータシンボルを与えることは非常
にハードウェアの能率がよい。すべてのデータシンボル
が実際に与えられた後に、それらのパリティへの寄与が
十分に知られる。そのとき直列転置のメカニズムは、パ
リティが正しく位置している意図した符号語の構成に達
するようにパリティシンボルの内容を再構成することだ
けが要求される。
−なる用語は一般にシフトレジスタタイプの解決法また
はそれのエミュレーションが使用されることを意味する
が、処理環境におけるマトリックス乗算ではない。特に
存在しないデータシンボルや意図したパリティシンボル
についての意図した順番が零や他のダミーシンボルを与
えることで簡単に実現される限りは、それらの組み合わ
された順番に従ってデータシンボルを与えることは非常
にハードウェアの能率がよい。すべてのデータシンボル
が実際に与えられた後に、それらのパリティへの寄与が
十分に知られる。そのとき直列転置のメカニズムは、パ
リティが正しく位置している意図した符号語の構成に達
するようにパリティシンボルの内容を再構成することだ
けが要求される。
【０００８】有利なことに、その方法は、前記符号語に
付加的な零データシンボルを詰め込むことおよび交代し
たシーケンスにおいてそうして詰め込まれた符号語のど
んなシンボルをも与えることを含み、それによってどん
なデータシンボルにも続くもっと低位の列のシンボル位
置に前記連続するパリティシンボルを直列転置するよう
にしている。このことは、直列転置はきわめて単純であ
る。さらに、交代の制御を実行するハードウェアを除い
て付加的なハードウェアを必要としないという点で有利
である。この手続きの唯一の欠点は、特に符号語の中間
にパリティの位置を有する組み合わせの場合に生じる極
度に短縮した符号語に対して比較的時間がかかることで
ある。
付加的な零データシンボルを詰め込むことおよび交代し
たシーケンスにおいてそうして詰め込まれた符号語のど
んなシンボルをも与えることを含み、それによってどん
なデータシンボルにも続くもっと低位の列のシンボル位
置に前記連続するパリティシンボルを直列転置するよう
にしている。このことは、直列転置はきわめて単純であ
る。さらに、交代の制御を実行するハードウェアを除い
て付加的なハードウェアを必要としないという点で有利
である。この手続きの唯一の欠点は、特に符号語の中間
にパリティの位置を有する組み合わせの場合に生じる極
度に短縮した符号語に対して比較的時間がかかることで
ある。
【０００９】有利なことに、その方法は、前記連続する
パリティシンボルの代わりに位置したダミーシンボルを
有する符号語を与え、そしてどんなデータシンボル、し
かしどんなデータシンボルよりもっと低位の位置に位置
しているデータシンボルにも一致しないような転置され
た連続するパリティシンボルを発生させた後に、前記転
置された連続するパリティシンボルのどんなシンボルを
もそれらのダミーシンボルに加算するため前記ダミーシ
ンボルの位の位置に直列逆転置することを含んでいる。
このことは、短縮されない符号語のほぼ半分の長さより
も終りに近いパリティシンボルを有する符号語に対し
て、通常これは従来の構成よりも時間をとらないという
点で有利である。しかしながら逆方向シフトは、高度な
パイプライン構成についてのケースにあるように、シフ
トそれ自体ならびに符号化器の環境の両方に関して付加
的なハードウェアと付加的な制御とを必要とする。
パリティシンボルの代わりに位置したダミーシンボルを
有する符号語を与え、そしてどんなデータシンボル、し
かしどんなデータシンボルよりもっと低位の位置に位置
しているデータシンボルにも一致しないような転置され
た連続するパリティシンボルを発生させた後に、前記転
置された連続するパリティシンボルのどんなシンボルを
もそれらのダミーシンボルに加算するため前記ダミーシ
ンボルの位の位置に直列逆転置することを含んでいる。
このことは、短縮されない符号語のほぼ半分の長さより
も終りに近いパリティシンボルを有する符号語に対し
て、通常これは従来の構成よりも時間をとらないという
点で有利である。しかしながら逆方向シフトは、高度な
パイプライン構成についてのケースにあるように、シフ
トそれ自体ならびに符号化器の環境の両方に関して付加
的なハードウェアと付加的な制御とを必要とする。
【００１０】本発明はまた記述した方法を実行するため
の装置にも関係する。さらに有利な見方が従属クレーム
に記述されている。そのような符号化器はフレキシブル
であり、最小のハードウェアでよいことが分かる。特に
符号化能力に関しては、とりわけ以下の目的とパラメー
タが適切である。
の装置にも関係する。さらに有利な見方が従属クレーム
に記述されている。そのような符号化器はフレキシブル
であり、最小のハードウェアでよいことが分かる。特に
符号化能力に関しては、とりわけ以下の目的とパラメー
タが適切である。
【００１１】 ♯１．ほかにおけると同様慣例のコンパクトディスクに
おいても、それらのパリティチェック マトリックスが
互いに密接に類似しているならば、異った符号を実行す
るために同一のハードウェアを使用することが望まし
い。 ♯２．特に、それらの位置が隣接しているという制限の
もとに、パリティシンボルを符号語内の任意の位置に配
置できるようにすることが望ましい。 ♯３．選択されたシンボルの長さにかんがみて符号語の
最大長Ｎと符号語の実際長ｎが与えられると、第１の可
変パラメータは短縮していない符号（Ｎ−ｎ）に関して
符号語の短縮である。 ♯４．第２のパラメータは、データシンボルが装置の入
力端子に与えられているテンポラルシーケンスである。
おいても、それらのパリティチェック マトリックスが
互いに密接に類似しているならば、異った符号を実行す
るために同一のハードウェアを使用することが望まし
い。 ♯２．特に、それらの位置が隣接しているという制限の
もとに、パリティシンボルを符号語内の任意の位置に配
置できるようにすることが望ましい。 ♯３．選択されたシンボルの長さにかんがみて符号語の
最大長Ｎと符号語の実際長ｎが与えられると、第１の可
変パラメータは短縮していない符号（Ｎ−ｎ）に関して
符号語の短縮である。 ♯４．第２のパラメータは、データシンボルが装置の入
力端子に与えられているテンポラルシーケンスである。
【００１２】本発明によれば、目的１はパラメータ♯４
の適切な選択を通じて達成される。他方、比較的短い符
号語（パラメータ♯３が大）に対しては動作が遅く、特
に、短縮していないコードワードに対してほど遅い。
の適切な選択を通じて達成される。他方、比較的短い符
号語（パラメータ♯３が大）に対しては動作が遅く、特
に、短縮していないコードワードに対してほど遅い。
【００１３】
【実施例】以下に添付図面を参照し実施例により本発明
を詳細に説明する。図１ａ〜１ｅは種々の符号や符号化
の構成を示している。図１ａは図式的に符号語を示して
いる。一般に、システマティックな符号であるブロック
符号において、パリティシンボルは低次の位置Ｃj …Ｃ
0 （ここにｊ≪ｎ−１）にある。コンパクトディスクで
は、これはいわゆるＣ１符号に対して真で、Ｃ２符号に
対してそうでない。本発明による規則的でない符号化に
おいては、パリティの位置は低次の位置にはないが、そ
れにもかかわらず符号化は容易かつ簡単であり、特に並
列マトリックス乗算を必要としない。特に後者は必要な
ゲート数で表わされるように複雑で高価であることが分
かってきた。
を詳細に説明する。図１ａ〜１ｅは種々の符号や符号化
の構成を示している。図１ａは図式的に符号語を示して
いる。一般に、システマティックな符号であるブロック
符号において、パリティシンボルは低次の位置Ｃj …Ｃ
0 （ここにｊ≪ｎ−１）にある。コンパクトディスクで
は、これはいわゆるＣ１符号に対して真で、Ｃ２符号に
対してそうでない。本発明による規則的でない符号化に
おいては、パリティの位置は低次の位置にはないが、そ
れにもかかわらず符号化は容易かつ簡単であり、特に並
列マトリックス乗算を必要としない。特に後者は必要な
ゲート数で表わされるように複雑で高価であることが分
かってきた。
【００１４】図１ｂは、本発明によって符号化しようと
している符号語フォーマットを図式的に示している。ｍ
−ビットシンボルのＲｅｅｄ−Ｓｏｌｏｍｏｎ符号に対
して、符号語の最大長は２m −１シンボルである。Ｃ2
m -2…Ｃ0 から番号を付されたシンボルについて、部分
ＡおよびＢはデータシンボルからなり、中間の部分Ｐは
パリティシンボルからなっている。以下においてＡ，
Ｐ，Ｂの長さはＡ＋Ｂ＋Ｐ≦２m −１に任意に決められ
る。他の個所で説明したように、短縮されない符号語は
循環的であり、符号語のどんな交代（シンボルベース上
での）も再び符号語を作る。結果として、図１ｃはその
ような符号語に対する第１の符号化の概略を示し、その
符号語はパリティシンボルＰが最後の位置を占めるよう
に交代されている。コンパクトディスクのＣ２符号で
は、部分ＢがシンボルＣ11…Ｃ0 を、部分Ａがシンボル
Ｃ27…Ｃ16を、部分ＰがシンボルＣ15…Ｃ12を有してい
る。使われていない部分は２５５−２８＝２２７シンボ
ルを有している。この方法において、符号化は２５５個
のクロックパルスを必要とするが、しかしハードウェア
は非常に少ししか必要としない。部分Ｂが与えられた後
に、連続する２２７個のダミー零が符号化装置に与えら
れる。
している符号語フォーマットを図式的に示している。ｍ
−ビットシンボルのＲｅｅｄ−Ｓｏｌｏｍｏｎ符号に対
して、符号語の最大長は２m −１シンボルである。Ｃ2
m -2…Ｃ0 から番号を付されたシンボルについて、部分
ＡおよびＢはデータシンボルからなり、中間の部分Ｐは
パリティシンボルからなっている。以下においてＡ，
Ｐ，Ｂの長さはＡ＋Ｂ＋Ｐ≦２m −１に任意に決められ
る。他の個所で説明したように、短縮されない符号語は
循環的であり、符号語のどんな交代（シンボルベース上
での）も再び符号語を作る。結果として、図１ｃはその
ような符号語に対する第１の符号化の概略を示し、その
符号語はパリティシンボルＰが最後の位置を占めるよう
に交代されている。コンパクトディスクのＣ２符号で
は、部分ＢがシンボルＣ11…Ｃ0 を、部分Ａがシンボル
Ｃ27…Ｃ16を、部分ＰがシンボルＣ15…Ｃ12を有してい
る。使われていない部分は２５５−２８＝２２７シンボ
ルを有している。この方法において、符号化は２５５個
のクロックパルスを必要とするが、しかしハードウェア
は非常に少ししか必要としない。部分Ｂが与えられた後
に、連続する２２７個のダミー零が符号化装置に与えら
れる。
【００１５】図１ｄは符号化の問題についての第２の解
（符号化の概略）を図式的に示している。部分Ａの前の
シンボルが本質的に零であるから、それらはパリティに
寄与しない。その結果、まず第１に、部分Ａが符号化装
置に与えられる。次に、各予定したパリティシンボルに
対して、ダミーシンボル（例えば、零）が符号化装置に
与えられる。次に、部分Ｂが与えられる。部分Ｂが与え
られた後、パリティが低次の位置にある規則的な符号化
におけるように、概念的な位置Ｐ′のパリティシンボル
Ｐが与えられることになる。さて、しかしながら、これ
らの位置は予定したパリティの位置に関してオフセット
していて、そのオフセットはすべてのデータシンボルの
位置に関して一定である。例えば、もしパリティシンボ
ルが１シンボル期間遅れて発生したとすると、これはた
だオフセットが１シンボル位置高いことを意味する。さ
て、パリティシンボルの発生は、ｘ-(B+P)ｍｏｄ ｇ
（ｘ）（ここに、Ｂ＋Ｐは図中右方向へのオフセット、
ｇ（ｘ）は符号の生成多項式）を乗算することを通して
仮のパリティシンボルを更新し煮詰める。これは、結合
されている部分Ｐ′およびＢの長さにわたって符号化装
置を後方にシフトさせることによって実行される。コン
パクトディスクにおいて、これは１２＋４＝１６シンボ
ル位置にわたる後方シフトを意味する。すなわち、 P＝(x-16 i(x)mod g(x))mod g(x) ＝ x-16P′mod g(x) 以下に説明するように、これは２つの方法、すなわち一
つの方法は単純な後方シフト（図５）により、他の一つ
は有限のステートマシン（図６）の使用によってなされ
る。両方の方法はそれらなりの利点をそれぞれ実現す
る。
（符号化の概略）を図式的に示している。部分Ａの前の
シンボルが本質的に零であるから、それらはパリティに
寄与しない。その結果、まず第１に、部分Ａが符号化装
置に与えられる。次に、各予定したパリティシンボルに
対して、ダミーシンボル（例えば、零）が符号化装置に
与えられる。次に、部分Ｂが与えられる。部分Ｂが与え
られた後、パリティが低次の位置にある規則的な符号化
におけるように、概念的な位置Ｐ′のパリティシンボル
Ｐが与えられることになる。さて、しかしながら、これ
らの位置は予定したパリティの位置に関してオフセット
していて、そのオフセットはすべてのデータシンボルの
位置に関して一定である。例えば、もしパリティシンボ
ルが１シンボル期間遅れて発生したとすると、これはた
だオフセットが１シンボル位置高いことを意味する。さ
て、パリティシンボルの発生は、ｘ-(B+P)ｍｏｄ ｇ
（ｘ）（ここに、Ｂ＋Ｐは図中右方向へのオフセット、
ｇ（ｘ）は符号の生成多項式）を乗算することを通して
仮のパリティシンボルを更新し煮詰める。これは、結合
されている部分Ｐ′およびＢの長さにわたって符号化装
置を後方にシフトさせることによって実行される。コン
パクトディスクにおいて、これは１２＋４＝１６シンボ
ル位置にわたる後方シフトを意味する。すなわち、 P＝(x-16 i(x)mod g(x))mod g(x) ＝ x-16P′mod g(x) 以下に説明するように、これは２つの方法、すなわち一
つの方法は単純な後方シフト（図５）により、他の一つ
は有限のステートマシン（図６）の使用によってなされ
る。両方の方法はそれらなりの利点をそれぞれ実現す
る。
【００１６】ここで理論的背景について説明する。コン
パクトディスク システムは２つの符号Ｃ１，Ｃ２を有
し、それらはＧＦ（２8 ）上で両方とも短縮されたＲｅ
ｅｄ−Ｓｏｌｏｍｏｎ（ＲＳ）符号で、またそれらは同
じ生成多項式 g(x)＝(x-1)(x-α)(x-α2) (x-α3)＝x4+ α75x3+ α249x2+α78x+α6 を有している。原始多項式はp(x)＝x8+x4+x3+x2+1 とし
て選ばれ、そしてｐ（ｘ）のルートとしてのαは原始要
素である。
パクトディスク システムは２つの符号Ｃ１，Ｃ２を有
し、それらはＧＦ（２8 ）上で両方とも短縮されたＲｅ
ｅｄ−Ｓｏｌｏｍｏｎ（ＲＳ）符号で、またそれらは同
じ生成多項式 g(x)＝(x-1)(x-α)(x-α2) (x-α3)＝x4+ α75x3+ α249x2+α78x+α6 を有している。原始多項式はp(x)＝x8+x4+x3+x2+1 とし
て選ばれ、そしてｐ（ｘ）のルートとしてのαは原始要
素である。
【００１７】両符号は次の構成のパリティチェック マ
トリックスをもっている。 １ １ … １ １ １ Ｈn ＝ αn-1 αn-2 … α2 α １ （α2)n-1 （α2)n-2 … （α2)2 α2 １ （α3)n-1 （α3)n-2 … （α3)2 α3 １
トリックスをもっている。 １ １ … １ １ １ Ｈn ＝ αn-1 αn-2 … α2 α １ （α2)n-1 （α2)n-2 … （α2)2 α2 １ （α3)n-1 （α3)n-2 … （α3)2 α3 １
【００１８】ここに、Ｃ１に対してｎ＝３２、およびＣ
２に対してｎ＝２８である。長さｎを有するベクトル
２に対してｎ＝２８である。長さｎを有するベクトル
【外１】 は、もしそして唯一もし
【外２】 ならば、符号Ｃ１（ｎ＝３２のとき）または符号Ｃ２
（ｎ＝２８のとき）における符号語である。ベクトル
〔外１〕は、〔外１〕＝〔Ｃn-1 Ｃn-2 …Ｃ2 Ｃ1 Ｃ
0 〕（ここにＣn-1 は最初に送られ、Ｃ0 は最後に送ら
れる）のように順序づけられているコンポーネントから
なっている。この表記法はＣＤに関する刊行物で慣例的
に使われている表記法と異なっているが、厳密に同じ機
能をカバーしている。さて、両方の符号は最小距離ｄ＝
５を有し、そこで符号語は各４個のパリティシンボルを
含んでいる。Ｃ１においては、それらは４個の低次のシ
ンボルの符号語Ｃ3 ，Ｃ2 ，Ｃ1 ，Ｃ0 である。Ｃ２に
おいては、それらは４個の中位の次数のシンボルの符号
語すなわちＣ15，Ｃ14，Ｃ13，Ｃ12である。以下におい
て、シンボルの次数は短縮されていない符号語における
ランクとして理解されるべきである。他のどんなシーケ
ンスの表示も慣例のメモリアクセス技術によって影響さ
れる。さらに、以下に考えられるすべての方法と装置に
おいて、符号化は主に符号の生成多項式を実行する逆結
合シフトレジスタに基づいている。さらに、種々の異っ
た符号語の構成も可能であり、そこではパリティシンボ
ルは接しているが、ただし低次のシンボルの符号語だけ
は除いている。そのような規則的な符号語は、フルレン
グスまたは短縮したＢＣＨ符号他において、Ｒｅｅｄ−
Ｓｏｌｏｍｏｎ符号の場合のようにそれら符号の一部を
形成している。
（ｎ＝２８のとき）における符号語である。ベクトル
〔外１〕は、〔外１〕＝〔Ｃn-1 Ｃn-2 …Ｃ2 Ｃ1 Ｃ
0 〕（ここにＣn-1 は最初に送られ、Ｃ0 は最後に送ら
れる）のように順序づけられているコンポーネントから
なっている。この表記法はＣＤに関する刊行物で慣例的
に使われている表記法と異なっているが、厳密に同じ機
能をカバーしている。さて、両方の符号は最小距離ｄ＝
５を有し、そこで符号語は各４個のパリティシンボルを
含んでいる。Ｃ１においては、それらは４個の低次のシ
ンボルの符号語Ｃ3 ，Ｃ2 ，Ｃ1 ，Ｃ0 である。Ｃ２に
おいては、それらは４個の中位の次数のシンボルの符号
語すなわちＣ15，Ｃ14，Ｃ13，Ｃ12である。以下におい
て、シンボルの次数は短縮されていない符号語における
ランクとして理解されるべきである。他のどんなシーケ
ンスの表示も慣例のメモリアクセス技術によって影響さ
れる。さらに、以下に考えられるすべての方法と装置に
おいて、符号化は主に符号の生成多項式を実行する逆結
合シフトレジスタに基づいている。さらに、種々の異っ
た符号語の構成も可能であり、そこではパリティシンボ
ルは接しているが、ただし低次のシンボルの符号語だけ
は除いている。そのような規則的な符号語は、フルレン
グスまたは短縮したＢＣＨ符号他において、Ｒｅｅｄ−
Ｓｏｌｏｍｏｎ符号の場合のようにそれら符号の一部を
形成している。
【００１９】以下に好ましい実施例について説明する。
図２は符号化装置の全般的なセットアップを示してい
る。ブロック２０は、ゼネラルコントロール デバイス
２８（制御接続は簡潔のため示していない）からの要求
に応じてデータシンボルを与えるデータソースを表わし
ている。ブロック２２はダミーシンボルのソースであ
り、ゼネラルコントロール デバイス２８は、ダミーシ
ンボルについて出現の瞬時と情報内容の両方を知るであ
ろう。特に簡単な解はすべてのダミーシンボルが値零を
有していることであるが、これは厳密な要求ではない。
ブロック２４は、受信した各シンボルに対して１ポジシ
ョン進められた逆結合シフトレジスタ２６に与えるため
に、デバイス２８の制御のもとにソース２０または２２
からの適切なシンボルを選択する。ある状況のもとに、
受信したシンボルに対して複数のシンボルシフトが作動
され、一方では後述するように後方シフトもまた可能で
あろう。シフトレジスタの出力にランダムアクセス メ
モリ３０が接続されていて、そのランダムアクセス メ
モリは書込みのための第１の分離したアドレス メカニ
ズム３２と読出しのための第２のそれ３４を有してい
る。読出し時に、符号語のシンボルは出力３６に現われ
る。同様に、ブロック２０はダブル アクセス メモリ
として実行されることも可能であり、外部からの図示さ
れない入力端子を有している。プロダクト符号化および
／またはインターリーブ符号化の場合には、最初の符号
化動作の後に出力３６はブロック２４に逆結合され、そ
の結果、ブロック２０と３０が単独のブロックでありう
るという事実において、最終的な符号語を出力するため
の出力端子とブロック２４への内部接続だけを備えてい
る。勿論、その場合にもまたブロック２２はランダムア
クセス メモリの一部を形成し得る。
図２は符号化装置の全般的なセットアップを示してい
る。ブロック２０は、ゼネラルコントロール デバイス
２８（制御接続は簡潔のため示していない）からの要求
に応じてデータシンボルを与えるデータソースを表わし
ている。ブロック２２はダミーシンボルのソースであ
り、ゼネラルコントロール デバイス２８は、ダミーシ
ンボルについて出現の瞬時と情報内容の両方を知るであ
ろう。特に簡単な解はすべてのダミーシンボルが値零を
有していることであるが、これは厳密な要求ではない。
ブロック２４は、受信した各シンボルに対して１ポジシ
ョン進められた逆結合シフトレジスタ２６に与えるため
に、デバイス２８の制御のもとにソース２０または２２
からの適切なシンボルを選択する。ある状況のもとに、
受信したシンボルに対して複数のシンボルシフトが作動
され、一方では後述するように後方シフトもまた可能で
あろう。シフトレジスタの出力にランダムアクセス メ
モリ３０が接続されていて、そのランダムアクセス メ
モリは書込みのための第１の分離したアドレス メカニ
ズム３２と読出しのための第２のそれ３４を有してい
る。読出し時に、符号語のシンボルは出力３６に現われ
る。同様に、ブロック２０はダブル アクセス メモリ
として実行されることも可能であり、外部からの図示さ
れない入力端子を有している。プロダクト符号化および
／またはインターリーブ符号化の場合には、最初の符号
化動作の後に出力３６はブロック２４に逆結合され、そ
の結果、ブロック２０と３０が単独のブロックでありう
るという事実において、最終的な符号語を出力するため
の出力端子とブロック２４への内部接続だけを備えてい
る。勿論、その場合にもまたブロック２２はランダムア
クセス メモリの一部を形成し得る。
【００２０】さて、図３はコンパクトディスク標準によ
る上述のＣ２符号語を符号化し、図１Ｃに関し議論した
手続を実行するためのシフトレジスタの配置を示してい
る。図示のように、逆結合シフトレジスタは遅延要素お
よびＥＸＯＲゲート１０２…１１６を交互に含んでい
て、ＥＸＯＲゲートはシフトレジスタ内部にある。ＥＸ
ＯＲゲートがシフトレジスタの外部にある実施例は後に
示される。入力端子は１００である。フィードバックは
図示のようにガロア（Ｇａｌｏｉｓ）のフィールド乗算
器１１８…１２４の手段によってであり、その手段は生
成多項式の各項の係数に等しい乗数を有している。さ
て、Ｃ２符号語を符号化するために、システムは回路の
入力端子に各シンボルを、最初にＣ11，…Ｃ0 、次に２
２７個の零、そして最後にシンボルＣ27，…，Ｃ16とい
う順序で与える。この与えている間、スイッチ１０３は
ずっと閉じている。シンボルＣ16がクロックインした後
にスイッチ１０３が開かれる。その時点において、シフ
トレジスタは左から右にパリティシンボルＣ15，…，Ｃ
12を容れる。結果として、シフトレジスタの構成要素に
沿ってこれらパリティシンボルをシフトアウトすること
が別の用途のためそれらをして利用できるようにする。
簡単にするためには、クロックとリセットの特徴が省略
できる。符号語において生じている正しいシーケンス
は、図２について説明したように選択的なメモリアクセ
スによって達成される。乗算要素１１８…１２４におけ
るαの累乗は符号の生成多項式で発生しているのと正確
に一致している。
る上述のＣ２符号語を符号化し、図１Ｃに関し議論した
手続を実行するためのシフトレジスタの配置を示してい
る。図示のように、逆結合シフトレジスタは遅延要素お
よびＥＸＯＲゲート１０２…１１６を交互に含んでい
て、ＥＸＯＲゲートはシフトレジスタ内部にある。ＥＸ
ＯＲゲートがシフトレジスタの外部にある実施例は後に
示される。入力端子は１００である。フィードバックは
図示のようにガロア（Ｇａｌｏｉｓ）のフィールド乗算
器１１８…１２４の手段によってであり、その手段は生
成多項式の各項の係数に等しい乗数を有している。さ
て、Ｃ２符号語を符号化するために、システムは回路の
入力端子に各シンボルを、最初にＣ11，…Ｃ0 、次に２
２７個の零、そして最後にシンボルＣ27，…，Ｃ16とい
う順序で与える。この与えている間、スイッチ１０３は
ずっと閉じている。シンボルＣ16がクロックインした後
にスイッチ１０３が開かれる。その時点において、シフ
トレジスタは左から右にパリティシンボルＣ15，…，Ｃ
12を容れる。結果として、シフトレジスタの構成要素に
沿ってこれらパリティシンボルをシフトアウトすること
が別の用途のためそれらをして利用できるようにする。
簡単にするためには、クロックとリセットの特徴が省略
できる。符号語において生じている正しいシーケンス
は、図２について説明したように選択的なメモリアクセ
スによって達成される。乗算要素１１８…１２４におけ
るαの累乗は符号の生成多項式で発生しているのと正確
に一致している。
【００２１】図４は前方向と後方向へのシフトの準備を
有している第２のシフトレジスタの実施例を示してい
る。さらに、実施例はシフトレジスタにとって外部にあ
るＥＸＯＲゲートを有している。前方向シフトに対し
て、シンボル（８ビット幅の）の移動は示されているよ
うになっている。情報語が入力端子Ｉに到来すると、残
余を発生させるために、スイッチはそのとき上の位置に
なる。後方向シフトの後、もし正しい残余の値が作られ
たならば、スイッチＳは下の位置にある。ＥＸＯＲゲー
トの乗算器および遅延器は図３におけるように描かれて
いる。後方シフト期間中は、セットアップは図５に示さ
れるようになっている。さて、両方の図は全く似ている
（乗数ｇｏがｇｏ-1に置き換えられていることを別とし
て）けれども、上の３個のＥＸＯＲゲートおよびすべて
の４個の遅延段は動作方向を逆転している。それ故、図
６はハードウエアを少ししか必要としない一層直接的な
解を示している。ここでは、ＥＸＯＲゲートと遅延段の
両方が一方向に動作する。前方向シフトの場合はすべて
の乗算器を左側の位置に置くことによってなされる。後
方向シフトの場合は４個のすべての乗算器を右側の位置
に置く。スイッチＳの動作は図３，４におけると同じで
ある。３個の乗算器は唯一回のみ生じ、ｇ1 ，ｇ3 につ
いての乗算器のみが２度準備されなければならない。
有している第２のシフトレジスタの実施例を示してい
る。さらに、実施例はシフトレジスタにとって外部にあ
るＥＸＯＲゲートを有している。前方向シフトに対し
て、シンボル（８ビット幅の）の移動は示されているよ
うになっている。情報語が入力端子Ｉに到来すると、残
余を発生させるために、スイッチはそのとき上の位置に
なる。後方向シフトの後、もし正しい残余の値が作られ
たならば、スイッチＳは下の位置にある。ＥＸＯＲゲー
トの乗算器および遅延器は図３におけるように描かれて
いる。後方シフト期間中は、セットアップは図５に示さ
れるようになっている。さて、両方の図は全く似ている
（乗数ｇｏがｇｏ-1に置き換えられていることを別とし
て）けれども、上の３個のＥＸＯＲゲートおよびすべて
の４個の遅延段は動作方向を逆転している。それ故、図
６はハードウエアを少ししか必要としない一層直接的な
解を示している。ここでは、ＥＸＯＲゲートと遅延段の
両方が一方向に動作する。前方向シフトの場合はすべて
の乗算器を左側の位置に置くことによってなされる。後
方向シフトの場合は４個のすべての乗算器を右側の位置
に置く。スイッチＳの動作は図３，４におけると同じで
ある。３個の乗算器は唯一回のみ生じ、ｇ1 ，ｇ3 につ
いての乗算器のみが２度準備されなければならない。
【００２２】図７は、図１ｄに示される手順を実現する
ための特別のシーケンサ タイプへのアプローチにおけ
る、別のシフトレジスタの実施例を示している。このセ
ットアップは、３つのバスＡ（１９０）、Ｂ（１９２）
およびＣ（１９４）、４つの８ビット３−状態レジスタ
１６０−１６６、１つの８ビット幅ＥＸＯＲゲート１９
８、図示のような乗数を有する４つの乗算器１７０−１
７６、外部入力１９６を有する１つの８ビット幅の５対
１マルチプレクサ１８０、１つの８ビットの２対１のマ
ルチプレクサまたはスイッチ２０２および１つの別の乗
算器２００を有している。前述例のように、制御線また
は同期用の線は示されていない。セットアップは、事
実、図４，５と同じ乗算係数で動作する。もしスイッチ
２０２が下の位置にあれば、下のバス１９２の段ｒ0 …
ｒ3 から受信したシンボルはＥＸＯＲゲート１９８によ
って加算され、そしてバス１９４を通してその前段の蓄
積位置に直接に送り返される。もしスイッチ２０２が上
の位置にあれば、付加的な乗算係数ｇ0 が導入される。
ＥＸＯＲゲート１９８への上の入力はマルチプレクサ１
８０から生じている。これは受信した信号に係数ｇ
0 -1，ｇ1 ｇ0 -1，ｇ2 ｇ0 -1，ｇ3 ｇ0 -1のいずれか
を選択的に乗ずるようにしている。乗算器２００との組
合せはそれぞれ乗算係数１，ｇ1 ，ｇ2 ，ｇ3 を生じ
る。適切な蓄積要素（３−状態レジスタ）１６０…１６
６の選択とともに、マルチプレクサ１８０とスイッチ２
０２の適切な制御を通して、図４〜６に対応するすべて
の動作が実行される。必要事項として装置の入力はＢに
あり、装置の出力はＣにある。簡単のために、マルチプ
レクサ（またはスイッチ）２０２は、制御信号Ｓでもっ
て非常に概念的に書かれているにすぎない。
ための特別のシーケンサ タイプへのアプローチにおけ
る、別のシフトレジスタの実施例を示している。このセ
ットアップは、３つのバスＡ（１９０）、Ｂ（１９２）
およびＣ（１９４）、４つの８ビット３−状態レジスタ
１６０−１６６、１つの８ビット幅ＥＸＯＲゲート１９
８、図示のような乗数を有する４つの乗算器１７０−１
７６、外部入力１９６を有する１つの８ビット幅の５対
１マルチプレクサ１８０、１つの８ビットの２対１のマ
ルチプレクサまたはスイッチ２０２および１つの別の乗
算器２００を有している。前述例のように、制御線また
は同期用の線は示されていない。セットアップは、事
実、図４，５と同じ乗算係数で動作する。もしスイッチ
２０２が下の位置にあれば、下のバス１９２の段ｒ0 …
ｒ3 から受信したシンボルはＥＸＯＲゲート１９８によ
って加算され、そしてバス１９４を通してその前段の蓄
積位置に直接に送り返される。もしスイッチ２０２が上
の位置にあれば、付加的な乗算係数ｇ0 が導入される。
ＥＸＯＲゲート１９８への上の入力はマルチプレクサ１
８０から生じている。これは受信した信号に係数ｇ
0 -1，ｇ1 ｇ0 -1，ｇ2 ｇ0 -1，ｇ3 ｇ0 -1のいずれか
を選択的に乗ずるようにしている。乗算器２００との組
合せはそれぞれ乗算係数１，ｇ1 ，ｇ2 ，ｇ3 を生じ
る。適切な蓄積要素（３−状態レジスタ）１６０…１６
６の選択とともに、マルチプレクサ１８０とスイッチ２
０２の適切な制御を通して、図４〜６に対応するすべて
の動作が実行される。必要事項として装置の入力はＢに
あり、装置の出力はＣにある。簡単のために、マルチプ
レクサ（またはスイッチ）２０２は、制御信号Ｓでもっ
て非常に概念的に書かれているにすぎない。
【図１】 Ａ〜Ｅは与えられた語フォーマットの符号化
の基礎をなす原理を説明している。
の基礎をなす原理を説明している。
【図２】 符号化装置の全般的なセットアップを示して
いる。
いる。
【図３】 符号化用シフトレジスタの実施例を示してい
る。
る。
【図４】 シフトレジスタの第２の実施例を示してい
る。
る。
【図５】 シフトレジスタの第３の実施例を示してい
る。
る。
【図６】 シフトレジスタの第４の実施例を示してい
る。
る。
【図７】 シーケンサー タイプの実施例を示してい
る。
る。
２０ データソース ２２ ダミーシンボルのソース ２４ セレクタ ２６ 逆結合シフトレジスタ ２８ ゼネラルコントロール デバイス ３０ ランダムアクセス メモリ ３２ 書込み用アドレス メカニズム ３４ 読出し用アドレス メカニズム ３６ 出力 １００ 入力端子 １０２，１０６，１１０，１１４ ＥＸＯＲゲート １０３ スイッチ １０４，１０８，１１２，１１６ 蓄積要素 １１８，１２０，１２２，１２４ ガロアのフィールド
乗算器 １６０，１６２，１６４，１６６ ３−状態レジスタ １７０，１７２，１７４，１７６ 乗算器 １８０ ５対１マルチプレクサ １９０，１９２，１９４ バス １９６ 外部入力端子 １９８ ＥＸＯＲゲート ２００ 乗算器 ２０２ ２対１マルチプレクサまたはスイッチ Ａ 部分Ａのシンボル Ｂ 部分Ｂのシンボル Ｐ パリティシンボル Ｐ′ 概念的な位置のパリティシンボル α 原始要素 Ｉ 入力端子 Ｓ スイッチ（接点） Ｒ 接点 ｇ 乗数
乗算器 １６０，１６２，１６４，１６６ ３−状態レジスタ １７０，１７２，１７４，１７６ 乗算器 １８０ ５対１マルチプレクサ １９０，１９２，１９４ バス １９６ 外部入力端子 １９８ ＥＸＯＲゲート ２００ 乗算器 ２０２ ２対１マルチプレクサまたはスイッチ Ａ 部分Ａのシンボル Ｂ 部分Ｂのシンボル Ｐ パリティシンボル Ｐ′ 概念的な位置のパリティシンボル α 原始要素 Ｉ 入力端子 Ｓ スイッチ（接点） Ｒ 接点 ｇ 乗数
フロントページの続き (73)特許権者 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔ ｈｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 エリック ウィレム ハル オランダ国 5621 ベーアー アインド ーフェン フルーネヴァウツウェッハ１ (56)参考文献 特開 昭62−114160（ＪＰ，Ａ) 特開 昭61−270922（ＪＰ，Ａ) 特開 昭61−15238（ＪＰ，Ａ) 特開 平１−162273（ＪＰ，Ａ) 特開 平１−256833（ＪＰ，Ａ) 欧州特許584864（ＥＰ，Ｂ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 13/00 G06F 11/10 330 G11B 20/00 H04L 1/00
Claims (6)
- 【請求項１】 連続するクロックサイクルの中にあっ
て、クロックサイクルと組み合わされ降順に符号語のす
べてのデータシンボルを与え、かつ各クロックサイクル
中に、連続するパリティシンボルのうちの各パリティシ
ンボルへのどんなデータシンボルの寄与をも計算するよ
うな規則的なＢＣＨ符号語を符号化する方法において、 前記連続するパリティシンボルが高位のデータシンボル
の第１の列と低位のデータシンボルの第２の列の間にさ
しはさまれているようにするために、前記第１の高位の
列、前記連続するパリティシンボル、および前記第２の
低位の列のシーケンスを生成するべく、前記方法は前記
データシンボルに関して前記パリティシンボルの直列転
置を含んでいることを特徴とする符号化方法。 - 【請求項２】 請求項１記載の方法において、前記符号
語に付加的な零データシンボルを詰め込むことおよび交
代したシーケンスにおいてそうして詰め込まれた符号語
のどんなシンボルをも与えることを含み、それによって
どんなデータシンボルにも続くもっと低位の列のシンボ
ル位置に前記連続するパリティシンボルを直列に転置す
るようにしたことを特徴とする方法。 - 【請求項３】 請求項１記載の方法において、前記連続
するパリティシンボルの代わりに位置したダミーシンボ
ルを有する符号語を与え、そしてどんなデータシンボ
ル、しかしどんなデータシンボルよりもっと低位の位置
に位置しているデータシンボルにも一致しないような転
置された連続するパリティシンボルを発生させた後に、
前記転置された連続するパリティシンボルのどんなシン
ボルをもそれらのダミーシンボルに加算するため前記ダ
ミーシンボルの位の位置に直列逆転置することを含んで
いることを特徴とする方法。 - 【請求項４】 請求項３記載の方法において、１つの特
別のシンボル期間にわたっての前記直列逆転置は、生成
多項式の逆数になる割り算のシンボルワイズエミュレー
ションによって実行されることを特徴とする方法。 - 【請求項５】 連続するクロックサイクルの中にあっ
て、クロックサイクルと組 み合わされ降順に符号語のす
べてのデータシンボルを受信するための入力手段、およ
び各クロックサイクル中に、連続するパリティシンボル
のうちの各パリティシンボルへのどんなデータシンボル
の寄与をも計算する計算手段と、部分的に進んだ前記パ
リティシンボルを過渡的に記憶する記憶手段と、それら
の全部が終わった後に前記パリティシンボルを出力する
ために前記記憶手段によって供給される出力手段を具え
た規則的なＢＣＨ符号語を符号化するための符号化装置
において、 前記連続するパリティシンボルが高位のデータシンボル
の第１の列と低位のデータシンボルの第２の列の間にさ
しはさまれているようにするために、前記第１の高位の
列、前記連続するパリティシンボル、および前記第２の
低位の列のシーケンスを生成するべく、前記装置は前記
データシンボルに関して前記パリティシンボルを直列転
置するための転置手段を具えている ことを特徴とする符
号化装置。 - 【請求項６】 請求項５記載の装置において、固定係数
による排他的乗算手段、排他的論理和手段（ＥＸＯＲゲ
ート）およびシンボル記憶手段で構成されていることを
特徴とする装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL92202562:2 | 1992-08-21 | ||
| EP92202562 | 1992-08-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06204893A JPH06204893A (ja) | 1994-07-22 |
| JP3285428B2 true JP3285428B2 (ja) | 2002-05-27 |
Family
ID=8210875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20411793A Expired - Fee Related JP3285428B2 (ja) | 1992-08-21 | 1993-08-18 | 符号化方法および装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5471486A (ja) |
| JP (1) | JP3285428B2 (ja) |
| KR (1) | KR200141094Y1 (ja) |
| DE (1) | DE69315018T2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5850482A (en) * | 1996-04-17 | 1998-12-15 | Mcdonnell Douglas Corporation | Error resilient method and apparatus for entropy coding |
| AU766811B2 (en) | 1998-07-27 | 2003-10-23 | Koninklijke Philips Electronics N.V. | Encoding multiword information by wordwise interleaving |
| US6327691B1 (en) * | 1999-02-12 | 2001-12-04 | Sony Corporation | System and method for computing and encoding error detection sequences |
| US20020104053A1 (en) * | 2000-12-15 | 2002-08-01 | Mike Lei | In-band FEC encoder for sonet |
| US7571372B1 (en) * | 2005-06-23 | 2009-08-04 | Marvell International Ltd. | Methods and algorithms for joint channel-code decoding of linear block codes |
| JP4679345B2 (ja) * | 2005-11-17 | 2011-04-27 | 株式会社東芝 | 誤り訂正処理装置及び誤り訂正処理方法 |
| JP4909824B2 (ja) * | 2007-06-29 | 2012-04-04 | 株式会社東芝 | 誤り訂正処理装置及び誤り訂正処理方法 |
| US8949703B2 (en) * | 2012-03-26 | 2015-02-03 | Xilinx, Inc. | Parallel encoding for non-binary linear block code |
| RU2591474C1 (ru) * | 2015-07-21 | 2016-07-20 | Открытое акционерное общество Научно-производственный центр "Электронные вычислительно-информационные системы" | Параллельный реконфигурируемый кодер бчх кодов |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS574629A (en) * | 1980-05-21 | 1982-01-11 | Sony Corp | Data transmitting method capable of correction of error |
| US5226043A (en) * | 1990-12-27 | 1993-07-06 | Raytheon Company | Apparatus and method for data error detection and correction and address error detection in a memory system |
-
1993
- 1993-08-17 DE DE69315018T patent/DE69315018T2/de not_active Expired - Fee Related
- 1993-08-18 JP JP20411793A patent/JP3285428B2/ja not_active Expired - Fee Related
- 1993-08-20 KR KR2019930016143U patent/KR200141094Y1/ko not_active IP Right Cessation
-
1995
- 1995-02-07 US US08/385,397 patent/US5471486A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69315018D1 (de) | 1997-12-11 |
| DE69315018T2 (de) | 1998-04-30 |
| JPH06204893A (ja) | 1994-07-22 |
| KR200141094Y1 (ko) | 1999-04-01 |
| US5471486A (en) | 1995-11-28 |
| KR940006615U (ko) | 1994-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4777635A (en) | Reed-Solomon code encoder and syndrome generator circuit | |
| EP0147041B1 (en) | Error protection apparatus | |
| US4649541A (en) | Reed-Solomon decoder | |
| KR930008683B1 (ko) | 리드-솔로몬 에러 보정 코드 엔코더 | |
| US5901158A (en) | Error correction encoder/decoder | |
| KR20010033954A (ko) | 순환 에러 정정 코드에 대한 물리적 블록 어드레스 복구장치, 시스템 및 방법 | |
| JPH09507117A (ja) | リードソロモン復号化器 | |
| US4527269A (en) | Encoder verifier | |
| JP3285428B2 (ja) | 符号化方法および装置 | |
| US5107506A (en) | Error trapping decoding method and apparatus | |
| US5822337A (en) | Programmable redundancy/syndrome generator | |
| JPS6356022A (ja) | デイジタル記録再生装置 | |
| US5471485A (en) | Reed-solomon decoder using discrete time delay in power sum computation | |
| US6536009B1 (en) | Technique for generating single-bit error-correcting, two-bit burst error-detecting codes | |
| US6405339B1 (en) | Parallelized programmable encoder/syndrome generator | |
| EP0584864B1 (en) | A hardware-efficient method and device for encoding BCH codes and in particular Reed-Solomon codes | |
| EP0341851A2 (en) | Method and apparatus for interleaved encoding | |
| KR100304193B1 (ko) | 리드솔로몬복호기의역수구현회로 | |
| KR100739684B1 (ko) | 저밀도 패리티 체크 행렬 생성 장치 및 방법 | |
| JP3812983B2 (ja) | エラー評価多項式係数計算装置 | |
| JP3850512B2 (ja) | リードソロモン復号装置 | |
| KR100192803B1 (ko) | 에러 정정 신드롬 계산 장치 | |
| KR930005439B1 (ko) | 광기록 재생 시스템의 rs엔코딩 회로 | |
| JPS63146520A (ja) | リ−ド・ソロモン符号の伝送方式 | |
| Lahmeyer | Reed-Solomon decoder |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |