JP3285230B2 - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JP3285230B2 JP3285230B2 JP25525992A JP25525992A JP3285230B2 JP 3285230 B2 JP3285230 B2 JP 3285230B2 JP 25525992 A JP25525992 A JP 25525992A JP 25525992 A JP25525992 A JP 25525992A JP 3285230 B2 JP3285230 B2 JP 3285230B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- switching element
- circuit
- series
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
- Inverter Devices (AREA)
Description
【0001】
【産業上の利用分野】本発明は、直流電力を交流電力に
変換するインバータ装置に関するものである。
変換するインバータ装置に関するものである。
【0002】
【従来の技術】従来のハーフブリッジ構成のインバータ
装置を放電灯点灯装置として用いたものを図16に示
す。このインバータ装置では、直流電源Eの両端にMO
SFETからなるスイッチング素子S1 ,S2 を直列接
続し、少なくともインダクタL1とコンデンサC2 とか
らなる共振回路と、負荷としての放電灯Laとからなる
負荷回路を、直流カット用コンデンサC1 を介してスイ
ッチング素子S2 の両端に接続してある。また、直流カ
ット用コンデンサC1 はその容量が通常はコンデンサC
2 の容量より相当に大きいため、通常は共振回路には含
まれないが、その容量によっては共振回路に含まれる場
合もある。
装置を放電灯点灯装置として用いたものを図16に示
す。このインバータ装置では、直流電源Eの両端にMO
SFETからなるスイッチング素子S1 ,S2 を直列接
続し、少なくともインダクタL1とコンデンサC2 とか
らなる共振回路と、負荷としての放電灯Laとからなる
負荷回路を、直流カット用コンデンサC1 を介してスイ
ッチング素子S2 の両端に接続してある。また、直流カ
ット用コンデンサC1 はその容量が通常はコンデンサC
2 の容量より相当に大きいため、通常は共振回路には含
まれないが、その容量によっては共振回路に含まれる場
合もある。
【0003】上記インバータ装置の各スイッチング素子
S1 ,S2 は、制御回路1の制御の下で図17(a),
(b)に示すように交互にオン,オフされ、直流電源E
の電圧を交流電圧(この場合には高周波電圧)に変換し
て放電灯Laに供給し、放電灯Laを高周波点灯する。
この動作を以下に詳述する。いま、時刻t0 で、図17
(a)に示すように制御回路1の制御出力V1 がハイレ
ベル、同図(b)に示すように制御出力V2 がローレベ
ルになったとすると、スイッチング素子S1 がオンとな
ると共に、スイッチング素子S2 がオフとなる。このと
き、直流電源Eから、スイッチング素子S1 、インダク
タL1 、直流カット用コンデンサC1 、コンデンサC2
及び放電灯Laの経路で、放電灯Laに電流が供給され
る。
S1 ,S2 は、制御回路1の制御の下で図17(a),
(b)に示すように交互にオン,オフされ、直流電源E
の電圧を交流電圧(この場合には高周波電圧)に変換し
て放電灯Laに供給し、放電灯Laを高周波点灯する。
この動作を以下に詳述する。いま、時刻t0 で、図17
(a)に示すように制御回路1の制御出力V1 がハイレ
ベル、同図(b)に示すように制御出力V2 がローレベ
ルになったとすると、スイッチング素子S1 がオンとな
ると共に、スイッチング素子S2 がオフとなる。このと
き、直流電源Eから、スイッチング素子S1 、インダク
タL1 、直流カット用コンデンサC1 、コンデンサC2
及び放電灯Laの経路で、放電灯Laに電流が供給され
る。
【0004】このとき、直流カット用コンデンサC1 が
充電される。また、共振回路にもエネルギが蓄積され
る。なお、インバータ回路の動作周波数を共振回路の共
振周波数よりも高い範囲に設定してある場合について以
下の説明を行う。この場合には、インダクタL1 に蓄積
されるエネルギが以下に説明するように回路動作に主に
影響する。
充電される。また、共振回路にもエネルギが蓄積され
る。なお、インバータ回路の動作周波数を共振回路の共
振周波数よりも高い範囲に設定してある場合について以
下の説明を行う。この場合には、インダクタL1 に蓄積
されるエネルギが以下に説明するように回路動作に主に
影響する。
【0005】そして、時刻t1 になると、図17(a)
に示すように制御回路1の制御出力V1 がローレベル、
同図(b)に示すように制御出力V2 がハイレベルにな
り、スイッチング素子S1 がオフとなると共に、スイッ
チング素子S2 がオンとなる。但し、上記スイッチング
素子S1 ,S2 では純然たるスイッチとは異なり、通常
と逆極性の電圧(直流電源Eの極性とは逆の極性の電
圧)が印加された場合に、スイッチング素子S 2 に本来
の電流IS2が流れる方向(図16中の矢印で示す電流方
向)とは逆の方向に電流を流す働きを持つ寄生ダイオー
ドを有する。このため、スイッチング素子S2 をオンし
たとき、本来の電流方向にはオンとはならず、インダク
タL1 に蓄積されたエネルギでスイッチング素子S2 の
寄生ダイオードを介して電流が流れる。つまり、スイッ
チング素子S2 は逆方向に導通した状態になる。そし
て、インダクタL1 のそれまでと同じ方向に電流を流す
作用により、共振回路に蓄積されたエネルギによって、
インダクタL 1 、直流カット用コンデンサC1 、コンデ
ンサC2 及び放電灯La、スイッチング素子S2 の寄生
ダイオードの経路で電流が流れる。即ち、インバータ回
路の動作周波数は共振回路の共振周波数よりも高い範囲
に設定してあるので、負荷回路は上述のような動作を行
う。
に示すように制御回路1の制御出力V1 がローレベル、
同図(b)に示すように制御出力V2 がハイレベルにな
り、スイッチング素子S1 がオフとなると共に、スイッ
チング素子S2 がオンとなる。但し、上記スイッチング
素子S1 ,S2 では純然たるスイッチとは異なり、通常
と逆極性の電圧(直流電源Eの極性とは逆の極性の電
圧)が印加された場合に、スイッチング素子S 2 に本来
の電流IS2が流れる方向(図16中の矢印で示す電流方
向)とは逆の方向に電流を流す働きを持つ寄生ダイオー
ドを有する。このため、スイッチング素子S2 をオンし
たとき、本来の電流方向にはオンとはならず、インダク
タL1 に蓄積されたエネルギでスイッチング素子S2 の
寄生ダイオードを介して電流が流れる。つまり、スイッ
チング素子S2 は逆方向に導通した状態になる。そし
て、インダクタL1 のそれまでと同じ方向に電流を流す
作用により、共振回路に蓄積されたエネルギによって、
インダクタL 1 、直流カット用コンデンサC1 、コンデ
ンサC2 及び放電灯La、スイッチング素子S2 の寄生
ダイオードの経路で電流が流れる。即ち、インバータ回
路の動作周波数は共振回路の共振周波数よりも高い範囲
に設定してあるので、負荷回路は上述のような動作を行
う。
【0006】そして、共振回路の電流がゼロになった時
点から、スイッチング素子S2 が本来のオン状態となり
(図16中の矢印で示す方向に電流IS2が流れる状態と
なり)、直流カット用コンデンサC1 と共振回路用コン
デンサC 2 とに蓄積された電荷を電源として、直流カッ
ト用コンデンサC1 、インダクタL1 、スイッチング素
子S2 、コンデンサC2 及び放電灯Laの経路で、それ
までと逆方向の電流が流れる。
点から、スイッチング素子S2 が本来のオン状態となり
(図16中の矢印で示す方向に電流IS2が流れる状態と
なり)、直流カット用コンデンサC1 と共振回路用コン
デンサC 2 とに蓄積された電荷を電源として、直流カッ
ト用コンデンサC1 、インダクタL1 、スイッチング素
子S2 、コンデンサC2 及び放電灯Laの経路で、それ
までと逆方向の電流が流れる。
【0007】その後、時刻t2 で、時刻t0 の場合と同
様に、制御回路1の制御出力V1 がハイレベル、図17
(b)に示すように制御出力V2 がローレベルになるた
め、スイッチング素子S1 がオンとなると共に、スイッ
チング素子S2 がオフとなる。しかし、この場合にもス
イッチング素子S 1 は本来の電流IS1が流れる方向(図
16中の矢印で示す方向)にはオンとはならず、共振回
路に蓄積されたエネルギでスイッチング素子S 1 の寄生
ダイオードがオンとなる。つまり、スイッチング素子S
1 は逆方向に導通した状態になる。そして、共振回路に
蓄積されたエネルギが、スイッチング素子Q1 の寄生ダ
イオード、直流電源E、コンデンサC2及び放電灯L
a、直流カット用コンデンサC1 の経路で電流が流れ
る。
様に、制御回路1の制御出力V1 がハイレベル、図17
(b)に示すように制御出力V2 がローレベルになるた
め、スイッチング素子S1 がオンとなると共に、スイッ
チング素子S2 がオフとなる。しかし、この場合にもス
イッチング素子S 1 は本来の電流IS1が流れる方向(図
16中の矢印で示す方向)にはオンとはならず、共振回
路に蓄積されたエネルギでスイッチング素子S 1 の寄生
ダイオードがオンとなる。つまり、スイッチング素子S
1 は逆方向に導通した状態になる。そして、共振回路に
蓄積されたエネルギが、スイッチング素子Q1 の寄生ダ
イオード、直流電源E、コンデンサC2及び放電灯L
a、直流カット用コンデンサC1 の経路で電流が流れ
る。
【0008】そして、共振回路の電流がゼロになった時
点から、スイッチング素子S1 が本来のオン状態とな
り、直流電源E、スイッチング素子S1 、インダクタL
1 、直流カット用コンデンサC1 、コンデンサC2 及び
放電灯Laの経路で電流が流れる。以下、上記一連の動
作を繰り返すことにより、直流電源Eを高周波電力に変
換して、放電灯Laに高周波電力が供給される。このと
き、インダクタL1 に流れる電流IL1は図17(e)に
示すようになる。
点から、スイッチング素子S1 が本来のオン状態とな
り、直流電源E、スイッチング素子S1 、インダクタL
1 、直流カット用コンデンサC1 、コンデンサC2 及び
放電灯Laの経路で電流が流れる。以下、上記一連の動
作を繰り返すことにより、直流電源Eを高周波電力に変
換して、放電灯Laに高周波電力が供給される。このと
き、インダクタL1 に流れる電流IL1は図17(e)に
示すようになる。
【0009】なお、上述の説明では、時刻t0 の場合
に、スイッチング素子S1 が本来の電流方向にオンとな
ると説明したが、それまでスイッチング素子S1 ,S2
が交互にオン,オフしている定常点灯時には、時刻t0
においてもスイッチング素子S1 の寄生ダイオードのオ
ンにより電流が流れ、その後に本来のスイッチング素子
S 1 の電流IS1が流れる方向にオンとなることは言うま
でもない。また、上述の説明では、スイッチング素子S
1 ,S2 の寄生ダイオードをインダクタL1 のエネルギ
を放出するために用いたが、スイッチング素子S1 ,S
2 に夫々逆並列にダイオードを接続するようにしてもよ
い。
に、スイッチング素子S1 が本来の電流方向にオンとな
ると説明したが、それまでスイッチング素子S1 ,S2
が交互にオン,オフしている定常点灯時には、時刻t0
においてもスイッチング素子S1 の寄生ダイオードのオ
ンにより電流が流れ、その後に本来のスイッチング素子
S 1 の電流IS1が流れる方向にオンとなることは言うま
でもない。また、上述の説明では、スイッチング素子S
1 ,S2 の寄生ダイオードをインダクタL1 のエネルギ
を放出するために用いたが、スイッチング素子S1 ,S
2 に夫々逆並列にダイオードを接続するようにしてもよ
い。
【0010】
【発明が解決しようとする課題】上記インバータ装置に
おいて負荷に供給される電力(つまりは、インバータ装
置の出力)を可変する場合、スイッチング素子S1 ,S
2 のスイッチング周波数を変化させる。なお、負荷が上
述のように放電灯Laである場合には、放電灯Laを調
光制御することになる。
おいて負荷に供給される電力(つまりは、インバータ装
置の出力)を可変する場合、スイッチング素子S1 ,S
2 のスイッチング周波数を変化させる。なお、負荷が上
述のように放電灯Laである場合には、放電灯Laを調
光制御することになる。
【0011】ここで、上述したようにスイッチング素子
S1 ,S2 のスイッチング周波数を共振回路の共振周波
数より高い範囲に設定してある場合、スイッチング周波
数を低くすれば、スイッチング周波数が共振回路の共振
周波数に近付き、コンデンサC2 の両端に発生する電圧
が高くなり、放電灯Laに供給される電力が大きくな
る。また、逆にスイッチング周波数を高くすれば、スイ
ッチング周波数が共振回路の共振周波数から遠ざかり、
コンデンサC2 の両端に発生する電圧が低くなり、放電
灯Laに供給される電力が小さくなる。
S1 ,S2 のスイッチング周波数を共振回路の共振周波
数より高い範囲に設定してある場合、スイッチング周波
数を低くすれば、スイッチング周波数が共振回路の共振
周波数に近付き、コンデンサC2 の両端に発生する電圧
が高くなり、放電灯Laに供給される電力が大きくな
る。また、逆にスイッチング周波数を高くすれば、スイ
ッチング周波数が共振回路の共振周波数から遠ざかり、
コンデンサC2 の両端に発生する電圧が低くなり、放電
灯Laに供給される電力が小さくなる。
【0012】ところが、上記直流電源Eを交流電源を整
流平滑して得る場合において、スイッチング素子S1 ,
S2 のスイッチング周波数を変化させると、交流電源側
に高周波が漏れる問題がある。そこで、交流電源を整流
するダイオードブリッジの入力端などに高周波成分が交
流電源側に漏れることを防止するフィルタが設けられ
る。しかし、上述のようにインバータ装置の動作周波数
が変化すると、高周波成分を除去する上記フィルタの設
計が複雑になるという問題があった。
流平滑して得る場合において、スイッチング素子S1 ,
S2 のスイッチング周波数を変化させると、交流電源側
に高周波が漏れる問題がある。そこで、交流電源を整流
するダイオードブリッジの入力端などに高周波成分が交
流電源側に漏れることを防止するフィルタが設けられ
る。しかし、上述のようにインバータ装置の動作周波数
が変化すると、高周波成分を除去する上記フィルタの設
計が複雑になるという問題があった。
【0013】また、負荷が放電灯Laである場合に、イ
ンバータ装置の動作周波数を変化させると、それに伴っ
て放電灯Laから放出される光の周波数も変化し、赤外
線リモコンなどの他の機器に悪影響を及ぼすという問題
もある。さらに、放電灯LaがHIDランプである場
合、出力の周波数変化によって音響的共鳴現象を起こす
恐れが高くなり、放電灯Laの破壊などを起こすという
信頼性に関わる問題を生じる。つまり、インバータ装置
の動作周波数が高くなると、HIDランプが音響的共鳴
現象を起こす周波数と、動作周波数とが一致する可能性
が高くなるからである。
ンバータ装置の動作周波数を変化させると、それに伴っ
て放電灯Laから放出される光の周波数も変化し、赤外
線リモコンなどの他の機器に悪影響を及ぼすという問題
もある。さらに、放電灯LaがHIDランプである場
合、出力の周波数変化によって音響的共鳴現象を起こす
恐れが高くなり、放電灯Laの破壊などを起こすという
信頼性に関わる問題を生じる。つまり、インバータ装置
の動作周波数が高くなると、HIDランプが音響的共鳴
現象を起こす周波数と、動作周波数とが一致する可能性
が高くなるからである。
【0014】そこで、この点を改善できる従来例とし
て、”Off-Line Application of Fixed-Frequency Clam
ped Mode Series Resonant Converter”,IEEE Tansacti
on onPower Electronics,Vol.6;No.1,January,1991 な
る文献がある。この従来例では、2つのスイッチング素
子の直列回路を直流電源と並列に2組接続すると共に、
夫々の直列回路のスイッチング素子の接続点間に少なく
ともLC共振回路と負荷からなる負荷回路を接続し、夫
々の直列回路のスイッチング素子を同時にオンしないよ
うに交互にオン,オフさせ、一方の直列回路のスイッチ
ング素子のオン,オフのタイミングに対して、他方の直
列回路のスイッチング素子のオン,オフの位相を変化す
るようにしてある。
て、”Off-Line Application of Fixed-Frequency Clam
ped Mode Series Resonant Converter”,IEEE Tansacti
on onPower Electronics,Vol.6;No.1,January,1991 な
る文献がある。この従来例では、2つのスイッチング素
子の直列回路を直流電源と並列に2組接続すると共に、
夫々の直列回路のスイッチング素子の接続点間に少なく
ともLC共振回路と負荷からなる負荷回路を接続し、夫
々の直列回路のスイッチング素子を同時にオンしないよ
うに交互にオン,オフさせ、一方の直列回路のスイッチ
ング素子のオン,オフのタイミングに対して、他方の直
列回路のスイッチング素子のオン,オフの位相を変化す
るようにしてある。
【0015】なお、上記従来例の動作説明は本発明の実
施例の項で詳述する。この従来例によれば、動作周波数
を変化させずに、負荷に供給する電力を変化させること
ができる。
施例の項で詳述する。この従来例によれば、動作周波数
を変化させずに、負荷に供給する電力を変化させること
ができる。
【0016】本発明は上述の点に鑑みて為されたもので
あり、その目的とするところは、周波数を変化させるこ
となく、負荷に供給する電力を調整でき、且つ負荷がH
IDランプのような放電灯である場合、音響的共鳴現象
を起こし放電灯が破壊されることなどを防止できるイン
バータ装置を提供することにある。
あり、その目的とするところは、周波数を変化させるこ
となく、負荷に供給する電力を調整でき、且つ負荷がH
IDランプのような放電灯である場合、音響的共鳴現象
を起こし放電灯が破壊されることなどを防止できるイン
バータ装置を提供することにある。
【0017】
【課題を解決するための手段】本発明では、上記目的を
達成するために、直流電源に並列接続され同時にオンす
ることなくオンオフ動作する第1及び第2のスイッチン
グ素子を直列接続した第1の直列回路と、直流電源に並
列接続され同時にオンすることなくオンオフ動作する第
3及び第4のスイッチング素子を直列接続した第2の直
列回路と、少なくともLC直列共振回路並びに負荷であ
る放電灯からなり、第1及び第2の直列回路のスイッチ
ング素子の接続点間に接続される負荷回路とを備え、第
1のスイッチング素子の第1のスイッチング周期と第2
のスイッチング素子の第2のスイッチング周期とを同一
にし、第3のスイッチング素子の第3のスイッチング周
期と第4のスイッチング素子の第4のスイッチング周期
とを同一にするとともに、第1のスイッチング素子の第
1のスイッチング周期を第3のスイッチング素子の第3
のスイッチング周期に対して整数倍として、第1のスイ
ッチング周期と第3のスイッチング周期とを異ならせ、
第1の直列回路の第1及び第2のスイッチング素子のオ
ンオフのタイミングに対して、第2の直列回路の第3及
び第4のスイッチング素子のオンオフのタイミングを可
変制御する制御回路を設け、一方の対角位置の第1及び
第4のスイッチング素子と他方の対角位置の第2及び第
3のスイッチング素子との同時オンする時間を変化させ
ている。
達成するために、直流電源に並列接続され同時にオンす
ることなくオンオフ動作する第1及び第2のスイッチン
グ素子を直列接続した第1の直列回路と、直流電源に並
列接続され同時にオンすることなくオンオフ動作する第
3及び第4のスイッチング素子を直列接続した第2の直
列回路と、少なくともLC直列共振回路並びに負荷であ
る放電灯からなり、第1及び第2の直列回路のスイッチ
ング素子の接続点間に接続される負荷回路とを備え、第
1のスイッチング素子の第1のスイッチング周期と第2
のスイッチング素子の第2のスイッチング周期とを同一
にし、第3のスイッチング素子の第3のスイッチング周
期と第4のスイッチング素子の第4のスイッチング周期
とを同一にするとともに、第1のスイッチング素子の第
1のスイッチング周期を第3のスイッチング素子の第3
のスイッチング周期に対して整数倍として、第1のスイ
ッチング周期と第3のスイッチング周期とを異ならせ、
第1の直列回路の第1及び第2のスイッチング素子のオ
ンオフのタイミングに対して、第2の直列回路の第3及
び第4のスイッチング素子のオンオフのタイミングを可
変制御する制御回路を設け、一方の対角位置の第1及び
第4のスイッチング素子と他方の対角位置の第2及び第
3のスイッチング素子との同時オンする時間を変化させ
ている。
【0018】なお、電源電圧変動による負荷への供給電
力の変動を防止するため、電源電圧変動を検出して、一
方の直列回路のスイッチング素子のオン,オフのタイミ
ングに対して、他方の直列回路のスイッチング素子のオ
ン,オフのタイミングを調整して、負荷に供給される電
力を一定に制御してもよい。また、負荷に一定の電力を
供給できるようにするために、負荷電流を検出して、一
方の直列回路のスイッチング素子のオン,オフのタイミ
ングに対して、他方の直列回路のスイッチング素子のオ
ン,オフのタイミングを調整して、負荷電流を一定に制
御するようにしてもよい。
力の変動を防止するため、電源電圧変動を検出して、一
方の直列回路のスイッチング素子のオン,オフのタイミ
ングに対して、他方の直列回路のスイッチング素子のオ
ン,オフのタイミングを調整して、負荷に供給される電
力を一定に制御してもよい。また、負荷に一定の電力を
供給できるようにするために、負荷電流を検出して、一
方の直列回路のスイッチング素子のオン,オフのタイミ
ングに対して、他方の直列回路のスイッチング素子のオ
ン,オフのタイミングを調整して、負荷電流を一定に制
御するようにしてもよい。
【0019】さらに、複数の負荷に電力を供給する場
合、他方の2つのスイッチング素子からなる直列回路を
複数設け、一方の直列回路のスイッチング素子の接続点
と夫々の他の直列回路の接続点との間に、少なくともL
C直列共振回路と負荷である放電灯からなる複数の負荷
回路を夫々接続することができる。なお、この場合にお
いて、他方の直列回路の夫々のスイッチング素子がすべ
て同時オンしないようにすることもできる。
合、他方の2つのスイッチング素子からなる直列回路を
複数設け、一方の直列回路のスイッチング素子の接続点
と夫々の他の直列回路の接続点との間に、少なくともL
C直列共振回路と負荷である放電灯からなる複数の負荷
回路を夫々接続することができる。なお、この場合にお
いて、他方の直列回路の夫々のスイッチング素子がすべ
て同時オンしないようにすることもできる。
【0020】放電灯を始動するときには、少なくとも放
電灯の不点時にLC直列共振回路の共振周波数よりも、
スイッチング素子のスイッチング周波数を高く設定し、
放電灯の始動時にスイッチング素子のスイッチング周波
数をLC直列共振回路の共振周波数に近づけるようにす
ればよい。また、放電灯を始動するときには、少なくと
も放電灯の不点時にLC直列共振回路の共振周波数より
も、スイッチング素子のスイッチング周波数を高く設定
し、放電灯の始動時に一方の直列回路のスイッチング素
子のオン,オフのタイミングに対して、他方の直列回路
のスイッチング素子のオン,オフのタイミングを180
度ずれた位相から同位相まで変化させるようにしてもよ
い。
電灯の不点時にLC直列共振回路の共振周波数よりも、
スイッチング素子のスイッチング周波数を高く設定し、
放電灯の始動時にスイッチング素子のスイッチング周波
数をLC直列共振回路の共振周波数に近づけるようにす
ればよい。また、放電灯を始動するときには、少なくと
も放電灯の不点時にLC直列共振回路の共振周波数より
も、スイッチング素子のスイッチング周波数を高く設定
し、放電灯の始動時に一方の直列回路のスイッチング素
子のオン,オフのタイミングに対して、他方の直列回路
のスイッチング素子のオン,オフのタイミングを180
度ずれた位相から同位相まで変化させるようにしてもよ
い。
【0021】
【作用】本発明は、上述のように直流電源に並列接続さ
れ同時にオンすることなくオンオフ動作する第1及び第
2のスイッチング素子を直列接続した第1の直列回路
と、直流電源に並列接続され同時にオンすることなくオ
ンオフ動作する第3及び第4のスイッチング素子を直列
接続した第2の直列回路と、少なくともLC直列共振回
路並びに負荷である放電灯からなり、第1及び第2の直
列回路のスイッチング素子の接続点間に接続される負荷
回路とを備え、第1のスイッチング素子の第1のスイッ
チング周期と第2のスイッチング素子の第2のスイッチ
ング周期とを同一にし、第3のスイッチング素子の第3
のスイッチング周期と第4のスイッチング素子の第4の
スイッチング周期とを同一にするとともに、第1のスイ
ッチング素子の第1のスイッチング周期を第3のスイッ
チング素子の第3のスイッチング周期に対して整数倍と
して、第1のスイッチング周期と第3のスイッチング周
期とを異ならせ、第1の直列回路の第1及び第2のスイ
ッチング素子のオンオフのタイミングに対して、第2の
直列回路の第3及び第4のスイッチング素子のオンオフ
のタイミングを可変制御する制御回路を設け、一方の対
角位置の第1及び第4のスイッチング素子と他方の対角
位置の第2及び第3のスイッチング素子との同時オンす
る時間を変化させていることにより、例えば第1の直列
回路の第1及び第2のスイッチング周期を相対的に長
く、第2の直列回路の第3及び第4のスイッチング周期
を相対的に短くすれば、負荷に供給する交流出力の周波
数は低くなるが、第2の直列回路の短いスイッチング周
期により高周波のパルス電圧が負荷回路のLC直列共振
回路に印加され、高周波パルスに対応するLC直列共振
回路のインダクタ及びコンデンサは第1の直列回路の長
いスイッチング周期に対するLC直列共振回路のインダ
クタ及びコンデンサと比較して小さい部品で設計するこ
とが可能となり、これらのLC直列共振回路を使用する
ことでLC直列共振回路の両端に印加されるパルス状の
高周波電圧を低周波の交流電圧に変換して、第1及び第
2の直列回路のスイッチング周期を同一とする制御を行
った場合に比較して、第1の直列回路のスイッチング素
子のオン期間にLC直列共振回路に蓄積されるエネルギ
を負荷である放電灯に供給することで、放電灯の出力を
絞ったときの安定点灯が可能となって、放電灯の立ち消
えを防止することができる。
れ同時にオンすることなくオンオフ動作する第1及び第
2のスイッチング素子を直列接続した第1の直列回路
と、直流電源に並列接続され同時にオンすることなくオ
ンオフ動作する第3及び第4のスイッチング素子を直列
接続した第2の直列回路と、少なくともLC直列共振回
路並びに負荷である放電灯からなり、第1及び第2の直
列回路のスイッチング素子の接続点間に接続される負荷
回路とを備え、第1のスイッチング素子の第1のスイッ
チング周期と第2のスイッチング素子の第2のスイッチ
ング周期とを同一にし、第3のスイッチング素子の第3
のスイッチング周期と第4のスイッチング素子の第4の
スイッチング周期とを同一にするとともに、第1のスイ
ッチング素子の第1のスイッチング周期を第3のスイッ
チング素子の第3のスイッチング周期に対して整数倍と
して、第1のスイッチング周期と第3のスイッチング周
期とを異ならせ、第1の直列回路の第1及び第2のスイ
ッチング素子のオンオフのタイミングに対して、第2の
直列回路の第3及び第4のスイッチング素子のオンオフ
のタイミングを可変制御する制御回路を設け、一方の対
角位置の第1及び第4のスイッチング素子と他方の対角
位置の第2及び第3のスイッチング素子との同時オンす
る時間を変化させていることにより、例えば第1の直列
回路の第1及び第2のスイッチング周期を相対的に長
く、第2の直列回路の第3及び第4のスイッチング周期
を相対的に短くすれば、負荷に供給する交流出力の周波
数は低くなるが、第2の直列回路の短いスイッチング周
期により高周波のパルス電圧が負荷回路のLC直列共振
回路に印加され、高周波パルスに対応するLC直列共振
回路のインダクタ及びコンデンサは第1の直列回路の長
いスイッチング周期に対するLC直列共振回路のインダ
クタ及びコンデンサと比較して小さい部品で設計するこ
とが可能となり、これらのLC直列共振回路を使用する
ことでLC直列共振回路の両端に印加されるパルス状の
高周波電圧を低周波の交流電圧に変換して、第1及び第
2の直列回路のスイッチング周期を同一とする制御を行
った場合に比較して、第1の直列回路のスイッチング素
子のオン期間にLC直列共振回路に蓄積されるエネルギ
を負荷である放電灯に供給することで、放電灯の出力を
絞ったときの安定点灯が可能となって、放電灯の立ち消
えを防止することができる。
【0022】
(実施例1)図1に本発明の一実施例を示す。本実施例
のインバータ装置は、交流電源ACをダイオードブリッ
ジDBで整流して得られた直流電圧を交流電圧に変換す
るものであり、スイッチング素子S1 ,S2 及びスイッ
チング素子S3 ,S4 をダイオードブリッジDBの出力
端間に夫々接続し、スイッチング素子S1 ,S2 の接続
点と、スイッチング素子S3 ,S4 の接続点との間に、
インダクタL1 とコンデンサC2 からなる直列共振回路
と負荷Zとからなる負荷回路を接続してある。なお、負
荷ZはコンデンサC2 と並列に接続してある。つまり、
このインバータ装置はスイッチング素子S1 〜S4 をブ
リッジ接続したいわゆるフルブリッジ構成となってい
る。
のインバータ装置は、交流電源ACをダイオードブリッ
ジDBで整流して得られた直流電圧を交流電圧に変換す
るものであり、スイッチング素子S1 ,S2 及びスイッ
チング素子S3 ,S4 をダイオードブリッジDBの出力
端間に夫々接続し、スイッチング素子S1 ,S2 の接続
点と、スイッチング素子S3 ,S4 の接続点との間に、
インダクタL1 とコンデンサC2 からなる直列共振回路
と負荷Zとからなる負荷回路を接続してある。なお、負
荷ZはコンデンサC2 と並列に接続してある。つまり、
このインバータ装置はスイッチング素子S1 〜S4 をブ
リッジ接続したいわゆるフルブリッジ構成となってい
る。
【0023】この種の通常のフルブリッジ構成のインバ
ータ装置では、一般に対角位置に設けられたスイッチン
グ素子S1 ,S4 及びスイッチング素子S2 ,S3 を組
として制御回路1で交互にオン,オフして、負荷回路に
交流電流を供給する。まず、本発明の動作を容易に理解
できるように、上述の一般動作をさらに詳述しておく。
いま、時刻t0 で制御回路1の制御出力V1 ,V4 がハ
イレベルとなり、制御出力V2 ,V3 がローレベルとな
る。このとき、スイッチング素子S1,S4 が図2
(a),(d)に示すようにオンとなり、スイッチング
素子S2 ,S3 が同図(b),(c)に示すようにオフ
となり、ダイオードブリッジDBから、スイッチング素
子S1 、インダクタL1 、コンデンサC2 及び負荷Z、
スイッチング素子S4 、ダイオードブリッジDBの経路
で、負荷Zに電流が流される。つまり、図1の矢印で示
す方向の負荷電流IZ が供給される。
ータ装置では、一般に対角位置に設けられたスイッチン
グ素子S1 ,S4 及びスイッチング素子S2 ,S3 を組
として制御回路1で交互にオン,オフして、負荷回路に
交流電流を供給する。まず、本発明の動作を容易に理解
できるように、上述の一般動作をさらに詳述しておく。
いま、時刻t0 で制御回路1の制御出力V1 ,V4 がハ
イレベルとなり、制御出力V2 ,V3 がローレベルとな
る。このとき、スイッチング素子S1,S4 が図2
(a),(d)に示すようにオンとなり、スイッチング
素子S2 ,S3 が同図(b),(c)に示すようにオフ
となり、ダイオードブリッジDBから、スイッチング素
子S1 、インダクタL1 、コンデンサC2 及び負荷Z、
スイッチング素子S4 、ダイオードブリッジDBの経路
で、負荷Zに電流が流される。つまり、図1の矢印で示
す方向の負荷電流IZ が供給される。
【0024】時刻t2 では、制御回路1の制御出力
V1 ,V4 がローレベルとなり、制御出力V2 ,V3 が
ハイレベルとなる。すると、スイッチング素子S1 ,S
4 が図2(a),(d)に示すようにオフとなり、スイ
ッチング素子S2 ,S3 が同図(b),(c)に示すよ
うにオンとなる。ここで、上記インバータ装置のスイッ
チング周波数をインダクタL1 とコンデンサC2 からな
る共振回路の共振周波数よりも高く設定した場合には、
従来技術の項で説明したように、共振回路に蓄積された
エネルギによって、インダクタL1 、コンデンサC2 及
び負荷Z、スイッチング素子S3 の寄生ダイオード、ダ
イオードブリッジDB、交流電源AC、スイッチング素
子S2 の寄生ダイオードの経路で電流が流れる。
V1 ,V4 がローレベルとなり、制御出力V2 ,V3 が
ハイレベルとなる。すると、スイッチング素子S1 ,S
4 が図2(a),(d)に示すようにオフとなり、スイ
ッチング素子S2 ,S3 が同図(b),(c)に示すよ
うにオンとなる。ここで、上記インバータ装置のスイッ
チング周波数をインダクタL1 とコンデンサC2 からな
る共振回路の共振周波数よりも高く設定した場合には、
従来技術の項で説明したように、共振回路に蓄積された
エネルギによって、インダクタL1 、コンデンサC2 及
び負荷Z、スイッチング素子S3 の寄生ダイオード、ダ
イオードブリッジDB、交流電源AC、スイッチング素
子S2 の寄生ダイオードの経路で電流が流れる。
【0025】そして、上記共振回路の電流がゼロになっ
た時点から、スイッチング素子S2,S3 がオンとな
り、ダイオードブリッジDBから、スイッチング素子S
3 ,コンデンサC2 及び負荷Z、インダクタL1 、スイ
ッチング素子S2 、ダイオードブリッジDBの経路で、
負荷電流IZ がそれまでと逆方向(図1の矢印と逆方
向)で流される。時刻t4 では、時刻t0 の場合と同様
に、制御回路1の制御出力V1 ,V4 がハイレベルとな
ると共に、制御出力V2 ,V3 がローレベルとなり、ス
イッチング素子S1 ,S4 がオンとなると共に、スイッ
チング素子S2 ,S3 がオフとなる。このときにも、共
振回路に蓄積されたエネルギによって、インダクタ
L1 、スイッチング素子S 1 の寄生ダイオード、ダイオ
ードブリッジDB、交流電源AC、スイッチング素子S
4 の寄生ダイオード、コンデンサC2 及び負荷Zの経路
で電流が流れる。
た時点から、スイッチング素子S2,S3 がオンとな
り、ダイオードブリッジDBから、スイッチング素子S
3 ,コンデンサC2 及び負荷Z、インダクタL1 、スイ
ッチング素子S2 、ダイオードブリッジDBの経路で、
負荷電流IZ がそれまでと逆方向(図1の矢印と逆方
向)で流される。時刻t4 では、時刻t0 の場合と同様
に、制御回路1の制御出力V1 ,V4 がハイレベルとな
ると共に、制御出力V2 ,V3 がローレベルとなり、ス
イッチング素子S1 ,S4 がオンとなると共に、スイッ
チング素子S2 ,S3 がオフとなる。このときにも、共
振回路に蓄積されたエネルギによって、インダクタ
L1 、スイッチング素子S 1 の寄生ダイオード、ダイオ
ードブリッジDB、交流電源AC、スイッチング素子S
4 の寄生ダイオード、コンデンサC2 及び負荷Zの経路
で電流が流れる。
【0026】そして、共振回路の電流がゼロになった時
点から、ダイオードブリッジDBから、スイッチング素
子S1 、インダクタL1 、コンデンサC2 及び負荷Z、
スイッチング素子S4 、ダイオードブリッジDBの経路
で、負荷Zに電流が流される。なお、インバータ装置が
定常動作している場合には、上記時刻t0 の時点でも、
スイッチング素子S 1 ,S 4 の寄生ダイオードを介して
電流が流れた後に、スイッチング素子S 1 ,S 4 を介し
て正方向への負荷電流IZ が供給される。また、スイッ
チング素子S1 〜S4 に夫々逆並列にダイオードを接続
して、共振回路の電流を流すものもある。
点から、ダイオードブリッジDBから、スイッチング素
子S1 、インダクタL1 、コンデンサC2 及び負荷Z、
スイッチング素子S4 、ダイオードブリッジDBの経路
で、負荷Zに電流が流される。なお、インバータ装置が
定常動作している場合には、上記時刻t0 の時点でも、
スイッチング素子S 1 ,S 4 の寄生ダイオードを介して
電流が流れた後に、スイッチング素子S 1 ,S 4 を介し
て正方向への負荷電流IZ が供給される。また、スイッ
チング素子S1 〜S4 に夫々逆並列にダイオードを接続
して、共振回路の電流を流すものもある。
【0027】ところで、従来技術の項で説明した後者の
従来例としてのインバータ装置の場合、負荷Zに供給す
る電力を変化させるとき、図3(a),(b)に示す直
列接続されたスイッチング素子S1 ,S2 のオン,オフ
のタイミングと、同図(c),(d)に示すスイッチン
グ素子S3 ,S4 のオン,オフのタイミングとをずらす
ようにしてある。なお、ダイオードブリッジDBの出力
端間に直列接続されたスイッチング素子S1 ,S2 及び
スイッチング素子S3 ,S4 は交互にオン,オフするよ
うにしてある。
従来例としてのインバータ装置の場合、負荷Zに供給す
る電力を変化させるとき、図3(a),(b)に示す直
列接続されたスイッチング素子S1 ,S2 のオン,オフ
のタイミングと、同図(c),(d)に示すスイッチン
グ素子S3 ,S4 のオン,オフのタイミングとをずらす
ようにしてある。なお、ダイオードブリッジDBの出力
端間に直列接続されたスイッチング素子S1 ,S2 及び
スイッチング素子S3 ,S4 は交互にオン,オフするよ
うにしてある。
【0028】さらに、この従来のインバータ装置の動作
を詳述する。なお、以下の説明は上述の場合と同様に、
インバータ装置のスイッチング周波数が共振回路の共振
周波数よりも高く設定してある場合を例として行う。時
刻t 0 では、図3(b),(d)に示すようにスイッチ
ング素子S 2 ,S 4 がオンとなり、その他のスイッチン
グ素子S 1 ,S 3 は同図(a),(c)に示すようにオ
フである。従って、負荷回路には電圧が印加されない。
時刻t1 では、同図(c),(d)に示すようにスイッ
チング素子S3 がオン、スイッチング素子S 4 がオフ
し、これによりダイオードブリッジDB、スイッチング
素子S3 、コンデンサC2 及び負荷Z、インダクタ
L1 、スイッチング素子S2 の経路で、負荷電流IZ が
供給される。
を詳述する。なお、以下の説明は上述の場合と同様に、
インバータ装置のスイッチング周波数が共振回路の共振
周波数よりも高く設定してある場合を例として行う。時
刻t 0 では、図3(b),(d)に示すようにスイッチ
ング素子S 2 ,S 4 がオンとなり、その他のスイッチン
グ素子S 1 ,S 3 は同図(a),(c)に示すようにオ
フである。従って、負荷回路には電圧が印加されない。
時刻t1 では、同図(c),(d)に示すようにスイッ
チング素子S3 がオン、スイッチング素子S 4 がオフ
し、これによりダイオードブリッジDB、スイッチング
素子S3 、コンデンサC2 及び負荷Z、インダクタ
L1 、スイッチング素子S2 の経路で、負荷電流IZ が
供給される。
【0029】時刻t2 では、図3(b)に示すようにス
イッチング素子S2 がオフとなることにより、上記負荷
への電圧の印加がなくなる。また、スイッチング素子S
2 のオフと同時に、スイッチング素子S1 を図3(a)
に示すようにオンとするように制御回路1から制御出力
V1 が印加される。この場合には、共振回路に蓄積され
たエネルギで、インダクタL1 、スイッチング素子S1
の寄生ダイオード、スイッチング素子S3 、コンデンサ
C2 及び負荷Zの経路で、それまでと同一方向に負荷電
流IZ が流される。
イッチング素子S2 がオフとなることにより、上記負荷
への電圧の印加がなくなる。また、スイッチング素子S
2 のオフと同時に、スイッチング素子S1 を図3(a)
に示すようにオンとするように制御回路1から制御出力
V1 が印加される。この場合には、共振回路に蓄積され
たエネルギで、インダクタL1 、スイッチング素子S1
の寄生ダイオード、スイッチング素子S3 、コンデンサ
C2 及び負荷Zの経路で、それまでと同一方向に負荷電
流IZ が流される。
【0030】時刻t3 では、図3(c)に示すように、
スイッチング素子S3 がオフとなる。このときにはスイ
ッチング素子S4 を図3(d)に示すようにオンとする
ように制御回路1から制御出力V4 が印加される。この
ため、共振回路のエネルギが残っている場合には、イン
ダクタL1 、スイッチング素子S1 の寄生ダイオード、
ダイオードブリッジDB、交流電源AC、スイッチング
素子S4 の寄生ダイオード、コンデンサC2 及び負荷Z
の経路で、電流が流れる。
スイッチング素子S3 がオフとなる。このときにはスイ
ッチング素子S4 を図3(d)に示すようにオンとする
ように制御回路1から制御出力V4 が印加される。この
ため、共振回路のエネルギが残っている場合には、イン
ダクタL1 、スイッチング素子S1 の寄生ダイオード、
ダイオードブリッジDB、交流電源AC、スイッチング
素子S4 の寄生ダイオード、コンデンサC2 及び負荷Z
の経路で、電流が流れる。
【0031】そして、共振回路の電流がゼロになった時
点から、スイッチング素子S1 ,S4 が共にオンとな
り、ダイオードブリッジDBから、スイッチング素子S
1 、インダクタL1 、コンデンサC2 及び負荷Z、スイ
ッチング素子S4 、ダイオードブリッジDBの経路で、
それまでとは逆方向の負荷電流IZ が流される。但し、
上記時刻t3 の時点に共振回路の電流がゼロになった場
合には、制御回路1の制御出力V4 がハイレベルとなる
と同時に、スイッチング素子S4 がオンとなる。この場
合には、この時刻t3 で既にスイッチング素子S1 がオ
ンであるので、時刻t3 において、ダイオードブリッジ
DBから、スイッチング素子S1、インダクタL1 、コ
ンデンサC2 及び負荷Z、スイッチング素子S4 、ダイ
オードブリッジDBの経路で、負荷電流IZ が流れる。
点から、スイッチング素子S1 ,S4 が共にオンとな
り、ダイオードブリッジDBから、スイッチング素子S
1 、インダクタL1 、コンデンサC2 及び負荷Z、スイ
ッチング素子S4 、ダイオードブリッジDBの経路で、
それまでとは逆方向の負荷電流IZ が流される。但し、
上記時刻t3 の時点に共振回路の電流がゼロになった場
合には、制御回路1の制御出力V4 がハイレベルとなる
と同時に、スイッチング素子S4 がオンとなる。この場
合には、この時刻t3 で既にスイッチング素子S1 がオ
ンであるので、時刻t3 において、ダイオードブリッジ
DBから、スイッチング素子S1、インダクタL1 、コ
ンデンサC2 及び負荷Z、スイッチング素子S4 、ダイ
オードブリッジDBの経路で、負荷電流IZ が流れる。
【0032】時刻t4 では、スイッチング素子S1 がオ
フとなり、上記経路での負荷電流IZ の供給が停止され
る。このとき、同時にスイッチング素子S2 に制御回路
1からオンとする制御信号V2 が印加され、共振回路に
蓄積されたエネルギによって、インダクタL1 、コンデ
ンサC2 及び負荷Z、スイッチング素子S4 、スイッチ
ング素子S2 の寄生ダイオードの経路で電流が流れる。
フとなり、上記経路での負荷電流IZ の供給が停止され
る。このとき、同時にスイッチング素子S2 に制御回路
1からオンとする制御信号V2 が印加され、共振回路に
蓄積されたエネルギによって、インダクタL1 、コンデ
ンサC2 及び負荷Z、スイッチング素子S4 、スイッチ
ング素子S2 の寄生ダイオードの経路で電流が流れる。
【0033】時刻t5 では、スイッチング素子S4 がオ
フとなると共に、図3(c)に示すようにスイッチング
素子S3 をオンとする制御回路1のハイレベルの制御出
力V3 が与えられる。このとき、共振回路のエネルギが
残っている場合には、インダクタL1 、コンデンサC2
及び負荷Z、スイッチング素子S3 の寄生ダイオード、
ダイオードブリッジDB、交流電源AC、スイッチング
素子S2 の寄生ダイオードの経路で、電流が流れる。そ
して、共振回路の電流がゼロになった後に、ダイオード
ブリッジDBから、スイッチング素子S3 、コンデンサ
C2 及び負荷Z、インダクタL1 、スイッチング素子S
2 、ダイオードブリッジDBの経路で、負荷電流IZ が
流される。
フとなると共に、図3(c)に示すようにスイッチング
素子S3 をオンとする制御回路1のハイレベルの制御出
力V3 が与えられる。このとき、共振回路のエネルギが
残っている場合には、インダクタL1 、コンデンサC2
及び負荷Z、スイッチング素子S3 の寄生ダイオード、
ダイオードブリッジDB、交流電源AC、スイッチング
素子S2 の寄生ダイオードの経路で、電流が流れる。そ
して、共振回路の電流がゼロになった後に、ダイオード
ブリッジDBから、スイッチング素子S3 、コンデンサ
C2 及び負荷Z、インダクタL1 、スイッチング素子S
2 、ダイオードブリッジDBの経路で、負荷電流IZ が
流される。
【0034】この場合にも、時刻t5 で、インダクタL
1 のエネルギが放出されていると、時刻t5 の時点で、
ダイオードブリッジDBから、スイッチング素子S3 、
コンデンサC2 及び負荷Z、インダクタL1 、スイッチ
ング素子S2 、ダイオードブリッジDBの経路で、負荷
電流IZ が流される。なお、定常動作時には、上記時刻
t1 でも時刻t5 で説明したと同様の動作状態となる。
そして、上記一連の動作を繰り返すことにより、ダイオ
ードブリッジDBの出力である直流電圧を交流電圧に変
換して、交流電圧が負荷回路に供給される。このインバ
ータ装置では、対角位置のスイッチング素子S1 ,S4
及びスイッチング素子S2 ,S3 の同時オン期間が、図
2に示すように一致している場合よりも短くなり、従っ
て負荷Zに供給される電力が低減される。なお、インバ
ータ装置のスイッチング周波数を共振回路の共振周波数
よりも高い範囲で最も低く設定しておく。
1 のエネルギが放出されていると、時刻t5 の時点で、
ダイオードブリッジDBから、スイッチング素子S3 、
コンデンサC2 及び負荷Z、インダクタL1 、スイッチ
ング素子S2 、ダイオードブリッジDBの経路で、負荷
電流IZ が流される。なお、定常動作時には、上記時刻
t1 でも時刻t5 で説明したと同様の動作状態となる。
そして、上記一連の動作を繰り返すことにより、ダイオ
ードブリッジDBの出力である直流電圧を交流電圧に変
換して、交流電圧が負荷回路に供給される。このインバ
ータ装置では、対角位置のスイッチング素子S1 ,S4
及びスイッチング素子S2 ,S3 の同時オン期間が、図
2に示すように一致している場合よりも短くなり、従っ
て負荷Zに供給される電力が低減される。なお、インバ
ータ装置のスイッチング周波数を共振回路の共振周波数
よりも高い範囲で最も低く設定しておく。
【0035】つまり、このインバータ装置では、スイッ
チング素子S1 ,S2 のオン,オフのタイミングに対し
て、スイッチング素子S3 ,S4 のオン,オフの位相を
変化させることにより、スイッチング素子S1 ,S4 及
びスイッチング素子S2 ,S3 が同時にオンする時間を
変化させ、スイッチング素子S1 〜S4 のスイッチング
周波数を変化させずに、負荷回路に供給される電力を変
化させることができるのである。このため、交流電源A
Cへの高周波出力の漏れを防止するフィルタ(図示せ
ず)の設計が容易となる。また、負荷Zが放電灯である
場合に、放電灯の発する光の周波数が変化し、赤外線リ
モコンなどの他の機器に悪影響を及ぼすということがな
い。さらに、放電灯がHIDランプである場合、出力の
周波数変化によって音響的共鳴現象を起こす恐れも少な
くできる。
チング素子S1 ,S2 のオン,オフのタイミングに対し
て、スイッチング素子S3 ,S4 のオン,オフの位相を
変化させることにより、スイッチング素子S1 ,S4 及
びスイッチング素子S2 ,S3 が同時にオンする時間を
変化させ、スイッチング素子S1 〜S4 のスイッチング
周波数を変化させずに、負荷回路に供給される電力を変
化させることができるのである。このため、交流電源A
Cへの高周波出力の漏れを防止するフィルタ(図示せ
ず)の設計が容易となる。また、負荷Zが放電灯である
場合に、放電灯の発する光の周波数が変化し、赤外線リ
モコンなどの他の機器に悪影響を及ぼすということがな
い。さらに、放電灯がHIDランプである場合、出力の
周波数変化によって音響的共鳴現象を起こす恐れも少な
くできる。
【0036】なお、上述の説明はスイッチング素子
S1 ,S2 のスイッチング位相に対してスイッチング素
子S3 ,S4 のスイッチング位相を遅らせた場合につい
て説明したが、逆に進ませても、同様に負荷回路に供給
される電力を変化させることができる。
S1 ,S2 のスイッチング位相に対してスイッチング素
子S3 ,S4 のスイッチング位相を遅らせた場合につい
て説明したが、逆に進ませても、同様に負荷回路に供給
される電力を変化させることができる。
【0037】本実施例では、図4に示すように、ダイオ
ードブリッジDBの出力に対して直列に接続されたスイ
ッチング素子S1 ,S2 及びスイッチング素子S3 ,S
4 を同じスイッチング周期で交互にオン,オフさせ、且
つスイッチング素子S1 ,S2 及びスイッチング素子S
3 ,S4 の夫々のスイッチング周期を異ならせてある。
そして、さらにスイッチング素子S1 ,S2 のオン期間
をスイッチング素子S2 ,S3 のスイッチング周期以上
に長くしてある。
ードブリッジDBの出力に対して直列に接続されたスイ
ッチング素子S1 ,S2 及びスイッチング素子S3 ,S
4 を同じスイッチング周期で交互にオン,オフさせ、且
つスイッチング素子S1 ,S2 及びスイッチング素子S
3 ,S4 の夫々のスイッチング周期を異ならせてある。
そして、さらにスイッチング素子S1 ,S2 のオン期間
をスイッチング素子S2 ,S3 のスイッチング周期以上
に長くしてある。
【0038】本実施例の場合にはスイッチング素子
S1 ,S2 のオン期間の長さをスイッチング素子S3 ,
S4 のオン期間の長さの6倍とし、スイッチング素子S
1 ,S2のスイッチング周期をスイッチング素子S3 ,
S4 のスイッチング周期の3倍に設定した場合を示す。
さらにこの動作を説明する。なお、本実施例の場合にも
スイッチング素子S1〜S2 のスイッチング周波数を共
振回路の共振周波数よりも高く設定してあるものとして
説明を行う。
S1 ,S2 のオン期間の長さをスイッチング素子S3 ,
S4 のオン期間の長さの6倍とし、スイッチング素子S
1 ,S2のスイッチング周期をスイッチング素子S3 ,
S4 のスイッチング周期の3倍に設定した場合を示す。
さらにこの動作を説明する。なお、本実施例の場合にも
スイッチング素子S1〜S2 のスイッチング周波数を共
振回路の共振周波数よりも高く設定してあるものとして
説明を行う。
【0039】時刻t0 〜t1 では、図4(a),(d)
に示すようにスイッチング素子S1,S4 をオンとする
制御信号V1 ,V4 が与えられ、それまでにインダクタ
L1に蓄積されていたエネルギを放出した後に、スイッ
チング素子S1 ,S4 がオンとなることにより、図1の
矢印方向の負荷電流IZ が流れる。時刻t 1 〜t 2 で
は、図4(a)に示すように、スイッチング素子S 1 の
みがオンとなることにより、共振回路に蓄積されたエネ
ルギによって、インダクタL 1 、負荷Z及びコンデンサ
C 2 、スイッチング素子S 3 の寄生ダイオード、スイッ
チング素子S 1 の経路で電流が流れる。時刻t2 〜t3
では、図4(c)に示すようにスイッチング素子S3 を
オンとする制御信号V3 が与えられ、このときスイッチ
ング素子S1 がオンであるので、時刻t 1 〜t 2 と同様
に、共振回路に蓄積されたエネルギによって、インダク
タL1 、負荷Z及びコンデンサC2 、スイッチング素子
S3 の寄生ダイオード、スイッチング素子S1 の経路で
電流が流れる。 時刻t 3 〜t 4 では、図4(a)に示す
ように、時刻t 1 〜t 2 と同様に、スイッチング素子S
1 のみがオンとなることにより、共振回路に蓄積された
エネルギによって、インダクタL 1 、負荷Z及びコンデ
ンサC 2 、スイッチング素子S 3 の規制ダイオード、ス
イッチング素子S 1 の経路で電流が流れる。
に示すようにスイッチング素子S1,S4 をオンとする
制御信号V1 ,V4 が与えられ、それまでにインダクタ
L1に蓄積されていたエネルギを放出した後に、スイッ
チング素子S1 ,S4 がオンとなることにより、図1の
矢印方向の負荷電流IZ が流れる。時刻t 1 〜t 2 で
は、図4(a)に示すように、スイッチング素子S 1 の
みがオンとなることにより、共振回路に蓄積されたエネ
ルギによって、インダクタL 1 、負荷Z及びコンデンサ
C 2 、スイッチング素子S 3 の寄生ダイオード、スイッ
チング素子S 1 の経路で電流が流れる。時刻t2 〜t3
では、図4(c)に示すようにスイッチング素子S3 を
オンとする制御信号V3 が与えられ、このときスイッチ
ング素子S1 がオンであるので、時刻t 1 〜t 2 と同様
に、共振回路に蓄積されたエネルギによって、インダク
タL1 、負荷Z及びコンデンサC2 、スイッチング素子
S3 の寄生ダイオード、スイッチング素子S1 の経路で
電流が流れる。 時刻t 3 〜t 4 では、図4(a)に示す
ように、時刻t 1 〜t 2 と同様に、スイッチング素子S
1 のみがオンとなることにより、共振回路に蓄積された
エネルギによって、インダクタL 1 、負荷Z及びコンデ
ンサC 2 、スイッチング素子S 3 の規制ダイオード、ス
イッチング素子S 1 の経路で電流が流れる。
【0040】時刻t4 〜t5 では、さらにスイッチング
素子S4 をオンとする制御信号V4が与えられ、スイッ
チング素子S1 ,S4 が共にオンとなることにより、負
荷Zに図1の矢印方向の電流が流れる。なお、共振回路
にエネルギが残っている場合には、この共振回路のエネ
ルギを加算する形で、負荷Zに負荷電流IZ が流れる。
時刻t 5 〜t 6 では、図4(a)に示すように、時刻t
1 〜t 2 と同様に、スイッチング素子S 1 のみがオンと
なることにより、共振回路に蓄積されたエネルギによっ
て、インダクタL 1 、負荷Z及びコンデンサC 2 、スイ
ッチング素子S 3 の寄生ダイオード、スイッチング素子
S 1 の経路で電流が流れる。
素子S4 をオンとする制御信号V4が与えられ、スイッ
チング素子S1 ,S4 が共にオンとなることにより、負
荷Zに図1の矢印方向の電流が流れる。なお、共振回路
にエネルギが残っている場合には、この共振回路のエネ
ルギを加算する形で、負荷Zに負荷電流IZ が流れる。
時刻t 5 〜t 6 では、図4(a)に示すように、時刻t
1 〜t 2 と同様に、スイッチング素子S 1 のみがオンと
なることにより、共振回路に蓄積されたエネルギによっ
て、インダクタL 1 、負荷Z及びコンデンサC 2 、スイ
ッチング素子S 3 の寄生ダイオード、スイッチング素子
S 1 の経路で電流が流れる。
【0041】時刻t6 〜t7 では、図4(a)に示すよ
うにスイッチング素子S1 をオンとする制御信号V1 が
与えられなくなり、スイッチング素子S1 ,S4 が共に
オフとなり、同時に同図(b),(c)に示すようにス
イッチング素子S2 ,S3 をオンとする制御信号V2 ,
V3 が与えられることにより、共振回路に蓄積されたエ
ネルギによって、インダクタL 1 、負荷Z及びコンデン
サC 2 、スイッチング素子素子S 3 の寄生ダイオード、
ダイオードブリッジDB、交流電源AC、スイッチング
素子S 2 の寄生ダイオードの経路で電流が流れ、その後
にスイッチング素子S2 ,S3 がオンとなり、図1中の
矢印と逆方向の負荷電流IZ が流れる。時刻t 7 〜t 8
では、図4(b)に示すように、スイッチング素子S 2
のみオンとなることにより、共振回路に蓄積されたエネ
ルギによって、インダクタL 1 、スイッチング素子
S 2 、スイッチング素子S 4 の寄生ダイオード、負荷Z
及びコンデンサC 2 の経路で電流が流れる。
うにスイッチング素子S1 をオンとする制御信号V1 が
与えられなくなり、スイッチング素子S1 ,S4 が共に
オフとなり、同時に同図(b),(c)に示すようにス
イッチング素子S2 ,S3 をオンとする制御信号V2 ,
V3 が与えられることにより、共振回路に蓄積されたエ
ネルギによって、インダクタL 1 、負荷Z及びコンデン
サC 2 、スイッチング素子素子S 3 の寄生ダイオード、
ダイオードブリッジDB、交流電源AC、スイッチング
素子S 2 の寄生ダイオードの経路で電流が流れ、その後
にスイッチング素子S2 ,S3 がオンとなり、図1中の
矢印と逆方向の負荷電流IZ が流れる。時刻t 7 〜t 8
では、図4(b)に示すように、スイッチング素子S 2
のみオンとなることにより、共振回路に蓄積されたエネ
ルギによって、インダクタL 1 、スイッチング素子
S 2 、スイッチング素子S 4 の寄生ダイオード、負荷Z
及びコンデンサC 2 の経路で電流が流れる。
【0042】時刻t8 〜t9 では、スイッチング素子S
4 をオンとする制御信号V4 が与えられるので、共振回
路に蓄積されたエネルギによって、インダクタL1 、ス
イッチング素子S2 、スイッチング素子S4 の寄生ダイ
オード、負荷Z及びコンデンサC2 の経路で電流が流れ
る。時刻t 9 〜t 10 では、時刻t 7 〜t 8 と同様に、図
4(b)に示すように、スイッチング素子S 2 のみオン
となることにより、共振回路に蓄積されたエネルギによ
って、インダクタL 1 、スイッチング素子S 2 、スイッ
チング素子S 4 の寄生ダイオード、負荷Z及びコンデン
サC 2 の経路で電流が流れる。時刻t10〜t11では、さ
らにスイッチング素子S3 をオンとする制御信号V3が
与えられ、スイッチング素子S2 ,S3 が共にオンとな
ることにより、負荷Zに図1の矢印と反対方向の電流が
流れる。なお、共振回路にエネルギが残っている場合に
は、この共振回路のエネルギを加算する形で、負荷Zに
負荷電流IZ が流れる。時刻t 11 〜t 12 では、時刻t 7
〜t 8 と同様に、図4(b)に示すように、スイッチン
グ素子S 2 のみオンとなることにより、共振回路に蓄積
されたエネルギによって、インダクタL 1 、スイッチン
グ素子S 2 、スイッチング素子S 4 の寄生ダイオード、
負荷Z及びコンデンサC 2 の経路で電流が流れる。
4 をオンとする制御信号V4 が与えられるので、共振回
路に蓄積されたエネルギによって、インダクタL1 、ス
イッチング素子S2 、スイッチング素子S4 の寄生ダイ
オード、負荷Z及びコンデンサC2 の経路で電流が流れ
る。時刻t 9 〜t 10 では、時刻t 7 〜t 8 と同様に、図
4(b)に示すように、スイッチング素子S 2 のみオン
となることにより、共振回路に蓄積されたエネルギによ
って、インダクタL 1 、スイッチング素子S 2 、スイッ
チング素子S 4 の寄生ダイオード、負荷Z及びコンデン
サC 2 の経路で電流が流れる。時刻t10〜t11では、さ
らにスイッチング素子S3 をオンとする制御信号V3が
与えられ、スイッチング素子S2 ,S3 が共にオンとな
ることにより、負荷Zに図1の矢印と反対方向の電流が
流れる。なお、共振回路にエネルギが残っている場合に
は、この共振回路のエネルギを加算する形で、負荷Zに
負荷電流IZ が流れる。時刻t 11 〜t 12 では、時刻t 7
〜t 8 と同様に、図4(b)に示すように、スイッチン
グ素子S 2 のみオンとなることにより、共振回路に蓄積
されたエネルギによって、インダクタL 1 、スイッチン
グ素子S 2 、スイッチング素子S 4 の寄生ダイオード、
負荷Z及びコンデンサC 2 の経路で電流が流れる。
【0043】そして、時刻t12以降に上述した一連の動
作が繰り返される。ここで、インダクタL1 に蓄積され
るエネルギに着目すると、スイッチング素子S1 ,S2
の夫々のオン期間に応じて正負の直流成分が蓄えられる
ことになる。つまり、スイッチング素子S1 のオン期間
には正の直流成分が蓄えられ、逆にスイッチング素子S
2 のオン期間には負の直流成分が蓄えられる。そして、
スイッチング素子S1,S2 のいずれがオンであるかに
より、インダクタL1 に蓄積されたエネルギが正負の直
流成分として負荷Zに印加されることになる。なお、直
流成分は正負でバランスした状態で負荷Zに印加され
る。
作が繰り返される。ここで、インダクタL1 に蓄積され
るエネルギに着目すると、スイッチング素子S1 ,S2
の夫々のオン期間に応じて正負の直流成分が蓄えられる
ことになる。つまり、スイッチング素子S1 のオン期間
には正の直流成分が蓄えられ、逆にスイッチング素子S
2 のオン期間には負の直流成分が蓄えられる。そして、
スイッチング素子S1,S2 のいずれがオンであるかに
より、インダクタL1 に蓄積されたエネルギが正負の直
流成分として負荷Zに印加されることになる。なお、直
流成分は正負でバランスした状態で負荷Zに印加され
る。
【0044】図5は、上述した図3のように、スイッチ
ング素子S1 ,S2 のオン,オフのタイミングとスイッ
チング素子S3 ,S4 のオン,オフのタイミングをずら
し、対角位置のスイッチング素子S1 ,S4 及びスイッ
チング素子S2 ,S3 の同時オンの期間を短くし、負荷
Zに供給される電力を低減した場合を示す。このように
すれば、図3で説明したと同様に、スイッチング周波数
を変化させずに、負荷Zに供給される電力を変化させる
ことができる。すなわち、スイッチング素子S 1 ,S 2
のスイッチング周期を相対的に長く(スイッチング周波
数を低く)、スイッチング素子S 3 ,S 4 のスイッチン
グ周期を相対的に短く(スイッチング周波数を高く)す
れば、負荷Zに供給する交流出力の周波数は低くなる
が、スイッチング素子S 3 ,S 4 の短いスイッチング周
期により高周波のパルス電圧がLC共振回路(インダク
タL 1 及びコンデンサC 2 )に印加され、高周波パルスに
対応するLC共振回路のインダクタL 1 及びコンデンサ
C 2 は低周波のスイッチング周波数に対するLC共振回
路のインダクタ及びコンデンサと比較して小さい部品で
設計することが可能となり、これらのLC共振回路を使
用することでLC共振回路の両端に印加されるパルス状
の高周波電圧を低周波の交流電圧に変換して、上述の図
3に示したような制御を行った場合に比較して、特に放
電灯を負荷Zとし、放電灯の出力を絞ったときの安定点
灯が可能となって、放電灯の立ち消えを防止することが
できる。
ング素子S1 ,S2 のオン,オフのタイミングとスイッ
チング素子S3 ,S4 のオン,オフのタイミングをずら
し、対角位置のスイッチング素子S1 ,S4 及びスイッ
チング素子S2 ,S3 の同時オンの期間を短くし、負荷
Zに供給される電力を低減した場合を示す。このように
すれば、図3で説明したと同様に、スイッチング周波数
を変化させずに、負荷Zに供給される電力を変化させる
ことができる。すなわち、スイッチング素子S 1 ,S 2
のスイッチング周期を相対的に長く(スイッチング周波
数を低く)、スイッチング素子S 3 ,S 4 のスイッチン
グ周期を相対的に短く(スイッチング周波数を高く)す
れば、負荷Zに供給する交流出力の周波数は低くなる
が、スイッチング素子S 3 ,S 4 の短いスイッチング周
期により高周波のパルス電圧がLC共振回路(インダク
タL 1 及びコンデンサC 2 )に印加され、高周波パルスに
対応するLC共振回路のインダクタL 1 及びコンデンサ
C 2 は低周波のスイッチング周波数に対するLC共振回
路のインダクタ及びコンデンサと比較して小さい部品で
設計することが可能となり、これらのLC共振回路を使
用することでLC共振回路の両端に印加されるパルス状
の高周波電圧を低周波の交流電圧に変換して、上述の図
3に示したような制御を行った場合に比較して、特に放
電灯を負荷Zとし、放電灯の出力を絞ったときの安定点
灯が可能となって、放電灯の立ち消えを防止することが
できる。
【0045】
【0046】図6に上記インバータ装置における制御回
路1の具体回路を示す。この制御回路1は、制御信号V
1 〜V4 の基になる矩形波信号を発生する発振回路2
と、この発振回路2の出力に応じてスイッチング素子S
1 ,S2 を駆動する駆動回路3,4と、発振回路2の出
力を一定時間遅延させた信号を作成する遅延回路5と、
この遅延回路5の出力に応じてスイッチング素子S3 ,
S4 を駆動する駆動回路6,7とで構成してある。
路1の具体回路を示す。この制御回路1は、制御信号V
1 〜V4 の基になる矩形波信号を発生する発振回路2
と、この発振回路2の出力に応じてスイッチング素子S
1 ,S2 を駆動する駆動回路3,4と、発振回路2の出
力を一定時間遅延させた信号を作成する遅延回路5と、
この遅延回路5の出力に応じてスイッチング素子S3 ,
S4 を駆動する駆動回路6,7とで構成してある。
【0047】発振回路2は、基本周波の矩形波信号を発
生する基本周波発振部21と、この基本周波発振部21
の出力の2分周する分周部22と、基本周波発振部21
の出力の4分周する分周部23とで構成してある。基本
周波発振部21は、タイマIC2aと、このタイマIC
2aの外付け抵抗R11、可変抵抗VR11,VR12、ダイ
オードD11,D12及びコンデンサC11で構成され、図7
(t)の矩形波信号VOUT を発生する。ここで、可変抵
抗VR11,VR12の調整により、矩形波信号VOUT のハ
イレベル期間とローレベル期間との比率を可変できるよ
うになっている。
生する基本周波発振部21と、この基本周波発振部21
の出力の2分周する分周部22と、基本周波発振部21
の出力の4分周する分周部23とで構成してある。基本
周波発振部21は、タイマIC2aと、このタイマIC
2aの外付け抵抗R11、可変抵抗VR11,VR12、ダイ
オードD11,D12及びコンデンサC11で構成され、図7
(t)の矩形波信号VOUT を発生する。ここで、可変抵
抗VR11,VR12の調整により、矩形波信号VOUT のハ
イレベル期間とローレベル期間との比率を可変できるよ
うになっている。
【0048】分周部22は、基本周波発振部21の出力
VOUT の立上りをクロックとして2分周した出力を生じ
る分周用IC(例えば、4516B)22aで構成して
あり、図7(a)に示す出力Vaを発生する。分周部2
3は、Dフリップフロップ(例えば、4018)23a
と、アンドゲートAND4 と、分周用IC(例えば、4
516B)23bを用いて構成してあり、Dフリップフ
ロップ(例えば、4018)23aと、アンドゲートA
ND4とにより図7(b)に示す出力Vbを作成し、そ
の出力Vbの立上りをクロックとして分周用IC23b
で同図(c)に示す出力Vnを作成する。なお、上述の
場合には図7におけるt0 −t13の遅れ時間を付与する
ために上記構成としてある。スイッチング素子S1 を駆
動する駆動回路3は、スイッチング素子S2 と同時オン
してダイオードブリッジDB間を短絡することを防止す
るデッドオフ期間を発振回路2の出力Vnに設定するデ
ッドオフ回路31と、このデッド回路31の出力をレベ
ルシフトしてスイッチング素子S1 に与えるレベルシフ
ト回路32とで構成してある。
VOUT の立上りをクロックとして2分周した出力を生じ
る分周用IC(例えば、4516B)22aで構成して
あり、図7(a)に示す出力Vaを発生する。分周部2
3は、Dフリップフロップ(例えば、4018)23a
と、アンドゲートAND4 と、分周用IC(例えば、4
516B)23bを用いて構成してあり、Dフリップフ
ロップ(例えば、4018)23aと、アンドゲートA
ND4とにより図7(b)に示す出力Vbを作成し、そ
の出力Vbの立上りをクロックとして分周用IC23b
で同図(c)に示す出力Vnを作成する。なお、上述の
場合には図7におけるt0 −t13の遅れ時間を付与する
ために上記構成としてある。スイッチング素子S1 を駆
動する駆動回路3は、スイッチング素子S2 と同時オン
してダイオードブリッジDB間を短絡することを防止す
るデッドオフ期間を発振回路2の出力Vnに設定するデ
ッドオフ回路31と、このデッド回路31の出力をレベ
ルシフトしてスイッチング素子S1 に与えるレベルシフ
ト回路32とで構成してある。
【0049】ところで、上述の場合には説明しなかった
が、ダイオードブリッジDBに対して直列に接続された
スイッチング素子S1 ,S2 及びスイッチング素子
S3 ,S 4 が同時にオンすると、電源短絡状態になるた
め、それを防止するためにスイッチング素子S1 ,S2
あるいはスイッチング素子S3 ,S4 がオン,オフに切
り換わる時点には、スイッチング素子S1 ,S2 あるい
はスイッチング素子S3 ,S4 が共にオフとなるいわゆ
るデットオフ期間が設けられる。
が、ダイオードブリッジDBに対して直列に接続された
スイッチング素子S1 ,S2 及びスイッチング素子
S3 ,S 4 が同時にオンすると、電源短絡状態になるた
め、それを防止するためにスイッチング素子S1 ,S2
あるいはスイッチング素子S3 ,S4 がオン,オフに切
り換わる時点には、スイッチング素子S1 ,S2 あるい
はスイッチング素子S3 ,S4 が共にオフとなるいわゆ
るデットオフ期間が設けられる。
【0050】デッドオフ回路31は、可変抵抗VR13〜
VR15、ダイオードD13,D14、コンデンサC12及びバ
ッファアンプB1 で構成してある。つまり、可変抵抗V
R13,VR14とコンデンサC12の時定数で決まる時間
(図7におけるt13−t1 の期間)だけ、発振回路2の
出力Vnの立上りを遅らせた図7(d)に示す出力Vo
を発生する。
VR15、ダイオードD13,D14、コンデンサC12及びバ
ッファアンプB1 で構成してある。つまり、可変抵抗V
R13,VR14とコンデンサC12の時定数で決まる時間
(図7におけるt13−t1 の期間)だけ、発振回路2の
出力Vnの立上りを遅らせた図7(d)に示す出力Vo
を発生する。
【0051】レベルシフト回路32は、トランジスタQ
11〜Q14からなるカレントミラー回路CM3 と、バッフ
ァアンプB2 と、ダイオードブリッジDBの出力電圧を
定電圧化するツェナダイオードZD1 及びコンデンサC
18からなる定電圧回路33とで構成してある。このレベ
ルシフト回路32では、カレントミラー回路CM3 でデ
ッドオフ回路31の出力を電流に代えて、異なる電位で
動作するバッファアンプB2 に信号を伝達し、バッファ
アンプB2 の出力を制御信号V1 (図7(r)に示す)
としてスイッチング素子S1 に与える。
11〜Q14からなるカレントミラー回路CM3 と、バッフ
ァアンプB2 と、ダイオードブリッジDBの出力電圧を
定電圧化するツェナダイオードZD1 及びコンデンサC
18からなる定電圧回路33とで構成してある。このレベ
ルシフト回路32では、カレントミラー回路CM3 でデ
ッドオフ回路31の出力を電流に代えて、異なる電位で
動作するバッファアンプB2 に信号を伝達し、バッファ
アンプB2 の出力を制御信号V1 (図7(r)に示す)
としてスイッチング素子S1 に与える。
【0052】スイッチング素子S2 の駆動回路4は、ス
イッチング素子S2 と同時オンしてダイオードブリッジ
DB間を短絡することを防止するデッドオフ期間を発振
回路2の出力Vaから設定するデッドオフ回路41で構
成してある。なお、スイッチング素子S2 の動作基準電
位は制御回路1の基準電位と一致しているので、レベル
シフト回路は必要ない。
イッチング素子S2 と同時オンしてダイオードブリッジ
DB間を短絡することを防止するデッドオフ期間を発振
回路2の出力Vaから設定するデッドオフ回路41で構
成してある。なお、スイッチング素子S2 の動作基準電
位は制御回路1の基準電位と一致しているので、レベル
シフト回路は必要ない。
【0053】上記デッドオフ回路41は、インバータゲ
ートI1 、可変抵抗VR16〜VR18、ダイオードD15,
D16、コンデンサC13及びバッファアンプB3 で構成し
てある。このデッドオフ回路41では、インバータゲー
トI1 で発振回路2の出力Vnを反転し、可変抵抗VR
16,VR17とコンデンサC13の時定数で決まる時間(図
7のt11−t12で示す期間)だけ、発振回路2の出力V
nの立上りを遅らせた図7(s)に示す制御信号V2 を
作成する。
ートI1 、可変抵抗VR16〜VR18、ダイオードD15,
D16、コンデンサC13及びバッファアンプB3 で構成し
てある。このデッドオフ回路41では、インバータゲー
トI1 で発振回路2の出力Vnを反転し、可変抵抗VR
16,VR17とコンデンサC13の時定数で決まる時間(図
7のt11−t12で示す期間)だけ、発振回路2の出力V
nの立上りを遅らせた図7(s)に示す制御信号V2 を
作成する。
【0054】遅延回路5は、発振回路2の出力Vaを遅
延する時間を設定する遅延時間設定部51と、この遅延
時間設定部51の遅延時間に応じて発振回路2の出力V
aを全体的に遅延させた信号を作成する遅延信号作成部
52とで構成してある。遅延時間設定部51は、可変抵
抗VR19,VR20、ダイオードD17、コンデンサC14、
インバータゲートI3 ,I4 とで構成し、可変抵抗VR
19とコンデンサC14の時定数で決まる時間(例えば、図
7のt0 −t2 で示す期間)が、発振回路2の出力Va
を遅延する時間となる。さらに詳しくは、発振回路2の
出力Vaの立上りから図7(e)に示すようにコンデン
サC14の充電が開始され、コンデンサC14の両端電圧が
インバータゲートI3 のスレッショルド電圧に達したと
き、図7(f)に示すインバータゲートI3 の出力Vd
が得られる。
延する時間を設定する遅延時間設定部51と、この遅延
時間設定部51の遅延時間に応じて発振回路2の出力V
aを全体的に遅延させた信号を作成する遅延信号作成部
52とで構成してある。遅延時間設定部51は、可変抵
抗VR19,VR20、ダイオードD17、コンデンサC14、
インバータゲートI3 ,I4 とで構成し、可変抵抗VR
19とコンデンサC14の時定数で決まる時間(例えば、図
7のt0 −t2 で示す期間)が、発振回路2の出力Va
を遅延する時間となる。さらに詳しくは、発振回路2の
出力Vaの立上りから図7(e)に示すようにコンデン
サC14の充電が開始され、コンデンサC14の両端電圧が
インバータゲートI3 のスレッショルド電圧に達したと
き、図7(f)に示すインバータゲートI3 の出力Vd
が得られる。
【0055】遅延信号作成部52は、遅延時間設定部5
1のインバータゲートI3 の出力Vdと発振回路2の出
力VaとのアンドをとるアンドゲートAND1 と、遅延
時間を得るためのコンデンサC15と、アンドゲートAN
D1 の出力VgでコンデンサC15を充電するトランジス
タQ21〜Q24からなるカレントミラー回路CM1 と、コ
ンデンサC15の両端電圧を所定電圧と比較するコンパレ
ータCP1 と、発振回路2の出力Vaを反転するインバ
ータゲートI2 と、インバータゲートI2 の出力Vfと
コンパレータCP1 の出力Viとのアンドをとるアンド
ゲートAND2と、アンドゲートAND2 の出力Vjと
遅延時間設定部51の出力Veとのオアをとるオアゲー
トOR1 と、オアゲートOR1 の出力Vkとインバータ
ゲートI 2 の出力VfとのアンドをとるアンドゲートA
ND3 と、アンドゲートAND3の出力Vlに応じてコ
ンデンサC15の放電を行うトランジスタQ25,Q26から
なるカレントミラー回路CM2 とで構成してある。
1のインバータゲートI3 の出力Vdと発振回路2の出
力VaとのアンドをとるアンドゲートAND1 と、遅延
時間を得るためのコンデンサC15と、アンドゲートAN
D1 の出力VgでコンデンサC15を充電するトランジス
タQ21〜Q24からなるカレントミラー回路CM1 と、コ
ンデンサC15の両端電圧を所定電圧と比較するコンパレ
ータCP1 と、発振回路2の出力Vaを反転するインバ
ータゲートI2 と、インバータゲートI2 の出力Vfと
コンパレータCP1 の出力Viとのアンドをとるアンド
ゲートAND2と、アンドゲートAND2 の出力Vjと
遅延時間設定部51の出力Veとのオアをとるオアゲー
トOR1 と、オアゲートOR1 の出力Vkとインバータ
ゲートI 2 の出力VfとのアンドをとるアンドゲートA
ND3 と、アンドゲートAND3の出力Vlに応じてコ
ンデンサC15の放電を行うトランジスタQ25,Q26から
なるカレントミラー回路CM2 とで構成してある。
【0056】以下、この遅延信号作成部52の動作を説
明する。アンドゲートAND1 で、図7(f)に示す遅
延時間設定部51のインバータゲートI3 の出力Vd
と、発振回路2の出力Vaとのアンドをとると、このア
ンドゲートAND1 の出力Vgは、図7(i)に示すよ
うに、遅延時間設定部51で設定した遅延時間に相当す
る期間ハイレベルとなる。このアンドゲートAND1 の
出力Vgがハイレベルである期間、図7(j)に示すよ
うにコンデンサC15がカレントミラー回路CM1で充電
される。ここで、コンパレータCP1 の基準電圧はほぼ
0Vに設定してあるので、その出力Viは図7(k)に
示すようにハイレベルに保たれる。
明する。アンドゲートAND1 で、図7(f)に示す遅
延時間設定部51のインバータゲートI3 の出力Vd
と、発振回路2の出力Vaとのアンドをとると、このア
ンドゲートAND1 の出力Vgは、図7(i)に示すよ
うに、遅延時間設定部51で設定した遅延時間に相当す
る期間ハイレベルとなる。このアンドゲートAND1 の
出力Vgがハイレベルである期間、図7(j)に示すよ
うにコンデンサC15がカレントミラー回路CM1で充電
される。ここで、コンパレータCP1 の基準電圧はほぼ
0Vに設定してあるので、その出力Viは図7(k)に
示すようにハイレベルに保たれる。
【0057】上述の動作時点では、図7(h)に示すよ
うにインバータゲートI2 の出力Vfはローレベルであ
るので、同図(l)に示すようにアンドゲートAND2
の出力Vjはローレベルとなっている。そして、上記コ
ンパレータCP1 の出力ViはコンデンサC15が充電さ
れている期間ハイレベルに保たれる。いま、図7(a)
に示すように発振回路2の出力Vaがローレベルとなる
と、同図(h)に示すようにインバータゲートI2 の出
力Vfがハイレベルとなる。このため、同図(l)に示
すようにアンドゲートAND2 の出力Vjがハイレベル
となる。これにより、遅延時間設定部51のインバータ
ゲートI4 の出力Veがローレベルに立ち下がった後
も、オアゲートOR1 の出力Vkは図7(m)に示すよ
うにハイレベルに保たれる。
うにインバータゲートI2 の出力Vfはローレベルであ
るので、同図(l)に示すようにアンドゲートAND2
の出力Vjはローレベルとなっている。そして、上記コ
ンパレータCP1 の出力ViはコンデンサC15が充電さ
れている期間ハイレベルに保たれる。いま、図7(a)
に示すように発振回路2の出力Vaがローレベルとなる
と、同図(h)に示すようにインバータゲートI2 の出
力Vfがハイレベルとなる。このため、同図(l)に示
すようにアンドゲートAND2 の出力Vjがハイレベル
となる。これにより、遅延時間設定部51のインバータ
ゲートI4 の出力Veがローレベルに立ち下がった後
も、オアゲートOR1 の出力Vkは図7(m)に示すよ
うにハイレベルに保たれる。
【0058】このとき、アンドゲートAND3 の出力V
lが図7(n)に示すようにハイレベルになることによ
り、カレントミラー回路CM2 が動作し、コンデンサC
15の放電が開始される。ここで、カレントミラー回路C
M2 と上記カレントミラー回路CM1 はミラー比が1:
1に設定してあるので、図7(j)に示すように、遅延
時間設定部51で設定した遅延時間と同じ時間後に、コ
ンデンサC15が完全に放電される。
lが図7(n)に示すようにハイレベルになることによ
り、カレントミラー回路CM2 が動作し、コンデンサC
15の放電が開始される。ここで、カレントミラー回路C
M2 と上記カレントミラー回路CM1 はミラー比が1:
1に設定してあるので、図7(j)に示すように、遅延
時間設定部51で設定した遅延時間と同じ時間後に、コ
ンデンサC15が完全に放電される。
【0059】そして、コンデンサC15が完全に放電され
ると、コンパレータCP1 の出力Viは図7(k)に示
すようにローレベルとなる。これにより、アンドゲート
AND2 の出力Vjが図7(l)に示すようにローレベ
ルとなり、オアゲートOR1の出力Vkも同図(m)に
示すようにローレベルとなる。そして、そのオアゲート
OR1 の出力VkによりアンドゲートAND3 の出力V
lが図7(n)に示すようにローレベルになり、カレン
トミラー回路CM2 の動作が停止される。
ると、コンパレータCP1 の出力Viは図7(k)に示
すようにローレベルとなる。これにより、アンドゲート
AND2 の出力Vjが図7(l)に示すようにローレベ
ルとなり、オアゲートOR1の出力Vkも同図(m)に
示すようにローレベルとなる。そして、そのオアゲート
OR1 の出力VkによりアンドゲートAND3 の出力V
lが図7(n)に示すようにローレベルになり、カレン
トミラー回路CM2 の動作が停止される。
【0060】つまり、上記遅延信号作成部52は、遅延
時間設定部51で設定された時間と同じだけの時間、オ
アゲートOR1 の出力Vkの立下りを遅らせるために設
けてあり、遅延時間設定部51の遅延時間に応じて発振
回路2の出力Vaを全体的に遅延させた信号を作成して
いる。そして、この信号Vkを基にして駆動回路6,7
がスイッチング素子S3 ,S4 を駆動する。スイッチン
グ素子S3 の駆動回路6は、デッドオフ回路61、及び
レベルシフト回路62で構成し、スイッチング素子S4
の駆動回路7は、デッドオフ回路71で構成してある。
時間設定部51で設定された時間と同じだけの時間、オ
アゲートOR1 の出力Vkの立下りを遅らせるために設
けてあり、遅延時間設定部51の遅延時間に応じて発振
回路2の出力Vaを全体的に遅延させた信号を作成して
いる。そして、この信号Vkを基にして駆動回路6,7
がスイッチング素子S3 ,S4 を駆動する。スイッチン
グ素子S3 の駆動回路6は、デッドオフ回路61、及び
レベルシフト回路62で構成し、スイッチング素子S4
の駆動回路7は、デッドオフ回路71で構成してある。
【0061】デッドオフ回路61は、インバータゲート
I5 、可変抵抗VR24〜VR26、ダイオードD20,
D21、コンデンサC17及びバッファアンプB5 で構成し
てあり、オアゲートOR1 の出力VkをインバータI5
で反転した出力Vm(図7(o)に示す)の立上りを、
可変抵抗VR24,VR25及びコンデンサC17の時定数で
決まる時間(図7のt6 −t7 で示す期間)遅延させて
デッドオフ期間を設定する。
I5 、可変抵抗VR24〜VR26、ダイオードD20,
D21、コンデンサC17及びバッファアンプB5 で構成し
てあり、オアゲートOR1 の出力VkをインバータI5
で反転した出力Vm(図7(o)に示す)の立上りを、
可変抵抗VR24,VR25及びコンデンサC17の時定数で
決まる時間(図7のt6 −t7 で示す期間)遅延させて
デッドオフ期間を設定する。
【0062】また、レベルシフト回路62は、トランジ
スタQ15〜Q18からなるカレントミラー回路CM4 と、
バッファアンプB6 と、ダイオードブリッジDBの出力
電圧を定電圧化するツェナダイオードZD2 及びコンデ
ンサC19からなる定電圧回路63とで構成してある。そ
の動作はレベルシフト回路32と同じである。その出力
V3 は図7(p)のようになる。
スタQ15〜Q18からなるカレントミラー回路CM4 と、
バッファアンプB6 と、ダイオードブリッジDBの出力
電圧を定電圧化するツェナダイオードZD2 及びコンデ
ンサC19からなる定電圧回路63とで構成してある。そ
の動作はレベルシフト回路32と同じである。その出力
V3 は図7(p)のようになる。
【0063】デッドオフ回路71は、可変抵抗VR21〜
VR23、ダイオードD18,D19、コンデンサC16及びバ
ッファアンプB4 で構成してあり、オアゲートOR1 の
出力Vkの立上りを、可変抵抗VR21,VR22及びコン
デンサC16の時定数で決まる時間(図7のt2 −t3 で
示す期間)遅延させて、デッドオフ期間を設定する。そ
の出力V4 は図7(q)のようになる。
VR23、ダイオードD18,D19、コンデンサC16及びバ
ッファアンプB4 で構成してあり、オアゲートOR1 の
出力Vkの立上りを、可変抵抗VR21,VR22及びコン
デンサC16の時定数で決まる時間(図7のt2 −t3 で
示す期間)遅延させて、デッドオフ期間を設定する。そ
の出力V4 は図7(q)のようになる。
【0064】このようにすれば、スイッチング素子
S1 ,S2 及びスイッチング素子S3 ,S4 のオン,オ
フタイミングの位相差θとしては、図7における時刻t
1 −t3として与えられる。 (実施例2)図8に本発明の他の実施例を示す。本実施
例は基本的には上記実施例の場合と同様にして動作する
もので、本実施例の特徴とするところは、負荷Zが放電
灯Laであり、上記実施例の動作を適用して、この放電
灯Laを良好に予熱して始動点灯させる点にある。
S1 ,S2 及びスイッチング素子S3 ,S4 のオン,オ
フタイミングの位相差θとしては、図7における時刻t
1 −t3として与えられる。 (実施例2)図8に本発明の他の実施例を示す。本実施
例は基本的には上記実施例の場合と同様にして動作する
もので、本実施例の特徴とするところは、負荷Zが放電
灯Laであり、上記実施例の動作を適用して、この放電
灯Laを良好に予熱して始動点灯させる点にある。
【0065】放電灯Laは不点時には、そのインピーダ
ンスが非常高くなり、共振回路の共振に影響しなくな
り、共振周波数が最も高くなる。そこで、スイッチング
素子S 1 〜S4 の中で一番スイッチング周波数の低いも
の(上記実施例の場合にはスイッチング素子S1 ,
S2 )のスイッチング周波数を、共振回路の共振周波数
よりも僅かに高く設定する。そして、スイッチング素子
S1 〜S4 の中で一番スイッチング周波数の高いもの
(上記実施例の場合にはスイッチング素子S2 ,S3 )
の制御信号を基準として、スイッチング素子S1 ,S2
及びスイッチング素子S 3 ,S4 のスイッチング位相を
180度ずれた状態から同位相となるまで変化させる。
このようにすれば、スイッチング素子S1 ,S4 及びス
イッチング素子S 2 ,S3 の同時オンする期間が短い状
態から長い状態へと変化し、放電灯Laを不点の状態と
してフィラメントを予熱し、その後に放電灯Laに放電
開始電圧を印加して始動点灯させることができる。
ンスが非常高くなり、共振回路の共振に影響しなくな
り、共振周波数が最も高くなる。そこで、スイッチング
素子S 1 〜S4 の中で一番スイッチング周波数の低いも
の(上記実施例の場合にはスイッチング素子S1 ,
S2 )のスイッチング周波数を、共振回路の共振周波数
よりも僅かに高く設定する。そして、スイッチング素子
S1 〜S4 の中で一番スイッチング周波数の高いもの
(上記実施例の場合にはスイッチング素子S2 ,S3 )
の制御信号を基準として、スイッチング素子S1 ,S2
及びスイッチング素子S 3 ,S4 のスイッチング位相を
180度ずれた状態から同位相となるまで変化させる。
このようにすれば、スイッチング素子S1 ,S4 及びス
イッチング素子S 2 ,S3 の同時オンする期間が短い状
態から長い状態へと変化し、放電灯Laを不点の状態と
してフィラメントを予熱し、その後に放電灯Laに放電
開始電圧を印加して始動点灯させることができる。
【0066】ところで、上記放電灯Laの予熱後の始動
方法としては、通常のこの種のインバータ装置を用いた
放電灯点灯装置の場合と同様に、インバータ装置のスイ
ッチング周波数を共振回路の共振周波数に近づけること
により、始動点灯させる方法を採用してもよいことは言
うまでもない。但し、定常点灯時にはスイッチング素子
S1 ,S4 及びスイッチング素子S2 ,S3 の同時オン
期間を変化させて、調光制御を行うことは言うまでもな
い。
方法としては、通常のこの種のインバータ装置を用いた
放電灯点灯装置の場合と同様に、インバータ装置のスイ
ッチング周波数を共振回路の共振周波数に近づけること
により、始動点灯させる方法を採用してもよいことは言
うまでもない。但し、定常点灯時にはスイッチング素子
S1 ,S4 及びスイッチング素子S2 ,S3 の同時オン
期間を変化させて、調光制御を行うことは言うまでもな
い。
【0067】(実施例3)図9に本発明の他の実施例を
示す。本実施例も基本的には上述した実施例1と同じも
ので、本実施例の場合には電源電圧変動に応じて負荷Z
に供給される電力が変動することを防止する構成とした
点に特徴がある。本実施例の場合には、電源変動により
負荷Zに供給される電力が変動することを防止する電力
変動防止回路8を、ダイオードブリッジDBの出力変動
に応じて導通状態が変化するトランジスタQ30と、この
トランジスタQ30の導通状態に応じて入力電流が変化す
るフォトカプラPC1 とで構成してある。
示す。本実施例も基本的には上述した実施例1と同じも
ので、本実施例の場合には電源電圧変動に応じて負荷Z
に供給される電力が変動することを防止する構成とした
点に特徴がある。本実施例の場合には、電源変動により
負荷Zに供給される電力が変動することを防止する電力
変動防止回路8を、ダイオードブリッジDBの出力変動
に応じて導通状態が変化するトランジスタQ30と、この
トランジスタQ30の導通状態に応じて入力電流が変化す
るフォトカプラPC1 とで構成してある。
【0068】つまり、ダイオードブリッジDBの出力電
圧が変化すると、制御回路1のダイオードブリッジDB
の出力に接続される端子a,b間の電圧が変化し、トラ
ンジスタQ30の導通状態が変化する。従って、フォトカ
プラPC1 の出力トランジスタに流れる電流が変化して
コンデンサC14の充電電流が変化し、遅延時間設定部5
1の遅延時間の設定状態が変化する。
圧が変化すると、制御回路1のダイオードブリッジDB
の出力に接続される端子a,b間の電圧が変化し、トラ
ンジスタQ30の導通状態が変化する。従って、フォトカ
プラPC1 の出力トランジスタに流れる電流が変化して
コンデンサC14の充電電流が変化し、遅延時間設定部5
1の遅延時間の設定状態が変化する。
【0069】いま、電源電圧が高くなると、トランジス
タQ30でバイパスされる電流が増加し、フォトカプラP
C1 に入力される電流が減少する。このため、フォトカ
プラPC1 の出力電流が減少し、コンデンサC14の充電
時間が長くなる。従って、スイッチング素子S1 ,S4
及びスイッチング素子S2 ,S3 の同時オンの期間が短
くなり、負荷Zに供給される電力が減少する。これによ
り、電源電圧変動に応じて負荷Zに流れる電流を抑制で
きる。
タQ30でバイパスされる電流が増加し、フォトカプラP
C1 に入力される電流が減少する。このため、フォトカ
プラPC1 の出力電流が減少し、コンデンサC14の充電
時間が長くなる。従って、スイッチング素子S1 ,S4
及びスイッチング素子S2 ,S3 の同時オンの期間が短
くなり、負荷Zに供給される電力が減少する。これによ
り、電源電圧変動に応じて負荷Zに流れる電流を抑制で
きる。
【0070】なお、逆に電源電圧が低くなると、負荷Z
に供給される電力を増加させるように機能する。このよ
うに、電力変動防止回路8はフィードフォワードをかけ
ることにより、負荷Zに供給される電力を安定させるこ
とができ、例えば負荷Zが放電灯の場合には安定点灯さ
せることができる。 (実施例4)図10に本発明の他の実施例を示す。本実
施例では放電灯Laに流れるランプ電流を検出して、そ
のランプ電流に応じて放電灯Laに供給される電力を自
動調節するものである。
に供給される電力を増加させるように機能する。このよ
うに、電力変動防止回路8はフィードフォワードをかけ
ることにより、負荷Zに供給される電力を安定させるこ
とができ、例えば負荷Zが放電灯の場合には安定点灯さ
せることができる。 (実施例4)図10に本発明の他の実施例を示す。本実
施例では放電灯Laに流れるランプ電流を検出して、そ
のランプ電流に応じて放電灯Laに供給される電力を自
動調節するものである。
【0071】本実施例では、スイッチング素子S3 ,S
4 の直列回路と並列に、スイッチング素子S5 ,S6 を
接続し、インダクタL1 と放電灯Laとの直列回路をス
イッチング素子S1 ,S2 の接続点とスイッチング素子
S3 ,S4 の接続点との間に接続し、インダクタL1 と
放電灯Laとの接続点とスイッチング素子S5 ,S6の
接続点との間にコンデンサC2 を接続してある。そし
て、スイッチング素子S 4 のソース側にはランプ電流を
検出する電流検出抵抗R0 を接続してある。なお、スイ
ッチング素子S5 ,S6 はスイッチング素子S3 ,S4
の夫々と同期してオン,オフされ、インバータ装置の動
作は上述した実施例と何等変わりなく動作する。
4 の直列回路と並列に、スイッチング素子S5 ,S6 を
接続し、インダクタL1 と放電灯Laとの直列回路をス
イッチング素子S1 ,S2 の接続点とスイッチング素子
S3 ,S4 の接続点との間に接続し、インダクタL1 と
放電灯Laとの接続点とスイッチング素子S5 ,S6の
接続点との間にコンデンサC2 を接続してある。そし
て、スイッチング素子S 4 のソース側にはランプ電流を
検出する電流検出抵抗R0 を接続してある。なお、スイ
ッチング素子S5 ,S6 はスイッチング素子S3 ,S4
の夫々と同期してオン,オフされ、インバータ装置の動
作は上述した実施例と何等変わりなく動作する。
【0072】つまり、上述のように構成してあるのは、
放電灯Laの電流を確実に検出できるように、ランプ電
流の流路と、共振電流の流路とを分離したものである。
そして、検出抵抗R0 の検出出力に応じて、ランプ電流
が減少すれば、スイッチング素子S1 ,S4 及びスイッ
チング素子S2 ,S3 の同時オン期間を長くして、ラン
プ電流を増加させ、逆にランプ電流が増加すれば、スイ
ッチング素子S1 ,S4 及びスイッチング素子S2 ,S
3 の同時オン期間を短くして、ランプ電流を減少させる
ようにフィードバック制御をかけるようにすればよい。
放電灯Laの電流を確実に検出できるように、ランプ電
流の流路と、共振電流の流路とを分離したものである。
そして、検出抵抗R0 の検出出力に応じて、ランプ電流
が減少すれば、スイッチング素子S1 ,S4 及びスイッ
チング素子S2 ,S3 の同時オン期間を長くして、ラン
プ電流を増加させ、逆にランプ電流が増加すれば、スイ
ッチング素子S1 ,S4 及びスイッチング素子S2 ,S
3 の同時オン期間を短くして、ランプ電流を減少させる
ようにフィードバック制御をかけるようにすればよい。
【0073】(実施例5)図11は複数の放電灯Laを
点灯するインバータ装置を用いた放電灯点灯装置を示
す。つまり、スイッチング素子S1 ,S2 は夫々の放電
灯Laの放電灯点灯装置として兼用し、スイッチング素
子S3 ,S4 側に新たにスイッチング素子S 5 ,S6 を
並列に接続し、スイッチング素子S1 ,S2 の接続点と
スイッチング素子S3 ,S4 の接続点との間に第1の負
荷回路を接続し、スイッチング素子S 1 ,S2 の接続点
とスイッチング素子S5 ,S6 の接続点との間に第2の
負荷回路を接続したものである。そして、スイッチング
素子S5 ,S6 はスイッチング素子S3 ,S4 の夫々と
同期してオン,オフさせている。ここで、本実施例の場
合には、図12に示すようにスイッチング素子S1 ,S
2 のスイッチング周期を長くしてある。従って、本実施
例も実施例1の場合とほぼ同じように動作する。
点灯するインバータ装置を用いた放電灯点灯装置を示
す。つまり、スイッチング素子S1 ,S2 は夫々の放電
灯Laの放電灯点灯装置として兼用し、スイッチング素
子S3 ,S4 側に新たにスイッチング素子S 5 ,S6 を
並列に接続し、スイッチング素子S1 ,S2 の接続点と
スイッチング素子S3 ,S4 の接続点との間に第1の負
荷回路を接続し、スイッチング素子S 1 ,S2 の接続点
とスイッチング素子S5 ,S6 の接続点との間に第2の
負荷回路を接続したものである。そして、スイッチング
素子S5 ,S6 はスイッチング素子S3 ,S4 の夫々と
同期してオン,オフさせている。ここで、本実施例の場
合には、図12に示すようにスイッチング素子S1 ,S
2 のスイッチング周期を長くしてある。従って、本実施
例も実施例1の場合とほぼ同じように動作する。
【0074】このような構成とすれば、1組のスイッチ
ング素子の直列回路を追加することにより、多灯の放電
灯点灯装置を構成することができる。しかも、いずれか
の放電灯Laが不点状態になっても、他の放電灯Laの
点灯状態に影響を与えないという利点がある。なお、上
述の場合には2灯の場合について説明したが、3灯以上
の場合にも適用できる。
ング素子の直列回路を追加することにより、多灯の放電
灯点灯装置を構成することができる。しかも、いずれか
の放電灯Laが不点状態になっても、他の放電灯Laの
点灯状態に影響を与えないという利点がある。なお、上
述の場合には2灯の場合について説明したが、3灯以上
の場合にも適用できる。
【0075】(実施例6)実施例5と同様に複数の放電
灯Laを点灯するインバータ装置を用いた放電灯点灯装
置において、図13に示すように制御回路1でスイッチ
ング素子S3 〜S 6 を夫々個別に制御するようにしたも
のである。図14がその動作状態を示すもので、スイッ
チング素子S3 〜S6 のオン時点を異ならせて同時オン
しないようにしてある。このようにしても、複数の放電
灯Laを実施例1の場合と略同様の動作で点灯制御する
ことができる。
灯Laを点灯するインバータ装置を用いた放電灯点灯装
置において、図13に示すように制御回路1でスイッチ
ング素子S3 〜S 6 を夫々個別に制御するようにしたも
のである。図14がその動作状態を示すもので、スイッ
チング素子S3 〜S6 のオン時点を異ならせて同時オン
しないようにしてある。このようにしても、複数の放電
灯Laを実施例1の場合と略同様の動作で点灯制御する
ことができる。
【0076】図15は他の動作方法を示すもので、図1
4の場合とでは、スイッチング素子S1 に対応するスイ
ッチング素子S4 ,S6 及びスイッチング素子S2 に対
応するスイッチング素子S3 ,S5 を交互にオン,オフ
するようにした点が異なる。ところで、上述の説明で
は、スイッチング素子がFETである場合について説明
したが、バイポーラトランジスタやサイリスタにダイオ
ードを逆並列に接続したものを用いてもよい。また、直
流電源は、純粋な直流電源や、交流電源を整流平滑して
作成されるものなども含まれることは言うまでもない。
4の場合とでは、スイッチング素子S1 に対応するスイ
ッチング素子S4 ,S6 及びスイッチング素子S2 に対
応するスイッチング素子S3 ,S5 を交互にオン,オフ
するようにした点が異なる。ところで、上述の説明で
は、スイッチング素子がFETである場合について説明
したが、バイポーラトランジスタやサイリスタにダイオ
ードを逆並列に接続したものを用いてもよい。また、直
流電源は、純粋な直流電源や、交流電源を整流平滑して
作成されるものなども含まれることは言うまでもない。
【0077】
【発明の効果】本発明は上述のように、直流電源に並列
接続され同時にオンすることなくオンオフ動作する第1
及び第2のスイッチング素子を直列接続した第1の直列
回路と、直流電源に並列接続され同時にオンすることな
くオンオフ動作する第3及び第4のスイッチング素子を
直列接続した第2の直列回路と、少なくともLC直列共
振回路並びに負荷である放電灯からなり、第1及び第2
の直列回路のスイッチング素子の接続点間に接続される
負荷回路とを備え、第1のスイッチング素子の第1のス
イッチング周期と第2のスイッチング素子の第2のスイ
ッチング周期とを同一にし、第3のスイッチング素子の
第3のスイッチング周期と第4のスイッチング素子の第
4のスイッチング周期とを同一にするとともに、第1の
スイッチング素子の第1のスイッチング周期を第3のス
イッチング素子の第3のスイッチング周期に対して整数
倍として、第1のスイッチング周期と第3のスイッチン
グ周期とを異ならせ、第1の直列回路の第1及び第2の
スイッチング素子のオンオフのタイミングに対して、第
2の直列回路の第3及び第4のスイッチング素子のオン
オフのタイミングを可変制御する制御回路を設け、一方
の対角位置の第1及び第4のスイッチング素子と他方の
対角位置の第2及び第3のスイッチング素子との同時オ
ンする時間を変化させているので、例えば第1の直列回
路の第1及び第2のスイッチング周期を相対的に長く、
第2の直列回路の第3及び第4のスイッチング周期を相
対的に短くすれば、負荷に供給する交流出力の周波数は
低くなるが、第2の直列回路の短いスイッチング周期に
より高周波のパルス電圧が負荷回路のLC直列共振回路
に印加され、高周波パルスに対応するLC直列共振回路
のインダクタ及びコンデンサは第1の直列回路の長いス
イッチング周期に対するLC直列共振回路のインダクタ
及びコンデンサと比較して小さい部品で設計することが
可能となり、これらのLC直列共振回路を使用すること
でLC直列共振回路の両端に印加されるパルス状の高周
波電圧を低周波の交流電圧に変換して、第1及び第2の
直列回路のスイッチング周期を同一とする制御を行った
場合に比較して、第1の直列回路のスイッチング素子の
オン期間にLC直列共振回路に蓄積されるエネルギを負
荷である放電灯に供給することで、放電灯の出力を絞っ
たときの安定点灯が可能となって、放電灯の立ち消えを
防止することができる。
接続され同時にオンすることなくオンオフ動作する第1
及び第2のスイッチング素子を直列接続した第1の直列
回路と、直流電源に並列接続され同時にオンすることな
くオンオフ動作する第3及び第4のスイッチング素子を
直列接続した第2の直列回路と、少なくともLC直列共
振回路並びに負荷である放電灯からなり、第1及び第2
の直列回路のスイッチング素子の接続点間に接続される
負荷回路とを備え、第1のスイッチング素子の第1のス
イッチング周期と第2のスイッチング素子の第2のスイ
ッチング周期とを同一にし、第3のスイッチング素子の
第3のスイッチング周期と第4のスイッチング素子の第
4のスイッチング周期とを同一にするとともに、第1の
スイッチング素子の第1のスイッチング周期を第3のス
イッチング素子の第3のスイッチング周期に対して整数
倍として、第1のスイッチング周期と第3のスイッチン
グ周期とを異ならせ、第1の直列回路の第1及び第2の
スイッチング素子のオンオフのタイミングに対して、第
2の直列回路の第3及び第4のスイッチング素子のオン
オフのタイミングを可変制御する制御回路を設け、一方
の対角位置の第1及び第4のスイッチング素子と他方の
対角位置の第2及び第3のスイッチング素子との同時オ
ンする時間を変化させているので、例えば第1の直列回
路の第1及び第2のスイッチング周期を相対的に長く、
第2の直列回路の第3及び第4のスイッチング周期を相
対的に短くすれば、負荷に供給する交流出力の周波数は
低くなるが、第2の直列回路の短いスイッチング周期に
より高周波のパルス電圧が負荷回路のLC直列共振回路
に印加され、高周波パルスに対応するLC直列共振回路
のインダクタ及びコンデンサは第1の直列回路の長いス
イッチング周期に対するLC直列共振回路のインダクタ
及びコンデンサと比較して小さい部品で設計することが
可能となり、これらのLC直列共振回路を使用すること
でLC直列共振回路の両端に印加されるパルス状の高周
波電圧を低周波の交流電圧に変換して、第1及び第2の
直列回路のスイッチング周期を同一とする制御を行った
場合に比較して、第1の直列回路のスイッチング素子の
オン期間にLC直列共振回路に蓄積されるエネルギを負
荷である放電灯に供給することで、放電灯の出力を絞っ
たときの安定点灯が可能となって、放電灯の立ち消えを
防止することができる。
【0078】また、電源電圧変動を検出して、一方の直
列回路のスイッチング素子のオン,オフのタイミングに
対して、他方の直列回路のスイッチング素子のオン,オ
フのタイミングを調整して、負荷に供給される電力を一
定に制御すると、電源電圧変動による負荷への供給電力
の変動を防止することができる。さらに負荷電流を検出
して、一方の直列回路のスイッチング素子のオン,オフ
のタイミングに対して、他方の直列回路のスイッチング
素子のオン,オフのタイミングを調整して、負荷電流を
一定に制御すると、負荷に一定の電力を供給できる。
列回路のスイッチング素子のオン,オフのタイミングに
対して、他方の直列回路のスイッチング素子のオン,オ
フのタイミングを調整して、負荷に供給される電力を一
定に制御すると、電源電圧変動による負荷への供給電力
の変動を防止することができる。さらに負荷電流を検出
して、一方の直列回路のスイッチング素子のオン,オフ
のタイミングに対して、他方の直列回路のスイッチング
素子のオン,オフのタイミングを調整して、負荷電流を
一定に制御すると、負荷に一定の電力を供給できる。
【0079】さらにまた、他方の2つのスイッチング素
子からなる直列回路を複数設け、一方の直列回路のスイ
ッチング素子の接続点と夫々の他の直列回路の接続点と
の間に、少なくともLC直列共振回路と負荷である放電
灯からなる複数の負荷回路を夫々接続することにより、
複数の負荷を同時に駆動でき、しかも負荷に応じて他方
の2つのスイッチング素子からなる直列回路を追加する
だけで済むため、回路構成が簡単になる。
子からなる直列回路を複数設け、一方の直列回路のスイ
ッチング素子の接続点と夫々の他の直列回路の接続点と
の間に、少なくともLC直列共振回路と負荷である放電
灯からなる複数の負荷回路を夫々接続することにより、
複数の負荷を同時に駆動でき、しかも負荷に応じて他方
の2つのスイッチング素子からなる直列回路を追加する
だけで済むため、回路構成が簡単になる。
【0080】また、少なくとも放電灯の不点時にLC直
列共振回路の共振周波数よりも、スイッチング素子のス
イッチング周波数を高く設定し、放電灯の始動時に一方
の直列回路のスイッチング素子のオン,オフのタイミン
グに対して、他方の直列回路のスイッチング素子のオ
ン,オフのタイミングを180度ずれた位相から同位相
まで変化させて、放電灯を良好に予熱して始動点灯させ
ることができる。
列共振回路の共振周波数よりも、スイッチング素子のス
イッチング周波数を高く設定し、放電灯の始動時に一方
の直列回路のスイッチング素子のオン,オフのタイミン
グに対して、他方の直列回路のスイッチング素子のオ
ン,オフのタイミングを180度ずれた位相から同位相
まで変化させて、放電灯を良好に予熱して始動点灯させ
ることができる。
【図1】本発明の一実施例の回路図である。
【図2】フルブリッジ構成のインバータ装置の基本動作
の説明図である。
の説明図である。
【図3】スイッチング周波数を変えることなく、負荷へ
の供給電力を可変する方法を示す動作説明図である。
の供給電力を可変する方法を示す動作説明図である。
【図4】同上の動作説明図である。
【図5】スイッチング周波数を変えることなく、負荷へ
の供給電力を変化させる場合の動作説明図である。
の供給電力を変化させる場合の動作説明図である。
【図6】同上の制御回路の具体構成を示す回路図であ
る。
る。
【図7】同上の制御回路の動作説明図である。
【図8】他の実施例の回路図である。
【図9】電力変動防止回路を設けた実施例の制御回路の
具体回路図である。
具体回路図である。
【図10】負荷電流を一定制御する機能を備える実施例
の回路図である。
の回路図である。
【図11】複数の負荷を駆動する実施例の回路図であ
る。
る。
【図12】同上の動作説明図である。
【図13】複数の負荷を駆動する他の実施例の回路図で
ある。
ある。
【図14】同上の動作説明図である。
【図15】同上を異なる状態で動作させた場合の動作説
明図である。
明図である。
【図16】従来のハーフブリッジ構成のインバータ装置
の回路図である。
の回路図である。
【図17】同上の動作説明図である。
AC 交流電源 DB ダイオードブリッジ S1 〜S4 スイッチング素子 L1 インダクタ C2 コンデンサ Z 負荷 1 制御回路
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H05B 41/24 H05B 41/392
Claims (7)
- 【請求項1】 直流電源に並列接続され同時にオンする
ことなくオンオフ動作する第1及び第2のスイッチング
素子を直列接続した第1の直列回路と、直流電源に並列
接続され同時にオンすることなくオンオフ動作する第3
及び第4のスイッチング素子を直列接続した第2の直列
回路と、少なくともLC直列共振回路並びに負荷である
放電灯からなり、第1及び第2の直列回路のスイッチン
グ素子の接続点間に接続される負荷回路とを備え、第1
のスイッチング素子の第1のスイッチング周期と第2の
スイッチング素子の第2のスイッチング周期とを同一に
し、第3のスイッチング素子の第3のスイッチング周期
と第4のスイッチング素子の第4のスイッチング周期と
を同一にするとともに、第1のスイッチング素子の第1
のスイッチング周期を第3のスイッチング素子の第3の
スイッチング周期に対して整数倍として、第1のスイッ
チング周期と第3のスイッチング周期とを異ならせ、第
1の直列回路の第1及び第2のスイッチング素子のオン
オフのタイミングに対して、第2の直列回路の第3及び
第4のスイッチング素子のオンオフのタイミングを可変
制御する制御回路を設け、一方の対角位置の第1及び第
4のスイッチング素子と他方の対角位置の第2及び第3
のスイッチング素子との同時オンする時間を変化させて
なることを特徴とするインバータ装置。 - 【請求項2】 電源電圧変動を検出して、一方の直列回
路のスイッチング素子のオン,オフのタイミングに対し
て、他方の直列回路のスイッチング素子のオン,オフの
タイミングを調整して、負荷に供給される電力を一定に
制御して成ることを特徴とする請求項1記載のインバー
タ装置。 - 【請求項3】 負荷電流を検出して、一方の直列回路の
スイッチング素子のオン,オフのタイミングに対して、
他方の直列回路のスイッチング素子のオン,オフのタイ
ミングを調整して、負荷電流を一定に制御して成ること
を特徴とする請求項1記載のインバータ装置。 - 【請求項4】 他方の2つのスイッチング素子からなる
直列回路を複数設け、一方の直列回路のスイッチング素
子の接続点と夫々の他の直列回路の接続点との間に、少
なくともLC直列共振回路と負荷である放電灯からなる
複数の負荷回路を夫々接続して成ることを特徴とする請
求項1記載のインバータ装置。 - 【請求項5】 他方の直列回路の夫々のスイッチング素
子がすべて同時オンしないことを特徴とする請求項4記
載のインバータ装置。 - 【請求項6】 少なくとも放電灯の不点時にLC直列共
振回路の共振周波数よりも、スイッチング素子のスイッ
チング周波数を高く設定し、放電灯の始動時にスイッチ
ング素子のスイッチング周波数をLC直列共振回路の共
振周波数に近づけて成ることを特徴とする請求項1記載
のインバータ装置。 - 【請求項7】 少なくとも放電灯の不点時にLC直列共
振回路の共振周波数よりも、スイッチング素子のスイッ
チング周波数を高く設定し、放電灯の始動時に一方の直
列回路のスイッチング素子のオン,オフのタイミングに
対して、他方の直列回路のスイッチング素子のオン,オ
フのタイミングを180度ずれた位相から同位相まで変
化させて成ることを特徴とする請求項1記載のインバー
タ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25525992A JP3285230B2 (ja) | 1992-09-25 | 1992-09-25 | インバータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25525992A JP3285230B2 (ja) | 1992-09-25 | 1992-09-25 | インバータ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06111984A JPH06111984A (ja) | 1994-04-22 |
JP3285230B2 true JP3285230B2 (ja) | 2002-05-27 |
Family
ID=17276266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25525992A Expired - Fee Related JP3285230B2 (ja) | 1992-09-25 | 1992-09-25 | インバータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3285230B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5053395B2 (ja) | 2010-01-29 | 2012-10-17 | Tdkラムダ株式会社 | 放電灯点灯装置 |
-
1992
- 1992-09-25 JP JP25525992A patent/JP3285230B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06111984A (ja) | 1994-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5486993A (en) | Controlling apparatus for high frequency high voltage power source for corona discharge processing | |
US5434479A (en) | Full-bridge inverter for discharge lamp lighting device with varied transistor zero voltage period | |
JPS6013472A (ja) | 共振負荷を有する制御スイツチ電源回路 | |
JP3139534B2 (ja) | 共振型スイッチング電源装置 | |
JP2707465B2 (ja) | インバータ装置 | |
JPS63136969A (ja) | 共振形電力インバータ/コンバータを制御する回路 | |
JP3285230B2 (ja) | インバータ装置 | |
JP3285231B2 (ja) | 放電灯点灯装置 | |
JP4013846B2 (ja) | 位相制御装置 | |
JP3234301B2 (ja) | インバータ装置 | |
JPH06153515A (ja) | インバータ装置 | |
JP2742461B2 (ja) | インバータ装置 | |
JPH06151082A (ja) | 放電灯点灯装置 | |
JPH06111986A (ja) | インバータ装置 | |
JPH06153516A (ja) | インバータ装置 | |
JP3269460B2 (ja) | 圧電トランス駆動回路及び駆動方法 | |
JPH06165509A (ja) | インバータ装置 | |
JP3141925B2 (ja) | ブリッジ型インバ−タ装置 | |
JP3416065B2 (ja) | 半導体素子の駆動回路 | |
JPH06104092A (ja) | インバータ装置 | |
JPH06153514A (ja) | インバータ装置 | |
JP2878350B2 (ja) | 放電灯点灯装置 | |
JPH06153513A (ja) | インバータ装置 | |
JP2697857B2 (ja) | 放電灯点灯装置 | |
RU2079164C1 (ru) | Резонансный источник питания |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010522 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020219 |
|
LAPS | Cancellation because of no payment of annual fees |