JP3283050B2 - ビデオカメラ装置 - Google Patents
ビデオカメラ装置Info
- Publication number
- JP3283050B2 JP3283050B2 JP30125191A JP30125191A JP3283050B2 JP 3283050 B2 JP3283050 B2 JP 3283050B2 JP 30125191 A JP30125191 A JP 30125191A JP 30125191 A JP30125191 A JP 30125191A JP 3283050 B2 JP3283050 B2 JP 3283050B2
- Authority
- JP
- Japan
- Prior art keywords
- fpn
- circuit
- signal
- video camera
- dark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、撮像素子の固定パタ
ーンノイズを抑圧する回路を備えたビデオカメラ装置に
関する。
ーンノイズを抑圧する回路を備えたビデオカメラ装置に
関する。
【０００２】
【従来の技術】従来、光電変換機能と蓄積電荷の増幅，
読み出し及びリセット機能をもつ、静電誘導トランジス
タ（Static Induction Transistor ：ＳＩＴと略称され
ている）や電荷変調素子（Charge Modulation Device：
ＣＭＤと略称されている）などの内部増幅型光電変換素
子を単位画素として用いた撮像素子により画像を再生す
るビデオカメラ装置においては、撮像素子固有の固定パ
ターンノイズ（以下ＦＰＮと略称する）をキャンセルす
るために、フレームメモリ等の記憶手段を設け、該記憶
手段に各画素毎にＦＰＮを蓄積し、撮像素子の各画素か
ら得られた画像情報から、その画素に対応するＦＰＮを
減算して画像信号を得るようにしたＦＰＮ抑圧回路が必
要となる。
読み出し及びリセット機能をもつ、静電誘導トランジス
タ（Static Induction Transistor ：ＳＩＴと略称され
ている）や電荷変調素子（Charge Modulation Device：
ＣＭＤと略称されている）などの内部増幅型光電変換素
子を単位画素として用いた撮像素子により画像を再生す
るビデオカメラ装置においては、撮像素子固有の固定パ
ターンノイズ（以下ＦＰＮと略称する）をキャンセルす
るために、フレームメモリ等の記憶手段を設け、該記憶
手段に各画素毎にＦＰＮを蓄積し、撮像素子の各画素か
ら得られた画像情報から、その画素に対応するＦＰＮを
減算して画像信号を得るようにしたＦＰＮ抑圧回路が必
要となる。
【０００３】図６は、かかる内部増幅型撮像素子を用い
たビデオカメラ装置において用いられている従来のＦＰ
Ｎ抑圧回路の構成例のブロック構成図である。撮像素子
102から出力される画像信号は、プリアンプ103 で増幅
され、Ａ／Ｄ変換器104 によりデジタルデータに変換さ
れる。このデジタルデータは、撮像素子102 の前面に配
置した遮光フィルタ101 により光を遮断したとき、各画
素のもつ暗時ＦＰＮデータとなる。この際スイッチ105
をａ側に接続して、このＦＰＮデータをフレームメモリ
106 に順次記憶する。１フレーム期間の蓄積終了後、ス
イッチ105 をｂ側に接続し、遮光フィルタ101 の遮光を
解除すれば、遮光解除後にＡ／Ｄ変換器104 へ送られる
光電荷による画像信号はＡ／Ｄ変換されて、減算器107
によりフレームメモリ106 内に蓄積されているＦＰＮデ
ータと繰り返し減算処理され、ＦＰＮがキャンセルされ
たデータとしてＤ／Ａ変換器108 に入力され、Ｄ／Ａ変
換されて出力ビデオ信号として出力されるようになって
いる。
たビデオカメラ装置において用いられている従来のＦＰ
Ｎ抑圧回路の構成例のブロック構成図である。撮像素子
102から出力される画像信号は、プリアンプ103 で増幅
され、Ａ／Ｄ変換器104 によりデジタルデータに変換さ
れる。このデジタルデータは、撮像素子102 の前面に配
置した遮光フィルタ101 により光を遮断したとき、各画
素のもつ暗時ＦＰＮデータとなる。この際スイッチ105
をａ側に接続して、このＦＰＮデータをフレームメモリ
106 に順次記憶する。１フレーム期間の蓄積終了後、ス
イッチ105 をｂ側に接続し、遮光フィルタ101 の遮光を
解除すれば、遮光解除後にＡ／Ｄ変換器104 へ送られる
光電荷による画像信号はＡ／Ｄ変換されて、減算器107
によりフレームメモリ106 内に蓄積されているＦＰＮデ
ータと繰り返し減算処理され、ＦＰＮがキャンセルされ
たデータとしてＤ／Ａ変換器108 に入力され、Ｄ／Ａ変
換されて出力ビデオ信号として出力されるようになって
いる。
【０００４】
【発明が解決しようとする課題】ところで、かかるＦＰ
Ｎ抑圧回路を備えたビデオカメラ装置において、ハイゲ
イン切換回路を設けることがある。ハイゲイン切換回路
を設ける場合には、図７の（Ａ）に示すようにハイゲイ
ン切換回路111 をＡ／Ｄ変換器112 の前段に配置するこ
と、あるいは図７の（Ｂ）に示すようにＡ／Ｄ変換器11
2 及びＤ／Ａ変換器113 の後段に配置することが考えら
れるが、Ａ／Ｄ変換器112 及びＤ／Ａ変換器113 の後段
に配置してゲインを上げると、量子化ノイズも大きくな
る。一方、Ａ／Ｄ変換器112 の前段に配置してゲインを
上げると、量子化ノイズは変化しない。したがってハイ
ゲイン切換回路111 はＳ／Ｎの面から、Ａ／Ｄ変換器11
2 の前段に配置するのが好ましい。
Ｎ抑圧回路を備えたビデオカメラ装置において、ハイゲ
イン切換回路を設けることがある。ハイゲイン切換回路
を設ける場合には、図７の（Ａ）に示すようにハイゲイ
ン切換回路111 をＡ／Ｄ変換器112 の前段に配置するこ
と、あるいは図７の（Ｂ）に示すようにＡ／Ｄ変換器11
2 及びＤ／Ａ変換器113 の後段に配置することが考えら
れるが、Ａ／Ｄ変換器112 及びＤ／Ａ変換器113 の後段
に配置してゲインを上げると、量子化ノイズも大きくな
る。一方、Ａ／Ｄ変換器112 の前段に配置してゲインを
上げると、量子化ノイズは変化しない。したがってハイ
ゲイン切換回路111 はＳ／Ｎの面から、Ａ／Ｄ変換器11
2 の前段に配置するのが好ましい。
【０００５】しかしながらＡ／Ｄ変換器112 の前段にハ
イゲイン切換回路111 を挿入してゲインを切り換える
と、レベルダイヤが変わるため、Ａ／Ｄ変換器112 への
入力前の暗時ＦＰＮレベルも変わり、ＦＰＮ抑圧回路の
記憶手段の内容をリフレッシュする必要が生ずる。すな
わちＦＰＮキャンセル動作用スイッチを操作して、ＦＰ
Ｎ抑圧回路を再動作させる必要がある。また、電源投入
時においても、投入時のＦＰＮデータが、電源投入前の
ＦＰＮ抑圧回路に保持されているＦＰＮデータと変わっ
ている場合、あるいはＤＲＡＭなど電源を切るとデータ
がこわれてしまうメモリを使用した場合があるので、や
はりＦＰＮキャンセル動作用スイッチを操作してＦＰＮ
抑圧回路の再動作を行う必要がある。この場合の動作の
流れを、図８のフローチャートに示す。
イゲイン切換回路111 を挿入してゲインを切り換える
と、レベルダイヤが変わるため、Ａ／Ｄ変換器112 への
入力前の暗時ＦＰＮレベルも変わり、ＦＰＮ抑圧回路の
記憶手段の内容をリフレッシュする必要が生ずる。すな
わちＦＰＮキャンセル動作用スイッチを操作して、ＦＰ
Ｎ抑圧回路を再動作させる必要がある。また、電源投入
時においても、投入時のＦＰＮデータが、電源投入前の
ＦＰＮ抑圧回路に保持されているＦＰＮデータと変わっ
ている場合、あるいはＤＲＡＭなど電源を切るとデータ
がこわれてしまうメモリを使用した場合があるので、や
はりＦＰＮキャンセル動作用スイッチを操作してＦＰＮ
抑圧回路の再動作を行う必要がある。この場合の動作の
流れを、図８のフローチャートに示す。
【０００６】このように従来のＦＰＮ抑圧回路を有する
ビデオカメラ装置においては、Ａ／Ｄ変換前の暗時ＦＰ
Ｎレベルの変化を伴うカメラの機能等を切り換える手段
を備えている場合、その切換動作を行う都度、並びに電
源投入動作の都度、ＦＰＮキャンセル動作用スイッチを
操作させるという煩雑な操作を必要とし、このＦＰＮキ
ャンセル動作用スイッチの操作を忘れると、暗時ＦＰＮ
の抑圧が不十分な悪い画質のまま撮像が行われてしまう
という問題があった。
ビデオカメラ装置においては、Ａ／Ｄ変換前の暗時ＦＰ
Ｎレベルの変化を伴うカメラの機能等を切り換える手段
を備えている場合、その切換動作を行う都度、並びに電
源投入動作の都度、ＦＰＮキャンセル動作用スイッチを
操作させるという煩雑な操作を必要とし、このＦＰＮキ
ャンセル動作用スイッチの操作を忘れると、暗時ＦＰＮ
の抑圧が不十分な悪い画質のまま撮像が行われてしまう
という問題があった。
【０００７】本発明は、従来のＦＰＮ抑圧回路を備えた
ビデオカメラ装置における上記問題点を解消するために
なされたもので、機能変換切換動作の都度、ＦＰＮキャ
ンセル動作用スイッチの操作を必要としないようにした
ビデオカメラ装置を提供することを目的とする。
ビデオカメラ装置における上記問題点を解消するために
なされたもので、機能変換切換動作の都度、ＦＰＮキャ
ンセル動作用スイッチの操作を必要としないようにした
ビデオカメラ装置を提供することを目的とする。
【０００８】
【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、撮像素子の蓄積電荷をリセット
した直後又はリセットしながら、光電荷のない状態の暗
時信号を読み出して記憶手段に蓄積し、撮像素子から読
み出した撮像信号から前記記憶手段に蓄積した暗時信号
を抑圧するＦＰＮ抑圧回路を備えたビデオカメラ装置で
あって、前記暗時信号レベルの変化を伴うビデオカメラ
の動作，機能を変換する手段を備え、該変換手段の切換
動作に連動して、前記ＦＰＮ抑圧回路の記憶手段への暗
時信号の再入力動作を行わせるように構成するものであ
る。
決するため、本発明は、撮像素子の蓄積電荷をリセット
した直後又はリセットしながら、光電荷のない状態の暗
時信号を読み出して記憶手段に蓄積し、撮像素子から読
み出した撮像信号から前記記憶手段に蓄積した暗時信号
を抑圧するＦＰＮ抑圧回路を備えたビデオカメラ装置で
あって、前記暗時信号レベルの変化を伴うビデオカメラ
の動作，機能を変換する手段を備え、該変換手段の切換
動作に連動して、前記ＦＰＮ抑圧回路の記憶手段への暗
時信号の再入力動作を行わせるように構成するものであ
る。
【０００９】このように構成したビデオカメラ装置にお
いては、ビデオカメラの動作，機能を変換する手段の切
換動作により、入力信号レベルが変化し、暗時信号レベ
ルも変化するが、上記切換動作に連動して、ＦＰＮ抑圧
回路の記憶手段へ変動した新たな暗時信号が再入力され
る。したがって、切換動作に伴って、独立した別個の暗
時信号の再入力動作を行わせる必要がなくなる。
いては、ビデオカメラの動作，機能を変換する手段の切
換動作により、入力信号レベルが変化し、暗時信号レベ
ルも変化するが、上記切換動作に連動して、ＦＰＮ抑圧
回路の記憶手段へ変動した新たな暗時信号が再入力され
る。したがって、切換動作に伴って、独立した別個の暗
時信号の再入力動作を行わせる必要がなくなる。
【００１０】なお撮像素子の暗時信号の読み出しは、従
来と同様に撮像素子の前面に遮光フィルタを配置し、こ
の遮光フィルタで遮光状態にして撮像素子を読み出すよ
うにすることも考えられるが、遮光フィルタを用いた場
合、機械的機構を必要とし、また遮光フィルタの開閉速
度も高速にできないという問題があるので、本発明にお
いては、上記のように撮像素子の蓄積電荷をリセットし
た直後又はリセットしながら、光電荷のない状態の暗時
信号を読み出すものである。これにより、機械的機構を
必要とせず、暗時信号の読み出し動作の高速化が可能と
なる。
来と同様に撮像素子の前面に遮光フィルタを配置し、こ
の遮光フィルタで遮光状態にして撮像素子を読み出すよ
うにすることも考えられるが、遮光フィルタを用いた場
合、機械的機構を必要とし、また遮光フィルタの開閉速
度も高速にできないという問題があるので、本発明にお
いては、上記のように撮像素子の蓄積電荷をリセットし
た直後又はリセットしながら、光電荷のない状態の暗時
信号を読み出すものである。これにより、機械的機構を
必要とせず、暗時信号の読み出し動作の高速化が可能と
なる。
【００１１】
【実施例】次に実施例について説明する。図１は、本発
明に係るビデオカメラ装置の第１実施例を示すブロック
構成図である。この実施例は、ゲイン切換回路を備えた
ビデオカメラ装置に本発明を適用したものである。図に
おいて、１は内部増幅型光電変換素子を用いた固体撮像
素子、２は該固体撮像素子１の蓄積電荷のリセット回
路、３はプリアンプ、４はゲイン切換回路、５はＦＰＮ
キャンセラ、６はＦＰＮキャンセラ５のキャンセル動作
スタートパルスの発生回路である。７はゲイン切換スイ
ッチで、該切換スイッチ７はゲイン切換回路４と制御パ
ルス発生回路８へ切換信号（ＤＣ又はＧＮＤ）を印加す
るようになっている。９は電源ＯＮ信号発生回路で、10
は電源をＯＮしてから装置全体の電気的動作が安定する
まで電源ＯＮ信号を遅延させるタイマー回路である。11
は電源ＯＮ信号を受けて制御パルスを発生する制御パル
ス発生回路であり、12は前記制御パルス発生回路８，11
からの制御パルスを入力とするＯＲ回路で、その出力側
は前記リセット回路２及びＦＰＮキャンセル動作スター
トパルス発生回路６に接続され、それぞれ制御パルスを
印加できるようになっている。
明に係るビデオカメラ装置の第１実施例を示すブロック
構成図である。この実施例は、ゲイン切換回路を備えた
ビデオカメラ装置に本発明を適用したものである。図に
おいて、１は内部増幅型光電変換素子を用いた固体撮像
素子、２は該固体撮像素子１の蓄積電荷のリセット回
路、３はプリアンプ、４はゲイン切換回路、５はＦＰＮ
キャンセラ、６はＦＰＮキャンセラ５のキャンセル動作
スタートパルスの発生回路である。７はゲイン切換スイ
ッチで、該切換スイッチ７はゲイン切換回路４と制御パ
ルス発生回路８へ切換信号（ＤＣ又はＧＮＤ）を印加す
るようになっている。９は電源ＯＮ信号発生回路で、10
は電源をＯＮしてから装置全体の電気的動作が安定する
まで電源ＯＮ信号を遅延させるタイマー回路である。11
は電源ＯＮ信号を受けて制御パルスを発生する制御パル
ス発生回路であり、12は前記制御パルス発生回路８，11
からの制御パルスを入力とするＯＲ回路で、その出力側
は前記リセット回路２及びＦＰＮキャンセル動作スター
トパルス発生回路６に接続され、それぞれ制御パルスを
印加できるようになっている。
【００１２】次にこのように構成されたビデオカメラ装
置の動作について説明する。まず電源を投入すると、電
源ＯＮ信号発生回路９より電源ＯＮ信号が出力され、タ
イマー回路10で所定時間遅延させられたのち、制御パル
ス発生回路11に入力される。これにより発生した制御パ
ルスはＯＲ回路12を通して、リセット回路２及びＦＰＮ
キャンセル動作スタートパルス発生回路６に入力され、
固体撮像素子１の蓄積電荷がリセットされ光電荷のない
状態となると共に、暗時ＦＰＮ信号がＦＰＮキャンセラ
５に入力されメモリに保持される。次いでリセット状態
が解除されたのち、撮像素子１からの撮像信号はプリア
ンプ３，ゲイン切換回路４を通してＦＰＮキャンセラ５
に入り、ＦＰＮが減算されて抑圧された撮像信号が出力
される。したがって電源投入時に、それと連動してＦＰ
Ｎキャンセル動作が行われるので、別個にＦＰＮキャン
セル動作スイッチを設けて操作する必要がなくなる。
置の動作について説明する。まず電源を投入すると、電
源ＯＮ信号発生回路９より電源ＯＮ信号が出力され、タ
イマー回路10で所定時間遅延させられたのち、制御パル
ス発生回路11に入力される。これにより発生した制御パ
ルスはＯＲ回路12を通して、リセット回路２及びＦＰＮ
キャンセル動作スタートパルス発生回路６に入力され、
固体撮像素子１の蓄積電荷がリセットされ光電荷のない
状態となると共に、暗時ＦＰＮ信号がＦＰＮキャンセラ
５に入力されメモリに保持される。次いでリセット状態
が解除されたのち、撮像素子１からの撮像信号はプリア
ンプ３，ゲイン切換回路４を通してＦＰＮキャンセラ５
に入り、ＦＰＮが減算されて抑圧された撮像信号が出力
される。したがって電源投入時に、それと連動してＦＰ
Ｎキャンセル動作が行われるので、別個にＦＰＮキャン
セル動作スイッチを設けて操作する必要がなくなる。
【００１３】次にゲインを切り換えるため、切換スイッ
チ７を操作すると、ゲイン切換回路４のゲインが切り換
えられると共に、制御パルス発生回路８が駆動されて制
御パルスが発生する。この制御パルスはＯＲ回路12を経
て、リセット回路２とＦＰＮキャンセル動作スタートパ
ルス発生回路６に入力され、固体撮像素子１がリセット
されると共に、ＦＰＮキャンセラ５が再動作し、ゲイン
切換に伴って信号レベルが変えられた暗時ＦＰＮデータ
が、ＦＰＮキャンセラ５のメモリに入力される。これに
よりゲイン切換に応じて自動的に補正されたＦＰＮキャ
ンセラ５により、有効に暗時ＦＰＮが抑圧された撮像信
号が出力される。この第１実施例の以上の動作の流れ
を、図２のフローチャートに示す。
チ７を操作すると、ゲイン切換回路４のゲインが切り換
えられると共に、制御パルス発生回路８が駆動されて制
御パルスが発生する。この制御パルスはＯＲ回路12を経
て、リセット回路２とＦＰＮキャンセル動作スタートパ
ルス発生回路６に入力され、固体撮像素子１がリセット
されると共に、ＦＰＮキャンセラ５が再動作し、ゲイン
切換に伴って信号レベルが変えられた暗時ＦＰＮデータ
が、ＦＰＮキャンセラ５のメモリに入力される。これに
よりゲイン切換に応じて自動的に補正されたＦＰＮキャ
ンセラ５により、有効に暗時ＦＰＮが抑圧された撮像信
号が出力される。この第１実施例の以上の動作の流れ
を、図２のフローチャートに示す。
【００１４】図３は、本発明の第２実施例を示すブロッ
ク構成図である。この実施例は、プリニー機能をもたせ
たビデオカメラ装置に本発明を適用した実施例であり、
図１に示した第１実施例と同一又は同等の部材には同一
符号を付して示している。
ク構成図である。この実施例は、プリニー機能をもたせ
たビデオカメラ装置に本発明を適用した実施例であり、
図１に示した第１実施例と同一又は同等の部材には同一
符号を付して示している。
【００１５】一般にビデオカメラ装置において、ハイラ
イト撮像もできるように、Ａ／Ｄ変換器においてニー
（knee）をかけ、Ａ／Ｄ変換されたデジタル信号を伸長
する方式がある。すなわち例えば、図４の（Ａ）に示す
ように、Ａ／Ｄ変換器において定格信号レベルを100 ％
として９ビットを割り当て、200 ％までの信号しか通過
できないとき、カメラの出力信号のダイナミックレンジ
拡大のため、400 ％のハイライト部までの撮像信号をク
リップせずにＡ／Ｄ変換処理しようとする場合、Ａ／Ｄ
変換ビットを均等に信号に割り当てると、視覚的にノイ
ズの目立つ低信号部に量子化ノイズが目立つ。したがっ
て図４の（Ｂ）に示すように、信号レベルによってビッ
ト割り当てを変えるようにニーをかけて、ダイナミック
レンジを広げる。
イト撮像もできるように、Ａ／Ｄ変換器においてニー
（knee）をかけ、Ａ／Ｄ変換されたデジタル信号を伸長
する方式がある。すなわち例えば、図４の（Ａ）に示す
ように、Ａ／Ｄ変換器において定格信号レベルを100 ％
として９ビットを割り当て、200 ％までの信号しか通過
できないとき、カメラの出力信号のダイナミックレンジ
拡大のため、400 ％のハイライト部までの撮像信号をク
リップせずにＡ／Ｄ変換処理しようとする場合、Ａ／Ｄ
変換ビットを均等に信号に割り当てると、視覚的にノイ
ズの目立つ低信号部に量子化ノイズが目立つ。したがっ
て図４の（Ｂ）に示すように、信号レベルによってビッ
ト割り当てを変えるようにニーをかけて、ダイナミック
レンジを広げる。
【００１６】上記のように信号レベルの大きさによって
ビット割り当てを変えることをプリニー処理と称する
が、このニー処理によって低レベルの部分ではビット割
り当てを大きく、高レベルの部分ではビット割り当てを
小さくすると、Ａ／Ｄ変換後の信号が非直線信号とな
り、ＦＰＮキャンセラにおける暗時ＦＰＮ減算に誤差が
生ずるため、図４の（Ｃ）に示すように、ビット割り当
てが小さい部分のゲインを上げてリニア特性に戻す伸長
処理を行う。ここでＡ／Ｄ変換器が10ビットの場合、伸
長により11ビット相当のダイナミックレンジとなる。
ビット割り当てを変えることをプリニー処理と称する
が、このニー処理によって低レベルの部分ではビット割
り当てを大きく、高レベルの部分ではビット割り当てを
小さくすると、Ａ／Ｄ変換後の信号が非直線信号とな
り、ＦＰＮキャンセラにおける暗時ＦＰＮ減算に誤差が
生ずるため、図４の（Ｃ）に示すように、ビット割り当
てが小さい部分のゲインを上げてリニア特性に戻す伸長
処理を行う。ここでＡ／Ｄ変換器が10ビットの場合、伸
長により11ビット相当のダイナミックレンジとなる。
【００１７】つまり視覚的にノイズの目立つ低レベル信
号部に大きなビット割り当てを行い量子化ノイズを減少
させ、その分、高レベル信号部にはビット割り当てを小
さくし粗くする。このニー処理によって定格信号レベル
（100 ％）へのビット割り当てを変えないで、Ａ／Ｄ変
換器の通過信号レベルを大きくする（400 ％）ことがで
きる。
号部に大きなビット割り当てを行い量子化ノイズを減少
させ、その分、高レベル信号部にはビット割り当てを小
さくし粗くする。このニー処理によって定格信号レベル
（100 ％）へのビット割り当てを変えないで、Ａ／Ｄ変
換器の通過信号レベルを大きくする（400 ％）ことがで
きる。
【００１８】この図４の（Ａ）〜（Ｃ）からわかるよう
に、低レベル信号での量子化ノイズを同じにするために
は、ニー処理する場合は信号レベルを１／２にする必要
がある。このようにニー処理のため信号レベルを１／２
にすると、Ａ／Ｄ変換器への入力信号の暗時ＦＰＮレベ
ルが変化するので、ＦＰＮキャンセル動作をしなおさな
ければならない。
に、低レベル信号での量子化ノイズを同じにするために
は、ニー処理する場合は信号レベルを１／２にする必要
がある。このようにニー処理のため信号レベルを１／２
にすると、Ａ／Ｄ変換器への入力信号の暗時ＦＰＮレベ
ルが変化するので、ＦＰＮキャンセル動作をしなおさな
ければならない。
【００１９】上記図３に示す第２実施例は、このような
プリニー処理を行うビデオカメラ装置に本発明を適用し
たもので、15は入力信号レベルを１／２にするゲイン１
／２変換回路、16はゲイン切換スイッチで、前記ゲイン
１／２変換回路15の入力側がＡ端子に、出力側がＢ端子
に接続されている。17はＡ／Ｄ変換器で、該Ａ／Ｄ変換
器17のアナログ入力レベルの有効最大電圧及び最小電圧
を、それぞれＶrefT，ＶrefBとし、またコンパレータの
基準電圧群を発生するため、ＶrefTとＶrefB間の電圧を
ｎ分割すべくＶrefTとＶrefB間に直列状に接続されるｎ
個の抵抗群の中点（ｎ／２個）の電位をＶrefMとする
と、ＶrefMの切換スイッチ18のＡ端子にはＶrefTとＶ
refBとの中間電位ＶM 、Ｂ端子には（ＶM ＋ＶrefB）／
２の電位が印加されている。19はＡ／Ｄ変換器17でニー
処理されたデジタル信号を伸長する伸長回路であり、20
は伸長ＯＮ／ＯＦＦ切換スイッチで、伸長回路19の入力
側がＡ端子に、出力側がＢ端子に接続されている。21は
暗時ＦＰＮデータを記憶するためのメモリ、22は撮像信
号からメモリ21に記憶されているＦＰＮデータを減算す
るための減算器、23はＤ／Ａ変換器、24はＦＰＮキャン
セル動作を行うためのメモリ21のリフレッシュパルス発
生回路である。25はニーＯＮ／ＯＦＦ切換スイッチで、
Ａ端子はＶCCにＢ端子はＧＮＤに接続されており、ゲイ
ン切換スイッチ16，Ａ／ＤＶrefM切換スイッチ18，伸長
ＯＮ／ＯＦＦ切換スイッチ20に切換信号（ＤＣ又はＧＮ
Ｄ）を印加するようになっている。
プリニー処理を行うビデオカメラ装置に本発明を適用し
たもので、15は入力信号レベルを１／２にするゲイン１
／２変換回路、16はゲイン切換スイッチで、前記ゲイン
１／２変換回路15の入力側がＡ端子に、出力側がＢ端子
に接続されている。17はＡ／Ｄ変換器で、該Ａ／Ｄ変換
器17のアナログ入力レベルの有効最大電圧及び最小電圧
を、それぞれＶrefT，ＶrefBとし、またコンパレータの
基準電圧群を発生するため、ＶrefTとＶrefB間の電圧を
ｎ分割すべくＶrefTとＶrefB間に直列状に接続されるｎ
個の抵抗群の中点（ｎ／２個）の電位をＶrefMとする
と、ＶrefMの切換スイッチ18のＡ端子にはＶrefTとＶ
refBとの中間電位ＶM 、Ｂ端子には（ＶM ＋ＶrefB）／
２の電位が印加されている。19はＡ／Ｄ変換器17でニー
処理されたデジタル信号を伸長する伸長回路であり、20
は伸長ＯＮ／ＯＦＦ切換スイッチで、伸長回路19の入力
側がＡ端子に、出力側がＢ端子に接続されている。21は
暗時ＦＰＮデータを記憶するためのメモリ、22は撮像信
号からメモリ21に記憶されているＦＰＮデータを減算す
るための減算器、23はＤ／Ａ変換器、24はＦＰＮキャン
セル動作を行うためのメモリ21のリフレッシュパルス発
生回路である。25はニーＯＮ／ＯＦＦ切換スイッチで、
Ａ端子はＶCCにＢ端子はＧＮＤに接続されており、ゲイ
ン切換スイッチ16，Ａ／ＤＶrefM切換スイッチ18，伸長
ＯＮ／ＯＦＦ切換スイッチ20に切換信号（ＤＣ又はＧＮ
Ｄ）を印加するようになっている。
【００２０】次にこのように構成されているビデオカメ
ラ装置の動作について説明する。電源投入時の動作は第
１実施例と同様なので説明を省略し、ニーＯＮ／ＯＦＦ
切換スイッチ25を操作した場合の動作について説明す
る。ニー処理ＯＦＦモードの場合は、切換スイッチ16，
18，20，25は全てＡ側になっており、ニー処理ＯＮモー
ドとする場合には、ニーＯＮ／ＯＦＦ切換スイッチ25を
Ｂ側に切り換える。これにより該切換スイッチ25よりＧ
ＮＤ電位がゲイン切換スイッチ16，Ａ／ＤＶrefM切換ス
イッチ18及び伸長ＯＮ／ＯＦＦ切換スイッチ20に印加さ
れて、それぞれＢ端子に切り換えられる。また同時にＧ
ＮＤ電位が制御パルス発生回路８に印加されて、該制御
パルス発生回路８より制御パルスが発生し、ＯＲ回路12
を経てリセット回路２及びリフレッシュパルス発生回路
24に入力される。これにより固体撮像素子１がリセット
状態となりゲイン１／２変換回路15によりレベルが１／
２にされた暗時ＦＰＮデータがメモリ21に取り直され
る。
ラ装置の動作について説明する。電源投入時の動作は第
１実施例と同様なので説明を省略し、ニーＯＮ／ＯＦＦ
切換スイッチ25を操作した場合の動作について説明す
る。ニー処理ＯＦＦモードの場合は、切換スイッチ16，
18，20，25は全てＡ側になっており、ニー処理ＯＮモー
ドとする場合には、ニーＯＮ／ＯＦＦ切換スイッチ25を
Ｂ側に切り換える。これにより該切換スイッチ25よりＧ
ＮＤ電位がゲイン切換スイッチ16，Ａ／ＤＶrefM切換ス
イッチ18及び伸長ＯＮ／ＯＦＦ切換スイッチ20に印加さ
れて、それぞれＢ端子に切り換えられる。また同時にＧ
ＮＤ電位が制御パルス発生回路８に印加されて、該制御
パルス発生回路８より制御パルスが発生し、ＯＲ回路12
を経てリセット回路２及びリフレッシュパルス発生回路
24に入力される。これにより固体撮像素子１がリセット
状態となりゲイン１／２変換回路15によりレベルが１／
２にされた暗時ＦＰＮデータがメモリ21に取り直され
る。
【００２１】これによりニーＯＮ／ＯＦＦ切り換えに応
じて自動的にリフレッシュされて補正されたＦＰＮキャ
ンセラによって、適切に暗時ＦＰＮが抑圧された撮像信
号が出力される。この第２実施例の上記動作の流れを図
５のフローチャートに示す。
じて自動的にリフレッシュされて補正されたＦＰＮキャ
ンセラによって、適切に暗時ＦＰＮが抑圧された撮像信
号が出力される。この第２実施例の上記動作の流れを図
５のフローチャートに示す。
【００２２】
【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、ビデオカメラの動作，機能を変換する
手段の切換動作により、例えばＡ／Ｄ変換前の入力信号
レベルが変化するなどして、暗時信号レベルも変化する
場合であっても、上記切換動作に連動して、ＦＰＮ抑圧
回路の記憶手段へ変動した新たな暗時信号が自動的に再
入力されるので、独立した別個の暗時信号の再入力動作
を行わせる必要がなくなるという利点が得られる。また
撮像素子の暗時信号の読み出しは、撮像素子の蓄積電荷
のリセットした直後又はリセットしながら、光電荷のな
い状態で行うようにしているので、遮光用の機械的機構
を必要とせず、高速で暗時信号を読み出すことができる
等の利点が得られる。
本発明によれば、ビデオカメラの動作，機能を変換する
手段の切換動作により、例えばＡ／Ｄ変換前の入力信号
レベルが変化するなどして、暗時信号レベルも変化する
場合であっても、上記切換動作に連動して、ＦＰＮ抑圧
回路の記憶手段へ変動した新たな暗時信号が自動的に再
入力されるので、独立した別個の暗時信号の再入力動作
を行わせる必要がなくなるという利点が得られる。また
撮像素子の暗時信号の読み出しは、撮像素子の蓄積電荷
のリセットした直後又はリセットしながら、光電荷のな
い状態で行うようにしているので、遮光用の機械的機構
を必要とせず、高速で暗時信号を読み出すことができる
等の利点が得られる。
【図１】本発明に係るビデオカメラ装置の第１実施例を
示すブロック構成図である。
示すブロック構成図である。
【図２】第１実施例の動作の流れを示すフローチャート
である。
である。
【図３】第２実施例を示すブロック構成図である。
【図４】プリニー処理を説明するための入力信号と割り
当てビット数との関係を示す特性図である。
当てビット数との関係を示す特性図である。
【図５】第２実施例の動作の流れを示すフローチャート
である。
である。
【図６】一般的なＦＰＮ抑圧回路の構成例を示すブロッ
ク構成図である。
ク構成図である。
【図７】ハイゲイン回路を挿入付加する態様を示す図で
ある。
ある。
【図８】従来のハイゲイン回路を付加したビデオカメラ
装置における動作の流れを示すフローチャートである。
装置における動作の流れを示すフローチャートである。
１ 固体撮像素子 ２ リセット回路 ３ プリアンプ ４ ゲイン切換回路 ５ ＦＰＮキャンセラ ６ ＦＰＮキャンセル動作スタートパルスの発生回路 ７ ゲイン切換スイッチ ８ 制御パルス発生回路 ９ 電源ＯＮ信号発生回路 10 タイマー回路 11 制御パルス発生回路 12 ＯＲ回路 15 ゲイン１／２変換回路 16 ゲイン切換スイッチ 17 Ａ／Ｄ変換器 18 Ａ／ＤＶrefM切換スイッチ 19 伸長回路 20 伸長ＯＮ／ＯＦＦ切換スイッチ 21 メモリ 22 減算器 23 Ｄ／Ａ変換器 24 リフレッシュパルス発生回路 25 ニーＯＮ／ＯＦＦ切換スイッチ
Claims (1)
- 【請求項１】 撮像素子の蓄積電荷をリセットした直後
又はリセットしながら、光電荷のない状態の暗時信号を
読み出して記憶手段に蓄積し、撮像素子から読み出した
撮像信号から前記記憶手段に蓄積した暗時信号を抑圧す
る固定パターンノイズ抑圧回路を備えたビデオカメラ装
置であって、前記暗時信号レベルの変化を伴うビデオカ
メラの動作，機能を変換する手段を備え、該変換手段の
切換動作に連動して、前記固定パターンノイズ抑圧回路
の記憶手段への暗時信号の再入力動作を行わせるように
構成したことを特徴とするビデオカメラ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30125191A JP3283050B2 (ja) | 1991-10-22 | 1991-10-22 | ビデオカメラ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30125191A JP3283050B2 (ja) | 1991-10-22 | 1991-10-22 | ビデオカメラ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05115025A JPH05115025A (ja) | 1993-05-07 |
| JP3283050B2 true JP3283050B2 (ja) | 2002-05-20 |
Family
ID=17894586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30125191A Expired - Lifetime JP3283050B2 (ja) | 1991-10-22 | 1991-10-22 | ビデオカメラ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3283050B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4331553B2 (ja) | 2003-09-17 | 2009-09-16 | オリンパス株式会社 | 撮像装置 |
| JP5528094B2 (ja) * | 2008-12-24 | 2014-06-25 | 株式会社日立国際電気 | 撮像方法および撮像装置 |
-
1991
- 1991-10-22 JP JP30125191A patent/JP3283050B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05115025A (ja) | 1993-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5926214A (en) | Camera system and associated method for removing reset noise and fixed offset noise from the output of an active pixel array | |
| US7755690B2 (en) | Solid state image sensor with fixed pattern noise reduction | |
| US7280140B2 (en) | Image sensor reading during reset and reading on release from reset | |
| US6844896B2 (en) | Modification of column fixed pattern column noise in solid state image sensors | |
| US6818933B2 (en) | CMOS image sensors | |
| EP1351490B1 (en) | Image sensor with improved readout circuit | |
| US8085324B2 (en) | Solid-state imaging apparatus | |
| JP6245882B2 (ja) | 光電変換装置および撮像システム | |
| EP1324592A1 (en) | Image sensor with improved noise cancellation | |
| JP3283050B2 (ja) | ビデオカメラ装置 | |
| JP2004349907A (ja) | 固体撮像装置 | |
| JP2884185B2 (ja) | ビデオカメラ装置 | |
| US7372492B2 (en) | Image sensor having reset compensation block | |
| JP6896788B2 (ja) | 撮像装置、撮像方法、コンピュータプログラム及び記憶媒体 | |
| JP4229689B2 (ja) | 固体撮像装置 | |
| JPH0654262A (ja) | 高速度ビデオカメラにおける固定パターンノイズ抑圧方式 | |
| JPH06133185A (ja) | 固定パターンノイズ抑圧方式 | |
| JP3680458B2 (ja) | 固体撮像装置およびその駆動方法 | |
| JP3315137B2 (ja) | ビデオカメラ装置 | |
| JP3190328B2 (ja) | ビデオカメラ装置及びビデオカメラ装置における画像出力方法 | |
| JP6673310B2 (ja) | 撮像素子及び撮像装置 | |
| JP3540341B2 (ja) | 固体撮像素子の信号読み出し処理方式及びそれに用いる固体撮像素子 | |
| JP2977057B2 (ja) | 固体撮像素子の信号処理装置 | |
| JPH04306983A (ja) | 撮像信号処理回路 | |
| JP3312381B2 (ja) | 撮像装置および撮像方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090301 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090301 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100301 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110301 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110301 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120301 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120301 Year of fee payment: 10 |