JP3282195B2 - 交流電源装置の位相差検出回路 - Google Patents
交流電源装置の位相差検出回路Info
- Publication number
- JP3282195B2 JP3282195B2 JP29816691A JP29816691A JP3282195B2 JP 3282195 B2 JP3282195 B2 JP 3282195B2 JP 29816691 A JP29816691 A JP 29816691A JP 29816691 A JP29816691 A JP 29816691A JP 3282195 B2 JP3282195 B2 JP 3282195B2
- Authority
- JP
- Japan
- Prior art keywords
- phase difference
- signal
- power supply
- circuit
- zero cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measuring Phase Differences (AREA)
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
Description
【0001】
【産業上の利用分野】本発明は、交流電源装置の位相差
検出回路に関するものである。
検出回路に関するものである。
【0002】
【従来の技術】常時給電用の第1の交流電源と、非常時
給電用の第2の交流電源とを有し、各交流電源を同期さ
せて運転する交流電源装置としては交流無停電電源装置
がある。
給電用の第2の交流電源とを有し、各交流電源を同期さ
せて運転する交流電源装置としては交流無停電電源装置
がある。
【0003】このような交流電源装置において、各交流
電源を同期させて運転するためには、各交流電源間の位
相差を検出することが不可欠である。
電源を同期させて運転するためには、各交流電源間の位
相差を検出することが不可欠である。
【0004】上記のような交流電源装置の位相差検出回
路の従来例を図3により説明する。
路の従来例を図3により説明する。
【0005】図3において、1は常時給電用の第1の交
流電源、2は非常時給電用の第2の交流電源で、各交流
電源1,2の交流電源電圧の零クロス時において零クロ
ス信号を発生させる零クロス検出回路3,4と、この零
クロス信号によって各交流電源間の位相差に対応する期
間に位相差信号を作成して送出する論理回路5と、前記
位相差信号が入力されている期間のクロックパルス数を
カウントするカウンター6と、このクロックパルス数の
カウント値を監視して該カウント値が設定値以上の時に
位相差異常信号を送出する監視回路7とが設けられてい
る。
流電源、2は非常時給電用の第2の交流電源で、各交流
電源1,2の交流電源電圧の零クロス時において零クロ
ス信号を発生させる零クロス検出回路3,4と、この零
クロス信号によって各交流電源間の位相差に対応する期
間に位相差信号を作成して送出する論理回路5と、前記
位相差信号が入力されている期間のクロックパルス数を
カウントするカウンター6と、このクロックパルス数の
カウント値を監視して該カウント値が設定値以上の時に
位相差異常信号を送出する監視回路7とが設けられてい
る。
【0006】上記した従来の交流電源装置の位相差検出
回路の動作を図4のタイミングチャートにより説明す
る。
回路の動作を図4のタイミングチャートにより説明す
る。
【0007】図4の各波形に付した符号(a)〜(f)
は図3の回路図に付した点に対応するものである。
(a),(b)は前記零クロス検出回路3,4からの零
クロス信号波形で、第1の交流電源1に対応する零クロ
ス信号波形(a)と第2の交流電源2に対応する零クロ
ス信号(b)とは互いに逆位相になっている。(c)は
前記論理回路5中のANDゲート51からの出力波形
で、前記零クロス信号波形(a),(b)のAND出力
になっている。この出力(c)は積分回路52、インバ
ータ53を介してカウンター6のリセット端子Rおよび
監視回路7中のNANDゲート71の一方の端子に入力
されるとともに、直接前記NANDゲート71の他方の
端子にも入力される。従って、カウンター6のリセット
端子Rには位相差に対応する位相差信号(d)が入力さ
れ、この位相差信号(d)がLレベルの期間だけ前記カ
ウンター6によってクロックパルス発生器8からのクロ
ックパルス数がカウントされ、カウント値は監視回路7
中の判定器72に送出される。この判定器72は該カウ
ント値が設定値に達した時に監視回路7中のDフリップ
フロップ73のクロック入力端子CKに信号を送出す
る。このDフリップフロップ73は前記NANDゲート
71からの出力(e)がHレベルからLレベルになるこ
とによってクリアされているので、判定器72から信号
が送出されることによってそのQ出力がLレベルからH
レベルになり、位相差異常信号(f)として送出され
る。図4の場合は、時刻t0 においてDフリップフロッ
プ73がクリアされ、時刻t1 において判定器72から
Dフリップフロップ73のクロック入力端子CKに信号
が送出されている。そして、Dフリップフロップ73の
Q出力は前記信号によってHレベルになる。
は図3の回路図に付した点に対応するものである。
(a),(b)は前記零クロス検出回路3,4からの零
クロス信号波形で、第1の交流電源1に対応する零クロ
ス信号波形(a)と第2の交流電源2に対応する零クロ
ス信号(b)とは互いに逆位相になっている。(c)は
前記論理回路5中のANDゲート51からの出力波形
で、前記零クロス信号波形(a),(b)のAND出力
になっている。この出力(c)は積分回路52、インバ
ータ53を介してカウンター6のリセット端子Rおよび
監視回路7中のNANDゲート71の一方の端子に入力
されるとともに、直接前記NANDゲート71の他方の
端子にも入力される。従って、カウンター6のリセット
端子Rには位相差に対応する位相差信号(d)が入力さ
れ、この位相差信号(d)がLレベルの期間だけ前記カ
ウンター6によってクロックパルス発生器8からのクロ
ックパルス数がカウントされ、カウント値は監視回路7
中の判定器72に送出される。この判定器72は該カウ
ント値が設定値に達した時に監視回路7中のDフリップ
フロップ73のクロック入力端子CKに信号を送出す
る。このDフリップフロップ73は前記NANDゲート
71からの出力(e)がHレベルからLレベルになるこ
とによってクリアされているので、判定器72から信号
が送出されることによってそのQ出力がLレベルからH
レベルになり、位相差異常信号(f)として送出され
る。図4の場合は、時刻t0 においてDフリップフロッ
プ73がクリアされ、時刻t1 において判定器72から
Dフリップフロップ73のクロック入力端子CKに信号
が送出されている。そして、Dフリップフロップ73の
Q出力は前記信号によってHレベルになる。
【0008】
【発明が解決しようとする課題】上記のような従来の交
流電源装置の位相差検出回路では、Dフリップフロップ
73をクリアするための出力(e)によってDフリップ
フロップ73のQ出力が一旦HレベルからLレベルにな
るので、判定器72からDフリップフロップ73のクロ
ック入力端子CKに信号が送出されている時でも、位相
差異常信号が解除されたような作用をするという問題が
あった。
流電源装置の位相差検出回路では、Dフリップフロップ
73をクリアするための出力(e)によってDフリップ
フロップ73のQ出力が一旦HレベルからLレベルにな
るので、判定器72からDフリップフロップ73のクロ
ック入力端子CKに信号が送出されている時でも、位相
差異常信号が解除されたような作用をするという問題が
あった。
【0009】また、カウンター6によるカウント値が位
相差異常信号を送出するための設定値付近では、位相差
異常信号とDフリップフロップ73のクリアによるQ出
力のLレベルからHレベルへの変化とが接近して位相差
異常信号が不安定になるという問題があった。
相差異常信号を送出するための設定値付近では、位相差
異常信号とDフリップフロップ73のクリアによるQ出
力のLレベルからHレベルへの変化とが接近して位相差
異常信号が不安定になるという問題があった。
【0010】
【課題を解決するための手段】上記課題を解決するた
め、本発明は、常時給電用の第1の交流電源と、非常時
給電用の第2の交流電源とを有し、各交流電源間の位相
差を検出する交流電源装置の位相差検出回路において、
前記各交流電源の交流電源電圧の零クロス時において立
ち上がりまたは立ち下がる零クロス信号を発生させる2
つの零クロス検出回路と、前記2つの零クロス検出回路
からの零クロス信号の一方を遅延させてその立ち上がり
または立ち下がりの一方においてワンショット信号を送
出する遅延回路と、前記各零クロス信号によって各交流
電源間の位相差に対応する期間に位相差信号を作成して
送出する論理回路と、前記位相差信号とクロックパルス
が入力され、位相差信号が入力されている期間のクロッ
クパルス数をカウントするカウンターと、このクロック
パルス数のカウント値を監視して該カウント値が設定値
以上の時に位相差異常信号を送出する監視回路とを有
し、かつ前記監視回路に、前記位相差異常信号が送出さ
れるのをラッチするラッチ回路を設け、このラッチ回路
に前記遅延回路からのワンショット信号が入力されるこ
とによって前記位相差異常信号を送出する機能を設けた
ことを特徴とするものである。
め、本発明は、常時給電用の第1の交流電源と、非常時
給電用の第2の交流電源とを有し、各交流電源間の位相
差を検出する交流電源装置の位相差検出回路において、
前記各交流電源の交流電源電圧の零クロス時において立
ち上がりまたは立ち下がる零クロス信号を発生させる2
つの零クロス検出回路と、前記2つの零クロス検出回路
からの零クロス信号の一方を遅延させてその立ち上がり
または立ち下がりの一方においてワンショット信号を送
出する遅延回路と、前記各零クロス信号によって各交流
電源間の位相差に対応する期間に位相差信号を作成して
送出する論理回路と、前記位相差信号とクロックパルス
が入力され、位相差信号が入力されている期間のクロッ
クパルス数をカウントするカウンターと、このクロック
パルス数のカウント値を監視して該カウント値が設定値
以上の時に位相差異常信号を送出する監視回路とを有
し、かつ前記監視回路に、前記位相差異常信号が送出さ
れるのをラッチするラッチ回路を設け、このラッチ回路
に前記遅延回路からのワンショット信号が入力されるこ
とによって前記位相差異常信号を送出する機能を設けた
ことを特徴とするものである。
【0011】
【作用】従って、本発明は、位相差異常信号が送出され
るのをラッチするラッチ回路を設け、このラッチ回路に
遅延回路からのワンショット信号が入力されることによ
って位相差異常信号を送出するようにしているので、監
視回路内をクリアするための信号が位相差異常信号のよ
うに送出されることはない。
るのをラッチするラッチ回路を設け、このラッチ回路に
遅延回路からのワンショット信号が入力されることによ
って位相差異常信号を送出するようにしているので、監
視回路内をクリアするための信号が位相差異常信号のよ
うに送出されることはない。
【0012】また、位相差異常信号を送出するクロック
パルス数のカウント値の設定値にヒステリシスをもたせ
ているので、設定値付近で位相差異常信号が不安定にな
ることはない。
パルス数のカウント値の設定値にヒステリシスをもたせ
ているので、設定値付近で位相差異常信号が不安定にな
ることはない。
【0013】
【実施例】以下、実施例により説明する。図1は本発明
の交流電源装置の位相差検出回路の回路図で、図3と同
じ機能を有する部分には同じ符号を付して以下の説明を
省略する。
の交流電源装置の位相差検出回路の回路図で、図3と同
じ機能を有する部分には同じ符号を付して以下の説明を
省略する。
【0014】本発明の特徴は、第2の交流電源2の電圧
の零クロス時に零クロス検出回路4から送出される零ク
ロス信号を遅延回路9に入力し、この遅延回路9の出力
を監視回路7内のラッチ回路74に入力してDフリップ
フロップ73からの出力をこのラッチ回路74を介して
位相差異常信号として送出するようにしたものである。
の零クロス時に零クロス検出回路4から送出される零ク
ロス信号を遅延回路9に入力し、この遅延回路9の出力
を監視回路7内のラッチ回路74に入力してDフリップ
フロップ73からの出力をこのラッチ回路74を介して
位相差異常信号として送出するようにしたものである。
【0015】上記した本発明の交流電源装置の位相差検
出回路の動作を図2のタイミングチャートにより説明す
る。
出回路の動作を図2のタイミングチャートにより説明す
る。
【0016】図2の各波形に付した符号(a)〜(h)
は図1の回路図に付した点に対応し、(a)〜(f)は
図4の波形と同じである。図2の場合は、時刻t1 にお
いて判定器72からDフリップフロップ73のクロック
入力端子CKに信号が送出され、Dフリップフロップ7
3のQ出力はHレベルになるが、その出力(f)はその
まま位相差異常信号としては送出されない。すなわち、
該出力(f)はラッチ回路74のD端子に入力され、遅
延回路9からの出力(g)が時刻t2 においてラッチ回
路74のクロック入力端子CKに入力されることによっ
て前記D端子の入力信号がそのQ出力に信号(h)とし
て出力される。そして、この信号(h)がLレベルから
Hレベルに変化した時が位相差異常を表示するものであ
り、HレベルからLレベルに変化した時が正常に復帰し
たことを示す。従って該出力(h)がHレベルである間
は位相差異常信号が送出されていることになる。
は図1の回路図に付した点に対応し、(a)〜(f)は
図4の波形と同じである。図2の場合は、時刻t1 にお
いて判定器72からDフリップフロップ73のクロック
入力端子CKに信号が送出され、Dフリップフロップ7
3のQ出力はHレベルになるが、その出力(f)はその
まま位相差異常信号としては送出されない。すなわち、
該出力(f)はラッチ回路74のD端子に入力され、遅
延回路9からの出力(g)が時刻t2 においてラッチ回
路74のクロック入力端子CKに入力されることによっ
て前記D端子の入力信号がそのQ出力に信号(h)とし
て出力される。そして、この信号(h)がLレベルから
Hレベルに変化した時が位相差異常を表示するものであ
り、HレベルからLレベルに変化した時が正常に復帰し
たことを示す。従って該出力(h)がHレベルである間
は位相差異常信号が送出されていることになる。
【0017】通常は、このような位相差異常が生じる
と、第1、第2の交流電源間で位相差異常を打ち消すよ
うな作用をし、続くサイクルで出力(h)はHレベルか
らLレベルに変化するようになる。そこで、前記出力
(h)を判定器72に入力してその設定値にヒステリシ
スをもたせることによって位相差異常信号の送出が不安
定になるのを防止している。
と、第1、第2の交流電源間で位相差異常を打ち消すよ
うな作用をし、続くサイクルで出力(h)はHレベルか
らLレベルに変化するようになる。そこで、前記出力
(h)を判定器72に入力してその設定値にヒステリシ
スをもたせることによって位相差異常信号の送出が不安
定になるのを防止している。
【0018】前記実施例では、論理回路5中にANDゲ
ート51を用いて第1、第2の交流電源1,2の1サイ
クルごとに各零クロス検出回路3,4を動作させていた
が、ANDゲート51に代えてEX−OR回路を用いる
ことによって半サイクルごとに各零クロス検出回路3,
4を動作させることもできる。
ート51を用いて第1、第2の交流電源1,2の1サイ
クルごとに各零クロス検出回路3,4を動作させていた
が、ANDゲート51に代えてEX−OR回路を用いる
ことによって半サイクルごとに各零クロス検出回路3,
4を動作させることもできる。
【0019】
【発明の効果】上記したとおりであるから、本発明は位
相差異常信号を安定に送出することができ、第1、第2
の交流電源間の同期運転を容易に行うことができる。
相差異常信号を安定に送出することができ、第1、第2
の交流電源間の同期運転を容易に行うことができる。
【図1】本発明の交流電源装置の位相差検出回路の回路
図である。
図である。
【図2】同上回路のタイミングチャートである。
【図3】従来の交流電源装置の位相差検出回路の回路図
である。
である。
【図4】同上回路のタイミングチャートである。
3 零クロス検出回路 4 零クロス検出回路 5 論理回路 6 カウンター 7 監視回路 9 遅延回路
Claims (2)
- 【請求項1】 常時給電用の第1の交流電源と、非常時
給電用の第2の交流電源とを有し、各交流電源間の位相
差を検出する交流電源装置の位相差検出回路において、
前記各交流電源の交流電源電圧の零クロス時において立
ち上がりまたは立ち下がる零クロス信号を発生させる2
つの零クロス検出回路と、前記2つの零クロス検出回路
からの零クロス信号の一方を遅延させてその立ち上がり
または立ち下がりの一方においてワンショット信号を送
出する遅延回路と、前記各零クロス信号によって各交流
電源間の位相差に対応する期間に位相差信号を作成して
送出する論理回路と、前記位相差信号とクロックパルス
が入力され、位相差信号が入力されている期間のクロッ
クパルス数をカウントするカウンターと、このクロック
パルス数のカウント値を監視して該カウント値が設定値
以上の時に位相差異常信号を送出する監視回路とを有
し、かつ前記監視回路に、前記位相差異常信号が送出さ
れるのをラッチするラッチ回路を設け、このラッチ回路
に前記遅延回路からのワンショット信号が入力されるこ
とによって前記位相差異常信号を送出する機能を設けた
ことを特徴とする交流電源装置の位相差検出回路。 - 【請求項2】 位相差異常信号を送出するクロックパル
ス数のカウント値の設定値にヒステリシスをもたせてい
ることを特徴とする請求項第1項記載の交流電源装置の
位相差検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29816691A JP3282195B2 (ja) | 1991-10-17 | 1991-10-17 | 交流電源装置の位相差検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29816691A JP3282195B2 (ja) | 1991-10-17 | 1991-10-17 | 交流電源装置の位相差検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05111166A JPH05111166A (ja) | 1993-04-30 |
JP3282195B2 true JP3282195B2 (ja) | 2002-05-13 |
Family
ID=17856056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29816691A Expired - Fee Related JP3282195B2 (ja) | 1991-10-17 | 1991-10-17 | 交流電源装置の位相差検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3282195B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3266088B2 (ja) * | 1998-01-13 | 2002-03-18 | 株式会社豊田自動織機 | 非接触給電装置 |
CN108037363B (zh) * | 2018-01-30 | 2023-08-01 | 吉林省广播电视研究所(吉林省新闻出版***科技信息中心) | 一种电子信号相位差测量装置及方法 |
-
1991
- 1991-10-17 JP JP29816691A patent/JP3282195B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05111166A (ja) | 1993-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6262549B1 (en) | Fan speed pulse filter for a PWM fan | |
EP1237282B1 (en) | Circuit for the detection of clock signal period abnormalities | |
WO2008027893A2 (en) | Single wire synchronization circuitry for power converters | |
US4329652A (en) | Apparatus for synchronization control of a plurality of inverters | |
US4527080A (en) | Digital phase and frequency comparator circuit | |
US6008671A (en) | Clock signal monitoring apparatus | |
JP3282195B2 (ja) | 交流電源装置の位相差検出回路 | |
JPH08265308A (ja) | 双方向同時通信方法とその通信装置およびその通信方法を用いたプログラマブルコントローラ | |
JPH01205237A (ja) | 同期機能不全検出 | |
JP3164904B2 (ja) | 入力信号断検出方式 | |
JPH06204993A (ja) | クロック断検出回路 | |
JP2604644B2 (ja) | クロック装置の外部マスタークロック異常検出回路 | |
US5057963A (en) | Opposite phase detecting device for alternating current electrical equipment | |
JP2000138588A (ja) | パルス幅信号変換回路 | |
KR100214550B1 (ko) | 데이타 전송 유무 판별 회로 | |
JPH06140928A (ja) | ドリフト検出回路 | |
KR100369330B1 (ko) | 동기 회로 안정화 구동 장치 | |
KR900005307Y1 (ko) | 주파수 변화 감지회로 | |
KR100241059B1 (ko) | 비동기 데이터 전송회로 및 그 전송방법 | |
KR0120029Y1 (ko) | 오신호 감지회로 | |
JP2679481B2 (ja) | 自走式同期回路 | |
JPS6188318A (ja) | マイクロコンピユ−タの時計機能 | |
JPH02241111A (ja) | 信号断検出回路 | |
JPH0766720A (ja) | 位相固定型クロック分周回路 | |
JPH0318773B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |