JP3278581B2 - ビタービ復号化方法及びその回路 - Google Patents
ビタービ復号化方法及びその回路Info
- Publication number
- JP3278581B2 JP3278581B2 JP28708096A JP28708096A JP3278581B2 JP 3278581 B2 JP3278581 B2 JP 3278581B2 JP 28708096 A JP28708096 A JP 28708096A JP 28708096 A JP28708096 A JP 28708096A JP 3278581 B2 JP3278581 B2 JP 3278581B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- decoded data
- positive
- decoded
- negative peak
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6331—Error control coding in combination with equalisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【０００１】
【発明が属する技術分野】本発明はビタービ復号化回路
及びその方法に係り、特に高速度、高密度記録再生に適
用されるハードウェアの簡単なデジタル情報のビタービ
復号化回路及びその方法に関する。
及びその方法に係り、特に高速度、高密度記録再生に適
用されるハードウェアの簡単なデジタル情報のビタービ
復号化回路及びその方法に関する。
【０００２】
【従来の技術】最近、アナログ映像及び音声信号をデジ
タル信号に変換した後ソース符号化及びチャンネル符号
化して磁気記録媒体に記録し、磁気記録媒体に記録され
た信号をチャンネル復号化及びソース復号化して再生す
るデジタル方式の記録再生装置が普及されている。
タル信号に変換した後ソース符号化及びチャンネル符号
化して磁気記録媒体に記録し、磁気記録媒体に記録され
た信号をチャンネル復号化及びソース復号化して再生す
るデジタル方式の記録再生装置が普及されている。
【０００３】図１はデジタル記録再生装置の信号処理シ
ステムのブロック図である。図１において、アナログ映
像信号及び音声信号は各々第１及び第２Ａ／Ｄ変換器１
１０、１２０を通してデジタル信号に変換され、映像デ
ータは映像データ符号化部１３０で高能率符号化処理に
よりデータ量を圧縮してエラー訂正符号化部１４０に出
力する。エラー訂正符号化部１４０では映像データ符号
化部１３０から出力される映像データと第２Ａ／Ｄ変換
器１２０を通して入力される音声データと合成し、エラ
ー訂正用の符号、例えばＲＳ（リード ソロモン）コー
ドを用いてデータにパリティを付加して記録符号化部１
５０に出力する。この記録符号化部１５０の内部構成は
図２に示されている。
ステムのブロック図である。図１において、アナログ映
像信号及び音声信号は各々第１及び第２Ａ／Ｄ変換器１
１０、１２０を通してデジタル信号に変換され、映像デ
ータは映像データ符号化部１３０で高能率符号化処理に
よりデータ量を圧縮してエラー訂正符号化部１４０に出
力する。エラー訂正符号化部１４０では映像データ符号
化部１３０から出力される映像データと第２Ａ／Ｄ変換
器１２０を通して入力される音声データと合成し、エラ
ー訂正用の符号、例えばＲＳ（リード ソロモン）コー
ドを用いてデータにパリティを付加して記録符号化部１
５０に出力する。この記録符号化部１５０の内部構成は
図２に示されている。
【０００４】図２に示されたチャンネル変調器１５１は
図１に示されたエラー訂正符号化部１４０から出力され
るエラー訂正符号化されたデータを変調する。例えば、
８−ｔｏ−１４変調方式または２４−ｔｏ−２５変調方
式を利用する。プリコーダ１５２はチャンネル変調され
たデータをＮＲＺＩ（ノンリターン ツー ゼロ）コー
ドで変換する。記録補償回路１５３は記録等化器を含
み、記録劣化特性を補償するためＮＲＺＩコードを等化
処理して図１に示された記録アンプ１６０に出力する。
ここで、記録等化器は記録補償回路１５３に含まれるこ
ともでき、含まれないこともできる。
図１に示されたエラー訂正符号化部１４０から出力され
るエラー訂正符号化されたデータを変調する。例えば、
８−ｔｏ−１４変調方式または２４−ｔｏ−２５変調方
式を利用する。プリコーダ１５２はチャンネル変調され
たデータをＮＲＺＩ（ノンリターン ツー ゼロ）コー
ドで変換する。記録補償回路１５３は記録等化器を含
み、記録劣化特性を補償するためＮＲＺＩコードを等化
処理して図１に示された記録アンプ１６０に出力する。
ここで、記録等化器は記録補償回路１５３に含まれるこ
ともでき、含まれないこともできる。
【０００５】記録アンプ１６０では記録符号化部１５０
の出力信号を増幅し、増幅された信号を記録用の磁気ヘ
ッドＨＤ１により磁気テープＴに記録する。磁器テープ
Ｔ上に記録された信号を再生用の磁気ヘッドＨＤ２によ
り読出して読出された信号を再生アンプ２１０で増幅
し、この増幅された信号をデータ検出部２２０で映像及
び音声データで検出する。再生用の等化器を有するデー
タ検出部２２０の内部構成は図３に示されている。
の出力信号を増幅し、増幅された信号を記録用の磁気ヘ
ッドＨＤ１により磁気テープＴに記録する。磁器テープ
Ｔ上に記録された信号を再生用の磁気ヘッドＨＤ２によ
り読出して読出された信号を再生アンプ２１０で増幅
し、この増幅された信号をデータ検出部２２０で映像及
び音声データで検出する。再生用の等化器を有するデー
タ検出部２２０の内部構成は図３に示されている。
【０００６】図３に示されたＡＧＣアンプ２２１は図１
に示された再生アンプ２１０から増幅された信号の振幅
を調節する。低域フィルター２２２はＡＧＣアンプ２２
１から出力される信号に重なった高周波成分のノイズを
除去するためＡＧＣアンプ２２１の出力信号を低域フィ
ルタリングする。Ａ／Ｄ変換器２２３は低域フィルタリ
ングされた信号をデジタルデータに変換する。等化器２
２４はデジタルデータの波形歪曲及びレベル歪曲を補償
した後ビタービ復号化回路２２６に出力する。タイミン
グ検出器２２５では等化器２２４から等化された出力信
号の所定の周波数を検出して内在されたＰＬＬ（図示せ
ず）回路を用いて再生信号のタイミングを検出してＡ／
Ｄ変換器２２３のサンプリングクロックと各部の駆動ク
ロック（図示せず）とを出力する。ビタービ復号化回路
２２６では等化されたデータをビタービ復号化する。チ
ャンネル復調器２２７はビタービ復号化されたデータの
変調時使用された変調方法に基づき復調し、図１に示さ
れたエラー訂正復号化部２３０に出力する。
に示された再生アンプ２１０から増幅された信号の振幅
を調節する。低域フィルター２２２はＡＧＣアンプ２２
１から出力される信号に重なった高周波成分のノイズを
除去するためＡＧＣアンプ２２１の出力信号を低域フィ
ルタリングする。Ａ／Ｄ変換器２２３は低域フィルタリ
ングされた信号をデジタルデータに変換する。等化器２
２４はデジタルデータの波形歪曲及びレベル歪曲を補償
した後ビタービ復号化回路２２６に出力する。タイミン
グ検出器２２５では等化器２２４から等化された出力信
号の所定の周波数を検出して内在されたＰＬＬ（図示せ
ず）回路を用いて再生信号のタイミングを検出してＡ／
Ｄ変換器２２３のサンプリングクロックと各部の駆動ク
ロック（図示せず）とを出力する。ビタービ復号化回路
２２６では等化されたデータをビタービ復号化する。チ
ャンネル復調器２２７はビタービ復号化されたデータの
変調時使用された変調方法に基づき復調し、図１に示さ
れたエラー訂正復号化部２３０に出力する。
【０００７】エラー訂正復号化部２３０ではデータ検出
部２２０から出力される映像及び音声データのエラーを
訂正した後映像データ復号化部２４０で映像データを復
号化し、第１Ｄ／Ａ変換器２５０を通して映像信号を復
元する。音声データは第２Ｄ／Ａ変換器２６０を通して
音声信号を復元する。一方、既存の記録再生系の特性を
大幅には変化させず、信号処理により記録密度を高める
方式であって、ビタービ復号化処理を含むＰＲＭＬ（Pa
rtial Response Maximum Likelihood)関連技術が発展さ
れ、多くの具体化回路が提案されている。
部２２０から出力される映像及び音声データのエラーを
訂正した後映像データ復号化部２４０で映像データを復
号化し、第１Ｄ／Ａ変換器２５０を通して映像信号を復
元する。音声データは第２Ｄ／Ａ変換器２６０を通して
音声信号を復元する。一方、既存の記録再生系の特性を
大幅には変化させず、信号処理により記録密度を高める
方式であって、ビタービ復号化処理を含むＰＲＭＬ（Pa
rtial Response Maximum Likelihood)関連技術が発展さ
れ、多くの具体化回路が提案されている。
【０００８】状態数２値のＮＲＺＩ符号を利用するビタ
ービ復号化の適用例は図４（Ａ）に示されている。図４
（Ａ）に示されたプリコーダ１５２とビタービ復号化回
路２２６は図２及び図３に示されたプリコーダとビター
ビ復号化回路と同一な部材番号を与える。図４（Ａ）に
おいて、プリコーダ１５２は１つの遅延素子１１と、排
他的ＯＲゲートよりなる‘モジュロ−２’加算回路１２
で構成され、入力データをＮＲＺＩコードい変換する。
このプリコーダ１５２をＩＴプリコーダまたはＰＲ
（１、−１）形システムと称する。
ービ復号化の適用例は図４（Ａ）に示されている。図４
（Ａ）に示されたプリコーダ１５２とビタービ復号化回
路２２６は図２及び図３に示されたプリコーダとビター
ビ復号化回路と同一な部材番号を与える。図４（Ａ）に
おいて、プリコーダ１５２は１つの遅延素子１１と、排
他的ＯＲゲートよりなる‘モジュロ−２’加算回路１２
で構成され、入力データをＮＲＺＩコードい変換する。
このプリコーダ１５２をＩＴプリコーダまたはＰＲ
（１、−１）形システムと称する。
【０００９】磁気記録再生チャンネル２００の特性は微
分特性（１−Ｄ）を有する。加算器２０１でノイズｎk
が重なったチャンネル出力ｙk は式（１）で定義され、
このチャンネル出力ｙk がビタービ復号化回路２２６に
入力され復号化された出力ｃ k を得る。 ［式１］ ｙk ＝ｚk ＋ｎk ｉｆ ｎk ＝０、ｙk ＝ｚk 図４（Ａ）に示されたａk は時刻ｋでの入力データ（−
１と１との２値符号化情報）であり、Ｄは１ビット遅延
を示した遅延演算子、ｂk はプリコーダ１５２の時刻ｋ
での出力データであり、ｚk は時刻ｋでの理想的な磁気
記録再生チャンネル２００の出力データ（重畳ノイズｎ
k ＝０）であり、（１−Ｄ）は磁気記録再生チャンネル
２００の微分特性であり、ｎk は時刻ｋでの受信端子の
入力信号であり、ｃk は時刻ｋでの復号化されたデータ
である。
分特性（１−Ｄ）を有する。加算器２０１でノイズｎk
が重なったチャンネル出力ｙk は式（１）で定義され、
このチャンネル出力ｙk がビタービ復号化回路２２６に
入力され復号化された出力ｃ k を得る。 ［式１］ ｙk ＝ｚk ＋ｎk ｉｆ ｎk ＝０、ｙk ＝ｚk 図４（Ａ）に示されたａk は時刻ｋでの入力データ（−
１と１との２値符号化情報）であり、Ｄは１ビット遅延
を示した遅延演算子、ｂk はプリコーダ１５２の時刻ｋ
での出力データであり、ｚk は時刻ｋでの理想的な磁気
記録再生チャンネル２００の出力データ（重畳ノイズｎ
k ＝０）であり、（１−Ｄ）は磁気記録再生チャンネル
２００の微分特性であり、ｎk は時刻ｋでの受信端子の
入力信号であり、ｃk は時刻ｋでの復号化されたデータ
である。
【００１０】図４（Ｂ）はプリコーダ１５２の状態図で
あって、矢印ラインは何れの１つの状態から他の状態へ
の（またはその自体）各々許容される推移（トランジシ
ョン）を示す。図４（Ｂ）に示されたＳはプリコーダの
状態値である。一方、時刻ｋでのデータａk （−１また
は＋１）をプリコーダ１５２に入力した場合、その出力
ｂk 及びチャンネル出力ｙk が出力され、そのチャンネ
ル出力ｙk に基づき復号化されたデータを得るまでのプ
ロセスを整理したテーブルは図５（Ａ）に示されてい
る。
あって、矢印ラインは何れの１つの状態から他の状態へ
の（またはその自体）各々許容される推移（トランジシ
ョン）を示す。図４（Ｂ）に示されたＳはプリコーダの
状態値である。一方、時刻ｋでのデータａk （−１また
は＋１）をプリコーダ１５２に入力した場合、その出力
ｂk 及びチャンネル出力ｙk が出力され、そのチャンネ
ル出力ｙk に基づき復号化されたデータを得るまでのプ
ロセスを整理したテーブルは図５（Ａ）に示されてい
る。
【００１１】また、図５（Ｂ）はチャンネルにノイズが
重ならない場合のビタービデコーダの受信端子に入力さ
れるチャンネル出力ｙk を図式化しており、図５（Ｃ）
はこのｙk の状態推移を示すトレリス線図である。一
方、図３では、等化器２２４の出力信号と重畳ノイズが
ビタービ復号化回路２２６に入力される。
重ならない場合のビタービデコーダの受信端子に入力さ
れるチャンネル出力ｙk を図式化しており、図５（Ｃ）
はこのｙk の状態推移を示すトレリス線図である。一
方、図３では、等化器２２４の出力信号と重畳ノイズが
ビタービ復号化回路２２６に入力される。
【００１２】ここで、主なノイズ発生原因はテープ粒子
性、ヘッドインピーダンス及び再生アンプの初期バイア
ス抵抗等によるものである。従って、再生用ヘッドＨＤ
２、再生アンプ２１０、等化器２２４等、ビタービ復号
化回路２２６の入力で到達するまで様々のプロセッサを
経由するのでその入力信号スペクトルも、重畳ノイズス
ペクトルも変化されている。
性、ヘッドインピーダンス及び再生アンプの初期バイア
ス抵抗等によるものである。従って、再生用ヘッドＨＤ
２、再生アンプ２１０、等化器２２４等、ビタービ復号
化回路２２６の入力で到達するまで様々のプロセッサを
経由するのでその入力信号スペクトルも、重畳ノイズス
ペクトルも変化されている。
【００１３】ビタービ復号化回路２２６の実際の入力波
形は図６（Ａ）に示されたように、入力データと重畳ノ
イズを全部分離、識別できないアナログ波形よりなる。
従って、ここでは基準化入力（＋１、０、−１）の正方
向の振幅をＨn 検出用の比較器（図示せず）で２値に量
子化（Ｈ 又は Ｌ）し、入力信号がスレショルド値＋
１を越えるとＨn 検出用の比較器の出力Ｈn をＨにし、
越えないとＨn検出用の比較器の出力Ｈn をＬにする。
形は図６（Ａ）に示されたように、入力データと重畳ノ
イズを全部分離、識別できないアナログ波形よりなる。
従って、ここでは基準化入力（＋１、０、−１）の正方
向の振幅をＨn 検出用の比較器（図示せず）で２値に量
子化（Ｈ 又は Ｌ）し、入力信号がスレショルド値＋
１を越えるとＨn 検出用の比較器の出力Ｈn をＨにし、
越えないとＨn検出用の比較器の出力Ｈn をＬにする。
【００１４】同一に、基準化入力（＋１、０、−１）の
負方向の振幅をＬn 検出用の比較器（図示せず）で２値
に量子化し、入力信号がスレショルド値−１を負方向に
越えるとＬn ＝Ｈにし、越えない場合はＬn ＝Ｌにす
る。ここで、ノイズが重ならない場合、磁気記録再生チ
ャンネル特性は微分特性（１−Ｄ）であり、復号化回路
が部分応答ＰＲ（１、−１）形であるので、＋１（Ｈn
＝Ｈ）の次は０（Ｈn ＝Ｌ）または−１（Ｌn 比較器出
力でＬn ＝Ｈ）が読出され、＋１は決して読出されな
い。やはり、−１（Ｌn ＝Ｈ）の次は０（Ｌn＝Ｌ）ま
たは＋１（Ｈn ＝Ｈ）が読出され、−１（Ｌn ＝Ｈ）は
決して読出されない。
負方向の振幅をＬn 検出用の比較器（図示せず）で２値
に量子化し、入力信号がスレショルド値−１を負方向に
越えるとＬn ＝Ｈにし、越えない場合はＬn ＝Ｌにす
る。ここで、ノイズが重ならない場合、磁気記録再生チ
ャンネル特性は微分特性（１−Ｄ）であり、復号化回路
が部分応答ＰＲ（１、−１）形であるので、＋１（Ｈn
＝Ｈ）の次は０（Ｈn ＝Ｌ）または−１（Ｌn 比較器出
力でＬn ＝Ｈ）が読出され、＋１は決して読出されな
い。やはり、−１（Ｌn ＝Ｈ）の次は０（Ｌn＝Ｌ）ま
たは＋１（Ｈn ＝Ｈ）が読出され、−１（Ｌn ＝Ｈ）は
決して読出されない。
【００１５】図６（Ｂ）は図６（Ａ）に示される入力信
号を入力するビタービ復号化回路を説明するための２進
状態のトレリス線図である。これと対応し、図７（Ａ）
に示されたように、チャンネル出力にノイズが重なって
ビタービ復号化回路に入力される場合、前述した原則と
しては満足されない。
号を入力するビタービ復号化回路を説明するための２進
状態のトレリス線図である。これと対応し、図７（Ａ）
に示されたように、チャンネル出力にノイズが重なって
ビタービ復号化回路に入力される場合、前述した原則と
しては満足されない。
【００１６】図７（Ａ）に示されたように、時刻ｋ＝３
から＋１を検出した後時刻ｋ＝５から再び＋１を検出し
た場合に問題が発生する。前述した原則、即ち復号化回
路が部分応答ＰＲ（１、−１）形であるので、中間に挿
入された０とは関係なく、＋１の次に＋１が読出された
り、−１となるとノイズによるエラーが発生した場合と
なる。
から＋１を検出した後時刻ｋ＝５から再び＋１を検出し
た場合に問題が発生する。前述した原則、即ち復号化回
路が部分応答ＰＲ（１、−１）形であるので、中間に挿
入された０とは関係なく、＋１の次に＋１が読出された
り、−１となるとノイズによるエラーが発生した場合と
なる。
【００１７】ここで、ビタービ復号化処理の間何れの時
刻での検出データが正確なのか、またはトレリス線図上
で何れの経路が正しいのかを判定する指標として、通常
各経路によるメートルを計算して生存経路を選定し、ま
た各状態による生存経路に対した情報をメモリに貯蔵
し、結局入力データはメモリから読出された最後の生存
経路データにより復号化される。この処理のためには当
然にＡ／Ｄ変換器、マイクロプロセッサ及び加算器等を
必要とする。
刻での検出データが正確なのか、またはトレリス線図上
で何れの経路が正しいのかを判定する指標として、通常
各経路によるメートルを計算して生存経路を選定し、ま
た各状態による生存経路に対した情報をメモリに貯蔵
し、結局入力データはメモリから読出された最後の生存
経路データにより復号化される。この処理のためには当
然にＡ／Ｄ変換器、マイクロプロセッサ及び加算器等を
必要とする。
【００１８】しかし状態数が２値の場合、信号の正方向
ピーク値（以下、正ピーク値と称する）及び負方向のピ
ーク値（以下、負ピーク値と称する）がメートルに根本
的に対応するので、信号の正ピーク値が検出され、その
検出レベル値を新規のスレショルド値として使用するた
め保ち、さらに連続する正ピーク値の検出を準備すると
同時に負ピーク値の検出用のスレショルド値も更新する
回路で構成すれば良い。
ピーク値（以下、正ピーク値と称する）及び負方向のピ
ーク値（以下、負ピーク値と称する）がメートルに根本
的に対応するので、信号の正ピーク値が検出され、その
検出レベル値を新規のスレショルド値として使用するた
め保ち、さらに連続する正ピーク値の検出を準備すると
同時に負ピーク値の検出用のスレショルド値も更新する
回路で構成すれば良い。
【００１９】この際、新規の負ピーク値検出用のスレシ
ョルド値は正ピーク値検出用のスレショルド値より所定
値Ａだけ低くすることが必要である。このような回路が
構成されれば、メートルの最少距離は正ピーク値に続い
て負ピーク値を検出した瞬間に確定する。さらに、その
瞬間に負ピーク値から最大に近接した過去の正ピーク値
の発生時刻までのトレリス線図上の経路を確定する。即
ち、メートルが最少値の経路が選定されることになる。
ョルド値は正ピーク値検出用のスレショルド値より所定
値Ａだけ低くすることが必要である。このような回路が
構成されれば、メートルの最少距離は正ピーク値に続い
て負ピーク値を検出した瞬間に確定する。さらに、その
瞬間に負ピーク値から最大に近接した過去の正ピーク値
の発生時刻までのトレリス線図上の経路を確定する。即
ち、メートルが最少値の経路が選定されることになる。
【００２０】同一に、負ピーク値が検出され、この検出
値を保ち、その検出値を新規の−１スレショルド値とし
て設定すると同時に、−１スレショルド値よりオフセッ
ト値Ａだけ大きな＋１検出スレショルド値を修正し、次
に入力される信号の正ピーク値または負ピーク値の検出
に準備する必要がある。このような−１スレショルド値
と＋１スレショルド値との間に一定のオフセット値を入
力信号ピーク対ピーク値と連動させることを考慮したも
のは文献（１）に載せられている。
値を保ち、その検出値を新規の−１スレショルド値とし
て設定すると同時に、−１スレショルド値よりオフセッ
ト値Ａだけ大きな＋１検出スレショルド値を修正し、次
に入力される信号の正ピーク値または負ピーク値の検出
に準備する必要がある。このような−１スレショルド値
と＋１スレショルド値との間に一定のオフセット値を入
力信号ピーク対ピーク値と連動させることを考慮したも
のは文献（１）に載せられている。
【００２１】（１） “信号処理方式ＰＲＭＬ、次世代
の大容量記憶装置を成す。”日経エレクトロニクス No.
599、pp72-97. January、1994 また、下の文献（２）及び（３）に載せられている従来
のビタービ復号化回路構成の代表例の図８に基づきその
主な構成回路を説明する。ここで図８は次の文献に紹介
された典型的なビタービ復号化回路を示す。
の大容量記憶装置を成す。”日経エレクトロニクス No.
599、pp72-97. January、1994 また、下の文献（２）及び（３）に載せられている従来
のビタービ復号化回路構成の代表例の図８に基づきその
主な構成回路を説明する。ここで図８は次の文献に紹介
された典型的なビタービ復号化回路を示す。
【００２２】（２） M．J. Ferguson, "Optimal Recept
ion for Binary Partial ResponseChannels”Bell Sys
t. Tech. J. ，vol 51，no 2，pp493-505. Feb. ，197
2， （３） R．W. Wood, D. A. Petersen, "Viterbi Detect
ion of Class IV Partial Response on a Magnetic Rec
ording Channel”，IEEE Trans．Commum. , VOL. Com-3
4, No. 5, pp454-461, May, 1986． 図８において、ここでは示されていないが、Ａ／Ｄ変換
器で入力信号を量子化した後データ（−２、０、＋２）
として加算器２３２に入力される。サンプルホールド器
２３１は入力データを排他的ＯＲゲート２３５を通して
出力される信号により、即ち入力データの状態が変化さ
れた時には更新し、あるいは入力データをそのままホー
ルドする。
ion for Binary Partial ResponseChannels”Bell Sys
t. Tech. J. ，vol 51，no 2，pp493-505. Feb. ，197
2， （３） R．W. Wood, D. A. Petersen, "Viterbi Detect
ion of Class IV Partial Response on a Magnetic Rec
ording Channel”，IEEE Trans．Commum. , VOL. Com-3
4, No. 5, pp454-461, May, 1986． 図８において、ここでは示されていないが、Ａ／Ｄ変換
器で入力信号を量子化した後データ（−２、０、＋２）
として加算器２３２に入力される。サンプルホールド器
２３１は入力データを排他的ＯＲゲート２３５を通して
出力される信号により、即ち入力データの状態が変化さ
れた時には更新し、あるいは入力データをそのままホー
ルドする。
【００２３】排他的ＯＲゲート２３５の出力が１であれ
ば入力データの状態が変化することを示し、ＲＡＭ２４
３にはポイントレジスター２４１を通してアドレスカウ
ンター２４０によりカウントされたポイントアドレスに
排他的ＯＲゲート２３５の出力が０であればＲＡＭ２４
３にはアドレスカウンター２４０からカウントされたア
ドレスに−１（Ｌ）が書込まれる。従って、復号データ
はＲＡＭ２４３に蓄積される。
ば入力データの状態が変化することを示し、ＲＡＭ２４
３にはポイントレジスター２４１を通してアドレスカウ
ンター２４０によりカウントされたポイントアドレスに
排他的ＯＲゲート２３５の出力が０であればＲＡＭ２４
３にはアドレスカウンター２４０からカウントされたア
ドレスに−１（Ｌ）が書込まれる。従って、復号データ
はＲＡＭ２４３に蓄積される。
【００２４】ここで、ＮＲＺＩコードの本来の入力デー
タａk 、また復号データｃk は図７（Ｂ）に示されたよ
うにトレリス線図上で状態Ｓが変化する時はこれを＋１
（Ｈ）に、変化しない場合には−１（Ｈ）に復号化した
方が良い。従って、後者の場合は無条件的にこれを−１
（Ｌ）としてＲＡＭ２４３に記入して読出す。一方、各
新規の分岐点が設定されると、２つの既存経路の中１つ
が終了される。即ち、各分岐点はある程度の進行上の不
確実性が解消される地点だけでなく新規の不確実なビッ
トを示す。時刻ｐにおいて、経路が分岐されると次の分
岐点に到達する時、すぐ前の時刻ｐでの最終の生存経路
が決定される。この際、時刻ｐにおける状態Ｓが変化し
たかがわかり、これに応答してＲＡＭ２４３のアドレス
ｐに＋１（Ｈ）または−１（Ｌ）を書込むと良い。
タａk 、また復号データｃk は図７（Ｂ）に示されたよ
うにトレリス線図上で状態Ｓが変化する時はこれを＋１
（Ｈ）に、変化しない場合には−１（Ｈ）に復号化した
方が良い。従って、後者の場合は無条件的にこれを−１
（Ｌ）としてＲＡＭ２４３に記入して読出す。一方、各
新規の分岐点が設定されると、２つの既存経路の中１つ
が終了される。即ち、各分岐点はある程度の進行上の不
確実性が解消される地点だけでなく新規の不確実なビッ
トを示す。時刻ｐにおいて、経路が分岐されると次の分
岐点に到達する時、すぐ前の時刻ｐでの最終の生存経路
が決定される。この際、時刻ｐにおける状態Ｓが変化し
たかがわかり、これに応答してＲＡＭ２４３のアドレス
ｐに＋１（Ｈ）または−１（Ｌ）を書込むと良い。
【００２５】また、トレリス線図上で左から右の方向
（以下、順方向と称する）にビタービ復号化する時各分
岐点がある所でメートルをマイクロプロセッサにより演
算しメモリさせて置く必要がある。従って、このような
構成ではＲＡＭ、アドレスカウンター、Ａ／Ｄ変換器
（図示せず）、マイクロプロセッサ（ＣＰＵ）等が必要
となる。
（以下、順方向と称する）にビタービ復号化する時各分
岐点がある所でメートルをマイクロプロセッサにより演
算しメモリさせて置く必要がある。従って、このような
構成ではＲＡＭ、アドレスカウンター、Ａ／Ｄ変換器
（図示せず）、マイクロプロセッサ（ＣＰＵ）等が必要
となる。
【００２６】前述したようにビタービ復号化回路を構成
するにおいてＲＡＭを使用する場合にはＡ／Ｄ変換器、
マイクロプロセッサ及びデジタル加算器等のデジタル信
号処理部が必要である。ビタービ復号化回路をＩＣ化す
る場合、そのＩＣチップ内にＡ／Ｄ変換器とデジタル信
号処理部が占めていて面積が大きくなり、ＩＣチップの
コストが上昇する問題点があった。特に、従来の方式の
ビタービ復号化回路に使用している６ビットのフラッシ
ュ形Ａ／Ｄ変換器では６４個の比較器を搭載する必要が
あり、この部分が大きな面積を占める問題点があった。
するにおいてＲＡＭを使用する場合にはＡ／Ｄ変換器、
マイクロプロセッサ及びデジタル加算器等のデジタル信
号処理部が必要である。ビタービ復号化回路をＩＣ化す
る場合、そのＩＣチップ内にＡ／Ｄ変換器とデジタル信
号処理部が占めていて面積が大きくなり、ＩＣチップの
コストが上昇する問題点があった。特に、従来の方式の
ビタービ復号化回路に使用している６ビットのフラッシ
ュ形Ａ／Ｄ変換器では６４個の比較器を搭載する必要が
あり、この部分が大きな面積を占める問題点があった。
【００２７】
【発明が解決しようとする課題】前記の問題点を解決す
るため、本発明の目的は状態推移図（トレリス線図）で
右から左の方向（以下、逆方向と称する）にビタービ復
号化すると従来の順方向にビタービ復号化時分岐点毎に
行われた複雑な演算無しに簡単にビタービ復号化する方
法を提供することにある。
るため、本発明の目的は状態推移図（トレリス線図）で
右から左の方向（以下、逆方向と称する）にビタービ復
号化すると従来の順方向にビタービ復号化時分岐点毎に
行われた複雑な演算無しに簡単にビタービ復号化する方
法を提供することにある。
【００２８】本発明の他の目的はメートル演算のための
Ａ／Ｄ変換器、マイクロプロセッサの無しにシフトレジ
スターメモリ（以下、簡単にシフトレジスターと称す
る）を主な回路として構成することにより、ハードウェ
アの簡単なビタービ復号化回路を提供することにある。
Ａ／Ｄ変換器、マイクロプロセッサの無しにシフトレジ
スターメモリ（以下、簡単にシフトレジスターと称す
る）を主な回路として構成することにより、ハードウェ
アの簡単なビタービ復号化回路を提供することにある。
【００２９】
【課題を解決するための手段】前記目的を達成するた
め、本発明によるビタービ復号化方法は伝送される入力
信号をビタービ復号化する方法において、（ａ）入力信
号からメートル対応値としての正ピークデータと負ピー
クデータとの瞬時値を検出する段階と、（ｂ）検出され
た瞬時値を所定時間毎にグループ化し、グループ化され
た正及び負ピークデータを出力する段階と、（ｃ）前記
グループ化された正及び負ピークデータを逆方向に変換
して逆方向正及び負ピークデータを出力する段階と、
（ｄ）前記逆方向正及び負ピークデータを所定数の初期
状態値に応じてビタービ復号化して所定数のチャンネル
の逆方向復号データを出力する段階と、（ｅ）前記所定
数のチャンネルの逆方向復号データを各々順方向に変換
して所定数のチャンネルの順方向復号データを出力する
段階と、（ｆ）次のグループの最初の復号データの状態
値に基づき前記所定数のチャンネルの順方向復号データ
の中１つを選択して最終復号データを出力する段階とを
含むことを特徴とする。
め、本発明によるビタービ復号化方法は伝送される入力
信号をビタービ復号化する方法において、（ａ）入力信
号からメートル対応値としての正ピークデータと負ピー
クデータとの瞬時値を検出する段階と、（ｂ）検出され
た瞬時値を所定時間毎にグループ化し、グループ化され
た正及び負ピークデータを出力する段階と、（ｃ）前記
グループ化された正及び負ピークデータを逆方向に変換
して逆方向正及び負ピークデータを出力する段階と、
（ｄ）前記逆方向正及び負ピークデータを所定数の初期
状態値に応じてビタービ復号化して所定数のチャンネル
の逆方向復号データを出力する段階と、（ｅ）前記所定
数のチャンネルの逆方向復号データを各々順方向に変換
して所定数のチャンネルの順方向復号データを出力する
段階と、（ｆ）次のグループの最初の復号データの状態
値に基づき前記所定数のチャンネルの順方向復号データ
の中１つを選択して最終復号データを出力する段階とを
含むことを特徴とする。
【００３０】前記他の目的を達成するため、本発明によ
るビタービ復号化回路は入力信号をビタービ復号化する
回路において、入力信号からメートル対応値としての正
ピーク値と負ピーク値との瞬時値を検出する検出手段
と、検出された瞬時値を所定時間毎にグループ化し、グ
ループ化された正及び負ピークデータを逆方向に変換し
て逆方向正及び負ピークデータを出力する第１変換手段
と、前記逆方向正及び負ピークデータを所定数の初期状
態値に応じてビタービ復号化して所定数のチャンネルの
逆方向復号データを出力し、現在のグループの最終復号
データに連結される次のグループの最初の復号データの
状態値に基づき選択制御信号を出力するビタービ復号化
手段と、前記所定数のチャンネルの逆方向復号データを
各々順方向に変換して所定数のチャンネルの順方向復号
データを出力する第２変換手段と、前記選択制御信号に
より前記所定数のチャンネルの順方向復号データの中か
ら１つを選択して最終復号データを出力する選択手段と
を含むことを特徴とする。
るビタービ復号化回路は入力信号をビタービ復号化する
回路において、入力信号からメートル対応値としての正
ピーク値と負ピーク値との瞬時値を検出する検出手段
と、検出された瞬時値を所定時間毎にグループ化し、グ
ループ化された正及び負ピークデータを逆方向に変換し
て逆方向正及び負ピークデータを出力する第１変換手段
と、前記逆方向正及び負ピークデータを所定数の初期状
態値に応じてビタービ復号化して所定数のチャンネルの
逆方向復号データを出力し、現在のグループの最終復号
データに連結される次のグループの最初の復号データの
状態値に基づき選択制御信号を出力するビタービ復号化
手段と、前記所定数のチャンネルの逆方向復号データを
各々順方向に変換して所定数のチャンネルの順方向復号
データを出力する第２変換手段と、前記選択制御信号に
より前記所定数のチャンネルの順方向復号データの中か
ら１つを選択して最終復号データを出力する選択手段と
を含むことを特徴とする。
【００３１】
【発明の実施の形態】以下、添付の図面に基づき本発明
によるビタービ復号化方法及びその回路の望ましい実施
例を説明する。まず、本発明で提案するビタービ復号化
方法は状態推移図の逆方向に復号化して行くと各分岐点
で経路が合流するので、各状態によるメートル演算結果
をメモリに貯蔵する必要がない。即ち、マイクロプロセ
ッサによる演算やメモリが不要となり、正または負ピー
ク値検出による瞬時値として状態推移図上の経路を確定
しうる。
によるビタービ復号化方法及びその回路の望ましい実施
例を説明する。まず、本発明で提案するビタービ復号化
方法は状態推移図の逆方向に復号化して行くと各分岐点
で経路が合流するので、各状態によるメートル演算結果
をメモリに貯蔵する必要がない。即ち、マイクロプロセ
ッサによる演算やメモリが不要となり、正または負ピー
ク値検出による瞬時値として状態推移図上の経路を確定
しうる。
【００３２】入力される信号を所定時間毎に分けてグル
ープ化する。逆方向に復号化するためにはメートルの対
応値として、グループ単位に入力信号の正ピーク値及び
負ピーク値を検出して逆方向変換処理する。グループの
最終復号データに連結される次のグループの最初の復号
データの状態を考慮して２チャンネルの逆方向ビタービ
復号データを同時に生成し、逆方向ビタービ復号データ
の順方向変換処理を行う。次のグループの最初の復号デ
ータの状態が確定されるまでに２チャンネルの順方向ビ
タービ復号データを平行に遅延させる。次のグループの
最初の復号データの状態が確定されると遅延された２チ
ャンネル順方向ビタービ復号データの中１つを選択して
復号データを出力する。
ープ化する。逆方向に復号化するためにはメートルの対
応値として、グループ単位に入力信号の正ピーク値及び
負ピーク値を検出して逆方向変換処理する。グループの
最終復号データに連結される次のグループの最初の復号
データの状態を考慮して２チャンネルの逆方向ビタービ
復号データを同時に生成し、逆方向ビタービ復号データ
の順方向変換処理を行う。次のグループの最初の復号デ
ータの状態が確定されるまでに２チャンネルの順方向ビ
タービ復号データを平行に遅延させる。次のグループの
最初の復号データの状態が確定されると遅延された２チ
ャンネル順方向ビタービ復号データの中１つを選択して
復号データを出力する。
【００３３】図９は本発明のビタービデコーディング回
路が適用されるデータ検出部のブロック図であって、Ａ
／Ｄ変換器を使用していない。しかし、本発明は図３に
示されたデータ検出部にも適用されうる。図９におい
て、等化器３１０は再生アンプから再生された信号を等
化した後、ビタービ復号化回路３２０に出力する。タイ
ミング検出器３３０では等化器３１０の出力から再生信
号のタイミングを検出して等化器３１０とビタービ復号
化回路３２０に必要な駆動クロックを出力し、図面には
示されない各部の駆動クロックを出力する。ビタービ復
号化回路３２０は等化されたデータをビタービ復号化す
る。チャンネル復調器３４０はビタービ復号化されたデ
ータの変調時使用された変調方法に基づき復調してエラ
ー訂正復号化部に出力する。ここで、等化器３１０は固
定形及び適応形の両方に適用されうる。
路が適用されるデータ検出部のブロック図であって、Ａ
／Ｄ変換器を使用していない。しかし、本発明は図３に
示されたデータ検出部にも適用されうる。図９におい
て、等化器３１０は再生アンプから再生された信号を等
化した後、ビタービ復号化回路３２０に出力する。タイ
ミング検出器３３０では等化器３１０の出力から再生信
号のタイミングを検出して等化器３１０とビタービ復号
化回路３２０に必要な駆動クロックを出力し、図面には
示されない各部の駆動クロックを出力する。ビタービ復
号化回路３２０は等化されたデータをビタービ復号化す
る。チャンネル復調器３４０はビタービ復号化されたデ
ータの変調時使用された変調方法に基づき復調してエラ
ー訂正復号化部に出力する。ここで、等化器３１０は固
定形及び適応形の両方に適用されうる。
【００３４】図９に示されたビタービ復号化回路３２０
をシフトレジスターを主な回路として構成した場合のブ
ロック図は図１０に示されている。図１０において、増
幅器３２１は図９に示された等化器３１０から出力され
る等化された信号を増幅する。ピーク値検出器３２２は
正ピーク検出スレショルド値と負ピーク検出スレショル
ド値とを連動させ、その差を通常一定のオフセット値Ａ
に保ちながら増幅器３２１から増幅された信号の正ピー
ク値と負ピーク値とを検出する。
をシフトレジスターを主な回路として構成した場合のブ
ロック図は図１０に示されている。図１０において、増
幅器３２１は図９に示された等化器３１０から出力され
る等化された信号を増幅する。ピーク値検出器３２２は
正ピーク検出スレショルド値と負ピーク検出スレショル
ド値とを連動させ、その差を通常一定のオフセット値Ａ
に保ちながら増幅器３２１から増幅された信号の正ピー
ク値と負ピーク値とを検出する。
【００３５】第１逆方向変換器３２３はピーク値検出器
３２２から出力される正ピークデータＨn を所定数（こ
こでは８ビット）のビットでグループ化し、グループ化
されたデータに対して逆方向変換処理して逆方向の正ピ
ークデータを検出する。第２逆方向変換器３２４はピー
ク値検出器３２２から出力される負ピークデータＬn を
所定数（ここでは８ビット）のビットでグループ化し、
グループ化されたデータに対して逆方向変換処理して逆
方向の負ピークデータを検出する。
３２２から出力される正ピークデータＨn を所定数（こ
こでは８ビット）のビットでグループ化し、グループ化
されたデータに対して逆方向変換処理して逆方向の正ピ
ークデータを検出する。第２逆方向変換器３２４はピー
ク値検出器３２２から出力される負ピークデータＬn を
所定数（ここでは８ビット）のビットでグループ化し、
グループ化されたデータに対して逆方向変換処理して逆
方向の負ピークデータを検出する。
【００３６】初期状態設定及びビタービ復号器３２５
（以下、復号器と略称する）は第１逆方向変換器３２３
及び第２逆方向変換器３２４から出力される逆方向の
正、負ピークデータＨn ’、Ｌn ’を入力して状態数２
値（Ｓ1 ＝１、Ｓ0 ＝−１）を初期条件としてデータを
復号化し、２チャンネルの復号データ（ｃk1’、
ｃk0’）を出力する。そして、このグループの最終チャ
ンネルデータに連結される次のグループの最初復号デー
タの状態値を基にして選択制御信号（ＳＥＬ）を出力す
る。
（以下、復号器と略称する）は第１逆方向変換器３２３
及び第２逆方向変換器３２４から出力される逆方向の
正、負ピークデータＨn ’、Ｌn ’を入力して状態数２
値（Ｓ1 ＝１、Ｓ0 ＝−１）を初期条件としてデータを
復号化し、２チャンネルの復号データ（ｃk1’、
ｃk0’）を出力する。そして、このグループの最終チャ
ンネルデータに連結される次のグループの最初復号デー
タの状態値を基にして選択制御信号（ＳＥＬ）を出力す
る。
【００３７】第１順方向変換器３２６は復号器３２５か
ら出力されるＳ1 ＝１を初期条件として復号化した逆方
向の正ピークデータ（ｃk1’）を順方向に変換処理して
順方向復号データ（ｃk1）を出力する。第２順方向変換
器３２７は復号器３２５から出力されるＳ0 ＝−１を初
期条件として復号化した逆方向の負ピークデータ
（ｃk0’）を順方向に変換処理して順方向復号データ
（ｃk0）を出力する。
ら出力されるＳ1 ＝１を初期条件として復号化した逆方
向の正ピークデータ（ｃk1’）を順方向に変換処理して
順方向復号データ（ｃk1）を出力する。第２順方向変換
器３２７は復号器３２５から出力されるＳ0 ＝−１を初
期条件として復号化した逆方向の負ピークデータ
（ｃk0’）を順方向に変換処理して順方向復号データ
（ｃk0）を出力する。
【００３８】選択器３２８は第１及び第２順方向変換器
３２６、３２７から出力される第２チャンネルの順方向
復号データ（ｃk1、ｃk0）を次のグループの最初復号デ
ータの状態値が確定されるまで遅延させ、復号器３２５
から出力される選択制御信号（ＳＥＬ）の次のグループ
の最初復号データの確定された状態値に応じて遅延され
た２チャンネルの順方向復号データ（ｃk1、ｃk0）の中
１つを選択して正確な復号データ（ｃk ）を出力する。
３２６、３２７から出力される第２チャンネルの順方向
復号データ（ｃk1、ｃk0）を次のグループの最初復号デ
ータの状態値が確定されるまで遅延させ、復号器３２５
から出力される選択制御信号（ＳＥＬ）の次のグループ
の最初復号データの確定された状態値に応じて遅延され
た２チャンネルの順方向復号データ（ｃk1、ｃk0）の中
１つを選択して正確な復号データ（ｃk ）を出力する。
【００３９】このようなブロック図を構成する理由は下
に述べる問題点を解決することにある。図５（Ｃ）に示
されたトレリス線図から判断したように、左から右（順
方向）へトレリス線図に沿う場合は分岐点のある所で、
生存経路を確定するためのメートルの計算は不要であ
る。つまり、マイクロプロセッサは様々の経路のメート
ルを各分岐点で計算する必要がある。ところが、ビター
ビ状態数が２値を有するトレリス線図（図５（Ｃ））上
を右から左へ時間を逆方向に逆行させると１つの経路の
み存在するので各分岐点で判断する必要がない。
に述べる問題点を解決することにある。図５（Ｃ）に示
されたトレリス線図から判断したように、左から右（順
方向）へトレリス線図に沿う場合は分岐点のある所で、
生存経路を確定するためのメートルの計算は不要であ
る。つまり、マイクロプロセッサは様々の経路のメート
ルを各分岐点で計算する必要がある。ところが、ビター
ビ状態数が２値を有するトレリス線図（図５（Ｃ））上
を右から左へ時間を逆方向に逆行させると１つの経路の
み存在するので各分岐点で判断する必要がない。
【００４０】例えば、図７（Ｂ）のトレリス線図上で、
時刻ｋ＝７を出発点として時刻ｋ＝７、６、５、４、
３、２、１、０に逆行することにより信号が復号化され
ると、正しいデータを正確に検出しうる。この場合、各
時刻でのメートルをチェックすることが必要条件である
が、入力信号の正及び負ピーク値を検出しているとそれ
はメートル計算と根本的に相応するので特別にマイクロ
プロセッサで計算する必要はない。
時刻ｋ＝７を出発点として時刻ｋ＝７、６、５、４、
３、２、１、０に逆行することにより信号が復号化され
ると、正しいデータを正確に検出しうる。この場合、各
時刻でのメートルをチェックすることが必要条件である
が、入力信号の正及び負ピーク値を検出しているとそれ
はメートル計算と根本的に相応するので特別にマイクロ
プロセッサで計算する必要はない。
【００４１】従って、メートル対応値としての正及び負
ピーク値を瞬時的に検出してこれを正及び負方向ピーク
データ（Ｈn 、Ｌn ）としてメモリさせるとトレリス線
図上の経路を確定させうる。例えば、時刻ｋ＝７を基点
として逆行処理を始める場合、ｋ＝７での状態Ｓ（７）
は、時刻ｋ＝８での状態Ｓ（８）により決定される。従
って、Ｓ（８）＝Ｓ1 ＝１及びＳ（８）＝Ｓ0 ＝−１を
設定し、復号器３２５から２チャンネルの逆方向ビター
ビ復号データｃk1’及びｃk0’を並行して生成する。
ピーク値を瞬時的に検出してこれを正及び負方向ピーク
データ（Ｈn 、Ｌn ）としてメモリさせるとトレリス線
図上の経路を確定させうる。例えば、時刻ｋ＝７を基点
として逆行処理を始める場合、ｋ＝７での状態Ｓ（７）
は、時刻ｋ＝８での状態Ｓ（８）により決定される。従
って、Ｓ（８）＝Ｓ1 ＝１及びＳ（８）＝Ｓ0 ＝−１を
設定し、復号器３２５から２チャンネルの逆方向ビター
ビ復号データｃk1’及びｃk0’を並行して生成する。
【００４２】初期状態Ｓ1 による逆方向復号データ
ｃk1’及び初期状態Ｓ0 による逆方向復号データｃk0’
は各々順方向への代替変換用のシフトレジスターに順次
的に入力され、順方向に整列して代替交換処理により２
チャンネルの順方向復号データ（ｃk1、ｃk0）を出力す
る。次いで、Ｓ（８）の状態値が復号器３２５で確定さ
れるまで、選択器３２８では２チャンネルの順方向復号
データ（ｃk1、ｃk0）を並行して遅延させる。Ｓ（８）
の状態値（Ｓ1 ｏｒＳ0 ）が判明されると選択器３２８
では遅延された２チャンネルの順方向復号データ
（ｃk1、ｃk0）の中１つを選択し、復号データ（ｃ k ）
を出力する。
ｃk1’及び初期状態Ｓ0 による逆方向復号データｃk0’
は各々順方向への代替変換用のシフトレジスターに順次
的に入力され、順方向に整列して代替交換処理により２
チャンネルの順方向復号データ（ｃk1、ｃk0）を出力す
る。次いで、Ｓ（８）の状態値が復号器３２５で確定さ
れるまで、選択器３２８では２チャンネルの順方向復号
データ（ｃk1、ｃk0）を並行して遅延させる。Ｓ（８）
の状態値（Ｓ1 ｏｒＳ0 ）が判明されると選択器３２８
では遅延された２チャンネルの順方向復号データ
（ｃk1、ｃk0）の中１つを選択し、復号データ（ｃ k ）
を出力する。
【００４３】図１０は示されたビタービ復号化回路を図
１１と共に詳しく説明する。図１０によれば、増幅器３
２１では入力信号を増幅する。この増幅器３２１は入力
信号をピーク値検出器３２２で必要な所定の信号レベル
に増幅するための緩衝増幅器である。ピーク値検出器３
２２は正ピークデータ（Ｈn ）を検出する比較器（ＣＯ
ＭＰ１）と負ピークデータ（Ｌn ）を検出する比較器
（ＣＯＭＰ２）を含み、比較器（ＣＯＭＰ１）の非反転
端子は増幅器３２１の出力端に接続されたコンデンサー
Ｃ１とダイオードＤ１のアノードに共通接続されてい
る。コンデンサーＣ２の一端はダイオードＤ１のカソー
ドに接続され、他端は接地されたコンデンサーＣ３と比
較器（ＣＯＭＰ１）の反転端子に共通接続されている。
比較器（ＣＯＭＰ２）の反転端子は増幅器３２１の出力
端に接続されたコンデンサーＣ４とダイオードＤ２のカ
ソードに共通接続されている。コンデンサーＣ５の一端
はダイオードＤ２のアノードに接続され、他端は接地さ
れたコンデンサーＣ６と比較器（ＣＯＭＰ２）の非反転
端子に共通接続されている。
１１と共に詳しく説明する。図１０によれば、増幅器３
２１では入力信号を増幅する。この増幅器３２１は入力
信号をピーク値検出器３２２で必要な所定の信号レベル
に増幅するための緩衝増幅器である。ピーク値検出器３
２２は正ピークデータ（Ｈn ）を検出する比較器（ＣＯ
ＭＰ１）と負ピークデータ（Ｌn ）を検出する比較器
（ＣＯＭＰ２）を含み、比較器（ＣＯＭＰ１）の非反転
端子は増幅器３２１の出力端に接続されたコンデンサー
Ｃ１とダイオードＤ１のアノードに共通接続されてい
る。コンデンサーＣ２の一端はダイオードＤ１のカソー
ドに接続され、他端は接地されたコンデンサーＣ３と比
較器（ＣＯＭＰ１）の反転端子に共通接続されている。
比較器（ＣＯＭＰ２）の反転端子は増幅器３２１の出力
端に接続されたコンデンサーＣ４とダイオードＤ２のカ
ソードに共通接続されている。コンデンサーＣ５の一端
はダイオードＤ２のアノードに接続され、他端は接地さ
れたコンデンサーＣ６と比較器（ＣＯＭＰ２）の非反転
端子に共通接続されている。
【００４４】このピーク値検出器３２２では正ピーク検
出スレショルド値と負ピーク検出スレショルド値を連動
させ、その差を通常一定のオフセット値（Ａ）に保つこ
とは正、負の両ピーク値を安定に保つためである。第１
逆方向変換器３２３及び第２逆方向変換器３２４は各々
正ピークデータ（Ｈn ）及び負ピークデータ（Ｌn ）の
逆方向変換処理のため直列入力、並列出力形と並列入
力、直列出力形の２つの８ビットのシフトレジスターを
組合わせて構成する。
出スレショルド値と負ピーク検出スレショルド値を連動
させ、その差を通常一定のオフセット値（Ａ）に保つこ
とは正、負の両ピーク値を安定に保つためである。第１
逆方向変換器３２３及び第２逆方向変換器３２４は各々
正ピークデータ（Ｈn ）及び負ピークデータ（Ｌn ）の
逆方向変換処理のため直列入力、並列出力形と並列入
力、直列出力形の２つの８ビットのシフトレジスターを
組合わせて構成する。
【００４５】復号器３２５の詳細回路図は図１２に示さ
れたように、ＲＳ形フリップフロップ（Ｆ／Ｆ Ａ）の
出力（ＱA ）を状態Ｓの初期設定値（以下、初期状態値
と称する）Ｓ1 に対応するＨに設定するため、初期設定
パルスがそのセット入力（Ｓ A ）にＯＲゲート（Ｇ２）
を通して印加される。一方、ＲＳ形フリップフロップ
（Ｆ／Ｆ Ｂ）の出力（ＱB ）を初期状態値Ｓ0 に対応
するＬに設定するため、そのリセット入力（ＲB ）に初
期設定パルスをＯＲゲート（Ｇ５）を通して印加する。
れたように、ＲＳ形フリップフロップ（Ｆ／Ｆ Ａ）の
出力（ＱA ）を状態Ｓの初期設定値（以下、初期状態値
と称する）Ｓ1 に対応するＨに設定するため、初期設定
パルスがそのセット入力（Ｓ A ）にＯＲゲート（Ｇ２）
を通して印加される。一方、ＲＳ形フリップフロップ
（Ｆ／Ｆ Ｂ）の出力（ＱB ）を初期状態値Ｓ0 に対応
するＬに設定するため、そのリセット入力（ＲB ）に初
期設定パルスをＯＲゲート（Ｇ５）を通して印加する。
【００４６】ここで、初期設定パルスは８ビット周期に
発生されるバイトクロックに該当する。インバータ（Ｇ
７）は初期設定パルスを反転させるもので、その結果ハ
イロジック状態がＳ及びＰ入力に同時に印加されない。
また、それぞれのＲＳフリップフロップ（Ｆ／Ｆ Ａ、
Ｆ／Ｆ Ｂ）のセット入力端（ＳA 、ＳB ）にはＨn ’
（逆方向の正ピークデータ）をクロックによりＡＮＤゲ
ート（Ｇ１、Ｇ６）を通して加え、一方、リセット入力
端（ＲA 、ＲB）にはＬn （逆方向の負ピークデータ）
をクロックによりＡＮＤゲート（Ｇ３、Ｇ４）を通して
印加する。
発生されるバイトクロックに該当する。インバータ（Ｇ
７）は初期設定パルスを反転させるもので、その結果ハ
イロジック状態がＳ及びＰ入力に同時に印加されない。
また、それぞれのＲＳフリップフロップ（Ｆ／Ｆ Ａ、
Ｆ／Ｆ Ｂ）のセット入力端（ＳA 、ＳB ）にはＨn ’
（逆方向の正ピークデータ）をクロックによりＡＮＤゲ
ート（Ｇ１、Ｇ６）を通して加え、一方、リセット入力
端（ＲA 、ＲB）にはＬn （逆方向の負ピークデータ）
をクロックによりＡＮＤゲート（Ｇ３、Ｇ４）を通して
印加する。
【００４７】ＡＮＤゲート（Ｇ８）は逆方向の正ピーク
データ（Ｈn ’）とＲＳフリップフロップ（Ｆ／Ｆ
Ａ）の出力（ＱA ）を論理積し、ＡＮＤゲートＧ９は逆
方向の負ピークデータ（Ｌn ’）とＲＳフリップフロッ
プ（Ｆ／Ｆ Ａ）の反転出力
データ（Ｈn ’）とＲＳフリップフロップ（Ｆ／Ｆ
Ａ）の出力（ＱA ）を論理積し、ＡＮＤゲートＧ９は逆
方向の負ピークデータ（Ｌn ’）とＲＳフリップフロッ
プ（Ｆ／Ｆ Ａ）の反転出力
【００４８】
【外１】
【００４９】を論理積し、ＯＲゲートＧ１０はＡＮＤゲ
ートＧ８、Ｇ９の出力を論理和する。ＡＮＤゲートＧ１
１は逆方向の正ピークデータＨn ’とＲＳフリップフロ
ップ（Ｆ／Ｆ Ｂ）の反転出力
ートＧ８、Ｇ９の出力を論理和する。ＡＮＤゲートＧ１
１は逆方向の正ピークデータＨn ’とＲＳフリップフロ
ップ（Ｆ／Ｆ Ｂ）の反転出力
【００５０】
【外２】
【００５１】を論理積し、ＡＮＤゲートＧ１２は逆方向
の負ピークデータ（Ｌn ’）とＲＳフリップフロップ
（Ｆ／Ｆ Ｂ）の出力ＱB を論理積し、ＯＲゲートＧ１
３はＡＮＤゲートＧ１１、Ｇ１２の出力を論理和する。
従って、初期状態Ｓ1 による逆方向の復号データ（ｃ
k1’）をＯＲゲートＧ１３を通して出力し、初期状態Ｓ
0による逆方向復号データ（ｃk0’）をＯＲゲートＧ１
３を通して出力する。
の負ピークデータ（Ｌn ’）とＲＳフリップフロップ
（Ｆ／Ｆ Ｂ）の出力ＱB を論理積し、ＯＲゲートＧ１
３はＡＮＤゲートＧ１１、Ｇ１２の出力を論理和する。
従って、初期状態Ｓ1 による逆方向の復号データ（ｃ
k1’）をＯＲゲートＧ１３を通して出力し、初期状態Ｓ
0による逆方向復号データ（ｃk0’）をＯＲゲートＧ１
３を通して出力する。
【００５２】ここで、部材番号３２５．１は初期状態設
定回路、３２５．２は第１ビタービロジック回路、３２
５．３は第２ビタービロジック回路、３２５．４はＤフ
リップフロップで構成される選択制御信号発生回路であ
る。図１１の第１順方向変換器３２６と第２順方向変換
器３２７は各々直列入力、並列出力形と並列入力、直列
出力形の２つの８ビットのシフトレジスターを組合わせ
て構成し、初期状態値Ｓ1 及びＳ0 による逆方向復号デ
ータ（ｃk1’、ｃk0’）を直列入力、並列出力形のシフ
トレジスターに貯蔵し、並列入力、直列出力形のシフト
レジスターに伝送する。復号化されたデータが並列入
力、直列出力形のシフトレジスターから出力されると、
順方向に整列される。
定回路、３２５．２は第１ビタービロジック回路、３２
５．３は第２ビタービロジック回路、３２５．４はＤフ
リップフロップで構成される選択制御信号発生回路であ
る。図１１の第１順方向変換器３２６と第２順方向変換
器３２７は各々直列入力、並列出力形と並列入力、直列
出力形の２つの８ビットのシフトレジスターを組合わせ
て構成し、初期状態値Ｓ1 及びＳ0 による逆方向復号デ
ータ（ｃk1’、ｃk0’）を直列入力、並列出力形のシフ
トレジスターに貯蔵し、並列入力、直列出力形のシフト
レジスターに伝送する。復号化されたデータが並列入
力、直列出力形のシフトレジスターから出力されると、
順方向に整列される。
【００５３】選択器３２８は、２チャンネルの復号デー
タデータ（ｃk1、ｃk0）の遅延するための単純な直列入
力、直列出力形の２つのシフトレジスターと復号器３２
５から出力される選択制御信号（ＳＥＬ）に応じて２チ
ャンネルの復号データ（ｃk1、ｃk0）の中１つを選択す
るロジック回路で構成されたスイッチ（ＳＷ）となって
いる。
タデータ（ｃk1、ｃk0）の遅延するための単純な直列入
力、直列出力形の２つのシフトレジスターと復号器３２
５から出力される選択制御信号（ＳＥＬ）に応じて２チ
ャンネルの復号データ（ｃk1、ｃk0）の中１つを選択す
るロジック回路で構成されたスイッチ（ＳＷ）となって
いる。
【００５４】図１１に示された選択器３２８に供給され
る選択制御信号（ＳＥＬ）は図１２に示されたＤフリッ
プフロップ３２５．４から発生される。Ｄフリップフロ
ップ（Ｄ Ｆ／Ｆ）の入力端子ＤにはＯＲゲート（Ｇ１
０）から復号データｃk1’が入力され、クロック端子に
は初期設定パルスが入力される。出力端子（Ｑ）がハイ
ロジック状態の時スイッチ（ＳＷ）の第１選択端子が選
択されるように制御し、反転出力端子
る選択制御信号（ＳＥＬ）は図１２に示されたＤフリッ
プフロップ３２５．４から発生される。Ｄフリップフロ
ップ（Ｄ Ｆ／Ｆ）の入力端子ＤにはＯＲゲート（Ｇ１
０）から復号データｃk1’が入力され、クロック端子に
は初期設定パルスが入力される。出力端子（Ｑ）がハイ
ロジック状態の時スイッチ（ＳＷ）の第１選択端子が選
択されるように制御し、反転出力端子
【００５５】
【外３】
【００５６】がハイロジック状態の時スイッチ（ＳＷ）
の第２選択端子が選択されるように制御する。ここで、
復号器３２５に必要な初期設定パルスとクロックは、タ
イミング検出器３３０から出力される駆動クロックを入
力して必要なタイミング信号を発生する信号発生器（図
示せず）から発生されたり、図９に示されたタイミング
検出器３３０の自体から発生されうる。
の第２選択端子が選択されるように制御する。ここで、
復号器３２５に必要な初期設定パルスとクロックは、タ
イミング検出器３３０から出力される駆動クロックを入
力して必要なタイミング信号を発生する信号発生器（図
示せず）から発生されたり、図９に示されたタイミング
検出器３３０の自体から発生されうる。
【００５７】付加的に、図１１及び図１２の一部構成の
動作の理解のため、図７（Ａ）及び図７（Ｂ）を使用し
た復号化処理例を説明する。入力信号ｙk を （ｙ0 、ｙ1 、ｙ2 、ｙ3 、ｙ4 、ｙ5 、ｙ6 、ｙ7 ） （ｙ8 、ｙ9 、ｙ10、ｙ11、ｙ12、ｙ13、ｙ14、ｙ15） （ｙ16、ｙ17、ｙ18、ｙ19、ｙ20、ｙ21、ｙ22、ｙ23） ．．．．．．．．．．．．．．．．．．．． のようにデータを８つビット毎に分離、グループ化して
処理し、これに因して復号器３２５への入力の順序は （ｙ7 、ｙ6 、ｙ5 、ｙ4 、ｙ3 、ｙ2 、ｙ1 、ｙ0 ） （ｙ15、ｙ14、ｙ13、ｙ12、ｙ11、ｙ10、ｙ9 、ｙ8 ） （ｙ23、ｙ22、ｙ21、ｙ20、ｙ19、ｙ18、ｙ17、ｙ16） ．．．．．．．．．．．．．．．．．．．．． のように逆方向に入力され、また逆方向の順序に出力さ
れる。
動作の理解のため、図７（Ａ）及び図７（Ｂ）を使用し
た復号化処理例を説明する。入力信号ｙk を （ｙ0 、ｙ1 、ｙ2 、ｙ3 、ｙ4 、ｙ5 、ｙ6 、ｙ7 ） （ｙ8 、ｙ9 、ｙ10、ｙ11、ｙ12、ｙ13、ｙ14、ｙ15） （ｙ16、ｙ17、ｙ18、ｙ19、ｙ20、ｙ21、ｙ22、ｙ23） ．．．．．．．．．．．．．．．．．．．． のようにデータを８つビット毎に分離、グループ化して
処理し、これに因して復号器３２５への入力の順序は （ｙ7 、ｙ6 、ｙ5 、ｙ4 、ｙ3 、ｙ2 、ｙ1 、ｙ0 ） （ｙ15、ｙ14、ｙ13、ｙ12、ｙ11、ｙ10、ｙ9 、ｙ8 ） （ｙ23、ｙ22、ｙ21、ｙ20、ｙ19、ｙ18、ｙ17、ｙ16） ．．．．．．．．．．．．．．．．．．．．． のように逆方向に入力され、また逆方向の順序に出力さ
れる。
【００５８】ｋ＝８での状態値Ｓ（８）が確定されるの
は入力信号ｙ8 を含む信号グループが復号器３２５でビ
タービ復号化された後第１順方向変換器３２６の直列入
力、並列出力形のシフトレジスターにＳ（８）が最後に
入力されてから決定される。この結果、ビタービ復号化
処理で次のグループの最終復号データの状態値が確定さ
れるまで時間遅延が生じる。例えば、８ビット単位でデ
ータを分離して逆方向変換処理する場合には、３周期の
最後にＳ（８）が確定され、その時、初期状態Ｓ1 で第
１順方向復号データまたは初期状態Ｓ0 で第２順方向復
号データを選択するので８ビット×３＝２４ビットの遅
延が発生する。
は入力信号ｙ8 を含む信号グループが復号器３２５でビ
タービ復号化された後第１順方向変換器３２６の直列入
力、並列出力形のシフトレジスターにＳ（８）が最後に
入力されてから決定される。この結果、ビタービ復号化
処理で次のグループの最終復号データの状態値が確定さ
れるまで時間遅延が生じる。例えば、８ビット単位でデ
ータを分離して逆方向変換処理する場合には、３周期の
最後にＳ（８）が確定され、その時、初期状態Ｓ1 で第
１順方向復号データまたは初期状態Ｓ0 で第２順方向復
号データを選択するので８ビット×３＝２４ビットの遅
延が発生する。
【００５９】しかし、逆方向のためのシフトレジスター
及び順方向のためのシフトレジスターのクロック周波
数、即ちビタービ処理速度を高めると遅延を減少しう
る。一方、各信号グループのビット数はデジタル変調方
式に決定する。特にＲＬＬ（ランレングス リミット）
値の設定を考慮してデータのグループのビット数を決定
する必要がある。
及び順方向のためのシフトレジスターのクロック周波
数、即ちビタービ処理速度を高めると遅延を減少しう
る。一方、各信号グループのビット数はデジタル変調方
式に決定する。特にＲＬＬ（ランレングス リミット）
値の設定を考慮してデータのグループのビット数を決定
する必要がある。
【００６０】
【発明の効果】前述したように、状態数が２値（Ｓ＝
１、ｏｒ−１）、さらに、復号化回路が部分応答形ＰＲ
（１、−１）、ＰＲ（１、１）またはＰＲ（１、０、−
１）の場合、Ａ／Ｄ変換器やマイクロプロセッサ等を使
用せず、正ピークデータ及び負ピークデータを入力する
シフトレジスターを主要回路として構成することにより
回路規模の増大を抑圧してＩＣ化した場合のチップの面
積を最少化し、コストを低める効果がある。
１、ｏｒ−１）、さらに、復号化回路が部分応答形ＰＲ
（１、−１）、ＰＲ（１、１）またはＰＲ（１、０、−
１）の場合、Ａ／Ｄ変換器やマイクロプロセッサ等を使
用せず、正ピークデータ及び負ピークデータを入力する
シフトレジスターを主要回路として構成することにより
回路規模の増大を抑圧してＩＣ化した場合のチップの面
積を最少化し、コストを低める効果がある。
【図１】デジタルビデオカセットレコーダーの信号処理
システムのブロック図である。
システムのブロック図である。
【図２】図１に示された記録符号化部の内部構成の一例
である。
である。
【図３】図１に示されたデータ検出部の内部構成の一例
である。
である。
【図４】（Ａ）はＮＲＺＩ符号でビタービ復号化の適用
例を示す図、（Ｂ）はプリコーダの状態図である。
例を示す図、（Ｂ）はプリコーダの状態図である。
【図５】（Ａ）は復号プロセスを整理したテーブル、
（Ｂ）はチャンネル出力を示す図、（Ｃ）はチャンネル
出力の状態変換を示すトレリス線図である。
（Ｂ）はチャンネル出力を示す図、（Ｃ）はチャンネル
出力の状態変換を示すトレリス線図である。
【図６】（Ａ）は図３に示されたビタービ復号化回路の
入力信号を示す図、（Ｂ）はビタービ復号化回路のため
のトレリス線図である。
入力信号を示す図、（Ｂ）はビタービ復号化回路のため
のトレリス線図である。
【図７】（Ａ）はノイズ重畳時のビタービ復号化回路の
入力信号と検出データの修正処理過程を説明するための
図、（Ｂ）はビタービ復号化回路のためのトレリス線図
である。
入力信号と検出データの修正処理過程を説明するための
図、（Ｂ）はビタービ復号化回路のためのトレリス線図
である。
【図８】従来のビタービ復号化回路の回路図である。
【図９】Ａ／Ｄ変換器を使用しないデータ検出部の内部
構成の例である。
構成の例である。
【図１０】本発明によるビタービ復号化回路のブロック
図である。
図である。
【図１１】図１０に示されたビタービ復号化回路の詳細
回路図である。
回路図である。
【図１２】図１１に示された初期状態値設定及びビター
ビ復号器の詳細回路図である。
ビ復号器の詳細回路図である。
１１０ 第１Ａ／Ｄ変換器 １２０ 第２Ａ／Ｄ変換器 １３０ 映像データ符号化部 １４０ エラー訂正符号化部 １５０ 記録符号化部 １５１ チャンネル変調器 １５２ プリコーダ １５３ 記録補償回路 １６０ 記録アンプ ２００ 磁気記録再生チャンネル ２１０ 再生アンプ ２２１ ＡＧＣ ２２２ 低域フィルター ２２３ Ａ／Ｄ変換器 ２２４ 等化器 ２２５ タイミング検出器 ２２６ ビタービ復号化回路 ２２７ チャンネル復調器 ２２０ データ検出部 ２３０ エラー訂正復号化部 ２４０ 映像データ復号化部 ２５０ 第１Ｄ／Ａ変換器 ２６０ 第２Ｄ／Ａ変換器 ３１０ 等化器 ３２０ ビタービ復号回路 ３２１ 増幅器 ３２２ ピーク値検出器 ３２３ 第１逆方向変換器 ３２４ 第２逆方向変換器 ３２５ 初期状態設定及びビタービ復号器 ３２６ 第１順方向変換器 ３２７ 第２順方向変換器 ３２８ 選択器 ３３０ タイミング検出器 ３４０ チャンネル復調器
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−8794（ＪＰ，Ａ) 米国特許出願公開5917863（ＵＳ，Ａ) 欧州特許出願公開802634（ＥＰ，Ａ ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 13/00 G11B 20/00 H04L 1/00
Claims (23)
- 【請求項１】 伝送される入力信号をビタービ復号化す
る方法において、 （ａ） 入力信号からメートル対応値としての正ピーク
データと負ピークデータとの瞬時値を検出する段階と、 （ｂ） 検出された瞬時値を所定時間毎にグループ化
し、グループ化された正及び負ピークデータを出力する
段階と、 （ｃ） 前記グループ化された正及び負ピークデータを
逆方向に変換して逆方向正及び負ピークデータを出力す
る段階と、 （ｄ） 前記逆方向正及び負ピークデータを所定数の初
期状態値に応じてビタービ復号化して所定数のチャンネ
ルの逆方向復号データを出力する段階と、 （ｅ） 前記所定数のチャンネルの逆方向復号データを
各々順方向に変換して所定数のチャンネルの順方向復号
データを出力する段階と、 （ｆ） 次のグループの最初の復号データの状態値に基
づき前記所定数のチャンネルの順方向復号データの中１
つを選択して最終復号データを出力する段階とを含むこ
とを特徴とするビタービ復号化方法。 - 【請求項２】 前記（ｆ）段階は次のグループの最初の
復号データの状態値が確定されるまでに前記所定数のチ
ャンネルの順方向復号データを遅延する段階を含むこと
を特徴とする請求項１に記載のビタービ復号化方法。 - 【請求項３】 前記所定のチャンネル数は２であること
を特徴とする請求項１に記載のビタービ復号化方法。 - 【請求項４】 前記グループのビット数はデジタル変調
方式で決定することを特徴とする請求項１に記載のビタ
ービ復号化方法。 - 【請求項５】 磁気記録再生装置で再生信号を復調する
方法において、 （ａ） 再生信号を正及び負ピークスレショルド値と各
々比較して正振幅方向の２値符号化データ（正ピークデ
ータ）及び負振幅方向の２値符号化データ（負ピークデ
ータ）を求める段階と、 （ｂ） 求められた正及び負ピークデータを所定時間毎
にグループ化し、グループ化された正及び負ピークデー
タを出力する段階と、 （ｃ） グループ化された正及び負ピークデータをビタ
ービ復号化して復号データを出力する段階と、 （ｄ） 現在のグループの最終復号データと次のグルー
プの最初の復号データとを整合してグループ化を解除す
る段階とを含むことを特徴とするビタービ復号化方法。 - 【請求項６】 前記（ｃ）段階は、 （ｃ１） 前記グループ化された正及び負ピークデータ
を逆方向に変換して逆方向正及び負ピークデータを出力
する段階と、 （ｃ２） 前記逆方向正及び負ピークデータを２値の初
期状態値に応じてビタービ復号化して２チャンネルの逆
方向復号データを出力する段階と、 （ｃ３） 前記２チャンネルの逆方向復号データを各々
順方向に変換して２チャンネルの順方向復号データを出
力する段階とを含むことを特徴とする請求項５に記載の
ビタービ復号化方法。 - 【請求項７】 前記（ｄ）段階は、 （ｄ１） 現在のグループの最終復号データに連結され
る次のグループの最初の復号データの状態値を確定する
段階と、 （ｄ２） 前記確定された状態値に基づき前記２チャン
ネル順方向復号データの中から１つを選択してグループ
化を解除する段階とを含むことを特徴とする請求項６に
記載のビタービ復号化方法。 - 【請求項８】 前記（ｃ）段階は前記次のグループの最
初の復号データの状態値が確定されるまで前記２チャン
ネル順方向復号データを遅延する段階（ｃ４）をさらに
含むことを特徴とする請求項７に記載のビタービ復号化
方法。 - 【請求項９】 前記グループのビット数はデジタル変調
方式で決定することを特徴とする請求項５に記載のビタ
ービ復号化方法。 - 【請求項１０】 入力信号をビタービ復号化する回路に
おいて、 入力信号からメートル対応値としての正ピーク値と負ピ
ーク値との瞬時値を検出する検出手段と、 検出された瞬時値を所定時間毎にグループ化し、グルー
プ化された正及び負ピークデータを逆方向に変換して逆
方向正及び負ピークデータを出力する第１変換手段と、 前記逆方向正及び負ピークデータを所定数の初期状態値
に応じてビタービ復号化して所定数のチャンネルの逆方
向復号データを出力し、現在のグループの最終復号デー
タに連結される次のグループの最初の復号データの状態
値に基づき選択制御信号を出力するビタービ復号化手段
と、 前記所定数のチャンネルの逆方向復号データを各々順方
向に変換して所定数のチャンネルの順方向復号データを
出力する第２変換手段と、 前記選択制御信号により前記所定数のチャンネルの順方
向復号データの中から１つを選択して最終復号データを
出力する選択手段とを含むことを特徴とするビタービ復
号化回路。 - 【請求項１１】 前記所定のチャンネル数は２であるこ
とを特徴とする請求項１０に記載のビタービ復号化回
路。 - 【請求項１２】 前記第１変換手段は直列入力、並列出
力形と並列入力、直列出力形のシフトレジスターメモリ
を組合わせて構成することを特徴とする請求項１１に記
載のビタービ復号化回路。 - 【請求項１３】 前記第２変換手段は直列入力、並列出
力形と並列入力、直列出力形のシフトレジスターメモリ
を組合わせて２チャンネルにて構成することを特徴とす
る請求項１１に記載のビタービ復号化回路。 - 【請求項１４】 前記ビタービ復号化手段は、 前記グループ毎に２値の第１及び第２初期状態を設定す
る初期状態設定回路と、 前記第１初期状態と、前記逆方向の正ピークデータと前
記逆方向の負ピークデータとを各々ロジック演算して第
１初期状態値からビタービ復号化された第１逆方向の復
号データを出力する第１復号化ロジック回路と、 前記第２初期状態と、前記逆方向の正ピークデータと前
記逆方向の負ピークデータとを各々ロジック演算して第
２初期状態値からビタービ復号化された第２逆方向の復
号データを出力する第２復号化ロジック回路と、 前記第１復号化ロジック回路から出力されるグループの
最終復号データに連結される次のグループの最初復号デ
ータの復号値に基づき選択制御信号を発生する選択制御
信号発生回路とを含むことを特徴とする請求項１１に記
載のビタービ復号化回路。 - 【請求項１５】 前記選択手段は、 前記２チャンネルの順方向復号データを前記選択制御信
号が発生するまでに所定時間遅延するための第１及び第
２シフトレジスターと、 前記選択制御信号に応じて第１及び第２シフトレジスタ
ーの出力の中から１つを選択するスイッチング素子とを
含むことを特徴とする請求項１１に記載のビタービ復号
化回路。 - 【請求項１６】 前記グループのビット数はデジタル変
調方式で決定することを特徴とする請求項１０に記載の
ビタービ復号化回路。 - 【請求項１７】 磁気記録再生装置の再生信号を復調す
る回路において、 正ピーク検出スレショルド値と負ピーク検出スレショル
ド値とを連動させ、その差を所定のオフセット値に保っ
て入力される再生信号の正ピーク値と負ピーク値との瞬
時値を検出して正ピークデータと負ピークデータとを出
力するピーク値検出手段と、 前記ピーク値検出手段から出力される正ピークデータを
所定時間毎にグループ化し、グループ化された正ピーク
データを逆方向に変換して逆方向の正ピークデータを出
力する第１逆方向変換手段と、 前記ピーク値検出手段から出力される負ピークデータを
所定時間毎にグループ化し、グループ化された負ピーク
データを逆方向に変換して逆方向の負ピークデータを出
力する第２逆方向変換手段と、 前記第１及び第２逆方向変換手段から出力される逆方向
の正、負ピークデータを第１及び第２初期状態値に応じ
てビタービ復号化して２チャンネルの逆方向の復号デー
タを出力し、現在のグループの最終復号データに連結さ
れる次のグループの最初復号データの状態値に基づき選
択制御信号を出力するビタービ復号化手段と、 第１初期状態値に応じて復号化した逆方向の復号データ
を順方向変換して第１順方向復号データを出力する第１
順方向変換手段と、 第２初期状態値に応じて復号化した逆方向の復号データ
を順方向変換して第２順方向復号データを出力する第２
順方向変換手段と、 前記選択制御信号に応じて前記第１及び第２順方向復号
データの中から１つを選択して復号データを出力する選
択手段とを含むことを特徴とするビタービ復号化回路。 - 【請求項１８】 前記再生信号を増幅して前記ピーク値
検出手段に出力する増幅器をさらに含むことを特徴とす
る請求項１７に記載のビタービ復号化回路。 - 【請求項１９】 前記ピーク値検出手段は前記再生信号
を正及び負ピークスレショルド値と各々比べて正振幅方
向の２値符号化データ（正ピークデータ）及び負振幅方
向の２値符号化データ（負ピークデータ）を出力する２
つの比較器を含むことを特徴とする請求項１７に記載の
ビタービ復号化回路。 - 【請求項２０】 前記第１及び第２逆方向変換手段は各
々直列入力、並列出力形と並列入力、直列出力形のシフ
トレジスターメモリを組合わせて構成することを特徴と
する請求項１７に記載のビタービ復号化回路。 - 【請求項２１】 前記第１及び第２順方向変換手段は各
々直列入力、並列出力形と並列入力、直列出力形のシフ
トレジスターメモリを組合わせて構成することを特徴と
する請求項１７に記載のビタービ復号化回路。 - 【請求項２２】 前記ビタービ復号化手段は、 前記グループ毎に２値の第１及び第２初期状態を設定す
る初期状態設定回路と、 前記第１初期状態と、前記逆方向の正ピークデータと前
記逆方向の負ピークデータとを各々ロジック演算して第
１初期状態値からビタービ復号化された第１逆方向の復
号データを出力する第１復号化ロジック回路と、 前記第２初期状態と、前記逆方向の正ピークデータと前
記逆方向の負ピークデータとを各々ロジック演算して第
２初期状態値からビタービ復号化された第２逆方向の復
号データを出力する第２復号化ロジック回路と、 前記第１復号化ロジック回路から出力されるグループの
最終復号データに連結される次のグループの最初復号デ
ータの復号値に基づき選択制御信号を発生する選択制御
信号発生回路とを含むことを特徴とする請求項１７に記
載のビタービ復号化回路。 - 【請求項２３】 前記選択手段は、 前記第１及び第２順方向復号データを前記選択制御信号
が発生するまでに所定時間遅延するための第１及び第２
シフトレジスターと、 前記選択制御信号に応じて第１及び第２シフトレジスタ
ーの出力の中から１つを選択するスイッチング素子とを
含むことを特徴とする請求項１７に記載のビタービ復号
化回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960011620A KR100189906B1 (ko) | 1996-04-17 | 1996-04-17 | 비터비 복호화방법 및 그 회로 |
| KR11620/1996 | 1996-04-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09284147A JPH09284147A (ja) | 1997-10-31 |
| JP3278581B2 true JP3278581B2 (ja) | 2002-04-30 |
Family
ID=19455943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28708096A Expired - Fee Related JP3278581B2 (ja) | 1996-04-17 | 1996-10-29 | ビタービ復号化方法及びその回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5917863A (ja) |
| EP (1) | EP0802634B1 (ja) |
| JP (1) | JP3278581B2 (ja) |
| KR (1) | KR100189906B1 (ja) |
| CN (1) | CN1112770C (ja) |
| CA (1) | CA2189209A1 (ja) |
| DE (1) | DE69628138T2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3855361B2 (ja) * | 1997-05-08 | 2006-12-06 | ソニー株式会社 | 情報再生装置および再生方法 |
| JP3437411B2 (ja) * | 1997-05-20 | 2003-08-18 | 松下電器産業株式会社 | 受信装置及び送信装置並びにこれらを用いた基地局装置及び移動局装置 |
| KR100289714B1 (ko) * | 1997-08-21 | 2001-05-15 | 윤종용 | 데이터검출기및그방법 |
| US6563889B1 (en) * | 1998-10-01 | 2003-05-13 | Lsi Logic Corporation | Method and apparatus for adapting the boost of a read channel filter |
| JP4118561B2 (ja) * | 1999-05-28 | 2008-07-16 | 富士通株式会社 | 信号処理装置及び信号処理方法並びに情報記憶装置 |
| JP2001266500A (ja) | 2000-03-23 | 2001-09-28 | Sony Corp | データ記録装置及びデータ記録方法、データ再生装置及びデータ再生方法、並びに、データ記録再生装置及びデータ記録再生方法 |
| JP2001266499A (ja) * | 2000-03-23 | 2001-09-28 | Sony Corp | データ記録装置及びデータ記録方法、データ再生装置及びデータ再生方法、並びに、データ記録再生装置及びデータ記録再生方法 |
| US7042937B2 (en) * | 2001-04-23 | 2006-05-09 | Koninklijke Philips Electronics N.V. | Hybrid frequency-time domain equalizer |
| US6763493B2 (en) * | 2001-09-21 | 2004-07-13 | The Directv Group, Inc. | Method and system for performing decoding using a reduced-memory implementation |
| WO2003032497A1 (fr) * | 2001-10-03 | 2003-04-17 | Sony Corporation | Procede de codage et de decodage |
| US7555070B1 (en) * | 2004-04-02 | 2009-06-30 | Maxtor Corporation | Parallel maximum a posteriori detectors that generate soft decisions for a sampled data sequence |
| KR100630168B1 (ko) * | 2004-08-09 | 2006-09-29 | 삼성전자주식회사 | 이동통신 시스템에서 비터비 디코더의 공유 방법 및 장치 |
| US7522367B2 (en) * | 2005-11-23 | 2009-04-21 | International Business Machines Corporation | Asynchronous read channel shaped toward generalized partial response characteristics |
| GB2453117B (en) * | 2007-09-25 | 2012-05-23 | Motorola Mobility Inc | Apparatus and method for encoding a multi channel audio signal |
| US7791994B2 (en) * | 2008-05-29 | 2010-09-07 | Mediatek Inc. | Apparatus and method for demodulating input signal modulated from reference signal and data signal |
| CN102780492B (zh) * | 2012-08-06 | 2015-04-22 | 吉林大学 | 高密度电法仪发射波形的自定义编码方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3259302B2 (ja) * | 1992-01-28 | 2002-02-25 | 株式会社日立製作所 | 出力信号復号方法および装置 |
| US5341387A (en) * | 1992-08-27 | 1994-08-23 | Quantum Corporation | Viterbi detector having adjustable detection thresholds for PRML class IV sampling data detection |
| US5335250A (en) * | 1992-10-22 | 1994-08-02 | Ericsson Ge Mobile Communications Inc. | Method and apparatus for bidirectional demodulation of digitally modulated signals |
| US5373400A (en) * | 1993-12-01 | 1994-12-13 | Analog Devices, Inc. | Dynamic threshold updating circuit for a maximum likelihood detector using both positive and negative comparators |
| GB9324918D0 (en) * | 1993-12-04 | 1994-01-26 | Hewlett Packard Ltd | High-density data recording |
| US5859861A (en) * | 1995-06-21 | 1999-01-12 | Hyundai Electronics Ind. Co., Ltd. | High speed viterbi decoder |
-
1996
- 1996-04-17 KR KR1019960011620A patent/KR100189906B1/ko not_active IP Right Cessation
- 1996-10-25 CN CN96112474A patent/CN1112770C/zh not_active Expired - Fee Related
- 1996-10-28 EP EP96307767A patent/EP0802634B1/en not_active Expired - Lifetime
- 1996-10-28 DE DE69628138T patent/DE69628138T2/de not_active Expired - Fee Related
- 1996-10-29 JP JP28708096A patent/JP3278581B2/ja not_active Expired - Fee Related
- 1996-10-30 CA CA002189209A patent/CA2189209A1/en not_active Abandoned
- 1996-11-05 US US08/743,912 patent/US5917863A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69628138T2 (de) | 2003-11-27 |
| CA2189209A1 (en) | 1997-10-18 |
| CN1112770C (zh) | 2003-06-25 |
| EP0802634B1 (en) | 2003-05-14 |
| JPH09284147A (ja) | 1997-10-31 |
| KR100189906B1 (ko) | 1999-06-01 |
| EP0802634A2 (en) | 1997-10-22 |
| CN1162874A (zh) | 1997-10-22 |
| US5917863A (en) | 1999-06-29 |
| KR970071704A (ko) | 1997-11-07 |
| DE69628138D1 (de) | 2003-06-18 |
| EP0802634A3 (en) | 2001-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3278581B2 (ja) | ビタービ復号化方法及びその回路 | |
| US5619539A (en) | Data detection methods and apparatus for a direct access storage device | |
| US6337889B1 (en) | Partial response demodulating method and apparatus using the same | |
| US6460150B1 (en) | Noise-predictive post-processing for PRML data channel | |
| US6215744B1 (en) | Information recording/reproducing method and apparatus using EPRML connection processing system | |
| JP3976343B2 (ja) | デジタル情報信号の送信、記録及び再生 | |
| JP4103152B2 (ja) | 情報再生装置および再生方法 | |
| JPH052842A (ja) | 軟判定復号回路 | |
| JPH09148944A (ja) | ビタビ復号器および情報再生装置 | |
| US7127665B2 (en) | Trellis code detector and decoder | |
| JPH1198021A (ja) | 復調装置および復調方法、並びに伝送媒体 | |
| JP3646684B2 (ja) | パーシャルレスポンス復調方法を用いたデータ記録再生装置 | |
| JP2000134114A (ja) | 軟判定ｍｌ復号器、誤り訂正回路及びそれを用いたディジタル磁気記録再生装置 | |
| JP3858362B2 (ja) | 復号化装置とその方法、および、データ再生装置 | |
| JP4099582B2 (ja) | パラメータ調整方法、信号処理装置 | |
| JPH11317030A (ja) | 情報記録再生方法、情報記録再生回路及びこれを用いた情報記録再生装置 | |
| JP3551879B2 (ja) | 誤り訂正装置及び方法 | |
| JP3271187B2 (ja) | 軟判定復号回路 | |
| JP3468370B2 (ja) | 再生装置 | |
| JP3301691B2 (ja) | デジタル情報再生装置 | |
| JPH10214461A (ja) | ディジタル磁気記録再生回路及びこれを用いた装置 | |
| JP2002358739A (ja) | データ再生装置、及びデータ再生方法 | |
| US6665252B1 (en) | Method and apparatus for determining the value of samples received from bitstream data stored on a storage medium, and for recovering bits of said bitstream using a viterbi detector | |
| JP2005012557A (ja) | 信号復号装置及び方法並びに基準電圧生成装置 | |
| EP1107460A1 (en) | Method and apparatus for recovering data stored on a storage medium by using a viterbi detector |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080215 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090215 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |