JP3276995B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3276995B2 JP3276995B2 JP23708392A JP23708392A JP3276995B2 JP 3276995 B2 JP3276995 B2 JP 3276995B2 JP 23708392 A JP23708392 A JP 23708392A JP 23708392 A JP23708392 A JP 23708392A JP 3276995 B2 JP3276995 B2 JP 3276995B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- thin film
- film transistor
- substrate
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置に関し、と
くに表示品位を向上させたアクティブマトリックス型液
晶表示装置に関する。
くに表示品位を向上させたアクティブマトリックス型液
晶表示装置に関する。
【０００２】
【従来の技術】近年、液晶表示装置は、薄型軽量、低消
費電力という大きな利点をもつため、液晶テレビ、日本
語ワードプロセッサやディスクトップパーソナルコンピ
ュータ等のＯＡ機器の表示装置に積極的に用いられてい
る。とくに、薄膜トランジスタ（以下、ＴＦＴと称す
る。）などの 3端子素子を表示画素の１つ１つにスイッ
チとして接続したアクティブマトリックス型の液晶表示
装置は、大画面が得られやすいこと、製造に従来の半導
体製造技術が応用できることなどから多用されている。
それと共に、アクティブマトリックス型の液晶表示装置
の表示品位の向上が望まれている。
費電力という大きな利点をもつため、液晶テレビ、日本
語ワードプロセッサやディスクトップパーソナルコンピ
ュータ等のＯＡ機器の表示装置に積極的に用いられてい
る。とくに、薄膜トランジスタ（以下、ＴＦＴと称す
る。）などの 3端子素子を表示画素の１つ１つにスイッ
チとして接続したアクティブマトリックス型の液晶表示
装置は、大画面が得られやすいこと、製造に従来の半導
体製造技術が応用できることなどから多用されている。
それと共に、アクティブマトリックス型の液晶表示装置
の表示品位の向上が望まれている。
【０００３】従来のアクティブマトリックス型液晶表示
装置の表示画素１つ分の等価回路を図２に示す。ＴＦＴ
からなるスイッチ１に液晶容量２と補助容量３が接続さ
れている。なお、符号Ｃgsはスイッチ部の寄生容量８を
示す。このような表示画素に表示信号を書き込む場合に
は、スイッチ１が閉じて液晶容量２と補助容量３に信号
が書き込まれる。一方、書き込んだ表示信号を保持する
場合には、スイッチ１が開くために保持状態であるとき
に加わる表示信号の影響をスイッチ１により防ぐことが
できる。そのため、アクティブマトリックス型液晶表示
装置は高品質の画像が得られる。しかし、ＴＦＴからな
るスイッチ１を設けることで、スイッチ開閉時に生じる
ノイズが液晶容量、補助容量に伝わり、書き込んだ表示
信号に変化が生じる。このノイズの原因はスイッチ部の
寄生容量８の影響で、図２のような１画素の等価回路に
おいて、スイッチ開閉時の信号の電位変化（ｄＶg ）に
対応して、 ｄＶp ＝（Ｃgs／（Ｃgs＋ＣLc＋Ｃs ））×ｄＶg …………（１） なる画素電位の変位量（ｄＶp ）が生じる。ここでＣLc
は液晶容量、Ｃs は補助容量を示している。液晶は対称
性を有する交流波形による駆動が必要であることから、
図３に示すように交流駆動波形の振幅中心値である対向
電極電位Ｖ´comにオフセットバイアスｄＶcom を加え
た電位で駆動している。従来のたとえば小型の液晶表示
装置においては、画素電位の変位が生じてもこのオフセ
ットバイアス駆動で表示上の問題は殆ど解決されてい
た。
装置の表示画素１つ分の等価回路を図２に示す。ＴＦＴ
からなるスイッチ１に液晶容量２と補助容量３が接続さ
れている。なお、符号Ｃgsはスイッチ部の寄生容量８を
示す。このような表示画素に表示信号を書き込む場合に
は、スイッチ１が閉じて液晶容量２と補助容量３に信号
が書き込まれる。一方、書き込んだ表示信号を保持する
場合には、スイッチ１が開くために保持状態であるとき
に加わる表示信号の影響をスイッチ１により防ぐことが
できる。そのため、アクティブマトリックス型液晶表示
装置は高品質の画像が得られる。しかし、ＴＦＴからな
るスイッチ１を設けることで、スイッチ開閉時に生じる
ノイズが液晶容量、補助容量に伝わり、書き込んだ表示
信号に変化が生じる。このノイズの原因はスイッチ部の
寄生容量８の影響で、図２のような１画素の等価回路に
おいて、スイッチ開閉時の信号の電位変化（ｄＶg ）に
対応して、 ｄＶp ＝（Ｃgs／（Ｃgs＋ＣLc＋Ｃs ））×ｄＶg …………（１） なる画素電位の変位量（ｄＶp ）が生じる。ここでＣLc
は液晶容量、Ｃs は補助容量を示している。液晶は対称
性を有する交流波形による駆動が必要であることから、
図３に示すように交流駆動波形の振幅中心値である対向
電極電位Ｖ´comにオフセットバイアスｄＶcom を加え
た電位で駆動している。従来のたとえば小型の液晶表示
装置においては、画素電位の変位が生じてもこのオフセ
ットバイアス駆動で表示上の問題は殆ど解決されてい
た。
【０００４】また、画素電位の変位量（ｄＶp ）に着目
して、駆動波形の立ち上がりを急峻に変化させることに
より、画素電位の変位量（ｄＶp ）を小さくすることを
目的とする提案がなされている（特開平１−２１９８２
７号公報）。しかし、この提案は画素電位の変位量（ｄ
Ｖp ）がゲート配線の配線方向および信号用配線の配線
方向において所定の分布をもって変動することについて
は何等開示していない。
して、駆動波形の立ち上がりを急峻に変化させることに
より、画素電位の変位量（ｄＶp ）を小さくすることを
目的とする提案がなされている（特開平１−２１９８２
７号公報）。しかし、この提案は画素電位の変位量（ｄ
Ｖp ）がゲート配線の配線方向および信号用配線の配線
方向において所定の分布をもって変動することについて
は何等開示していない。
【０００５】
【発明が解決しようとする課題】しかしながら、対角 5
インチ以上の表示装置の場合等には、スイッチの開閉信
号を送る配線（以下、ゲート配線と称する。）の時定数
の上昇によりスイッチが解放状態に達する時間に分布が
生じる。そのために、画素電位の変位（ｄＶp ）が
（１）式のように単純に変化せず、スイッチ開閉の速
度、過度変化に左右される。具体的な例を図４で説明す
る。図４に示すようにゲート配線の時定数の上昇により
スイッチ駆動信号の駆動波形が入力時からゲート配線方
向に沿って順次変化する。したがって、ドライバーＩＣ
４に近い画素の画素電位の変位量（ｄＶp）は、スイッ
チが完全に解放されるまでの時間が短いために全体と比
較した場合は大きく、ドライバーＩＣ４に遠い画素では
スイッチが完全に解放されるまでの時間が長いためにド
ライバーＩＣ４に近い画素の変位量（ｄＶp ）より小さ
くなる。このスイッチの解放時間の相違が画素電位の変
位量（ｄＶp ）の相違となってあらわれる。このため、
ゲート配線方向に表示むらが生じるとの問題があった。
インチ以上の表示装置の場合等には、スイッチの開閉信
号を送る配線（以下、ゲート配線と称する。）の時定数
の上昇によりスイッチが解放状態に達する時間に分布が
生じる。そのために、画素電位の変位（ｄＶp ）が
（１）式のように単純に変化せず、スイッチ開閉の速
度、過度変化に左右される。具体的な例を図４で説明す
る。図４に示すようにゲート配線の時定数の上昇により
スイッチ駆動信号の駆動波形が入力時からゲート配線方
向に沿って順次変化する。したがって、ドライバーＩＣ
４に近い画素の画素電位の変位量（ｄＶp）は、スイッ
チが完全に解放されるまでの時間が短いために全体と比
較した場合は大きく、ドライバーＩＣ４に遠い画素では
スイッチが完全に解放されるまでの時間が長いためにド
ライバーＩＣ４に近い画素の変位量（ｄＶp ）より小さ
くなる。このスイッチの解放時間の相違が画素電位の変
位量（ｄＶp ）の相違となってあらわれる。このため、
ゲート配線方向に表示むらが生じるとの問題があった。
【０００６】一方で、液晶容量２は書き込む信号電圧に
より、その容量値が変化する。この容量変化により、数
式１から書き込む信号電圧によっても画素電位の変位量
（ｄＶp ）が変化することがわかる。加えて、書き込む
信号電圧が相違することは、3端子素子間のバイアス状
態も相違することとなり、 3端子素子が閉じた状態から
開いた状態に移行するときに過度的にながれる電荷量に
も相違が生じる。よって、この電荷量の相違により画素
電位の変位量（ｄＶp ）も変化することとなる。これら
の原因で生じる画素電位変位量（ｄＶp ）の信号電圧に
よる相違が大きい場合には、液晶に非対称性が大きい駆
動信号が加わるために、直流電圧成分による液晶材料の
変質が生じることとなり、コントラストの低下やフリッ
カーの発生などの表示むらが生じるとの問題があった。
より、その容量値が変化する。この容量変化により、数
式１から書き込む信号電圧によっても画素電位の変位量
（ｄＶp ）が変化することがわかる。加えて、書き込む
信号電圧が相違することは、3端子素子間のバイアス状
態も相違することとなり、 3端子素子が閉じた状態から
開いた状態に移行するときに過度的にながれる電荷量に
も相違が生じる。よって、この電荷量の相違により画素
電位の変位量（ｄＶp ）も変化することとなる。これら
の原因で生じる画素電位変位量（ｄＶp ）の信号電圧に
よる相違が大きい場合には、液晶に非対称性が大きい駆
動信号が加わるために、直流電圧成分による液晶材料の
変質が生じることとなり、コントラストの低下やフリッ
カーの発生などの表示むらが生じるとの問題があった。
【０００７】本発明は、このような問題を解決するため
になされたもので、アクティブマトリックス型液晶表示
装置の表示画素部に発生する表示むらを低減し、表示品
位の高い液晶表示装置を提供することを目的とする。
になされたもので、アクティブマトリックス型液晶表示
装置の表示画素部に発生する表示むらを低減し、表示品
位の高い液晶表示装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】 本発明は、基板と、該
基板上に形成され互いに直交する複数のゲート配線と複
数の信号用配線と、直交する配線の交差箇所にスイッチ
ング用薄膜トランジスターと該薄膜トランジスターに接
続され基板上に形成された画素電極とを備えた薄膜トラ
ンジスターアレイ基板と、薄膜トランジスターアレイ基
板に対向配置してなる対向基板との間に液晶組成物を挟
持した画素電極からなる表示部を有してなるアクティブ
マトリックス型液晶表示装置において、前記ゲート配線
に印加される駆動電圧波形の立ち下がり部分の時定数を
立ち上がり部分の時定数より大きくして、前記薄膜トラ
ンジスターのスイッチング時における前記画素電極の電
位変化量（ｄＶp ）を前記信号用配線の配線方向におい
て実質的に同一とする手段を具備することを特徴とす
る。
基板上に形成され互いに直交する複数のゲート配線と複
数の信号用配線と、直交する配線の交差箇所にスイッチ
ング用薄膜トランジスターと該薄膜トランジスターに接
続され基板上に形成された画素電極とを備えた薄膜トラ
ンジスターアレイ基板と、薄膜トランジスターアレイ基
板に対向配置してなる対向基板との間に液晶組成物を挟
持した画素電極からなる表示部を有してなるアクティブ
マトリックス型液晶表示装置において、前記ゲート配線
に印加される駆動電圧波形の立ち下がり部分の時定数を
立ち上がり部分の時定数より大きくして、前記薄膜トラ
ンジスターのスイッチング時における前記画素電極の電
位変化量（ｄＶp ）を前記信号用配線の配線方向におい
て実質的に同一とする手段を具備することを特徴とす
る。
【０００９】本発明の液晶表示装置において、表示部に
おける画素電位の変位量（ｄＶp ）をゲート配線の配線
方向において実質的に同一とする手段としては、スイッ
チ駆動信号の駆動波形における立ち下がり部分の時定数
を立ち上がり部分の時定数よりも大きくすることによっ
て達成される。ここで、スイッチ駆動信号の駆動波形に
おける立ち下がり部分の時定数を立ち上がり部分の時定
数よりも大きくするとは、図５に示す駆動波形の形状を
時定数により定められる所定の形状にすることをいう。
本発明において、時定数としての範囲は 50 ≧（立ち下
がり部分の時定数／立ち上がり部分の時定数）≧2 であ
ることが好ましく、より好ましくは 10≧（立ち下がり
部分の時定数／立ち上がり部分の時定数）≧2 である。
このような範囲に設定することにより、画素電位の変位
量（ｄＶp ）を低く抑えることが可能となる。
おける画素電位の変位量（ｄＶp ）をゲート配線の配線
方向において実質的に同一とする手段としては、スイッ
チ駆動信号の駆動波形における立ち下がり部分の時定数
を立ち上がり部分の時定数よりも大きくすることによっ
て達成される。ここで、スイッチ駆動信号の駆動波形に
おける立ち下がり部分の時定数を立ち上がり部分の時定
数よりも大きくするとは、図５に示す駆動波形の形状を
時定数により定められる所定の形状にすることをいう。
本発明において、時定数としての範囲は 50 ≧（立ち下
がり部分の時定数／立ち上がり部分の時定数）≧2 であ
ることが好ましく、より好ましくは 10≧（立ち下がり
部分の時定数／立ち上がり部分の時定数）≧2 である。
このような範囲に設定することにより、画素電位の変位
量（ｄＶp ）を低く抑えることが可能となる。
【００１０】一方、本発明の液晶表示装置において、表
示部における画素電位の変位量（ｄＶp ）を信号用配線
の配線方向において実質的に同一とする手段としては、
表示部の液晶容量の信号電圧依存性を相殺する特性を有
する補助容量を並列接続することによって達成される。
ここで、表示部の液晶容量の信号電圧依存性を相殺する
特性を有する補助容量を並列接続するとは、図８に示す
ように、信号電圧によって変化する液晶容量ＣLcに対し
て補助容量Ｃs をＣLc＋Ｃs ＝一定となるように並列接
続することをいう。ＣLc＋Ｃs ＝一定とすることによ
り、画素電位の変位量（ｄＶp ）を低く抑えることが可
能となる。
示部における画素電位の変位量（ｄＶp ）を信号用配線
の配線方向において実質的に同一とする手段としては、
表示部の液晶容量の信号電圧依存性を相殺する特性を有
する補助容量を並列接続することによって達成される。
ここで、表示部の液晶容量の信号電圧依存性を相殺する
特性を有する補助容量を並列接続するとは、図８に示す
ように、信号電圧によって変化する液晶容量ＣLcに対し
て補助容量Ｃs をＣLc＋Ｃs ＝一定となるように並列接
続することをいう。ＣLc＋Ｃs ＝一定とすることによ
り、画素電位の変位量（ｄＶp ）を低く抑えることが可
能となる。
【００１１】また、本発明の液晶表示装置において、画
素電位の変位量（ｄＶp ）はゲート配線の配線方向のみ
または信号用配線の配線方向のみにおいて実質的に同一
にしてもよい。表示品位の向上のため、ゲート配線およ
び信号用配線それぞれの配線方向において画素電位の変
位量（ｄＶp ）を実質的に同一にすることがとくに好ま
しい。
素電位の変位量（ｄＶp ）はゲート配線の配線方向のみ
または信号用配線の配線方向のみにおいて実質的に同一
にしてもよい。表示品位の向上のため、ゲート配線およ
び信号用配線それぞれの配線方向において画素電位の変
位量（ｄＶp ）を実質的に同一にすることがとくに好ま
しい。
【００１２】なお、実質的に同一にするとは、画素電位
の変位量（ｄＶp ）の値が平均値の±15％の範囲にある
ことをいう。また、画素電位の変位量（ｄＶp ）の値
は、液晶駆動信号の最大振幅値の3.0 ％以下が好まし
い。画素電位の変位量（ｄＶp ）の変化がこの範囲にあ
れば、コントラストの低下やフリッカーの発生を防ぐこ
とができる。
の変位量（ｄＶp ）の値が平均値の±15％の範囲にある
ことをいう。また、画素電位の変位量（ｄＶp ）の値
は、液晶駆動信号の最大振幅値の3.0 ％以下が好まし
い。画素電位の変位量（ｄＶp ）の変化がこの範囲にあ
れば、コントラストの低下やフリッカーの発生を防ぐこ
とができる。
【００１３】画素電位の変位量（ｄＶp ）を上述の範囲
に保つには種々の方法がある。たとえば、ゲート信号供
給部とドライバーＩＣ接続部との間にダイオードと抵抗
およびコンデンサーからなる回路を挿入する、ドライバ
ーＩＣ自身を改良する、△ε＜ 0の容量特性を有する補
助容量を用いる等の方法がある。本発明の液晶表示装置
においては、これらの方法に限定されることなく、画素
電位の変位量（ｄＶp）を前述の範囲にすることのでき
る方法であれば、いかなる方法であってもよい。
に保つには種々の方法がある。たとえば、ゲート信号供
給部とドライバーＩＣ接続部との間にダイオードと抵抗
およびコンデンサーからなる回路を挿入する、ドライバ
ーＩＣ自身を改良する、△ε＜ 0の容量特性を有する補
助容量を用いる等の方法がある。本発明の液晶表示装置
においては、これらの方法に限定されることなく、画素
電位の変位量（ｄＶp）を前述の範囲にすることのでき
る方法であれば、いかなる方法であってもよい。
【００１４】本発明の液晶表示装置は、薄膜トランジス
ターアレイ基板を、対向基板と合わせ、そのギャップ部
に液晶を注入し、液晶セルを構成する。そして、液晶セ
ルに外装アセンブリを形成して作製する。
ターアレイ基板を、対向基板と合わせ、そのギャップ部
に液晶を注入し、液晶セルを構成する。そして、液晶セ
ルに外装アセンブリを形成して作製する。
【００１５】
【作用】本発明の液晶表示装置は、画素電位の変位量
（ｄＶp ）を小さな値にすることができる。またその値
の分布を狭くすることができる。
（ｄＶp ）を小さな値にすることができる。またその値
の分布を狭くすることができる。
【００１６】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。 実施例１ 公知の半導体製造技術を応用した薄膜工程で作製された
従来型アクティブマトリックス型液晶表示装置のゲート
信号供給部とドライバーＩＣ４の接続部との間に図１に
示す回路を付加して液晶表示装置を作製する。図１にお
いて、５はダイオード、６は抵抗、７はコンデンサーを
それぞれ示す。この回路の付加により、スイッチ駆動信
号として図５に示す 50 ≧（立ち下がり部分の時定数／
立ち上がり部分の時定数）≧2 の範囲の時定数を有する
駆動波形９が得られる。このゲート駆動波形９を入力す
ることで、液晶容量２、補助容量３へ信号を書き込むと
きには影響を与えることなく、スイッチが解放するとき
に生じる画素電位の変位量（ｄＶp ）を低く抑えること
ができる。とくに画素電位の変位量（ｄＶp ）が大きい
ドライバーＩＣ近傍での変位量低減に効果が大きいた
め、ゲート配線の配線方向において実質的に同一とする
ことができる。図１は液晶容量２、補助容量３が同一電
位Ｖcom となっているが、異なる配線を通して異なる電
位で駆動してもよい。一方、図５に示す駆動波形は、液
晶表示装置作製の薄膜工程で形成された回路によっても
得ることができる。その例を図６に示す。図６におい
て、ドライバーＩＣ接続部の前段部にダイオード１０お
よび容量１１からなる回路が形成されている。なお、１
２は上部金属電極、１３は絶縁膜、１４はｎ＋アモルフ
ァスシリコン、１５は下部金属電極、１６はガラス基板
をそれぞれ示す。このような回路は公知の半導体製造技
術が直接応用できるため、工程が容易で信頼性のある薄
膜トランジスターアレイ基板を得ることができるという
利点がある。
に説明する。 実施例１ 公知の半導体製造技術を応用した薄膜工程で作製された
従来型アクティブマトリックス型液晶表示装置のゲート
信号供給部とドライバーＩＣ４の接続部との間に図１に
示す回路を付加して液晶表示装置を作製する。図１にお
いて、５はダイオード、６は抵抗、７はコンデンサーを
それぞれ示す。この回路の付加により、スイッチ駆動信
号として図５に示す 50 ≧（立ち下がり部分の時定数／
立ち上がり部分の時定数）≧2 の範囲の時定数を有する
駆動波形９が得られる。このゲート駆動波形９を入力す
ることで、液晶容量２、補助容量３へ信号を書き込むと
きには影響を与えることなく、スイッチが解放するとき
に生じる画素電位の変位量（ｄＶp ）を低く抑えること
ができる。とくに画素電位の変位量（ｄＶp ）が大きい
ドライバーＩＣ近傍での変位量低減に効果が大きいた
め、ゲート配線の配線方向において実質的に同一とする
ことができる。図１は液晶容量２、補助容量３が同一電
位Ｖcom となっているが、異なる配線を通して異なる電
位で駆動してもよい。一方、図５に示す駆動波形は、液
晶表示装置作製の薄膜工程で形成された回路によっても
得ることができる。その例を図６に示す。図６におい
て、ドライバーＩＣ接続部の前段部にダイオード１０お
よび容量１１からなる回路が形成されている。なお、１
２は上部金属電極、１３は絶縁膜、１４はｎ＋アモルフ
ァスシリコン、１５は下部金属電極、１６はガラス基板
をそれぞれ示す。このような回路は公知の半導体製造技
術が直接応用できるため、工程が容易で信頼性のある薄
膜トランジスターアレイ基板を得ることができるという
利点がある。
【００１７】実施例２ ドライバーＩＣ自身を改良することにより液晶表示装置
を作製する。改良されたドライバーＩＣの例を図７に示
す。この場合、ドライバーＩＣの出力段のｎ型トランジ
スター１８のオン抵抗をｐ型トランジスター１７に比べ
て大きくするという通常とは異なった構成にすることに
より、立ち下がり部分のドライバー出力の減衰波形の時
定数を長くすることができる。その結果、図５に示す 5
0 ≧（立ち下がり部分の時定数／立ち上がり部分の時定
数）≧2 の範囲の時定数を有する駆動波形９が得られ
る。
を作製する。改良されたドライバーＩＣの例を図７に示
す。この場合、ドライバーＩＣの出力段のｎ型トランジ
スター１８のオン抵抗をｐ型トランジスター１７に比べ
て大きくするという通常とは異なった構成にすることに
より、立ち下がり部分のドライバー出力の減衰波形の時
定数を長くすることができる。その結果、図５に示す 5
0 ≧（立ち下がり部分の時定数／立ち上がり部分の時定
数）≧2 の範囲の時定数を有する駆動波形９が得られ
る。
【００１８】また、出力段をアナログバッファアンプ形
式にし、そのバッファアンプに入力する信号を立ち上が
りと立ち下がりとで異なるように処理回路を内蔵するこ
とで、ゲート配線容量の値に影響を受けずに精度よく、
かつ 50 ≧（立ち下がり部分の時定数／立ち上がり部分
の時定数）≧2 の範囲の時定数を有する駆動波形でゲー
トを駆動することができる。この方法は、すでに完成し
ている薄膜トランジスターアレイ基板に駆動部として改
良されたドライバーＩＣを付加するだけで液晶表示装置
の特性を向上させることができるという利点がある。
式にし、そのバッファアンプに入力する信号を立ち上が
りと立ち下がりとで異なるように処理回路を内蔵するこ
とで、ゲート配線容量の値に影響を受けずに精度よく、
かつ 50 ≧（立ち下がり部分の時定数／立ち上がり部分
の時定数）≧2 の範囲の時定数を有する駆動波形でゲー
トを駆動することができる。この方法は、すでに完成し
ている薄膜トランジスターアレイ基板に駆動部として改
良されたドライバーＩＣを付加するだけで液晶表示装置
の特性を向上させることができるという利点がある。
【００１９】実施例３ ドライバーＩＣ近傍の補助容量３の容量値を大きく形成
して液晶表示装置を作製する。図４に示すように、ドラ
イバーＩＣ近傍の画素電位の変位量（ｄＶp ）が大きい
ので、本実施例によりドライバーＩＣ近傍での変位量を
低減することができる。
して液晶表示装置を作製する。図４に示すように、ドラ
イバーＩＣ近傍の画素電位の変位量（ｄＶp ）が大きい
ので、本実施例によりドライバーＩＣ近傍での変位量を
低減することができる。
【００２０】補助容量３の容量値の大きさを薄膜トラン
ジスターアレイ基板上で変化させる方法として次のよう
な方法がある。第１には、補助容量形成のためのマスク
パターン上での補助容量面積を変える方法である。この
方法の際に作製されるマスクパターンは、ゲート配線に
沿ってドライバーＩＣに近い側の補助容量面積が大きく
なるように変化させる。そのため、露光装置がステッパ
で表示領域内分割して露光する場合には、ゲート配線方
向に長く分割したパターン配置のマスクが有効である。
一方、一括露光装置を使用しての露光の場合には、この
ような問題はない。また、このように、マスク上で補助
容量の大きさを決定することが可能なので、液晶表示装
置のゲート配線の引き出し方法および駆動方法が片側ま
たは両側にかかわらず最適な補助容量の分布を有する液
晶表示装置が得られる。
ジスターアレイ基板上で変化させる方法として次のよう
な方法がある。第１には、補助容量形成のためのマスク
パターン上での補助容量面積を変える方法である。この
方法の際に作製されるマスクパターンは、ゲート配線に
沿ってドライバーＩＣに近い側の補助容量面積が大きく
なるように変化させる。そのため、露光装置がステッパ
で表示領域内分割して露光する場合には、ゲート配線方
向に長く分割したパターン配置のマスクが有効である。
一方、一括露光装置を使用しての露光の場合には、この
ような問題はない。また、このように、マスク上で補助
容量の大きさを決定することが可能なので、液晶表示装
置のゲート配線の引き出し方法および駆動方法が片側ま
たは両側にかかわらず最適な補助容量の分布を有する液
晶表示装置が得られる。
【００２１】さらに、補助容量面積を変える方法とし
て、マスクパターン上では、補助容量面積パターンの分
布がないものを使用するが、パターン形成時に補助容量
面積に分布をもたせる方法がある。具体的には、レジス
ト膜厚に分布を持たせる、露光時の光量を変化させる方
法がある。後者の方法はスキャン型一括露光装置を使用
しての露光の場合には光学系の補正機能を利用すること
で容易に実現でき、また、光量を調節するためにマスク
は光シャッタを使用してもよく、パターンを形成する基
板の上方に光学的な吸収体を挿入した形で露光してもよ
い。
て、マスクパターン上では、補助容量面積パターンの分
布がないものを使用するが、パターン形成時に補助容量
面積に分布をもたせる方法がある。具体的には、レジス
ト膜厚に分布を持たせる、露光時の光量を変化させる方
法がある。後者の方法はスキャン型一括露光装置を使用
しての露光の場合には光学系の補正機能を利用すること
で容易に実現でき、また、光量を調節するためにマスク
は光シャッタを使用してもよく、パターンを形成する基
板の上方に光学的な吸収体を挿入した形で露光してもよ
い。
【００２２】上述の方法で補助容量面積に分布を設ける
場合には、補助容量を形成する上部電極、下部電極、誘
電体のいずれかの層のパターン形成時に面積に分布を持
たせてもよい。
場合には、補助容量を形成する上部電極、下部電極、誘
電体のいずれかの層のパターン形成時に面積に分布を持
たせてもよい。
【００２３】第２には、補助容量を形成する誘電体の膜
厚または誘電率をゲートゲート配線に沿って変化させる
方法である。誘電体の膜厚または誘電率を変化させるこ
とで補助容量の面積は一定のままで補助容量に分布を有
した液晶表示装置を得ることができる。この方法によれ
ば、駆動用基板、対向電極基板とも表示領域内は均一な
パターンの繰り返しのマスクを使用して作製することが
できるという利点がある。
厚または誘電率をゲートゲート配線に沿って変化させる
方法である。誘電体の膜厚または誘電率を変化させるこ
とで補助容量の面積は一定のままで補助容量に分布を有
した液晶表示装置を得ることができる。この方法によれ
ば、駆動用基板、対向電極基板とも表示領域内は均一な
パターンの繰り返しのマスクを使用して作製することが
できるという利点がある。
【００２４】実施例４ 書き込み電圧による液晶容量２の変化を相殺する働きを
有する補助容量３を薄膜トランジスターアレイ基板に形
成して液晶表示装置を作製する。液晶容量２と補助容量
３とは並列に接続され、それらの容量値は液晶容量ＣLc
＋補助容量Ｃs＝一定を満足するように選定する。この
ような容量特性（△ε＜ 0）を有する補助容量３には、
たとえばｎ型液晶がある。ｎ型液晶を樹脂などと混合す
るか、またはマイクロカプセルに成型して基板上にパタ
ーンを形成する薄膜工程で補助容量３を形成する。な
お、薄膜工程で形成可能であり、前述の容量特性があれ
ば有機、無機の制約はなく補助容量材料として使用する
ことができる。そして、図９に示すように液晶容量２、
補助容量３の接続配線を分けることで、補助容量のバイ
アス状態を液晶容量のバイアス状態と独立して制御する
ことが可能となり、他の駆動信号を変更することなく、
画素信号電圧−容量曲線を変化させて目的の補正曲線を
得ることが可能となる。
有する補助容量３を薄膜トランジスターアレイ基板に形
成して液晶表示装置を作製する。液晶容量２と補助容量
３とは並列に接続され、それらの容量値は液晶容量ＣLc
＋補助容量Ｃs＝一定を満足するように選定する。この
ような容量特性（△ε＜ 0）を有する補助容量３には、
たとえばｎ型液晶がある。ｎ型液晶を樹脂などと混合す
るか、またはマイクロカプセルに成型して基板上にパタ
ーンを形成する薄膜工程で補助容量３を形成する。な
お、薄膜工程で形成可能であり、前述の容量特性があれ
ば有機、無機の制約はなく補助容量材料として使用する
ことができる。そして、図９に示すように液晶容量２、
補助容量３の接続配線を分けることで、補助容量のバイ
アス状態を液晶容量のバイアス状態と独立して制御する
ことが可能となり、他の駆動信号を変更することなく、
画素信号電圧−容量曲線を変化させて目的の補正曲線を
得ることが可能となる。
【００２５】なお、実施例１ないし実施例３と本実施例
とを組み合わせることにより、画素電位の変位量（ｄＶ
p ）をより低減することができる。
とを組み合わせることにより、画素電位の変位量（ｄＶ
p ）をより低減することができる。
【００２６】
【発明の効果】以上説明したように本発明の液晶表示装
置は、スイッチが解放するときに生じる画素電位の変位
量（ｄＶp ）を小さくすることができ、またゲート配線
および信号用配線の配線方向において画素電位の変位量
（ｄＶp ）は実質的に同一となるので、表示むらを小さ
く抑えることができる。その結果、表示品位が向上す
る。
置は、スイッチが解放するときに生じる画素電位の変位
量（ｄＶp ）を小さくすることができ、またゲート配線
および信号用配線の配線方向において画素電位の変位量
（ｄＶp ）は実質的に同一となるので、表示むらを小さ
く抑えることができる。その結果、表示品位が向上す
る。
【図１】実施例１の付加回路を示す図である。
【図２】アクティブマトリックス型液晶表示装置の表示
画素１つ分の等価回路を示す図である。
画素１つ分の等価回路を示す図である。
【図３】オフセットバイアス駆動を示す図である。
【図４】ゲート配線方向に対する駆動波形の形状変化と
画素電位の変位量（ｄＶp ）を示す図である。
画素電位の変位量（ｄＶp ）を示す図である。
【図５】本発明に係わる駆動波形を示す図である。
【図６】実施例１の付加回路を薄膜工程で形成した例を
示す図である。なお（ａ）は平面図を、（ｂ）はＡ−Ａ
断面図をそれぞれ示す。
示す図である。なお（ａ）は平面図を、（ｂ）はＡ−Ａ
断面図をそれぞれ示す。
【図７】実施例２の改良されたドライバーＩＣの例を示
す図である。
す図である。
【図８】画素信号電圧と液晶容量値との関係を示す図で
ある。
ある。
【図９】実施例４の回路例を示す図である。
１………ＴＦＴスイッチ、２………液晶容量、３………
補助容量、４………ドライバーＩＣ、５………ダイオー
ド、６………抵抗、７………コンデンサー、８………寄
生容量、９………ゲート駆動波形、１０………薄膜工程
で形成された回路のダイオード、１１………薄膜工程で
形成された回路の容量、１２………上部金属電極、１３
………絶縁膜、１４………ｎ＋アモルファスシリコン、
１５………下部金属電極、１６………ガラス基板、１７
………ｐ型トランジスター、１８………ｎ型トランジス
ター、１９………アモルファスシリコン。
補助容量、４………ドライバーＩＣ、５………ダイオー
ド、６………抵抗、７………コンデンサー、８………寄
生容量、９………ゲート駆動波形、１０………薄膜工程
で形成された回路のダイオード、１１………薄膜工程で
形成された回路の容量、１２………上部金属電極、１３
………絶縁膜、１４………ｎ＋アモルファスシリコン、
１５………下部金属電極、１６………ガラス基板、１７
………ｐ型トランジスター、１８………ｎ型トランジス
ター、１９………アモルファスシリコン。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 菅原 淳 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝 総合研究所内 (56)参考文献 特開 平２−302722（ＪＰ，Ａ) 特開 昭63−118128（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/133
Claims (3)
- 【請求項１】 基板と、該基板上に形成され互いに直交
する複数のゲート配線と複数の信号用配線と、前記直交
する配線の交差箇所にスイッチング用薄膜トランジスタ
ーと該薄膜トランジスターに接続され前記基板上に形成
された画素電極とを備えた薄膜トランジスターアレイ基
板と、前記薄膜トランジスターアレイ基板に対向配置し
てなる対向基板との間に液晶組成物を挟持した前記画素
電極からなる表示部を有してなるアクティブマトリック
ス型液晶表示装置において、 前記ゲート配線に印加される駆動電圧波形の立ち下がり
部分の時定数を立ち上がり部分の時定数より大きくし
て、前記薄膜トランジスターのスイッチング時における
前記画素電極の電位変化量を前記信号用配線の配線方向
において実質的に同一とする手段を具備することを特徴
とする液晶表示装置。 - 【請求項２】 前記手段が、前記ゲート配線に印可され
る電圧波形の立ち下がり部分に対応して動作するトラン
ジスターのオン抵抗を該電圧波形の立ち上がり部分に対
応して動作するトランジスターのオン抵抗に比べて大き
くしたドライバー回路を有することを特徴とする請求項
１記載の液晶表示装置。 - 【請求項３】 基板と、該基板上に形成され互いに直交
する複数のゲート配線と複数の信号用配線と、前記直交
する配線の交差箇所にスイッチング用薄膜トランジスタ
ーと該薄膜トランジスターに接続され前記基板上に形成
された画素電極と該画素電極に接続された補助容量とを
備えた薄膜トランジスターアレイ基板と、前記薄膜トラ
ンジスターアレイ基板に対向配置してなる対向基板との
間に液晶組成物を挟持した前記画素電極からなる表示部
を有してなるアクティブマトリックス型液晶表示装置に
おいて、 前記補助容量の容量値の大きさを前記ゲート配線に沿っ
て変化させ、前記薄膜トランジスターのスイッチング時
における前記画素電極の電位変化量を前記信号用配線の
配線方向において実質的に同一としたことを特徴とする
液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23708392A JP3276995B2 (ja) | 1992-09-04 | 1992-09-04 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23708392A JP3276995B2 (ja) | 1992-09-04 | 1992-09-04 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0682828A JPH0682828A (ja) | 1994-03-25 |
| JP3276995B2 true JP3276995B2 (ja) | 2002-04-22 |
Family
ID=17010164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23708392A Expired - Fee Related JP3276995B2 (ja) | 1992-09-04 | 1992-09-04 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3276995B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3406508B2 (ja) | 1998-03-27 | 2003-05-12 | シャープ株式会社 | 表示装置および表示方法 |
| US8411006B2 (en) | 2005-11-04 | 2013-04-02 | Sharp Kabushiki Kaisha | Display device including scan signal line driving circuits connected via signal wiring |
| JP5641366B2 (ja) | 2012-01-25 | 2014-12-17 | 株式会社デンソー | ステータ、及びステータの製造方法 |
-
1992
- 1992-09-04 JP JP23708392A patent/JP3276995B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0682828A (ja) | 1994-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100248360B1 (ko) | 액정표시장치 | |
| US5463483A (en) | Electro-optical device having an anodic oxide film | |
| TWI403812B (zh) | 薄膜電晶體陣列面板及包含該薄膜電晶體陣列面板之液晶顯示器 | |
| US7511777B2 (en) | Liquid crystal display device with compensating patterns on capacitor electrodes | |
| US7626646B2 (en) | Substrate for display device and display device equipped therewith | |
| US6900852B2 (en) | Active matrix liquid crystal display element | |
| US8258556B2 (en) | Thin film transistor, thin film transistor array panel, and display device | |
| US5835170A (en) | Active matrix LCD with storage capacitors connected between the pixel electrode and gate lines, none of which is a gate line for driving the pixel | |
| JPH0713196A (ja) | アクティブマトリックス型液晶表示装置 | |
| US8842249B2 (en) | Display substrate, a method of manufacturing the same and a display apparatus having the same | |
| JP3276995B2 (ja) | 液晶表示装置 | |
| US7830483B2 (en) | Liquid crystal display device | |
| JPH08211406A (ja) | アクティブマトリクス表示素子 | |
| JPH0915641A (ja) | アクティブマトリクス液晶表示装置 | |
| JPH06230414A (ja) | 液晶表示素子 | |
| JPH04318512A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| JPH01291216A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3339248B2 (ja) | 表示装置 | |
| JP3449363B2 (ja) | アクティブマトリクス型表示装置 | |
| JPH02285327A (ja) | アクティブマトリクス型液晶表示素子 | |
| JPH0350528A (ja) | 液晶表示装置用アクティブマトリクス基板 | |
| JPH0815728A (ja) | 液晶表示装置 | |
| JPH05110100A (ja) | アクテイブマトリクス型液晶表示装置 | |
| JPH08292449A (ja) | アクティブマトリクス型表示装置 | |
| JP2737757B2 (ja) | 液晶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020122 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |