JP3271581B2 - 偏向高圧一体型電源装置 - Google Patents
偏向高圧一体型電源装置Info
- Publication number
- JP3271581B2 JP3271581B2 JP11512098A JP11512098A JP3271581B2 JP 3271581 B2 JP3271581 B2 JP 3271581B2 JP 11512098 A JP11512098 A JP 11512098A JP 11512098 A JP11512098 A JP 11512098A JP 3271581 B2 JP3271581 B2 JP 3271581B2
- Authority
- JP
- Japan
- Prior art keywords
- timing
- switch element
- deflection
- voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
- H04N3/19—Arrangements or assemblies in supply circuits for the purpose of withstanding high voltages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
- H04N3/185—Maintaining dc voltage constant
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、陰極線管（ＣＲ
Ｔ）等に対して高電圧の印加および偏向電流の通電を行
う偏向高圧一体型の電源装置に関する。
Ｔ）等に対して高電圧の印加および偏向電流の通電を行
う偏向高圧一体型の電源装置に関する。
【０００２】
【従来の技術】従来より、ＣＲＴ用の電源装置として
は、フライバックトランスを用いた高電圧発生回路が採
用されている。
は、フライバックトランスを用いた高電圧発生回路が採
用されている。
【０００３】フライバックトランスを用いた高電圧発生
回路の役割は、ＣＲＴのアノードに対してアノード電圧
を供給することと、ＣＲＴの偏向ヨークに対して偏向電
流を供給することであるが、両者を単一のフライバック
トランスで行うようにしたものが偏向高圧一体型電源装
置である。
回路の役割は、ＣＲＴのアノードに対してアノード電圧
を供給することと、ＣＲＴの偏向ヨークに対して偏向電
流を供給することであるが、両者を単一のフライバック
トランスで行うようにしたものが偏向高圧一体型電源装
置である。
【０００４】高精細度な画像表示が要求されるコンピュ
ータ用ＣＲＴディスプレイ等においては、偏向コイルに
対して偏向電流を供給する回路部分とアノード電圧を発
生する回路部分とを別系統の回路とした偏向高圧別体型
電源装置も用いられているが、低コスト化および小型化
の要請により、コンピュータ用ＣＲＴディスプレイ等に
おいても偏向高圧一体型電源装置が用いられようとして
いる。
ータ用ＣＲＴディスプレイ等においては、偏向コイルに
対して偏向電流を供給する回路部分とアノード電圧を発
生する回路部分とを別系統の回路とした偏向高圧別体型
電源装置も用いられているが、低コスト化および小型化
の要請により、コンピュータ用ＣＲＴディスプレイ等に
おいても偏向高圧一体型電源装置が用いられようとして
いる。
【０００５】このような電源装置には高圧出力を安定化
させるために、高圧出力電圧をフィードバック制御する
回路を設けている。ところが、この高圧出力電圧の安定
化制御の作用により、高圧負荷が変動した際、その影響
を受けて偏向電流も変動してしまう。一般に画面の水平
振幅はＩDY／√（ＶH ）に比例関係にある。ここでＩ DY
は偏向電流、ＶH はフライバックトランスから出力され
る高電圧（アノード電圧）である。したがってたとえば
画面の輝度変化に応じて画面の振幅が変動したりする。
させるために、高圧出力電圧をフィードバック制御する
回路を設けている。ところが、この高圧出力電圧の安定
化制御の作用により、高圧負荷が変動した際、その影響
を受けて偏向電流も変動してしまう。一般に画面の水平
振幅はＩDY／√（ＶH ）に比例関係にある。ここでＩ DY
は偏向電流、ＶH はフライバックトランスから出力され
る高電圧（アノード電圧）である。したがってたとえば
画面の輝度変化に応じて画面の振幅が変動したりする。
【０００６】この問題を回避するために、フライバック
トランスの１次入力電圧（＋Ｂ）を制御することにより
高圧出力電圧を安定化し、偏向電流の通電路中に設けた
トランジスタに対するバイアスによって偏向電流を制御
するようにした、いわゆるダイオードモジュレータ回路
方式の電源装置が用いられている。
トランスの１次入力電圧（＋Ｂ）を制御することにより
高圧出力電圧を安定化し、偏向電流の通電路中に設けた
トランジスタに対するバイアスによって偏向電流を制御
するようにした、いわゆるダイオードモジュレータ回路
方式の電源装置が用いられている。
【０００７】
【発明が解決しようとする課題】ところが、上記ダイオ
ードモジュレータ回路方式の電源装置においては、フラ
イバックトランスの１次電流を断続するメインのスイッ
チ素子以外に、上記＋Ｂ制御用のスイッチ素子と偏向電
流制御用の素子も必要となり、全体の素子数が多くなり
回路が複雑化するという問題があった。しかも＋Ｂ制御
部分および偏向電流制御部分に平滑回路が入るため、高
圧出力電圧の安定化および偏向電流の安定化の応答性が
悪いという問題もあった。
ードモジュレータ回路方式の電源装置においては、フラ
イバックトランスの１次電流を断続するメインのスイッ
チ素子以外に、上記＋Ｂ制御用のスイッチ素子と偏向電
流制御用の素子も必要となり、全体の素子数が多くなり
回路が複雑化するという問題があった。しかも＋Ｂ制御
部分および偏向電流制御部分に平滑回路が入るため、高
圧出力電圧の安定化および偏向電流の安定化の応答性が
悪いという問題もあった。
【０００８】この発明の目的はスイッチ素子の数を増す
ことなく高圧出力電圧の安定化および偏向電流の安定化
を高い応答性のもとに行えるようにした偏向高圧一体型
電源装置を提供することにある。
ことなく高圧出力電圧の安定化および偏向電流の安定化
を高い応答性のもとに行えるようにした偏向高圧一体型
電源装置を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、この発明では、従来＋Ｂ制御を行うために設けてい
たスイッチ素子を用いて高圧出力電圧の安定化と偏向電
流の安定化を同時に行うようにした。
に、この発明では、従来＋Ｂ制御を行うために設けてい
たスイッチ素子を用いて高圧出力電圧の安定化と偏向電
流の安定化を同時に行うようにした。
【００１０】この発明の偏向高圧一体型電源装置は、フ
ライバックトランスの１次巻線Ｌ１に対して直列に、偏
向コイルＬDYとコンデンサＣｓを含む直列回路を接続す
るとともに、該偏向コイルとコンデンサを含む直列回路
に対して並列に、ドライブ信号または該ドライブ信号に
同期した信号でオン／オフするスイッチ素子Ｑ１および
共振コンデンサＣ１を接続して、該スイッチ素子Ｑ１の
オン／オフにより前記フライバックトランスの２次側よ
り高電圧を発生するとともに、前記偏向コイルに水平偏
向電流を通電する偏向高圧一体型電源装置において、前
記フライバックトランスの１次巻線に対して直列にスイ
ッチ素子Ｑ２とコンデンサＣ２の並列回路を接続し、第
１の制御信号により、前記スイッチ素子Ｑ１のオン中に
オンするスイッチ素子Ｑ２のオンタイミングを可変制御
させ、且つ、第２の制御信号により、スイッチ素子Ｑ２
のオフタイミングを可変制御して前記偏向コイルへの通
電電流および前記フライバックトランスの２次出力電圧
を制御するスイッチング制御手段を設ける。
ライバックトランスの１次巻線Ｌ１に対して直列に、偏
向コイルＬDYとコンデンサＣｓを含む直列回路を接続す
るとともに、該偏向コイルとコンデンサを含む直列回路
に対して並列に、ドライブ信号または該ドライブ信号に
同期した信号でオン／オフするスイッチ素子Ｑ１および
共振コンデンサＣ１を接続して、該スイッチ素子Ｑ１の
オン／オフにより前記フライバックトランスの２次側よ
り高電圧を発生するとともに、前記偏向コイルに水平偏
向電流を通電する偏向高圧一体型電源装置において、前
記フライバックトランスの１次巻線に対して直列にスイ
ッチ素子Ｑ２とコンデンサＣ２の並列回路を接続し、第
１の制御信号により、前記スイッチ素子Ｑ１のオン中に
オンするスイッチ素子Ｑ２のオンタイミングを可変制御
させ、且つ、第２の制御信号により、スイッチ素子Ｑ２
のオフタイミングを可変制御して前記偏向コイルへの通
電電流および前記フライバックトランスの２次出力電圧
を制御するスイッチング制御手段を設ける。
【００１１】ここで上記電源装置の作用を図１および図
２を参照して説明する。ここでＣ１は共振コンデンサで
ある。まずスイッチ素子Ｑ１，Ｑ２がオンすることによ
り、フライバックトランスの１次巻線Ｌ１にエネルギー
が蓄積される。その後、Ｑ１がオフするとＬ１に蓄えら
れていたエネルギーがコンデンサＣ１に移り、Ｃ１に電
圧が発生していく。しかしその途中でスイッチ素子Ｑ２
をオフすれば、等価的に図１の（Ｂ）のような共振回路
となり、Ｃ１とＣ２による合成容量ＣＴに電圧が発生し
ていく。図２の（Ａ）はコンデンサＣ１，Ｃ２のそれぞ
れの両端電圧Ｖｃ１，Ｖｃ２の波形図であり、同図の
（Ｂ）はフライバックトランスの１次巻線Ｌ１に発生す
る電圧波形を示している。また、ＶＴはＬ１のエネルギ
ーがＣ１，Ｃ２の合成容量をＣＴに移る過程においてＣ
Ｔに発生する電圧である。そして、ＶＴ１，ＶＴ２はＶ
ＴがＣ１，Ｃ２の容量の逆数比で分担された値である。
２を参照して説明する。ここでＣ１は共振コンデンサで
ある。まずスイッチ素子Ｑ１，Ｑ２がオンすることによ
り、フライバックトランスの１次巻線Ｌ１にエネルギー
が蓄積される。その後、Ｑ１がオフするとＬ１に蓄えら
れていたエネルギーがコンデンサＣ１に移り、Ｃ１に電
圧が発生していく。しかしその途中でスイッチ素子Ｑ２
をオフすれば、等価的に図１の（Ｂ）のような共振回路
となり、Ｃ１とＣ２による合成容量ＣＴに電圧が発生し
ていく。図２の（Ａ）はコンデンサＣ１，Ｃ２のそれぞ
れの両端電圧Ｖｃ１，Ｖｃ２の波形図であり、同図の
（Ｂ）はフライバックトランスの１次巻線Ｌ１に発生す
る電圧波形を示している。また、ＶＴはＬ１のエネルギ
ーがＣ１，Ｃ２の合成容量をＣＴに移る過程においてＣ
Ｔに発生する電圧である。そして、ＶＴ１，ＶＴ２はＶ
ＴがＣ１，Ｃ２の容量の逆数比で分担された値である。
【００１２】先ず、Ｑ１がオフした後に（フライバック
パルス期間に）Ｑ２をオフさせる場合について考える
と、Ｑ２がオンしてからＱ１がオフするまでが１次巻線
Ｌ１に対する蓄積時間であり、そのエネルギーはＣ１を
充電するエネルギーでもある。Ｑ２がオフした後は、Ｌ
１のインダクタンスの作用により、Ｃ２を経由してＬ１
へ電流が流れ込む。その結果、Ｃ２にはＱ２のオフタイ
ミングに応じた大きさの逆パルス電圧Ｖｃ２が発生す
る。Ｑ２のオンタイミングが共通であれば、概ねＶｃ１
が一定のままＶｃ２はＱ２のオフタイミングに応じた波
高値となり、高圧出力はＶｃ１とＶｃ２の加算値にほぼ
比例する。一方、偏向電流はＶｃ１が一定であることか
ら、殆ど変化しない。
パルス期間に）Ｑ２をオフさせる場合について考える
と、Ｑ２がオンしてからＱ１がオフするまでが１次巻線
Ｌ１に対する蓄積時間であり、そのエネルギーはＣ１を
充電するエネルギーでもある。Ｑ２がオフした後は、Ｌ
１のインダクタンスの作用により、Ｃ２を経由してＬ１
へ電流が流れ込む。その結果、Ｃ２にはＱ２のオフタイ
ミングに応じた大きさの逆パルス電圧Ｖｃ２が発生す
る。Ｑ２のオンタイミングが共通であれば、概ねＶｃ１
が一定のままＶｃ２はＱ２のオフタイミングに応じた波
高値となり、高圧出力はＶｃ１とＶｃ２の加算値にほぼ
比例する。一方、偏向電流はＶｃ１が一定であることか
ら、殆ど変化しない。
【００１３】したがって、Ｑ１がオフした後にＱ２をオ
フさせる場合には、偏向電流を検出してＱ２のオンタイ
ミングを制御し、高圧出力電圧を検出してＱ２のオフタ
イミングを制御すれば、双方を同時に安定化させること
ができる。
フさせる場合には、偏向電流を検出してＱ２のオンタイ
ミングを制御し、高圧出力電圧を検出してＱ２のオフタ
イミングを制御すれば、双方を同時に安定化させること
ができる。
【００１４】次に、Ｑ１がオフする前に（フライバック
パルス期間の手前で）Ｑ２をオフさせる場合について考
えると、Ｑ２のオン期間がそのままＬ１の蓄積時間とな
るため、そのエネルギーはＱ２のオン期間に比例する。
したがって、Ｖｃ１はＱ２のオフタイミングにより変化
することになる。Ｑ２がオフした後、Ｌ１にはＣ２を経
由して電流が流れ込み、Ｑ２のオフタイミングに応じた
大きさの逆パルス電圧Ｖｃ２が発生する。つまりＶｃ１
とＶｃ２が共にＱ２のオフタイミングで変化するが、そ
の大きさの変化方向が逆であるため、Ｑ２のオンタイミ
ングが共通でオフタイミングだけが変わる場合にあって
は、Ｖｃ１＋Ｖｃ２はほぼ一定となる。すなわちＱ２の
オンタイミングが一定なら高圧出力は一定となり、Ｑ２
のオフタイミングに応じてＶｃ１が変わって偏向電流が
変化することになる。
パルス期間の手前で）Ｑ２をオフさせる場合について考
えると、Ｑ２のオン期間がそのままＬ１の蓄積時間とな
るため、そのエネルギーはＱ２のオン期間に比例する。
したがって、Ｖｃ１はＱ２のオフタイミングにより変化
することになる。Ｑ２がオフした後、Ｌ１にはＣ２を経
由して電流が流れ込み、Ｑ２のオフタイミングに応じた
大きさの逆パルス電圧Ｖｃ２が発生する。つまりＶｃ１
とＶｃ２が共にＱ２のオフタイミングで変化するが、そ
の大きさの変化方向が逆であるため、Ｑ２のオンタイミ
ングが共通でオフタイミングだけが変わる場合にあって
は、Ｖｃ１＋Ｖｃ２はほぼ一定となる。すなわちＱ２の
オンタイミングが一定なら高圧出力は一定となり、Ｑ２
のオフタイミングに応じてＶｃ１が変わって偏向電流が
変化することになる。
【００１５】したがって、Ｑ１がオフする前にＱ２をオ
フさせる場合には、高圧出力電圧を検出してＱ２のオン
タイミングを制御するとともに、偏向電流を検出してＱ
２のオフタイミングを制御すれば、双方を同時に安定化
させることができる。
フさせる場合には、高圧出力電圧を検出してＱ２のオン
タイミングを制御するとともに、偏向電流を検出してＱ
２のオフタイミングを制御すれば、双方を同時に安定化
させることができる。
【００１６】
【発明の実施の形態】この発明の第１の実施形態に係る
偏向高圧一体型電源装置の構成を図３〜図６を参照して
説明する。
偏向高圧一体型電源装置の構成を図３〜図６を参照して
説明する。
【００１７】図３は２つの回路例を示している。先ず、
（Ａ）について説明すると、図中のＴはフライバックト
ランスであり、その１次巻線Ｌ１に対して直列に偏向コ
イルＬDYとコンデンサＣｓの直列回路を接続するととも
に、この偏向コイルＬDYとコンデンサＣｓの直列回路に
対して並列にスイッチ素子Ｑ１を接続している。またこ
れにダンパーダイオードＤ１を並列接続している。さら
に、偏向コイルＬDYとコンデンサＣｓの直列回路に対し
て共振コンデンサＣ１を並列に接続している。但し、実
際の共振コンデンサの値はフライバックトランスＴの全
巻線の分布容量を１次側に換算した値と個別部品として
の共振コンデンサＣ１の容量およびスイッチ素子Ｑ１等
の寄生容量等との合成容量である。
（Ａ）について説明すると、図中のＴはフライバックト
ランスであり、その１次巻線Ｌ１に対して直列に偏向コ
イルＬDYとコンデンサＣｓの直列回路を接続するととも
に、この偏向コイルＬDYとコンデンサＣｓの直列回路に
対して並列にスイッチ素子Ｑ１を接続している。またこ
れにダンパーダイオードＤ１を並列接続している。さら
に、偏向コイルＬDYとコンデンサＣｓの直列回路に対し
て共振コンデンサＣ１を並列に接続している。但し、実
際の共振コンデンサの値はフライバックトランスＴの全
巻線の分布容量を１次側に換算した値と個別部品として
の共振コンデンサＣ１の容量およびスイッチ素子Ｑ１等
の寄生容量等との合成容量である。
【００１８】ところで、偏向コイルＬDYには、直線性補
正回路、ピン歪補正回路等の補正回路が直列に入るのが
一般的であるが、この実施形態の説明および回路図上で
はそれらの補正回路については省略している。
正回路、ピン歪補正回路等の補正回路が直列に入るのが
一般的であるが、この実施形態の説明および回路図上で
はそれらの補正回路については省略している。
【００１９】フライバックトランスの１次巻線Ｌ１には
直列にスイッチ素子Ｑ２とコンデンサＣ２およびダイオ
ードＤ２の並列接続回路を直列に接続している。ここ
で、Ｄ２はＦＥＴであるスイッチ素子Ｑ２の寄生ダイオ
ード、Ｃ２はＱ２の寄生容量である。ただし必要に応じ
てＣ２の静電容量を所定値とするために個別のコンデン
サをＱ２のソース−ドレイン間に並列接続してもよい。
またＤ２に並列に個別部品としてのダイオードを接続し
てもよい。
直列にスイッチ素子Ｑ２とコンデンサＣ２およびダイオ
ードＤ２の並列接続回路を直列に接続している。ここ
で、Ｄ２はＦＥＴであるスイッチ素子Ｑ２の寄生ダイオ
ード、Ｃ２はＱ２の寄生容量である。ただし必要に応じ
てＣ２の静電容量を所定値とするために個別のコンデン
サをＱ２のソース−ドレイン間に並列接続してもよい。
またＤ２に並列に個別部品としてのダイオードを接続し
てもよい。
【００２０】フライバックトランスＴの２次巻線Ｌ２に
は整流ダイオードＤ３，Ｄ４を接続している。ドライブ
回路１０はドライブ信号を入力してスイッチ素子Ｑ１を
オン／オフ駆動する。制御回路１１はドライブ信号を入
力するとともに抵抗Ｒ１，Ｒ２による分圧回路の信号を
入力し、またカレントトランスＣＴによる偏向電流を検
出して、スイッチ素子Ｑ２をオン／オフ制御する。
は整流ダイオードＤ３，Ｄ４を接続している。ドライブ
回路１０はドライブ信号を入力してスイッチ素子Ｑ１を
オン／オフ駆動する。制御回路１１はドライブ信号を入
力するとともに抵抗Ｒ１，Ｒ２による分圧回路の信号を
入力し、またカレントトランスＣＴによる偏向電流を検
出して、スイッチ素子Ｑ２をオン／オフ制御する。
【００２１】図３の（Ｂ）はスイッチ素子Ｑ２としてｐ
チャンネルＭＯＳＦＥＴを用いた例である。図中のＤＲ
はＱ２の保護ダイオードであり、この保護ダイオードＤ
Ｒを設けることによって耐圧定格の低いｐチャンネルＭ
ＯＳＦＥＴでも使用可能となる。このスイッチ素子Ｑ２
の両端にかかる電圧の最大値が小さい場合、またはＱ２
の耐圧定格が高い場合には、上記保護ダイオードＤＲは
不要である。図中のＤ５はＱ２のゲート電位を＋Ｂにク
ランプするクランプダイオードである。その他の回路は
（Ａ）の場合と同様である。この回路によれば、ソース
側が＋Ｂに接続されるため、＋Ｂ基準でＱ２のゲートを
制御することができる。そのためゲート制御信号を発生
させるためのパルストランスが不要となり、コンデンサ
Ｃｃによるコンデンサ結合でＱ２を駆動することができ
るようになり、回路が簡単になる。
チャンネルＭＯＳＦＥＴを用いた例である。図中のＤＲ
はＱ２の保護ダイオードであり、この保護ダイオードＤ
Ｒを設けることによって耐圧定格の低いｐチャンネルＭ
ＯＳＦＥＴでも使用可能となる。このスイッチ素子Ｑ２
の両端にかかる電圧の最大値が小さい場合、またはＱ２
の耐圧定格が高い場合には、上記保護ダイオードＤＲは
不要である。図中のＤ５はＱ２のゲート電位を＋Ｂにク
ランプするクランプダイオードである。その他の回路は
（Ａ）の場合と同様である。この回路によれば、ソース
側が＋Ｂに接続されるため、＋Ｂ基準でＱ２のゲートを
制御することができる。そのためゲート制御信号を発生
させるためのパルストランスが不要となり、コンデンサ
Ｃｃによるコンデンサ結合でＱ２を駆動することができ
るようになり、回路が簡単になる。
【００２２】図４は図３に示した回路の各部の波形図で
あり、(c) 〜(i) は図３における制御回路１１内部での
波形である。ここで(a) はドライブ信号、(b) はＡＦＣ
（自動周波数制御）パルスをクランプ回路でクランプし
た信号、(c) はその反転信号、(d) は反転信号を積分し
て生成した比較用の三角波である。(e) は偏向電流検出
により生成した電圧信号Ｖａと三角波との比較により得
られる矩形波信号、(f) は信号(c) と信号(e) との論理
積信号である。また(g) は高圧出力電圧の検出による電
圧信号Ｖｂと三角波との比較により生成される矩形波で
ある。(h) は信号(b) と信号(g) との論理積信号であ
る。そして、(i) は信号(f) と信号(h) の論理和信号で
ある。この信号(i) がスイッチ素子Ｑ２の制御信号とな
る。
あり、(c) 〜(i) は図３における制御回路１１内部での
波形である。ここで(a) はドライブ信号、(b) はＡＦＣ
（自動周波数制御）パルスをクランプ回路でクランプし
た信号、(c) はその反転信号、(d) は反転信号を積分し
て生成した比較用の三角波である。(e) は偏向電流検出
により生成した電圧信号Ｖａと三角波との比較により得
られる矩形波信号、(f) は信号(c) と信号(e) との論理
積信号である。また(g) は高圧出力電圧の検出による電
圧信号Ｖｂと三角波との比較により生成される矩形波で
ある。(h) は信号(b) と信号(g) との論理積信号であ
る。そして、(i) は信号(f) と信号(h) の論理和信号で
ある。この信号(i) がスイッチ素子Ｑ２の制御信号とな
る。
【００２３】図４において(j) はコンデンサＣ１の電圧
Ｖｃｐ、(k) はコンデンサＣ２の両端電圧Ｖｃ２であ
る。図４においてＱ２がオンしてからＱ１がオフするま
での間、フライバックトランスの１次巻線Ｌ１にエネル
ギーが蓄えられ、その後Ｑ１がオフすることによりＬ１
に蓄えられていたエネルギーがコンデンサＣ１に移ると
ともにフライバックパルスを発生する。図４の(b) に示
すＨＤ信号はフライバックトランスの３次巻線（不図
示）より出力されるフライバックパルスをクリップした
ものである。その後、スイッチ素子Ｑ２がオフすること
により、Ｌ１からＣ１への電流が絶たれてコンデンサＣ
２に電圧Ｖｃ２が発生する。
Ｖｃｐ、(k) はコンデンサＣ２の両端電圧Ｖｃ２であ
る。図４においてＱ２がオンしてからＱ１がオフするま
での間、フライバックトランスの１次巻線Ｌ１にエネル
ギーが蓄えられ、その後Ｑ１がオフすることによりＬ１
に蓄えられていたエネルギーがコンデンサＣ１に移ると
ともにフライバックパルスを発生する。図４の(b) に示
すＨＤ信号はフライバックトランスの３次巻線（不図
示）より出力されるフライバックパルスをクリップした
ものである。その後、スイッチ素子Ｑ２がオフすること
により、Ｌ１からＣ１への電流が絶たれてコンデンサＣ
２に電圧Ｖｃ２が発生する。
【００２４】図５は上記ＶｃｐとＶｃ２に関係する部分
の波形図である。フライバックトランスの１次巻線Ｌ１
に印加される電圧はＶｃｐ＋Ｖｃ２である。（Ｖｃ２は
逆電圧として発生するので、図では下方へ跳ね上がる向
きに表しているが、Ｌ１に対しては、その印加電圧を増
大させる向きに発生する。）Ｖｃ２のピーク電圧はスイ
ッチ素子Ｑ２のオフタイミングにより変化する。上記電
圧信号Ｖｂは、高圧出力電圧を検出して反転増幅回路を
通した信号であるため、高圧出力電圧が増大すると低下
する関係にある。したがって高圧出力電圧が低下する
と、Ｖｂが上昇してＱ２のオフタイミングが早まる。逆
に、高圧出力電圧が上昇すると、Ｖｂが低下してＱ２の
オフタイミングが遅くなる。これにより高圧出力電圧が
安定化する。
の波形図である。フライバックトランスの１次巻線Ｌ１
に印加される電圧はＶｃｐ＋Ｖｃ２である。（Ｖｃ２は
逆電圧として発生するので、図では下方へ跳ね上がる向
きに表しているが、Ｌ１に対しては、その印加電圧を増
大させる向きに発生する。）Ｖｃ２のピーク電圧はスイ
ッチ素子Ｑ２のオフタイミングにより変化する。上記電
圧信号Ｖｂは、高圧出力電圧を検出して反転増幅回路を
通した信号であるため、高圧出力電圧が増大すると低下
する関係にある。したがって高圧出力電圧が低下する
と、Ｖｂが上昇してＱ２のオフタイミングが早まる。逆
に、高圧出力電圧が上昇すると、Ｖｂが低下してＱ２の
オフタイミングが遅くなる。これにより高圧出力電圧が
安定化する。
【００２５】図６はＶｃｐと偏向電流ＩDYとの関係を示
す波形図である。Ｖｃｐはスイッチ素子Ｑ２がオンして
からスイッチ素子Ｑ１がオフするまでの時間に比例し、
偏向電流ＩDYのピーク値はＶｃｐのピーク電圧にほぼ比
例するため、結局スイッチ素子Ｑ２のオンタイミングに
よって偏向電流を制御することができる。上記電圧信号
Ｖａは、偏向電流ＩDYが減少すると低下する関係にある
ため、偏向電流が減少すれば、Ｑ２のオンタイミングが
早まって偏向電流が増す。逆に、偏向電流が増大する
と、Ｑ２のオンタイミングが遅くなって偏向電流が減少
する。これによって偏向電流が安定化する。
す波形図である。Ｖｃｐはスイッチ素子Ｑ２がオンして
からスイッチ素子Ｑ１がオフするまでの時間に比例し、
偏向電流ＩDYのピーク値はＶｃｐのピーク電圧にほぼ比
例するため、結局スイッチ素子Ｑ２のオンタイミングに
よって偏向電流を制御することができる。上記電圧信号
Ｖａは、偏向電流ＩDYが減少すると低下する関係にある
ため、偏向電流が減少すれば、Ｑ２のオンタイミングが
早まって偏向電流が増す。逆に、偏向電流が増大する
と、Ｑ２のオンタイミングが遅くなって偏向電流が減少
する。これによって偏向電流が安定化する。
【００２６】図６の（Ａ）と（Ｂ）は水平走査周波数が
異なる場合について示しているが、Ｑ２がオンしてから
Ｑ１がオフするまでのパルス幅が一定であれば偏向電流
ＩDYのピーク値は一定となるため、水平走査周波数に関
わらず同様の制御で偏向電流の制御が可能となる。した
がってコンピュータのディスプレイ装置に使用される、
広い水平走査周波数範囲に対応する、いわゆるマルチス
キャン対応のＣＲＴに適用できる。
異なる場合について示しているが、Ｑ２がオンしてから
Ｑ１がオフするまでのパルス幅が一定であれば偏向電流
ＩDYのピーク値は一定となるため、水平走査周波数に関
わらず同様の制御で偏向電流の制御が可能となる。した
がってコンピュータのディスプレイ装置に使用される、
広い水平走査周波数範囲に対応する、いわゆるマルチス
キャン対応のＣＲＴに適用できる。
【００２７】なお、＋Ｂ制御回路部分のスイッチ素子Ｑ
２としてＭＯＳ−ＦＥＴを用いたため、その駆動回路が
簡単になる。また、ＭＯＳ−ＦＥＴの寄生容量が利用で
きるので、個別部品としてのコンデンサＣ２が不要とな
ったり、その容量値を小さくすることができる。
２としてＭＯＳ−ＦＥＴを用いたため、その駆動回路が
簡単になる。また、ＭＯＳ−ＦＥＴの寄生容量が利用で
きるので、個別部品としてのコンデンサＣ２が不要とな
ったり、その容量値を小さくすることができる。
【００２８】図５では、ＨＤ信号が“Ｈ”レベルの期間
（フライバックパルス期間）でＱ２をオフさせる場合に
ついて示したが、フライバックパルス期間の手前でＱ２
をオフさせる場合の例を図７に示す。図７のように、Ｑ
２のオフタイミングが変化すれば、それに応じてＶｃｐ
が変化し、このことによって偏向電流ＩDYが変化する。
一方、Ｖｃ２のピーク電圧もスイッチ素子Ｑ２のオフタ
イミングにより変化する。フライバックトランスの１次
巻線Ｌ１に印加される電圧はＶｃｐ＋Ｖｃ２であるが、
Ｑ２のオフタイミングの変化によるＶｃｐとＶｃ２の大
きさの変化方向が逆であるため、Ｑ２のオンタイミング
が共通でオフタイミングだけが変わる場合には、Ｖｃｐ
＋Ｖｃ２はほぼ一定となる。
（フライバックパルス期間）でＱ２をオフさせる場合に
ついて示したが、フライバックパルス期間の手前でＱ２
をオフさせる場合の例を図７に示す。図７のように、Ｑ
２のオフタイミングが変化すれば、それに応じてＶｃｐ
が変化し、このことによって偏向電流ＩDYが変化する。
一方、Ｖｃ２のピーク電圧もスイッチ素子Ｑ２のオフタ
イミングにより変化する。フライバックトランスの１次
巻線Ｌ１に印加される電圧はＶｃｐ＋Ｖｃ２であるが、
Ｑ２のオフタイミングの変化によるＶｃｐとＶｃ２の大
きさの変化方向が逆であるため、Ｑ２のオンタイミング
が共通でオフタイミングだけが変わる場合には、Ｖｃｐ
＋Ｖｃ２はほぼ一定となる。
【００２９】したがって、Ｑ１がオフする前にＱ２をオ
フさせる場合には、高圧出力電圧を検出してＱ２のオン
タイミングを制御するとともに、偏向電流を検出してＱ
２のオフタイミングを制御すれば、双方を同時に安定化
させることができる。
フさせる場合には、高圧出力電圧を検出してＱ２のオン
タイミングを制御するとともに、偏向電流を検出してＱ
２のオフタイミングを制御すれば、双方を同時に安定化
させることができる。
【００３０】次に第２の実施形態に係る偏向高圧一体型
電源装置の回路図を図８に示す。この例は、図３に示し
た回路のスイッチ素子Ｑ２を含む共振回路の位置を変え
たものである。このようにスイッチ素子Ｑ２とコンデン
サＣ２の回路部分を接地側に設けても同様に作用し同様
の効果を奏する。
電源装置の回路図を図８に示す。この例は、図３に示し
た回路のスイッチ素子Ｑ２を含む共振回路の位置を変え
たものである。このようにスイッチ素子Ｑ２とコンデン
サＣ２の回路部分を接地側に設けても同様に作用し同様
の効果を奏する。
【００３１】なお、実施形態ではカレントトランスを用
いて偏向電流を検出するようにしたが、スイッチ素子Ｑ
１の電圧Ｖｃｐのピーク値と偏向電流のピーク値とはほ
ぼ比例関係にあるので、Ｖｃｐの波高値によって偏向電
流を間接的に検出してもよい。また、実施形態ではメイ
ンのスイッチ素子Ｑ１にバイポーラ型のトランジスタ、
第２のスイッチ素子Ｑ２にユニポーラ型トランジスタ
（ＦＥＴ）を用いたが、Ｑ１，Ｑ２のいずれにもバイポ
ーラトランジスタまたはユニポーラ型トランジスタを用
いることができる。
いて偏向電流を検出するようにしたが、スイッチ素子Ｑ
１の電圧Ｖｃｐのピーク値と偏向電流のピーク値とはほ
ぼ比例関係にあるので、Ｖｃｐの波高値によって偏向電
流を間接的に検出してもよい。また、実施形態ではメイ
ンのスイッチ素子Ｑ１にバイポーラ型のトランジスタ、
第２のスイッチ素子Ｑ２にユニポーラ型トランジスタ
（ＦＥＴ）を用いたが、Ｑ１，Ｑ２のいずれにもバイポ
ーラトランジスタまたはユニポーラ型トランジスタを用
いることができる。
【００３２】
【発明の効果】この発明によれば、フライバックトラン
スの１次入力電圧（＋Ｂ）を制御するスイッチ素子のオ
ン・オフタイミングによって偏向電流と高圧出力電圧を
独立して制御することができるため、素子数を増大させ
ることがなく、しかも＋Ｂ制御部分および偏向電流制御
部分に平滑回路が入らないため、高圧出力電圧制御およ
び偏向電流制御の応答性を低下させることもない。
スの１次入力電圧（＋Ｂ）を制御するスイッチ素子のオ
ン・オフタイミングによって偏向電流と高圧出力電圧を
独立して制御することができるため、素子数を増大させ
ることがなく、しかも＋Ｂ制御部分および偏向電流制御
部分に平滑回路が入らないため、高圧出力電圧制御およ
び偏向電流制御の応答性を低下させることもない。
【００３３】したがって偏向電流および高圧出力電圧を
それぞれ検出して、それぞれを安定化する方向にスイッ
チ素子Ｑ２のオンタイミングとオフタイミングを制御す
れば、偏向電流と高圧出力電圧の双方を同時に安定化す
ることも可能となる。
それぞれ検出して、それぞれを安定化する方向にスイッ
チ素子Ｑ２のオンタイミングとオフタイミングを制御す
れば、偏向電流と高圧出力電圧の双方を同時に安定化す
ることも可能となる。
【００３４】また、スイッチ素子Ｑ２をＭＯＳ−ＦＥＴ
で構成することにより、スイッチング損失を低減するこ
とができ、且つＭＯＳ−ＦＥＴの寄生容量が利用できる
ので、個別部品としてのコンデンサＣ２が不要となった
り、その容量値を小さくすることができる。
で構成することにより、スイッチング損失を低減するこ
とができ、且つＭＯＳ−ＦＥＴの寄生容量が利用できる
ので、個別部品としてのコンデンサＣ２が不要となった
り、その容量値を小さくすることができる。
【図１】スイッチ素子Ｑ１，Ｑ２の動作による作用説明
図
図
【図２】同回路の波形図
【図３】第１の実施形態に係る偏向高圧一体型電源装置
の回路図
の回路図
【図４】同回路の各部の波形図
【図５】同回路の各部の波形図
【図６】同回路の各部の波形図
【図７】同回路の各部の波形図
【図８】第２の実施形態に係る偏向高圧一体型電源装置
の回路図
の回路図
Ｔ−フライバックトランス Ｌ１−１次巻線 ＬDY−偏向コイル Ｄ１−ダンパーダイオード Ｃｓ−コンデンサ Ｃ１−共振コンデンサ Ｃ２−共振コンデンサ Ｑ１，Ｑ２−スイッチ素子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−252409（ＪＰ，Ａ) 特開 平５−191663（ＪＰ，Ａ) 特開 平６−86085（ＪＰ，Ａ) 特開 平２−222374（ＪＰ，Ａ) 特開 平７−177739（ＪＰ，Ａ) 特開 昭63−3567（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 3/185
Claims (5)
- 【請求項１】 フライバックトランスの１次巻線Ｌ１に
対して直列に、偏向コイルＬDYとコンデンサＣｓを含む
直列回路を接続するとともに、該偏向コイルとコンデン
サを含む直列回路に対して並列に、ドライブ信号または
該ドライブ信号に同期した信号でオン／オフするスイッ
チ素子Ｑ１および共振コンデンサＣ１を接続して、該ス
イッチ素子Ｑ１のオン／オフにより前記フライバックト
ランスの２次側より高電圧を発生するとともに、前記偏
向コイルに水平偏向電流を通電する偏向高圧一体型電源
装置において、 前記フライバックトランスの１次巻線に対して直列にス
イッチ素子Ｑ２とコンデンサＣ２の並列回路を接続し、
第１の制御信号により、前記スイッチ素子Ｑ１のオン中
にオンするスイッチ素子Ｑ２のオンタイミングを可変制
御させ、且つ、第２の制御信号により、スイッチ素子Ｑ
２のオフタイミングを可変制御して前記偏向コイルへの
通電電流および前記フライバックトランスの２次出力電
圧を制御するスイッチング制御手段を設けたことを特徴
とする偏向高圧一体型電源装置。 - 【請求項２】 前記スイッチング制御手段は、前記第１
の制御信号により、前記スイッチ素子Ｑ１のオン中にオ
ンするスイッチ素子Ｑ２のオンタイミングを可変制御さ
せ、且つ、前記第２の制御信号により、スイッチ素子Ｑ
２のオフタイミングを可変制御するとともに、前記偏向
コイルに流れる電流を検出して、その大きさが安定化す
る方向にスイッチ素子Ｑ２のオンタイミングを制御し、
前記フライバックトランスの２次出力電圧を検出して、
その大きさが安定化する方向にスイッチ素子Ｑ２のオフ
タイミングを制御するものである請求項１に記載の偏向
高圧一体型電源装置。 - 【請求項３】 前記スイッチング制御手段は、前記第１
の制御信号により、前記スイッチ素子Ｑ１のオン中にオ
ンするスイッチ素子Ｑ２のオンタイミングを可変制御さ
せ、且つ、前記第２の制御信号により、スイッチ素子Ｑ
２のオフタイミングを可変制御するとともに、前記偏向
コイルに流れる電流を検出して、その大きさが安定化す
る方向にスイッチ素子Ｑ２のオフタイミングを制御し、
前記フライバックトランスの２次出力電圧を検出して、
その大きさが安定化する方向にスイッチ素子Ｑ２のオン
タイミングを制御するものである請求項１に記載の偏向
高圧一体型電源装置。 - 【請求項４】 前記スイッチ素子Ｑ２をＭＯＳ−ＦＥＴ
から構成したことを特徴とする請求項１〜３のうちのい
ずれかに記載の偏向高圧一体型電源装置。 - 【請求項５】 前記コンデンサＣ２を前記ＭＯＳ−ＦＥ
Ｔの寄生容量としたことを特徴とする請求項４に記載の
偏向高圧一体型電源装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11512098A JP3271581B2 (ja) | 1998-04-24 | 1998-04-24 | 偏向高圧一体型電源装置 |
| US09/291,565 US6288504B1 (en) | 1998-04-24 | 1999-04-14 | Deflection current/high voltage integration type power supply |
| TW088105908A TW407425B (en) | 1998-04-24 | 1999-04-14 | Deflection current/high voltage integration type power supply |
| EP99107833A EP0952731A3 (en) | 1998-04-24 | 1999-04-20 | Deflection current/high voltage integration type power supply |
| KR1019990014630A KR100294733B1 (ko) | 1998-04-24 | 1999-04-23 | 편향 고압 일체형 전원장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11512098A JP3271581B2 (ja) | 1998-04-24 | 1998-04-24 | 偏向高圧一体型電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11308477A JPH11308477A (ja) | 1999-11-05 |
| JP3271581B2 true JP3271581B2 (ja) | 2002-04-02 |
Family
ID=14654759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11512098A Expired - Fee Related JP3271581B2 (ja) | 1998-04-24 | 1998-04-24 | 偏向高圧一体型電源装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6288504B1 (ja) |
| EP (1) | EP0952731A3 (ja) |
| JP (1) | JP3271581B2 (ja) |
| KR (1) | KR100294733B1 (ja) |
| TW (1) | TW407425B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9623611D0 (en) * | 1996-11-13 | 1997-01-08 | Rca Thomson Licensing Corp | High voltage regulation by switching retrace capacitors |
| JP3271581B2 (ja) * | 1998-04-24 | 2002-04-02 | 株式会社村田製作所 | 偏向高圧一体型電源装置 |
| NO312701B1 (no) * | 2000-07-28 | 2002-06-24 | Algea As | Landbrukskjemisk sammensetning og fremgangsmåte for behandling av planter derved |
| JP2002185813A (ja) * | 2000-08-31 | 2002-06-28 | Matsushita Electric Ind Co Ltd | 高圧偏向回路 |
| AU2002359832A1 (en) * | 2001-12-31 | 2003-07-24 | Bae Systems Information And Electronic Systems Integration, Inc. | Logic controlled high voltage resonant switching power supply |
| TWI485961B (zh) * | 2012-06-27 | 2015-05-21 | Macroblock Inc | 共鐵心式功率因數校正諧振轉換器 |
| US11462916B2 (en) | 2019-11-01 | 2022-10-04 | Hamilton Sundstrand Corporation | Capacitor pre-charging circuits |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4934724A (ja) * | 1972-08-01 | 1974-03-30 | ||
| DE2313961C2 (de) * | 1973-03-21 | 1975-05-07 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Zeilenablenk-Schaltungsanordnung für Kathodenstrahlröhren |
| FI61377C (fi) * | 1975-12-08 | 1982-07-12 | Hitachi Ltd | Hoegspaenningsgenerator |
| FR2484178A1 (fr) * | 1980-06-10 | 1981-12-11 | Thomson Brandt | Dispositif d'alimentation a decoupage pour televiseur synchrone de la frequence ligne, et televiseur comprenant un tel systeme |
| JPS633567A (ja) * | 1986-06-20 | 1988-01-08 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | フライバツク・パルス発生回路 |
| JPS6379615U (ja) * | 1986-11-14 | 1988-05-26 | ||
| US4885509A (en) * | 1987-04-30 | 1989-12-05 | Murata Manufacturing Company | High voltage generating apparatus for supplying high voltage to cathode ray tube |
| US4956587A (en) | 1988-01-29 | 1990-09-11 | Hitachi, Ltd. | Horizontal deflection-high voltage circuit |
| JPH02202272A (ja) * | 1989-01-31 | 1990-08-10 | Matsushita Electric Ind Co Ltd | テレビジョン受信機 |
| JPH02222374A (ja) * | 1989-02-23 | 1990-09-05 | Sony Corp | 高電圧発生回路 |
| DE3931404A1 (de) | 1989-09-20 | 1991-03-28 | Siemens Ag | Horizontalablenkstufe |
| KR930000096Y1 (ko) * | 1989-12-18 | 1993-01-09 | 삼성전관 주식회사 | 수평발진 주파수 변화에 따른 고압 안정화 회로 |
| JP2650569B2 (ja) * | 1991-08-12 | 1997-09-03 | 株式会社村田製作所 | 高電圧発生回路 |
| JP2692445B2 (ja) * | 1991-08-30 | 1997-12-17 | 日本ビクター株式会社 | 水平偏向高圧発生回路 |
| JPH0568178A (ja) * | 1991-09-06 | 1993-03-19 | Sony Corp | 偏向電流発生回路 |
| JP2650567B2 (ja) * | 1991-11-11 | 1997-09-03 | 株式会社村田製作所 | 高電圧発生回路 |
| JPH0686085A (ja) * | 1992-08-31 | 1994-03-25 | Murata Mfg Co Ltd | 高電圧発生回路 |
| JPH07177739A (ja) * | 1993-12-20 | 1995-07-14 | Murata Mfg Co Ltd | 高圧発生回路 |
| JP2993361B2 (ja) * | 1994-03-31 | 1999-12-20 | 日本ビクター株式会社 | 水平偏向高圧発生回路 |
| KR0136037B1 (ko) * | 1994-08-30 | 1998-04-27 | 김광호 | 모니터의 수평사이즈 조절장치 |
| JPH08237511A (ja) * | 1995-02-23 | 1996-09-13 | Pioneer Electron Corp | マルチスキャン対応水平偏向ドライブ回路 |
| JP3271581B2 (ja) * | 1998-04-24 | 2002-04-02 | 株式会社村田製作所 | 偏向高圧一体型電源装置 |
-
1998
- 1998-04-24 JP JP11512098A patent/JP3271581B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-14 US US09/291,565 patent/US6288504B1/en not_active Expired - Fee Related
- 1999-04-14 TW TW088105908A patent/TW407425B/zh not_active IP Right Cessation
- 1999-04-20 EP EP99107833A patent/EP0952731A3/en not_active Withdrawn
- 1999-04-23 KR KR1019990014630A patent/KR100294733B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990083442A (ko) | 1999-11-25 |
| US6288504B1 (en) | 2001-09-11 |
| EP0952731A2 (en) | 1999-10-27 |
| EP0952731A3 (en) | 2000-01-05 |
| KR100294733B1 (ko) | 2001-07-12 |
| JPH11308477A (ja) | 1999-11-05 |
| TW407425B (en) | 2000-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3271581B2 (ja) | 偏向高圧一体型電源装置 | |
| JPH05252409A (ja) | 高電圧発生回路 | |
| KR930012094B1 (ko) | 집속 전압 발생용 회로 | |
| JPH10201226A (ja) | 高電圧発生回路 | |
| JPH10201227A (ja) | 高電圧発生回路 | |
| US4607195A (en) | Picture display device comprising a power supply circuit and a line deflection circuit | |
| KR900005363B1 (ko) | 음극선관을 위한 수평 출력회로 | |
| US4572993A (en) | Television deflection circuit with raster width stabilization | |
| US6459219B1 (en) | Horizontal deflection circuit with dynamic S-correction | |
| EP0944999B1 (en) | High voltage system | |
| JPH0568178A (ja) | 偏向電流発生回路 | |
| US6479953B2 (en) | Deflection circuit with a retrace capacitive transformation | |
| JP2650567B2 (ja) | 高電圧発生回路 | |
| JP3082423B2 (ja) | 水平偏向電流の制御回路およびその回路を備えた水平偏向回路と高電圧・水平偏向一体型回路と糸巻き歪補正回路 | |
| GB2141883A (en) | A high voltage generating circuit | |
| JP2650566B2 (ja) | 高電圧発生回路 | |
| JPH11341298A (ja) | 水平偏向回路 | |
| JPH11127364A (ja) | 水平偏向回路 | |
| JPH08130659A (ja) | 高電圧発生回路 | |
| JPS61134181A (ja) | 水平偏向回路 | |
| JP3389635B2 (ja) | 高圧発生回路 | |
| JP3339294B2 (ja) | 水平偏向高圧発生回路 | |
| EP0114430B1 (en) | Picture display device comprising a power supply circuit and a line deflection circuit | |
| JPH0523017Y2 (ja) | ||
| US6396171B1 (en) | Circuit for stabilizing a high voltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090125 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090125 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |