JP3268833B2 - 高圧電源装置 - Google Patents
高圧電源装置Info
- Publication number
- JP3268833B2 JP3268833B2 JP19793792A JP19793792A JP3268833B2 JP 3268833 B2 JP3268833 B2 JP 3268833B2 JP 19793792 A JP19793792 A JP 19793792A JP 19793792 A JP19793792 A JP 19793792A JP 3268833 B2 JP3268833 B2 JP 3268833B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transformer
- voltage
- power supply
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Developing For Electrophotography (AREA)
- Control Of Voltage And Current In General (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、静電写真プロセスを用
いた画像形成装置等の高圧電源装置に関するものであ
る。
いた画像形成装置等の高圧電源装置に関するものであ
る。
【０００２】
【従来の技術】静電写真装置等の画像形成装置において
は、直流電圧，交流電圧または交流電圧に直流電圧を重
畳した電圧など、種々の高圧バイアスが用いられてい
る。例えば、現像器に印加する現像バイアスには、交流
電圧に直流電圧を重畳した電圧が用いられており、その
直流電圧を変化させることで現像濃度を制御するように
なっている。この交流電圧に直流電圧を重畳させる方法
としては、交流昇圧用のトランスと直流昇圧用のトラン
スの二つのトランスを用いて重畳させる方法と、交流昇
圧用のトランスの出力を整流した直流電圧をそのトラン
スの交流電圧に重畳させる方法の二通りがある。
は、直流電圧，交流電圧または交流電圧に直流電圧を重
畳した電圧など、種々の高圧バイアスが用いられてい
る。例えば、現像器に印加する現像バイアスには、交流
電圧に直流電圧を重畳した電圧が用いられており、その
直流電圧を変化させることで現像濃度を制御するように
なっている。この交流電圧に直流電圧を重畳させる方法
としては、交流昇圧用のトランスと直流昇圧用のトラン
スの二つのトランスを用いて重畳させる方法と、交流昇
圧用のトランスの出力を整流した直流電圧をそのトラン
スの交流電圧に重畳させる方法の二通りがある。
【０００３】また交流高圧バイアスは、印字濃度等の面
で画像品質を大きく左右するため、その周波数やピーク
−ピーク振幅(peak-to-peak amplitude)を精度良く制御
する必要がある。この交流高圧バイアスのピーク−ピー
ク振幅を精度良く制御するためには、そのピーク−ピー
ク振幅を検出してフィードバック制御により一定となる
ようにしたり、昇圧前の振幅の精度を高めるために供給
電源の精度を上げる必要がある。
で画像品質を大きく左右するため、その周波数やピーク
−ピーク振幅(peak-to-peak amplitude)を精度良く制御
する必要がある。この交流高圧バイアスのピーク−ピー
ク振幅を精度良く制御するためには、そのピーク−ピー
ク振幅を検出してフィードバック制御により一定となる
ようにしたり、昇圧前の振幅の精度を高めるために供給
電源の精度を上げる必要がある。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の高圧電源装置にあっては、交流電圧に直流
電圧を重畳させる場合、直流昇圧用と交流昇圧用の二つ
のトランスを使用すると高価なものとなってしまい、交
流昇圧用のトランスの交流出力を整流した直流電圧を用
いた時にはトランス１次側の駆動回路側から見たトラン
ス２次側の正負のインピーダンスが不平衡となり、この
ため、出力交流波形に歪が生じ、負荷に適正な交流電圧
を印加することができないという問題点があった。
ような従来の高圧電源装置にあっては、交流電圧に直流
電圧を重畳させる場合、直流昇圧用と交流昇圧用の二つ
のトランスを使用すると高価なものとなってしまい、交
流昇圧用のトランスの交流出力を整流した直流電圧を用
いた時にはトランス１次側の駆動回路側から見たトラン
ス２次側の正負のインピーダンスが不平衡となり、この
ため、出力交流波形に歪が生じ、負荷に適正な交流電圧
を印加することができないという問題点があった。
【０００５】また、ピーク−ピーク振幅を一定にするに
は、複雑なフィードバック制御を行ったり、供給する電
源の精度を上げる必要があるので、同様に高価なものと
なってしまうという問題点があった。
は、複雑なフィードバック制御を行ったり、供給する電
源の精度を上げる必要があるので、同様に高価なものと
なってしまうという問題点があった。
【０００６】本発明は、上記のような問題点に着目して
なされたもので、安価かつ簡単な構成で、精度の良い出
力制御ができ、負荷に適正な交流電圧を印加することが
できる高圧電源装置を得ることを目的としている。
なされたもので、安価かつ簡単な構成で、精度の良い出
力制御ができ、負荷に適正な交流電圧を印加することが
できる高圧電源装置を得ることを目的としている。
【０００７】
【課題を解決するための手段】本発明の交流電源装置
は、次のように構成したものである。
は、次のように構成したものである。
【０００８】（１）入力交流を増幅する増幅回路と、こ
の増幅回路の出力から直流成分を遮断して交流成分のみ
伝達する交流結合回路と、この交流結合回路からの交流
を昇圧するトランスと、前記トランスの二次巻線に接続
され、昇圧された交流を半波整流する半波整流回路とを
備え、前記半波整流回路によって生じる、正の方向に電
流が流れるときのインピーダンスと負の方向に電流が流
れるときのインピーダンスとの間の不平衡を、前記増幅
回路側から見て平衡させるべく、前記トランスの１次巻
線側に、前記整流回路と逆方向の整流特性を持つように
インピーダンス手段を接続した。
の増幅回路の出力から直流成分を遮断して交流成分のみ
伝達する交流結合回路と、この交流結合回路からの交流
を昇圧するトランスと、前記トランスの二次巻線に接続
され、昇圧された交流を半波整流する半波整流回路とを
備え、前記半波整流回路によって生じる、正の方向に電
流が流れるときのインピーダンスと負の方向に電流が流
れるときのインピーダンスとの間の不平衡を、前記増幅
回路側から見て平衡させるべく、前記トランスの１次巻
線側に、前記整流回路と逆方向の整流特性を持つように
インピーダンス手段を接続した。
【０００９】（２）前記インピーダンス手段は、前記ト
ランスの１次巻線の両端に対して並列に接続される整流
素子を含むようにした。
ランスの１次巻線の両端に対して並列に接続される整流
素子を含むようにした。
【００１０】（３）前記インピーダンス手段は、前記交
流結合回路に流れる双方向の電流のうちの正の方向の電
流のみが流され、第１の抵抗値を有する第１の抵抗と、
負の方向の電流のみが流され、前記第１の抵抗値とは異
なる第２の抵抗値を有する第２の抵抗とを含むようにし
た。
流結合回路に流れる双方向の電流のうちの正の方向の電
流のみが流され、第１の抵抗値を有する第１の抵抗と、
負の方向の電流のみが流され、前記第１の抵抗値とは異
なる第２の抵抗値を有する第２の抵抗とを含むようにし
た。
【００１１】
【作用】本発明の高圧電源装置においては、交流昇圧用
のトランスの１次側に付加された調整回路により、トラ
ンスの２次側の正負のインピーダンスの平衡がとられ、
交流波形に歪がなくなる。
のトランスの１次側に付加された調整回路により、トラ
ンスの２次側の正負のインピーダンスの平衡がとられ、
交流波形に歪がなくなる。
【００１２】
【００１３】
【実施例】図１は本発明の第１実施例の構成を示す回路
図であり、静電写真装置の現像バイアス発生回路として
構成した例を示している。図において、１は不図示の発
振器からの矩形波入力交流（Ｖｉｎ）を増幅する電流電
圧増幅回路で、抵抗Ｒ１〜Ｒ４及びコンプリメンタリに
接続されたＮＰＮ形のトランジスタＱ１とＰＮＰ形のト
ランジスタＱ２により構成され、電源電圧（Ｖ１）ライ
ンに接続されている。Ｃ１はこの増幅回路１の出力から
直流成分を遮断して交流成分のみ伝達する交流結合回路
として設けられたコンデンサ、Ｔ１はこのコンデンサＣ
１からの交流を昇圧するトランスで、１次側と２次側の
巻数比は１：ｎ（ｎ＞１）となっている。
図であり、静電写真装置の現像バイアス発生回路として
構成した例を示している。図において、１は不図示の発
振器からの矩形波入力交流（Ｖｉｎ）を増幅する電流電
圧増幅回路で、抵抗Ｒ１〜Ｒ４及びコンプリメンタリに
接続されたＮＰＮ形のトランジスタＱ１とＰＮＰ形のト
ランジスタＱ２により構成され、電源電圧（Ｖ１）ライ
ンに接続されている。Ｃ１はこの増幅回路１の出力から
直流成分を遮断して交流成分のみ伝達する交流結合回路
として設けられたコンデンサ、Ｔ１はこのコンデンサＣ
１からの交流を昇圧するトランスで、１次側と２次側の
巻数比は１：ｎ（ｎ＞１）となっている。
【００１４】２は上記コンデンサＣ１からトランスＴ１
の２次側の負荷側を見た正負のインピーダンスを平衡さ
せる調整回路で、トランスＴ１の１次巻線に接続された
ダイオードＤ１と抵抗Ｒ５の直列回路により構成されて
いる。３はトランスＴ１より昇圧された交流を半波整流
するピークホールド整流回路で、ダイオードＤ２とコン
デンサＣ２により構成され、コンデンサＣ２には放電用
の抵抗Ｒ６が並列に接続されている。そして、上記調整
回路２は、この整流回路３と逆方向の整流特性を持って
いる。
の２次側の負荷側を見た正負のインピーダンスを平衡さ
せる調整回路で、トランスＴ１の１次巻線に接続された
ダイオードＤ１と抵抗Ｒ５の直列回路により構成されて
いる。３はトランスＴ１より昇圧された交流を半波整流
するピークホールド整流回路で、ダイオードＤ２とコン
デンサＣ２により構成され、コンデンサＣ２には放電用
の抵抗Ｒ６が並列に接続されている。そして、上記調整
回路２は、この整流回路３と逆方向の整流特性を持って
いる。
【００１５】４はピークホールド整流回路３の出力直流
電圧を制御する可変インピーダンス回路で、抵抗Ｒ７〜
Ｒ１２，ＮＰＮ形のトランジスタＱ３及びオペアンプ
（演算増幅器）Ｑ４により構成されている。５は負荷短
絡時の電流制限等を行う出力インピーダンス回路で、抵
抗Ｒ１３と抵抗Ｒ１４，コンデンサＣ４の並列回路によ
り構成されている。
電圧を制御する可変インピーダンス回路で、抵抗Ｒ７〜
Ｒ１２，ＮＰＮ形のトランジスタＱ３及びオペアンプ
（演算増幅器）Ｑ４により構成されている。５は負荷短
絡時の電流制限等を行う出力インピーダンス回路で、抵
抗Ｒ１３と抵抗Ｒ１４，コンデンサＣ４の並列回路によ
り構成されている。
【００１６】また、Ｄｅｖは負荷である現像器で、上述
の回路の出力（Ｖｏｕｔ）が供給される。Ｐｒｉは帯電
器、Ｔｒは転写器、Ｄｏは感光体ドラムで、以上によ
り、書き込み光ｌによって感光体ドラムＤｏに形成され
た像を用紙等に現わすための静電写真プロセス部が構成
されている。
の回路の出力（Ｖｏｕｔ）が供給される。Ｐｒｉは帯電
器、Ｔｒは転写器、Ｄｏは感光体ドラムで、以上によ
り、書き込み光ｌによって感光体ドラムＤｏに形成され
た像を用紙等に現わすための静電写真プロセス部が構成
されている。
【００１７】次に動作について説明する。上述の回路に
入力された矩形波交流（Ｖｉｎ）は、増幅回路１で増幅
された後、トランスＴ１によって昇圧される。そして、
この昇圧された交流に、該交流を整流回路３で半波整流
した直流が重畳され、この重畳出力（Ｖｏｕｔ）が負荷
である現像器Ｄｅｖに供給される。
入力された矩形波交流（Ｖｉｎ）は、増幅回路１で増幅
された後、トランスＴ１によって昇圧される。そして、
この昇圧された交流に、該交流を整流回路３で半波整流
した直流が重畳され、この重畳出力（Ｖｏｕｔ）が負荷
である現像器Ｄｅｖに供給される。
【００１８】図２は図１の等価回路を示したものであ
り、同一符号は同一構成部分を示している。上記増幅回
路１と交流入力（Ｖｉｎ）部の等価回路はＶｐで示し、
トランスＴ１は、１次巻線抵抗ｒ１、１次漏れリアクタ
ンスｘ１、２次巻線抵抗ｒ２、２次漏れリアクタンスｘ
２、励磁コングタンスｇｏ及び励磁サスセプタンスｂｏ
で等価的に示している。また、可変インピーダンス回路
４は可変インピーダンスＺｖと抵抗Ｒｓ（ただしＺｖと
ＲｓはトランスＴ１の１次側に換算した値）で示し、上
記静電写真プロセス部の現像器Ｄｅｖの負荷インピーダ
ンスはＣｄ，Ｒｄで示している。なお、各抵抗値等はト
ランスＴ１の１次側に換算するために全て（１／ｎ）2
の係数を付けてある。
り、同一符号は同一構成部分を示している。上記増幅回
路１と交流入力（Ｖｉｎ）部の等価回路はＶｐで示し、
トランスＴ１は、１次巻線抵抗ｒ１、１次漏れリアクタ
ンスｘ１、２次巻線抵抗ｒ２、２次漏れリアクタンスｘ
２、励磁コングタンスｇｏ及び励磁サスセプタンスｂｏ
で等価的に示している。また、可変インピーダンス回路
４は可変インピーダンスＺｖと抵抗Ｒｓ（ただしＺｖと
ＲｓはトランスＴ１の１次側に換算した値）で示し、上
記静電写真プロセス部の現像器Ｄｅｖの負荷インピーダ
ンスはＣｄ，Ｒｄで示している。なお、各抵抗値等はト
ランスＴ１の１次側に換算するために全て（１／ｎ）2
の係数を付けてある。
【００１９】図２の回路において、端子Ｐ１−Ｐ２から
トランスＴ１側を見た正負の交流インピーダンスは、ダ
イオードＤ１と抵抗Ｒ５が存在しない場合、非線形素子
であるダイオードＤ２が存在するので、明らかに不平衡
である。つまり、交流入力の正の半サイクルでは、ダイ
オードＤ２がオンしないためコンデンサＣ２、抵抗Ｒ
６，Ｒ７及び可変インピーダンスＺｖは交流負荷には含
まれない。しかし、負の半サイクルでは、全てのトラン
スＴ１の２次側負荷が交流負荷となり、正負のインピー
ダンスが不平衡となる。この不平衡負荷の場合、出力端
に発生する電圧（Ｖｏｕｔ）に歪が生じる。
トランスＴ１側を見た正負の交流インピーダンスは、ダ
イオードＤ１と抵抗Ｒ５が存在しない場合、非線形素子
であるダイオードＤ２が存在するので、明らかに不平衡
である。つまり、交流入力の正の半サイクルでは、ダイ
オードＤ２がオンしないためコンデンサＣ２、抵抗Ｒ
６，Ｒ７及び可変インピーダンスＺｖは交流負荷には含
まれない。しかし、負の半サイクルでは、全てのトラン
スＴ１の２次側負荷が交流負荷となり、正負のインピー
ダンスが不平衡となる。この不平衡負荷の場合、出力端
に発生する電圧（Ｖｏｕｔ）に歪が生じる。
【００２０】そこで、本実施例においては、調整回路２
としてトランスＴ１の１次側にダイオードＤ２とは逆方
向にダイオードＤ１を接続し、さらに抵抗Ｒ５を接続し
ている。このダイオードＤ１，抵抗Ｒ５を介した交流の
正の半サイクルのみで生じるインピーダンスと、ダイオ
ードＤ２、コンデンサＣ２、抵抗Ｒ６，Ｒ７及び可変イ
ンピーダンスＺｖを介した負の半サイクルのみ生じるイ
ンピーダンスとが等しい場合は、端子Ｐ１−Ｐ２から見
た負荷側の交流インピーダンスが平衡状態となり、出力
交流波形に歪が生じない。
としてトランスＴ１の１次側にダイオードＤ２とは逆方
向にダイオードＤ１を接続し、さらに抵抗Ｒ５を接続し
ている。このダイオードＤ１，抵抗Ｒ５を介した交流の
正の半サイクルのみで生じるインピーダンスと、ダイオ
ードＤ２、コンデンサＣ２、抵抗Ｒ６，Ｒ７及び可変イ
ンピーダンスＺｖを介した負の半サイクルのみ生じるイ
ンピーダンスとが等しい場合は、端子Ｐ１−Ｐ２から見
た負荷側の交流インピーダンスが平衡状態となり、出力
交流波形に歪が生じない。
【００２１】したがって、上記抵抗Ｒ５を調整すること
で、出力端に現れる交流電圧波形に歪を生じさせない現
像バイアス発生回路を実現することができる。このよう
に、ダイオードＤ１と抵抗Ｒ５を用いた安価なまた簡単
な構成で、精度の良い出力制御ができ、負荷に適正な交
流電圧を印加することができる。
で、出力端に現れる交流電圧波形に歪を生じさせない現
像バイアス発生回路を実現することができる。このよう
に、ダイオードＤ１と抵抗Ｒ５を用いた安価なまた簡単
な構成で、精度の良い出力制御ができ、負荷に適正な交
流電圧を印加することができる。
【００２２】図３は本発明の第２実施例の構成を示す回
路図であり、図１と同一符号は同一構成部分を示してい
る。図中、６は図１の増幅回路１に相当する電流増幅回
路で、この増幅回路６に、コンデンサＣ１に流れる正負
の電流を調整する調整回路として抵抗Ｒｘが接続された
形となっており、この抵抗ＲｘによりトランスＴ１の１
次側の駆動回路も含めて前述の発振器側からトランスＴ
１の２次側（負荷側）を見た正負のインピーダンスを平
衡させるようになっている。
路図であり、図１と同一符号は同一構成部分を示してい
る。図中、６は図１の増幅回路１に相当する電流増幅回
路で、この増幅回路６に、コンデンサＣ１に流れる正負
の電流を調整する調整回路として抵抗Ｒｘが接続された
形となっており、この抵抗ＲｘによりトランスＴ１の１
次側の駆動回路も含めて前述の発振器側からトランスＴ
１の２次側（負荷側）を見た正負のインピーダンスを平
衡させるようになっている。
【００２３】本実施例の図３の回路は、図１の回路でダ
イオードＤ１と抵抗Ｒ５を除去して、抵抗Ｒ４の代わり
に抵抗Ｒｘを接続した構成となっている。そして、増幅
回路６のトランジスタＱ１からコンデンサＣ１に流れる
電流は、抵抗Ｒ３とトランスＴ１の２次側回路に依存す
る。同様に、コンデンサＣ１からトランジスタＱ２に流
し込まれる電流は、抵抗ＲｘとトランスＴ１の２次側回
路に依存する。ここで、トランスＴ１の２次側回路は、
上述の図１の実施例と同じであるので、Ｒ１＝Ｒ２，Ｒ
３＝Ｒｘの場合は、トランジスタＱ１からコンデンサＣ
１に流れる電流に比べてコンデンサＣ１からトランジス
タＱ２に流れ込む電流の方が大きくなる。したがって、
出力（Ｖｏｕｔ）に現れる交流波形に歪が生じる。
イオードＤ１と抵抗Ｒ５を除去して、抵抗Ｒ４の代わり
に抵抗Ｒｘを接続した構成となっている。そして、増幅
回路６のトランジスタＱ１からコンデンサＣ１に流れる
電流は、抵抗Ｒ３とトランスＴ１の２次側回路に依存す
る。同様に、コンデンサＣ１からトランジスタＱ２に流
し込まれる電流は、抵抗ＲｘとトランスＴ１の２次側回
路に依存する。ここで、トランスＴ１の２次側回路は、
上述の図１の実施例と同じであるので、Ｒ１＝Ｒ２，Ｒ
３＝Ｒｘの場合は、トランジスタＱ１からコンデンサＣ
１に流れる電流に比べてコンデンサＣ１からトランジス
タＱ２に流れ込む電流の方が大きくなる。したがって、
出力（Ｖｏｕｔ）に現れる交流波形に歪が生じる。
【００２４】そこで、Ｒｘ＞Ｒ３の関係を保ちつつ、抵
抗Ｒｘの値を調整し、トランジスタＱ１からコンデンサ
Ｃ１に流れる電流とコンデンサＣ１からトランジスタＱ
２に流れ込む電流の絶対値を等しくしている。つまり、
入力（Ｖｉｎ）から負荷側を見た交流インピーダンスを
正負等しくなるように抵抗Ｒｘを選択することによっ
て、入力側から負荷側を見た交流インピーダンスを正負
平衡状態にし、これにより出力の交流波形の歪をなくし
ている。
抗Ｒｘの値を調整し、トランジスタＱ１からコンデンサ
Ｃ１に流れる電流とコンデンサＣ１からトランジスタＱ
２に流れ込む電流の絶対値を等しくしている。つまり、
入力（Ｖｉｎ）から負荷側を見た交流インピーダンスを
正負等しくなるように抵抗Ｒｘを選択することによっ
て、入力側から負荷側を見た交流インピーダンスを正負
平衡状態にし、これにより出力の交流波形の歪をなくし
ている。
【００２５】このように、トランスＴ１の１次側に２次
側の整流回路３と等価な負荷として抵抗Ｒｘを付加する
ことにより、前述の実施例と同様出力交流波形に歪を生
じさせることのない高品質なバイアス発生回路を実現す
ることができる。
側の整流回路３と等価な負荷として抵抗Ｒｘを付加する
ことにより、前述の実施例と同様出力交流波形に歪を生
じさせることのない高品質なバイアス発生回路を実現す
ることができる。
【００２６】図４は本発明の第３実施例の構成を示す回
路図であり、前述の各実施例と同様画像形成装置の高圧
矩形波発生回路として構成した例を示している。同図に
おいて、１１は入力された矩形波交流（Ｖｉｎ）のレベ
ル変換を行うレベル変換回路で、ＮＰＮ形のトランジス
タＱ１１とそのベース電流制限用の抵抗Ｒ２１，Ｒ２２
及び電源電圧（Ｖｃｃ）ラインと接続された抵抗Ｒ２３
により構成されている。１２はレベル変換された抵抗Ｒ
２４からの交流を電流増幅する電流増幅回路で、前述の
各実施例の増幅回路と同様に、ＮＰＮ形のトランジスタ
Ｑ１２，ＰＮＰ形のトランジスタＱ１３及び抵抗Ｒ２５
〜Ｒ２８により構成されている。
路図であり、前述の各実施例と同様画像形成装置の高圧
矩形波発生回路として構成した例を示している。同図に
おいて、１１は入力された矩形波交流（Ｖｉｎ）のレベ
ル変換を行うレベル変換回路で、ＮＰＮ形のトランジス
タＱ１１とそのベース電流制限用の抵抗Ｒ２１，Ｒ２２
及び電源電圧（Ｖｃｃ）ラインと接続された抵抗Ｒ２３
により構成されている。１２はレベル変換された抵抗Ｒ
２４からの交流を電流増幅する電流増幅回路で、前述の
各実施例の増幅回路と同様に、ＮＰＮ形のトランジスタ
Ｑ１２，ＰＮＰ形のトランジスタＱ１３及び抵抗Ｒ２５
〜Ｒ２８により構成されている。
【００２７】Ｃ１１は上記増幅回路１２の出力、つまり
トランジスタＱ１２，Ｑ１３のエミッタ出力の直流電圧
成分をカットして交流バイアス成分のみを伝達する交流
結合素子であるコンデンサ、Ｔ１１はこのコンデンサＣ
１１からの交流を昇圧（Ｖ１１→Ｖ１２）するトランス
で、１次巻線と２次巻線の巻数比は１：ｎ（ｎ＞１）と
なっている。
トランジスタＱ１２，Ｑ１３のエミッタ出力の直流電圧
成分をカットして交流バイアス成分のみを伝達する交流
結合素子であるコンデンサ、Ｔ１１はこのコンデンサＣ
１１からの交流を昇圧（Ｖ１１→Ｖ１２）するトランス
で、１次巻線と２次巻線の巻数比は１：ｎ（ｎ＞１）と
なっている。
【００２８】１３は負荷電流を制限する出力インピーダ
ンス回路で、抵抗Ｒ２９と抵抗Ｒ３０，コンデンサＣ１
２の並列回路により構成されている。１４は出力端子Ｊ
１，Ｊ２からの交流出力（Ｖｏｕｔ）が供給される負荷
であり、この負荷１４は例えば、電子写真記録装置の現
像スリーブと感光体ドラム間のインピーダンス負荷とな
っている。
ンス回路で、抵抗Ｒ２９と抵抗Ｒ３０，コンデンサＣ１
２の並列回路により構成されている。１４は出力端子Ｊ
１，Ｊ２からの交流出力（Ｖｏｕｔ）が供給される負荷
であり、この負荷１４は例えば、電子写真記録装置の現
像スリーブと感光体ドラム間のインピーダンス負荷とな
っている。
【００２９】ＺＤ１は増幅回路１２の入力部に接続され
た定電圧制御素子であるツェナーダイオードで、増幅回
路１２に入力される交流を一定電圧にクランプするクラ
ンプ回路として設けられている。
た定電圧制御素子であるツェナーダイオードで、増幅回
路１２に入力される交流を一定電圧にクランプするクラ
ンプ回路として設けられている。
【００３０】上記のように構成された回路において、レ
ベル変換回路１１でレベル変換された矩形波交流は増幅
回路１２に入力されて電流増幅されるが、この時、抵抗
Ｒ２３〜Ｒ２６によりトランジスタＱ１２，Ｑ１３のベ
ース電流が定められ、また抵抗Ｒ２７，Ｒ２８によりト
ランジスタＱ１２，Ｑ１３のクロスカレントが防止され
る。そして、電流増幅された交流はトランスＴ１で昇圧
され、出力端子Ｊ１，Ｊ２を通して負荷１４に供給され
る。
ベル変換回路１１でレベル変換された矩形波交流は増幅
回路１２に入力されて電流増幅されるが、この時、抵抗
Ｒ２３〜Ｒ２６によりトランジスタＱ１２，Ｑ１３のベ
ース電流が定められ、また抵抗Ｒ２７，Ｒ２８によりト
ランジスタＱ１２，Ｑ１３のクロスカレントが防止され
る。そして、電流増幅された交流はトランスＴ１で昇圧
され、出力端子Ｊ１，Ｊ２を通して負荷１４に供給され
る。
【００３１】次に上記の回路で、電源電圧Ｖｃｃの精度
が±１０％の比較的ラフな電源を用いた場合について説
明する。
が±１０％の比較的ラフな電源を用いた場合について説
明する。
【００３２】入力ＶｉｎにＴＴＬレベルもしくはＣ−Ｍ
ＯＳレベルの矩形波信号が入力されると、トランジスタ
Ｑ１１のコレクタ波形は約０Ｖ〜Ｖｃｃの振幅の矩形波
となる。今ここで、増幅回路１２にツェナーダイオード
ＺＤ１が接続されていないと、電源電圧Ｖｃｃが±１０
％の精度であるため、最終的にトランスＴ１１の入力電
圧Ｖ１１も電源電圧の変動によって約±１０％変動す
る。その結果、トランスＴ１１の出力Ｖ２も±１０％変
動する。そして、出力インピーダンス及び負荷インピー
ダンスが変わらないと仮定すれば、負荷１４に印加され
る電圧の振幅も約±１０％変動する。
ＯＳレベルの矩形波信号が入力されると、トランジスタ
Ｑ１１のコレクタ波形は約０Ｖ〜Ｖｃｃの振幅の矩形波
となる。今ここで、増幅回路１２にツェナーダイオード
ＺＤ１が接続されていないと、電源電圧Ｖｃｃが±１０
％の精度であるため、最終的にトランスＴ１１の入力電
圧Ｖ１１も電源電圧の変動によって約±１０％変動す
る。その結果、トランスＴ１１の出力Ｖ２も±１０％変
動する。そして、出力インピーダンス及び負荷インピー
ダンスが変わらないと仮定すれば、負荷１４に印加され
る電圧の振幅も約±１０％変動する。
【００３３】しかし、本実施例のように、ツェナーダイ
オードＺＤ１が挿入されていると（通常ツェナーダイオ
ードはツェナー電圧の±２％の精度を有している）、増
幅回路１２のトランジスタＱ１２のＧＮＤから見たベー
ス電位はほぼそのツェナー電圧のバラツキの範囲内に収
まる。このため、トランスＴ１１の入力電圧及び出力電
圧も±２％の変動範囲となり、同様に負荷１４に印加さ
れる電圧の増幅も約±２％の変動となる。
オードＺＤ１が挿入されていると（通常ツェナーダイオ
ードはツェナー電圧の±２％の精度を有している）、増
幅回路１２のトランジスタＱ１２のＧＮＤから見たベー
ス電位はほぼそのツェナー電圧のバラツキの範囲内に収
まる。このため、トランスＴ１１の入力電圧及び出力電
圧も±２％の変動範囲となり、同様に負荷１４に印加さ
れる電圧の増幅も約±２％の変動となる。
【００３４】このように、複雑なフィードバック制御を
行ったり、供給する電源の精度を上げることなく、ツェ
ナーダイオードＺＤ１を用いた安価かつ簡単な構成で、
ピーク−ピーク振幅を一定にすることができ、負荷１４
に適正な交流電圧を印加することができる。
行ったり、供給する電源の精度を上げることなく、ツェ
ナーダイオードＺＤ１を用いた安価かつ簡単な構成で、
ピーク−ピーク振幅を一定にすることができ、負荷１４
に適正な交流電圧を印加することができる。
【００３５】なお、上記回路では、ツェナーダイオード
ＺＤ１を比較的電流値の少ない電流増幅回路１２の前に
挿入しているので、低電力で安価なツェナーダイオード
を選択することが可能となる。また、ツェナーダイオー
ドＺＤ１のツェナー電圧は、電源電圧Ｖｃｃの最低値
（変動の負側の最大値）よりも小さい値に設定すること
が必要である。
ＺＤ１を比較的電流値の少ない電流増幅回路１２の前に
挿入しているので、低電力で安価なツェナーダイオード
を選択することが可能となる。また、ツェナーダイオー
ドＺＤ１のツェナー電圧は、電源電圧Ｖｃｃの最低値
（変動の負側の最大値）よりも小さい値に設定すること
が必要である。
【００３６】図５は本発明の第４実施例の構成を示す回
路図であり、図４と同一符号は同一構成部分を示してい
る。図中、Ｑ１４は上述のクランプ回路として設けられ
たレギュレータＩＣで、抵抗Ｒ３１を介して電源電圧
（Ｖｃｃ）ラインと接続されており、抵抗Ｒ２３から抵
抗Ｒ２４を通して電流増幅回路１２に入力する交流電圧
を発生する。また、このレギュレータＩＣＱ１４は、出
力電圧の精度が約±２％となっている。
路図であり、図４と同一符号は同一構成部分を示してい
る。図中、Ｑ１４は上述のクランプ回路として設けられ
たレギュレータＩＣで、抵抗Ｒ３１を介して電源電圧
（Ｖｃｃ）ラインと接続されており、抵抗Ｒ２３から抵
抗Ｒ２４を通して電流増幅回路１２に入力する交流電圧
を発生する。また、このレギュレータＩＣＱ１４は、出
力電圧の精度が約±２％となっている。
【００３７】このように、電流増幅回路１２の前段にレ
ギュレータＩＣＱ１４を介装することで、図４の回路と
同様の電源電圧Ｖｃｃが仮に±１０％変動してもトラン
ジスタＱ１２のベース電位を約±２％の変動範囲内に抑
えることができ、トランスＴ１１の入力電圧及び出力電
圧を±２％の変動に抑えることができる。したがって、
負荷１４に印加される電圧の振幅も約±２％内の変動に
抑えることができ、上記実施例と同様の作用効果を得る
ことができる。
ギュレータＩＣＱ１４を介装することで、図４の回路と
同様の電源電圧Ｖｃｃが仮に±１０％変動してもトラン
ジスタＱ１２のベース電位を約±２％の変動範囲内に抑
えることができ、トランスＴ１１の入力電圧及び出力電
圧を±２％の変動に抑えることができる。したがって、
負荷１４に印加される電圧の振幅も約±２％内の変動に
抑えることができ、上記実施例と同様の作用効果を得る
ことができる。
【００３８】
【発明の効果】以上のように、本発明によれば、トラン
スの２次側の正負のインピーダンスを平衡させるように
したので、出力交流波形に歪がなくなり、安価かつ簡単
な構成で、精度の良い出力制御ができ、負荷に適正な交
流電圧を印加することができるという効果がある。
スの２次側の正負のインピーダンスを平衡させるように
したので、出力交流波形に歪がなくなり、安価かつ簡単
な構成で、精度の良い出力制御ができ、負荷に適正な交
流電圧を印加することができるという効果がある。
【００３９】
【図１】 本発明の第１実施例の構成を示す回路図
【図２】 図１の等価回路図
【図３】 本発明の第２実施例の構成を示す回路図
【図４】 本発明の第３実施例の構成を示す回路図
【図５】 本発明の第４実施例の構成を示す回路図
１ 電流電圧増幅回路 ２ 調整回路 ３ ピークホールド整流回路 ６ 電流増幅回路 １２ 電流増幅回路 Ｃ１ コンデンサ（交流結合回路） Ｔ１，Ｔ１１ トランス Ｒｘ 抵抗（調整回路） ＸＤ１ ツェナーダイオード（クランプ回路） Ｑ１４ レギュレータＩＣ（クランプ回路）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柴田 章弘 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/48
Claims (3)
- 【請求項１】 入力交流を増幅する増幅回路と、 この増幅回路の出力から直流成分を遮断して交流成分の
み伝達する交流結合回路と、 この交流結合回路からの交流を昇圧するトランスと、前記トランスの二次巻線に接続され、 昇圧された交流を
半波整流する半波整流回路とを備え、前記半波整流回路によって生じる、正の方向に電流が流
れるときのインピーダンスと負の方向に電流が流れると
きのインピーダンスとの間の不平衡を、前記増幅回路側
から見て平衡させるべく、 前記トランスの１次巻線側
に、前記整流回路と逆方向の整流特性を持つようにイン
ピーダンス手段を接続したことを特徴とする高圧電源装
置。 - 【請求項２】 前記インピーダンス手段は、前記トラン
スの１次巻線の両端に対して並列に接続される整流素子
を含むことを特徴とする請求項１に記載の高圧電源装
置。 - 【請求項３】 前記インピーダンス手段は、前記交流結
合回路に流れる双方向の電流のうちの正の方向の電流の
みが流され、第１の抵抗値を有する第１の抵抗と、負の
方向の電流のみが流され、前記第１の抵抗値とは異なる
第２の抵抗値を有する第２の抵抗とを含むことを特徴と
する請求項１に記載の高圧電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19793792A JP3268833B2 (ja) | 1992-07-24 | 1992-07-24 | 高圧電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19793792A JP3268833B2 (ja) | 1992-07-24 | 1992-07-24 | 高圧電源装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000274839A Division JP3416633B2 (ja) | 2000-09-11 | 2000-09-11 | 高圧矩形波発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0645160A JPH0645160A (ja) | 1994-02-18 |
| JP3268833B2 true JP3268833B2 (ja) | 2002-03-25 |
Family
ID=16382778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19793792A Expired - Fee Related JP3268833B2 (ja) | 1992-07-24 | 1992-07-24 | 高圧電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3268833B2 (ja) |
-
1992
- 1992-07-24 JP JP19793792A patent/JP3268833B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0645160A (ja) | 1994-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4581691A (en) | Balanced constant current sensing circuit inherently immune to longitudinal currents | |
| RU2114439C1 (ru) | Устройство для измерения тока | |
| US4038593A (en) | Regulated high voltage ac power supply with regulated d.c. bias current | |
| US4042874A (en) | High-voltage a.c. power supply with automatically variable d.c. bias current | |
| US4331912A (en) | Circuit for converting a non-live zero current signal to a live zero DC output signal | |
| JP3268833B2 (ja) | 高圧電源装置 | |
| JP2001186761A (ja) | 高圧電源装置 | |
| JPH06335247A (ja) | 電源装置 | |
| US4314326A (en) | Rectifying circuit with zero correction | |
| US7171011B2 (en) | Acoustic drive circuit | |
| JPH0139578B2 (ja) | ||
| US4283663A (en) | Horizontal deflection circuit in a television device | |
| US4461987A (en) | Current sensing circuit for motor controls | |
| US3101451A (en) | Direct current amplifier system with feedback controlled high impedance input circuit | |
| US4339732A (en) | Closed loop constant current tuned oscillator | |
| JPH039707B2 (ja) | ||
| JP3361835B2 (ja) | スイッチング電源 | |
| JP3195620B2 (ja) | 画像形成装置の高圧交流電源回路 | |
| JPH0540712Y2 (ja) | ||
| JPS5992675A (ja) | 高圧安定化装置 | |
| JPS6349109Y2 (ja) | ||
| US5189380A (en) | Integrated circuit for transducers | |
| JP3348117B2 (ja) | 電圧−電圧変換装置 | |
| JP2894754B2 (ja) | トナー濃度センサー | |
| JPH0338591B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000711 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100118 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |