JP3268320B2 - Sn比判定回路 - Google Patents
Sn比判定回路Info
- Publication number
- JP3268320B2 JP3268320B2 JP31675791A JP31675791A JP3268320B2 JP 3268320 B2 JP3268320 B2 JP 3268320B2 JP 31675791 A JP31675791 A JP 31675791A JP 31675791 A JP31675791 A JP 31675791A JP 3268320 B2 JP3268320 B2 JP 3268320B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- ratio
- gate
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
Description
通信装置のSN比判定回路に係り、特に、データの伝送
効率を低下させることなく短時間にSN比の判定を行う
のに好適なSN比判定回路に関する。
行う場合、回線の状況が悪いか否かを判定してデータの
再送要求をしたりスケルチ制御を行う必要がある。従来
は、回線の状況を符号誤り率で求めている。図3,図4
でこの従来の方法を説明する。図3は送信側の回路図で
あり、図4は受信側の回路図である。通常の情報を送受
信する場合には、スイッチ2を送信情報側に切り替え、
スイッチ5を受信情報側に切り替える。これにより、送
信情報は変調器3により伝送路に適した信号に変調さ
れ、伝送路に出力される。この変調信号は受信側の復調
器4にて受信・復調され、スイッチ5を通して受信情報
となる。伝送路の状況を測定する場合には、スイッチ2
をパターン発生器1側に切り替え、スイッチ5を誤り率
測定器6側に切り替える。予め決められている所定パタ
ーンの信号がパターン発生器1からスイッチ2を通し変
調器3に入力され、変調信号が伝送路に出力される。復
調器4はこの変調信号を復調し、復調信号がスイッチ5
を通して誤り率測定器6に入力される。誤り率測定器6
では、復調信号のパターンと、前記の予め決められてい
る所定パターンとを照合し、誤り率を求める。そして、
誤り率が小さい場合にはその回線(伝送路)のSN比は
良好であると判定する。
は、誤り率を測定する場合に、スイッチ2,5を切り換
えて所定パターンの送受信を行う構成となっている。こ
の誤り率の測定は時間がかかるという問題と、回線状況
を調べるときに通常のデータの送受信ができなくなるた
めデータの伝送効率が低下するという問題がある。
させることなく、短時間に回線の状況を判定するSN比
判定回路を提供することにある。
介し受信された、ディジタル符号による変調信号を復調
する復調器と、該復調器で復調された信号にもとづき、
変調タイミングクロックに同期する信号を発生する同期
回路と、該同期回路からの、変調タイミングクロックに
同期する信号にもとづき、タイミングクロック毎にアイ
パターン中央部が中央に位置する所定パルス幅の判定用
時間ゲート信号を発生するクロック発生回路と、上記復
調器で復調された信号が、ディジタル符号の“0”,
“1”間中間レベルとして事前設定されている閾レベル
を横切る度にパルス信号を発生するコンパレータと、上
記時間ゲート信号をゲート制御信号として、該ゲート制
御信号が発生されている間、上記コンパレータからのパ
ルス信号のゲート出力を許容するゲート回路と、上記時
間ゲート信号を1/N分周する1/N分周器と、上記ゲ
ート回路からのパルス信号をカウントするとともに、上
記1/N分周器からの分周出力によりリセットされるカ
ウンタと、該カウンタからのリセット直前カウント値に
もとつき、1/N分周周期毎にSN比を演算するSN比
演算回路とから構成することで達成される。
タル符号の“0”と“1”に該当するレベルでは、復調
信号はその中間値例えば“0.5”となることはない。
このため、復調信号レベルがこの“0.5”とはならな
い時間範囲でこの復調信号が中間値(判定閾値)を横切
る回数を計数したとき、SN比が良好であれば計数値は
零である。しかし、回線のSN比が悪い場合には、この
時間範囲で復調信号が判定閾値を横切る回数が増える。
このため、この判定閾値を横切る回数にて回線のSN比
が分かる。通常のデータの送受信時にSN比の判定を行
うのでデータの伝送効率は低下せず、また、短時間でS
N比の判定ができる。
明する。図2は、本発明の一実施例に係るSN比判定回
路の動作原理説明図である。ディジタル符号にて変調し
た信号を復調器で復調し、復調した信号波形を、変調の
タイミングクロックを基準として観測する。回線の状況
即ちSN比が極めて良好な場合には、図2の(a)に示
される様に、明瞭な信号波形(図示の例ではサインカー
ブ)となる。しかし実際には、回線のSN比は理想的で
はないので、図2(c)の様に、復調信号波形はタイミ
ングクロック毎にずれ、ハッチングで示したように線が
太く観測される。図2(c)に示した程度の状態であれ
ば、送信側にデータの再送要求をしたり、スケルチ制御
を行う必要はなく、データ再生は充分に可能である。し
かし、SN比が悪く、図2(c)に信号波形j,k,m
として示した様にずれてきた状態が長く続くと、送信さ
れてきたデータを精度良く再生することができなくなっ
てしまう。
クに同期した時間ゲート(図2(b))を設け、この時
間ゲートtの間に、判定閾値sを横切る回数を計数す
る。そして、この計数値の所定時間中における累計値か
らSN比を判定する。時間tとしては、SN比が良好な
ときには決して復調信号が判定閾値sを横切ることのな
い時間をとる。また、判定閾値sとしては、本実施例で
は、復調した信号を符号化したときの“1”と“0”の
中間値とする(図2(a)の信号波形dの符号化データ
は時間tにおいて“1”となり、信号波形eは“0”と
なる。)。
判定するSN比判定回路のブロック構成図である。回線
を介して受信した変調信号は復調器7にて復調され、受
信情報が再生される。一方、復調信号はコンパレータ8
に入力され、判定閾値sを復調信号が横切る毎にコンパ
レータ8からパルス信号が出力される。このパルス信号
は、時間ゲート回路9が開いているときだけ後段のカウ
ンタ10に入力され、計数される。復調器7による復調
信号は同期回路11にも入力され、同期回路11は変調
のタイミングクロックに同期した信号を発生し、この信
号を受けてクロック発生回路12は時間ゲート用のパル
ス幅がtのクロックを発生する。時間ゲート回路9は、
クロック発生回路12から出力される時間ゲート用のク
ロックに同期して各クロック毎に時間tだけゲートを開
く。また、この時間ゲート用のクロックは1/N分周器
13にも入力され、1/N分周された分周信号がカウン
タ10及びSN比演算器14に入力される。カウンタ1
0は、分周信号にてリセットされる。つまり、カウンタ
10は、クロックのパルス幅t(図2(b))の間に復
調信号が判定閾値sを横切る回数を計数し、この計数を
N個のクロックの間だけ継続し、その累計値を求める。
SN比演算器14はこの累計値をSN比演算用の閾値と
比較して回線のSN比を求め出力する。
求めるのに、誤り率を測定する時間が不要となる。ま
た、誤り率を測定するための所定パターンの送出が不要
なためデータの伝送効率が向上する、更に、SN比を短
時間で測定できるので、スケルチ制御等の各種制御に適
用することが可能となる。
ック構成図である。
明図である。
信側回路図である。
信側回路図である。
…カウンタ、11…同期回路、12…クロック発生器、
13…1/N分周器、14…SN比演算器。
Claims (1)
- 【請求項1】通信回線を介し受信された、ディジタル符
号による変調信号を復調する復調器と、 該復調器で復調された信号にもとづき、変調タイミング
クロックに同期する信号を発生する同期回路と、 該同期回路からの、変調タイミングクロックに同期する
信号にもとづき、タイミングクロック毎にアイパターン
中央部が中央に位置する所定パルス幅の判定用時間ゲー
ト信号を発生するクロック発生回路と、 上記復調器で復調された信号が、ディジタル符号の
“0”,“1”間中間レベルとして事前設定されている
閾レベルを横切る度にパルス信号を発生するコンパレー
タと、 上記時間ゲート信号をゲート制御信号として、該ゲート
制御信号が発生されている間、上記コンパレータからの
パルス信号のゲート出力を許容するゲート回路と、 上記時間ゲート信号を1/N(N:一般に2以上の任意
整数)分周する1/N分周器と、 上記ゲート回路からのパルス信号をカウントするととも
に、上記1/N分周器からの分周出力によりリセットさ
れるカウンタと、 該カウンタからのリセット直前カウント値にもとつき、
1/N分周周期毎にSN比を演算するSN比演算回路と
からなる構成を特徴とするSN比判定回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31675791A JP3268320B2 (ja) | 1991-11-29 | 1991-11-29 | Sn比判定回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31675791A JP3268320B2 (ja) | 1991-11-29 | 1991-11-29 | Sn比判定回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05153171A JPH05153171A (ja) | 1993-06-18 |
JP3268320B2 true JP3268320B2 (ja) | 2002-03-25 |
Family
ID=18080585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31675791A Expired - Lifetime JP3268320B2 (ja) | 1991-11-29 | 1991-11-29 | Sn比判定回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3268320B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007208441A (ja) * | 2006-01-31 | 2007-08-16 | Nippon Telegr & Teleph Corp <Ntt> | 通信システム、通信方法および通信装置 |
-
1991
- 1991-11-29 JP JP31675791A patent/JP3268320B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH05153171A (ja) | 1993-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3696886B2 (ja) | 非バイナリディジタル信号におけるジッタを測定するシステム | |
US5054035A (en) | Digital signal quality evaluation circuit using synchronization patterns | |
US4280224A (en) | Bit synchronizer with early and late gating | |
JPH07504796A (ja) | 適応復調を使用した伝送経路遅延計測のための方法および装置 | |
JPH07112187B2 (ja) | デ−タブロツクのビツト同期化を保証する方法および装置 | |
US4130724A (en) | Data receiver with synchronizing sequence detection circuit | |
JP2000232343A (ja) | デジタル情報伝送システムの信号品質を測定する方法と装置 | |
JP3268320B2 (ja) | Sn比判定回路 | |
JP3455621B2 (ja) | 通信装置 | |
JP3006089B2 (ja) | 相関技術によって信号受信時間を決定する方法 | |
US4644563A (en) | Data transmission method and system | |
US4213007A (en) | Method and apparatus for monitoring a pulse-code modulated data transmission | |
JPS61127243A (ja) | ビツト位相同期回路 | |
JP2716475B2 (ja) | デジタル遅延検波装置 | |
JP2751673B2 (ja) | デジタル通信システム用ビット誤り率測定装置 | |
JP3039497B2 (ja) | クロック抽出回路、通信システム及び送信装置 | |
JPH02295325A (ja) | データモニタ装置 | |
JP3046181B2 (ja) | 自動周波数制御装置 | |
JPH0563528A (ja) | 波形歪補正装置 | |
GB1560698A (en) | Receiving apparatus | |
JP3109332B2 (ja) | データ受信装置 | |
JP2590848B2 (ja) | 情報信号受信装置 | |
JPH0556087A (ja) | 変調周波数検出回路 | |
JPS6122783B2 (ja) | ||
JPH05327657A (ja) | データ復号回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080118 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100118 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100118 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term |