JP3696886B2 - 非バイナリディジタル信号におけるジッタを測定するシステム - Google Patents
非バイナリディジタル信号におけるジッタを測定するシステム Download PDFInfo
- Publication number
- JP3696886B2 JP3696886B2 JP50938297A JP50938297A JP3696886B2 JP 3696886 B2 JP3696886 B2 JP 3696886B2 JP 50938297 A JP50938297 A JP 50938297A JP 50938297 A JP50938297 A JP 50938297A JP 3696886 B2 JP3696886 B2 JP 3696886B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- samples
- jitter
- sample
- derivative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
- H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Description
A.発明の分野
本発明は、セルフクロックディジタルデータ信号におけるクロックジッタの測定に関し、特に、該ディジタルデータ信号に組み込まれたクロック信号の位相変動を回復させるために該ディジタルデータ信号のサンプリングを行うことに関する。
送信されたディジタル信号の受信は、到来する信号を周期的に精確な間隔でサンプリングし又は「ストローブ」してそれらの各時点で信号の値を検知することを必要とする。例えば、単純なバイナリデータ信号は、各ビットセルの中間でそのサンプリングを行って、該ビットが1であるか0であるかを判定すべきである。明らかに、該サンプリングは、クロック信号によりタイミング管理されるものであり、エラーを最小限にすべき場合には該データ信号と同期していなければならない。
データの送信にはセルフクロック機構が用いられるのが普通である。クロック信号は本質的にデータ信号に組み込まれる。該クロック信号が受信側で回復されてローカルクロックを制御し、該ローカルクロックの出力が到来するデータ信号のストローブを行うために使用されてデータが検出される。このため、データ信号に対するクロック信号のタイミングは、送信側で固定され、該送信側から受信側への経路の特性による影響を受けることはない。したがって、送信側又は経路の特性が変化した場合に相対的なクロック−データタイミングは変化しない。ローカルクロックを制御する位相ロックループは、データに対する正しいクロックタイミングを維持するように、クロックの位相を調整する。
しかし、受信したデータ信号の位相があまりに急速に変化する場合には、位相ロックループは、組み込まれたクロック信号の位相における対応する変化に追従するように十分高速でローカルクロックを調整することができなくなり、データ検出においてエラーが生じることになる。このため、伝送経路で許容される位相変化(「位相ジッタ」)の量及び速度を管理する標準が広まった。本発明は、位相ジッタを確認して適用可能な標準に対する応動性(compliance)を判定する改善されたシステムを目的とするものである。
B.関連技術の説明
従来のシステムは、データ信号のゼロ交差を検知して、組み込みクロック信号の位相を判定している。しかし、これは、遷移がゼロ交差を含むこと、更に、該遷移が該ゼロ交差に対して対称的であることを必要とするものである。例えば、ISDN通信で使用される2B1Qフォーマットの場合、信号遷移の殆どはその基準を満たさないものとなる。このISDNフォーマットを用いたシステムは、80,000シンボル/secという速度で送信を行うことが可能であり、一方、該2B1Qフォーマットについてのジッタ標準は、0.15Hz〜20kHzのジッタ周波数成分をカバーし得るものである。したがって、ジッタの大きさを確認するためのゼロ交差検出の使用は、通常の送信が中断されて所定パターンのシンボルが送信されない限り、前記周波数範囲の中間部分から高い部分におけるジッタ成分を測定するだけの十分に高いサンプリングレートを提供するものとはならないのが普通である。
従って、本発明の目的は、ディジタルデータ信号における位相ジッタを測定するための改善された方法及び装置を提供することにある。本発明の一層特定の目的は、監視されているシステムの通常の動作中に送信された信号における位相ジッタの精確な測定を提供することにある。本発明の別の目的は、広範囲のジッタ周波数に渡り位相ジッタの精確な測定を提供することにある。本発明の更に別の目的は、伝送ライン上で両方向に伝搬する信号における位相ジッタの精確な測定を提供することにある。
発明の説明
A.発明の要約
本発明によれば、データ信号を微分し、各遷移毎のタイミングマークとして導関数の最大絶対値を用いることにより、該データ信号における遷移が検知される。このため、位相ジッタの測定で使用するために各遷移を選択することが可能となり、該ジッタの高周波成分を容易に測定システムの範囲内にすることができる。
該システムは、データ信号を比較的高速(例えば、64サンプル/シンボル)でサンプリングし、及びそれらサンプルを導関数の計算に使用することにより、ディジタル的に動作する。これは、以下で説明する曲線近似手順(curve-fitting procedure)と相まって、該導関数の最大値を見出す場合に十分な分解能を提供するものとなる。
本発明はまた、伝送ラインを介して両方向に伝搬する信号における位相ジッタの測定にも使用可能である。この目的のため、該伝送ライン中に方向性結合器を挿入する。該カプラは、2つの出力ポートを備えており、その一方の出力ポートは一方の方向に伝搬する信号のためのもの、他方の出力ポートはそれと逆方向に伝搬する信号のためのものである。ここで説明するジッタ測定ユニットは、それぞれの方向に伝搬する信号についてのジッタを測定するために該2つのポート間で切り換えを行うことが可能なものである。
図1は、2B1Qフォーマットで送信された一連のシンボルを表す信号の断片を示すものである。同図に示す波形は、電圧レベルの様々な遷移が瞬時に生じるものとして示されている点で理想的なものとなる。しかし、実際には、該波形を生成する回路の帯域幅、及び該波形が伝搬される伝送ラインの帯域幅が制限されていることにより、各々の遷移は一定の時間間隔にわたり生じることになる。
各遷移のタイミングの検知における均一性を提供するために、遷移の発生は、通常は、該遷移の開始点と終了点との間の中間点として定義される。該中間点は、ゼロ交差検出器により検出することができるが、該検知は、ゼロ軸が中間点である遷移のみについてのものである。図1において、符号12,14で示す遷移のみが、この特性を有している。それ以外の遷移は、ゼロ軸を交差せず、又はゼロ軸を交差するが該ゼロ軸について非対称となる。実際に、符号16,18で示す連続的なシンボルは、同一の電圧レベルを有しており、したがってそれらの間に遷移は存在しない。
したがって、ゼロ軸交差の検知に基づく従来のシステムは、利用可能な交差間で多々遭遇する時間間隔のため、適用可能な標準によりカバーされる高周波数の位相ジッタ成分の検出に失敗することがある。図1に示す信号シーケンスでデータ伝送速度が80,000シンボル/secであるとき、対称的なゼロ軸交差のみを用いて信号遷移のタイミングを測定する場合には、高周波位相ジッタ成分は検出されない、ということは明らかである。
一方、傾き(即ち信号電圧の変化率)の最大絶対値の発生を各遷移の中間点の指示として用いる本発明の場合には、各遷移を遷移タイミングの測定に使用することができる。その結果としての遷移のタイミングの決定により、位相ジッタの単一のサンプルが提供される。位相ジッタにおけるあらゆる周波数成分について、該システムは、妥当な精度で該成分の大きさを確認するだけの十分なジッタのサンプルを獲得しなければならない。測定範囲の高周波部分(例えば200Hz〜20kHz)では、500サンプルの位相ジッタによって、該周波数におけるジッタ成分の大きさの精確な特徴付けが提供されることになる。該スペクトルの低周波数端(即ち0.15Hz)では、該成分のほぼ1サイクルにわたって取られたジッタサンプルが、該ジッタの大きさを精確に特徴付けするものとなる。しかし、高周波成分について提供されるサンプリングレートでは、過度に多数のサンプルが存在することになり、該多数のサンプルに応じたメモリ容量及び及び計算時間が必要になる。
したがって、バースト構成(burst arrangement)に従ってデータ信号のサンプリングを行うこととした。図2に示すように、データ信号のサンプリングは、符号32で示すスキップ間隔により分離されたバースト30で行われる。該バースト及びスキップ間隔は、ローカルクロックに同期され、1つのサンプルバーストの全長に1つの遅延期間を加算したものが1つのシンボル総数となる。各バースト中のサンプルの数は、多数のシンボルを包含するのに十分なものであり、及び各バースト中で少なくとも1つの信号遷移が発生する可能性を高めるものである。各バーストでは、最大絶対傾きを有する遷移のタイミングが、ジッタサンプルとして選択される。
バーストの長さ及びスキップ間隔の長さは、測定に伴うジッタ周波数の範囲によって決まる。位相ジッタの高周波成分の測定の場合には、位相ジッタについて十分に高いサンプリングレートを提供するために、比較的短い又はゼロ長のスキップ間隔が必要となる。一方、サンプリングレートが制限を課すことのない低周波数では、比較的長いスキップ間隔を用いて上述のようなシステムリソースを保存する。特に、0.15Hz〜20kHzのジッタ周波数スペクトルは、異なるスキップ間隔を各々有する4つの範囲へと分割可能である、ということが判明した。これらのバースト及びそれに関連するサンプリングシーケンスを図6に示す。同図は、監視されている信号(以下、被監視信号と称す)の80,000シンボル/secというシンボル速度、及び64サンプル/シンボルというサンプリングレートを仮定したものである。例えば、0.5〜39Hzというジッタ周波数範囲にわたり、128サンプル(即ち2シンボル)というバースト長、及び1022シンボルというスキップ間隔を用いる。これにより、78.125というジッタサンプリングレートが提供され、これは、該周波数範囲の上限レベルについての最小サンプリングレートを僅かに越えるものである。総計512個のサンプリングバースト(即ちジッタサンプル)が、この測定のために使用される。
20kHzへと延びる更に別の3つのジッタ周波数範囲について、同様の測定パラメータが図6に与えられている。その上限範囲(78Hz〜20kHz)では、スキップ間隔はゼロであり、このため、各サンプリングバーストは、先行するバーストに直ちに続くものとなる。
【図面の簡単な説明】
本発明の性質を完全な理解のため、添付図面に関連して以下に詳細な説明を行うこととする。
図1は、2B1Qフォーマットでの理想的な信号波形を示すグラフである。
図2は、本発明によるサンプリング信号で使用される連続的なサンプリングバーストを示す説明図である。
図3Aは、本発明を実施するジッタ測定システムに組み込まれる信号サンプリングユニットを示すブロック図である。
図3Bは、該ジッタ測定システムに組み込まれる信号解析ユニットを示すブロック図である。
図4は、被監視信号の時間導関数の波形を示すグラフであり、該被監視信号における遷移のタイミングを確認するために前記信号解析ユニットにより該波形に対して本発明を適用することを示している。
図5は、前記信号解析ユニットにより測定された被監視信号の位相の波形を示すグラフである。
図6は、ジッタスペクトルにおける様々な周波数範囲についての「信号−サンプリング」サンプリングシーケンスを示す表である。
図7は、伝送ライン上で両方向に信号が通過する場合における位相ジッタを測定するためのシステムを示す説明図である。
C.発明の詳細な説明
図3Aを参照する。サンプリング手段40は、伝送ライン44上のタップ42に接続され、該伝送ライン44上の瞬時信号電圧レベルを表す一連のディジタル表現を提供する。それらのディジタル信号は、ゲート46によりランダムアクセスメモリ(RAM)48へと通過させられ、該RAMにおいて、後述のような以降の通過に備えて蓄積される。サンプリング手段40の動作は、ローカルクロック50の出力によりタイミング管理される。該ローカルクロック50は、極めて安定したものであり、ライン44を介して送信される信号のシンボル速度f0の整数倍に対して実施可能な程度に近接する出力周波数を有している。本書で説明する補間構成を使用すれば、64の倍数により被監視信号のサンプリングで所望の分解能が提供される、ということが見出された。ゲート46は、フリップフロップ52の出力により制御される。該フリップフロップ52の状態は、バーストコントローラ54及びスキップコントローラ56の出力により制御され、それら両コントローラは、クロック50の出力パルスをカウントする。
バーストコントローラ54は、被監視信号における多数のシンボルに対応する時間長に対応する容量を有している。該バーストコントローラ54を調節することにより、上述のような測定に伴うジッタ周波数範囲に従う異なるバースト長を提供することが可能となる。スキップコントローラ56の調節は、シンボルの総数(即ち64のサンプルの整数倍)に対応するカウンタ容量に制限される。カウンタ56のオーバーフローによりフリップフロップ52がセットされ、その出力によりゲート46がイネーブルになると同時に、カウンタ54がリセットされる。このとき、ゲート46がサンプリング手段40からのサンプルをメモリ48へと通過させる。これは、カウンタ54がその最大カウントに達するまで行われ、該最大カウントに達したとき、カウンタ54の出力がフリップフロップ52をリセットし、これによりゲート46がディセーブルにされる。
上記で指摘したように、カウンタ54,56の各サイクル中にゲート46を通過するサンプルバースト(一連のバースト)により、最終的に、被監視信号のタイミングの1つのサンプルが提供される。被監視信号における位相ジッタの選択された周波数範囲についての必要とされる数のサンプルを提供するだけの十分な数のサンプルが通過される。
このため、バーストコントローラ54及びスキップコントローラ56の容量は、異なるバースト長、及びバースト間のタイミング(即ちスキップ間隔)を提供するよう変更され、これにより、個々の周波数範囲における位相ジッタ成分の測定が提供される。最高の周波数範囲では、連続的なサンプルバーストがメモり48に供給されるように、カウンタ56の容量がカウンタ54の容量と等しくなる。
明らかであるように、ゲート46、カウンタ54,56、及びフリップフロップ52は、ハードウェアで実施することが可能であり、又は、それらの機能を、メモリ48を構成要素とするディジタルコンピュータ57により提供することが可能である。
測定用のサンプルがメモり48に蓄積された後、コンピュータ57は、一連のソフトウェアルーチンを実行して該サンプルの処理を行い、これにより、所望の位相ジッタ測定値を提供する。図3Bは、それらのルーチンを、対応するハードウェアブロック図として示したものである。詳細には、各バーストからのサンプルが微分器60に加えられる。該微分器60の出力は、被監視信号の時間導関数の一連のサンプルである。該微分器60の出力は最大値検出器62に加えられ、該最大値検出器62が、バーストにおける信号の絶対最大傾きの位置を計算する。
より特定的には、微分器60は、単に、連続的な信号サンプルの値の間の差を計算して導関数サンプルを提供する。該導関数サンプルは、符号80(図4)で示すものであり、導関数曲線82を規定するものである。次いで、最大値検出器62が主基準値(primary reference point)を選択する。該主基準点は、本質的には、導関数曲線82の絶対最大値を大まかに決定したものである。
各々の主基準点の位置を決定するためには、幾つか(例えば7つ)のサンプルを含む、図4に符号84で示すような移動する「ウィンドウ」を用いるのが好ましい。該ウィンドウ84は、各バースト中のサンプル集合を通って移動され、該ウィンドウ内のサンプル値の合計が求められる。主基準点は、前記合計が最大(又は最小)値を有している場合における該ウィンドウ内の中心のサンプルである。この構成により、主基準点の選択時におけるノイズによる影響が低減される。例えば、図示のウィンドウ84の位置で該ウィンドウ84の中央に位置するサンプル80bは、明らかに曲線82の最大値に一層近いものであるが、個々のサンプルの値が主基準点の選択に使用される場合には、サンプル80aが選択されることになってしまう。
一般に、主基準点は、導関数曲線82の真の最大値の位置とはならない。例えば、ノイズによって、及び隣接する信号サンプル間の間隔によって、誤差が生じる。よって、この誤差を低減させる曲線近似(curve-fitting)手段64を用いるのが好ましい。主基準点に、及び該サンプルに先行及び後続するサンプルに、2次曲線が近似される(当てはめられる)。後者の2つのサンプルは、例えば図4に符号86,88で示すように12のサンプル間隔だけ主基準点から隔置することが可能である。これら3つのサンプル80b,86,88は、2次表現の係数を決定するものとなる。
該システムは、最初の2つの係数を導出し、それらの係数を前記2次表現の微分に使用して、最大値の位置を見出す。したがって、図示の曲線82及びウィンドウにより包含される最大値の場合、2次曲線90はサンプル80b,86,88に近似するものとなる。この曲線は、符号92において最大値を有し、該最大値は、該導関数の最大値として、従って、該計算に含まれる信号遷移の位置即ちタイミングとして採用される。
上述の手順から得られる利点の一例として、図示の導関数曲線82を提供する測定が採用される。最大サンプル値(即ち、サンプル80aの位置)を導関数の最大値点として採用した場合には32.6度の誤差が存在した。主基準点80bを最大値として選択することにより、誤差が17.6度へと低減された。一方、2次近似の最大点、即ち、符号92で示す位置を選択することにより、誤差は0.3度へと低減された。
上述のように、信号サンプルの各バーストは、被監視信号における多数の遷移を包含するだけの十分な期間を有するものである。例示的なシステムでは、バースト期間は図6に示す通りである。したがって、62Hz〜8kHzのジッタ周波数範囲で測定を行う場合には、絶対最大傾きを有する信号遷移が生じ得る各バースト中に4つの考え得る点が存在することになる。最大値検出器62により提供される遷移情報からのジッタ波形の生成を容易にするために、全てのバーストにおける最大値が各バースト内で同一位置に基準化される必要がある。即ち、各バーストにおいて最大4つの考え得る遷移位置を用い、それらの位置のうちの1つを基準値として選択し、それ以外の3つの位置で又はそれらの近傍で発生する最大値を前記基準値としての位置に索引付けする。該索引付けは、前記3つの位置と前記基準位置との間の公称位相差を加算又は減算することにより行われる。
4つの遷移位置のうちの任意の1つを基準位置として選択することが可能である。しかし、共通の基準に対する位置の索引付けは、誤差の源となるので、最大数の導関数最大値を含む位置を基準位置として選択することが好ましい。したがって、最大値検出器62により最大値が識別された後に、該システムは、索引付けユニット66を用いて、4つの公称遷移位置の各々の隣接部分における選択された最大値の数のヒストグラムを本質的に計算する。該システムは、次いで、最大数の最大値を含む位置を基準位置として選択し、それ以外の全ての最大値を該バースト位置に索引付けする。2つの信号遷移が各サンプルバーストにより包含される周波数範囲では、上記と同様の構成に従う。
それらが単一のバースト位置に索引付けされた後、該選択された遷移により曲線が規定される。その一例としての曲線100を図5に示す。該曲線は、正弦成分を有し、全体的に傾斜したものである。該正弦成分は、位相ジッタを図式的に表現するものであり、該傾きは、被監視信号の生成に使用されるクロック(図示せず)とクロック50(図3A)との間の周波数差に主に起因するドリフトを表すものである。該波形は、サンプル92a,92bで示すような幾つかのインパルスノイズを有する可能性があるため、高周波スパイクを平滑化させる特性を有するスパイクフィルタ70(図3B)に通される。
また、場合によっては、1つのバーストが、最大値を選択するだけの十分に良好な遷移情報を提供しない一連のシンボルを含む可能性がある。かかる場合には、例えば符号102で示すように、曲線100から1つの遷移が失われることになる。次いで、補間、好適には線形補間により、擬似的な遷移が挿入される。
次いで、ドリフト排除器72(図3B)により、波形100からドリフトが除去される。該ドリフト排除器72は、最初に、該波形の最初と最後の部分(例えば、最初の1/4と最後の1/4)における各バーストの平均値を決定することにより、該曲線の傾斜の傾きを計算する。該2つの値の間の差が多数のバーストにわたり平均化されて、平均ドリフトが求められる。次いで、蓄積されたドリフトが該波形から減算されて、該波形が「水平にされる(level)」。次いで、波形全体の平均値が計算されて該波形から減算され、これによりAC成分、即ちジッタのみが残る。
ここで図3Bを再び参照する。結果的に得られた波形にフーリエ変換を適用して、該波形における様々な成分の周波数及び振幅を確認することができる。該波形が有限の長さを有しており該測定システムがジッタ周波数と干渉しないものであるため、この際の変換は一般に、疑似的なサイドローブを出力に生成することになる。したがって、該波形に余弦及びベル状の(cosine-bell)ウィンドウを適用して該波形の終端の振幅を強制的にゼロにするウィンドウユニット74に該波形を通すことが好ましい。次いで、該ウィンドウが適用された該波形がFFTユニット76に通され、該FFTユニット76がフーリエ変換を行って該システムの出力を生成する。
上述の手順は、上述のように、個々の周波数帯域について別個に適用される。即ち、各帯域毎に、異なる信号サンプリングバースト長及びバーストレートが、上述のように使用される。このようにして、本発明は、低周波ジッタ成分の決定のために過度に大きな記憶手段及び長い処理時間に依存することなく、高度の精度を提供するものとなる。
図7は、特性インピーダンスRを有する伝送ライン上で双方向に伝搬する信号の位相ジッタを監視するためのシステム示すものである。全体的に符号80で示す方向性結合器が、該伝送ライン中に挿入される。本例示のカプラ80は、図示のように構成された抵抗網であり、個々の抵抗は、伝送インピーダンスと一致するように図示の抵抗値を有することが好ましい。該カプラはまた、一対のサンプリングポート80a,80bを有しており、該ポート80a,80bは、伝送ライン82上を反対方向に伝搬する信号の複製をそれぞれ提供する。
図3A及び図3Bに示すタイプのジッタ測定ユニット84は、例えばスイッチ86により、前記ポート80a,80bに選択的に接続される。このため、スイッチ86を最初に一方の位置に接続させ、次いで他方の位置に接続させることにより、伝送ライン82上を一方の方向に伝搬する信号の位相ジッタを監視し、次いでそれと反対方向に伝搬する信号の位相ジッタを監視することが可能となる。
これまで用いてきた用語及び表現は、本発明の説明用の用語であって本発明を制限するものではなく、及び、かかる用語及び表現を用いるに当たり、図示及び説明した特徴又はその一部と等価なものを排除する意図はなく、請求の範囲に記載の本発明の範囲内で様々な修正が可能であることが理解されよう。
Claims (15)
- マルチレベルディジタル信号における遷移の位相ジッタを測定するためのジッタ測定システムであって、
A.ローカルクロックと、
B.前記ローカルクロックと同期して前記信号のサンプリングを行うサンプリング手段であって、該サンプリングを、前記信号におけるシンボル速度よりも実質的に高い速度で行って、該信号の値を各々が表す一連のディジタル信号サンプルを提供する、サンプリング手段と、
C.導関数手段であって、
1)前記信号サンプルを処理して該信号の時間導関数の一連のサンプルを求め、
2)前記時間導関数のサンプルを処理して前記時間導関数の絶対最大値の一連のタイミング値を提供し、該タイミング値が位相ジッタの波形のサンプルとなる、
導関数手段と
を備えていることを特徴とする、ジッタ測定システム。 - 前記サンプリング手段が、互いに隔置された複数のバーストで信号のサンプリングを行い、前記タイミング値が、位相ジッタの低周波成分のサンプルである、請求項1に記載のジッタ測定システム。
- 前記サンプリング手段が、連続的な複数のバーストで信号のサンプリングを行い、その各バーストが異なるバーストレートを有しており、これにより個々のバーストから得られたタイミング値が、位相ジッタの周波数成分の異なる範囲のサンプルとなる、請求項1に記載のジッタ測定システム。
- 前記導関数手段が、
A.前記信号の絶対最大傾きに最も近接した導関数サンプルを各バースト毎に識別する手段と、
B.前記の最も近接した導関数サンプルを含む1つのサンプル集合に2次曲線を近似させ及び該曲線の最大値のタイミングを計算してジッタ波形のサンプルを提供する手段と
を備えている、請求項3に記載のジッタ測定システム。 - 前記導関数手段が、
A.各バーストにおける時間導関数の一連のサンプルに沿って1つのマルチサンプルウィンドウを通過させ、
B.該ウィンドウ中に含まれるサンプルの値の合計が時間導関数の絶対最大値と一致する場合に該ウィンドウの位置を確認し、
C.該位置における前記ウィンドウ中の中央のサンプルを絶対最大値の主基準点として選択する、
請求項3に記載のジッタ測定システム。 - A.前記主基準点と該主基準点に先行及び後続する一対のサンプルとを含む1組のサンプルに2次曲線を近似させ、及び
B.該曲線の最大値を計算してジッタ波形のサンプルを提供する
手段を更に備えている、請求項5に記載のジッタ測定システム。 - 前記タイミング値により表される曲線のフーリエ変換を生成することにより位相ジッタのスペクトルを提供する変換手段を備えている、請求項1に記載のジッタ測定システム。
- 前記変換手段が、
ジッタ波形サンプルを処理して信号遷移とローカルクロックとの間の周波数差に起因するタイミング値の変動を該サンプルから除去する手段を備えている、請求項7に記載のジッタ測定システム。 - A.位相ジッタが測定されることになるディジタル信号の伝送経路中に接続された方向性結合器であって、該伝送経路のそれぞれの方向へと通過する前記信号の複製を提供する一対の出力ポートを有している、方向性結合器と、
B.位相ジッタ及びそれぞれの方向に通過する前記信号を選択的に測定するように前記サンプリング手段を前記出力ポートの一方及び他方へと交互に接続する手段と
を備えている、請求項1に記載のジッタ測定システム。 - マルチディジタル信号における遷移の位相ジッタを測定するためのジッタ測定システムであって、
A.ローカルクロックと、
B.前記ローカルクロックと同期して前記信号のサンプリングを行うサンプリング手段であって、該サンプリングを、前記信号におけるシンボル速度よりも実質的に高い速度で行って、該信号の値を各々が表す一連のディジタル信号サンプルを提供し、及び、前記信号の前記サンプリングを複数のバーストで行い、該バーストの各々が前記信号の多数の遷移を含んでいる、サンプリング手段と、
C.導関数手段であって、
1)前記信号サンプルを処理して該信号の時間導関数の一連のサンプルを求め、
2)前記時間導関数のサンプルを処理して一連のタイミング値を提供し、該タイミング値の各々が1バースト中の導関数の絶対最大値のタイミングを表し、該タイミング値が位相ジッタの波形のサンプルとなる、
導関数手段と
を備えていることを特徴とする、ジッタ測定システム。 - 前記導関数手段が、
A.各バーストにおける時間導関数の一連のサンプルに沿って1つのマルチサンプルウィンドウを通過させ、
B.該ウィンドウ中に含まれるサンプルの値の合計が時間導関数の絶対最大値と一致する場合に該ウィンドウの位置を確認し、
C.該位置における前記ウィンドウ中の中央のサンプルを絶対最大値の主基準点として選択する、
請求項10に記載のジッタ測定システム。 - A.前記主基準点と該主基準点に先行及び後続する一対のサンプルとを含む1組のサンプルに2次曲線を近似させ、及び
B.該曲線の最大値を計算してジッタ波形のサンプルを提供する
手段を更に備えている、請求項11に記載のジッタ測定システム。 - ディジタル信号における遷移の位相ジッタを測定するための方法であって、
A.前記信号におけるシンボル速度よりも実質的に高い速度で該信号のサンプリングを行って、該信号の値を各々が表す一連のディジタル信号サンプルを提供し、
B.前記信号サンプルから該信号の時間導関数の一連のサンプルを求め、
C.前記時間導関数のサンプルを処理して該時間導関数のサンプルの絶対最大値のタイミングを表す一連のタイミング値を提供し、該タイミング値が位相ジッタの波形のサンプルとなる、
という各ステップを有することを特徴とする、ジッタ測定方法。 - A.前記信号が複数のバーストでサンプリングされ、該バーストの各々が該ディジタル信号の多数の遷移を含んでおり、
B.前記処理ステップで、各バーストにおける導関数のサンプルの絶対最大値が確認されて位相ジッタの波形のサンプルが提供される、
請求項13に記載のジッタ測定方法。 - 複数組のバーストで前記ディジタル信号のサンプリングが行われ、各組のバーストが異なるバーストレートを有しており、これにより、個々の組のバーストから得られるタイミング値が、位相ジッタの周波数成分の異なる範囲のサンプルとなる、請求項14に記載のジッタ測定方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/514,011 US5748672A (en) | 1995-08-11 | 1995-08-11 | System for measuring jitter in a non-binary digital signal |
US08/514,011 | 1995-08-11 | ||
PCT/US1996/012992 WO1997007611A1 (en) | 1995-08-11 | 1996-08-09 | System for measuring jitter in a non-binary digital signal |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11510975A JPH11510975A (ja) | 1999-09-21 |
JP3696886B2 true JP3696886B2 (ja) | 2005-09-21 |
Family
ID=24045452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50938297A Expired - Fee Related JP3696886B2 (ja) | 1995-08-11 | 1996-08-09 | 非バイナリディジタル信号におけるジッタを測定するシステム |
Country Status (4)
Country | Link |
---|---|
US (1) | US5748672A (ja) |
EP (1) | EP0843926A1 (ja) |
JP (1) | JP3696886B2 (ja) |
WO (1) | WO1997007611A1 (ja) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1209631C (zh) * | 1998-01-30 | 2005-07-06 | 波峰有限公司 | 用于抖动分析的方法 |
US6545454B1 (en) * | 1999-07-09 | 2003-04-08 | Agere Systems, Inc. | System and method for testing an integrated circuit device using FFT analysis based on a non-iterative FFT coherency analysis algorithm |
US6970528B2 (en) * | 2000-10-17 | 2005-11-29 | Texas Instruments Incorporated | Method and apparatus to measure jitter |
GB2368651B (en) * | 2000-10-31 | 2006-05-31 | Consultronics Europ Ltd | Method and apparatus for measurement of jitter |
US7079775B2 (en) | 2001-02-05 | 2006-07-18 | Finisar Corporation | Integrated memory mapped controller circuit for fiber optics transceiver |
US7346278B2 (en) * | 2001-02-05 | 2008-03-18 | Finisar Corporation | Analog to digital signal conditioning in optoelectronic transceivers |
US7149430B2 (en) * | 2001-02-05 | 2006-12-12 | Finsiar Corporation | Optoelectronic transceiver having dual access to onboard diagnostics |
US7302186B2 (en) * | 2001-02-05 | 2007-11-27 | Finisar Corporation | Optical transceiver and host adapter with memory mapped monitoring circuitry |
US20040197101A1 (en) * | 2001-02-05 | 2004-10-07 | Sasser Gary D. | Optical transceiver module with host accessible on-board diagnostics |
US6920402B1 (en) | 2001-03-07 | 2005-07-19 | Rambus Inc. | Technique for determining performance characteristics of electronic devices and systems |
JP3866526B2 (ja) * | 2001-03-30 | 2007-01-10 | アルプス電気株式会社 | 検出出力の演算装置 |
US6832172B2 (en) * | 2001-06-15 | 2004-12-14 | Tektronix, Inc. | Apparatus and method for spectrum analysis-based serial data jitter measurement |
US6975642B2 (en) | 2001-09-17 | 2005-12-13 | Finisar Corporation | Optoelectronic device capable of participating in in-band traffic |
US6862302B2 (en) * | 2002-02-12 | 2005-03-01 | Finisar Corporation | Maintaining desirable performance of optical emitters over temperature variations |
US6775809B1 (en) * | 2002-03-14 | 2004-08-10 | Rambus Inc. | Technique for determining performance characteristics of electronic systems |
US7437079B1 (en) | 2002-06-25 | 2008-10-14 | Finisar Corporation | Automatic selection of data rate for optoelectronic devices |
US7561855B2 (en) | 2002-06-25 | 2009-07-14 | Finisar Corporation | Transceiver module and integrated circuit with clock and data recovery clock diplexing |
US7664401B2 (en) * | 2002-06-25 | 2010-02-16 | Finisar Corporation | Apparatus, system and methods for modifying operating characteristics of optoelectronic devices |
US7486894B2 (en) * | 2002-06-25 | 2009-02-03 | Finisar Corporation | Transceiver module and integrated circuit with dual eye openers |
US7809275B2 (en) * | 2002-06-25 | 2010-10-05 | Finisar Corporation | XFP transceiver with 8.5G CDR bypass |
US7477847B2 (en) * | 2002-09-13 | 2009-01-13 | Finisar Corporation | Optical and electrical channel feedback in optical transceiver module |
US7082556B2 (en) | 2002-10-07 | 2006-07-25 | Finisar Corporation | System and method of detecting a bit processing error |
US6985823B2 (en) * | 2002-10-31 | 2006-01-10 | Finisar Corporation | System and method of testing a transceiver |
US6937949B1 (en) * | 2002-10-31 | 2005-08-30 | Finisar Corporation | System and method of processing a data signal |
US7020567B2 (en) * | 2002-10-31 | 2006-03-28 | Finisar Corporation | System and method of measuring a signal propagation delay |
US7230961B2 (en) | 2002-11-08 | 2007-06-12 | Finisar Corporation | Temperature and jitter compensation controller circuit and method for fiber optics device |
US7317743B2 (en) * | 2002-11-08 | 2008-01-08 | Finisar Corporation | Temperature and jitter compensation controller circuit and method for fiber optics device |
US7339984B1 (en) * | 2003-04-10 | 2008-03-04 | Agilent Technologies, Inc. | Method and apparatus for jitter measurement using phase and amplitude undersampling |
US7426586B2 (en) * | 2003-12-15 | 2008-09-16 | Finisar Corporation | Configurable input/output terminals |
US7630631B2 (en) * | 2004-04-14 | 2009-12-08 | Finisar Corporation | Out-of-band data communication between network transceivers |
US8639122B2 (en) * | 2004-07-02 | 2014-01-28 | Finisar Corporation | Filtering digital diagnostics information in an optical transceiver prior to reporting to host |
US7447438B2 (en) * | 2004-07-02 | 2008-11-04 | Finisar Corporation | Calibration of digital diagnostics information in an optical transceiver prior to reporting to host |
US7532820B2 (en) | 2004-10-29 | 2009-05-12 | Finisar Corporation | Systems and methods for providing diagnostic information using EDC transceivers |
US7327302B2 (en) * | 2006-02-10 | 2008-02-05 | Picosolve Inc. | Equivalent time asynchronous sampling arrangement |
US7756654B2 (en) * | 2007-08-15 | 2010-07-13 | Advantest Corporation | Test apparatus |
US8159956B2 (en) * | 2008-07-01 | 2012-04-17 | Finisar Corporation | Diagnostics for serial communication busses |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2846271C2 (de) * | 1978-10-24 | 1981-01-08 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltung zur Ermittlung des Phasenjitters von Digitalsignalen |
JPS59125142A (ja) * | 1982-12-30 | 1984-07-19 | Sony Corp | ジツタ検出装置 |
US4603300A (en) * | 1984-09-21 | 1986-07-29 | General Electric Company | Frequency modulation detector using digital signal vector processing |
US4819197A (en) * | 1987-10-01 | 1989-04-04 | Canadian Patents And Development Limited-Societe Canadienne Des Brevets Et D'exploitation Limitee | Peak detector and imaging system |
US5402443A (en) * | 1992-12-15 | 1995-03-28 | National Semiconductor Corp. | Device and method for measuring the jitter of a recovered clock signal |
EP0618700A1 (en) * | 1993-04-02 | 1994-10-05 | ALCATEL BELL Naamloze Vennootschap | Data synchronization device |
-
1995
- 1995-08-11 US US08/514,011 patent/US5748672A/en not_active Expired - Lifetime
-
1996
- 1996-08-09 EP EP96928118A patent/EP0843926A1/en not_active Withdrawn
- 1996-08-09 JP JP50938297A patent/JP3696886B2/ja not_active Expired - Fee Related
- 1996-08-09 WO PCT/US1996/012992 patent/WO1997007611A1/en not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
EP0843926A1 (en) | 1998-05-27 |
US5748672A (en) | 1998-05-05 |
JPH11510975A (ja) | 1999-09-21 |
WO1997007611A1 (en) | 1997-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3696886B2 (ja) | 非バイナリディジタル信号におけるジッタを測定するシステム | |
KR100942474B1 (ko) | 스펙트럼 분석에 기초한 연속 데이터 지터 측정 장치 및 방법 | |
US5623497A (en) | Bit error rate measurement apparatus | |
US7254168B2 (en) | Method for decomposing timing jitter on arbitrary serial data sequences | |
EP0875764B1 (en) | Self-calibration of an oscilloscope using a square-wave test signal | |
US7236555B2 (en) | Method and apparatus for measuring jitter | |
US5303262A (en) | Method and apparatus for triggering measurements from a TDMA signal | |
JP2001352350A (ja) | 連続ビットストリームの統計的アイダイアグラムによる測定装置及び方法 | |
JPH10224318A (ja) | Ofdmシステム受信器の微細fftウインドー位置復元装置 | |
CN110780110B (zh) | 一种基波电压过零点自动检测方法、***及采样装置 | |
US6181267B1 (en) | Internally triggered equivalent-time sampling system for signals having a predetermined data rate | |
JP2017167121A (ja) | 測定システムの全信号帯域幅において動作することが可能なデジタルエッジトリガ検出回路を有する測定システム | |
US5418789A (en) | Fast communication link bit error rate estimator | |
US8024142B1 (en) | Method and system for analyzing signal waveforms | |
US7450043B2 (en) | Method of compensating for deterministic jitter due to interleave error | |
CA1329643C (en) | Instrument for measuring the phase jitter of analog signals | |
US10033523B1 (en) | Circuit for and method of measuring latency in an integrated circuit | |
US3546588A (en) | Phase hit monitor-counter | |
US20020063553A1 (en) | Method and apparatus for displaying triggered waveform on an error performance analyzer | |
US12021570B2 (en) | Time-domain link diagnostic tool | |
US7638997B2 (en) | Phase measurement apparatus | |
US6590509B2 (en) | Data recovery through event based equivalent time sampling | |
US20090213918A1 (en) | Separating jitter components in a data stream | |
US20230345400A1 (en) | Apparatus and method for detecting group delay information and apparatus and method for transmitting a measurement signal via a transmission medium | |
JPH043508B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050701 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |