JP3264194B2 - 非可逆回路素子 - Google Patents
非可逆回路素子Info
- Publication number
- JP3264194B2 JP3264194B2 JP32841896A JP32841896A JP3264194B2 JP 3264194 B2 JP3264194 B2 JP 3264194B2 JP 32841896 A JP32841896 A JP 32841896A JP 32841896 A JP32841896 A JP 32841896A JP 3264194 B2 JP3264194 B2 JP 3264194B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- electrodes
- output port
- ferrite
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910000859 α-Fe Inorganic materials 0.000 claims description 42
- 239000003990 capacitor Substances 0.000 claims description 29
- 239000012212 insulator Substances 0.000 claims description 7
- 238000003475 lamination Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 16
- 238000003780 insertion Methods 0.000 description 14
- 230000037431 insertion Effects 0.000 description 14
- 238000002955 isolation Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 238000002474 experimental method Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- 238000010030 laminating Methods 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
- H01P1/38—Circulators
- H01P1/383—Junction circulators, e.g. Y-circulators
- H01P1/387—Strip line circulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Non-Reversible Transmitting Devices (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロ波帯の高
周波部品として採用される非可逆回路素子，例えばアイ
ソレータ，サーキュレータの改善に関する。
周波部品として採用される非可逆回路素子，例えばアイ
ソレータ，サーキュレータの改善に関する。
【０００２】
【従来の技術】例えば、集中定数型のアイソレータ，サ
ーキュレータは、減衰量が信号の伝送方向には極めて小
さく、逆方向には極めて大きい特性を有しており、自動
車電話，携帯電話等の送受信回路部等に採用されてい
る。図１４は、一般的なサーキュレータの等価回路図を
示し、このサーキュレータ５３は３本の中心電極５０，
５０，５０を電気的絶縁状態でかつ互いに所定角度をな
すように交差させて配置し、該各中心電極５０の一端の
各入出力ポートＰ１〜Ｐ３に整合用容量Ｃを接続すると
ともに、他端をアースに接続し、上記各中心電極５０の
交差部分にフェライト５１を当接させるととに直流磁界
を印加するように構成されている。なお、アイソレータ
は上記何れか１つの入出力ポートに終端抵抗を接続して
構成されている。
ーキュレータは、減衰量が信号の伝送方向には極めて小
さく、逆方向には極めて大きい特性を有しており、自動
車電話，携帯電話等の送受信回路部等に採用されてい
る。図１４は、一般的なサーキュレータの等価回路図を
示し、このサーキュレータ５３は３本の中心電極５０，
５０，５０を電気的絶縁状態でかつ互いに所定角度をな
すように交差させて配置し、該各中心電極５０の一端の
各入出力ポートＰ１〜Ｐ３に整合用容量Ｃを接続すると
ともに、他端をアースに接続し、上記各中心電極５０の
交差部分にフェライト５１を当接させるととに直流磁界
を印加するように構成されている。なお、アイソレータ
は上記何れか１つの入出力ポートに終端抵抗を接続して
構成されている。
【０００３】上記サーキュレータ５３に採用されるフェ
ライト５１には、直流磁場の印加方向を軸として１２０
度回転対称形であることが要求される。これは１２０度
非回転対称形のフェライトを用いた場合には、各入出力
ポートＰ１〜Ｐ３間のバランスが崩れ特性が劣化するか
らである。この特性上の観点，フェライトの製造上の観
点，さらにサーキュレータの組み立て上の観点から、上
記フェライトには円板状のものが採用されている。
ライト５１には、直流磁場の印加方向を軸として１２０
度回転対称形であることが要求される。これは１２０度
非回転対称形のフェライトを用いた場合には、各入出力
ポートＰ１〜Ｐ３間のバランスが崩れ特性が劣化するか
らである。この特性上の観点，フェライトの製造上の観
点，さらにサーキュレータの組み立て上の観点から、上
記フェライトには円板状のものが採用されている。
【０００４】ところで、近年の携帯電話等に採用される
サーキュレータ，アイソレータにおいては、その用途か
らして部品の小型化，低価格化が要請されている。この
ような要請に応えるために、従来、図１５及び図１６に
示す構造のものがある。なお、図１５，図１６は下側か
ら見た分解斜視図である。この集中定数形サーキュレー
タ５５は、磁気回路を構成する下ヨーク５６，上ヨーク
５７内に積層誘電体基板５８を配設するとともにフェラ
イト５９及び磁石６０を配設した構造のものである。上
記誘電体基板５８は、複数の誘電体シート６１〜６６を
積層して一体形成したもので、各誘電体シート６１〜６
６にはそれぞれアース電極６８，６９、コンデンサ電極
７０ａ〜７０ｃ、中心電極７１ａ〜７１ｃがパターン形
成されている。また図示最上層の誘電体シート６１には
入出力ポート用端子電極Ｐ１〜Ｐ３，及びアース端子電
極７２ａ〜７２ｃが形成された帯状端子シート７３，７
３が配設されている。ここで、アイソレータを構成する
場合は、図示最下層誘電体シート６７に、アース電極７
５及び抵抗膜７６がパターン形成された誘電体シート７
７を追加することとなる。上記サーキュレータ５５は端
子電極Ｐ１〜Ｐ３を下にして回路基板上に実装される。
サーキュレータ，アイソレータにおいては、その用途か
らして部品の小型化，低価格化が要請されている。この
ような要請に応えるために、従来、図１５及び図１６に
示す構造のものがある。なお、図１５，図１６は下側か
ら見た分解斜視図である。この集中定数形サーキュレー
タ５５は、磁気回路を構成する下ヨーク５６，上ヨーク
５７内に積層誘電体基板５８を配設するとともにフェラ
イト５９及び磁石６０を配設した構造のものである。上
記誘電体基板５８は、複数の誘電体シート６１〜６６を
積層して一体形成したもので、各誘電体シート６１〜６
６にはそれぞれアース電極６８，６９、コンデンサ電極
７０ａ〜７０ｃ、中心電極７１ａ〜７１ｃがパターン形
成されている。また図示最上層の誘電体シート６１には
入出力ポート用端子電極Ｐ１〜Ｐ３，及びアース端子電
極７２ａ〜７２ｃが形成された帯状端子シート７３，７
３が配設されている。ここで、アイソレータを構成する
場合は、図示最下層誘電体シート６７に、アース電極７
５及び抵抗膜７６がパターン形成された誘電体シート７
７を追加することとなる。上記サーキュレータ５５は端
子電極Ｐ１〜Ｐ３を下にして回路基板上に実装される。
【０００５】なお、上記中心電極と整合用容量とを一体
形成したり、あるいは中心電極とフェライトとを一体化
したりすることにより、高密度化と部品点数の低減を図
るようにしたものが提案されている（特願平４−１２５
６３０号、特願平４−２０８９６３号参照）。
形成したり、あるいは中心電極とフェライトとを一体化
したりすることにより、高密度化と部品点数の低減を図
るようにしたものが提案されている（特願平４−１２５
６３０号、特願平４−２０８９６３号参照）。
【０００６】また、特開昭５２−１３４３４９号公報に
は、図１７に示すような２端子アイソレータが開示され
ている。この２端子アイソレータ８０は、互いに電気的
絶縁状態で交差するように配置された第１，第２の中心
電極８１，８２をフェライト８３に配置し、第１，第２
中心電極８１，８２の一端にそれぞれ第１，第２入出力
ポート８４，８５を接続するとともに、第１，第２中心
電極８１，８２の一端間を抵抗８６で接続し、第１，第
２中心電極８１，８２の他端をアース８７に接続し、第
１，第２中心電極８１，８２それぞれに整合容量８８，
８９を並列接続してなる中心電極部と、上記フェライト
８３に直流磁界を印加するための磁気回路（図示せず）
とから構成されている。このような構成にすることによ
り、アイソレーション特性を広帯域にすることができる
旨が記載されている。
は、図１７に示すような２端子アイソレータが開示され
ている。この２端子アイソレータ８０は、互いに電気的
絶縁状態で交差するように配置された第１，第２の中心
電極８１，８２をフェライト８３に配置し、第１，第２
中心電極８１，８２の一端にそれぞれ第１，第２入出力
ポート８４，８５を接続するとともに、第１，第２中心
電極８１，８２の一端間を抵抗８６で接続し、第１，第
２中心電極８１，８２の他端をアース８７に接続し、第
１，第２中心電極８１，８２それぞれに整合容量８８，
８９を並列接続してなる中心電極部と、上記フェライト
８３に直流磁界を印加するための磁気回路（図示せず）
とから構成されている。このような構成にすることによ
り、アイソレーション特性を広帯域にすることができる
旨が記載されている。
【０００７】
【発明が解決しようとする課題】しかしながら、上記何
れの３端子構造の非可逆回路素子においても、その構造
上高密度化，部品点数の低減には限界があり、さらなる
小型化，低価格化の要請には応えられないという問題が
ある。例えば、上記従来のサーキュレータでは、各中心
電極用誘電体シートを形成したり，整合容量や端子電極
を形成するためのシート面積を確保したり、あるいは各
電極同士を接続するためのスルーホール電極を形成した
りする必要があることから、それだけ部品素子が大型化
するとともにコスト高になるという問題がある。
れの３端子構造の非可逆回路素子においても、その構造
上高密度化，部品点数の低減には限界があり、さらなる
小型化，低価格化の要請には応えられないという問題が
ある。例えば、上記従来のサーキュレータでは、各中心
電極用誘電体シートを形成したり，整合容量や端子電極
を形成するためのシート面積を確保したり、あるいは各
電極同士を接続するためのスルーホール電極を形成した
りする必要があることから、それだけ部品素子が大型化
するとともにコスト高になるという問題がある。
【０００８】また、上記従来の２端子アイソレータ８０
では、第１入出力ポート８４と第２入出力ポート８５の
電位がずれた場合、第１入出力ポート８４から入力した
信号が、第１，第２中心電極８１，８２間を接続する抵
抗８６で一部減衰されてインサーション・ロス特性が落
ちるという問題がある。即ち、非可逆回路素子では各入
出力ポート間を同電位にするのが理想的であるが、実際
には磁場の分布，各中心電極とフェライトの位置等種々
の要因で各入出力ポート間に電位差が生じ易く、入出力
ポート間を同電位にするには現状では困難である。
では、第１入出力ポート８４と第２入出力ポート８５の
電位がずれた場合、第１入出力ポート８４から入力した
信号が、第１，第２中心電極８１，８２間を接続する抵
抗８６で一部減衰されてインサーション・ロス特性が落
ちるという問題がある。即ち、非可逆回路素子では各入
出力ポート間を同電位にするのが理想的であるが、実際
には磁場の分布，各中心電極とフェライトの位置等種々
の要因で各入出力ポート間に電位差が生じ易く、入出力
ポート間を同電位にするには現状では困難である。
【０００９】さらに、上記従来の２端子アイソレータ８
０では、アイソレーション特性は広帯域にできるもの
の、同一入出力ポートでのリターン・ロス特性が狭帯域
であるという問題がある。
０では、アイソレーション特性は広帯域にできるもの
の、同一入出力ポートでのリターン・ロス特性が狭帯域
であるという問題がある。
【００１０】図１８は、上記２端子アイソレータ８０の
入出力ポートＰ１におけるリターン・ロス特性を示す図
である。同図において、例えば減衰量が１５ｄＢのとき
の帯域は８０ＭＨｚ程度しかなく、このためアイソレー
タの入力側に接続した電子回路，電子部品の整合をとる
のが困難となる。ちなみに、上述の３端子アイソレータ
の場合は、減衰量が１５ｄＢのときの帯域は２００ＭＨ
ｚ程度を有している。
入出力ポートＰ１におけるリターン・ロス特性を示す図
である。同図において、例えば減衰量が１５ｄＢのとき
の帯域は８０ＭＨｚ程度しかなく、このためアイソレー
タの入力側に接続した電子回路，電子部品の整合をとる
のが困難となる。ちなみに、上述の３端子アイソレータ
の場合は、減衰量が１５ｄＢのときの帯域は２００ＭＨ
ｚ程度を有している。
【００１１】本発明は、上記実情に鑑みてなされたもの
で、部品の高密度化，部品点数の低減を実現して小型
化，低価格化に対応できるとともに、インサーション・
ロス特性，及びリターン・ロス特性を改善できる非可逆
回路素子を提供することを目的としている。
で、部品の高密度化，部品点数の低減を実現して小型
化，低価格化に対応できるとともに、インサーション・
ロス特性，及びリターン・ロス特性を改善できる非可逆
回路素子を提供することを目的としている。
【００１２】
【課題を解決するための手段】請求項１の発明は、互い
に電気的絶縁状態で交差するように第１，第２の中心電
極をフェライトに配置し、第１，第２の中心電極の一端
にそれぞれ第１，第２入出力ポートを接続するととも
に、該第１，第２の中心電極の他端に１つの第３入出力
ポートを接続してなる中心電極部と、上記フェライトに
直流磁界を印加するための磁気回路とから構成し、上記
第１，第２入出力ポートと第３入出力ポートとの間に整
合用容量を接続したことを特徴とする非可逆回路素子で
ある。
に電気的絶縁状態で交差するように第１，第２の中心電
極をフェライトに配置し、第１，第２の中心電極の一端
にそれぞれ第１，第２入出力ポートを接続するととも
に、該第１，第２の中心電極の他端に１つの第３入出力
ポートを接続してなる中心電極部と、上記フェライトに
直流磁界を印加するための磁気回路とから構成し、上記
第１，第２入出力ポートと第３入出力ポートとの間に整
合用容量を接続したことを特徴とする非可逆回路素子で
ある。
【００１３】請求項２の発明は、請求項１において、何
れか１つの入出力ポートに終端抵抗を接続したことを特
徴としている。
れか１つの入出力ポートに終端抵抗を接続したことを特
徴としている。
【００１４】請求項３の発明は、請求項１において、上
記第１，第２入出力ポートの何れか１つをアースに接続
し、残りの入出力ポートと第３入出力ポートとの間に端
子インピーダンスに略等しい抵抗を並列接続したことを
特徴としている。
記第１，第２入出力ポートの何れか１つをアースに接続
し、残りの入出力ポートと第３入出力ポートとの間に端
子インピーダンスに略等しい抵抗を並列接続したことを
特徴としている。
【００１５】請求項４の発明は、請求項１ないし３の何
れかにおいて、上記中心電極部が、絶縁体シートと中心
電極とを、該中心電極が絶縁体シートを挟んで交互に位
置するよう積層してなる積層体により構成されているこ
とを特徴としている。
れかにおいて、上記中心電極部が、絶縁体シートと中心
電極とを、該中心電極が絶縁体シートを挟んで交互に位
置するよう積層してなる積層体により構成されているこ
とを特徴としている。
【００１６】請求項５の発明は、請求項４において、上
記積層体の外表面に、上記各中心電極に接続される各入
出力ポート電極が形成されていることを特徴としてい
る。
記積層体の外表面に、上記各中心電極に接続される各入
出力ポート電極が形成されていることを特徴としてい
る。
【００１７】請求項６の発明は、請求項４又は５におい
て、上記絶縁体シートがフェライトであることを特徴と
している。
て、上記絶縁体シートがフェライトであることを特徴と
している。
【００１８】
【発明の実施の形態】図１ないし図３は、本発明の成立
過程を説明するためのサーキュレータを示す図であり、
図１〜図３はそれぞれサーキュレータの分解斜視図，等
価回路図である。なお、図１，２はサーキュレータを下
から見た図である。
過程を説明するためのサーキュレータを示す図であり、
図１〜図３はそれぞれサーキュレータの分解斜視図，等
価回路図である。なお、図１，２はサーキュレータを下
から見た図である。
【００１９】図において、１は集中定数型のサーキュレ
ータであり、これは磁気回路を構成する磁性体金属から
なる箱状の上ヨーク２内に永久磁石３を配設し、該永久
磁石３の図示上部に中心電極部としての誘電体多層基板
４を配設するとともに円板状のフェライト５を配設し、
上記上ヨーク２に同じく磁性体金属からなるキャップ状
の下ヨーク６を装着して構成されており、上記永久磁石
３によりフェライト５に直流磁界を印加するようになっ
ている。
ータであり、これは磁気回路を構成する磁性体金属から
なる箱状の上ヨーク２内に永久磁石３を配設し、該永久
磁石３の図示上部に中心電極部としての誘電体多層基板
４を配設するとともに円板状のフェライト５を配設し、
上記上ヨーク２に同じく磁性体金属からなるキャップ状
の下ヨーク６を装着して構成されており、上記永久磁石
３によりフェライト５に直流磁界を印加するようになっ
ている。
【００２０】上記誘電体基板４は、厚さ５０μm 程度の
第１〜第４誘電体シート７〜１０の上面に後述する所定
の電極を印刷，蒸着法によりパターン形成し、この各誘
電体シート７〜１０を積層して圧着し、該積層体を一体
焼結して形成されたものである。また上記第１，第２誘
電体シート７，８の中央部には上記フェライト５が挿入
配置される大きさの挿入孔１２，１２が形成されてい
る。
第１〜第４誘電体シート７〜１０の上面に後述する所定
の電極を印刷，蒸着法によりパターン形成し、この各誘
電体シート７〜１０を積層して圧着し、該積層体を一体
焼結して形成されたものである。また上記第１，第２誘
電体シート７，８の中央部には上記フェライト５が挿入
配置される大きさの挿入孔１２，１２が形成されてい
る。
【００２１】上記第１誘電体シート７の両縁部には帯板
状の端子用シート１３，１３が配置されており、各シー
ト１３は上記積層体とともに一体焼結して形成されたも
のである。この各シート１３には第１〜第３入出力ポー
ト電極Ｐ１〜Ｐ３が形成されている。この各ポート電極
Ｐ１〜Ｐ３は上記上ヨーク２，下ヨーク６に形成された
開口２ａ，６ａから外方に露出しており、各ポート電極
Ｐ１〜Ｐ３は図示しない外部回路基板の電極ラインに表
面実装される。
状の端子用シート１３，１３が配置されており、各シー
ト１３は上記積層体とともに一体焼結して形成されたも
のである。この各シート１３には第１〜第３入出力ポー
ト電極Ｐ１〜Ｐ３が形成されている。この各ポート電極
Ｐ１〜Ｐ３は上記上ヨーク２，下ヨーク６に形成された
開口２ａ，６ａから外方に露出しており、各ポート電極
Ｐ１〜Ｐ３は図示しない外部回路基板の電極ラインに表
面実装される。
【００２２】上記第１誘電体シート７の図示上面には接
続電極１４が形成されており、該接続電極１４は側面電
極１７を介して第３入出力ポート電極Ｐ３に接続されて
いる。また第２誘電体シート８の図示上面には２つの接
続電極２５，２６が形成されており、各接続電極２５，
２６はそれぞれ第１誘電体シート７に形成された側面電
極１８，１９を介して上記残りの入出力ポート電極Ｐ
１，Ｐ２に接続されている。
続電極１４が形成されており、該接続電極１４は側面電
極１７を介して第３入出力ポート電極Ｐ３に接続されて
いる。また第２誘電体シート８の図示上面には２つの接
続電極２５，２６が形成されており、各接続電極２５，
２６はそれぞれ第１誘電体シート７に形成された側面電
極１８，１９を介して上記残りの入出力ポート電極Ｐ
１，Ｐ２に接続されている。
【００２３】上記第３，第４誘電体シート９，１０の表
面にはそれぞれ帯状の中心電極２０，２１が形成されて
いる。この２つの中心電極２０，２１は電気的絶縁状態
でかつ互いに９０度の角度をなすよう交差させて配置さ
れている。この各中心電極２０，２１の一端２０ａ，２
１ａはそれぞれスルーホール電極２２，２３及び側面電
極１８，１９を介して上記入出力ポート電極Ｐ２，Ｐ１
に接続されている。また、上記各中心電極２０，２１の
他端２０ｂ，２１ｂはそれぞれスルーホール電極２４，
１６及び接続電極１４を介して入出力ポート電極Ｐ３に
接続されている。ここで、上記接続電極１４は下ヨーク
６に接続されているが、図示しない外部回路基板に実装
する際には、外部回路基板の電極ラインに下ヨークは接
続しない。また、上記接続電極１４を下ヨーク６に接続
しない場合には、接続電極１４上にレジスト膜を形成す
ることとなる。このレジスト膜を設ける場合、上記第１
誘電体シート７と端子用シート１３の間にもう一層誘電
体シートを設けてもよく、また他の方法により形成して
もよい。
面にはそれぞれ帯状の中心電極２０，２１が形成されて
いる。この２つの中心電極２０，２１は電気的絶縁状態
でかつ互いに９０度の角度をなすよう交差させて配置さ
れている。この各中心電極２０，２１の一端２０ａ，２
１ａはそれぞれスルーホール電極２２，２３及び側面電
極１８，１９を介して上記入出力ポート電極Ｐ２，Ｐ１
に接続されている。また、上記各中心電極２０，２１の
他端２０ｂ，２１ｂはそれぞれスルーホール電極２４，
１６及び接続電極１４を介して入出力ポート電極Ｐ３に
接続されている。ここで、上記接続電極１４は下ヨーク
６に接続されているが、図示しない外部回路基板に実装
する際には、外部回路基板の電極ラインに下ヨークは接
続しない。また、上記接続電極１４を下ヨーク６に接続
しない場合には、接続電極１４上にレジスト膜を形成す
ることとなる。このレジスト膜を設ける場合、上記第１
誘電体シート７と端子用シート１３の間にもう一層誘電
体シートを設けてもよく、また他の方法により形成して
もよい。
【００２４】本集中定数型サーキュレータ１は、フェラ
イト５の非可逆性のために誘電起電力の位相がポートＰ
１からポートＰ２に伝搬する場合と、Ｐ２からＰ１に伝
搬する場合とで異なることを利用している。そして、こ
れらの位相の変化量の差は磁力，周波数，中心電極２
０，２１の交差角によって変化する。従って、上記磁
力，中心電極の交差角を設定することにより設計する周
波数で位相の変化量の差を１８０度にすることが可能で
ある。
イト５の非可逆性のために誘電起電力の位相がポートＰ
１からポートＰ２に伝搬する場合と、Ｐ２からＰ１に伝
搬する場合とで異なることを利用している。そして、こ
れらの位相の変化量の差は磁力，周波数，中心電極２
０，２１の交差角によって変化する。従って、上記磁
力，中心電極の交差角を設定することにより設計する周
波数で位相の変化量の差を１８０度にすることが可能で
ある。
【００２５】次に、上記サーキュレータ１の動作原理を
図３に基づいて説明する。第１入出力ポートＰ１から第
３入出力ポートＰ３に入力と等しい電流が流れることに
より、Ｐ３とＰ２との間に入力の大きさと略位相の等し
い電位が生じるとする。また、第２入出力ポートＰ２か
らＰ３に入力と等しい電流が流れる事により、Ｐ３とＰ
２との間に入力と大きさが略等しく位相が１８０度反転
した電位が生じるとする。
図３に基づいて説明する。第１入出力ポートＰ１から第
３入出力ポートＰ３に入力と等しい電流が流れることに
より、Ｐ３とＰ２との間に入力の大きさと略位相の等し
い電位が生じるとする。また、第２入出力ポートＰ２か
らＰ３に入力と等しい電流が流れる事により、Ｐ３とＰ
２との間に入力と大きさが略等しく位相が１８０度反転
した電位が生じるとする。
【００２６】信号がＰ１から入力された場合、Ｐ１から
の電流は略全てＰ２に流れ込み、Ｐ３には電流が流れな
い。このとき、Ｐ１からＰ３に流れる電流により、Ｐ３
とＰ２との間に入力電力とほぼ同相の電位が生じる。ま
たＰ３からＰ２に流れる電流により、Ｐ１とＰ３との間
に略逆位相の電位が生じる。このため、Ｐ１とＰ２とは
同電位になり、Ｐ３の電位は常に０Ｖに近似する。従っ
て、Ｐ１に入力された信号はＰ３に伝送されることなく
Ｐ２に出力される。
の電流は略全てＰ２に流れ込み、Ｐ３には電流が流れな
い。このとき、Ｐ１からＰ３に流れる電流により、Ｐ３
とＰ２との間に入力電力とほぼ同相の電位が生じる。ま
たＰ３からＰ２に流れる電流により、Ｐ１とＰ３との間
に略逆位相の電位が生じる。このため、Ｐ１とＰ２とは
同電位になり、Ｐ３の電位は常に０Ｖに近似する。従っ
て、Ｐ１に入力された信号はＰ３に伝送されることなく
Ｐ２に出力される。
【００２７】一方、信号がＰ２から入力された場合、Ｐ
２からの電流は略全てＰ３に流れ込み、Ｐ１には電流が
流れない。このとき，Ｐ２とＰ３との間の電位差はほと
んど生じないので、Ｐ２とＰ３とは略同電位になる。ま
たＰ２からＰ３に流れる電流により、Ｐ３とＰ１との間
に入力電力と略逆位相の電位が生じるため、Ｐ１の電位
は常に０Ｖに近似する。従って、Ｐ２に入力された信号
はＰ１に伝送されることなくＰ３に出力される。
２からの電流は略全てＰ３に流れ込み、Ｐ１には電流が
流れない。このとき，Ｐ２とＰ３との間の電位差はほと
んど生じないので、Ｐ２とＰ３とは略同電位になる。ま
たＰ２からＰ３に流れる電流により、Ｐ３とＰ１との間
に入力電力と略逆位相の電位が生じるため、Ｐ１の電位
は常に０Ｖに近似する。従って、Ｐ２に入力された信号
はＰ１に伝送されることなくＰ３に出力される。
【００２８】本サーキュレータによれば、２本の中心電
極２０，２１を交差させて配置し、各中心電極２０，２
１の一端にそれぞれ入出力ポートＰ１，Ｐ２を接続する
とともに、他端に残りの入出力ポートＰ３を接続したの
で、従来構造に比べて中心電極，コンデンサ容量，入出
力端子電極の削減が可能となる。その結果、中心電極を
形成していた誘電体シートを一層不要にでき、また、コ
ンデンサ電極，端子電極が１つ不要となる分だけシート
面積を小さくでき、さらにはそれに対応するスルーホー
ル電極の加工数を低減できることから、上述の小型化，
低価格化の要請に対応できる。
極２０，２１を交差させて配置し、各中心電極２０，２
１の一端にそれぞれ入出力ポートＰ１，Ｐ２を接続する
とともに、他端に残りの入出力ポートＰ３を接続したの
で、従来構造に比べて中心電極，コンデンサ容量，入出
力端子電極の削減が可能となる。その結果、中心電極を
形成していた誘電体シートを一層不要にでき、また、コ
ンデンサ電極，端子電極が１つ不要となる分だけシート
面積を小さくでき、さらにはそれに対応するスルーホー
ル電極の加工数を低減できることから、上述の小型化，
低価格化の要請に対応できる。
【００２９】また、中心電極２０，２１を２本で構成し
たので、フェライト形状が直流磁界印加方向を軸として
１８０度回転対称の形状で良いことから、非可逆特性を
劣化させることなく、例えばフェライト形状を立方体等
の任意に設計でき、ひいては部品コストを低減できる。
たので、フェライト形状が直流磁界印加方向を軸として
１８０度回転対称の形状で良いことから、非可逆特性を
劣化させることなく、例えばフェライト形状を立方体等
の任意に設計でき、ひいては部品コストを低減できる。
【００３０】次に、上記サーキュレータの効果を確認す
るために行った実験について説明する。本実験は、表
１，図４に示すように、本成立過程に係るサーキュレー
タを作成し、これのインサーション・ロス特性，及びア
イソレーション特性を測定した。表１は、上記サーキュ
レータの各構成部品の寸法，大きさ及び実験条件を示
す。
るために行った実験について説明する。本実験は、表
１，図４に示すように、本成立過程に係るサーキュレー
タを作成し、これのインサーション・ロス特性，及びア
イソレーション特性を測定した。表１は、上記サーキュ
レータの各構成部品の寸法，大きさ及び実験条件を示
す。
【００３１】
【表１】
【００３２】本サーキュレータ３０は、銅板３１上にフ
ェライト３２を配置し、該フェライト３２の上面に２本
の銅リボンからなる中心電極３３，３４を絶縁テープ３
７を介在させて９０度の交差角をなすよう配置し、他端
を銅板３１に接続して構成されており、該サーキュレー
タ３０の等価回路は図３と同様である。上記フェライト
３２への外部磁界Ｈｅｘは電磁石により印加した。ま
た、本実験はポートＰ１とポートＰ３との間の通過特性
を測定して行った。この時、中心電極３４をポートＰ
１、銅板３１をポートＰ３として測定している。
ェライト３２を配置し、該フェライト３２の上面に２本
の銅リボンからなる中心電極３３，３４を絶縁テープ３
７を介在させて９０度の交差角をなすよう配置し、他端
を銅板３１に接続して構成されており、該サーキュレー
タ３０の等価回路は図３と同様である。上記フェライト
３２への外部磁界Ｈｅｘは電磁石により印加した。ま
た、本実験はポートＰ１とポートＰ３との間の通過特性
を測定して行った。この時、中心電極３４をポートＰ
１、銅板３１をポートＰ３として測定している。
【００３３】図５（ａ），（ｂ）は、それぞれインサー
ション・ロス特性，アイソレーション特性の測定結果を
示す特性図である。同図からも明らかなように、信号の
通過損失特性を示すインサーション・ロス特性，及び逆
方向減衰特性を示すアイソレーション特性の両方とも満
足できる値が得られていることがわかる。即ち、上述の
動作で説明したように、各入出力ポート間を略同電位と
することができ、従来の２端子アイソレータでは困難で
あったインサーション・ロス特性の劣化を解消できる。
ション・ロス特性，アイソレーション特性の測定結果を
示す特性図である。同図からも明らかなように、信号の
通過損失特性を示すインサーション・ロス特性，及び逆
方向減衰特性を示すアイソレーション特性の両方とも満
足できる値が得られていることがわかる。即ち、上述の
動作で説明したように、各入出力ポート間を略同電位と
することができ、従来の２端子アイソレータでは困難で
あったインサーション・ロス特性の劣化を解消できる。
【００３４】以下本発明の実施の形態について添付図面
に基づいて説明する。図６，図７は、請求項１，４，５
の発明の一実施形態によるサーキュレータを説明するた
めの図であり、図中、図２と同一符号は同一又は相当部
分を示す。本サーキュレータの基本的構造は図１，図２
と同一であることから、異なる部分についてのみ説明す
る。
に基づいて説明する。図６，図７は、請求項１，４，５
の発明の一実施形態によるサーキュレータを説明するた
めの図であり、図中、図２と同一符号は同一又は相当部
分を示す。本サーキュレータの基本的構造は図１，図２
と同一であることから、異なる部分についてのみ説明す
る。
【００３５】本実施形態のサーキュレータを構成する誘
電体基板４ｘは、厚さ５０μm 程度の第１〜第５誘電体
シート７ｘ〜１１ｘの上面に所定の電極を印刷，蒸着法
によりパターン形成し、この各誘電体シート７ｘ〜１１
ｘを積層して圧着するとともに、端子用シート１３，１
３を積層圧着し、これを一体焼結して形成されたもので
あり、上述のサーキュレータ１と略同様である。
電体基板４ｘは、厚さ５０μm 程度の第１〜第５誘電体
シート７ｘ〜１１ｘの上面に所定の電極を印刷，蒸着法
によりパターン形成し、この各誘電体シート７ｘ〜１１
ｘを積層して圧着するとともに、端子用シート１３，１
３を積層圧着し、これを一体焼結して形成されたもので
あり、上述のサーキュレータ１と略同様である。
【００３６】上記第１，第３誘電体シート７ｘ，９ｘの
図示上面にはそれぞれコンデンサ電極１４，１５が形成
されており、該各コンデンサ電極１４，１５はスルーホ
ール電極１６・・，側面電極１７を介して第３入出力ポ
ート電極Ｐ３に接続されている。また第２誘電体シート
８ｘの図示上面には挿入孔１２を囲むように２つのコン
デンサ電極Ｃ１，Ｃ２が形成されており、各コンデンサ
電極Ｃ１，Ｃ２はそれぞれ側面電極１８，１９を介して
上記残りの入出力ポート電極Ｐ１，Ｐ２に接続されてい
る。上記コンデンサ電極１４とＣ１，Ｃ２間，及びコン
デンサ電極１５とＣ１，Ｃ２間でそれぞれ容量が生じ
る。
図示上面にはそれぞれコンデンサ電極１４，１５が形成
されており、該各コンデンサ電極１４，１５はスルーホ
ール電極１６・・，側面電極１７を介して第３入出力ポ
ート電極Ｐ３に接続されている。また第２誘電体シート
８ｘの図示上面には挿入孔１２を囲むように２つのコン
デンサ電極Ｃ１，Ｃ２が形成されており、各コンデンサ
電極Ｃ１，Ｃ２はそれぞれ側面電極１８，１９を介して
上記残りの入出力ポート電極Ｐ１，Ｐ２に接続されてい
る。上記コンデンサ電極１４とＣ１，Ｃ２間，及びコン
デンサ電極１５とＣ１，Ｃ２間でそれぞれ容量が生じ
る。
【００３７】上記第４，第５誘電体シート１０ｘ，１１
ｘの表面にはそれぞれ帯状の中心電極２０，２１が形成
されている。この２つの中心電極２０，２１は電気的絶
縁状態でかつ互いに９０度の角度をなすよう交差させて
配置されている。この各中心電極２０，２１の一端２０
ａ，２１ａはそれぞれスルーホール電極２２，２３を介
して上記入出力ポート電極Ｐ２，Ｐ１に接続されてい
る。また、上記各中心電極２０，２１の他端２０ｂ，２
１ｂはそれぞれスルーホール電極２４，１６を介して１
つの入出力ポート電極Ｐ３に接続されている。上記各中
心電極２０，２１の一端２０ａ，２１ａと他端２１ｂ，
２０ｂとの間には上記コンデンサ電極Ｃ２，Ｃ１が接続
されている。
ｘの表面にはそれぞれ帯状の中心電極２０，２１が形成
されている。この２つの中心電極２０，２１は電気的絶
縁状態でかつ互いに９０度の角度をなすよう交差させて
配置されている。この各中心電極２０，２１の一端２０
ａ，２１ａはそれぞれスルーホール電極２２，２３を介
して上記入出力ポート電極Ｐ２，Ｐ１に接続されてい
る。また、上記各中心電極２０，２１の他端２０ｂ，２
１ｂはそれぞれスルーホール電極２４，１６を介して１
つの入出力ポート電極Ｐ３に接続されている。上記各中
心電極２０，２１の一端２０ａ，２１ａと他端２１ｂ，
２０ｂとの間には上記コンデンサ電極Ｃ２，Ｃ１が接続
されている。
【００３８】本実施形態の集中定数型サーキュレータで
は、上述のサーキュレータと同様に、磁力，中心電極の
交差角を設定することにより設計する周波数で位相の変
化量の差を１８０度にすることが可能である。
は、上述のサーキュレータと同様に、磁力，中心電極の
交差角を設定することにより設計する周波数で位相の変
化量の差を１８０度にすることが可能である。
【００３９】本実施形態のサーキュレータによれば、第
１入出力ポートＰ１と第３入出力ポートＰ３間及び第２
入出力ポートＰ２と第３入出力ポートＰ３間に並列に整
合用容量Ｃ１，Ｃ２を付加したので、これによりサーキ
ュレータとこれに接続される電子回路，電子部品とを設
計するうえでの周波数の整合をとることができる。
１入出力ポートＰ１と第３入出力ポートＰ３間及び第２
入出力ポートＰ２と第３入出力ポートＰ３間に並列に整
合用容量Ｃ１，Ｃ２を付加したので、これによりサーキ
ュレータとこれに接続される電子回路，電子部品とを設
計するうえでの周波数の整合をとることができる。
【００４０】また本実施形態では、図２に示すサーキュ
レータと同様に従来構造に比べて中心電極，コンデンサ
容量，入出力端子電極の削減が可能となる。なお、本実
施形態では、コンデンサ電極を形成する誘電体シートの
追加分、積層誘電体基板が高くなるが厚さ５０μm 程度
であるため、サーキュレータ自体の高さはそれほど高く
ならない。
レータと同様に従来構造に比べて中心電極，コンデンサ
容量，入出力端子電極の削減が可能となる。なお、本実
施形態では、コンデンサ電極を形成する誘電体シートの
追加分、積層誘電体基板が高くなるが厚さ５０μm 程度
であるため、サーキュレータ自体の高さはそれほど高く
ならない。
【００４１】上記実施形態では、誘電体シートに中心電
極を形成したが、上記同様に複数のフェライトシートを
積層してなるフェライト内部に形成してもよい。このよ
うに構成した場合にも、上記同様に、さらに小型化，低
価格化に対応できる。また、上記フェライトシートは中
心電極を形成するシートのみに用いてもよく、コンデン
サ電極を形成するシートにのみ用いてもよい、あるいは
フェライトシートと誘電体シートとを組み合わせてもよ
い。
極を形成したが、上記同様に複数のフェライトシートを
積層してなるフェライト内部に形成してもよい。このよ
うに構成した場合にも、上記同様に、さらに小型化，低
価格化に対応できる。また、上記フェライトシートは中
心電極を形成するシートのみに用いてもよく、コンデン
サ電極を形成するシートにのみ用いてもよい、あるいは
フェライトシートと誘電体シートとを組み合わせてもよ
い。
【００４２】なお、上記実施形態では、誘電体シートに
中心電極を形成し、これにフェライトを当接させたが、
本発明では、中心電極をフェライト内部に形成してもよ
い。これは、複数枚のフェライトシートを成形し、この
２枚のシートにそれぞれ中心電極をパターン形成すると
ともに、各フェライトシートを積層圧着して積層体を構
成する。このようにしたのが請求項６の発明である。
中心電極を形成し、これにフェライトを当接させたが、
本発明では、中心電極をフェライト内部に形成してもよ
い。これは、複数枚のフェライトシートを成形し、この
２枚のシートにそれぞれ中心電極をパターン形成すると
ともに、各フェライトシートを積層圧着して積層体を構
成する。このようにしたのが請求項６の発明である。
【００４３】このように構成した場合は、さらに小型
化，低価格化に対応できる。また、フェライト形状を任
意に設定できることから、上記フェライトシートを母シ
ートから打ち抜く場合の取り個数を増大でき、この点か
らも歩留まりを向上して低価格化に貢献できる。さら
に、上述の誘電体シート７，８にフェライト５を挿入す
るための挿入穴１２を不要にでき、加工コストを低減で
きる。
化，低価格化に対応できる。また、フェライト形状を任
意に設定できることから、上記フェライトシートを母シ
ートから打ち抜く場合の取り個数を増大でき、この点か
らも歩留まりを向上して低価格化に貢献できる。さら
に、上述の誘電体シート７，８にフェライト５を挿入す
るための挿入穴１２を不要にでき、加工コストを低減で
きる。
【００４４】
【実施例】次に、本実施形態の効果を確認するために行
った実験について説明する。本実験は、表２，図８に示
すように、本発明に係るサーキュレータを作成し、これ
のインサーション・ロス特性，及びアイソレーション特
性を測定した。表２は、上記サーキュレータの各構成部
品の寸法，大きさ及び実験条件を示す。
った実験について説明する。本実験は、表２，図８に示
すように、本発明に係るサーキュレータを作成し、これ
のインサーション・ロス特性，及びアイソレーション特
性を測定した。表２は、上記サーキュレータの各構成部
品の寸法，大きさ及び実験条件を示す。
【００４５】
【表２】
【００４６】本サーキュレータ３０ｘは、銅板３１上に
フェライト３２を配置し、該フェライト３２の上面に２
本の銅リボンからなる中心電極３３，３４を絶縁テープ
３７を介在させて９０度の交差角をなすよう配置し、各
中心電極３３の一端にチップコンデンサ３５，３６を接
続するとともに、他端を銅板３１に接続して構成されて
おり、該サーキュレータ３０の等価回路は図７と同様で
ある。上記フェライト３２への外部磁界Ｈｅｘは電磁石
により印加した。また、本実験はポートＰ１とポートＰ
３との間の通過特性を測定して行った。この時、中心電
極３４をポートＰ１、銅板３１をポートＰ３として測定
している。
フェライト３２を配置し、該フェライト３２の上面に２
本の銅リボンからなる中心電極３３，３４を絶縁テープ
３７を介在させて９０度の交差角をなすよう配置し、各
中心電極３３の一端にチップコンデンサ３５，３６を接
続するとともに、他端を銅板３１に接続して構成されて
おり、該サーキュレータ３０の等価回路は図７と同様で
ある。上記フェライト３２への外部磁界Ｈｅｘは電磁石
により印加した。また、本実験はポートＰ１とポートＰ
３との間の通過特性を測定して行った。この時、中心電
極３４をポートＰ１、銅板３１をポートＰ３として測定
している。
【００４７】図９（ａ），（ｂ）は、それぞれインサー
ション・ロス特性，アイソレーション特性の測定結果を
示す特性図である。同図からも明らかなように、信号の
通過損失特性を示すインサーション・ロス特性，及び逆
方向減衰特性を示すアイソレーション特性の両方とも満
足できる値が得られていることがわかる。
ション・ロス特性，アイソレーション特性の測定結果を
示す特性図である。同図からも明らかなように、信号の
通過損失特性を示すインサーション・ロス特性，及び逆
方向減衰特性を示すアイソレーション特性の両方とも満
足できる値が得られていることがわかる。
【００４８】図１０は、請求項２の発明の一実施形態に
よるアイソレータを説明するための図であり、図中、図
２，６と同一符号は同一又は相当部分を示す。本アイソ
レータの基本的構造は図２，６と同一であることから、
異なる部分についてのみ説明する。
よるアイソレータを説明するための図であり、図中、図
２，６と同一符号は同一又は相当部分を示す。本アイソ
レータの基本的構造は図２，６と同一であることから、
異なる部分についてのみ説明する。
【００４９】本実施形態の集中定数型アイソレータ４０
は、１つの入出力ポートＰ３に終端抵抗膜４１を接続し
て構成されており、この終端抵抗膜４１は第５誘電体シ
ート１１の下部に配設された第６誘電体シート４２に形
成されている。上記終端抵抗膜４１の一端側４１ａはス
ルーホール電極４３ａ・・及び側面電極４３ｂを介して
ＧＮＤ電極４４に接続されており、他端側４１ｂは各中
心電極２０，２１の他端側２０ｂ，２１ｂ及びコンデン
サ電極１５，１４を介して入出力ポートＰ３に接続され
ている。ここで、本実施形態では、図７に示すサーキュ
レータの入出力ポートＰ３に抵抗を付加して構成したも
のであるが、外部回路との整合が取れれば整合容量は必
要ではないため、例えば、図３に示すように、サーキュ
レータの入出力ポートＰ３に抵抗を付加した構成として
もよい。
は、１つの入出力ポートＰ３に終端抵抗膜４１を接続し
て構成されており、この終端抵抗膜４１は第５誘電体シ
ート１１の下部に配設された第６誘電体シート４２に形
成されている。上記終端抵抗膜４１の一端側４１ａはス
ルーホール電極４３ａ・・及び側面電極４３ｂを介して
ＧＮＤ電極４４に接続されており、他端側４１ｂは各中
心電極２０，２１の他端側２０ｂ，２１ｂ及びコンデン
サ電極１５，１４を介して入出力ポートＰ３に接続され
ている。ここで、本実施形態では、図７に示すサーキュ
レータの入出力ポートＰ３に抵抗を付加して構成したも
のであるが、外部回路との整合が取れれば整合容量は必
要ではないため、例えば、図３に示すように、サーキュ
レータの入出力ポートＰ３に抵抗を付加した構成として
もよい。
【００５０】本実施形態では、２本の中心電極２０，２
１を配置するとともに、１つの入出力ポートＰ３に終端
抵抗４１を接続したので、従来のアイソレータに比べて
中心電極，コンデンサ容量，入出力端子電極の削減が可
能となり、小型化，低価格化の要請に対応でき、上記実
施形態と同様の効果が得られる。
１を配置するとともに、１つの入出力ポートＰ３に終端
抵抗４１を接続したので、従来のアイソレータに比べて
中心電極，コンデンサ容量，入出力端子電極の削減が可
能となり、小型化，低価格化の要請に対応でき、上記実
施形態と同様の効果が得られる。
【００５１】さらに従来公報の２端子アイソレータと比
較すると、本実施形態では入出力ポートＰ１には抵抗が
接続されていないため、入出力ポートＰ１と入出力ポー
トＰ２との間に電位差が生じていても抵抗での損失が生
じることはない。したがって、インサーション・ロス特
性が落ちるという問題を解消でき、この点での特性の向
上が可能となる。
較すると、本実施形態では入出力ポートＰ１には抵抗が
接続されていないため、入出力ポートＰ１と入出力ポー
トＰ２との間に電位差が生じていても抵抗での損失が生
じることはない。したがって、インサーション・ロス特
性が落ちるという問題を解消でき、この点での特性の向
上が可能となる。
【００５２】図１１は、請求項３の発明の一実施形態に
よるアイソレータを説明するための図であり、図中、図
７と同一符号は同一又は相当部分を示す。本アイソレー
タの基本的回路構成は図７と同一であることから、異な
る部分についてのみ説明する。
よるアイソレータを説明するための図であり、図中、図
７と同一符号は同一又は相当部分を示す。本アイソレー
タの基本的回路構成は図７と同一であることから、異な
る部分についてのみ説明する。
【００５３】本アイソレータ４５は、１つの入出力ポー
トＰ２をアースに接続し、残りの入出力ポートＰ１，Ｐ
３間に端子インピーダンスに略等しい値の抵抗Ｒを並列
接続して構成されている。ここで、ポートＰ２，３間に
上記同様の抵抗を並列接続し、ポートＰ１をアースに接
続してもよく、またポートＰ１，Ｐ２間に上記同様の抵
抗を並列接続し、ポートＰ３をアースに接続してもよ
い。
トＰ２をアースに接続し、残りの入出力ポートＰ１，Ｐ
３間に端子インピーダンスに略等しい値の抵抗Ｒを並列
接続して構成されている。ここで、ポートＰ２，３間に
上記同様の抵抗を並列接続し、ポートＰ１をアースに接
続してもよく、またポートＰ１，Ｐ２間に上記同様の抵
抗を並列接続し、ポートＰ３をアースに接続してもよ
い。
【００５４】上記アイソレータ４５の動作原理を図１１
に基づいて説明する。信号がＰ１から入力された場合、
Ｐ１からの電流は抵抗Ｒを経由してＰ３に流れ込む。こ
のとき、Ｐ１からＰ３に中心電極２１，２０を経由して
電流が流れないので、Ｐ２とＰ３との間に誘導起電力が
生じない。このため、Ｐ２とＰ３とはほぼ同電位とな
り、Ｐ３の電位は常に０Ｖに近似する。従って、Ｐ１と
Ｐ３との電位差はＰ１とアースとの電位差とほぼ等しく
なるので、Ｐ１に入力された信号は抵抗Ｒで吸収され
る。
に基づいて説明する。信号がＰ１から入力された場合、
Ｐ１からの電流は抵抗Ｒを経由してＰ３に流れ込む。こ
のとき、Ｐ１からＰ３に中心電極２１，２０を経由して
電流が流れないので、Ｐ２とＰ３との間に誘導起電力が
生じない。このため、Ｐ２とＰ３とはほぼ同電位とな
り、Ｐ３の電位は常に０Ｖに近似する。従って、Ｐ１と
Ｐ３との電位差はＰ１とアースとの電位差とほぼ等しく
なるので、Ｐ１に入力された信号は抵抗Ｒで吸収され
る。
【００５５】ここで上記実施形態で述べたように、サー
キュレータは信号がＰ３から入力された場合、Ｐ１とＰ
３とは常にほぼ同電位であり、Ｐ２の電位は常に０Ｖに
近似する。このため、Ｐ１とＰ３との間に抵抗を接続し
たとしても該抵抗の両端は常にほぼ同電位であることか
ら、抵抗に電流が流れる量は微小である。またＰ２をア
ースとショートさせても、あるいはさせなくてもその電
位は常に０Ｖに近似する。このため、通過特性は上述の
実施形態とほぼ同じになり、Ｐ３に入力された信号はＰ
１に出力される。このような動作は、他のポートの組み
合わせの場合にも同様である。
キュレータは信号がＰ３から入力された場合、Ｐ１とＰ
３とは常にほぼ同電位であり、Ｐ２の電位は常に０Ｖに
近似する。このため、Ｐ１とＰ３との間に抵抗を接続し
たとしても該抵抗の両端は常にほぼ同電位であることか
ら、抵抗に電流が流れる量は微小である。またＰ２をア
ースとショートさせても、あるいはさせなくてもその電
位は常に０Ｖに近似する。このため、通過特性は上述の
実施形態とほぼ同じになり、Ｐ３に入力された信号はＰ
１に出力される。このような動作は、他のポートの組み
合わせの場合にも同様である。
【００５６】本実施形態では、２つの入出力ポートＰ
１，Ｐ３間に抵抗Ｒを並列接続したので、従来のアイソ
レータに比べて中心電極，コンデンサ容量，入出力端子
電極の削減が可能となり、小型化，低価格化の要請に対
応でき、上記実施形態と同様の効果が得られる。また上
述したアイソレータと比べてＧＮＤ電極を不要にできる
ので、その分だけコストを低減できる。
１，Ｐ３間に抵抗Ｒを並列接続したので、従来のアイソ
レータに比べて中心電極，コンデンサ容量，入出力端子
電極の削減が可能となり、小型化，低価格化の要請に対
応でき、上記実施形態と同様の効果が得られる。また上
述したアイソレータと比べてＧＮＤ電極を不要にできる
ので、その分だけコストを低減できる。
【００５７】図１２（ａ），（ｂ）は、それぞれ上記ア
イソレータ４５のインサーション・ロス特性及びアイソ
レーション特性の測定結果を示す。この測定はポートＰ
１，Ｐ３間に５０Ωの抵抗を並列接続し、ポートＰ２を
アースでショートさせて行った。同図からも明らかなよ
うに、両特性とも満足できる結果が得られていることが
わかる。
イソレータ４５のインサーション・ロス特性及びアイソ
レーション特性の測定結果を示す。この測定はポートＰ
１，Ｐ３間に５０Ωの抵抗を並列接続し、ポートＰ２を
アースでショートさせて行った。同図からも明らかなよ
うに、両特性とも満足できる結果が得られていることが
わかる。
【００５８】図１３は、上記アイソレータ４５のリター
ン・ロス特性の測定結果を示す。同図からも明らかなよ
うに、減衰量が１５ｄＢのときの帯域幅は２２０ＭＨｚ
となっており、従来公報の２端子アイソレータの８０Ｍ
Ｈｚに比べてリターン・ロス特性を広帯域化できること
がわかる。
ン・ロス特性の測定結果を示す。同図からも明らかなよ
うに、減衰量が１５ｄＢのときの帯域幅は２２０ＭＨｚ
となっており、従来公報の２端子アイソレータの８０Ｍ
Ｈｚに比べてリターン・ロス特性を広帯域化できること
がわかる。
【００５９】
【発明の効果】以上のように請求項１の発明に係る非可
逆回路素子によれば、互いに交差する２本の中心電極を
フェライトの主面，又は内部に配置し、第１，第２の中
心電極の一端にそれぞれ第１，第２入出力ポートを接続
するとともに、他端に１つの第３入出力ポートを接続
し、第１，第２入出力ポートと第３入出力ポートとの間
に容量を接続してなる整合用回路を付加したので、中心
電極，コンデンサ容量，入出力端子電極の削減が可能と
なり、小型化，低価格化を実現できる効果があり、また
外部回路との整合を容易に取ることができる効果があ
る。
逆回路素子によれば、互いに交差する２本の中心電極を
フェライトの主面，又は内部に配置し、第１，第２の中
心電極の一端にそれぞれ第１，第２入出力ポートを接続
するとともに、他端に１つの第３入出力ポートを接続
し、第１，第２入出力ポートと第３入出力ポートとの間
に容量を接続してなる整合用回路を付加したので、中心
電極，コンデンサ容量，入出力端子電極の削減が可能と
なり、小型化，低価格化を実現できる効果があり、また
外部回路との整合を容易に取ることができる効果があ
る。
【００６０】請求項２の発明では、上記何れか１つの入
出力ポートに終端抵抗を接続したので、アイソレータを
構成する場合の小型化，低価格化に貢献できる効果があ
る。また入出力ポート間の電位差をなくすことができ、
インサーション・ロス特性の劣化を回避できる効果が得
られる。
出力ポートに終端抵抗を接続したので、アイソレータを
構成する場合の小型化，低価格化に貢献できる効果があ
る。また入出力ポート間の電位差をなくすことができ、
インサーション・ロス特性の劣化を回避できる効果が得
られる。
【００６１】請求項３の発明では、上記何れか１つの入
出力ポートをアースに接続し、残りの２つの入出力ポー
ト間に該ポートのインピーダンスに略等しい抵抗を並列
接続したので、アイソレータを構成する場合の小形化，
低価格化に貢献できる効果があるとともに、リターン・
ロス特性を広帯域にできる効果がある。
出力ポートをアースに接続し、残りの２つの入出力ポー
ト間に該ポートのインピーダンスに略等しい抵抗を並列
接続したので、アイソレータを構成する場合の小形化，
低価格化に貢献できる効果があるとともに、リターン・
ロス特性を広帯域にできる効果がある。
【００６２】請求項４の発明では、中心電極部を、絶縁
体シートと中心電極とを交互に位置するよう積層したの
で、高密度化を実現してさらなる小型化に貢献できる効
果がある。
体シートと中心電極とを交互に位置するよう積層したの
で、高密度化を実現してさらなる小型化に貢献できる効
果がある。
【００６３】請求項５の発明では、積層体の外表面に各
入出力ポート電極を形成して構成したので、さらに高密
度化を実現して小型化できる効果がある。
入出力ポート電極を形成して構成したので、さらに高密
度化を実現して小型化できる効果がある。
【００６４】請求項６の発明では、上記絶縁体シートを
フェライトで構成したので、部品をさらに高密度化で
き、さらなる小型化，低価格化に対応できる効果があ
る。
フェライトで構成したので、部品をさらに高密度化で
き、さらなる小型化，低価格化に対応できる効果があ
る。
【図１】本発明の成立過程を説明するための集中定数型
サーキュレータの分解斜視図である。
サーキュレータの分解斜視図である。
【図２】上記サーキュレータの誘電体基板の分解斜視図
である。
である。
【図３】上記サーキュレータの等価回路図である。
【図４】上記成立過程における効果を確認するために作
成したサーキュレータの斜視図である。
成したサーキュレータの斜視図である。
【図５】上記サーキュレータの効果を示す特性図であ
る。
る。
【図６】請求項１，４，５の発明の一実施形態によるサ
ーキュレータを説明するための分解斜視である。
ーキュレータを説明するための分解斜視である。
【図７】上記サーキュレータの等価回路図である。
【図８】上記実施形態の効果を確認するために作成した
サーキュレータの斜視図である。
サーキュレータの斜視図である。
【図９】上記サーキュレータの効果を示す特性図であ
る。
る。
【図１０】請求項２の発明の一実施形態によるアイソレ
ータを説明するための分解斜視である。
ータを説明するための分解斜視である。
【図１１】請求項３の発明の一実施形態によるアイソレ
ータを説明するための等価回路図である。
ータを説明するための等価回路図である。
【図１２】上記アイソレータの効果を示す特性図であ
る。
る。
【図１３】上記アイソレータの効果を示すリターン・ロ
ス特性図である。
ス特性図である。
【図１４】従来の一般的なサーキュレータの等価回路図
である。
である。
【図１５】従来のサーキュレータの分解斜視図である。
【図１６】従来の誘電体基板の分解斜視図である。
【図１７】従来の２端子アイソレータの回路図である。
【図１８】上記２端子アイソレータのリターン・ロス特
性図である。
性図である。
１，３０Ｘ サーキュレータ（非可逆回
路素子） ４ｘ 誘電体基板（中心電極部） ５ フェライト ２０，２１ 第２，第１中心電極 ４０，４５ アイソレータ（非可逆回路
素子） ４１，Ｒ 抵抗 Ｐ１〜Ｐ３ 第１〜第３入出力ポート Ｃ１，Ｃ２ コンデンサ電極（整合用回
路）
路素子） ４ｘ 誘電体基板（中心電極部） ５ フェライト ２０，２１ 第２，第１中心電極 ４０，４５ アイソレータ（非可逆回路
素子） ４１，Ｒ 抵抗 Ｐ１〜Ｐ３ 第１〜第３入出力ポート Ｃ１，Ｃ２ コンデンサ電極（整合用回
路）
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−307603（ＪＰ，Ａ) 特開 平７−297607（ＪＰ，Ａ) 特開 平６−338707（ＪＰ，Ａ) 特開 平６−343005（ＪＰ，Ａ) 特開 昭52−134349（ＪＰ，Ａ) 特開 昭58−127405（ＪＰ，Ａ) 米国特許3621477（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01P 1/383 H01P 1/36 H01P 11/00
Claims (6)
- 【請求項１】 互いに電気的絶縁状態で交差するように
第１，第２の中心電極をフェライトに配置し、第１，第
２の中心電極の一端にそれぞれ第１，第２入出力ポート
を接続するとともに、該第１，第２の中心電極の他端に
１つの第３入出力ポートを接続してなる中心電極部と、
上記フェライトに直流磁界を印加するための磁気回路と
から構成し、上記第１，第２入出力ポートと第３入出力
ポートとの間に整合用容量を接続したことを特徴とする
非可逆回路素子。 - 【請求項２】 請求項１において、何れか１つの入出力
ポートに終端抵抗を接続したことを特徴とする非可逆回
路素子。 - 【請求項３】 請求項１において、上記第１，第２入出
力ポートの何れか１つをアースに接続し、残りの入出力
ポートと第３入出力ポートとの間に端子インピーダンス
に略等しい抵抗を並列接続したことを特徴とする非可逆
回路素子。 - 【請求項４】 請求項１ないし３の何れかにおいて、上
記中心電極部が、絶縁体シートと中心電極とを、該中心
電極が絶縁体シートを挟んで交互に位置するよう積層し
てなる積層体であることを特徴とする非可逆回路素子。 - 【請求項５】 請求項４において、上記積層体の外表面
に、上記各中心電極に接続される各入出力ポート電極が
形成されていることを特徴とする非可逆回路素子。 - 【請求項６】 請求項４又は５において、上記絶縁体シ
ートがフェライトであることを特徴とする非可逆回路素
子。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32841896A JP3264194B2 (ja) | 1995-12-13 | 1996-12-09 | 非可逆回路素子 |
| EP96120007A EP0779673B1 (en) | 1995-12-13 | 1996-12-12 | Non-reciprocal circuit element |
| DE69624320T DE69624320T2 (de) | 1995-12-13 | 1996-12-12 | Nichtreziprokes Schaltungselement |
| NO19965340A NO318656B1 (no) | 1995-12-13 | 1996-12-12 | Kretselement med ikke-resiprok overforingsfunksjon |
| US08/766,019 US5821830A (en) | 1995-12-13 | 1996-12-13 | Non-reciprocal circuit element |
| KR1019960065370A KR100232974B1 (ko) | 1995-12-13 | 1996-12-13 | 비가역 회로소자 |
| CN96123234A CN1130792C (zh) | 1995-12-13 | 1996-12-13 | 非互易电路元件 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32483495 | 1995-12-13 | ||
| JP7-324834 | 1995-12-13 | ||
| JP32908095 | 1995-12-18 | ||
| JP7-329080 | 1995-12-18 | ||
| JP32841896A JP3264194B2 (ja) | 1995-12-13 | 1996-12-09 | 非可逆回路素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09232818A JPH09232818A (ja) | 1997-09-05 |
| JP3264194B2 true JP3264194B2 (ja) | 2002-03-11 |
Family
ID=27340077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32841896A Expired - Lifetime JP3264194B2 (ja) | 1995-12-13 | 1996-12-09 | 非可逆回路素子 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5821830A (ja) |
| EP (1) | EP0779673B1 (ja) |
| JP (1) | JP3264194B2 (ja) |
| KR (1) | KR100232974B1 (ja) |
| CN (1) | CN1130792C (ja) |
| DE (1) | DE69624320T2 (ja) |
| NO (1) | NO318656B1 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6935002B1 (en) | 1997-10-13 | 2005-08-30 | Murata Manufacturing Co., Ltd. | Method of manufacturing a nonreciprocal circuit device |
| JP3646532B2 (ja) * | 1997-10-13 | 2005-05-11 | 株式会社村田製作所 | 非可逆回路素子 |
| JP3348669B2 (ja) * | 1998-03-30 | 2002-11-20 | 株式会社村田製作所 | 非可逆回路素子 |
| KR100314625B1 (ko) * | 1998-12-21 | 2001-11-30 | 이형도 | 비가역 회로소자 |
| JP3412593B2 (ja) * | 2000-02-25 | 2003-06-03 | 株式会社村田製作所 | 非可逆回路素子および高周波回路装置 |
| JP3840957B2 (ja) * | 2001-01-24 | 2006-11-01 | 株式会社村田製作所 | 非可逆回路素子及び通信装置 |
| EP1246292A3 (en) * | 2001-03-30 | 2003-12-10 | Hitachi Metals, Ltd. | Two-port isolator and method for evaluating it |
| US6900704B2 (en) | 2002-06-27 | 2005-05-31 | Murata Manufacturing Co., Ltd. | Two-port isolator and communication device |
| US6965276B2 (en) | 2002-07-04 | 2005-11-15 | Murata Manufacturing Co., Ltd. | Two port type isolator and communication device |
| JP3885749B2 (ja) * | 2003-03-18 | 2007-02-28 | 株式会社村田製作所 | ２ポート型非可逆回路素子、複合電子部品および通信装置 |
| JP3858853B2 (ja) | 2003-06-24 | 2006-12-20 | 株式会社村田製作所 | ２ポート型アイソレータ及び通信装置 |
| JP3979402B2 (ja) * | 2003-09-04 | 2007-09-19 | 株式会社村田製作所 | ２ポート型アイソレータ、その特性調整方法および通信装置 |
| JP2006050543A (ja) | 2004-07-07 | 2006-02-16 | Hitachi Metals Ltd | 非可逆回路素子 |
| JP4507190B2 (ja) * | 2005-03-07 | 2010-07-21 | 日立金属株式会社 | ３巻線型非可逆素子 |
| US20090219106A1 (en) * | 2005-10-18 | 2009-09-03 | Hitachi Metals, Ltd | Two-port isolator |
| EP1942550B1 (en) * | 2005-10-28 | 2012-12-12 | Hitachi Metals, Ltd. | Irreversible circuit element |
| WO2009128534A1 (ja) | 2008-04-18 | 2009-10-22 | 日立金属株式会社 | 非可逆回路及び非可逆回路素子、並びにそれらに用いる中心導体組立体 |
| US8130054B1 (en) | 2008-10-14 | 2012-03-06 | Rf Micro Devices, Inc. | Frequency-adjustable radio frequency isolator circuitry |
| JP2012105050A (ja) * | 2010-11-10 | 2012-05-31 | Murata Mfg Co Ltd | 非可逆回路素子 |
| JP5790787B2 (ja) | 2011-12-20 | 2015-10-07 | 株式会社村田製作所 | 非可逆回路素子及び送受信装置 |
| WO2015111490A1 (ja) * | 2014-01-27 | 2015-07-30 | 株式会社村田製作所 | 非可逆回路素子 |
| CN107872110A (zh) * | 2016-09-24 | 2018-04-03 | 刘凯平 | 一种固定永磁体的夹具及装配方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL212080A (ja) * | 1956-11-09 | |||
| NL6910116A (ja) * | 1969-07-02 | 1971-01-05 | ||
| US4016510A (en) * | 1976-05-03 | 1977-04-05 | Motorola, Inc. | Broadband two-port isolator |
| JPH01198802A (ja) * | 1987-10-07 | 1989-08-10 | Murata Mfg Co Ltd | 非可逆回路素子 |
| TW246733B (ja) * | 1993-03-31 | 1995-05-01 | Tdk Electronics Co Ltd | |
| JP3196491B2 (ja) * | 1994-05-12 | 2001-08-06 | 株式会社村田製作所 | 非可逆回路素子 |
-
1996
- 1996-12-09 JP JP32841896A patent/JP3264194B2/ja not_active Expired - Lifetime
- 1996-12-12 DE DE69624320T patent/DE69624320T2/de not_active Expired - Lifetime
- 1996-12-12 NO NO19965340A patent/NO318656B1/no not_active IP Right Cessation
- 1996-12-12 EP EP96120007A patent/EP0779673B1/en not_active Expired - Lifetime
- 1996-12-13 KR KR1019960065370A patent/KR100232974B1/ko not_active IP Right Cessation
- 1996-12-13 US US08/766,019 patent/US5821830A/en not_active Expired - Lifetime
- 1996-12-13 CN CN96123234A patent/CN1130792C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0779673A1 (en) | 1997-06-18 |
| CN1130792C (zh) | 2003-12-10 |
| JPH09232818A (ja) | 1997-09-05 |
| DE69624320D1 (de) | 2002-11-21 |
| NO965340L (no) | 1997-06-16 |
| NO318656B1 (no) | 2005-04-25 |
| KR19980046940A (ko) | 1998-09-15 |
| NO965340D0 (no) | 1996-12-12 |
| EP0779673B1 (en) | 2002-10-16 |
| KR100232974B1 (ko) | 1999-12-01 |
| US5821830A (en) | 1998-10-13 |
| DE69624320T2 (de) | 2003-07-10 |
| CN1159663A (zh) | 1997-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3264194B2 (ja) | 非可逆回路素子 | |
| JP3348669B2 (ja) | 非可逆回路素子 | |
| JPH11234003A (ja) | 非可逆回路素子 | |
| JP4858542B2 (ja) | 非可逆回路素子 | |
| JP3885749B2 (ja) | ２ポート型非可逆回路素子、複合電子部品および通信装置 | |
| EP1309031B1 (en) | Nonreciprocal circuit device and communication apparatus | |
| WO2007046393A1 (ja) | 2ポートアイソレータ | |
| JP2006211548A (ja) | 非可逆回路素子、及びこの非可逆回路素子を使用した送受信モジュール | |
| JP3655583B2 (ja) | 非可逆回路素子 | |
| JPH10270911A (ja) | 非可逆回路素子及びその実装構造 | |
| JP3467840B2 (ja) | 非可逆回路素子 | |
| JP3939622B2 (ja) | 非可逆回路素子及びアイソレータ並びに非可逆回路素子の製造方法 | |
| US7859358B2 (en) | Non-reciprocal circuit device | |
| JP3663399B2 (ja) | 非可逆回路素子 | |
| JP4788713B2 (ja) | 非可逆回路素子、複合電子部品及び通信装置 | |
| US6888432B2 (en) | Laminated substrate, method of producing the same, nonreciprocal circuit element, and communication device | |
| JP2004350164A (ja) | 非可逆回路素子、非可逆回路素子の製造方法および通信装置 | |
| JP4636355B2 (ja) | 中心導体組立体およびこれを用いた非可逆回路素子 | |
| JP3673512B2 (ja) | 非可逆回路素子 | |
| JP2002135009A (ja) | 非可逆回路素子及び通信装置 | |
| JP4423583B2 (ja) | 非可逆回路素子 | |
| JP2012257161A (ja) | 電子部品モジュール | |
| JP2006222880A (ja) | 非可逆回路素子 | |
| JP2006020052A (ja) | ２ポートアイソレータ | |
| JPH03124103A (ja) | 非可逆回路素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011127 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131228 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |