JP3264194B2 - 非可逆回路素子 - Google Patents
非可逆回路素子Info
- Publication number
- JP3264194B2 JP3264194B2 JP32841896A JP32841896A JP3264194B2 JP 3264194 B2 JP3264194 B2 JP 3264194B2 JP 32841896 A JP32841896 A JP 32841896A JP 32841896 A JP32841896 A JP 32841896A JP 3264194 B2 JP3264194 B2 JP 3264194B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- electrodes
- output port
- ferrite
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910000859 α-Fe Inorganic materials 0.000 claims description 42
- 239000003990 capacitor Substances 0.000 claims description 29
- 239000012212 insulator Substances 0.000 claims description 7
- 238000003475 lamination Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 16
- 238000003780 insertion Methods 0.000 description 14
- 230000037431 insertion Effects 0.000 description 14
- 238000002955 isolation Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 238000002474 experimental method Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- 238000010030 laminating Methods 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
- H01P1/38—Circulators
- H01P1/383—Junction circulators, e.g. Y-circulators
- H01P1/387—Strip line circulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Non-Reversible Transmitting Devices (AREA)
- Amplifiers (AREA)
Description
周波部品として採用される非可逆回路素子,例えばアイ
ソレータ,サーキュレータの改善に関する。
ーキュレータは、減衰量が信号の伝送方向には極めて小
さく、逆方向には極めて大きい特性を有しており、自動
車電話,携帯電話等の送受信回路部等に採用されてい
る。図14は、一般的なサーキュレータの等価回路図を
示し、このサーキュレータ53は3本の中心電極50,
50,50を電気的絶縁状態でかつ互いに所定角度をな
すように交差させて配置し、該各中心電極50の一端の
各入出力ポートP1〜P3に整合用容量Cを接続すると
ともに、他端をアースに接続し、上記各中心電極50の
交差部分にフェライト51を当接させるととに直流磁界
を印加するように構成されている。なお、アイソレータ
は上記何れか1つの入出力ポートに終端抵抗を接続して
構成されている。
ライト51には、直流磁場の印加方向を軸として120
度回転対称形であることが要求される。これは120度
非回転対称形のフェライトを用いた場合には、各入出力
ポートP1〜P3間のバランスが崩れ特性が劣化するか
らである。この特性上の観点,フェライトの製造上の観
点,さらにサーキュレータの組み立て上の観点から、上
記フェライトには円板状のものが採用されている。
サーキュレータ,アイソレータにおいては、その用途か
らして部品の小型化,低価格化が要請されている。この
ような要請に応えるために、従来、図15及び図16に
示す構造のものがある。なお、図15,図16は下側か
ら見た分解斜視図である。この集中定数形サーキュレー
タ55は、磁気回路を構成する下ヨーク56,上ヨーク
57内に積層誘電体基板58を配設するとともにフェラ
イト59及び磁石60を配設した構造のものである。上
記誘電体基板58は、複数の誘電体シート61〜66を
積層して一体形成したもので、各誘電体シート61〜6
6にはそれぞれアース電極68,69、コンデンサ電極
70a〜70c、中心電極71a〜71cがパターン形
成されている。また図示最上層の誘電体シート61には
入出力ポート用端子電極P1〜P3,及びアース端子電
極72a〜72cが形成された帯状端子シート73,7
3が配設されている。ここで、アイソレータを構成する
場合は、図示最下層誘電体シート67に、アース電極7
5及び抵抗膜76がパターン形成された誘電体シート7
7を追加することとなる。上記サーキュレータ55は端
子電極P1〜P3を下にして回路基板上に実装される。
形成したり、あるいは中心電極とフェライトとを一体化
したりすることにより、高密度化と部品点数の低減を図
るようにしたものが提案されている(特願平4−125
630号、特願平4−208963号参照)。
は、図17に示すような2端子アイソレータが開示され
ている。この2端子アイソレータ80は、互いに電気的
絶縁状態で交差するように配置された第1,第2の中心
電極81,82をフェライト83に配置し、第1,第2
中心電極81,82の一端にそれぞれ第1,第2入出力
ポート84,85を接続するとともに、第1,第2中心
電極81,82の一端間を抵抗86で接続し、第1,第
2中心電極81,82の他端をアース87に接続し、第
1,第2中心電極81,82それぞれに整合容量88,
89を並列接続してなる中心電極部と、上記フェライト
83に直流磁界を印加するための磁気回路(図示せず)
とから構成されている。このような構成にすることによ
り、アイソレーション特性を広帯域にすることができる
旨が記載されている。
れの3端子構造の非可逆回路素子においても、その構造
上高密度化,部品点数の低減には限界があり、さらなる
小型化,低価格化の要請には応えられないという問題が
ある。例えば、上記従来のサーキュレータでは、各中心
電極用誘電体シートを形成したり,整合容量や端子電極
を形成するためのシート面積を確保したり、あるいは各
電極同士を接続するためのスルーホール電極を形成した
りする必要があることから、それだけ部品素子が大型化
するとともにコスト高になるという問題がある。
では、第1入出力ポート84と第2入出力ポート85の
電位がずれた場合、第1入出力ポート84から入力した
信号が、第1,第2中心電極81,82間を接続する抵
抗86で一部減衰されてインサーション・ロス特性が落
ちるという問題がある。即ち、非可逆回路素子では各入
出力ポート間を同電位にするのが理想的であるが、実際
には磁場の分布,各中心電極とフェライトの位置等種々
の要因で各入出力ポート間に電位差が生じ易く、入出力
ポート間を同電位にするには現状では困難である。
0では、アイソレーション特性は広帯域にできるもの
の、同一入出力ポートでのリターン・ロス特性が狭帯域
であるという問題がある。
入出力ポートP1におけるリターン・ロス特性を示す図
である。同図において、例えば減衰量が15dBのとき
の帯域は80MHz程度しかなく、このためアイソレー
タの入力側に接続した電子回路,電子部品の整合をとる
のが困難となる。ちなみに、上述の3端子アイソレータ
の場合は、減衰量が15dBのときの帯域は200MH
z程度を有している。
で、部品の高密度化,部品点数の低減を実現して小型
化,低価格化に対応できるとともに、インサーション・
ロス特性,及びリターン・ロス特性を改善できる非可逆
回路素子を提供することを目的としている。
に電気的絶縁状態で交差するように第1,第2の中心電
極をフェライトに配置し、第1,第2の中心電極の一端
にそれぞれ第1,第2入出力ポートを接続するととも
に、該第1,第2の中心電極の他端に1つの第3入出力
ポートを接続してなる中心電極部と、上記フェライトに
直流磁界を印加するための磁気回路とから構成し、上記
第1,第2入出力ポートと第3入出力ポートとの間に整
合用容量を接続したことを特徴とする非可逆回路素子で
ある。
れか1つの入出力ポートに終端抵抗を接続したことを特
徴としている。
記第1,第2入出力ポートの何れか1つをアースに接続
し、残りの入出力ポートと第3入出力ポートとの間に端
子インピーダンスに略等しい抵抗を並列接続したことを
特徴としている。
れかにおいて、上記中心電極部が、絶縁体シートと中心
電極とを、該中心電極が絶縁体シートを挟んで交互に位
置するよう積層してなる積層体により構成されているこ
とを特徴としている。
記積層体の外表面に、上記各中心電極に接続される各入
出力ポート電極が形成されていることを特徴としてい
る。
て、上記絶縁体シートがフェライトであることを特徴と
している。
過程を説明するためのサーキュレータを示す図であり、
図1〜図3はそれぞれサーキュレータの分解斜視図,等
価回路図である。なお、図1,2はサーキュレータを下
から見た図である。
ータであり、これは磁気回路を構成する磁性体金属から
なる箱状の上ヨーク2内に永久磁石3を配設し、該永久
磁石3の図示上部に中心電極部としての誘電体多層基板
4を配設するとともに円板状のフェライト5を配設し、
上記上ヨーク2に同じく磁性体金属からなるキャップ状
の下ヨーク6を装着して構成されており、上記永久磁石
3によりフェライト5に直流磁界を印加するようになっ
ている。
第1〜第4誘電体シート7〜10の上面に後述する所定
の電極を印刷,蒸着法によりパターン形成し、この各誘
電体シート7〜10を積層して圧着し、該積層体を一体
焼結して形成されたものである。また上記第1,第2誘
電体シート7,8の中央部には上記フェライト5が挿入
配置される大きさの挿入孔12,12が形成されてい
る。
状の端子用シート13,13が配置されており、各シー
ト13は上記積層体とともに一体焼結して形成されたも
のである。この各シート13には第1〜第3入出力ポー
ト電極P1〜P3が形成されている。この各ポート電極
P1〜P3は上記上ヨーク2,下ヨーク6に形成された
開口2a,6aから外方に露出しており、各ポート電極
P1〜P3は図示しない外部回路基板の電極ラインに表
面実装される。
続電極14が形成されており、該接続電極14は側面電
極17を介して第3入出力ポート電極P3に接続されて
いる。また第2誘電体シート8の図示上面には2つの接
続電極25,26が形成されており、各接続電極25,
26はそれぞれ第1誘電体シート7に形成された側面電
極18,19を介して上記残りの入出力ポート電極P
1,P2に接続されている。
面にはそれぞれ帯状の中心電極20,21が形成されて
いる。この2つの中心電極20,21は電気的絶縁状態
でかつ互いに90度の角度をなすよう交差させて配置さ
れている。この各中心電極20,21の一端20a,2
1aはそれぞれスルーホール電極22,23及び側面電
極18,19を介して上記入出力ポート電極P2,P1
に接続されている。また、上記各中心電極20,21の
他端20b,21bはそれぞれスルーホール電極24,
16及び接続電極14を介して入出力ポート電極P3に
接続されている。ここで、上記接続電極14は下ヨーク
6に接続されているが、図示しない外部回路基板に実装
する際には、外部回路基板の電極ラインに下ヨークは接
続しない。また、上記接続電極14を下ヨーク6に接続
しない場合には、接続電極14上にレジスト膜を形成す
ることとなる。このレジスト膜を設ける場合、上記第1
誘電体シート7と端子用シート13の間にもう一層誘電
体シートを設けてもよく、また他の方法により形成して
もよい。
イト5の非可逆性のために誘電起電力の位相がポートP
1からポートP2に伝搬する場合と、P2からP1に伝
搬する場合とで異なることを利用している。そして、こ
れらの位相の変化量の差は磁力,周波数,中心電極2
0,21の交差角によって変化する。従って、上記磁
力,中心電極の交差角を設定することにより設計する周
波数で位相の変化量の差を180度にすることが可能で
ある。
図3に基づいて説明する。第1入出力ポートP1から第
3入出力ポートP3に入力と等しい電流が流れることに
より、P3とP2との間に入力の大きさと略位相の等し
い電位が生じるとする。また、第2入出力ポートP2か
らP3に入力と等しい電流が流れる事により、P3とP
2との間に入力と大きさが略等しく位相が180度反転
した電位が生じるとする。
の電流は略全てP2に流れ込み、P3には電流が流れな
い。このとき、P1からP3に流れる電流により、P3
とP2との間に入力電力とほぼ同相の電位が生じる。ま
たP3からP2に流れる電流により、P1とP3との間
に略逆位相の電位が生じる。このため、P1とP2とは
同電位になり、P3の電位は常に0Vに近似する。従っ
て、P1に入力された信号はP3に伝送されることなく
P2に出力される。
2からの電流は略全てP3に流れ込み、P1には電流が
流れない。このとき,P2とP3との間の電位差はほと
んど生じないので、P2とP3とは略同電位になる。ま
たP2からP3に流れる電流により、P3とP1との間
に入力電力と略逆位相の電位が生じるため、P1の電位
は常に0Vに近似する。従って、P2に入力された信号
はP1に伝送されることなくP3に出力される。
極20,21を交差させて配置し、各中心電極20,2
1の一端にそれぞれ入出力ポートP1,P2を接続する
とともに、他端に残りの入出力ポートP3を接続したの
で、従来構造に比べて中心電極,コンデンサ容量,入出
力端子電極の削減が可能となる。その結果、中心電極を
形成していた誘電体シートを一層不要にでき、また、コ
ンデンサ電極,端子電極が1つ不要となる分だけシート
面積を小さくでき、さらにはそれに対応するスルーホー
ル電極の加工数を低減できることから、上述の小型化,
低価格化の要請に対応できる。
たので、フェライト形状が直流磁界印加方向を軸として
180度回転対称の形状で良いことから、非可逆特性を
劣化させることなく、例えばフェライト形状を立方体等
の任意に設計でき、ひいては部品コストを低減できる。
るために行った実験について説明する。本実験は、表
1,図4に示すように、本成立過程に係るサーキュレー
タを作成し、これのインサーション・ロス特性,及びア
イソレーション特性を測定した。表1は、上記サーキュ
レータの各構成部品の寸法,大きさ及び実験条件を示
す。
ェライト32を配置し、該フェライト32の上面に2本
の銅リボンからなる中心電極33,34を絶縁テープ3
7を介在させて90度の交差角をなすよう配置し、他端
を銅板31に接続して構成されており、該サーキュレー
タ30の等価回路は図3と同様である。上記フェライト
32への外部磁界Hexは電磁石により印加した。ま
た、本実験はポートP1とポートP3との間の通過特性
を測定して行った。この時、中心電極34をポートP
1、銅板31をポートP3として測定している。
ション・ロス特性,アイソレーション特性の測定結果を
示す特性図である。同図からも明らかなように、信号の
通過損失特性を示すインサーション・ロス特性,及び逆
方向減衰特性を示すアイソレーション特性の両方とも満
足できる値が得られていることがわかる。即ち、上述の
動作で説明したように、各入出力ポート間を略同電位と
することができ、従来の2端子アイソレータでは困難で
あったインサーション・ロス特性の劣化を解消できる。
に基づいて説明する。図6,図7は、請求項1,4,5
の発明の一実施形態によるサーキュレータを説明するた
めの図であり、図中、図2と同一符号は同一又は相当部
分を示す。本サーキュレータの基本的構造は図1,図2
と同一であることから、異なる部分についてのみ説明す
る。
電体基板4xは、厚さ50μm 程度の第1〜第5誘電体
シート7x〜11xの上面に所定の電極を印刷,蒸着法
によりパターン形成し、この各誘電体シート7x〜11
xを積層して圧着するとともに、端子用シート13,1
3を積層圧着し、これを一体焼結して形成されたもので
あり、上述のサーキュレータ1と略同様である。
図示上面にはそれぞれコンデンサ電極14,15が形成
されており、該各コンデンサ電極14,15はスルーホ
ール電極16・・,側面電極17を介して第3入出力ポ
ート電極P3に接続されている。また第2誘電体シート
8xの図示上面には挿入孔12を囲むように2つのコン
デンサ電極C1,C2が形成されており、各コンデンサ
電極C1,C2はそれぞれ側面電極18,19を介して
上記残りの入出力ポート電極P1,P2に接続されてい
る。上記コンデンサ電極14とC1,C2間,及びコン
デンサ電極15とC1,C2間でそれぞれ容量が生じ
る。
xの表面にはそれぞれ帯状の中心電極20,21が形成
されている。この2つの中心電極20,21は電気的絶
縁状態でかつ互いに90度の角度をなすよう交差させて
配置されている。この各中心電極20,21の一端20
a,21aはそれぞれスルーホール電極22,23を介
して上記入出力ポート電極P2,P1に接続されてい
る。また、上記各中心電極20,21の他端20b,2
1bはそれぞれスルーホール電極24,16を介して1
つの入出力ポート電極P3に接続されている。上記各中
心電極20,21の一端20a,21aと他端21b,
20bとの間には上記コンデンサ電極C2,C1が接続
されている。
は、上述のサーキュレータと同様に、磁力,中心電極の
交差角を設定することにより設計する周波数で位相の変
化量の差を180度にすることが可能である。
1入出力ポートP1と第3入出力ポートP3間及び第2
入出力ポートP2と第3入出力ポートP3間に並列に整
合用容量C1,C2を付加したので、これによりサーキ
ュレータとこれに接続される電子回路,電子部品とを設
計するうえでの周波数の整合をとることができる。
レータと同様に従来構造に比べて中心電極,コンデンサ
容量,入出力端子電極の削減が可能となる。なお、本実
施形態では、コンデンサ電極を形成する誘電体シートの
追加分、積層誘電体基板が高くなるが厚さ50μm 程度
であるため、サーキュレータ自体の高さはそれほど高く
ならない。
極を形成したが、上記同様に複数のフェライトシートを
積層してなるフェライト内部に形成してもよい。このよ
うに構成した場合にも、上記同様に、さらに小型化,低
価格化に対応できる。また、上記フェライトシートは中
心電極を形成するシートのみに用いてもよく、コンデン
サ電極を形成するシートにのみ用いてもよい、あるいは
フェライトシートと誘電体シートとを組み合わせてもよ
い。
中心電極を形成し、これにフェライトを当接させたが、
本発明では、中心電極をフェライト内部に形成してもよ
い。これは、複数枚のフェライトシートを成形し、この
2枚のシートにそれぞれ中心電極をパターン形成すると
ともに、各フェライトシートを積層圧着して積層体を構
成する。このようにしたのが請求項6の発明である。
化,低価格化に対応できる。また、フェライト形状を任
意に設定できることから、上記フェライトシートを母シ
ートから打ち抜く場合の取り個数を増大でき、この点か
らも歩留まりを向上して低価格化に貢献できる。さら
に、上述の誘電体シート7,8にフェライト5を挿入す
るための挿入穴12を不要にでき、加工コストを低減で
きる。
った実験について説明する。本実験は、表2,図8に示
すように、本発明に係るサーキュレータを作成し、これ
のインサーション・ロス特性,及びアイソレーション特
性を測定した。表2は、上記サーキュレータの各構成部
品の寸法,大きさ及び実験条件を示す。
フェライト32を配置し、該フェライト32の上面に2
本の銅リボンからなる中心電極33,34を絶縁テープ
37を介在させて90度の交差角をなすよう配置し、各
中心電極33の一端にチップコンデンサ35,36を接
続するとともに、他端を銅板31に接続して構成されて
おり、該サーキュレータ30の等価回路は図7と同様で
ある。上記フェライト32への外部磁界Hexは電磁石
により印加した。また、本実験はポートP1とポートP
3との間の通過特性を測定して行った。この時、中心電
極34をポートP1、銅板31をポートP3として測定
している。
ション・ロス特性,アイソレーション特性の測定結果を
示す特性図である。同図からも明らかなように、信号の
通過損失特性を示すインサーション・ロス特性,及び逆
方向減衰特性を示すアイソレーション特性の両方とも満
足できる値が得られていることがわかる。
よるアイソレータを説明するための図であり、図中、図
2,6と同一符号は同一又は相当部分を示す。本アイソ
レータの基本的構造は図2,6と同一であることから、
異なる部分についてのみ説明する。
は、1つの入出力ポートP3に終端抵抗膜41を接続し
て構成されており、この終端抵抗膜41は第5誘電体シ
ート11の下部に配設された第6誘電体シート42に形
成されている。上記終端抵抗膜41の一端側41aはス
ルーホール電極43a・・及び側面電極43bを介して
GND電極44に接続されており、他端側41bは各中
心電極20,21の他端側20b,21b及びコンデン
サ電極15,14を介して入出力ポートP3に接続され
ている。ここで、本実施形態では、図7に示すサーキュ
レータの入出力ポートP3に抵抗を付加して構成したも
のであるが、外部回路との整合が取れれば整合容量は必
要ではないため、例えば、図3に示すように、サーキュ
レータの入出力ポートP3に抵抗を付加した構成として
もよい。
1を配置するとともに、1つの入出力ポートP3に終端
抵抗41を接続したので、従来のアイソレータに比べて
中心電極,コンデンサ容量,入出力端子電極の削減が可
能となり、小型化,低価格化の要請に対応でき、上記実
施形態と同様の効果が得られる。
較すると、本実施形態では入出力ポートP1には抵抗が
接続されていないため、入出力ポートP1と入出力ポー
トP2との間に電位差が生じていても抵抗での損失が生
じることはない。したがって、インサーション・ロス特
性が落ちるという問題を解消でき、この点での特性の向
上が可能となる。
よるアイソレータを説明するための図であり、図中、図
7と同一符号は同一又は相当部分を示す。本アイソレー
タの基本的回路構成は図7と同一であることから、異な
る部分についてのみ説明する。
トP2をアースに接続し、残りの入出力ポートP1,P
3間に端子インピーダンスに略等しい値の抵抗Rを並列
接続して構成されている。ここで、ポートP2,3間に
上記同様の抵抗を並列接続し、ポートP1をアースに接
続してもよく、またポートP1,P2間に上記同様の抵
抗を並列接続し、ポートP3をアースに接続してもよ
い。
に基づいて説明する。信号がP1から入力された場合、
P1からの電流は抵抗Rを経由してP3に流れ込む。こ
のとき、P1からP3に中心電極21,20を経由して
電流が流れないので、P2とP3との間に誘導起電力が
生じない。このため、P2とP3とはほぼ同電位とな
り、P3の電位は常に0Vに近似する。従って、P1と
P3との電位差はP1とアースとの電位差とほぼ等しく
なるので、P1に入力された信号は抵抗Rで吸収され
る。
キュレータは信号がP3から入力された場合、P1とP
3とは常にほぼ同電位であり、P2の電位は常に0Vに
近似する。このため、P1とP3との間に抵抗を接続し
たとしても該抵抗の両端は常にほぼ同電位であることか
ら、抵抗に電流が流れる量は微小である。またP2をア
ースとショートさせても、あるいはさせなくてもその電
位は常に0Vに近似する。このため、通過特性は上述の
実施形態とほぼ同じになり、P3に入力された信号はP
1に出力される。このような動作は、他のポートの組み
合わせの場合にも同様である。
1,P3間に抵抗Rを並列接続したので、従来のアイソ
レータに比べて中心電極,コンデンサ容量,入出力端子
電極の削減が可能となり、小型化,低価格化の要請に対
応でき、上記実施形態と同様の効果が得られる。また上
述したアイソレータと比べてGND電極を不要にできる
ので、その分だけコストを低減できる。
イソレータ45のインサーション・ロス特性及びアイソ
レーション特性の測定結果を示す。この測定はポートP
1,P3間に50Ωの抵抗を並列接続し、ポートP2を
アースでショートさせて行った。同図からも明らかなよ
うに、両特性とも満足できる結果が得られていることが
わかる。
ン・ロス特性の測定結果を示す。同図からも明らかなよ
うに、減衰量が15dBのときの帯域幅は220MHz
となっており、従来公報の2端子アイソレータの80M
Hzに比べてリターン・ロス特性を広帯域化できること
がわかる。
逆回路素子によれば、互いに交差する2本の中心電極を
フェライトの主面,又は内部に配置し、第1,第2の中
心電極の一端にそれぞれ第1,第2入出力ポートを接続
するとともに、他端に1つの第3入出力ポートを接続
し、第1,第2入出力ポートと第3入出力ポートとの間
に容量を接続してなる整合用回路を付加したので、中心
電極,コンデンサ容量,入出力端子電極の削減が可能と
なり、小型化,低価格化を実現できる効果があり、また
外部回路との整合を容易に取ることができる効果があ
る。
出力ポートに終端抵抗を接続したので、アイソレータを
構成する場合の小型化,低価格化に貢献できる効果があ
る。また入出力ポート間の電位差をなくすことができ、
インサーション・ロス特性の劣化を回避できる効果が得
られる。
出力ポートをアースに接続し、残りの2つの入出力ポー
ト間に該ポートのインピーダンスに略等しい抵抗を並列
接続したので、アイソレータを構成する場合の小形化,
低価格化に貢献できる効果があるとともに、リターン・
ロス特性を広帯域にできる効果がある。
体シートと中心電極とを交互に位置するよう積層したの
で、高密度化を実現してさらなる小型化に貢献できる効
果がある。
入出力ポート電極を形成して構成したので、さらに高密
度化を実現して小型化できる効果がある。
フェライトで構成したので、部品をさらに高密度化で
き、さらなる小型化,低価格化に対応できる効果があ
る。
サーキュレータの分解斜視図である。
である。
成したサーキュレータの斜視図である。
る。
ーキュレータを説明するための分解斜視である。
サーキュレータの斜視図である。
る。
ータを説明するための分解斜視である。
ータを説明するための等価回路図である。
る。
ス特性図である。
である。
性図である。
路素子) 4x 誘電体基板(中心電極部) 5 フェライト 20,21 第2,第1中心電極 40,45 アイソレータ(非可逆回路
素子) 41,R 抵抗 P1〜P3 第1〜第3入出力ポート C1,C2 コンデンサ電極(整合用回
路)
Claims (6)
- 【請求項1】 互いに電気的絶縁状態で交差するように
第1,第2の中心電極をフェライトに配置し、第1,第
2の中心電極の一端にそれぞれ第1,第2入出力ポート
を接続するとともに、該第1,第2の中心電極の他端に
1つの第3入出力ポートを接続してなる中心電極部と、
上記フェライトに直流磁界を印加するための磁気回路と
から構成し、上記第1,第2入出力ポートと第3入出力
ポートとの間に整合用容量を接続したことを特徴とする
非可逆回路素子。 - 【請求項2】 請求項1において、何れか1つの入出力
ポートに終端抵抗を接続したことを特徴とする非可逆回
路素子。 - 【請求項3】 請求項1において、上記第1,第2入出
力ポートの何れか1つをアースに接続し、残りの入出力
ポートと第3入出力ポートとの間に端子インピーダンス
に略等しい抵抗を並列接続したことを特徴とする非可逆
回路素子。 - 【請求項4】 請求項1ないし3の何れかにおいて、上
記中心電極部が、絶縁体シートと中心電極とを、該中心
電極が絶縁体シートを挟んで交互に位置するよう積層し
てなる積層体であることを特徴とする非可逆回路素子。 - 【請求項5】 請求項4において、上記積層体の外表面
に、上記各中心電極に接続される各入出力ポート電極が
形成されていることを特徴とする非可逆回路素子。 - 【請求項6】 請求項4又は5において、上記絶縁体シ
ートがフェライトであることを特徴とする非可逆回路素
子。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32841896A JP3264194B2 (ja) | 1995-12-13 | 1996-12-09 | 非可逆回路素子 |
EP96120007A EP0779673B1 (en) | 1995-12-13 | 1996-12-12 | Non-reciprocal circuit element |
DE69624320T DE69624320T2 (de) | 1995-12-13 | 1996-12-12 | Nichtreziprokes Schaltungselement |
NO19965340A NO318656B1 (no) | 1995-12-13 | 1996-12-12 | Kretselement med ikke-resiprok overforingsfunksjon |
US08/766,019 US5821830A (en) | 1995-12-13 | 1996-12-13 | Non-reciprocal circuit element |
KR1019960065370A KR100232974B1 (ko) | 1995-12-13 | 1996-12-13 | 비가역 회로소자 |
CN96123234A CN1130792C (zh) | 1995-12-13 | 1996-12-13 | 非互易电路元件 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32483495 | 1995-12-13 | ||
JP7-324834 | 1995-12-13 | ||
JP32908095 | 1995-12-18 | ||
JP7-329080 | 1995-12-18 | ||
JP32841896A JP3264194B2 (ja) | 1995-12-13 | 1996-12-09 | 非可逆回路素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09232818A JPH09232818A (ja) | 1997-09-05 |
JP3264194B2 true JP3264194B2 (ja) | 2002-03-11 |
Family
ID=27340077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32841896A Expired - Lifetime JP3264194B2 (ja) | 1995-12-13 | 1996-12-09 | 非可逆回路素子 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5821830A (ja) |
EP (1) | EP0779673B1 (ja) |
JP (1) | JP3264194B2 (ja) |
KR (1) | KR100232974B1 (ja) |
CN (1) | CN1130792C (ja) |
DE (1) | DE69624320T2 (ja) |
NO (1) | NO318656B1 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6935002B1 (en) | 1997-10-13 | 2005-08-30 | Murata Manufacturing Co., Ltd. | Method of manufacturing a nonreciprocal circuit device |
JP3646532B2 (ja) * | 1997-10-13 | 2005-05-11 | 株式会社村田製作所 | 非可逆回路素子 |
JP3348669B2 (ja) * | 1998-03-30 | 2002-11-20 | 株式会社村田製作所 | 非可逆回路素子 |
KR100314625B1 (ko) * | 1998-12-21 | 2001-11-30 | 이형도 | 비가역 회로소자 |
JP3412593B2 (ja) * | 2000-02-25 | 2003-06-03 | 株式会社村田製作所 | 非可逆回路素子および高周波回路装置 |
JP3840957B2 (ja) * | 2001-01-24 | 2006-11-01 | 株式会社村田製作所 | 非可逆回路素子及び通信装置 |
EP1246292A3 (en) * | 2001-03-30 | 2003-12-10 | Hitachi Metals, Ltd. | Two-port isolator and method for evaluating it |
US6900704B2 (en) | 2002-06-27 | 2005-05-31 | Murata Manufacturing Co., Ltd. | Two-port isolator and communication device |
US6965276B2 (en) | 2002-07-04 | 2005-11-15 | Murata Manufacturing Co., Ltd. | Two port type isolator and communication device |
JP3885749B2 (ja) * | 2003-03-18 | 2007-02-28 | 株式会社村田製作所 | 2ポート型非可逆回路素子、複合電子部品および通信装置 |
JP3858853B2 (ja) | 2003-06-24 | 2006-12-20 | 株式会社村田製作所 | 2ポート型アイソレータ及び通信装置 |
JP3979402B2 (ja) * | 2003-09-04 | 2007-09-19 | 株式会社村田製作所 | 2ポート型アイソレータ、その特性調整方法および通信装置 |
JP2006050543A (ja) | 2004-07-07 | 2006-02-16 | Hitachi Metals Ltd | 非可逆回路素子 |
JP4507190B2 (ja) * | 2005-03-07 | 2010-07-21 | 日立金属株式会社 | 3巻線型非可逆素子 |
US20090219106A1 (en) * | 2005-10-18 | 2009-09-03 | Hitachi Metals, Ltd | Two-port isolator |
EP1942550B1 (en) * | 2005-10-28 | 2012-12-12 | Hitachi Metals, Ltd. | Irreversible circuit element |
WO2009128534A1 (ja) | 2008-04-18 | 2009-10-22 | 日立金属株式会社 | 非可逆回路及び非可逆回路素子、並びにそれらに用いる中心導体組立体 |
US8130054B1 (en) | 2008-10-14 | 2012-03-06 | Rf Micro Devices, Inc. | Frequency-adjustable radio frequency isolator circuitry |
JP2012105050A (ja) * | 2010-11-10 | 2012-05-31 | Murata Mfg Co Ltd | 非可逆回路素子 |
JP5790787B2 (ja) | 2011-12-20 | 2015-10-07 | 株式会社村田製作所 | 非可逆回路素子及び送受信装置 |
WO2015111490A1 (ja) * | 2014-01-27 | 2015-07-30 | 株式会社村田製作所 | 非可逆回路素子 |
CN107872110A (zh) * | 2016-09-24 | 2018-04-03 | 刘凯平 | 一种固定永磁体的夹具及装配方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL212080A (ja) * | 1956-11-09 | |||
NL6910116A (ja) * | 1969-07-02 | 1971-01-05 | ||
US4016510A (en) * | 1976-05-03 | 1977-04-05 | Motorola, Inc. | Broadband two-port isolator |
JPH01198802A (ja) * | 1987-10-07 | 1989-08-10 | Murata Mfg Co Ltd | 非可逆回路素子 |
TW246733B (ja) * | 1993-03-31 | 1995-05-01 | Tdk Electronics Co Ltd | |
JP3196491B2 (ja) * | 1994-05-12 | 2001-08-06 | 株式会社村田製作所 | 非可逆回路素子 |
-
1996
- 1996-12-09 JP JP32841896A patent/JP3264194B2/ja not_active Expired - Lifetime
- 1996-12-12 DE DE69624320T patent/DE69624320T2/de not_active Expired - Lifetime
- 1996-12-12 NO NO19965340A patent/NO318656B1/no not_active IP Right Cessation
- 1996-12-12 EP EP96120007A patent/EP0779673B1/en not_active Expired - Lifetime
- 1996-12-13 KR KR1019960065370A patent/KR100232974B1/ko not_active IP Right Cessation
- 1996-12-13 US US08/766,019 patent/US5821830A/en not_active Expired - Lifetime
- 1996-12-13 CN CN96123234A patent/CN1130792C/zh not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0779673A1 (en) | 1997-06-18 |
CN1130792C (zh) | 2003-12-10 |
JPH09232818A (ja) | 1997-09-05 |
DE69624320D1 (de) | 2002-11-21 |
NO965340L (no) | 1997-06-16 |
NO318656B1 (no) | 2005-04-25 |
KR19980046940A (ko) | 1998-09-15 |
NO965340D0 (no) | 1996-12-12 |
EP0779673B1 (en) | 2002-10-16 |
KR100232974B1 (ko) | 1999-12-01 |
US5821830A (en) | 1998-10-13 |
DE69624320T2 (de) | 2003-07-10 |
CN1159663A (zh) | 1997-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3264194B2 (ja) | 非可逆回路素子 | |
JP3348669B2 (ja) | 非可逆回路素子 | |
JPH11234003A (ja) | 非可逆回路素子 | |
JP4858542B2 (ja) | 非可逆回路素子 | |
JP3885749B2 (ja) | 2ポート型非可逆回路素子、複合電子部品および通信装置 | |
EP1309031B1 (en) | Nonreciprocal circuit device and communication apparatus | |
WO2007046393A1 (ja) | 2ポートアイソレータ | |
JP2006211548A (ja) | 非可逆回路素子、及びこの非可逆回路素子を使用した送受信モジュール | |
JP3655583B2 (ja) | 非可逆回路素子 | |
JPH10270911A (ja) | 非可逆回路素子及びその実装構造 | |
JP3467840B2 (ja) | 非可逆回路素子 | |
JP3939622B2 (ja) | 非可逆回路素子及びアイソレータ並びに非可逆回路素子の製造方法 | |
US7859358B2 (en) | Non-reciprocal circuit device | |
JP3663399B2 (ja) | 非可逆回路素子 | |
JP4788713B2 (ja) | 非可逆回路素子、複合電子部品及び通信装置 | |
US6888432B2 (en) | Laminated substrate, method of producing the same, nonreciprocal circuit element, and communication device | |
JP2004350164A (ja) | 非可逆回路素子、非可逆回路素子の製造方法および通信装置 | |
JP4636355B2 (ja) | 中心導体組立体およびこれを用いた非可逆回路素子 | |
JP3673512B2 (ja) | 非可逆回路素子 | |
JP2002135009A (ja) | 非可逆回路素子及び通信装置 | |
JP4423583B2 (ja) | 非可逆回路素子 | |
JP2012257161A (ja) | 電子部品モジュール | |
JP2006222880A (ja) | 非可逆回路素子 | |
JP2006020052A (ja) | 2ポートアイソレータ | |
JPH03124103A (ja) | 非可逆回路素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011127 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071228 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081228 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081228 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091228 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131228 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |