JP3258022B2 - 可変サイズデータ配列のためのデータ・フレーム・フォーマット - Google Patents
可変サイズデータ配列のためのデータ・フレーム・フォーマットInfo
- Publication number
- JP3258022B2 JP3258022B2 JP51807195A JP51807195A JP3258022B2 JP 3258022 B2 JP3258022 B2 JP 3258022B2 JP 51807195 A JP51807195 A JP 51807195A JP 51807195 A JP51807195 A JP 51807195A JP 3258022 B2 JP3258022 B2 JP 3258022B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame
- byte
- receiver
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/20—Conversion to or from representation by pulses the pulses having more than three levels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
- H04L1/0003—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate by switching between different modulation schemes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0023—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the signalling
- H04L1/0025—Transmission of mode-switching indication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/24—Systems for the transmission of television signals using pulse code modulation
- H04N7/52—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal
- H04N7/54—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal the signals being synchronous
- H04N7/56—Synchronising systems therefor
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multimedia (AREA)
- Quality & Reliability (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】 本発明は全体としてデジタル伝送システムに関するも
のであり、特に、記号−バイト変換、インタリーブおよ
び前方誤り訂正などの受信器動作を容易にするために選
択したデータフレーム構造および回路装置と、伝送シス
テムの容量を増大させるために伝送環境の信号対ノイズ
比（S/N比）に関連させられるデータ伝送速度とを有す
る、デジタルデータ伝送システムに関するものである。
のであり、特に、記号−バイト変換、インタリーブおよ
び前方誤り訂正などの受信器動作を容易にするために選
択したデータフレーム構造および回路装置と、伝送シス
テムの容量を増大させるために伝送環境の信号対ノイズ
比（S/N比）に関連させられるデータ伝送速度とを有す
る、デジタルデータ伝送システムに関するものである。
米国特許第5,087,975号は、標準の6MHzテレビジョン
・チャネルによってテレビジョン信号を連続するＭ個の
レベルの記号の形で伝送するための残留側帯波（VSB）
システムを開示している。テレビジョン信号は、たとえ
ば、１つまたは２つの圧縮された高帯域HDTV信号または
いくつかの圧縮されたNTSC信号を含むことがある。記号
を特徴づけるレベルＭの数は状況に応じて変更できる
が、記号の繰り返し率は、684H（約10.76Megasymols/se
c）などのように、固定することが好ましい。ここに、
ＨはNTSC水平走査周波数である。特定の任意の状況で用
いる記号レベルの数は、主として、伝送媒体を特徴づけ
るS/N比の関数であり、S/N比が低い状況で使用する記号
レベルの数は少ない。24、16、８、４、２の記号レベル
を取り扱える性能によって、ほとんどのシステムにおけ
る諸条件を満たす適切な融通性が得られる。Ｍの値が小
さいとS/N比性能が向上するが、その代わり伝送ビット
速度が低下するという犠牲を払うことになる。たとえ
ば、繰り返し率が10.76M symol/secであると仮定する
と、２レベルのVSB信号（記号当り１ビット）は伝送ビ
ット速度が10.76Megabits/secであり、４レベルのVSB信
号（記号当り２ット）は伝送ビット速度が21.52Megabit
s/secである、等々、伝送ビット速度が約48.43Megabits
/secである24レベルのVSB信号に至る。
・チャネルによってテレビジョン信号を連続するＭ個の
レベルの記号の形で伝送するための残留側帯波（VSB）
システムを開示している。テレビジョン信号は、たとえ
ば、１つまたは２つの圧縮された高帯域HDTV信号または
いくつかの圧縮されたNTSC信号を含むことがある。記号
を特徴づけるレベルＭの数は状況に応じて変更できる
が、記号の繰り返し率は、684H（約10.76Megasymols/se
c）などのように、固定することが好ましい。ここに、
ＨはNTSC水平走査周波数である。特定の任意の状況で用
いる記号レベルの数は、主として、伝送媒体を特徴づけ
るS/N比の関数であり、S/N比が低い状況で使用する記号
レベルの数は少ない。24、16、８、４、２の記号レベル
を取り扱える性能によって、ほとんどのシステムにおけ
る諸条件を満たす適切な融通性が得られる。Ｍの値が小
さいとS/N比性能が向上するが、その代わり伝送ビット
速度が低下するという犠牲を払うことになる。たとえ
ば、繰り返し率が10.76M symol/secであると仮定する
と、２レベルのVSB信号（記号当り１ビット）は伝送ビ
ット速度が10.76Megabits/secであり、４レベルのVSB信
号（記号当り２ット）は伝送ビット速度が21.52Megabit
s/secである、等々、伝送ビット速度が約48.43Megabits
/secである24レベルのVSB信号に至る。
一般に、ケーブルテレビジョンシステムのS/N比性能
は、信号（チャネル）周波数が高くなるにつれて低下す
ることが知られている。Ｍレベル伝送システムの前記属
性、すなわち、Ｍが小さくなるにつれて改善されるS/N
比性能、を本発明の１つの態様で用いて、CATV配給シス
テムのより高い周波数チャネルにおけるS/N比低下を補
償する。すなわち、本発明のこの態様によれば、Ｍのよ
り大きい値を用いてより低い周波数のチャネルを伝送
し、Ｍのより小さい値を用いてより高い周波数のチャネ
ルを伝送する、VSB伝送をCATVシステムで行う。それに
よってより高い周波数のチャネルのビット伝送速度が低
下するが、受信した信号は低い周波数のチャネルのS/N
比に匹敵するS/N比で再生できる。
は、信号（チャネル）周波数が高くなるにつれて低下す
ることが知られている。Ｍレベル伝送システムの前記属
性、すなわち、Ｍが小さくなるにつれて改善されるS/N
比性能、を本発明の１つの態様で用いて、CATV配給シス
テムのより高い周波数チャネルにおけるS/N比低下を補
償する。すなわち、本発明のこの態様によれば、Ｍのよ
り大きい値を用いてより低い周波数のチャネルを伝送
し、Ｍのより小さい値を用いてより高い周波数のチャネ
ルを伝送する、VSB伝送をCATVシステムで行う。それに
よってより高い周波数のチャネルのビット伝送速度が低
下するが、受信した信号は低い周波数のチャネルのS/N
比に匹敵するS/N比で再生できる。
更に、本発明の他の態様によれば、システム効率、と
くにデータのインタリーブ解除、信号−バイト変換およ
び前方誤り訂正などの受信器動作に関連するシステム効
率を、伝送される信号の可変ＭレベルVSBキャラクタの
制約内で、それらの動作を容易にするデータフレーム構
造を選択することによって、非常に高くできる。
くにデータのインタリーブ解除、信号−バイト変換およ
び前方誤り訂正などの受信器動作に関連するシステム効
率を、伝送される信号の可変ＭレベルVSBキャラクタの
制約内で、それらの動作を容易にするデータフレーム構
造を選択することによって、非常に高くできる。
したがって、本発明の主な目的はデジタルデータ伝送
のための新規なデータフォーマットを得ることである。
のための新規なデータフォーマットを得ることである。
本発明の別の目的は、可変データ配列を有するデジタ
ル情報の伝送に有用である新規なデータフレーム構造を
得ることである。
ル情報の伝送に有用である新規なデータフレーム構造を
得ることである。
本発明のこれらおよびその他の目的及び効果は、図面
を参照して下記の説明を読むと明らかになるであろう。
を参照して下記の説明を読むと明らかになるであろう。
第１図は本発明の新規なデータフレーム構造を示す。
第２図はデータ配列のサイズと本発明の他のパラメー
タとの関係を示す図表である。
タとの関係を示す図表である。
第３図は本発明の送信器の簡略にしたブロック図であ
る。
る。
第３図Ａは第３図の送信器におけるバイト−記号変換
器の実現を示す図表である。
器の実現を示す図表である。
第３図Ｂはケーブル設備におけるS/N比の周波数によ
る変動と、ケーブル設備の動作を最適にするためのVSB
モードの割当てとを示す図表である。
る変動と、ケーブル設備の動作を最適にするためのVSB
モードの割当てとを示す図表である。
第４図は本発明に従って構成された受信器の簡略にし
た線図である。
た線図である。
第５図は第４図の受信器のデータプロセッサ部を示す
より詳細な図である。
より詳細な図である。
第６図は第５図のデータプロセッサの記号−バイト変
換器を示すより詳細な図である。
換器を示すより詳細な図である。
第７図はくりこみインタリーブされているデータ流の
インタリーブを解除するための簡単な直線メモリアレイ
の例の線図である。
インタリーブを解除するための簡単な直線メモリアレイ
の例の線図である。
第８図は第７図に示すようなメモリアレイなどのメモ
リアレイのためのメモリアドレスを発生するための一般
化した回路である。
リアレイのためのメモリアドレスを発生するための一般
化した回路である。
第９図は本発明の実際の実施例に使用するために適当
なROMのメモリアレイである。
なROMのメモリアレイである。
第10図は第９図のROMのための変換回路である。
本発明の新規なデータフレームの構造を第１図に示
す。データフレーム・フォーマットが本発明の主題であ
る。参照番号10で全体的に示す、データフレームはDS0
〜DS312として示す313個のデータセグメントDSを有す
る。各データセグメントは、データのためにＳ個の記号
を含み、かつデータセグメント同期キャラクタを定める
Ｐ個の記号を含む。ここに、Ｓは好適な実施例では832
に等しく、Ｐは好適な実施例では４に等しい。各データ
セグメントの同期キャラクタ11は４つの２レベル記号を
有する。それらの記号は出願番号894,388号である係続
中の出願に開示されている形式をとることが好ましい。
第１のデータセグメントDS0は２レベル記号だけを有す
る。それらの２レベル記号は疑似ランダム順序フレーム
同期化コードと、データフレームの残りの312個のデー
タセグメントのデータフィールドの記号のレベルＭ（た
とえば、24、16、８、４または２）とを識別する、８記
号VSBモード、または制御、信号とを含む。８ビットVSB
モード制御バイトの初めの３ビットはVSBモードを識別
し、残りの５ビットはパリティビットを構成する。それ
らのパリティビットは誤り決のために受信器で使用でき
る。前記CATV配給システムでは、たとえば、VSBモード
信号が低周波チャネルに対する比較的大きいＭを識別
し、より高い周波数のチャネルに対するより小さいＭを
識別する。地上波放送環境では、VSBモードはＭ＝２、
４または８が最も可能性がある。
す。データフレーム・フォーマットが本発明の主題であ
る。参照番号10で全体的に示す、データフレームはDS0
〜DS312として示す313個のデータセグメントDSを有す
る。各データセグメントは、データのためにＳ個の記号
を含み、かつデータセグメント同期キャラクタを定める
Ｐ個の記号を含む。ここに、Ｓは好適な実施例では832
に等しく、Ｐは好適な実施例では４に等しい。各データ
セグメントの同期キャラクタ11は４つの２レベル記号を
有する。それらの記号は出願番号894,388号である係続
中の出願に開示されている形式をとることが好ましい。
第１のデータセグメントDS0は２レベル記号だけを有す
る。それらの２レベル記号は疑似ランダム順序フレーム
同期化コードと、データフレームの残りの312個のデー
タセグメントのデータフィールドの記号のレベルＭ（た
とえば、24、16、８、４または２）とを識別する、８記
号VSBモード、または制御、信号とを含む。８ビットVSB
モード制御バイトの初めの３ビットはVSBモードを識別
し、残りの５ビットはパリティビットを構成する。それ
らのパリティビットは誤り決のために受信器で使用でき
る。前記CATV配給システムでは、たとえば、VSBモード
信号が低周波チャネルに対する比較的大きいＭを識別
し、より高い周波数のチャネルに対するより小さいＭを
識別する。地上波放送環境では、VSBモードはＭ＝２、
４または８が最も可能性がある。
第２図の表を参照して、データセグメントDS1〜DS312
の各データ記号が4.5ビット（Ｍ＝24）、４ビット（Ｍ
＝16）、３ビット（Ｍ＝８）、２ビット（Ｍ＝４）また
は１ビット（Ｍ＝２）を表す。フレーム当り固定した数
のデータバイトの数は図示のように変化する。すなわ
ち、各フレームはVSBモードＭ＝24に対して146,016デー
タバイトを有し、Ｍ＝16に対して129,792データバイト
を有し、Ｍ＝８に対して97,344データバイトを有し、Ｍ
＝４に対して64,896データバイトを有し、Ｍ＝２に対し
て32,448データバイトを有する。しかし、フレーム当り
のデータバイトの数はVSBモードＭに応じて変化するも
のの、Ｍの任意の特定の値（24、16、８、４または２）
に対して、各フレームにおいて整数のバイト（an integ
ral number of bytes）が与えられることが観察され
る。フレーム10の構造のこの特徴が受信機の設計を大幅
に簡単にして、VSBモード（すなわち、24、16、８、４
または２レベルの記号）とは無関係に、整数のデータバ
イトに対応するレートでフレーム同期が行われるように
する。後で更に詳しく説明するように、受信器の前方誤
り訂正回路と、受信器の記号−バイト変換回路と、受信
器のインタリーブ解除器とは伝送される信号とフレーム
同期されることが好ましい。各VSBモードに対して各デ
ータフレーム中に整数のバイトと、前方誤り訂正ブロッ
クと、インタリーブ・ブロックとが存在する限り、それ
らの目的のためにフレーム同期信号を直接使用できる。
の各データ記号が4.5ビット（Ｍ＝24）、４ビット（Ｍ
＝16）、３ビット（Ｍ＝８）、２ビット（Ｍ＝４）また
は１ビット（Ｍ＝２）を表す。フレーム当り固定した数
のデータバイトの数は図示のように変化する。すなわ
ち、各フレームはVSBモードＭ＝24に対して146,016デー
タバイトを有し、Ｍ＝16に対して129,792データバイト
を有し、Ｍ＝８に対して97,344データバイトを有し、Ｍ
＝４に対して64,896データバイトを有し、Ｍ＝２に対し
て32,448データバイトを有する。しかし、フレーム当り
のデータバイトの数はVSBモードＭに応じて変化するも
のの、Ｍの任意の特定の値（24、16、８、４または２）
に対して、各フレームにおいて整数のバイト（an integ
ral number of bytes）が与えられることが観察され
る。フレーム10の構造のこの特徴が受信機の設計を大幅
に簡単にして、VSBモード（すなわち、24、16、８、４
または２レベルの記号）とは無関係に、整数のデータバ
イトに対応するレートでフレーム同期が行われるように
する。後で更に詳しく説明するように、受信器の前方誤
り訂正回路と、受信器の記号−バイト変換回路と、受信
器のインタリーブ解除器とは伝送される信号とフレーム
同期されることが好ましい。各VSBモードに対して各デ
ータフレーム中に整数のバイトと、前方誤り訂正ブロッ
クと、インタリーブ・ブロックとが存在する限り、それ
らの目的のためにフレーム同期信号を直接使用できる。
本発明の受信器ではリード−ソロモン（RS）前方誤り
訂正を使用する。MPEG（Motion Picture Experts Gr
oup）委員会によって188バイトの標準トランスポートパ
ケット・サイズが制定されている。そのような各トラン
スポートパケットに20個のパリティ・バイトを付加する
と、208データバイトのRSブロックサイズになって、RS
ブロックごとに10バイトの誤りを訂正できるようにす
る。第２図からわかるように、208バイトのRSブロック
サイズでは、全ての選択したVSBモードに対してフレー
ム当りのRSブロックが整数になり、それによって受信器
のRSデコーダがフレーム同期信号によって同期させられ
るようにする。本発明によってインタリーブ・ブロック
（Ｉブロック）が26個のRSブロックを有するものとして
定義される。その26個のRSブロックを有することの結果
としてまた、選択したVSBモードとは無関係にフレーム
当りのＩブロックの数が整数個になり（第２図参照）、
それによって、ブロック・インタリーブ・アルゴリズム
（データを行フォーマットで保存し、列フォーマットで
読出す）を採用する場合に受信器のインタリーブ解除器
を定期的に同期するためにフレーム同期信号を使用でき
るようにもする。くりこみインタリーブのためには、各
フレームが（VSBモードとは無関係に）整数個のデータ
バイトを有することによって、フレーム同期を行えるよ
うにするように、パラメータＢ（後で定義する）のサイ
ズを選択しなければならない。本発明の特定の実施例に
おいてはＢ＝26データバイトである。また、VSBモード
とは無関係に、フレーム当り整数個のデータバイトを使
用すると、受信器の記号−バイト変換器の直接フレーム
同期が可能にされる。
訂正を使用する。MPEG（Motion Picture Experts Gr
oup）委員会によって188バイトの標準トランスポートパ
ケット・サイズが制定されている。そのような各トラン
スポートパケットに20個のパリティ・バイトを付加する
と、208データバイトのRSブロックサイズになって、RS
ブロックごとに10バイトの誤りを訂正できるようにす
る。第２図からわかるように、208バイトのRSブロック
サイズでは、全ての選択したVSBモードに対してフレー
ム当りのRSブロックが整数になり、それによって受信器
のRSデコーダがフレーム同期信号によって同期させられ
るようにする。本発明によってインタリーブ・ブロック
（Ｉブロック）が26個のRSブロックを有するものとして
定義される。その26個のRSブロックを有することの結果
としてまた、選択したVSBモードとは無関係にフレーム
当りのＩブロックの数が整数個になり（第２図参照）、
それによって、ブロック・インタリーブ・アルゴリズム
（データを行フォーマットで保存し、列フォーマットで
読出す）を採用する場合に受信器のインタリーブ解除器
を定期的に同期するためにフレーム同期信号を使用でき
るようにもする。くりこみインタリーブのためには、各
フレームが（VSBモードとは無関係に）整数個のデータ
バイトを有することによって、フレーム同期を行えるよ
うにするように、パラメータＢ（後で定義する）のサイ
ズを選択しなければならない。本発明の特定の実施例に
おいてはＢ＝26データバイトである。また、VSBモード
とは無関係に、フレーム当り整数個のデータバイトを使
用すると、受信器の記号−バイト変換器の直接フレーム
同期が可能にされる。
第３図は本発明に従って製作した送信器の簡略にした
ブロック図である。テレビジョン信号源12がくりこみイ
ンタリーバ13に結合される。そのインタリーバーはイン
タリーブしたデータバイトをバイト−記号変換器及びマ
ッパー14に供給する。信号源12は圧縮されたHDTV信号
（またはVSBモードに応じて２つの圧縮されたHDTV信
号）またはいくつかの圧縮されたNTSC信号を構成できる
ことがわかるであろう。変換器（及びマッパー）14の記
号出力がフレーム・フォーマッタ15へ供給される。その
フレーム・フォーマッタはデータ入力と、データセグメ
ント同期入力と、フレーム同期入力とを有しVSBモード
制御入力によって変換器14とともに制御される。第１図
および第２図に関連して先に説明した構成に合致するフ
ォーマット化したフレームが、デジタル−アナログ変換
器16に供給され、そこから、6MHzテレビジョン・チャネ
ルを通じて伝送するためにVSB送信器17に供給される。
伝送媒体はケーブルテレビジョン設備または地上波放送
環境を含むことができる。いずれの場合にも、伝送され
る6MHzチャネルのおのおのにそのような送信器が１台求
められる。
ブロック図である。テレビジョン信号源12がくりこみイ
ンタリーバ13に結合される。そのインタリーバーはイン
タリーブしたデータバイトをバイト−記号変換器及びマ
ッパー14に供給する。信号源12は圧縮されたHDTV信号
（またはVSBモードに応じて２つの圧縮されたHDTV信
号）またはいくつかの圧縮されたNTSC信号を構成できる
ことがわかるであろう。変換器（及びマッパー）14の記
号出力がフレーム・フォーマッタ15へ供給される。その
フレーム・フォーマッタはデータ入力と、データセグメ
ント同期入力と、フレーム同期入力とを有しVSBモード
制御入力によって変換器14とともに制御される。第１図
および第２図に関連して先に説明した構成に合致するフ
ォーマット化したフレームが、デジタル−アナログ変換
器16に供給され、そこから、6MHzテレビジョン・チャネ
ルを通じて伝送するためにVSB送信器17に供給される。
伝送媒体はケーブルテレビジョン設備または地上波放送
環境を含むことができる。いずれの場合にも、伝送され
る6MHzチャネルのおのおのにそのような送信器が１台求
められる。
第３図Ａはバイト−記号変換器を実現する方法を示す
図表である。この図表は、各VSBモードＭ＝16、Ｍ＝
８、Ｍ＝４およびＭ＝２に対して１つずつ、４つの列を
含む。変換器14は加えられたVSBモード制御信号に応じ
て動作し、入力データバイトを出力データ記号に変換す
るために第３図Ａの図表の識別された列を用いる。たと
えば、VSBモードＭ＝16に対しては、入力データバイト1
1010101が＋88と−40の相対的な振幅を持つ２つの連続
するデータ記号に変換される。VSBモードＭ＝８に対し
ては、入力データバイトは＋88、＋48および−16の相対
的な振幅（次のデータバイトの最初のビットが１である
と仮定して）、または＋88、＋48および−48の相対的な
振幅（次のデータバイトの最初のビットが０であると仮
定して）を持つ３つの連続するデータ記号に変換され
る。VSBモードＭ＝４に対しては、データバイトが＋9
6、−32、−32および−32の相対的な振幅を持つ４つの
連続するデータ記号に変換される。最後に、VSBモード
Ｍ＝２に対しては、データバイトは＋64、＋64、−64、
＋64、−64、＋64、−64、および＋64の相対的な振幅を
持つ８つの連続するデータ記号が供給される。VSBモー
ドＭ＝24の場合には、変換器およびマッパー14は９つの
入力データビットの連続する群を２つの連続する24レベ
ル出力記号にマッピングするための適切なメモリおよび
ルックアップ・テーブルを含む。このようにして、各記
号は4.5ビット（すなわち、９ビット/2記号）を表すも
のということができる。
図表である。この図表は、各VSBモードＭ＝16、Ｍ＝
８、Ｍ＝４およびＭ＝２に対して１つずつ、４つの列を
含む。変換器14は加えられたVSBモード制御信号に応じ
て動作し、入力データバイトを出力データ記号に変換す
るために第３図Ａの図表の識別された列を用いる。たと
えば、VSBモードＭ＝16に対しては、入力データバイト1
1010101が＋88と−40の相対的な振幅を持つ２つの連続
するデータ記号に変換される。VSBモードＭ＝８に対し
ては、入力データバイトは＋88、＋48および−16の相対
的な振幅（次のデータバイトの最初のビットが１である
と仮定して）、または＋88、＋48および−48の相対的な
振幅（次のデータバイトの最初のビットが０であると仮
定して）を持つ３つの連続するデータ記号に変換され
る。VSBモードＭ＝４に対しては、データバイトが＋9
6、−32、−32および−32の相対的な振幅を持つ４つの
連続するデータ記号に変換される。最後に、VSBモード
Ｍ＝２に対しては、データバイトは＋64、＋64、−64、
＋64、−64、＋64、−64、および＋64の相対的な振幅を
持つ８つの連続するデータ記号が供給される。VSBモー
ドＭ＝24の場合には、変換器およびマッパー14は９つの
入力データビットの連続する群を２つの連続する24レベ
ル出力記号にマッピングするための適切なメモリおよび
ルックアップ・テーブルを含む。このようにして、各記
号は4.5ビット（すなわち、９ビット/2記号）を表すも
のということができる。
上記に関連して、各VSBモードの相対的なレベルは等
しい間隔にされ、全てのより高いVSBモードの選択され
た記号の相対的なレベルの間の中間にあることが観察さ
れるであろう。たとえば、VSBモードＭ＝８の相対的な
レベル＋112はVSBモードＭ＝16の相対的なレベル＋120
と＋104の間の中間にあり、相対的なレベル＋96はVSBモ
ードＭ＝８の相対的なレベル＋112と＋80の間の中間とV
SBモードＭ＝16の相対的なレベル＋104と＋88の間の中
間にあり、VSBモードＭ＝２の相対的なレベル＋64はVSB
モードＭ＝４の相対的なレベル＋96と＋32の間と、VSB
モードＭ＝８の＋80と＋48の間と、VSBモードＭ＝16の
相対的なレベル＋72と＋56の間の中間にある、等であ
る。受信器において搬送波の獲得を容易にするために、
伝送前に記号レベルは図示の値から所定量（たとえば、
＋20）だけずらせることが好ましい。また、各VSBモー
ドを特徴づけるデータ伝送速度は、隣の低いVSBモード
のデータ伝送速度に対して記号当り１ビットだけ高くな
るが、それのS/N比性能が半分に低下することがわかる
であろう。
しい間隔にされ、全てのより高いVSBモードの選択され
た記号の相対的なレベルの間の中間にあることが観察さ
れるであろう。たとえば、VSBモードＭ＝８の相対的な
レベル＋112はVSBモードＭ＝16の相対的なレベル＋120
と＋104の間の中間にあり、相対的なレベル＋96はVSBモ
ードＭ＝８の相対的なレベル＋112と＋80の間の中間とV
SBモードＭ＝16の相対的なレベル＋104と＋88の間の中
間にあり、VSBモードＭ＝２の相対的なレベル＋64はVSB
モードＭ＝４の相対的なレベル＋96と＋32の間と、VSB
モードＭ＝８の＋80と＋48の間と、VSBモードＭ＝16の
相対的なレベル＋72と＋56の間の中間にある、等であ
る。受信器において搬送波の獲得を容易にするために、
伝送前に記号レベルは図示の値から所定量（たとえば、
＋20）だけずらせることが好ましい。また、各VSBモー
ドを特徴づけるデータ伝送速度は、隣の低いVSBモード
のデータ伝送速度に対して記号当り１ビットだけ高くな
るが、それのS/N比性能が半分に低下することがわかる
であろう。
上記は本発明のうち、チップの形で現在実現している
例における状況を表すものであって、その例においては
16のVSBが最高のモードである。しかし、24のVSBモード
実現が本発明による教示とは異なる相対レベルを要する
ことが当業者には明らかであろう。24VSBモード信号を
処理するための技術と装置が下で開示され、上記係属中
の出願Ｄ−6718に請求されている。
例における状況を表すものであって、その例においては
16のVSBが最高のモードである。しかし、24のVSBモード
実現が本発明による教示とは異なる相対レベルを要する
ことが当業者には明らかであろう。24VSBモード信号を
処理するための技術と装置が下で開示され、上記係属中
の出願Ｄ−6718に請求されている。
第３図Ｂは周波数が高くなることによるケーブル設備
の全体的なS/N比の低下を示すものである。本発明で明
確に述べるように、類似の性能に対してより高いVSB伝
送（およびより高いデータ伝送速度）を採用するため
に、より低い周波数のテレビジョン信号についてのより
高いS/N比の伝送特性を使用できるから有利である。ス
ペルトラムの「ノイズがより多い」部分（S/N比が低
い）をより低いVSBモードの信号のために使用できる。
この技術はケーブル設備の利用を最適にすることが明ら
かであろう。
の全体的なS/N比の低下を示すものである。本発明で明
確に述べるように、類似の性能に対してより高いVSB伝
送（およびより高いデータ伝送速度）を採用するため
に、より低い周波数のテレビジョン信号についてのより
高いS/N比の伝送特性を使用できるから有利である。ス
ペルトラムの「ノイズがより多い」部分（S/N比が低
い）をより低いVSBモードの信号のために使用できる。
この技術はケーブル設備の利用を最適にすることが明ら
かであろう。
第４図は本発明に従って製作した受信器の簡略にした
ブロック図である。第３図の送信器から受信したRFテレ
ビジョン信号は、第１図のフレームフォーマットを持つ
ＭレベルVSB信号を含む。受信した信号はチューナー20
によってIF周波数に変換されて、VSB復調器22に供給さ
れる。VSB復調器22は、Ｍレベル記号を含むアナログ・
ベースバンド出力信号を、約10.76Megasymbols/secの伝
送速度で発生する。このアナログ信号はアナログ−デジ
タル変換器24によって標本化される。そのアナログ−デ
ジタル変換器は記号を２進の形に変換して、それらをデ
ータプロセッサ26に加える。データプロセッサ26は、A/
D24を制御してアナログ・ベースバンド信号が適切な記
号時間で確実に標本化されるようにする帰還信号、を供
給する（係属中の出願894,388号参照）。データプロセ
ッサ26は処理した２進データを、第３図のテレビジョン
源12の出力に対応するデータバイトの形で、デマルチプ
レクサ28に加える。そのデマルチプレクサは受信したデ
ータをビデオプロセッサ30とオーディオプロセッサ32に
分配する。各プロセッサは適切な圧縮解除回路を含む。
ブロック図である。第３図の送信器から受信したRFテレ
ビジョン信号は、第１図のフレームフォーマットを持つ
ＭレベルVSB信号を含む。受信した信号はチューナー20
によってIF周波数に変換されて、VSB復調器22に供給さ
れる。VSB復調器22は、Ｍレベル記号を含むアナログ・
ベースバンド出力信号を、約10.76Megasymbols/secの伝
送速度で発生する。このアナログ信号はアナログ−デジ
タル変換器24によって標本化される。そのアナログ−デ
ジタル変換器は記号を２進の形に変換して、それらをデ
ータプロセッサ26に加える。データプロセッサ26は、A/
D24を制御してアナログ・ベースバンド信号が適切な記
号時間で確実に標本化されるようにする帰還信号、を供
給する（係属中の出願894,388号参照）。データプロセ
ッサ26は処理した２進データを、第３図のテレビジョン
源12の出力に対応するデータバイトの形で、デマルチプ
レクサ28に加える。そのデマルチプレクサは受信したデ
ータをビデオプロセッサ30とオーディオプロセッサ32に
分配する。各プロセッサは適切な圧縮解除回路を含む。
データプロセッサ26を第５図に詳細に示す。A/D24か
らの２進記号はデータ獲得回路34に加えられる。このデ
ータ獲得回路は、A/D24を制御するための帰還信号を発
生すること、記号クロック信号を発生すること、フレー
ム同期（FSYNC）信号を発生すること、および８倍記号
クロック信号を発生することを含めたいくつかの機能を
実行する。記号クロック信号の周波数は、VSBモードＭ
＝24を除く全てのVSBモードに対して約10.76MHzの周波
数を有する。その場合には、後で説明するように、それ
の周波数は約5.38MHzと半分に低くされる。好適な実施
例で使用するFSYNCは約41Hzである。データセグメントD
S0のフレーム同期コードによって、各データフレーム10
のデータセグメントDS1の最初のデータ記号に時間的に
一致するFSYNC信号を得ることが可能にされる。
らの２進記号はデータ獲得回路34に加えられる。このデ
ータ獲得回路は、A/D24を制御するための帰還信号を発
生すること、記号クロック信号を発生すること、フレー
ム同期（FSYNC）信号を発生すること、および８倍記号
クロック信号を発生することを含めたいくつかの機能を
実行する。記号クロック信号の周波数は、VSBモードＭ
＝24を除く全てのVSBモードに対して約10.76MHzの周波
数を有する。その場合には、後で説明するように、それ
の周波数は約5.38MHzと半分に低くされる。好適な実施
例で使用するFSYNCは約41Hzである。データセグメントD
S0のフレーム同期コードによって、各データフレーム10
のデータセグメントDS1の最初のデータ記号に時間的に
一致するFSYNC信号を得ることが可能にされる。
A/D24からの２進記号（VSB復調器22からの標本化され
たアナログ信号の振幅を表す）がデータ獲得回路34によ
って多レベル・スライサ36に加えられる。その多レベル
・スライサは受けた記号を第４図Ａの図表に従ってビッ
トに変換する。送信器の場合におけるように、VSBモー
ドＭ＝24では、スライサ36は引き続いて受けた各記号対
を、出力データの９ビットにマップするための適切なメ
モリおよびルックアップ・テーブルを含む。スライサ36
は、各フレームのデータセグメントDS0のVSBモード制御
バイト（８つの２レベル記号）のスライスした値をVSB
モードデコーダ37に結合する。デコーダ37はモード制御
バイトの最初の３ビットを検出して、３ビットモード選
択信号を発生する。この信号は受けた記号のVSBモード
（Ｍ＝24、16、８、４または２）を識別して、それぞれ
のフレームの残りの間にデータ獲得回路34と、スライサ
36と、記号−バイト変換器38とを制御する。モード制御
バイトの残りの５ビットは誤り検出のためにVSBモード
デコーダ37によって用いられる。９線出力バスを含むス
ライサ36はVSBモード選択信号に応答して、記号の振幅
を表す、２進信号をそれの対応するビット値に変換す
る。このようにして、各２進記号振幅信号は、Ｍ＝2VSB
モードにおいては、９本の出力線の１本における対応す
る１ビット信号に変換され、Ｍ＝4VSBモードにおいて
は、出力線の２本における対応する２ビット信号に変換
され、Ｍ＝8VSBモードにおいては、出力線の３本におけ
る対応する３ビット信号に変換され、Ｍ＝16VSBモード
においては、出力線の４本における対応する４ビット信
号に変換される。Ｍ＝24VSBモードにおいては、２つの
連続する記号が記号クロック・レートの半分で対応する
９ビット信号（９本の出力線の全てにおいて）に変換さ
れる。
たアナログ信号の振幅を表す）がデータ獲得回路34によ
って多レベル・スライサ36に加えられる。その多レベル
・スライサは受けた記号を第４図Ａの図表に従ってビッ
トに変換する。送信器の場合におけるように、VSBモー
ドＭ＝24では、スライサ36は引き続いて受けた各記号対
を、出力データの９ビットにマップするための適切なメ
モリおよびルックアップ・テーブルを含む。スライサ36
は、各フレームのデータセグメントDS0のVSBモード制御
バイト（８つの２レベル記号）のスライスした値をVSB
モードデコーダ37に結合する。デコーダ37はモード制御
バイトの最初の３ビットを検出して、３ビットモード選
択信号を発生する。この信号は受けた記号のVSBモード
（Ｍ＝24、16、８、４または２）を識別して、それぞれ
のフレームの残りの間にデータ獲得回路34と、スライサ
36と、記号−バイト変換器38とを制御する。モード制御
バイトの残りの５ビットは誤り検出のためにVSBモード
デコーダ37によって用いられる。９線出力バスを含むス
ライサ36はVSBモード選択信号に応答して、記号の振幅
を表す、２進信号をそれの対応するビット値に変換す
る。このようにして、各２進記号振幅信号は、Ｍ＝2VSB
モードにおいては、９本の出力線の１本における対応す
る１ビット信号に変換され、Ｍ＝4VSBモードにおいて
は、出力線の２本における対応する２ビット信号に変換
され、Ｍ＝8VSBモードにおいては、出力線の３本におけ
る対応する３ビット信号に変換され、Ｍ＝16VSBモード
においては、出力線の４本における対応する４ビット信
号に変換される。Ｍ＝24VSBモードにおいては、２つの
連続する記号が記号クロック・レートの半分で対応する
９ビット信号（９本の出力線の全てにおいて）に変換さ
れる。
スライサ36の９線出力は、デコーダ37からの３ビット
VSBモード選択信号およびデータ獲得回路34からのタイ
ミング信号と共に、記号−バイト変換器38に結合され
る。その変換器の出力はインタリーブ解除器40に供給さ
れる。そのインタリーブ解除器はRSデコーダ42に供給す
る。記号−バイト変換器38は受けた記号を表す入力ビッ
トを各VSBモードに対する一連の８ビット・データバイ
トに変換する。インタリーブ解除器40は変換器38によっ
て供給された、くりこみインタリーブされたデータバイ
トのインタリーブを解除し、RSデコーダ42はインタリー
ブを解除されたデータバイトに対して誤り訂正を行う。
VSBモード選択信号およびデータ獲得回路34からのタイ
ミング信号と共に、記号−バイト変換器38に結合され
る。その変換器の出力はインタリーブ解除器40に供給さ
れる。そのインタリーブ解除器はRSデコーダ42に供給す
る。記号−バイト変換器38は受けた記号を表す入力ビッ
トを各VSBモードに対する一連の８ビット・データバイ
トに変換する。インタリーブ解除器40は変換器38によっ
て供給された、くりこみインタリーブされたデータバイ
トのインタリーブを解除し、RSデコーダ42はインタリー
ブを解除されたデータバイトに対して誤り訂正を行う。
記号−バイト変換器38の詳細を第６図に示す。スライ
サ36からの９線データ記号バスと、データ獲得回路34か
らの記号クロック信号とが１×９の並列入力、直列出力
レジスタ44に加えられる。３ビットVSBモード信号と、
記号クロック信号と、８倍記号クロック信号とが可変パ
ルス発生器46の入力端子に加えられる。発生器46は、受
けた各記号クロックに応答して８倍記号クロックレート
で一連のパルス（ビットクロック）を発生する。そのパ
ルス列は、VSBモードＭ＝２の場合には１個のパルスを
含み、VSBモードＭ＝４の場合には２個のパルスを含
み、VSBモードＭ＝８の場合には３個のパルスを含み、V
SBモードＭ＝16の場合には４個のパルスを含む。VSBモ
ードＭ＝24の場合には９個のパルスの列が送られ、記号
クロックは半分にされる。
サ36からの９線データ記号バスと、データ獲得回路34か
らの記号クロック信号とが１×９の並列入力、直列出力
レジスタ44に加えられる。３ビットVSBモード信号と、
記号クロック信号と、８倍記号クロック信号とが可変パ
ルス発生器46の入力端子に加えられる。発生器46は、受
けた各記号クロックに応答して８倍記号クロックレート
で一連のパルス（ビットクロック）を発生する。そのパ
ルス列は、VSBモードＭ＝２の場合には１個のパルスを
含み、VSBモードＭ＝４の場合には２個のパルスを含
み、VSBモードＭ＝８の場合には３個のパルスを含み、V
SBモードＭ＝16の場合には４個のパルスを含む。VSBモ
ードＭ＝24の場合には９個のパルスの列が送られ、記号
クロックは半分にされる。
たとえば、VSBモードＭ＝８であると仮定すると、ス
ライサ36からの３ビット（受信記号を表す）は、記号ク
ロックに応答して、レジスタ44の上の３つの場所に同時
に書込まれる。同時に、記号クロックがパルス発生器46
を起動させる。そのパルス発生器は３ビットクロックを
（記号クロックレートの８倍で）発生する。それらのク
ロックはレジスタ44の読出し（RD）入力端子と、１×８
直列入力、並列出力レジスタ48の書込み（WR）入力端子
と、８分の１回路除算器50の入力端子とに加えられる。
各データフレーム10の初めに、変換器38を受信データに
同期させるためのFSYNCによって除算器50はリセットさ
れる。その理由は、FSYNCはバイト境界を常に表すから
である。レジスタ44に以前にロードされていた３ビット
が、３ビット・クロックパルスに応答してレジスタ44か
ら直列に読出されレジスタ48に書込まれる。スライサ36
からの次の３ビット記号が同様にして処理されて、レジ
スタ48に保存される６ビットになる。次の（すなわち、
第３の）３ビット記号の初めの２ビットがレジスタ44か
らレジスタ48に書込まれた後で、除算器50が、レジスタ
48に保存されている累積された８ビットデータバイトを
（並列に）読出させる出力（バイト・クロック）を発生
する。第３の記号の残りの１ビットはレジスタ48に保存
され、引き続く３ビット記号の次の７ビットで次のデー
タバイトとして読出される。このようにして、変換器38
は入力３ビット記号（Ｍ＝８の場合）を一連の連続する
８ビット出力データバイトに配置する。それらのデータ
バイトはバイトクロックのレートでインタリーブ解除器
40に供給される。
ライサ36からの３ビット（受信記号を表す）は、記号ク
ロックに応答して、レジスタ44の上の３つの場所に同時
に書込まれる。同時に、記号クロックがパルス発生器46
を起動させる。そのパルス発生器は３ビットクロックを
（記号クロックレートの８倍で）発生する。それらのク
ロックはレジスタ44の読出し（RD）入力端子と、１×８
直列入力、並列出力レジスタ48の書込み（WR）入力端子
と、８分の１回路除算器50の入力端子とに加えられる。
各データフレーム10の初めに、変換器38を受信データに
同期させるためのFSYNCによって除算器50はリセットさ
れる。その理由は、FSYNCはバイト境界を常に表すから
である。レジスタ44に以前にロードされていた３ビット
が、３ビット・クロックパルスに応答してレジスタ44か
ら直列に読出されレジスタ48に書込まれる。スライサ36
からの次の３ビット記号が同様にして処理されて、レジ
スタ48に保存される６ビットになる。次の（すなわち、
第３の）３ビット記号の初めの２ビットがレジスタ44か
らレジスタ48に書込まれた後で、除算器50が、レジスタ
48に保存されている累積された８ビットデータバイトを
（並列に）読出させる出力（バイト・クロック）を発生
する。第３の記号の残りの１ビットはレジスタ48に保存
され、引き続く３ビット記号の次の７ビットで次のデー
タバイトとして読出される。このようにして、変換器38
は入力３ビット記号（Ｍ＝８の場合）を一連の連続する
８ビット出力データバイトに配置する。それらのデータ
バイトはバイトクロックのレートでインタリーブ解除器
40に供給される。
VSBモードＭ＝２、４および16に対してはほぼ類似の
手順が実行される。ただし、VSBモードに応じて、デー
タバイトを構成するためにより長い時間期間またはより
短い時間期間がかかることを除く。たとえば、VSBモー
ドＭ＝２または４においては、記号クロックに応答して
パルス発生器46によって発生されたビットクロックは、
それぞれ１個のパルス、２個のパルスを含むから、それ
ぞれのデータバイトを発生するためには８記号クロック
信号と、４記号クロック信号とが求められる（それらに
対して、VSBモードＭ＝８では２−2/3である）。
手順が実行される。ただし、VSBモードに応じて、デー
タバイトを構成するためにより長い時間期間またはより
短い時間期間がかかることを除く。たとえば、VSBモー
ドＭ＝２または４においては、記号クロックに応答して
パルス発生器46によって発生されたビットクロックは、
それぞれ１個のパルス、２個のパルスを含むから、それ
ぞれのデータバイトを発生するためには８記号クロック
信号と、４記号クロック信号とが求められる（それらに
対して、VSBモードＭ＝８では２−2/3である）。
VSBモードＭ＝24では、スライサ36は２つの4.5ビット
記号を記号クロックレートの半分で９ビットに組合わ
せ、それらの信号を変換器38に加える。したがって、各
記号クロックに応答して、スライサ36からの９ビットが
レジスタ44にロードされる。その後で、９ビットはレジ
スタ44から直列に読出され、レジスタ48に書込まれる。
しかし、８番目のそのようなビットがレジスタに書込ま
れた後で、除算器50によってバイトクロック出力が発生
され、それらの８ビットをデータバイトとしてレジスタ
48から読出す。残りのビットはレジスタ48から読出され
る。この場合、次のデータバイトとしての次の記号の初
めの７ビットは２記号時間後である。
記号を記号クロックレートの半分で９ビットに組合わ
せ、それらの信号を変換器38に加える。したがって、各
記号クロックに応答して、スライサ36からの９ビットが
レジスタ44にロードされる。その後で、９ビットはレジ
スタ44から直列に読出され、レジスタ48に書込まれる。
しかし、８番目のそのようなビットがレジスタに書込ま
れた後で、除算器50によってバイトクロック出力が発生
され、それらの８ビットをデータバイトとしてレジスタ
48から読出す。残りのビットはレジスタ48から読出され
る。この場合、次のデータバイトとしての次の記号の初
めの７ビットは２記号時間後である。
変換器38は除算器52も含む。この除算器もFSYNCによ
ってリセットされてそれの動作を各データフレーム10の
初めに同期させる。とくに、除算器52は208分の１に分
割する分割カウンタであって、除算器50によって発生さ
れたバイトクロックによってクロックされて、208デー
タバイトの各クロックの初めを各データフレームの初め
のデータバイトと同期して識別する。後で説明するよう
に、この信号を用いてRSデコーダ42の動作を同期させ
る。除算器52は、記号およびバイトクロックに応答して
１記号幅の入力FSYNCを１バイト幅の出力FSYNCに変換す
る。
ってリセットされてそれの動作を各データフレーム10の
初めに同期させる。とくに、除算器52は208分の１に分
割する分割カウンタであって、除算器50によって発生さ
れたバイトクロックによってクロックされて、208デー
タバイトの各クロックの初めを各データフレームの初め
のデータバイトと同期して識別する。後で説明するよう
に、この信号を用いてRSデコーダ42の動作を同期させ
る。除算器52は、記号およびバイトクロックに応答して
１記号幅の入力FSYNCを１バイト幅の出力FSYNCに変換す
る。
先に説明したように、変換器38の出力はインタリーブ
解除器40に加えられる。後で詳しく説明するように、イ
ンタリーブ解除器40は、最小のメモリを用いている変換
器38から受けたくりこみインタリーブされたデータバイ
トのインタリーブを解除する。
解除器40に加えられる。後で詳しく説明するように、イ
ンタリーブ解除器40は、最小のメモリを用いている変換
器38から受けたくりこみインタリーブされたデータバイ
トのインタリーブを解除する。
周知のように、インタリーブは送信器で行われて（第
３図のインタリーバー13参照）、隣接するデータバイト
を相互に引き離して、伝送されるデータがバーストノイ
ズに感じないようにすることを支援する。受信器におい
ては、前方誤り訂正の前に、インタリーブされたバイト
のインタリーブを解除してそれらのバイトの元の関係を
再び設定する。したがって、ある与えられた持続時間の
バーストノイズはインタリーブを解除されたデータのRS
ブロック内の限られた数のバイトのみを乱す。その乱さ
れたバイトはRSデコーダによって訂正できる。使用する
インタリーブ・アルゴリズムは、最も速いバイト・クロ
ックレート（すなわち、VSBモードＭ＝24に対応する）
における最長予測バーストノイズ持続時間を予測して選
択し、乱されたインタリーブされたデータバイトの誤り
をRSデコーダが確実に訂正できるようにする。したがっ
て、最長予測バーストノイズ持続時間が長くなるにつれ
て、インタリーブ・アルゴリズムは隣接するデータバイ
トを一層広げなければならない。あるいは、より強力な
RSコードを使用できるが、この手法はより多くのオーバ
ヘッドを使用すること、すなわち、誤り訂正のためによ
り多くのバイトを求めること、が欠点である。また、シ
ステムを最高バイト・クロックレート（24VSBに対応す
る）に関係づけることによって、VSBモードと対応する
バイト伝送速度が低下すると、バースト誤り訂正が向上
する。その理由は、インタリーブ・パターンがVSBモー
ドとは無関係に与えられた数のバイトにわたって影響を
受けるからである。
３図のインタリーバー13参照）、隣接するデータバイト
を相互に引き離して、伝送されるデータがバーストノイ
ズに感じないようにすることを支援する。受信器におい
ては、前方誤り訂正の前に、インタリーブされたバイト
のインタリーブを解除してそれらのバイトの元の関係を
再び設定する。したがって、ある与えられた持続時間の
バーストノイズはインタリーブを解除されたデータのRS
ブロック内の限られた数のバイトのみを乱す。その乱さ
れたバイトはRSデコーダによって訂正できる。使用する
インタリーブ・アルゴリズムは、最も速いバイト・クロ
ックレート（すなわち、VSBモードＭ＝24に対応する）
における最長予測バーストノイズ持続時間を予測して選
択し、乱されたインタリーブされたデータバイトの誤り
をRSデコーダが確実に訂正できるようにする。したがっ
て、最長予測バーストノイズ持続時間が長くなるにつれ
て、インタリーブ・アルゴリズムは隣接するデータバイ
トを一層広げなければならない。あるいは、より強力な
RSコードを使用できるが、この手法はより多くのオーバ
ヘッドを使用すること、すなわち、誤り訂正のためによ
り多くのバイトを求めること、が欠点である。また、シ
ステムを最高バイト・クロックレート（24VSBに対応す
る）に関係づけることによって、VSBモードと対応する
バイト伝送速度が低下すると、バースト誤り訂正が向上
する。その理由は、インタリーブ・パターンがVSBモー
ドとは無関係に与えられた数のバイトにわたって影響を
受けるからである。
くりこみインタリーブ・アルゴリズムは、伝送される
データがバーストノイズによって影響を受けないように
するために一般に用いられる。そのようなアルゴリズム
は、引き続くバイト群の個々のバイトを種々の量だけ遅
延させて、データフレームの一部または全てにわたって
バイトを実効的に分散させる。受けたバイトを反対の量
だけ遅延させることによってインタリーブの解除が行わ
れる。そのようなシステムの実現に際しては、３つのパ
ラメータ、すなわち、最長予測バースト長BLと、RSデコ
ーダが訂正できるバイト誤り数Ｔと、RSブロックサイズ
Ｎと、がとくに重要である。前述したように、RSデコー
ダをフレーム同期信号FSYNCによって同期できるように
データフレーム中に整数のデータフレームが存在するこ
とが好ましい。パラメータＢ＝BL/Tおよび種々の遅延に
等しいインタリーブ・ブロックサイズ（それらのうち各
フレームに整数個が存在することが好ましい）を、RSブ
ロックサイズＮの整数倍として選択することによって、
RSデコーダはBLバイトクロックの最長予測持続時間まで
のバーストノイズに対して、インタリーブを解除された
データを訂正できる。
データがバーストノイズによって影響を受けないように
するために一般に用いられる。そのようなアルゴリズム
は、引き続くバイト群の個々のバイトを種々の量だけ遅
延させて、データフレームの一部または全てにわたって
バイトを実効的に分散させる。受けたバイトを反対の量
だけ遅延させることによってインタリーブの解除が行わ
れる。そのようなシステムの実現に際しては、３つのパ
ラメータ、すなわち、最長予測バースト長BLと、RSデコ
ーダが訂正できるバイト誤り数Ｔと、RSブロックサイズ
Ｎと、がとくに重要である。前述したように、RSデコー
ダをフレーム同期信号FSYNCによって同期できるように
データフレーム中に整数のデータフレームが存在するこ
とが好ましい。パラメータＢ＝BL/Tおよび種々の遅延に
等しいインタリーブ・ブロックサイズ（それらのうち各
フレームに整数個が存在することが好ましい）を、RSブ
ロックサイズＮの整数倍として選択することによって、
RSデコーダはBLバイトクロックの最長予測持続時間まで
のバーストノイズに対して、インタリーブを解除された
データを訂正できる。
最長予測バースト長が４データバイト・クロックで、
RSデコーダが８データバイトRSブロックのおのおのにお
ける１つのデータバイト誤りを訂正できるようなシステ
ムの簡単にした例について考える（すなわち、BL＝４、
Ｔ＝１、Ｎ＝８）。インタリーブ・ブロックサイズＢ＝
BL/T＝4/1＝４である。Ｂ＝４データバイトの各群につ
いて、最初のデータバイトが遅延０を受け、第２のデー
タバイトが1N＝８データバイト・クロックの遅延を受
け、第３のデータバイトが2N＝16データバイト・クロッ
クの遅延を受け、第４のデータバイトが3N＝24データバ
イト・クロックの遅延を受けるように、それらのパラメ
ータを用いてくりこみインタリーブを行う。Ｂ＝４のイ
ンタリーブされた受信データバイトの各群に対して、最
初のデータバイトが3N＝24データバイト・クロックだけ
遅延され、第２のデータバイトが2N＝16データバイト・
クロックだけ遅延され、第３のデータバイトが1N＝８デ
ータバイト・クロックだけ遅延され、第４のデータバイ
トが０だけ遅延されるように、遅延を逆にすることによ
ってインタリーブが解除される。
RSデコーダが８データバイトRSブロックのおのおのにお
ける１つのデータバイト誤りを訂正できるようなシステ
ムの簡単にした例について考える（すなわち、BL＝４、
Ｔ＝１、Ｎ＝８）。インタリーブ・ブロックサイズＢ＝
BL/T＝4/1＝４である。Ｂ＝４データバイトの各群につ
いて、最初のデータバイトが遅延０を受け、第２のデー
タバイトが1N＝８データバイト・クロックの遅延を受
け、第３のデータバイトが2N＝16データバイト・クロッ
クの遅延を受け、第４のデータバイトが3N＝24データバ
イト・クロックの遅延を受けるように、それらのパラメ
ータを用いてくりこみインタリーブを行う。Ｂ＝４のイ
ンタリーブされた受信データバイトの各群に対して、最
初のデータバイトが3N＝24データバイト・クロックだけ
遅延され、第２のデータバイトが2N＝16データバイト・
クロックだけ遅延され、第３のデータバイトが1N＝８デ
ータバイト・クロックだけ遅延され、第４のデータバイ
トが０だけ遅延されるように、遅延を逆にすることによ
ってインタリーブが解除される。
上記アルゴリズムを実現する従来のくりこみインタリ
ーブ解除器は、（Ｂ−１）N/2個のメモリ場所を有する
メモリを含む。上記の簡単にした例で用いる値より通常
ははるかに大きい、ＢとＮの現実的な値に対しては、多
数のシフトレジスタを必要とするために、それは非実際
的なアーキテクチャになる。採用できる別のアーキテク
チャは、多数のfifoヘッドとテールポインタをハードウ
ェア中に維持せねばならないような標準的な直線メモリ
アレイを使用する。これは非常に複雑なタスクであるか
ら極めて望ましくない。
ーブ解除器は、（Ｂ−１）N/2個のメモリ場所を有する
メモリを含む。上記の簡単にした例で用いる値より通常
ははるかに大きい、ＢとＮの現実的な値に対しては、多
数のシフトレジスタを必要とするために、それは非実際
的なアーキテクチャになる。採用できる別のアーキテク
チャは、多数のfifoヘッドとテールポインタをハードウ
ェア中に維持せねばならないような標準的な直線メモリ
アレイを使用する。これは非常に複雑なタスクであるか
ら極めて望ましくない。
それらの問題は本発明に従って、受けたデータを正確
にインタリーブ解除することになる読出し−書込みアド
レスの繰り返し列を発生するためのアドレス発生器を有
し、受けたデータを正しくインタリーブ解除することに
なる直線メモリアレイを用いることによって解決され
る。そのメモリアレイは比較的小さいサイズのものであ
って、各群のそれぞれのデータバイトを種々の大きさで
遅延させるために求められる数を超えるただ１つのメモ
リアレイを用いる。以下に、上記の簡単にした例に関連
して本発明を説明する。本発明はより現実的なパラメー
タを用いる実現に拡張する。本発明のこの態様は上記係
属中の出願Ｄ−6727において別々に特許請求されてい
る。
にインタリーブ解除することになる読出し−書込みアド
レスの繰り返し列を発生するためのアドレス発生器を有
し、受けたデータを正しくインタリーブ解除することに
なる直線メモリアレイを用いることによって解決され
る。そのメモリアレイは比較的小さいサイズのものであ
って、各群のそれぞれのデータバイトを種々の大きさで
遅延させるために求められる数を超えるただ１つのメモ
リアレイを用いる。以下に、上記の簡単にした例に関連
して本発明を説明する。本発明はより現実的なパラメー
タを用いる実現に拡張する。本発明のこの態様は上記係
属中の出願Ｄ−6727において別々に特許請求されてい
る。
「（（Ｂ−１）N/2）＋１］個のメモリ場所を有する
直線メモリアレイを特定の読出し−書込みアドレス列に
よってアドレスして、繰り込みインタリーブされている
データ流のインタリーブを正確に解除できることが見出
されている。０から始まる［（（Ｂ−１）N/2）＋１］
個の連続する整数の列を最初に書込むことによってアド
レス列は発生される。これが第７図のアドレッシング・
マトリックスの最初の列によって表される。それはＢ＝
４およびＮ＝８である簡単にした例についてのものであ
る。次に、（Ｂ−１）N/B＝（３×２）＝６行だけ下に
回転させられることを除き、最初の列と同じである第２
の列を書込む。第３の列は、第２の列を（Ｂ−２）N/B
＝（２×２）＝４行だけ下に回転させることによって発
生され、最後に、第４の最後の列は、第３の列を（Ｂ−
３）N/B＝（１×２）＝２行だけ下に回転させることに
よって発生される。このマトリックスのサイズはＢ＝４
列および［（（Ｂ−１）N/2）＋１］＝13行である。行
の数はインタリーブ解除直線メモリアレイの求められて
いるサイズである。マトリックス中の数が１度に１行ず
つ読出されるとすると、インタリーブ解除メモリに加え
るための読出し−書込みアドレスとしてそれらの数を使
用して、受けたデータを連続してインタリーブ解除でき
る、すなわち、アドレスしたメモリ場所における古いデ
ータを読出し、新しいデータを同じ場所に書込む。
直線メモリアレイを特定の読出し−書込みアドレス列に
よってアドレスして、繰り込みインタリーブされている
データ流のインタリーブを正確に解除できることが見出
されている。０から始まる［（（Ｂ−１）N/2）＋１］
個の連続する整数の列を最初に書込むことによってアド
レス列は発生される。これが第７図のアドレッシング・
マトリックスの最初の列によって表される。それはＢ＝
４およびＮ＝８である簡単にした例についてのものであ
る。次に、（Ｂ−１）N/B＝（３×２）＝６行だけ下に
回転させられることを除き、最初の列と同じである第２
の列を書込む。第３の列は、第２の列を（Ｂ−２）N/B
＝（２×２）＝４行だけ下に回転させることによって発
生され、最後に、第４の最後の列は、第３の列を（Ｂ−
３）N/B＝（１×２）＝２行だけ下に回転させることに
よって発生される。このマトリックスのサイズはＢ＝４
列および［（（Ｂ−１）N/2）＋１］＝13行である。行
の数はインタリーブ解除直線メモリアレイの求められて
いるサイズである。マトリックス中の数が１度に１行ず
つ読出されるとすると、インタリーブ解除メモリに加え
るための読出し−書込みアドレスとしてそれらの数を使
用して、受けたデータを連続してインタリーブ解除でき
る、すなわち、アドレスしたメモリ場所における古いデ
ータを読出し、新しいデータを同じ場所に書込む。
第７図のアドレス・マトリックスを発生する回路を第
８図に示す。FSYNCによってリセットされるＢ分の１に
分割するカウンタ60が変換器38からのバイトクロックに
応答して、最小数から最大数まで、たとえば、０から
（Ｂ−１）まで、のカウントの繰り返し列を加えてＢ語
ROM62をバイト・クロックレートでアドレスする。ROM62
はアドレス・マトリックスの最初の行を含むＢ語を記憶
する。除算器60のけた上げ出力（carry output）を用い
て第２の除算器64を、より低いbyte clock/Bでクロッ
クする。除算器64の分割比は（（Ｂ−１）N/2）＋１で
ある。除算器64の出力とROM62の出力は加算器66で加え
合わされて、モジュロ［（（Ｂ−１）N/2）＋１］変換
器を介して加えられて、（（Ｂ−１）N/2）＋１個のメ
モリ場所を有する直線インタリーブ解除メモリアレイ70
をアドレスする。変換器68は、それの入力信号をそれの
出力端子に結合し、または入力が（（Ｂ−１）N/2）＋
１より大きければ、それをその出力端子に結合する前
に、この値を入力信号から差し引く回路を有する。
８図に示す。FSYNCによってリセットされるＢ分の１に
分割するカウンタ60が変換器38からのバイトクロックに
応答して、最小数から最大数まで、たとえば、０から
（Ｂ−１）まで、のカウントの繰り返し列を加えてＢ語
ROM62をバイト・クロックレートでアドレスする。ROM62
はアドレス・マトリックスの最初の行を含むＢ語を記憶
する。除算器60のけた上げ出力（carry output）を用い
て第２の除算器64を、より低いbyte clock/Bでクロッ
クする。除算器64の分割比は（（Ｂ−１）N/2）＋１で
ある。除算器64の出力とROM62の出力は加算器66で加え
合わされて、モジュロ［（（Ｂ−１）N/2）＋１］変換
器を介して加えられて、（（Ｂ−１）N/2）＋１個のメ
モリ場所を有する直線インタリーブ解除メモリアレイ70
をアドレスする。変換器68は、それの入力信号をそれの
出力端子に結合し、または入力が（（Ｂ−１）N/2）＋
１より大きければ、それをその出力端子に結合する前
に、この値を入力信号から差し引く回路を有する。
上記の簡単にした例、すなわち、Ｂ＝４およびＮ＝
８、に対しては、除算器60（÷４）は、ROM62に記憶さ
れている４つの語０、７、３、１をアドレッシングおよ
び読出するために、出力カウント列０、１、２、３をバ
イト・クロックレートで繰り返し発生する。除算器64
（÷13）は、出力カウント列０、１、2...12をバイト・
クロックレートの1/4で繰り返し発生する。したがっ
て、連続する４つのバイトクロックの各群に対して、RO
M62から読出された４つの語０、７、３、１が加算器66
で除算器64の出力におのおの加え合わされて、モジュロ
13変換器68によって処理した後で、第７図のアドレス・
マトリックスの行を発生する。たとえば、マトリックス
の最初の行０、７、３、１は最初の４バイトクロック中
に発生される。ここに、０（除算器64からの）はROM62
の出力０、７、３、１に加え合わされる。次の４バイト
クロック中に、値１（除算器64からの）がROM62によっ
て発生された語０、７、３、１に加え合わされて、アド
レス・マトリックスの第２の行１、８、４、２を発生
し、このようにして、最後に、12を４つの語０、７、
３、１のおのおのに加えることによって最後の行が発生
されて最後の行12、６（＝19モジュロ13）、２（＝15モ
ジュロ13）、０（＝０モジュロ13）を発生するまでこの
操作を続ける。
８、に対しては、除算器60（÷４）は、ROM62に記憶さ
れている４つの語０、７、３、１をアドレッシングおよ
び読出するために、出力カウント列０、１、２、３をバ
イト・クロックレートで繰り返し発生する。除算器64
（÷13）は、出力カウント列０、１、2...12をバイト・
クロックレートの1/4で繰り返し発生する。したがっ
て、連続する４つのバイトクロックの各群に対して、RO
M62から読出された４つの語０、７、３、１が加算器66
で除算器64の出力におのおの加え合わされて、モジュロ
13変換器68によって処理した後で、第７図のアドレス・
マトリックスの行を発生する。たとえば、マトリックス
の最初の行０、７、３、１は最初の４バイトクロック中
に発生される。ここに、０（除算器64からの）はROM62
の出力０、７、３、１に加え合わされる。次の４バイト
クロック中に、値１（除算器64からの）がROM62によっ
て発生された語０、７、３、１に加え合わされて、アド
レス・マトリックスの第２の行１、８、４、２を発生
し、このようにして、最後に、12を４つの語０、７、
３、１のおのおのに加えることによって最後の行が発生
されて最後の行12、６（＝19モジュロ13）、２（＝15モ
ジュロ13）、０（＝０モジュロ13）を発生するまでこの
操作を続ける。
モジュロ13変換器68の出力端子に発生された各アドレ
ス信号はRAM70の読出し−書込み動作を開始させる。す
なわち、各アドレスは、アドレスされたメモリ場所に記
憶されているデータバイトをバス72に最初に読出させ、
その後で新しくインタリーブされたデータバイトを同じ
メモリ場所に書込ませる。ここで開示しているアドレッ
シング手法に従うことによって、RAM70から読出された
データバイトはインタリーブを正しく解除されたフォー
マットになっている。入力データバイトが正しくインタ
リーブを解除された事実は、第７図のマトリックスを詳
しく調べることから分かることができる。とくに、最初
のデータバイトを０だけ遅延させ、第２のデータバイト
を８バイトクロックだけ遅延させ、第３のデータバイト
を16バイトクロックだけ遅延させ、第４のデータバイト
を24バイトクロックだけ遅延させることによって、繰り
込みインタリーブが４データバイトの各群に対して行わ
れることを思い出されるであろう。理論的には、その後
で、最初に受けたデータバイトを24バイトクロックだけ
遅延させ、２番目に受けたデータバイトを16バイトクロ
ックだけ遅延させ、３番目に受けたデータバイトを８バ
イトクロックだけ遅延させ、４番目に受けたデータバイ
トを０バイトクロックだけ遅延させることによって、イ
ンタリーブの解除が行われる。受けた各データバイトに
１バイトクロック遅延を加えてもインタリーブ解除プロ
セスは影響を受けないから、25、17、９、１データバイ
トの遅延は24、16、８、０データバイトのインタリーブ
解除遅延に等しい。第７図のマトリックスを参照して、
最初に受けたデータバイトがRAM70のメモリ場所０に書
込まれ、25バイトクロックの後で列２、行７に読出され
（すなわち、25バイトクロックの遅延の後で）、２つ目
はメモリ場所７に書込まれ、17バイトクロックの後で列
３、行５に読出され、（すなわち、17バイトクロックの
遅延の後で）、３つ目はメモリ場所３に書込まれ、９バ
イトクロックの後で列４、行３に読出され（すなわち、
９バイトクロックの遅延の後で）、４つ目はメモリ場所
１に書込まれ、１バイトクロックの後でそこから列１、
行２に読出される（すなわち、１バイトクロックの遅延
の後で）。この解析から、インタリーブ解除アルゴリズ
ムが正しく実行されたことが明らかであろう。
ス信号はRAM70の読出し−書込み動作を開始させる。す
なわち、各アドレスは、アドレスされたメモリ場所に記
憶されているデータバイトをバス72に最初に読出させ、
その後で新しくインタリーブされたデータバイトを同じ
メモリ場所に書込ませる。ここで開示しているアドレッ
シング手法に従うことによって、RAM70から読出された
データバイトはインタリーブを正しく解除されたフォー
マットになっている。入力データバイトが正しくインタ
リーブを解除された事実は、第７図のマトリックスを詳
しく調べることから分かることができる。とくに、最初
のデータバイトを０だけ遅延させ、第２のデータバイト
を８バイトクロックだけ遅延させ、第３のデータバイト
を16バイトクロックだけ遅延させ、第４のデータバイト
を24バイトクロックだけ遅延させることによって、繰り
込みインタリーブが４データバイトの各群に対して行わ
れることを思い出されるであろう。理論的には、その後
で、最初に受けたデータバイトを24バイトクロックだけ
遅延させ、２番目に受けたデータバイトを16バイトクロ
ックだけ遅延させ、３番目に受けたデータバイトを８バ
イトクロックだけ遅延させ、４番目に受けたデータバイ
トを０バイトクロックだけ遅延させることによって、イ
ンタリーブの解除が行われる。受けた各データバイトに
１バイトクロック遅延を加えてもインタリーブ解除プロ
セスは影響を受けないから、25、17、９、１データバイ
トの遅延は24、16、８、０データバイトのインタリーブ
解除遅延に等しい。第７図のマトリックスを参照して、
最初に受けたデータバイトがRAM70のメモリ場所０に書
込まれ、25バイトクロックの後で列２、行７に読出され
（すなわち、25バイトクロックの遅延の後で）、２つ目
はメモリ場所７に書込まれ、17バイトクロックの後で列
３、行５に読出され、（すなわち、17バイトクロックの
遅延の後で）、３つ目はメモリ場所３に書込まれ、９バ
イトクロックの後で列４、行３に読出され（すなわち、
９バイトクロックの遅延の後で）、４つ目はメモリ場所
１に書込まれ、１バイトクロックの後でそこから列１、
行２に読出される（すなわち、１バイトクロックの遅延
の後で）。この解析から、インタリーブ解除アルゴリズ
ムが正しく実行されたことが明らかであろう。
実際に製作された本発明の実施例は、BL＝260バイ
ト、Ｔ＝10およびＮ＝208である。したがって、Ｂ＝BL/
T＝26バイトである。これは全てのVSBモードに対するフ
レームサイズに全体的に関連させられる。第８図の回路
では、除算器60は26分の１に分割する除算器であって
（FSYNCによって定期的にリセットされる）、第９図に
示すアドレス・マトリックス（０、2401、...1）の最初
の行を構成するROM62の26語を順次アドレスする。除算
器64は2601分の１に分割する除算器であり、変換器68は
モジュロ2601変換器である。回路のこの実施例の動作は
簡単にした例について説明した動作と同じである。
ト、Ｔ＝10およびＮ＝208である。したがって、Ｂ＝BL/
T＝26バイトである。これは全てのVSBモードに対するフ
レームサイズに全体的に関連させられる。第８図の回路
では、除算器60は26分の１に分割する除算器であって
（FSYNCによって定期的にリセットされる）、第９図に
示すアドレス・マトリックス（０、2401、...1）の最初
の行を構成するROM62の26語を順次アドレスする。除算
器64は2601分の１に分割する除算器であり、変換器68は
モジュロ2601変換器である。回路のこの実施例の動作は
簡単にした例について説明した動作と同じである。
第８図の回路は種々の受けたVSBモードに自動的に適
合することに気がつくであろう。その回路は、VSBモー
ドが変化するにつれてバイトクロックに応答して高くさ
れたレートまたは低くされたレートで単に動作する。バ
ス72におけるインタリーブを解除されたデータは、変換
器からのFSYNC信号およびRSブロック開始信号とともにR
Sデコーダ42に加えられる。そのデコーダはインタリー
ブを解除されたデータバイトの誤りを訂正する。RSデコ
ーダ42の動作は、各データフレームの初めにFSYNCによ
る同期によって、および前記したようにVSBモードとは
無関係にフレームごとに整数のRSブロックを提供するこ
とによって容易にされる。
合することに気がつくであろう。その回路は、VSBモー
ドが変化するにつれてバイトクロックに応答して高くさ
れたレートまたは低くされたレートで単に動作する。バ
ス72におけるインタリーブを解除されたデータは、変換
器からのFSYNC信号およびRSブロック開始信号とともにR
Sデコーダ42に加えられる。そのデコーダはインタリー
ブを解除されたデータバイトの誤りを訂正する。RSデコ
ーダ42の動作は、各データフレームの初めにFSYNCによ
る同期によって、および前記したようにVSBモードとは
無関係にフレームごとに整数のRSブロックを提供するこ
とによって容易にされる。
第10図は、第８図のROM62の代わりに使用してマトリ
ックス・アドレスの最初の行を発生できる回路を示す。
この回路はアドレスＣ（Ｘ）の最初の行を発生するため
に下記の等式を実現する。
ックス・アドレスの最初の行を発生できる回路を示す。
この回路はアドレスＣ（Ｘ）の最初の行を発生するため
に下記の等式を実現する。
Ｃ（０）＝０ Ｃ（Ｘ）＝［Ｃ（Ｘ−１）−（Ｂ−Ｘ）N/B］mod［（Ｂ−１）N/2＋１］ ここに、Ｘ＝1,...（Ｂ−１）である。
簡単にした例（すなわち、Ｂ＝４およびＮ＝８）で
は、項Ｃ（Ｘ）は、Ｃ（Ｘ）＝［Ｃ（Ｘ−１）−（４−
Ｘ）２］mod13になる。したがって、たとえば、Ｘ＝１
であるとすると、Ｃ（Ｘ）＝（０−６）mod13＝−6mod1
3＝７である。同様に、Ｘ＝２であれば、Ｃ（Ｘ）＝
（７−４）mod13＝３である。および最後に、Ｘ＝３で
あれば、Ｃ（Ｘ）＝（３−２）mod13＝１である。第９
図と第10図のより大きいマトリックスに対する最初の行
はそれらの関係を用いて同様に得ることができる。この
回路は入力をＢで割るカウントダウン除算器80を有す
る。この除算器はFSYNCによってリセットされ、バイト
クロックによってクロックされる。リセットされたこと
に応答して、除算器80の出力がラッチ82をクリヤする。
除算器80の出力が逆の順序（Ｂ−1,B−2,...0）で供給
されて、加算器84でそれが（１）だけ増加させられた時
に、結果が（Ｂ−Ｘ）であるようにする。乗算器86で変
数（Ｂ−Ｘ）にN/Bを乗じて式（Ｂ−Ｘ）N/Bを得る。こ
れは減算器88でラッチ82の出力Ｃ（Ｘ−１）から差し引
かれる。最後に、バイトクロックに応答してラッチ82に
一時的に記憶するために、減算器の出力がモジュロ
［（（Ｂ−１）N/2）＋１］によって結合される。
は、項Ｃ（Ｘ）は、Ｃ（Ｘ）＝［Ｃ（Ｘ−１）−（４−
Ｘ）２］mod13になる。したがって、たとえば、Ｘ＝１
であるとすると、Ｃ（Ｘ）＝（０−６）mod13＝−6mod1
3＝７である。同様に、Ｘ＝２であれば、Ｃ（Ｘ）＝
（７−４）mod13＝３である。および最後に、Ｘ＝３で
あれば、Ｃ（Ｘ）＝（３−２）mod13＝１である。第９
図と第10図のより大きいマトリックスに対する最初の行
はそれらの関係を用いて同様に得ることができる。この
回路は入力をＢで割るカウントダウン除算器80を有す
る。この除算器はFSYNCによってリセットされ、バイト
クロックによってクロックされる。リセットされたこと
に応答して、除算器80の出力がラッチ82をクリヤする。
除算器80の出力が逆の順序（Ｂ−1,B−2,...0）で供給
されて、加算器84でそれが（１）だけ増加させられた時
に、結果が（Ｂ−Ｘ）であるようにする。乗算器86で変
数（Ｂ−Ｘ）にN/Bを乗じて式（Ｂ−Ｘ）N/Bを得る。こ
れは減算器88でラッチ82の出力Ｃ（Ｘ−１）から差し引
かれる。最後に、バイトクロックに応答してラッチ82に
一時的に記憶するために、減算器の出力がモジュロ
［（（Ｂ−１）N/2）＋１］によって結合される。
下記の請求の範囲は可変サイズデータ配置のためのデ
ータフレーム・フォーマットを含む本発明の態様に向け
たものである。本発明は請求の範囲において定められて
いるようにのみ限定すべきであることが明らかであろう
４。
ータフレーム・フォーマットを含む本発明の態様に向け
たものである。本発明は請求の範囲において定められて
いるようにのみ限定すべきであることが明らかであろう
４。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−141432（ＪＰ，Ａ) 特開 昭61−234154（ＪＰ，Ａ) 特開 平７−170300（ＪＰ，Ａ) 特表 平６−507763（ＪＰ，Ａ) 特表 平９−511881（ＪＰ，Ａ) Ｗａｙｎｅ Ｂｒｅｔｌ ｅｔ．ａｌ ＶＳＢ ＭＯＤＥＭ ＳＵＢＳＹＳＴ ＥＭ ＤＥＳＩＧＮ ＦＯＲ ＧＲＡＮ Ｄ ＡＬＬＩＡＮＣＥ ＤＩＧＩＴＡＬ ＴＥＬＥＶＩＳＩＯＮ ＲＥＣＥＩＶ ＥＲＳ ＩＥＥＥ Ｔｒａｎｓａｃｔｉ ｏｎｓ ｏｎ Ｃｏｎｓｕｍｅｒ Ｅｌ ｅｃｔｒｏｎｉｃｓ Ｖｏｌ．41，Ｎ ｏ．３，ＡＵＧＵＳＴ 1995，Ｐ．773 −786 (58)調査した分野(Int.Cl.7，ＤＢ名) H04J 3/00 H04L 1/00 H04L 27/00
Claims (10)
- 【請求項１】データフレームフォーマット方法であって 所定数DSの繰り返しデータセグメントを備えさせ、前記
各データセグメントは、複数のデータビットを表わす一
定数ＳのＭレベル記号と、Ｐ個の記号データセグメント
同期キャラクタとを含み、 さらに、Ｍ、Ｐ、Ｓ、DSを選択して、データフレーム
が、整数のデータバイトを表わす多数の前記データビッ
トを備えるようにし、 ここで、Ｍは選択された複数の整数値の１つを有し、 前記データセグメントの１つは、ヘッダセグメントを有
し、このヘッダセグメントは、前記フレームに対する前
記選択された値Ｍを定める配置サイズコードと、フレー
ム同期コードと、を備えるものである、 データフレームフォーマット方法。 - 【請求項２】請求の範囲１記載の方法であって、所定数
のデータバイトを含む誤り訂正ブロックを定義する過程
を有し、さらに、前記選択したＭ、Ｐ、Ｓ、DSの値は、
整数の前記訂正ブロックを有する前記データフレームに
なる、方法。 - 【請求項３】請求の範囲１記載の方法であって、前記複
数の整数値は少なくとも２、４、８および16を含む方
法。 - 【請求項４】請求の範囲１記載の方法であって、前記ヘ
ッダ・セグメントは前記フレームの第１のデータセグメ
ントを構成し、前記フレーム同期コードおよび前記配置
サイズコードは２レベル記号を備える方法。 - 【請求項５】データ受信器であって、情報信号を受信す
るための手段を有し、この情報信号は複数の繰り返しフ
レームを含み、このフレームのそれぞれは所定数DSの繰
り返しデータセグメントを含み、前記各データセグメン
トは、複数のデータビットを表す一定数ＳのＭレベル記
号とＰ個の記号データセグメント同期キャラクタを含
み、DS、Ｐ、Ｓ、Ｍは、前記データフレームが、整数の
データバイトを表す多数の前記データビットを備えるよ
うに、関連させられており、 さらに前記データ受信器は、 前記受信情報信号を検出及び量子化するための手段と、 前記検出及び量子化された情報信号を処理するための手
段と、 を備え、さらに、 前記情報セグメントの１つが、ヘッダセグメントを備
え、このヘッダセグメントは、前記フレームについて選
択された値Ｍを定める配置サイズコードと、フレーム同
期コードとを含む、 データ受信器。 - 【請求項６】請求の範囲５記載の受信器であって、前記
情報信号に応答して各前記フレームの初めにリセット信
号を発生する手段を含み、前記処理手段は前記リセット
信号に応答して各前記フレームの初めにリセットされる
受信器。 - 【請求項７】請求の範囲６記載の受信器であって、前記
情報信号の各前記フレームは整数個の誤り訂正ブロック
を備え、前記処理手段は、前記誤り訂正ブロックを誤り
訂正するための前方誤り訂正回路を備え、かつ前記リセ
ット信号に応答して各前記フレームの初めにリセットさ
れる受信器。 - 【請求項８】請求の範囲５、６または７に記載の受信器
であって、Ｍは選択された複数の整数値の１つを含む受
信器。 - 【請求項９】請求の範囲８記載の受信器であって、前記
複数の整数値は少なくとも２、４、８および16を含む受
信器。 - 【請求項１０】請求の範囲７記載の受信器であって、前
記ヘッダ・セグメントは前記フレームの第１のデータセ
グメントを構成し、前記フレーム同期コードおよび前記
配置サイズコードは２レベル記号を備えるものである、
受信器。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17506193A | 1993-12-29 | 1993-12-29 | |
| US08/175,061 | 1993-12-29 | ||
| US175,061 | 1993-12-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09507350A JPH09507350A (ja) | 1997-07-22 |
| JP3258022B2 true JP3258022B2 (ja) | 2002-02-18 |
Family
ID=22638697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51807195A Expired - Lifetime JP3258022B2 (ja) | 1993-12-29 | 1994-12-15 | 可変サイズデータ配列のためのデータ・フレーム・フォーマット |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5677911A (ja) |
| JP (1) | JP3258022B2 (ja) |
| KR (1) | KR100264624B1 (ja) |
| CN (1) | CN1138379C (ja) |
| CA (1) | CA2180245C (ja) |
| TW (1) | TW255088B (ja) |
| WO (1) | WO1995018494A1 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5666170A (en) * | 1995-07-12 | 1997-09-09 | Thomson Consumer Electronics, Inc. | Apparatus for decoding video signals encoded in different formats |
| US5745528A (en) * | 1995-07-13 | 1998-04-28 | Zenith Electronics Corporation | VSB mode selection system |
| US5940863A (en) * | 1996-07-26 | 1999-08-17 | Zenith Electronics Corporation | Apparatus for de-rotating and de-interleaving data including plural memory devices and plural modulo memory address generators |
| US6173330B1 (en) * | 1996-09-17 | 2001-01-09 | Motorola, Inc. | Delivery and acquisition of data segments with optimized inter-arrival time |
| WO1998036519A1 (fr) * | 1997-02-13 | 1998-08-20 | Ntt Mobile Communications Network Inc. | Circuit de synchronisation de trames |
| US5938763A (en) * | 1997-08-06 | 1999-08-17 | Zenith Electronics Corporation | System for transposing data from column order to row order |
| DE19743170A1 (de) * | 1997-09-30 | 1999-04-01 | Daimler Benz Ag | Kommunikationssystem |
| US6449288B1 (en) * | 1998-05-09 | 2002-09-10 | Centillium Communications, Inc. | Bi-level framing structure for improved efficiency DSL over noisy lines |
| US6567475B1 (en) | 1998-12-29 | 2003-05-20 | Ericsson Inc. | Method and system for the transmission, reception and processing of 4-level and 8-level signaling symbols |
| US6493402B1 (en) * | 1999-05-27 | 2002-12-10 | Zenith Electronics Corporation | Mode control for trellis decoder |
| US6687310B1 (en) * | 1999-05-27 | 2004-02-03 | Zenith Electronics Corporation | Trellis coded modulation system for digital television signal with trellis coded data and synchronization symbols |
| US6608870B1 (en) * | 1999-05-27 | 2003-08-19 | Zenith Electronics Corporation | Data frame for 8 MHZ channels |
| FI114766B (fi) * | 1999-11-30 | 2004-12-15 | Nokia Corp | Menetelmä ja järjestelmä kehyksen sisäisen lomituksen toteuttamiseksi |
| US6958781B2 (en) * | 2000-04-18 | 2005-10-25 | Zenith Electronics Corporation | Mapping arrangement for digital communication system |
| US7770010B2 (en) * | 2000-09-18 | 2010-08-03 | Wideband Semiconductors Inc. | Dynamically configurable interleaver scheme using at least one dynamically changeable interleaving parameter |
| KR100351829B1 (ko) * | 2000-09-26 | 2002-09-11 | 엘지전자 주식회사 | 디지털 통신 시스템 |
| DE10048872A1 (de) * | 2000-10-02 | 2002-04-25 | Infineon Technologies Ag | Abschnittsweise Entschachtelung |
| US6563436B2 (en) | 2001-09-24 | 2003-05-13 | Zenith Electronics Corporation | Kerdock coding and decoding system for map data |
| US6927708B2 (en) | 2001-09-24 | 2005-08-09 | Zenith Electronics Corporation | Mapping system for transmission and reception of multiple data types |
| US6924753B2 (en) | 2001-09-24 | 2005-08-02 | Zenith Electronics Corporation | Robust system for transmitting and receiving map data |
| US7785608B2 (en) | 2002-08-30 | 2010-08-31 | Wyeth Holdings Corporation | Immunogenic compositions for the prevention and treatment of meningococcal disease |
| US6919829B2 (en) † | 2003-06-20 | 2005-07-19 | Nokia Corporation | Bit swapping for different interleaving depths |
| US20060245505A1 (en) * | 2005-05-02 | 2006-11-02 | Limberg Allen L | Digital television signals using linear block coding |
| US7920602B2 (en) * | 2005-05-23 | 2011-04-05 | Samsung Electronics Co., Ltd. | Method for formatting digital broadcast transport stream packet for improved receiving performance, digital broadcast transmitter, and signal processing method thereof |
| JP5976652B2 (ja) | 2010-09-10 | 2016-08-24 | ワイス・エルエルシー | 髄膜炎菌ｏｒｆ２０８６抗原の非脂質化変異体 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4355397A (en) * | 1980-10-15 | 1982-10-19 | Rixon, Inc. | Full duplex communication system for voice grade channels |
| GB2095440B (en) * | 1981-03-23 | 1985-10-09 | Sony Corp | Digital television signal processing |
| JPS62234426A (ja) * | 1986-04-04 | 1987-10-14 | Sony Corp | エラ−訂正方法 |
| JP2647649B2 (ja) * | 1986-07-03 | 1997-08-27 | パイオニア株式会社 | 光ディスク記録方法 |
| US4937844A (en) * | 1988-11-03 | 1990-06-26 | Racal Data Communications Inc. | Modem with data compression selected constellation |
| EP0406507B1 (en) * | 1989-07-07 | 1994-06-01 | International Business Machines Corporation | Block coding scheme for fractional-bit transmission |
| US5056112A (en) * | 1989-07-28 | 1991-10-08 | At&T Bell Laboratories | Interleaving in coded modulation for mobile radio |
| US5170400A (en) * | 1989-12-26 | 1992-12-08 | California Institute Of Technology | Matrix error correction for digital data |
| US5087975A (en) * | 1990-11-09 | 1992-02-11 | Zenith Electronics Corporation | VSB HDTV transmission system with reduced NTSC co-channel interference |
| DK0587620T3 (da) * | 1991-06-03 | 1998-09-07 | British Telecomm | Radiosystem |
| US5233629A (en) * | 1991-07-26 | 1993-08-03 | General Instrument Corporation | Method and apparatus for communicating digital data using trellis coded qam |
| IL104412A (en) * | 1992-01-16 | 1996-11-14 | Qualcomm Inc | Method and instrument for the formation of data for transmission |
| GB9217819D0 (en) * | 1992-08-21 | 1992-10-07 | Philips Electronics Uk Ltd | Data coding system |
| AU5550694A (en) * | 1992-11-06 | 1994-06-08 | Pericle Communications Company | Adaptive data rate modem |
| US5475691A (en) * | 1993-11-15 | 1995-12-12 | At&T Corp. | Voice activated date rate change in simultaneous voice and data transmission |
-
1994
- 1994-12-15 CA CA002180245A patent/CA2180245C/en not_active Expired - Lifetime
- 1994-12-15 KR KR1019960703575A patent/KR100264624B1/ko not_active IP Right Cessation
- 1994-12-15 WO PCT/US1994/014394 patent/WO1995018494A1/en active Application Filing
- 1994-12-15 CN CNB941947556A patent/CN1138379C/zh not_active Expired - Lifetime
- 1994-12-15 JP JP51807195A patent/JP3258022B2/ja not_active Expired - Lifetime
- 1994-12-20 TW TW083111955A patent/TW255088B/zh not_active IP Right Cessation
-
1995
- 1995-04-06 US US08/417,581 patent/US5677911A/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| Ｗａｙｎｅ Ｂｒｅｔｌ ｅｔ．ａｌ ＶＳＢ ＭＯＤＥＭ ＳＵＢＳＹＳＴＥＭ ＤＥＳＩＧＮ ＦＯＲ ＧＲＡＮＤ ＡＬＬＩＡＮＣＥ ＤＩＧＩＴＡＬ ＴＥＬＥＶＩＳＩＯＮ ＲＥＣＥＩＶＥＲＳ ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｏｎｓｕｍｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ Ｖｏｌ．４１，Ｎｏ．３，ＡＵＧＵＳＴ １９９５，Ｐ．７７３−７８６ |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1138379C (zh) | 2004-02-11 |
| JPH09507350A (ja) | 1997-07-22 |
| CN1141107A (zh) | 1997-01-22 |
| US5677911A (en) | 1997-10-14 |
| KR100264624B1 (ko) | 2000-09-01 |
| CA2180245A1 (en) | 1995-07-06 |
| TW255088B (ja) | 1995-08-21 |
| CA2180245C (en) | 2001-05-15 |
| WO1995018494A1 (en) | 1995-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3258022B2 (ja) | 可変サイズデータ配列のためのデータ・フレーム・フォーマット | |
| JP3169613B2 (ja) | くりこみインタリーバおよびインタリーブ解除器 | |
| US5987070A (en) | VSB mode selection system | |
| JP3302368B2 (ja) | 多レベルｖｓｂ伝送システムのためのデータレベル選択 | |
| US6493402B1 (en) | Mode control for trellis decoder | |
| US6917655B2 (en) | Coding and decoding a signal modified in accordance with the feedback states of an encoder | |
| US6687310B1 (en) | Trellis coded modulation system for digital television signal with trellis coded data and synchronization symbols | |
| US5452009A (en) | Digital transmission system with data rate optimized for noise in transmission medium | |
| US7111221B2 (en) | Digital transmission system for an enhanced ATSC 8-VSB system | |
| KR100299289B1 (ko) | 신호 수신기용 슬라이스 예측기 | |
| KR970002702B1 (ko) | 트렐리스 코드화 큐에이엠(qam)을 이용한 압축비디오와 같은 디지탈 정보의 통신방법 및 그 장치 | |
| JPH10502776A (ja) | Ｈｄｔｖ用トレリス符号化変調システム | |
| US20100118208A1 (en) | Time-dependent trellis coding for more robust digital television signals | |
| WO2003003747A1 (en) | A digital television (dtv) transmission system using enhanced coding schemes | |
| JPH10504689A (ja) | デジタルテレビジョン信号のためのデータフレーム構造および同期システム | |
| JPH07170216A (ja) | 等化器 | |
| US6608870B1 (en) | Data frame for 8 MHZ channels | |
| US5631645A (en) | Symbol to byte converter | |
| US6329935B1 (en) | Temporally separating and re-organizing data using two-stage interleaving and de-interleaving | |
| WO2000074375A1 (en) | Digital television system for 8 mhz channels | |
| MXPA96004630A (es) | Seleccion de nivel de datos para sistema de transmision de banda lateral vestigial de multiples niveles | |
| JPH04213284A (ja) | テレビジョン伝送方式 | |
| EP0908050A1 (en) | Data transmission |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071207 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |