JP3255843B2 - デュアルモード無線装置におけるディジタル・アナログ共用回路 - Google Patents
デュアルモード無線装置におけるディジタル・アナログ共用回路Info
- Publication number
- JP3255843B2 JP3255843B2 JP09493396A JP9493396A JP3255843B2 JP 3255843 B2 JP3255843 B2 JP 3255843B2 JP 09493396 A JP09493396 A JP 09493396A JP 9493396 A JP9493396 A JP 9493396A JP 3255843 B2 JP3255843 B2 JP 3255843B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- signal
- analog
- frequency
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Transceivers (AREA)
- Superheterodyne Receivers (AREA)
- Transmitters (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【０００１】
【発明の属する分野】本発明は、ディジタルモードとア
ナログモードを有するデュアルモード無線装置における
ディジタル・アナログ共用回路に係り、たとえば、携帯
無線電話装置あるいは自動車電話装置などの移動体無線
装置に用いて好適なデュアルモード無線装置におけるデ
ィジタル・アナログ共用回路に関するものである。
ナログモードを有するデュアルモード無線装置における
ディジタル・アナログ共用回路に係り、たとえば、携帯
無線電話装置あるいは自動車電話装置などの移動体無線
装置に用いて好適なデュアルモード無線装置におけるデ
ィジタル・アナログ共用回路に関するものである。
【０００２】
【従来の技術】たとえば、セルラ方式の自動車電話また
は携帯電話システムには、アナログ無線方式とディジタ
ル無線方式のものが知られている。アナログ無線方式
は、ディジタル無線方式よりも先に普及しており、その
利用範囲は都市部に限らず全国的なものであった。しか
しながら、アナログ無線方式では、急増するユーザに対
応することができず、周波数の有効利用の点から優れた
ディジタル無線方式の普及が図られている。
は携帯電話システムには、アナログ無線方式とディジタ
ル無線方式のものが知られている。アナログ無線方式
は、ディジタル無線方式よりも先に普及しており、その
利用範囲は都市部に限らず全国的なものであった。しか
しながら、アナログ無線方式では、急増するユーザに対
応することができず、周波数の有効利用の点から優れた
ディジタル無線方式の普及が図られている。
【０００３】たとえば、ディジタル無線方式には、同一
周波数の信号を時間軸上にて分割して送信するTDMA (ti
me division multiple access)方式のものと、スペクト
ラム拡散方式により同一周波数上に複数の信号を拡散し
て送信するCDMA (code division multiple access)方式
のものが知られている。これらは、いずれもベースバン
ド信号にて処理したディジタル信号を同相信号と直交信
号に分配して、これらを中間周波(IF)段にてQPSK (quad
rature phase shift keying)などの直交変調方式により
変調し、さらに高周波段(RF)段にて所定の搬送波信号に
重畳して送信する。これらディジタル無線方式ではアナ
ログ無線方式の10〜20倍のチャネルを確保できると言わ
れている。
周波数の信号を時間軸上にて分割して送信するTDMA (ti
me division multiple access)方式のものと、スペクト
ラム拡散方式により同一周波数上に複数の信号を拡散し
て送信するCDMA (code division multiple access)方式
のものが知られている。これらは、いずれもベースバン
ド信号にて処理したディジタル信号を同相信号と直交信
号に分配して、これらを中間周波(IF)段にてQPSK (quad
rature phase shift keying)などの直交変調方式により
変調し、さらに高周波段(RF)段にて所定の搬送波信号に
重畳して送信する。これらディジタル無線方式ではアナ
ログ無線方式の10〜20倍のチャネルを確保できると言わ
れている。
【０００４】一方、アナログ無線方式では、音声信号な
どのベースバンド信号にて所定の局部発振周波数を変調
して、いわゆる周波数変調(FM)にて中間周波信号を得
て、これを高周波段にて所定の搬送波信号に重畳して送
信する。基地局では、これを周波数分割して送信する、
いわゆるFDMA (frequency division multiple access)
方式のものが知られている。
どのベースバンド信号にて所定の局部発振周波数を変調
して、いわゆる周波数変調(FM)にて中間周波信号を得
て、これを高周波段にて所定の搬送波信号に重畳して送
信する。基地局では、これを周波数分割して送信する、
いわゆるFDMA (frequency division multiple access)
方式のものが知られている。
【０００５】従来、たとえば、北米においては上記のよ
うなアナログセルラシステムでも動作し、かつディジタ
ルセルラシステムでも動作するデュアルモード携帯電話
装置が開発されている。この場合、搬送波信号の周波数
をアナログ、ディジタルともに同じ周波数を用いること
により、高周波部を共用化していた。
うなアナログセルラシステムでも動作し、かつディジタ
ルセルラシステムでも動作するデュアルモード携帯電話
装置が開発されている。この場合、搬送波信号の周波数
をアナログ、ディジタルともに同じ周波数を用いること
により、高周波部を共用化していた。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た従来の技術では、中間周波数がアナログ、ディジタル
それぞれのモードにて異なる場合には、それらに対応し
て個別に中間周波数の局部発振回路を設けなければなら
ず、装置に組み込む部品数が多くなるという問題があっ
た。
た従来の技術では、中間周波数がアナログ、ディジタル
それぞれのモードにて異なる場合には、それらに対応し
て個別に中間周波数の局部発振回路を設けなければなら
ず、装置に組み込む部品数が多くなるという問題があっ
た。
【０００７】本発明は上記課題を解決して、中間周波段
を共用化して装置の部品数を少なくすることができるデ
ュアルモード無線装置におけるディジタル・アナログ共
用回路を提供することを目的とする。
を共用化して装置の部品数を少なくすることができるデ
ュアルモード無線装置におけるディジタル・アナログ共
用回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明によるデュアルモ
ード無線装置におけるディジタル・アナログ共用回路は
上記課題を解決するために、ディジタルモードとアナロ
グモードを有するデュアルモード無線装置におけるディ
ジタル・アナログ共用回路において、受信波を所定の局
部発振周波数にてダウンコンバードしてアナログのベー
スバンド信号を得るアナログ受信手段と、受信波を直交
検波して、同相信号および直交信号からなるディジタル
のベースバンド信号を得るディジタル受信手段と、ディ
ジタルのベースバンド信号を直交変調してディジタルの
送信波を生成するディジタル送信手段と、アナログのベ
ースバンド信号にて所定の局部発振周波数の信号を周波
数変調してアナログの送信波を生成するアナログ送信手
段と、アナログ受信手段およびディジタル受信手段なら
びにディジタル送信手段およびアナログ送信手段を制御
してそれぞれのモードに切り替える制御手段とを含み、
ディジタル受信手段は、制御手段からの第１の制御信号
を受けて直交検波のための第１の局部発振周波数を生成
する第１の周波数シンセサイザを含み、第１の周波数シ
ンセサイザは、制御手段から第２の制御信号を受けて第
２の局部発振周波数を生成してアナログ受信手段にアナ
ログ信号のダウンコンバートのための局部発振信号を供
給し、ディジタル送信手段は、制御手段からの第３の制
御信号を受けて、直交変調のための第３の局部発振周波
数を生成する第２の周波数シンセサイザを含み、第２の
周波数シンセサイザは、制御手段から第４の制御信号を
受けてアナログ変調のための第４の局部発振周波数を生
成し、アナログのベースバンド信号を周波数変調する変
調手段を含むことを特徴とする。
ード無線装置におけるディジタル・アナログ共用回路は
上記課題を解決するために、ディジタルモードとアナロ
グモードを有するデュアルモード無線装置におけるディ
ジタル・アナログ共用回路において、受信波を所定の局
部発振周波数にてダウンコンバードしてアナログのベー
スバンド信号を得るアナログ受信手段と、受信波を直交
検波して、同相信号および直交信号からなるディジタル
のベースバンド信号を得るディジタル受信手段と、ディ
ジタルのベースバンド信号を直交変調してディジタルの
送信波を生成するディジタル送信手段と、アナログのベ
ースバンド信号にて所定の局部発振周波数の信号を周波
数変調してアナログの送信波を生成するアナログ送信手
段と、アナログ受信手段およびディジタル受信手段なら
びにディジタル送信手段およびアナログ送信手段を制御
してそれぞれのモードに切り替える制御手段とを含み、
ディジタル受信手段は、制御手段からの第１の制御信号
を受けて直交検波のための第１の局部発振周波数を生成
する第１の周波数シンセサイザを含み、第１の周波数シ
ンセサイザは、制御手段から第２の制御信号を受けて第
２の局部発振周波数を生成してアナログ受信手段にアナ
ログ信号のダウンコンバートのための局部発振信号を供
給し、ディジタル送信手段は、制御手段からの第３の制
御信号を受けて、直交変調のための第３の局部発振周波
数を生成する第２の周波数シンセサイザを含み、第２の
周波数シンセサイザは、制御手段から第４の制御信号を
受けてアナログ変調のための第４の局部発振周波数を生
成し、アナログのベースバンド信号を周波数変調する変
調手段を含むことを特徴とする。
【０００９】この場合、ディジタル受信手段は、受信波
を同相信号と直交信号に分配する分配手段と、分配手段
からの同相信号に第１の周波数シンセサイザからの第１
の局部発振周波数を乗算する第１の乗算手段と、周波数
シンセサイザからの第１の局部発振周波数の位相を90度
シフトする位相手段と、位相手段からのシフトした局部
発振周波数を分配手段からの直交信号に乗算する第２の
乗算手段とを含み、制御手段は、ディジタルの受信モー
ドにて分配手段、第１の乗算手段および第２の乗算手段
ならびに第１の周波数シンセサイザをオンとしてディジ
タル受信手段を駆動し、アナログの受信モードにて分配
手段、第１の乗算手段および第２の乗算手段をオフと
し、周波数シンセサイザのみをオンとして周波数シンセ
サイザからの第２の局部発振周波数をアナログ受信手段
に供給するとよい。
を同相信号と直交信号に分配する分配手段と、分配手段
からの同相信号に第１の周波数シンセサイザからの第１
の局部発振周波数を乗算する第１の乗算手段と、周波数
シンセサイザからの第１の局部発振周波数の位相を90度
シフトする位相手段と、位相手段からのシフトした局部
発振周波数を分配手段からの直交信号に乗算する第２の
乗算手段とを含み、制御手段は、ディジタルの受信モー
ドにて分配手段、第１の乗算手段および第２の乗算手段
ならびに第１の周波数シンセサイザをオンとしてディジ
タル受信手段を駆動し、アナログの受信モードにて分配
手段、第１の乗算手段および第２の乗算手段をオフと
し、周波数シンセサイザのみをオンとして周波数シンセ
サイザからの第２の局部発振周波数をアナログ受信手段
に供給するとよい。
【００１０】また、位相手段には、アナログ受信手段に
第２の局部発振周波数を出力する出力手段が接続され、
制御手段はアナログの受信モードにて出力手段をオンと
して第１の周波数シンセサイザからの第２の局部発振信
号を位相手段を介してアナログ受信手段に供給するとよ
い。
第２の局部発振周波数を出力する出力手段が接続され、
制御手段はアナログの受信モードにて出力手段をオンと
して第１の周波数シンセサイザからの第２の局部発振信
号を位相手段を介してアナログ受信手段に供給するとよ
い。
【００１１】一方、ディジタル送信手段は、ディジタル
のベースバンド信号の同相信号を受けて、この信号に第
２の周波数シンセサイザからの第３の局部発振周波数を
乗算する第３の乗算手段と、第２の周波数シンセサイザ
からの第３の局部発振周波数の位相を90度シフトする位
相手段と、位相手段からのシフトした局部発振周波数に
ディジタルのベースバンド信号の直交信号を乗算する第
４の乗算手段と、第３の乗算手段および第４の乗算手段
からの信号を合成して出力する乗算手段とを含み、制御
手段は、ディジタルの送信モードにて第３の乗算手段、
第４の乗算手段および合成手段ならびに第２の周波数シ
ンセサイザをオンとしてディジタル送信手段を駆動する
とよい。
のベースバンド信号の同相信号を受けて、この信号に第
２の周波数シンセサイザからの第３の局部発振周波数を
乗算する第３の乗算手段と、第２の周波数シンセサイザ
からの第３の局部発振周波数の位相を90度シフトする位
相手段と、位相手段からのシフトした局部発振周波数に
ディジタルのベースバンド信号の直交信号を乗算する第
４の乗算手段と、第３の乗算手段および第４の乗算手段
からの信号を合成して出力する乗算手段とを含み、制御
手段は、ディジタルの送信モードにて第３の乗算手段、
第４の乗算手段および合成手段ならびに第２の周波数シ
ンセサイザをオンとしてディジタル送信手段を駆動する
とよい。
【００１２】また、第２の周波数シンセサイザは、可変
容量ダイオードを含む電圧制御発振器を有し、制御手段
は、アナログの送信モードにて第２の周波数シンセサイ
ザおよびディジタル送信手段の合成手段をオンとし、か
つ第３の乗算手段または第４の乗算手段のいずれか一方
をオンとして、電圧制御発振器の可変容量ダイオードに
供給されたアナログのベースバンド信号にて変調された
送信波を第２の周波数シンセサイザから第３の乗算手段
または第４の乗算手段のいずれか一方を介して前記合成
手段から出力させると有利である。
容量ダイオードを含む電圧制御発振器を有し、制御手段
は、アナログの送信モードにて第２の周波数シンセサイ
ザおよびディジタル送信手段の合成手段をオンとし、か
つ第３の乗算手段または第４の乗算手段のいずれか一方
をオンとして、電圧制御発振器の可変容量ダイオードに
供給されたアナログのベースバンド信号にて変調された
送信波を第２の周波数シンセサイザから第３の乗算手段
または第４の乗算手段のいずれか一方を介して前記合成
手段から出力させると有利である。
【００１３】さらに、第１の周波数シンセサイザおよび
第２の周波数シンセサイザは、局部発振周波数の分周比
を変化させる分周器を含み、制御手段は、アナログモー
ドおよびディジタルモードにてそれぞれ分周器をオンま
たはオフとして、第１および第２の周波数シンセサイザ
から第１の局部発振周波数ないし第４の局部発振周波数
を発振させるようにしてもよい。
第２の周波数シンセサイザは、局部発振周波数の分周比
を変化させる分周器を含み、制御手段は、アナログモー
ドおよびディジタルモードにてそれぞれ分周器をオンま
たはオフとして、第１および第２の周波数シンセサイザ
から第１の局部発振周波数ないし第４の局部発振周波数
を発振させるようにしてもよい。
【００１４】他方、制御手段は、複数の論理回路の組み
合わせにて形成され、この制御手段は、ディジタルモー
ドおよびアナログモードを切り替えるモード切替信号
と、受信のみの状態となるアイドル信号と、ディジタル
動作を停止させるスリープ信号とを受けて、これらを論
理回路を介してディジタル受信手段およびディジタル送
信手段に供給し、それぞれのモードを切り替え制御する
とよい。
合わせにて形成され、この制御手段は、ディジタルモー
ドおよびアナログモードを切り替えるモード切替信号
と、受信のみの状態となるアイドル信号と、ディジタル
動作を停止させるスリープ信号とを受けて、これらを論
理回路を介してディジタル受信手段およびディジタル送
信手段に供給し、それぞれのモードを切り替え制御する
とよい。
【００１５】
【発明の実施の形態】以下、本発明によるデュアルモー
ド無線装置におけるディジタル・アナログ共用回路の一
実施例を添付図面を参照して詳細に説明する。図１およ
び図２には、本発明によるデュアルモード無線装置にお
けるディジタル・アナログ共用回路の一実施例が示され
ている。本実施例によるディジタル・アナログ共用回路
は、たとえば、セルラ方式の携帯電話装置などの中間周
波(IF)段に適用されて、図２に示すように、高周波部か
らのアナログの中間周波信号を増幅するアナログIF部40
と、高周波部からのディジタルの中間周波信号を直交復
調するディジタルIF部100 と、アナログのベースバンド
信号を周波数変調し、またディジタルのベースバンド信
号を直交変調して高周波部に送出する変調部200 と、デ
ィジタルIF部100および変調部200 を制御してそれぞれ
のモードに切り替える切替制御部300 とを含む。
ド無線装置におけるディジタル・アナログ共用回路の一
実施例を添付図面を参照して詳細に説明する。図１およ
び図２には、本発明によるデュアルモード無線装置にお
けるディジタル・アナログ共用回路の一実施例が示され
ている。本実施例によるディジタル・アナログ共用回路
は、たとえば、セルラ方式の携帯電話装置などの中間周
波(IF)段に適用されて、図２に示すように、高周波部か
らのアナログの中間周波信号を増幅するアナログIF部40
と、高周波部からのディジタルの中間周波信号を直交復
調するディジタルIF部100 と、アナログのベースバンド
信号を周波数変調し、またディジタルのベースバンド信
号を直交変調して高周波部に送出する変調部200 と、デ
ィジタルIF部100および変調部200 を制御してそれぞれ
のモードに切り替える切替制御部300 とを含む。
【００１６】アナログIF部40の入力端子10は、高周波部
に接続され、出力端子50はアナログのベースバンド処理
部に接続され、とくに本実施例では局部発振入力15がデ
ィジタルIF部100 に接続されている。このアナログIF部
40は、周波数混合回路、中間周波増幅器、バンドパスフ
ィルタ等を含み、アナログの中間周波信号をベースバン
ド信号に変換して出力する中間周波回路である。
に接続され、出力端子50はアナログのベースバンド処理
部に接続され、とくに本実施例では局部発振入力15がデ
ィジタルIF部100 に接続されている。このアナログIF部
40は、周波数混合回路、中間周波増幅器、バンドパスフ
ィルタ等を含み、アナログの中間周波信号をベースバン
ド信号に変換して出力する中間周波回路である。
【００１７】同様に、ディジタルIF部100 の入力端子20
は高周波部に接続され、出力端子60はディジタルのベー
スバンド処理部に接続されている。また、変調部200
は、その入力端子80,90 がディジタルのベースバンド処
理部に接続され、出力端子30が高周波部に接続されてい
る。切替制御部300 は、入力端子70が主制御部などに接
続され、その制御に応動してディジタルIF部100 および
変調部200 にモード切り替え信号を供給する。
は高周波部に接続され、出力端子60はディジタルのベー
スバンド処理部に接続されている。また、変調部200
は、その入力端子80,90 がディジタルのベースバンド処
理部に接続され、出力端子30が高周波部に接続されてい
る。切替制御部300 は、入力端子70が主制御部などに接
続され、その制御に応動してディジタルIF部100 および
変調部200 にモード切り替え信号を供給する。
【００１８】これらディジタルIF部100 、変調部200 お
よび切替制御部300 の詳細を図１を参照して説明する
と、本実施例によるディジタルIF部100 は、分配器102
と、２つの乗算器103,104 と、第１の周波数シンセサイ
ザ105 と、位相シフタ106 と、３つのバッファ107,108,
109 とを含む。分配器102 は、入力端子20からのディジ
タルの中間周波信号を受けて２つの乗算器103,104 にそ
れぞれ出力する１入力２出力のバッファであり、制御端
子120 からの制御信号にてオン・オフされる。
よび切替制御部300 の詳細を図１を参照して説明する
と、本実施例によるディジタルIF部100 は、分配器102
と、２つの乗算器103,104 と、第１の周波数シンセサイ
ザ105 と、位相シフタ106 と、３つのバッファ107,108,
109 とを含む。分配器102 は、入力端子20からのディジ
タルの中間周波信号を受けて２つの乗算器103,104 にそ
れぞれ出力する１入力２出力のバッファであり、制御端
子120 からの制御信号にてオン・オフされる。
【００１９】第１の乗算器103 は、分配器102 からの中
間周波信号に、周波数シンセサイザ105 からの所定の局
部発振周波数を乗算して同相のベースバンド信号を得る
直交復調器であり、制御端子122 からの制御信号にてオ
ン・オフされる。同様に第２の乗算器104 は、分配器10
2 からの中間周波信号に位相シフタ106 を介して周波数
シンセサイザ105 からの所定の局部発振周波数を乗算し
て同相のベースバンド信号に直交する直交信号を得る直
交復調器であり、制御端子124 からの制御信号にてオン
・オフされる。
間周波信号に、周波数シンセサイザ105 からの所定の局
部発振周波数を乗算して同相のベースバンド信号を得る
直交復調器であり、制御端子122 からの制御信号にてオ
ン・オフされる。同様に第２の乗算器104 は、分配器10
2 からの中間周波信号に位相シフタ106 を介して周波数
シンセサイザ105 からの所定の局部発振周波数を乗算し
て同相のベースバンド信号に直交する直交信号を得る直
交復調器であり、制御端子124 からの制御信号にてオン
・オフされる。
【００２０】第１の周波数シンセサイザ105 は、電圧制
御発振器(VCO) と、PLL (phase-locked loop) 回路と、
分周器と、ローパスフィルタ(LPF) 等を含み、電圧制御
発振器にて発振された局部発振信号をPLL 回路、分周
器、ローパスフィルタにて構成されるループ回路にてそ
の周波数を調整して出力する。PLL 回路には、主制御部
からのクロック信号(Clock) がクロック端子111 から供
給され、分周器は制御端子126,128 からの制御信号にて
オン・オフされる。これにより、本実施例ではディジタ
ルモード時の第１の局部発振周波数と、アナログモード
時の第２の局部発振周波数とが出力される。
御発振器(VCO) と、PLL (phase-locked loop) 回路と、
分周器と、ローパスフィルタ(LPF) 等を含み、電圧制御
発振器にて発振された局部発振信号をPLL 回路、分周
器、ローパスフィルタにて構成されるループ回路にてそ
の周波数を調整して出力する。PLL 回路には、主制御部
からのクロック信号(Clock) がクロック端子111 から供
給され、分周器は制御端子126,128 からの制御信号にて
オン・オフされる。これにより、本実施例ではディジタ
ルモード時の第１の局部発振周波数と、アナログモード
時の第２の局部発振周波数とが出力される。
【００２１】位相シフタ106 は、周波数シンセサイザ10
5 から出力される局部発振周波数の位相を90度シフトし
て、第２の乗算器104 またはバッファ109 に出力する位
相変換回路である。
5 から出力される局部発振周波数の位相を90度シフトし
て、第２の乗算器104 またはバッファ109 に出力する位
相変換回路である。
【００２２】第１のバッファ107 は、第１の乗算器103
からの復調した同相信号を増幅してディジタルのベース
バンド処理部に出力する出力回路であり、制御端子130
からの制御信号にてオン・オフされる。同様に、第２の
バッファ108 は第２の乗算器104 からの復調した直交信
号をディジタルのバースバンド処理部に出力する出力回
路であり、制御端子132 からの制御信号にてオン・オフ
される。第３のバッファ109 は位相シフタ106 を介して
供給される周波数シンセサイザ105 からの第２の局部発
振周波数を出力端子15を介してアナログIF部40に出力す
る出力回路であり、制御端子134 からの制御信号にてオ
ン・オフされる。
からの復調した同相信号を増幅してディジタルのベース
バンド処理部に出力する出力回路であり、制御端子130
からの制御信号にてオン・オフされる。同様に、第２の
バッファ108 は第２の乗算器104 からの復調した直交信
号をディジタルのバースバンド処理部に出力する出力回
路であり、制御端子132 からの制御信号にてオン・オフ
される。第３のバッファ109 は位相シフタ106 を介して
供給される周波数シンセサイザ105 からの第２の局部発
振周波数を出力端子15を介してアナログIF部40に出力す
る出力回路であり、制御端子134 からの制御信号にてオ
ン・オフされる。
【００２３】一方、本実施例の変調部200 は、３つの入
力バッファ208,209,210 と、２つの乗算器204,205 と、
第２の周波数シンセサイザ206 と、位相シフタ207 と、
２つの出力バッファ202,203 と、合成器201 とを含む。
第１の入力バッファ208 は、ディジタルのバースバンド
信号処理部からの同相信号を受けて第３の乗算器204に
供給する入力回路であり、制御端子220 からの制御信号
にてオン・オフされる。第２の入力バッファ209 は、ア
ナログのベースバンド信号処理部からの変調信号を受け
て周波数シンセサイザ206 に供給する入力回路であり、
制御端子222 からの制御信号にてオン・オフされる。第
３の入力バッファ210 は、ディジタルのベースバンド信
号処理部からの直交信号を受けて第４の乗算器205 に供
給する入力回路であり、制御端子224 からの制御信号に
てオン・オフされる。
力バッファ208,209,210 と、２つの乗算器204,205 と、
第２の周波数シンセサイザ206 と、位相シフタ207 と、
２つの出力バッファ202,203 と、合成器201 とを含む。
第１の入力バッファ208 は、ディジタルのバースバンド
信号処理部からの同相信号を受けて第３の乗算器204に
供給する入力回路であり、制御端子220 からの制御信号
にてオン・オフされる。第２の入力バッファ209 は、ア
ナログのベースバンド信号処理部からの変調信号を受け
て周波数シンセサイザ206 に供給する入力回路であり、
制御端子222 からの制御信号にてオン・オフされる。第
３の入力バッファ210 は、ディジタルのベースバンド信
号処理部からの直交信号を受けて第４の乗算器205 に供
給する入力回路であり、制御端子224 からの制御信号に
てオン・オフされる。
【００２４】第３の乗算器204 は、第１の入力バッファ
208 を介して供給されたディジタルのベースバンド信号
に周波数シンセサイザ206 からの所定の局部発振信号を
乗算して直交変調する直交変調器であり、制御端子228
からの制御信号にてオン・オフされる。同様に第４の乗
算器205 は、第３の入力バッファ210 を介して供給され
るベースバンド信号に位相シフタ207 を介して供給され
る周波数シンセサイザ207 からの所定の局部発振信号を
乗算して直交変調する直交変調器であり、制御端子232
からの制御信号にてオン・オフされる。
208 を介して供給されたディジタルのベースバンド信号
に周波数シンセサイザ206 からの所定の局部発振信号を
乗算して直交変調する直交変調器であり、制御端子228
からの制御信号にてオン・オフされる。同様に第４の乗
算器205 は、第３の入力バッファ210 を介して供給され
るベースバンド信号に位相シフタ207 を介して供給され
る周波数シンセサイザ207 からの所定の局部発振信号を
乗算して直交変調する直交変調器であり、制御端子232
からの制御信号にてオン・オフされる。
【００２５】周波数シンセサイザ206 は、ディジタルIF
部100 の周波数シンセサイザ105 と同様に、電圧制御発
振器(VCO) と、PLL 回路と、分周器と、ローパスフィル
タなどを含み、主制御部からのクロック信号および制御
端子234 からの制御信号に応動してディジタル変調の際
の第３の局部発振周波数およびアナログ変調の際の第４
の局部発振周波数を発振する。特に、本実施例では、電
圧制御発振器に可変容量ダイオードを含み、この可変容
量ダイオードに第２の入力バッファ209 からのアナログ
の変調信号が供給される。これにより、アナログモード
の際に第４の局部発振周波数が変調信号にて周波数変調
されてアナログの中間周波信号を生成する。
部100 の周波数シンセサイザ105 と同様に、電圧制御発
振器(VCO) と、PLL 回路と、分周器と、ローパスフィル
タなどを含み、主制御部からのクロック信号および制御
端子234 からの制御信号に応動してディジタル変調の際
の第３の局部発振周波数およびアナログ変調の際の第４
の局部発振周波数を発振する。特に、本実施例では、電
圧制御発振器に可変容量ダイオードを含み、この可変容
量ダイオードに第２の入力バッファ209 からのアナログ
の変調信号が供給される。これにより、アナログモード
の際に第４の局部発振周波数が変調信号にて周波数変調
されてアナログの中間周波信号を生成する。
【００２６】位相シフタ207 は、周波数シンセサイザ20
6 からのディジタルの第３の局部発振信号または周波数
変調されたアナログの中間周波信号の位相を90度シフト
して第４の乗算器205 に出力する位相変換回路である。
第１の出力バッファ202 は、第３の乗算器からの変調さ
れた中間周波信号を合成器201 に出力する出力回路であ
り、制御端子236 からの制御信号にてオン・オフされ
る。第２の出力バッファ203 は、第４の乗算器からの変
調された中間周波信号を合成器201 に出力する出力回路
であり、制御端子238 からの制御信号にてオン・オフさ
れる。
6 からのディジタルの第３の局部発振信号または周波数
変調されたアナログの中間周波信号の位相を90度シフト
して第４の乗算器205 に出力する位相変換回路である。
第１の出力バッファ202 は、第３の乗算器からの変調さ
れた中間周波信号を合成器201 に出力する出力回路であ
り、制御端子236 からの制御信号にてオン・オフされ
る。第２の出力バッファ203 は、第４の乗算器からの変
調された中間周波信号を合成器201 に出力する出力回路
であり、制御端子238 からの制御信号にてオン・オフさ
れる。
【００２７】合成器201 は、出力バッファ202,203 を介
して供給される中間周波信号を乗算して高周波段に出力
する乗算器であり、特にディジタルモードの際に同相信
号と直交信号を乗算した直交変調信号を出力し、アナロ
グモードの際には第４の乗算器205 のみからのアナログ
信号をバッファリングするバッファ回路となる。この合
成器201 は、制御端子240 からの制御信号にてオン・オ
フされる。
して供給される中間周波信号を乗算して高周波段に出力
する乗算器であり、特にディジタルモードの際に同相信
号と直交信号を乗算した直交変調信号を出力し、アナロ
グモードの際には第４の乗算器205 のみからのアナログ
信号をバッファリングするバッファ回路となる。この合
成器201 は、制御端子240 からの制御信号にてオン・オ
フされる。
【００２８】他方、本実施例の切替制御部300 は、図５
に示すように、複数の論理回路310〜328 の組合せにて
構成され、モード端子301 と、アイドル端子302 と、ス
リープ端子303 とを含む。モード端子301 には、図３に
示すようにディジタルモードの際に"High"となり、アナ
ログモードの際に"Low" となるモード切り替え信号が供
給される。このモード切り替え信号は、ゲート 322およ
び 323、ならびにインバータ 310を介してゲート 324に
供給される。アイドル端子302 には、受信のみの状態、
いわゆる待ち受け状態の場合に"Low" となり、送信する
場合に"High"となるアイドル信号が供給される。このア
イドル信号は、ゲート 321、 322、 325および 327に供
給される。Highスリープ端子303 には、ディジタルモー
ドにてディジタルIF部100 および変調部200 を一時的に
動作停止状態とする、いわゆるパワーダウン動作を行な
う場合に"High"となるアイドル信号が供給される。この
アイドル信号はゲート 321〜 328に供給される。さら
に、電圧VDD(H)が各ゲートに与えられている。
に示すように、複数の論理回路310〜328 の組合せにて
構成され、モード端子301 と、アイドル端子302 と、ス
リープ端子303 とを含む。モード端子301 には、図３に
示すようにディジタルモードの際に"High"となり、アナ
ログモードの際に"Low" となるモード切り替え信号が供
給される。このモード切り替え信号は、ゲート 322およ
び 323、ならびにインバータ 310を介してゲート 324に
供給される。アイドル端子302 には、受信のみの状態、
いわゆる待ち受け状態の場合に"Low" となり、送信する
場合に"High"となるアイドル信号が供給される。このア
イドル信号は、ゲート 321、 322、 325および 327に供
給される。Highスリープ端子303 には、ディジタルモー
ドにてディジタルIF部100 および変調部200 を一時的に
動作停止状態とする、いわゆるパワーダウン動作を行な
う場合に"High"となるアイドル信号が供給される。この
アイドル信号はゲート 321〜 328に供給される。さら
に、電圧VDD(H)が各ゲートに与えられている。
【００２９】図５を参照して、ゲート 321は、４入力の
論理積をとって、合成器 201、出力バッファ 203および
第４の乗算器 205にその出力を供給する。また、ゲート
322は、４入力の論理積をとって、出力バッファ 202、
208および 210、ならびに第３の乗算器 204にその出力
を供給する。さらに、ゲート 323は、２入力の論理積を
とって分配器 102、入力バッファ 107および 108、第１
の乗算器 103ならびに第２の乗算器 104にその出力を供
給する。同様に、ゲート 324は、２入力の論理積をとっ
てバッファ 109および 209にその出力を供給する。ま
た、ゲート 325は、２入力の論理積をとって周波数シン
セサイザ 206の入力VCO にその出力を供給し、ゲート 3
26は、２入力の相関をとって周波数シンセサイザ 105の
入力VCO にその出力を供給する。さらに、ゲート 327
は、２入力の相関をとって周波数シンセサイザ 206の入
力PLL にその出力を供給し、ゲート 328は、２入力の相
関をとって周波数シンセサイザ 105の入力PLL にその出
力を供給する。
論理積をとって、合成器 201、出力バッファ 203および
第４の乗算器 205にその出力を供給する。また、ゲート
322は、４入力の論理積をとって、出力バッファ 202、
208および 210、ならびに第３の乗算器 204にその出力
を供給する。さらに、ゲート 323は、２入力の論理積を
とって分配器 102、入力バッファ 107および 108、第１
の乗算器 103ならびに第２の乗算器 104にその出力を供
給する。同様に、ゲート 324は、２入力の論理積をとっ
てバッファ 109および 209にその出力を供給する。ま
た、ゲート 325は、２入力の論理積をとって周波数シン
セサイザ 206の入力VCO にその出力を供給し、ゲート 3
26は、２入力の相関をとって周波数シンセサイザ 105の
入力VCO にその出力を供給する。さらに、ゲート 327
は、２入力の相関をとって周波数シンセサイザ 206の入
力PLL にその出力を供給し、ゲート 328は、２入力の相
関をとって周波数シンセサイザ 105の入力PLL にその出
力を供給する。
【００３０】以上のような構成において、本実施例のア
ナログ・ディジタル回路の動作をそれぞれのモードにつ
いて図３および図４を参照して説明する。まず、ディジ
タルのアイドル状態、つまり、ディジタル受信の状態で
は、切替制御部100 のモード端子301 に"High"となるモ
ード切り替え信号が供給されて、アイドル端子302 に"L
ow" およびスリープ端子303 に"High"の信号がそれぞれ
供給される。
ナログ・ディジタル回路の動作をそれぞれのモードにつ
いて図３および図４を参照して説明する。まず、ディジ
タルのアイドル状態、つまり、ディジタル受信の状態で
は、切替制御部100 のモード端子301 に"High"となるモ
ード切り替え信号が供給されて、アイドル端子302 に"L
ow" およびスリープ端子303 に"High"の信号がそれぞれ
供給される。
【００３１】これにより、ゲート 321、 322、 325およ
び 327の出力が"Low" となって、変調部200 の回路がオ
フとなる。すなわち、変調部 200が非動作状態となる。
一方、ディジタルIF部 100におけるバッファ 109以外の
各回路がオンとなり、かつ周波数シンセサイザ 105から
第１の局部発振周波数が発振される。
び 327の出力が"Low" となって、変調部200 の回路がオ
フとなる。すなわち、変調部 200が非動作状態となる。
一方、ディジタルIF部 100におけるバッファ 109以外の
各回路がオンとなり、かつ周波数シンセサイザ 105から
第１の局部発振周波数が発振される。
【００３２】この状態にて、入力端子20に高周波部にて
ダウンコンバージョンされた受信波が供給されると、そ
の受信波は分配器102 を介して第１および第２の乗算器
103,104 に供給される。これにより、第１の乗算器103
では周波数シンセサイザ105からの第１の局部発振周波
数(sine 波）を受信波に乗算してベースバンド帯の同相
信号(I signal)を生成する。この同相信号は、バッファ
107 を介してディジタルのベースバンド処理部に出力さ
れる。
ダウンコンバージョンされた受信波が供給されると、そ
の受信波は分配器102 を介して第１および第２の乗算器
103,104 に供給される。これにより、第１の乗算器103
では周波数シンセサイザ105からの第１の局部発振周波
数(sine 波）を受信波に乗算してベースバンド帯の同相
信号(I signal)を生成する。この同相信号は、バッファ
107 を介してディジタルのベースバンド処理部に出力さ
れる。
【００３３】同様に、第２の乗算器104 では周波数シン
セサイザ105 からの第１の局部発振周波数を位相シフタ
106 にて90度シフトしたcosine波を受信波に乗算して、
ベースバンド帯の直交信号(Q signal)を生成する。生成
された直交信号はバッファ108 を介してベースバンド処
理部に出力される。この結果、ベースバンド処理部では
ディジタルの同相／直交信号に所定の処理を加えて、デ
ィジタル信号の受信が行なわれる。
セサイザ105 からの第１の局部発振周波数を位相シフタ
106 にて90度シフトしたcosine波を受信波に乗算して、
ベースバンド帯の直交信号(Q signal)を生成する。生成
された直交信号はバッファ108 を介してベースバンド処
理部に出力される。この結果、ベースバンド処理部では
ディジタルの同相／直交信号に所定の処理を加えて、デ
ィジタル信号の受信が行なわれる。
【００３４】次に、スリープモードでは、スリープ端子
303 に供給される信号が"Low" となって、ディジタル受
信状態でオンとなっていた各部がオフとなる。したがっ
て、ディジタルIF部100 および変調部200 の各部がすべ
てオフとなったスリープ状態となる。この状態では、高
周波部およびベースバンド処理部もオフの状態であり、
制御部のみがオンとなったパワーダウン状態となる。こ
れにより、電池などの消耗も防止することができる。
303 に供給される信号が"Low" となって、ディジタル受
信状態でオンとなっていた各部がオフとなる。したがっ
て、ディジタルIF部100 および変調部200 の各部がすべ
てオフとなったスリープ状態となる。この状態では、高
周波部およびベースバンド処理部もオフの状態であり、
制御部のみがオンとなったパワーダウン状態となる。こ
れにより、電池などの消耗も防止することができる。
【００３５】次に、ディジタル送信状態、つまりディジ
タル動作状態では、切替制御部300への入力信号がすべ
て"High"となる。これにより、変調部200 の入力バッフ
ァ209 を除く各部がオンとなる。また、これにより、周
波数シンセサイザ206 から第３の局部発振周波数が発振
される。
タル動作状態では、切替制御部300への入力信号がすべ
て"High"となる。これにより、変調部200 の入力バッフ
ァ209 を除く各部がオンとなる。また、これにより、周
波数シンセサイザ206 から第３の局部発振周波数が発振
される。
【００３６】この状態にて、たとえばベースバンド処理
部から同相信号(I signal)および直交信号(Q signal)が
出力されると、同相信号は第１の入力バッファ208 を介
して第３の乗算器204 に供給され、直交信号は第３の入
力バッファ210 を介して第４の乗算器205 に供給され
る。これにより、第３の乗算器204 では、周波数シンセ
サイザ206 からの第３の局部発振周波数(sine 波）と同
相信号を乗算して、同相信号を直交変調して、この信号
を第１のバッファ202 を介して合成器201 に供給する。
同様に、直交信号は、第４の乗算器205 にて位相シフタ
207 にて90度の位相シフトが行なわれた周波数シンセサ
イザ205 からの第３の局部発振信号(cosine 波）と乗算
されて、第２の出力バッファ203 を介して合成器201 に
供給される。この結果、直交変調されたディジタル信号
は、合成器201 にて合成されて高周波部に出力される。
高周波部では、さらに搬送波に直交変調波を重畳して所
定の送信動作が行なわれる。
部から同相信号(I signal)および直交信号(Q signal)が
出力されると、同相信号は第１の入力バッファ208 を介
して第３の乗算器204 に供給され、直交信号は第３の入
力バッファ210 を介して第４の乗算器205 に供給され
る。これにより、第３の乗算器204 では、周波数シンセ
サイザ206 からの第３の局部発振周波数(sine 波）と同
相信号を乗算して、同相信号を直交変調して、この信号
を第１のバッファ202 を介して合成器201 に供給する。
同様に、直交信号は、第４の乗算器205 にて位相シフタ
207 にて90度の位相シフトが行なわれた周波数シンセサ
イザ205 からの第３の局部発振信号(cosine 波）と乗算
されて、第２の出力バッファ203 を介して合成器201 に
供給される。この結果、直交変調されたディジタル信号
は、合成器201 にて合成されて高周波部に出力される。
高周波部では、さらに搬送波に直交変調波を重畳して所
定の送信動作が行なわれる。
【００３７】一方、アナログモードでは、切替制御部30
0 へのモード切り替え信号が"Low"となる。これによ
り、ディジタルIF部100 の第３のバッファ109 のみがオ
ンとなり、また周波数シンセサイザ105 の分周器がオン
となって、第２の局部発振周波数が出力される。この結
果、発振された第２の局部発振信号は、位相シフタ106
を介してバッファ109 に供給され、このバッファ109 を
介して図２のアナログIF部40に供給される。
0 へのモード切り替え信号が"Low"となる。これによ
り、ディジタルIF部100 の第３のバッファ109 のみがオ
ンとなり、また周波数シンセサイザ105 の分周器がオン
となって、第２の局部発振周波数が出力される。この結
果、発振された第２の局部発振信号は、位相シフタ106
を介してバッファ109 に供給され、このバッファ109 を
介して図２のアナログIF部40に供給される。
【００３８】この状態にて、高周波部からのアナログの
受信波は、アナログIF部40にて第２の局部発振周波数と
混合され、ベースバンド信号に復調されて、アナログの
ベースバンド処理部に出力される。この結果、受信され
たアナログ信号から音声信号等が再生される。
受信波は、アナログIF部40にて第２の局部発振周波数と
混合され、ベースバンド信号に復調されて、アナログの
ベースバンド処理部に出力される。この結果、受信され
たアナログ信号から音声信号等が再生される。
【００３９】また、アナログの動作状態では、第２の入
力バッファ209 と、第４の乗算器205 と、出力バッファ
203 と、合成器201 がオンとなり、周波数シンセサイザ
206では第４の局部発振周波数が発振される。
力バッファ209 と、第４の乗算器205 と、出力バッファ
203 と、合成器201 がオンとなり、周波数シンセサイザ
206では第４の局部発振周波数が発振される。
【００４０】この状態にて、アナログのベースバンド処
理部に音声信号等が入力されると、その信号は変調信号
として入力バッファ209 に供給される。これにより、入
力バッファ209 を介して入力した変調信号は、周波数シ
ンセサイザ206 にて電圧制御発振器の可変容量ダイオー
ドに供給されて、その容量の変化により第４の局部発振
信号を周波数変調して所定の中間周波信号が生成され
る。この信号は、位相シフタ207 を介して第４の乗算器
205 に供給され、さらに出力バッファ203 および合成器
201 を介して高周波部に出力される。高周波部では、周
波数変調された中間周波信号を所定の搬送波に重畳し
て、送信処理が実行される。
理部に音声信号等が入力されると、その信号は変調信号
として入力バッファ209 に供給される。これにより、入
力バッファ209 を介して入力した変調信号は、周波数シ
ンセサイザ206 にて電圧制御発振器の可変容量ダイオー
ドに供給されて、その容量の変化により第４の局部発振
信号を周波数変調して所定の中間周波信号が生成され
る。この信号は、位相シフタ207 を介して第４の乗算器
205 に供給され、さらに出力バッファ203 および合成器
201 を介して高周波部に出力される。高周波部では、周
波数変調された中間周波信号を所定の搬送波に重畳し
て、送信処理が実行される。
【００４１】以上のように、本実施例のデュアルモード
無線装置におけるディジタル・アナログ共用回路によれ
ば、ディジタルIF部100 の周波数シンセサイザ105 にて
ディジタル受信の際の第１の局部発振周波数と、アナロ
グ受信の際の第２の局部発振周波数とをそれぞれのモー
ドに応じて発振させ、これに応動してディジタルIF部10
0 の各部をオン・オフするように構成したので、ディジ
タル受信とアナログ受信を２つの局部発振回路を用いる
ことなく効果的に切り替えることができる。この結果、
受信回路を簡素化して、装置を安価に構築することがで
きる。
無線装置におけるディジタル・アナログ共用回路によれ
ば、ディジタルIF部100 の周波数シンセサイザ105 にて
ディジタル受信の際の第１の局部発振周波数と、アナロ
グ受信の際の第２の局部発振周波数とをそれぞれのモー
ドに応じて発振させ、これに応動してディジタルIF部10
0 の各部をオン・オフするように構成したので、ディジ
タル受信とアナログ受信を２つの局部発振回路を用いる
ことなく効果的に切り替えることができる。この結果、
受信回路を簡素化して、装置を安価に構築することがで
きる。
【００４２】同様に、ディジタル送信の際およびアナロ
グ送信の際に、変調部200 の周波数シンセサイザ206 に
て第３の局部発振周波数および第４の局部発振周波数を
それぞれのモードに応じて発振させ、これに応動してデ
ィジタル変調に用いられる直交変調器をオン・オフする
ように構成したので、ディジタル送信とアナログ送信を
２つの局部発振回路を用いることなく効果的に切り替え
ることができる。この結果送信回路を簡素化して、装置
をさらに安価に構築することができる。
グ送信の際に、変調部200 の周波数シンセサイザ206 に
て第３の局部発振周波数および第４の局部発振周波数を
それぞれのモードに応じて発振させ、これに応動してデ
ィジタル変調に用いられる直交変調器をオン・オフする
ように構成したので、ディジタル送信とアナログ送信を
２つの局部発振回路を用いることなく効果的に切り替え
ることができる。この結果送信回路を簡素化して、装置
をさらに安価に構築することができる。
【００４３】なお、上記実施例では、アナログの局部発
振周波数を出力するバッファ109 を局部発振回路の位相
シフタ106 側に接続するように構成したが、本発明にお
いては位相シフトしない第１の乗算器103 側に接続する
ようにしてもよい。同様に、変調部200 にてアナログ変
調した信号を第４の乗算器205 を介して出力するように
構成したが、本発明においては、位相シフトしない第３
の乗算器204 側から出力するように構成してもよい。
振周波数を出力するバッファ109 を局部発振回路の位相
シフタ106 側に接続するように構成したが、本発明にお
いては位相シフトしない第１の乗算器103 側に接続する
ようにしてもよい。同様に、変調部200 にてアナログ変
調した信号を第４の乗算器205 を介して出力するように
構成したが、本発明においては、位相シフトしない第３
の乗算器204 側から出力するように構成してもよい。
【００４４】また、上記実施例では入出力回路としてバ
ッファを適用するようにしたが、本発明においては、上
記各バッファをスイッチ回路に代えて構成するようにし
てもよい。さらに、上記実施例では周波数シンセサイザ
105,206 にてそれぞれの中間周波数と同一の局部発振周
波数を発振するように構成したが、本発明においては中
間周波数のＮ倍の発振周波数を発振させ、これを分周器
などにて1/N にて分周して、それぞれの変調回路および
復調回路に供給するようにしてもよい。これにより、周
波数増幅段などへの干渉を避けることができる。
ッファを適用するようにしたが、本発明においては、上
記各バッファをスイッチ回路に代えて構成するようにし
てもよい。さらに、上記実施例では周波数シンセサイザ
105,206 にてそれぞれの中間周波数と同一の局部発振周
波数を発振するように構成したが、本発明においては中
間周波数のＮ倍の発振周波数を発振させ、これを分周器
などにて1/N にて分周して、それぞれの変調回路および
復調回路に供給するようにしてもよい。これにより、周
波数増幅段などへの干渉を避けることができる。
【００４５】
【発明の効果】以上のように本発明におけるデュアルモ
ード無線装置におけるディジタル・アナログ共用回路に
よれば、ディジタル受信手段にて制御手段からの第１の
制御信号に応じて直交検波のための第１の局部発振周波
数を生成するとともに、第２の制御信号にて第２の局部
発振周波数を生成して前記アナログ受信手段にアナログ
信号のダウンコンバートのための局部発振信号を供給す
る周波数シンセサイザを設けたので、ディジタル受信お
よびアナログ受信を２つの局部発振回路を用いることな
く有効に切り替えることができる。同様に、ディジタル
送信手段にて制御手段からの第３の制御信号に応動し
て、直交変調のための第３の局部発振周波数を生成する
とともに、第４の制御信号を受けてアナログ変調のため
の第４の局部発振周波数を生成する周波数シンセサイザ
を設けたので、ディジタル送信およびアナログ送信を２
つの局部発振回路を用いることなく有効に切り替えるこ
とができる。この結果、無線装置のIF段などを簡素化す
ることができ、かつ装置を安価に構築することができる
などの優れた効果を奏する。
ード無線装置におけるディジタル・アナログ共用回路に
よれば、ディジタル受信手段にて制御手段からの第１の
制御信号に応じて直交検波のための第１の局部発振周波
数を生成するとともに、第２の制御信号にて第２の局部
発振周波数を生成して前記アナログ受信手段にアナログ
信号のダウンコンバートのための局部発振信号を供給す
る周波数シンセサイザを設けたので、ディジタル受信お
よびアナログ受信を２つの局部発振回路を用いることな
く有効に切り替えることができる。同様に、ディジタル
送信手段にて制御手段からの第３の制御信号に応動し
て、直交変調のための第３の局部発振周波数を生成する
とともに、第４の制御信号を受けてアナログ変調のため
の第４の局部発振周波数を生成する周波数シンセサイザ
を設けたので、ディジタル送信およびアナログ送信を２
つの局部発振回路を用いることなく有効に切り替えるこ
とができる。この結果、無線装置のIF段などを簡素化す
ることができ、かつ装置を安価に構築することができる
などの優れた効果を奏する。
【図１】本発明の一実施例によるデュアルモード無線装
置におけるディジタル・アナログ共用回路の一実施例を
示すブロック図である。
置におけるディジタル・アナログ共用回路の一実施例を
示すブロック図である。
【図２】図１の実施例の概略構成を示すブロック図であ
る。
る。
【図３】図１の実施例の切替制御部に供給される制御信
号による真理値を示す図である。
号による真理値を示す図である。
【図４】図１の実施例の各部のそれぞれのモードでの真
理値を示す図である。
理値を示す図である。
【図５】図１の実施例における切替制御部の構成例を示
す機能回路図である。
す機能回路図である。
40 アナログIF部 100 ディジタルIF部 103,104 乗算器 105 第１の周波数シンセサイザ 109 出力バッファ 200 変調部 204,205 乗算器 206 第２の周波数シンセサイザ 209 入力バッファ 300 切替制御部 304 〜311 論理回路
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04B 1/40 H04B 1/04 H04B 1/26 H04Q 7/38
Claims (4)
- 【請求項１】 ディジタルモードとアナログモードを有
するデュアルモード無線装置におけるディジタル・アナ
ログ共用回路において、該回路は、 受信波を第２の局部発振周波数にてダウンコンバードし
てアナログのベースバンド信号を得るアナログ受信手段
と、 受信波を第１の局部発振周波数を用いて直交検波するこ
とにより同相信号および直交信号からなるディジタルの
ベースバンド信号を得るディジタル受信手段と、 ディジタルの送信モードにてディジタルのベースバンド
信号を直交変調してディジタルの送信波を生成し、アナ
ログの送信モードにてアナログのベースバンド信号によ
り所定の局部発振周波数の信号を周波数変調してアナロ
グの送信波を生成するディジタル／アナログ送信手段
と、 前記アナログ受信手段およびディジタル受信手段ならび
にディジタル／アナログ送信手段を制御してそれぞれの
モードに切り替える制御手段とを含み、 前記ディジタル受信手段は、前記制御手段からの第１の
制御信号を受けて前記第１の局部発振周波数を生成し、
第２の制御信号を受けて前記第２の局部発振周波数を生
成する第１の周波数シンセサイザと、受信波を２分配す
る分配手段と、該分配手段により分配された一方の信号
に前記第１の周波数シンセサイザからの第１の局部発振
周波数を乗算する第１の乗算手段と、前記周波数シンセ
サイザからの第１の局部発振周波数の位相を90度シフト
する第１の位相手段と、該第１の位相手段からのシフト
した局部発振周波数を前記分配手段により分配された他
方の信号に乗算する第２の乗算手段とを含み、 前記制御手段は、ディジタルの受信モードにて前記第１
の周波数シンセサイザに前記第１の制御信号を与えると
共に前記分配手段、第１の乗算手段および第２の乗算手
段ならびに前記第１の周波数シンセサイザをオンとして
ディジタル受信手段を駆動し、アナログの受信モードに
て前記第１の周波数シンセサイザに前記第２の制御信号
を与えると共に前記分配手段、第１の乗算手段および第
２の乗算手段をオフとし、前記周波数シンセサイザのみ
をオンとして該周波数シンセサイザからの第２の局部発
振周波数を前記アナログ受信手段に供給することを特徴
とするデュアルモード無線装置におけるディジタル・ア
ナログ共用回路。 - 【請求項２】 請求項１に記載のデュアルモード無線装
置におけるディジタル・アナログ共用回路において、前
記第１の位相手段には、前記アナログ受信手段に第２の
局部発振周波数を出力する出力手段が接続され、前記制
御手段はアナログの受信モードにて前記出力手段をオン
として、前記第１の周波数シンセサイザからの第２の局
部発振信号を前記第１の位相手段を介して前記アナログ
受信手段に供給することを特徴とするデュアルモード無
線装置におけるディジタル・アナログ共用回路。 - 【請求項３】 ディジタルモードとアナログモードを有
するデュアルモード無線装置におけるディジタル・アナ
ログ共用回路において、該回路は、 受信波を所定の局部発振周波数にてダウンコンバードし
てアナログのベースバンド信号を得るアナログ受信手段
と、 受信波を直交検波して同相信号および直交信号からなる
ディジタルのベースバンド信号を得るディジタル受信手
段と、 ディジタルの送信モードにてディジタルのベースバンド
信号を第３の局部発振周波数を用いて直交変調すること
によりディジタルの送信波を生成し、アナログの送信モ
ードにてアナログのベースバンド信号により第４の局部
発振周波数の信号を周波数変調してアナログの送信波を
生成するディジタル／アナログ送信手段と、 前記アナログ受信手段およびディジタル受信手段ならび
にディジタル／アナログ送信手段を制御してそれぞれの
モードに切り替える制御手段とを含み、 前記ディジタル／アナログ送信手段は、第３の制御信号
を受けて前記第３の局部発振周波数を生成し、第４の制
御信号を受けて前記第４の局部発振周波数を生成する第
２の周波数シンセサイザと、ディジタルのベースバンド
信号の同相信号を受けて該信号に前記第３の局部発振周
波数を乗算する第３の乗算手段と、前記第３の局部発振
周波数の位相を90度シフトする第２の位相手段と、ディ
ジタルのベースバンド信号の直交信号を受けて該信号に
前記第２の位相手段からのシフトした局部発振周波数を
乗算する第４の乗算手段と、前記第３の乗算手段および
第４の乗算手段からの信号を合成して出力する合成手段
とを含み、 前記第２の周波数シンセサイザは、可変容量ダイオード
を含む電圧制御発振器を有し、 前記制御手段は、ディジタルの送信モードにて前記第２
の周波数シンセサイザに前記第３の制御信号を与えると
共に前記第３の乗算手段、第４の乗算手段および合成手
段ならびに第２の周波数シンセサイザをオンとして前記
ディジタル／アナログ送信手段を駆動し、アナログの送
信モードにて前記第２の周波数シンセサイザに前記第４
の制御信号を与えると共に前記第２の周波数シンセサイ
ザおよび前記合成手段をオンとし、かつ前記第３の乗算
手段または第４の乗算手段のいずれか一方をオンとし
て、前記電圧制御発振器の可変容量ダイオードに供給さ
れたアナログのベースバンド信号にて変調された送信波
を第２の周波数シンセサイザから第３の乗算手段または
第４の乗算手段のいずれか一方を介して前記合成手段か
ら出力させることを特徴とするデュアルモード無線装置
におけるディジタル・アナログ共用回路。 - 【請求項４】 請求項１または３に記載のデュアルモー
ド無線装置におけるディジタル・アナログ共用回路にお
いて、前記制御手段は、複数の論理回路の組み合わせに
て形成され、該制御手段は、ディジタルモードおよびア
ナログモードを切り替えるモード切替信号と、受信のみ
の状態となるアイドル信号と、ディジタル動作を停止さ
せるスリープ信号とを受けて、これらを前記論理回路を
介して前記ディジタル受信手段およびディジタル／アナ
ログ送信手段に供給し、それぞれのモードを切り替え制
御することを特徴とするデュアルモード無線装置におけ
るディジタル・アナログ共用回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09493396A JP3255843B2 (ja) | 1996-04-17 | 1996-04-17 | デュアルモード無線装置におけるディジタル・アナログ共用回路 |
| US08/824,794 US5844868A (en) | 1996-04-17 | 1997-03-26 | Digital-analog shared circuit in dual mode radio equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09493396A JP3255843B2 (ja) | 1996-04-17 | 1996-04-17 | デュアルモード無線装置におけるディジタル・アナログ共用回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09284166A JPH09284166A (ja) | 1997-10-31 |
| JP3255843B2 true JP3255843B2 (ja) | 2002-02-12 |
Family
ID=14123769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09493396A Expired - Fee Related JP3255843B2 (ja) | 1996-04-17 | 1996-04-17 | デュアルモード無線装置におけるディジタル・アナログ共用回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5844868A (ja) |
| JP (1) | JP3255843B2 (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6311050B1 (en) * | 1998-05-29 | 2001-10-30 | Silicon Laboratories, Inc. | Single integrated circuit phase locked loop for synthesizing high-frequency signals for wireless communications and method for operating same |
| US6150891A (en) * | 1998-05-29 | 2000-11-21 | Silicon Laboratories, Inc. | PLL synthesizer having phase shifted control signals |
| US6167245A (en) * | 1998-05-29 | 2000-12-26 | Silicon Laboratories, Inc. | Method and apparatus for operating a PLL with a phase detector/sample hold circuit for synthesizing high-frequency signals for wireless communications |
| US6304146B1 (en) | 1998-05-29 | 2001-10-16 | Silicon Laboratories, Inc. | Method and apparatus for synthesizing dual band high-frequency signals for wireless communications |
| US6574288B1 (en) | 1998-05-29 | 2003-06-03 | Silicon Laboratories Inc. | Method and apparatus for adjusting a digital control word to tune synthesized high-frequency signals for wireless communications |
| US6233441B1 (en) | 1998-05-29 | 2001-05-15 | Silicon Laboratories, Inc. | Method and apparatus for generating a discretely variable capacitance for synthesizing high-frequency signals for wireless communications |
| US6137372A (en) * | 1998-05-29 | 2000-10-24 | Silicon Laboratories Inc. | Method and apparatus for providing coarse and fine tuning control for synthesizing high-frequency signals for wireless communications |
| US6226506B1 (en) * | 1998-05-29 | 2001-05-01 | Silicon Laboratories, Inc. | Method and apparatus for eliminating floating voltage nodes within a discreetly variable capacitance used for synthesizing high-frequency signals for wireless communications |
| US6327463B1 (en) | 1998-05-29 | 2001-12-04 | Silicon Laboratories, Inc. | Method and apparatus for generating a variable capacitance for synthesizing high-frequency signals for wireless communications |
| US6147567A (en) * | 1998-05-29 | 2000-11-14 | Silicon Laboratories Inc. | Method and apparatus for providing analog and digitally controlled capacitances for synthesizing high-frequency signals for wireless communications |
| US6308055B1 (en) * | 1998-05-29 | 2001-10-23 | Silicon Laboratories, Inc. | Method and apparatus for operating a PLL for synthesizing high-frequency signals for wireless communications |
| US7515896B1 (en) | 1998-10-21 | 2009-04-07 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same, and aperture relationships |
| US6061551A (en) | 1998-10-21 | 2000-05-09 | Parkervision, Inc. | Method and system for down-converting electromagnetic signals |
| US6370371B1 (en) | 1998-10-21 | 2002-04-09 | Parkervision, Inc. | Applications of universal frequency translation |
| US7236754B2 (en) | 1999-08-23 | 2007-06-26 | Parkervision, Inc. | Method and system for frequency up-conversion |
| US7039372B1 (en) | 1998-10-21 | 2006-05-02 | Parkervision, Inc. | Method and system for frequency up-conversion with modulation embodiments |
| US6853690B1 (en) | 1999-04-16 | 2005-02-08 | Parkervision, Inc. | Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments |
| US6879817B1 (en) | 1999-04-16 | 2005-04-12 | Parkervision, Inc. | DC offset, re-radiation, and I/Q solutions using universal frequency translation technology |
| US7110444B1 (en) | 1999-08-04 | 2006-09-19 | Parkervision, Inc. | Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments and circuit implementations |
| US7693230B2 (en) | 1999-04-16 | 2010-04-06 | Parkervision, Inc. | Apparatus and method of differential IQ frequency up-conversion |
| US7065162B1 (en) | 1999-04-16 | 2006-06-20 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same |
| US6411820B1 (en) | 1999-04-20 | 2002-06-25 | Conexant Systems, Inc. | Switchable phase lock loop for dual mode applications |
| US8295406B1 (en) * | 1999-08-04 | 2012-10-23 | Parkervision, Inc. | Universal platform module for a plurality of communication protocols |
| US7010286B2 (en) | 2000-04-14 | 2006-03-07 | Parkervision, Inc. | Apparatus, system, and method for down-converting and up-converting electromagnetic signals |
| US6323735B1 (en) | 2000-05-25 | 2001-11-27 | Silicon Laboratories, Inc. | Method and apparatus for synthesizing high-frequency signals utilizing on-package oscillator circuit inductors |
| US7454453B2 (en) | 2000-11-14 | 2008-11-18 | Parkervision, Inc. | Methods, systems, and computer program products for parallel correlation and applications thereof |
| JP2002208869A (ja) * | 2001-01-09 | 2002-07-26 | Sony Corp | マルチバンド無線信号送受信装置 |
| US7085335B2 (en) * | 2001-11-09 | 2006-08-01 | Parkervision, Inc. | Method and apparatus for reducing DC offsets in a communication system |
| US7072427B2 (en) | 2001-11-09 | 2006-07-04 | Parkervision, Inc. | Method and apparatus for reducing DC offsets in a communication system |
| US6975848B2 (en) * | 2002-06-04 | 2005-12-13 | Parkervision, Inc. | Method and apparatus for DC offset removal in a radio frequency communication channel |
| US7379883B2 (en) | 2002-07-18 | 2008-05-27 | Parkervision, Inc. | Networking methods and systems |
| US7460584B2 (en) | 2002-07-18 | 2008-12-02 | Parkervision, Inc. | Networking methods and systems |
| KR20040074868A (ko) * | 2003-02-19 | 2004-08-26 | 삼성전자주식회사 | 차세대 에이 디 에스 엘 가입자 보드의 음성 데이터 전송장치 및 그 방법 |
| US9590644B2 (en) | 2015-02-06 | 2017-03-07 | Silicon Laboratories Inc. | Managing spurs in a radio frequency circuit |
| US10461787B2 (en) | 2018-01-30 | 2019-10-29 | Silicon Laboratories Inc. | Spur mitigation for pulse output drivers in radio frequency (RF) devices |
| CN110808755A (zh) * | 2019-10-28 | 2020-02-18 | 天津七一二通信广播股份有限公司 | 一种数模兼容列尾机车电台及其实现方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NZ243007A (en) * | 1991-06-19 | 1995-02-24 | Ericsson Telefon Ab L M | Radio telephony: digital speech codec provided at regional stations for analog transmissions |
-
1996
- 1996-04-17 JP JP09493396A patent/JP3255843B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-26 US US08/824,794 patent/US5844868A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5844868A (en) | 1998-12-01 |
| JPH09284166A (ja) | 1997-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3255843B2 (ja) | デュアルモード無線装置におけるディジタル・アナログ共用回路 | |
| EP1219019B1 (en) | Local oscillator apparatus for radio frequency communication systems | |
| JP2002208869A (ja) | マルチバンド無線信号送受信装置 | |
| JPH1032520A (ja) | ２つの周波数帯域の無線周波数信号を送受信する送受信装置 | |
| US5603097A (en) | Digital radio system capable of high-speed frequency changing at low power consumption | |
| KR100216351B1 (ko) | 시분할 전이중 확산 스펙트럼 통신방식의 송수신 장치 | |
| JP3393954B2 (ja) | 時分割多重ｆｄｄ／ｔｄｄデュアルモード無線機 | |
| JPH0575495A (ja) | 移動通信機 | |
| CA2081694C (en) | Quadrature modulation circuit | |
| EP1172940A2 (en) | Multi-band transmission & reception-signal-generating apparatus | |
| US6021164A (en) | Digital radio communication system having reduced phase-locked loop, and its synchronization | |
| JP3828077B2 (ja) | 周波数変換回路および通信装置 | |
| JPH11340860A (ja) | マルチバンド移動無線機 | |
| KR20040032890A (ko) | 디지털 송신을 위해 감소된 주파수 소스를 갖는 다중대역송수신기 | |
| JPH05259934A (ja) | 送受信装置 | |
| JPH09294089A (ja) | 周波数シンセサイザ回路 | |
| JP3387112B2 (ja) | 送信装置 | |
| GB2325362A (en) | Transceiver which uses transmission signal as local oscillator for reception | |
| JP4032562B2 (ja) | 無線機に用いられる周波数シンセンザ回路 | |
| JPH0399549A (ja) | ディジタル通信用無線機 | |
| JPH11355138A (ja) | Ｐｌｌ回路及びそれを用いた無線通信端末装置 | |
| WO1999000910A1 (fr) | Dispositif de communication | |
| JPH09298482A (ja) | ディジタル方式携帯電話機 | |
| JP2005354242A (ja) | 無線通信機 | |
| JP3252211B2 (ja) | スーパーヘテロダイン方式の送受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011023 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131130 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |