JP3255298B2 - 圧電素子駆動回路 - Google Patents
圧電素子駆動回路Info
- Publication number
- JP3255298B2 JP3255298B2 JP16419392A JP16419392A JP3255298B2 JP 3255298 B2 JP3255298 B2 JP 3255298B2 JP 16419392 A JP16419392 A JP 16419392A JP 16419392 A JP16419392 A JP 16419392A JP 3255298 B2 JP3255298 B2 JP 3255298B2
- Authority
- JP
- Japan
- Prior art keywords
- piezoelectric element
- circuit
- potential
- transistor
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
Description
の印字ヘッド駆動等に用いられる圧電素子を駆動する駆
動回路に関する。
はGNDと称され0Vとすることが一般的である。従
来、圧電素子の両極に印加しようとする電圧差は、圧電
素子の両極のうち一方を基準電位(GND)とし、他方
を基準電位(GND)に対して印加しようとする電圧差
となる電位とすることにより得ていた。従来の回路例を
図4に示し、その動作のタイムチャートを図5に示す。
素子Pへの充放電を行う駆動回路である。電源VpとG
NDの間にトランジスタTr1とコイルLと圧電素子P
が順次直列に接続され、圧電素子Pへの充電回路をなし
ている。また、圧電素子PとコイルLとの回路に並列に
トランジスタTr2が接続され、放電回路をなしてい
る。
正極側から圧電素子Pの正極となるべき電極側に向かう
方向としている。トランジスタTr2の順方向はトラン
ジスタTr1とコイルLの接続点からGNDに向かう方
向としている。トランジスタTr1,Tr2にはそれぞ
れダイオードD1,D2が並列に接続されいる。
べき電極側とはダイオードD3で接続されており、その
ダイオードD3の順方向は回路の順方向と逆方向となっ
ている。また、圧電素子Pには並列にダイオードD4が
接続されており、その順方向は圧電素子Pの負極となる
べき電極側から正極となるべき電極側に向かう方向とさ
れている。
U)13を有し、このCPU13にはGND(基準電
位)に対して電源Vccが与えられている。CPU13
からの反転CHG信号により圧電素子Pへの充電を、反
転DCHG信号により圧電素子Pからの放電を圧電素子
駆動部11に指令制御する。CPU13の反転CHG信
号出力側と、反転DCHG信号出力側には出力信号を反
転させるインバータI1、インバータI2がそれぞれ接
続されている。インバータI1の出力はトランジスタT
r1の導通を制御するトランジスタTr3に与えられ、
インバータI2の出力はトランジスタTr2に与えられ
ている。
位は、Vp(例えば100V)>GND(例えば0V)
に設定され、圧電素子Pへ印加すべき両極の電位はVp
およびGNDであり、この駆動制御部12の基準電位は
GND(0V)である。また、図5において、(a)は
反転CHG信号、(b)は反転DCHG信号のタイミン
グを示し、(c)は圧電素子Pの両極間の電圧Vcp´
の変化を示している。
成の圧電素子駆動回路においては、圧電素子Pに印加し
ようとする正極の電位は、制御回路の基準電位(GN
D)に対して高電位となる。このため、(1)電源が高
価になる、(2)制御回路には耐圧の高い部品を必要と
し、高価になる、(3)製品によっては、高電圧による
回路部品の保護のためにインターロックスイッチ等の安
全回路が必要となるといった問題があった。本発明は、
上述した問題点を解決するためになされたものであり、
制御回路の基準電位に対する圧電素子に印加される電位
差を小さくでき、回路に耐圧の高い部品を必要とせず、
圧電素子の駆動回路を安価に提供することを目的とす
る。
に本発明は、圧電素子と、この圧電素子を充電あるいは
放電する充放電回路と、この充放電回路を制御する制御
回路を有した圧電素子駆動回路において、前記制御回路
の基準電位が一個の圧電素子の両極の電位の略中間の電
位となるように、一個の圧電素子の両極に対して正負の
電位を同時に与え、その両極の電位差に相当する充電電
圧を一個の圧電素子に印加するようにしたものである。
個の圧電素子の両極の電位の略中間の電位となるよう
に、一個の圧電素子の両極に対して正負の電位を同時に
与え、その両極の電位差に相当する充電電圧を一個の圧
電素子に印加するようにしているので、一個の圧電素子
の両極に対して印加すべき電位が制御回路の基準電位か
らみて小さくなる。
参照して説明する。図1は、圧電素子駆動回路の回路図
である。圧電素子は、電圧の印加によって伸縮する圧電
素子の特性を利用して、例えば、ドットインパクトプリ
ンタの印字ワイヤを駆動する。圧電素子駆動部11は、
電源VH,VL間に、トランジスタTr1とコイルLと
圧電素子Pが直列に接続され、圧電素子Pへの充電回路
をなす。圧電素子PとコイルLの回路に並列にトランジ
スタTr2が接続され、放電回路をなす。駆動制御部1
2は、前述と同様の制御装置(CPU)13を有する。
CPU13からの反転CHG信号により圧電素子Pへの
充電を、反転DCHG信号により圧電素子Pからの放電
を圧電素子駆動部11に指令制御する。CPU13の反
転CHG信号出力側には出力信号を反転させるインバー
タI1が接続されている。このインバータI1の出力は
トランジスタTr1を導通させるためのトランジスタT
r3に与えらえている。反転DCHG信号出力は、トラ
ンジスタTr2を導通させるためのトランジスタTr4
に与えられている。CPU13の基準電位GND及び前
記電源VH,VLの電位の大小関係は、VH(例えば4
5V)>GND(0V)>VL(例えば−55V)に設
定され、圧電素子Pへ印加すべき両極の電圧はVHおよ
びVLとなる。
VHの正極側から圧電素子Pの正極となるべき電極側に
向かう方向としている。トランジスタTr2の順方向は
トランジスタTr1とコイルLの接続点から電源VLに
向かう方向としている。トランジスタTr1,Tr2に
はそれぞれダイオードD1,D2が並列に接続されてお
り、各ダイオードD1,D2の順方向は各トランジスタ
Tr1,Tr2の順方向と逆方向とされている。
べき電極側とはダイオードD3で接続されており、その
ダイオードD3の順方向は回路の順方向と逆方向となっ
ている。また、圧電素子Pには並列にダイオードD4が
接続されており、その順方向は圧電素子Pの負極となる
べき電極側から正極となるべき電極側に向かう方向とさ
れている。
する。CPU13は反転CHG信号の出力によりトラン
ジスタTr3をオンさせ、トランジスタTr1をオンさ
せる。これにより、電源VHと電源VLの電位差によ
り、トランジスタTr1、コイルLを経て圧電素子Pに
電流が流れ込み、コイルLと圧電素子Pは共振しつつ充
電され、圧電素子Pが変位(伸長)する。
出力し、トランジスタTr4をオンさせ、トランジスタ
Tr2をオンさせる。これにより、圧電素子Pに充電さ
れている電荷を、コイルL、トランジスタTr2を介し
て放電し、圧電素子Pの変位を初期位置に復帰させる。
その後、トランジスタTr2,Tr4をオフさせる。以
上の充放電を繰り返すことで圧電素子Pを駆動すること
ができる。
出力信号と圧電素子Pの両極電圧のタイムチャートを示
す。同図において、(a)は反転CHG信号を、(b)
は反転DCHG信号のタイミングを示し、(c)は圧電
素子Pの両極間の電圧Vcpの変化を示している。この
ように駆動制御部12の基準電位GNDを0Vとし、圧
電素子Pの両極の電位を±に振ることで圧電素子Pを駆
動する電圧を低く設定できる。本実施例では電源VHの
電圧を45V、電源VLの電圧を−55Vとしているの
で、圧電素子駆動回路に用いられる部材は耐電圧の低い
ものが使用でき、また電源回路には低電圧用の安価なも
のが使用できる。
源回路の例を図3を参照して説明する。本回路はトラン
ス15、整流平滑用のダイオードD5、D6、コンデン
サC1,C2、電圧調整用のトランジスタTr5,Tr
6及びそのレギュレータ回路16,17、平滑用コンデ
ンサC3,C4及び抵抗R1,R2からなる。この構成
により本実施例での電源VH,VLの各電圧45V,−
55Vを得ている。この平滑用コンデンサC3,C4及
び抵抗R1,R2の耐圧は従来のものと比し、低いもの
を用いることができる。かくして、基準電位からみた圧
電素子Pに印加すべき電位を、従来のものに比し、小さ
い電位差とすることができる。
電素子に制御回路の基準電位(0V)に対して±の電位
をかける、すなわち、制御回路の基準電位が一個の圧電
素子の両極の電位の略中間の電位となるように、一個の
圧電素子の両極に対して正負の電位を同時に与え、その
両極の電位差に相当する充電電圧を一個の圧電素子に印
加するようにしているので、一個の圧電素子の両極に対
して印加すべき電位が制御回路の基準電位からみて小さ
くなる。このため、(1)耐圧の低い部品が使用でき、
圧電素子駆動回路のコストダウンが図れ、(2)安価な
電源が使用でき、さらには、(3)回路によっては、イ
ンターロックスイッチ等の安全回路を必要としなくな
る、といった効果が得られる。
路図である。
である。
る。
Claims (1)
- 【請求項1】 圧電素子と、この圧電素子を充電あるい
は放電する充放電回路と、この充放電回路を制御する制
御回路を有した圧電素子駆動回路において、前記制御回
路の基準電位が一個の圧電素子の両極の電位の略中間の
電位となるように、一個の圧電素子の両極に対して正負
の電位を同時に与え、その両極の電位差に相当する充電
電圧を一個の圧電素子に印加するようにしたことを特徴
とする圧電素子駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16419392A JP3255298B2 (ja) | 1992-05-29 | 1992-05-29 | 圧電素子駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16419392A JP3255298B2 (ja) | 1992-05-29 | 1992-05-29 | 圧電素子駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05330096A JPH05330096A (ja) | 1993-12-14 |
JP3255298B2 true JP3255298B2 (ja) | 2002-02-12 |
Family
ID=15788455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16419392A Expired - Fee Related JP3255298B2 (ja) | 1992-05-29 | 1992-05-29 | 圧電素子駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3255298B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5549285B2 (ja) * | 2010-03-09 | 2014-07-16 | 株式会社リコー | 圧電素子駆動回路 |
-
1992
- 1992-05-29 JP JP16419392A patent/JP3255298B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05330096A (ja) | 1993-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8183844B2 (en) | Switching power source | |
JP2001103772A (ja) | 圧電アクチュエータ | |
JPH05344762A (ja) | 振動波モータの駆動回路 | |
JP3255298B2 (ja) | 圧電素子駆動回路 | |
JPS63130357A (ja) | 圧電素子駆動回路 | |
US7046293B1 (en) | Power supply circuit and CCD camera using same | |
JPH04351200A (ja) | 圧電セラミックアクチュエータ駆動回路 | |
JP2003164163A (ja) | 圧電トランス駆動回路 | |
JP5417722B2 (ja) | チャージポンプ回路 | |
EP2244537A2 (en) | Light source lighting circuit | |
JP2945093B2 (ja) | 圧電素子駆動回路 | |
JPH10256881A (ja) | パルス発生装置 | |
JP3008505B2 (ja) | 容量性素子の駆動回路 | |
JPH11356066A (ja) | 容量性負荷の駆動装置 | |
JP2943411B2 (ja) | 圧電アクチュエータの駆動電源装置 | |
JP2938241B2 (ja) | 高圧電源回路 | |
JP2906844B2 (ja) | ゲートターンオフサイリスタのゲート回路 | |
JP2520965Y2 (ja) | 電圧共振形電源保護回路 | |
JP3030933B2 (ja) | 圧電素子駆動回路 | |
JPH06225557A (ja) | 小型モ−タの駆動回路 | |
JPH0241258A (ja) | 圧電素子の駆動装置 | |
JP3033862B2 (ja) | スイッチング素子の誤動作防止回路 | |
JPH0241259A (ja) | 圧電素子の駆動装置 | |
JPH05122930A (ja) | 容量性素子の駆動電源 | |
JP2001292569A (ja) | フライバック・コンバータにおける同期整流器のオンパルス幅の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071130 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |