JP3255298B2 - 圧電素子駆動回路 - Google Patents
圧電素子駆動回路Info
- Publication number
- JP3255298B2 JP3255298B2 JP16419392A JP16419392A JP3255298B2 JP 3255298 B2 JP3255298 B2 JP 3255298B2 JP 16419392 A JP16419392 A JP 16419392A JP 16419392 A JP16419392 A JP 16419392A JP 3255298 B2 JP3255298 B2 JP 3255298B2
- Authority
- JP
- Japan
- Prior art keywords
- piezoelectric element
- circuit
- potential
- transistor
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ワイヤドットプリンタ
の印字ヘッド駆動等に用いられる圧電素子を駆動する駆
動回路に関する。
の印字ヘッド駆動等に用いられる圧電素子を駆動する駆
動回路に関する。
【０００２】
【従来の技術】圧電素子駆動回路の制御回路の基準電位
はＧＮＤと称され０Ｖとすることが一般的である。従
来、圧電素子の両極に印加しようとする電圧差は、圧電
素子の両極のうち一方を基準電位（ＧＮＤ）とし、他方
を基準電位（ＧＮＤ）に対して印加しようとする電圧差
となる電位とすることにより得ていた。従来の回路例を
図４に示し、その動作のタイムチャートを図５に示す。
はＧＮＤと称され０Ｖとすることが一般的である。従
来、圧電素子の両極に印加しようとする電圧差は、圧電
素子の両極のうち一方を基準電位（ＧＮＤ）とし、他方
を基準電位（ＧＮＤ）に対して印加しようとする電圧差
となる電位とすることにより得ていた。従来の回路例を
図４に示し、その動作のタイムチャートを図５に示す。
【０００３】図４において、圧電素子駆動部１１は圧電
素子Ｐへの充放電を行う駆動回路である。電源ＶｐとＧ
ＮＤの間にトランジスタＴｒ１とコイルＬと圧電素子Ｐ
が順次直列に接続され、圧電素子Ｐへの充電回路をなし
ている。また、圧電素子ＰとコイルＬとの回路に並列に
トランジスタＴｒ２が接続され、放電回路をなしてい
る。
素子Ｐへの充放電を行う駆動回路である。電源ＶｐとＧ
ＮＤの間にトランジスタＴｒ１とコイルＬと圧電素子Ｐ
が順次直列に接続され、圧電素子Ｐへの充電回路をなし
ている。また、圧電素子ＰとコイルＬとの回路に並列に
トランジスタＴｒ２が接続され、放電回路をなしてい
る。
【０００４】トランジスタＴｒ１の順方向は電源Ｖｐの
正極側から圧電素子Ｐの正極となるべき電極側に向かう
方向としている。トランジスタＴｒ２の順方向はトラン
ジスタＴｒ１とコイルＬの接続点からＧＮＤに向かう方
向としている。トランジスタＴｒ１，Ｔｒ２にはそれぞ
れダイオードＤ１，Ｄ２が並列に接続されいる。
正極側から圧電素子Ｐの正極となるべき電極側に向かう
方向としている。トランジスタＴｒ２の順方向はトラン
ジスタＴｒ１とコイルＬの接続点からＧＮＤに向かう方
向としている。トランジスタＴｒ１，Ｔｒ２にはそれぞ
れダイオードＤ１，Ｄ２が並列に接続されいる。
【０００５】また、電源Ｖｐと圧電素子Ｐの正極となる
べき電極側とはダイオードＤ３で接続されており、その
ダイオードＤ３の順方向は回路の順方向と逆方向となっ
ている。また、圧電素子Ｐには並列にダイオードＤ４が
接続されており、その順方向は圧電素子Ｐの負極となる
べき電極側から正極となるべき電極側に向かう方向とさ
れている。
べき電極側とはダイオードＤ３で接続されており、その
ダイオードＤ３の順方向は回路の順方向と逆方向となっ
ている。また、圧電素子Ｐには並列にダイオードＤ４が
接続されており、その順方向は圧電素子Ｐの負極となる
べき電極側から正極となるべき電極側に向かう方向とさ
れている。
【０００６】一方、駆動制御部１２は、制御装置（ＣＰ
Ｕ）１３を有し、このＣＰＵ１３にはＧＮＤ（基準電
位）に対して電源Ｖｃｃが与えられている。ＣＰＵ１３
からの反転ＣＨＧ信号により圧電素子Ｐへの充電を、反
転ＤＣＨＧ信号により圧電素子Ｐからの放電を圧電素子
駆動部１１に指令制御する。ＣＰＵ１３の反転ＣＨＧ信
号出力側と、反転ＤＣＨＧ信号出力側には出力信号を反
転させるインバータＩ１、インバータＩ２がそれぞれ接
続されている。インバータＩ１の出力はトランジスタＴ
ｒ１の導通を制御するトランジスタＴｒ３に与えられ、
インバータＩ２の出力はトランジスタＴｒ２に与えられ
ている。
Ｕ）１３を有し、このＣＰＵ１３にはＧＮＤ（基準電
位）に対して電源Ｖｃｃが与えられている。ＣＰＵ１３
からの反転ＣＨＧ信号により圧電素子Ｐへの充電を、反
転ＤＣＨＧ信号により圧電素子Ｐからの放電を圧電素子
駆動部１１に指令制御する。ＣＰＵ１３の反転ＣＨＧ信
号出力側と、反転ＤＣＨＧ信号出力側には出力信号を反
転させるインバータＩ１、インバータＩ２がそれぞれ接
続されている。インバータＩ１の出力はトランジスタＴ
ｒ１の導通を制御するトランジスタＴｒ３に与えられ、
インバータＩ２の出力はトランジスタＴｒ２に与えられ
ている。
【０００７】以上の構成の圧電素子駆動回路において電
位は、Ｖｐ（例えば１００Ｖ）＞ＧＮＤ（例えば０Ｖ）
に設定され、圧電素子Ｐへ印加すべき両極の電位はＶｐ
およびＧＮＤであり、この駆動制御部１２の基準電位は
ＧＮＤ（０Ｖ）である。また、図５において、（ａ）は
反転ＣＨＧ信号、（ｂ）は反転ＤＣＨＧ信号のタイミン
グを示し、（ｃ）は圧電素子Ｐの両極間の電圧Ｖｃｐ´
の変化を示している。
位は、Ｖｐ（例えば１００Ｖ）＞ＧＮＤ（例えば０Ｖ）
に設定され、圧電素子Ｐへ印加すべき両極の電位はＶｐ
およびＧＮＤであり、この駆動制御部１２の基準電位は
ＧＮＤ（０Ｖ）である。また、図５において、（ａ）は
反転ＣＨＧ信号、（ｂ）は反転ＤＣＨＧ信号のタイミン
グを示し、（ｃ）は圧電素子Ｐの両極間の電圧Ｖｃｐ´
の変化を示している。
【０００８】
【発明が解決しようとする課題】しかしながら、前記構
成の圧電素子駆動回路においては、圧電素子Ｐに印加し
ようとする正極の電位は、制御回路の基準電位（ＧＮ
Ｄ）に対して高電位となる。このため、（１）電源が高
価になる、（２）制御回路には耐圧の高い部品を必要と
し、高価になる、（３）製品によっては、高電圧による
回路部品の保護のためにインターロックスイッチ等の安
全回路が必要となるといった問題があった。本発明は、
上述した問題点を解決するためになされたものであり、
制御回路の基準電位に対する圧電素子に印加される電位
差を小さくでき、回路に耐圧の高い部品を必要とせず、
圧電素子の駆動回路を安価に提供することを目的とす
る。
成の圧電素子駆動回路においては、圧電素子Ｐに印加し
ようとする正極の電位は、制御回路の基準電位（ＧＮ
Ｄ）に対して高電位となる。このため、（１）電源が高
価になる、（２）制御回路には耐圧の高い部品を必要と
し、高価になる、（３）製品によっては、高電圧による
回路部品の保護のためにインターロックスイッチ等の安
全回路が必要となるといった問題があった。本発明は、
上述した問題点を解決するためになされたものであり、
制御回路の基準電位に対する圧電素子に印加される電位
差を小さくでき、回路に耐圧の高い部品を必要とせず、
圧電素子の駆動回路を安価に提供することを目的とす
る。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に本発明は、圧電素子と、この圧電素子を充電あるいは
放電する充放電回路と、この充放電回路を制御する制御
回路を有した圧電素子駆動回路において、前記制御回路
の基準電位が一個の圧電素子の両極の電位の略中間の電
位となるように、一個の圧電素子の両極に対して正負の
電位を同時に与え、その両極の電位差に相当する充電電
圧を一個の圧電素子に印加するようにしたものである。
に本発明は、圧電素子と、この圧電素子を充電あるいは
放電する充放電回路と、この充放電回路を制御する制御
回路を有した圧電素子駆動回路において、前記制御回路
の基準電位が一個の圧電素子の両極の電位の略中間の電
位となるように、一個の圧電素子の両極に対して正負の
電位を同時に与え、その両極の電位差に相当する充電電
圧を一個の圧電素子に印加するようにしたものである。
【００１０】
【作用】上記の構成によれば、制御回路の基準電位が一
個の圧電素子の両極の電位の略中間の電位となるよう
に、一個の圧電素子の両極に対して正負の電位を同時に
与え、その両極の電位差に相当する充電電圧を一個の圧
電素子に印加するようにしているので、一個の圧電素子
の両極に対して印加すべき電位が制御回路の基準電位か
らみて小さくなる。
個の圧電素子の両極の電位の略中間の電位となるよう
に、一個の圧電素子の両極に対して正負の電位を同時に
与え、その両極の電位差に相当する充電電圧を一個の圧
電素子に印加するようにしているので、一個の圧電素子
の両極に対して印加すべき電位が制御回路の基準電位か
らみて小さくなる。
【００１１】
【実施例】以下、本発明を具体化した一実施例を図面を
参照して説明する。図１は、圧電素子駆動回路の回路図
である。圧電素子は、電圧の印加によって伸縮する圧電
素子の特性を利用して、例えば、ドットインパクトプリ
ンタの印字ワイヤを駆動する。圧電素子駆動部１１は、
電源ＶＨ，ＶＬ間に、トランジスタＴｒ１とコイルＬと
圧電素子Ｐが直列に接続され、圧電素子Ｐへの充電回路
をなす。圧電素子ＰとコイルＬの回路に並列にトランジ
スタＴｒ２が接続され、放電回路をなす。駆動制御部１
２は、前述と同様の制御装置（ＣＰＵ）１３を有する。
ＣＰＵ１３からの反転ＣＨＧ信号により圧電素子Ｐへの
充電を、反転ＤＣＨＧ信号により圧電素子Ｐからの放電
を圧電素子駆動部１１に指令制御する。ＣＰＵ１３の反
転ＣＨＧ信号出力側には出力信号を反転させるインバー
タＩ１が接続されている。このインバータＩ１の出力は
トランジスタＴｒ１を導通させるためのトランジスタＴ
ｒ３に与えらえている。反転ＤＣＨＧ信号出力は、トラ
ンジスタＴｒ２を導通させるためのトランジスタＴｒ４
に与えられている。ＣＰＵ１３の基準電位ＧＮＤ及び前
記電源ＶＨ，ＶＬの電位の大小関係は、ＶＨ（例えば４
５Ｖ）＞ＧＮＤ（０Ｖ）＞ＶＬ（例えば−５５Ｖ）に設
定され、圧電素子Ｐへ印加すべき両極の電圧はＶＨおよ
びＶＬとなる。
参照して説明する。図１は、圧電素子駆動回路の回路図
である。圧電素子は、電圧の印加によって伸縮する圧電
素子の特性を利用して、例えば、ドットインパクトプリ
ンタの印字ワイヤを駆動する。圧電素子駆動部１１は、
電源ＶＨ，ＶＬ間に、トランジスタＴｒ１とコイルＬと
圧電素子Ｐが直列に接続され、圧電素子Ｐへの充電回路
をなす。圧電素子ＰとコイルＬの回路に並列にトランジ
スタＴｒ２が接続され、放電回路をなす。駆動制御部１
２は、前述と同様の制御装置（ＣＰＵ）１３を有する。
ＣＰＵ１３からの反転ＣＨＧ信号により圧電素子Ｐへの
充電を、反転ＤＣＨＧ信号により圧電素子Ｐからの放電
を圧電素子駆動部１１に指令制御する。ＣＰＵ１３の反
転ＣＨＧ信号出力側には出力信号を反転させるインバー
タＩ１が接続されている。このインバータＩ１の出力は
トランジスタＴｒ１を導通させるためのトランジスタＴ
ｒ３に与えらえている。反転ＤＣＨＧ信号出力は、トラ
ンジスタＴｒ２を導通させるためのトランジスタＴｒ４
に与えられている。ＣＰＵ１３の基準電位ＧＮＤ及び前
記電源ＶＨ，ＶＬの電位の大小関係は、ＶＨ（例えば４
５Ｖ）＞ＧＮＤ（０Ｖ）＞ＶＬ（例えば−５５Ｖ）に設
定され、圧電素子Ｐへ印加すべき両極の電圧はＶＨおよ
びＶＬとなる。
【００１２】また、トランジスタＴｒ１の順方向は電源
ＶＨの正極側から圧電素子Ｐの正極となるべき電極側に
向かう方向としている。トランジスタＴｒ２の順方向は
トランジスタＴｒ１とコイルＬの接続点から電源ＶＬに
向かう方向としている。トランジスタＴｒ１，Ｔｒ２に
はそれぞれダイオードＤ１，Ｄ２が並列に接続されてお
り、各ダイオードＤ１，Ｄ２の順方向は各トランジスタ
Ｔｒ１，Ｔｒ２の順方向と逆方向とされている。
ＶＨの正極側から圧電素子Ｐの正極となるべき電極側に
向かう方向としている。トランジスタＴｒ２の順方向は
トランジスタＴｒ１とコイルＬの接続点から電源ＶＬに
向かう方向としている。トランジスタＴｒ１，Ｔｒ２に
はそれぞれダイオードＤ１，Ｄ２が並列に接続されてお
り、各ダイオードＤ１，Ｄ２の順方向は各トランジスタ
Ｔｒ１，Ｔｒ２の順方向と逆方向とされている。
【００１３】また、電源ＶＨと圧電素子Ｐの正極となる
べき電極側とはダイオードＤ３で接続されており、その
ダイオードＤ３の順方向は回路の順方向と逆方向となっ
ている。また、圧電素子Ｐには並列にダイオードＤ４が
接続されており、その順方向は圧電素子Ｐの負極となる
べき電極側から正極となるべき電極側に向かう方向とさ
れている。
べき電極側とはダイオードＤ３で接続されており、その
ダイオードＤ３の順方向は回路の順方向と逆方向となっ
ている。また、圧電素子Ｐには並列にダイオードＤ４が
接続されており、その順方向は圧電素子Ｐの負極となる
べき電極側から正極となるべき電極側に向かう方向とさ
れている。
【００１４】上記構成の圧電素子駆動回路の動作を説明
する。ＣＰＵ１３は反転ＣＨＧ信号の出力によりトラン
ジスタＴｒ３をオンさせ、トランジスタＴｒ１をオンさ
せる。これにより、電源ＶＨと電源ＶＬの電位差によ
り、トランジスタＴｒ１、コイルＬを経て圧電素子Ｐに
電流が流れ込み、コイルＬと圧電素子Ｐは共振しつつ充
電され、圧電素子Ｐが変位（伸長）する。
する。ＣＰＵ１３は反転ＣＨＧ信号の出力によりトラン
ジスタＴｒ３をオンさせ、トランジスタＴｒ１をオンさ
せる。これにより、電源ＶＨと電源ＶＬの電位差によ
り、トランジスタＴｒ１、コイルＬを経て圧電素子Ｐに
電流が流れ込み、コイルＬと圧電素子Ｐは共振しつつ充
電され、圧電素子Ｐが変位（伸長）する。
【００１５】この後、ＣＰＵ１３は反転ＤＣＨＧ信号を
出力し、トランジスタＴｒ４をオンさせ、トランジスタ
Ｔｒ２をオンさせる。これにより、圧電素子Ｐに充電さ
れている電荷を、コイルＬ、トランジスタＴｒ２を介し
て放電し、圧電素子Ｐの変位を初期位置に復帰させる。
その後、トランジスタＴｒ２，Ｔｒ４をオフさせる。以
上の充放電を繰り返すことで圧電素子Ｐを駆動すること
ができる。
出力し、トランジスタＴｒ４をオンさせ、トランジスタ
Ｔｒ２をオンさせる。これにより、圧電素子Ｐに充電さ
れている電荷を、コイルＬ、トランジスタＴｒ２を介し
て放電し、圧電素子Ｐの変位を初期位置に復帰させる。
その後、トランジスタＴｒ２，Ｔｒ４をオフさせる。以
上の充放電を繰り返すことで圧電素子Ｐを駆動すること
ができる。
【００１６】図２に、以上のように動作させたときの、
出力信号と圧電素子Ｐの両極電圧のタイムチャートを示
す。同図において、（ａ）は反転ＣＨＧ信号を、（ｂ）
は反転ＤＣＨＧ信号のタイミングを示し、（ｃ）は圧電
素子Ｐの両極間の電圧Ｖｃｐの変化を示している。この
ように駆動制御部１２の基準電位ＧＮＤを０Ｖとし、圧
電素子Ｐの両極の電位を±に振ることで圧電素子Ｐを駆
動する電圧を低く設定できる。本実施例では電源ＶＨの
電圧を４５Ｖ、電源ＶＬの電圧を−５５Ｖとしているの
で、圧電素子駆動回路に用いられる部材は耐電圧の低い
ものが使用でき、また電源回路には低電圧用の安価なも
のが使用できる。
出力信号と圧電素子Ｐの両極電圧のタイムチャートを示
す。同図において、（ａ）は反転ＣＨＧ信号を、（ｂ）
は反転ＤＣＨＧ信号のタイミングを示し、（ｃ）は圧電
素子Ｐの両極間の電圧Ｖｃｐの変化を示している。この
ように駆動制御部１２の基準電位ＧＮＤを０Ｖとし、圧
電素子Ｐの両極の電位を±に振ることで圧電素子Ｐを駆
動する電圧を低く設定できる。本実施例では電源ＶＨの
電圧を４５Ｖ、電源ＶＬの電圧を−５５Ｖとしているの
で、圧電素子駆動回路に用いられる部材は耐電圧の低い
ものが使用でき、また電源回路には低電圧用の安価なも
のが使用できる。
【００１７】次に、本圧電素子駆動回路に用いられる電
源回路の例を図３を参照して説明する。本回路はトラン
ス１５、整流平滑用のダイオードＤ５、Ｄ６、コンデン
サＣ１，Ｃ２、電圧調整用のトランジスタＴｒ５，Ｔｒ
６及びそのレギュレータ回路１６，１７、平滑用コンデ
ンサＣ３，Ｃ４及び抵抗Ｒ１，Ｒ２からなる。この構成
により本実施例での電源ＶＨ，ＶＬの各電圧４５Ｖ，−
５５Ｖを得ている。この平滑用コンデンサＣ３，Ｃ４及
び抵抗Ｒ１，Ｒ２の耐圧は従来のものと比し、低いもの
を用いることができる。かくして、基準電位からみた圧
電素子Ｐに印加すべき電位を、従来のものに比し、小さ
い電位差とすることができる。
源回路の例を図３を参照して説明する。本回路はトラン
ス１５、整流平滑用のダイオードＤ５、Ｄ６、コンデン
サＣ１，Ｃ２、電圧調整用のトランジスタＴｒ５，Ｔｒ
６及びそのレギュレータ回路１６，１７、平滑用コンデ
ンサＣ３，Ｃ４及び抵抗Ｒ１，Ｒ２からなる。この構成
により本実施例での電源ＶＨ，ＶＬの各電圧４５Ｖ，−
５５Ｖを得ている。この平滑用コンデンサＣ３，Ｃ４及
び抵抗Ｒ１，Ｒ２の耐圧は従来のものと比し、低いもの
を用いることができる。かくして、基準電位からみた圧
電素子Ｐに印加すべき電位を、従来のものに比し、小さ
い電位差とすることができる。
【００１８】
【発明の効果】以上のように本発明によれば、一個の圧
電素子に制御回路の基準電位（０Ｖ）に対して±の電位
をかける、すなわち、制御回路の基準電位が一個の圧電
素子の両極の電位の略中間の電位となるように、一個の
圧電素子の両極に対して正負の電位を同時に与え、その
両極の電位差に相当する充電電圧を一個の圧電素子に印
加するようにしているので、一個の圧電素子の両極に対
して印加すべき電位が制御回路の基準電位からみて小さ
くなる。このため、（１）耐圧の低い部品が使用でき、
圧電素子駆動回路のコストダウンが図れ、（２）安価な
電源が使用でき、さらには、（３）回路によっては、イ
ンターロックスイッチ等の安全回路を必要としなくな
る、といった効果が得られる。
電素子に制御回路の基準電位（０Ｖ）に対して±の電位
をかける、すなわち、制御回路の基準電位が一個の圧電
素子の両極の電位の略中間の電位となるように、一個の
圧電素子の両極に対して正負の電位を同時に与え、その
両極の電位差に相当する充電電圧を一個の圧電素子に印
加するようにしているので、一個の圧電素子の両極に対
して印加すべき電位が制御回路の基準電位からみて小さ
くなる。このため、（１）耐圧の低い部品が使用でき、
圧電素子駆動回路のコストダウンが図れ、（２）安価な
電源が使用でき、さらには、（３）回路によっては、イ
ンターロックスイッチ等の安全回路を必要としなくな
る、といった効果が得られる。
【図１】本発明の一実施例による圧電素子駆動回路の回
路図である。
路図である。
【図２】本実施例による圧電素子駆動のタイムチャート
である。
である。
【図３】本実施例に用いられる電源回路の回路図であ
る。
る。
【図４】従来の圧電素子駆動回路の回路図である。
【図５】従来の圧電素子駆動のタイムチャートである。
Ｔｒ１，Ｔｒ２ トランジスタ Ｐ 圧電素子 １１ 圧電素子駆動部 １２ 駆動制御部 １３ 制御装置 ＶＨ 電源 ＶＬ 電源 ＧＮＤ 基準電位
Claims (1)
- 【請求項１】 圧電素子と、この圧電素子を充電あるい
は放電する充放電回路と、この充放電回路を制御する制
御回路を有した圧電素子駆動回路において、前記制御回
路の基準電位が一個の圧電素子の両極の電位の略中間の
電位となるように、一個の圧電素子の両極に対して正負
の電位を同時に与え、その両極の電位差に相当する充電
電圧を一個の圧電素子に印加するようにしたことを特徴
とする圧電素子駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16419392A JP3255298B2 (ja) | 1992-05-29 | 1992-05-29 | 圧電素子駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16419392A JP3255298B2 (ja) | 1992-05-29 | 1992-05-29 | 圧電素子駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05330096A JPH05330096A (ja) | 1993-12-14 |
| JP3255298B2 true JP3255298B2 (ja) | 2002-02-12 |
Family
ID=15788455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16419392A Expired - Fee Related JP3255298B2 (ja) | 1992-05-29 | 1992-05-29 | 圧電素子駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3255298B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5549285B2 (ja) * | 2010-03-09 | 2014-07-16 | 株式会社リコー | 圧電素子駆動回路 |
-
1992
- 1992-05-29 JP JP16419392A patent/JP3255298B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05330096A (ja) | 1993-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8183844B2 (en) | Switching power source | |
| JP2001103772A (ja) | 圧電アクチュエータ | |
| JPH05344762A (ja) | 振動波モータの駆動回路 | |
| JP3255298B2 (ja) | 圧電素子駆動回路 | |
| JPS63130357A (ja) | 圧電素子駆動回路 | |
| US7046293B1 (en) | Power supply circuit and CCD camera using same | |
| JPH04351200A (ja) | 圧電セラミックアクチュエータ駆動回路 | |
| JP2003164163A (ja) | 圧電トランス駆動回路 | |
| JP5417722B2 (ja) | チャージポンプ回路 | |
| EP2244537A2 (en) | Light source lighting circuit | |
| JP2945093B2 (ja) | 圧電素子駆動回路 | |
| JPH10256881A (ja) | パルス発生装置 | |
| JP3008505B2 (ja) | 容量性素子の駆動回路 | |
| JPH11356066A (ja) | 容量性負荷の駆動装置 | |
| JP2943411B2 (ja) | 圧電アクチュエータの駆動電源装置 | |
| JP2938241B2 (ja) | 高圧電源回路 | |
| JP2906844B2 (ja) | ゲートターンオフサイリスタのゲート回路 | |
| JP2520965Y2 (ja) | 電圧共振形電源保護回路 | |
| JP3030933B2 (ja) | 圧電素子駆動回路 | |
| JPH06225557A (ja) | 小型モ−タの駆動回路 | |
| JPH0241258A (ja) | 圧電素子の駆動装置 | |
| JP3033862B2 (ja) | スイッチング素子の誤動作防止回路 | |
| JPH0241259A (ja) | 圧電素子の駆動装置 | |
| JPH05122930A (ja) | 容量性素子の駆動電源 | |
| JP2001292569A (ja) | フライバック・コンバータにおける同期整流器のオンパルス幅の制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071130 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |