JP3250169B2 - バイポーラトランジスタとして構成される第1スイツチング素子を有するスイツチ - Google Patents
バイポーラトランジスタとして構成される第1スイツチング素子を有するスイツチInfo
- Publication number
- JP3250169B2 JP3250169B2 JP11622995A JP11622995A JP3250169B2 JP 3250169 B2 JP3250169 B2 JP 3250169B2 JP 11622995 A JP11622995 A JP 11622995A JP 11622995 A JP11622995 A JP 11622995A JP 3250169 B2 JP3250169 B2 JP 3250169B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switch
- bipolar transistor
- switching
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015556 catabolic process Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H11/00—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result
- H02H11/002—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
Landscapes
- Electronic Switches (AREA)
- Bipolar Transistors (AREA)
Description
【0001】
【産業上の利用分野】本発明は請求項1の前提部分にあ
げた種類のスイツチに関する。
げた種類のスイツチに関する。
【0002】
【従来の技術】駆動可能なこのようなスイツチでもつ
て、通常第1回路部分がスイツチング可能に第2回路部
分に接続される。例えば第1回路部分が電流源を有する
場合、この電流源は、必要ならスイツチの駆動によつて
第2回路部分に接続することができる。スイツチのスイ
ツチング素子としてのバイポーラトランジスタは、通常
順方向で作動する。バイポーラトランジスタは、(逆方
向で)反転動作するとき、そのコレクタ・エミツタ間電
圧がコレクタ・エミツタ間降伏電圧を超えないかぎりで
のみ、確実にスイツチングされる。そのコレクタ・エミ
ツタ間電圧がこの値を超えるや、バイポーラトランジス
タが降伏する。その結果かなりの漏れ電流がバイポーラ
トランジスタを介して第1回路部分に導出されることが
あり、そこで望ましくない一時的機能障害を、又は永続
的機能障害も引き起こすことになる。
て、通常第1回路部分がスイツチング可能に第2回路部
分に接続される。例えば第1回路部分が電流源を有する
場合、この電流源は、必要ならスイツチの駆動によつて
第2回路部分に接続することができる。スイツチのスイ
ツチング素子としてのバイポーラトランジスタは、通常
順方向で作動する。バイポーラトランジスタは、(逆方
向で)反転動作するとき、そのコレクタ・エミツタ間電
圧がコレクタ・エミツタ間降伏電圧を超えないかぎりで
のみ、確実にスイツチングされる。そのコレクタ・エミ
ツタ間電圧がこの値を超えるや、バイポーラトランジス
タが降伏する。その結果かなりの漏れ電流がバイポーラ
トランジスタを介して第1回路部分に導出されることが
あり、そこで望ましくない一時的機能障害を、又は永続
的機能障害も引き起こすことになる。
【0003】
【発明が解決しようとする課題】本発明の課題は、単純
な構造と、逆方向で動作して高い絶縁耐力とを有する、
最初にあげたスイツチを提供することである。
な構造と、逆方向で動作して高い絶縁耐力とを有する、
最初にあげたスイツチを提供することである。
【0004】
【課題を解決するための手段】この課題は、本発明によ
れば請求項1の特徴部分によつて解決される。有利な構
成及び展開は従属請求項から明らかとなる。
れば請求項1の特徴部分によつて解決される。有利な構
成及び展開は従属請求項から明らかとなる。
【0005】第1回路部分を第2回路部分に接続する本
発明によるスイツチは、第1スイツチング素子−−バイ
ポーラトランジスタ、好ましくはnpnトランジスタ−
−と第2スイツチング素子−−スイツチングトランジス
タ、好ましくはMOSトランジスタ−−とを有する。バ
イポーラトランジスタのベースはスイツチングトランジ
スタの第1スイツチング端子に接続され、バイポーラト
ランジスタのコレクタはスイツチングトランジスタの第
2スイツチング端子に接続されている。スイツチングト
ランジスタの制御端子は制御信号源に接続され、好まし
くはバイポーラトランジスタのエミツタを介して、この
エミツタに接続された第2回路部分の入力端に接続され
ている。スイツチングトランジスタの制御端子とバイポ
ーラトランジスタのエミツタとの接続は、好ましくは減
結合抵抗器を介して行われる。バイポーラトランジスタ
が反転動作するや−−これはnpnトランジスタの場
合、エミツタ電位がコレクタ電位を超える場合である−
−、スイツチングトランジスタが導通となる。バイポー
ラトランジスタのベースとコレクタはこうして互いに低
抵抗で接続される。この低抵抗接続によつて、コレクタ
・エミツタ間降伏電圧を実質的にベース・エミツタ間降
伏電圧によつて決めることが達成される。この降伏電圧
は、ベースを接続していないバイポーラトランジスタの
コレクタ・エミツタ間降伏電圧よりも高く、反転動作の
ときその許容最大コレクタ・エミツタ間電圧が高まる。
発明によるスイツチは、第1スイツチング素子−−バイ
ポーラトランジスタ、好ましくはnpnトランジスタ−
−と第2スイツチング素子−−スイツチングトランジス
タ、好ましくはMOSトランジスタ−−とを有する。バ
イポーラトランジスタのベースはスイツチングトランジ
スタの第1スイツチング端子に接続され、バイポーラト
ランジスタのコレクタはスイツチングトランジスタの第
2スイツチング端子に接続されている。スイツチングト
ランジスタの制御端子は制御信号源に接続され、好まし
くはバイポーラトランジスタのエミツタを介して、この
エミツタに接続された第2回路部分の入力端に接続され
ている。スイツチングトランジスタの制御端子とバイポ
ーラトランジスタのエミツタとの接続は、好ましくは減
結合抵抗器を介して行われる。バイポーラトランジスタ
が反転動作するや−−これはnpnトランジスタの場
合、エミツタ電位がコレクタ電位を超える場合である−
−、スイツチングトランジスタが導通となる。バイポー
ラトランジスタのベースとコレクタはこうして互いに低
抵抗で接続される。この低抵抗接続によつて、コレクタ
・エミツタ間降伏電圧を実質的にベース・エミツタ間降
伏電圧によつて決めることが達成される。この降伏電圧
は、ベースを接続していないバイポーラトランジスタの
コレクタ・エミツタ間降伏電圧よりも高く、反転動作の
ときその許容最大コレクタ・エミツタ間電圧が高まる。
【0006】スイツチのスイツチングトランジスタがM
OSトランジスタとして実施されると、このために好ま
しくは、高電圧NMOSトランジスタが使用される。こ
のような高電圧NMOSトランジスタは、少なくともそ
のドレイン電極が従来のMOSトランジスタの電圧制限
を受けない。
OSトランジスタとして実施されると、このために好ま
しくは、高電圧NMOSトランジスタが使用される。こ
のような高電圧NMOSトランジスタは、少なくともそ
のドレイン電極が従来のMOSトランジスタの電圧制限
を受けない。
【0007】MOSトランジスタの場合、場合によつて
はゲート電極を過度に強い電圧から保護する必要があ
る。この保護は、好ましくはゲート電極に接続されるツ
エナーダイオードによつて行われ、このダイオードはM
OSトランジスタの動作にとつて許されない値にゲート
電位が上昇するのを防止する。ゲート電位とエミツタ電
位との減結合は、特にツエナーダイオードが導通の場合
に望ましいが、好ましくはMOSトランジスタのゲート
電極とバイポーラトランジスタのエミツタ電極との間に
設けられる減結合抵抗器で行われる。
はゲート電極を過度に強い電圧から保護する必要があ
る。この保護は、好ましくはゲート電極に接続されるツ
エナーダイオードによつて行われ、このダイオードはM
OSトランジスタの動作にとつて許されない値にゲート
電位が上昇するのを防止する。ゲート電位とエミツタ電
位との減結合は、特にツエナーダイオードが導通の場合
に望ましいが、好ましくはMOSトランジスタのゲート
電極とバイポーラトランジスタのエミツタ電極との間に
設けられる減結合抵抗器で行われる。
【0008】その単純な構造に基づいて、本発明による
スイツチはスペースを節約して安価に1つのICに一体
化することができる。
スイツチはスペースを節約して安価に1つのICに一体
化することができる。
【0009】このスイツチは、バイポーラトランジスタ
の反転動作のときに高いコレクタ・エミツタ間電圧が現
れることのある所ではどこでも利用することができる。
の反転動作のときに高いコレクタ・エミツタ間電圧が現
れることのある所ではどこでも利用することができる。
【0010】
【実施例】以下図1及び図2に基づいて本発明が詳しく
説明される。
説明される。
【0011】第1スイツチング素子SE1と第2スイツ
チング素子SE2とを有するだけの本発明によるスイツ
チ1の配置が図1から明らかとなる。第1スイツチング
素子SE1はnpnトランジスタとして実施されるバイ
ポーラトランジスタT10、第2スイツチング素子SE
2はMOSトランジスタM10と称される高電圧NMO
Sトランジスタとして構成されたスイツチングトランジ
スタM10である。MOSトランジスタM10のドレイ
ン電極とバイポーラトランジスタT10のコレクタ電極
がスイツチ1の第1接続点N1に接続されている。MO
SトランジスタM10ゲート電極とバイポーラトランジ
スタT10のエミツタがスイツチ1の第2接続点N2に
接触している。MOSトランジスタM10のソース電極
とバイポーラトランジスタT10のベース電極がスイツ
チ1の第3接続点N3に接続されている。
チング素子SE2とを有するだけの本発明によるスイツ
チ1の配置が図1から明らかとなる。第1スイツチング
素子SE1はnpnトランジスタとして実施されるバイ
ポーラトランジスタT10、第2スイツチング素子SE
2はMOSトランジスタM10と称される高電圧NMO
Sトランジスタとして構成されたスイツチングトランジ
スタM10である。MOSトランジスタM10のドレイ
ン電極とバイポーラトランジスタT10のコレクタ電極
がスイツチ1の第1接続点N1に接続されている。MO
SトランジスタM10ゲート電極とバイポーラトランジ
スタT10のエミツタがスイツチ1の第2接続点N2に
接触している。MOSトランジスタM10のソース電極
とバイポーラトランジスタT10のベース電極がスイツ
チ1の第3接続点N3に接続されている。
【0012】順方向動作のときMOSトランジスタM1
0は機能していない。それはそのゲート電位がエミツタ
電位に、即ち最も低い電位に接続されているので遮断さ
れている。
0は機能していない。それはそのゲート電位がエミツタ
電位に、即ち最も低い電位に接続されているので遮断さ
れている。
【0013】遮断状態のとき、即ちバイポーラトランジ
スタT10の遮断時、回路部分が第1、第2接続点N
1,N2に接続されているので、接続点N2で降下する
電圧U2は接続点N1に印加される電圧U1の値を超え
ることができる。この場合バイポーラトランジスタT1
0は反転動作中であり、MOSトランジスタM10は導
通状態にある。従つてバイポーラトランジスタT10の
コレクタとエミツタは互いに低抵抗で接続されている。
この理由から、バイポーラトランジスタT10のコレク
タ・エミツタ間降伏電圧の値は、実質的にそのベース・
エミツタ・ダイオードの降伏電圧によつて決まる。
スタT10の遮断時、回路部分が第1、第2接続点N
1,N2に接続されているので、接続点N2で降下する
電圧U2は接続点N1に印加される電圧U1の値を超え
ることができる。この場合バイポーラトランジスタT1
0は反転動作中であり、MOSトランジスタM10は導
通状態にある。従つてバイポーラトランジスタT10の
コレクタとエミツタは互いに低抵抗で接続されている。
この理由から、バイポーラトランジスタT10のコレク
タ・エミツタ間降伏電圧の値は、実質的にそのベース・
エミツタ・ダイオードの降伏電圧によつて決まる。
【0014】図2はスイツチ1と、これに接続されて電
流増倍器2として実施される第1回路部分とを示す。ス
イツチ1は接続点N1を介して電流増倍器2の出力端A
と接続され、又接続点N3を介して電流増倍器2の制御
出力端Stと接続されている。スイツチ1の接続点N2
は図2に図示しない第2回路部分に接続されており、こ
の回路部分が電流増倍器の出力端Aに現れる電流を吸収
する。電流増倍器2の接続点N4が制御端子として構成
されており、この制御端子を介してスイツチ1の接続点
N1に供給される電流−−増倍電流KIst−−が調整
される。増倍電流KIstは、接続点N4から取り出さ
れる制御電流Istに比例している。接続点N5は電源
に接続される電源端子であり、接続点N6は電流増倍器
2の動作点を調整するのに役立つ別の制御端子である。
流増倍器2として実施される第1回路部分とを示す。ス
イツチ1は接続点N1を介して電流増倍器2の出力端A
と接続され、又接続点N3を介して電流増倍器2の制御
出力端Stと接続されている。スイツチ1の接続点N2
は図2に図示しない第2回路部分に接続されており、こ
の回路部分が電流増倍器の出力端Aに現れる電流を吸収
する。電流増倍器2の接続点N4が制御端子として構成
されており、この制御端子を介してスイツチ1の接続点
N1に供給される電流−−増倍電流KIst−−が調整
される。増倍電流KIstは、接続点N4から取り出さ
れる制御電流Istに比例している。接続点N5は電源
に接続される電源端子であり、接続点N6は電流増倍器
2の動作点を調整するのに役立つ別の制御端子である。
【0015】図2のスイツチ1は図1のスイツチ1の別
の構成である。MOSトランジスタM10のゲート電極
はツエナーダイオードDZ10のカソードに接続されて
いる。こうしてゲート電位はMOSトランジスタの動作
にとつて許容される値に制限される。MOSトランジス
タM10のゲート電極とバイポーラトランジスタT10
のエミツタ電極との間に設けられる減結合抵抗器R10
でもつてMOSトランジスタM10のゲート電位はバイ
ポーラトランジスタT10のエミツタ電位から、即ち電
圧U2から減結合される。バイポーラトランジスタT1
0のベースとエミツタは、ダイオードとして設けられる
トランジスタT11及びこれと直列に設けられるブリー
ダ抵抗器R11を介して互いに接続されている。
の構成である。MOSトランジスタM10のゲート電極
はツエナーダイオードDZ10のカソードに接続されて
いる。こうしてゲート電位はMOSトランジスタの動作
にとつて許容される値に制限される。MOSトランジス
タM10のゲート電極とバイポーラトランジスタT10
のエミツタ電極との間に設けられる減結合抵抗器R10
でもつてMOSトランジスタM10のゲート電位はバイ
ポーラトランジスタT10のエミツタ電位から、即ち電
圧U2から減結合される。バイポーラトランジスタT1
0のベースとエミツタは、ダイオードとして設けられる
トランジスタT11及びこれと直列に設けられるブリー
ダ抵抗器R11を介して互いに接続されている。
【0016】電流増倍器2が2つのカレントミラーSP
1,SP2を有する。基準電流IR0は、接続点N6で
トランジスタT20のベースに供給される電流を介して
変更可能である。カレントミラーSP1のミラー電流シ
ンクとして設けられるnpnトランジスタT21がこの
基準電流を吸収する。本件の場合両方の抵抗器R25,
R32が同じ大きさの抵抗器であり、又ミラー電流源と
して設けられる両方のトランジスタT24,T27が同
種のnpnトランジスタであるので、供給される両方の
−−以下で静止電流IR1,IR2と称する−−電流は
同じ大きさであり、かつ基準電流IR0に比例してい
る。カレントミラーSP2のミラー電流シンクとして設
けられるpnpトランジスタT23が静止電流IR1を
吸取する。pnpトランジスタT26はカレントミラー
SP2のミラー電流源として実施されている。それから
供給される電流−−ミラー電流IR3−−は静止電流I
R1に比例している。接続点N4から制御電流Istが
取り出されない限り、即ち抵抗器R29,R30で形成
される分圧器が負荷されない限り、このカレントミラー
SP2の比例係数−−ミラー比−−は1である。この分
圧器が負荷されるや、換言するなら制御電流Istが零
より大きくなるや、トランジスタT26のエミツタ電位
が変化する。その結果カレントミラーSP2のミラー比
は、従つてミラー電流IR3も低下する。その結果ミラ
ー電流IR3が両方の同じ大きさの静止電流IR2,I
R1よりも小さくなつているので、pnpトランジスタ
T28からベース電流IR2〜IR3が抵抗器R31に
流れることができる。これによつて導通となつたトラン
ジスタT28は、次にpnpトランジスタT30のベー
ス電流を吸収し、これにより導通となり、電流増倍器の
制御出力端Stを介してバイポーラトランジスタT10
にベース電流を供給する。こうしてこのバイポーラトラ
ンジスタも導通状態に移行し、抵抗器R23,R24で
形成されて電流増倍器2の出力端Aに接続された分圧器
を負荷する。その結課トランジスタT23のエミツタ電
位が低電圧の方に移動して、カレントミラーSP2のカ
レントミラー比を拡大する。この帰還で形成される制御
ループに基づいて、分圧器R23,R24から流れ出る
増倍電流KIstは制御電流Istに比例した値とな
る。比例係数は抵抗器R23,R24,R29,R30
の選定される抵抗値に依存する。トランジスタT26の
ベース及びコレクタに接続されるコンデンサC20は制
御ループの振動傾向を抑制するのに役立つ。
1,SP2を有する。基準電流IR0は、接続点N6で
トランジスタT20のベースに供給される電流を介して
変更可能である。カレントミラーSP1のミラー電流シ
ンクとして設けられるnpnトランジスタT21がこの
基準電流を吸収する。本件の場合両方の抵抗器R25,
R32が同じ大きさの抵抗器であり、又ミラー電流源と
して設けられる両方のトランジスタT24,T27が同
種のnpnトランジスタであるので、供給される両方の
−−以下で静止電流IR1,IR2と称する−−電流は
同じ大きさであり、かつ基準電流IR0に比例してい
る。カレントミラーSP2のミラー電流シンクとして設
けられるpnpトランジスタT23が静止電流IR1を
吸取する。pnpトランジスタT26はカレントミラー
SP2のミラー電流源として実施されている。それから
供給される電流−−ミラー電流IR3−−は静止電流I
R1に比例している。接続点N4から制御電流Istが
取り出されない限り、即ち抵抗器R29,R30で形成
される分圧器が負荷されない限り、このカレントミラー
SP2の比例係数−−ミラー比−−は1である。この分
圧器が負荷されるや、換言するなら制御電流Istが零
より大きくなるや、トランジスタT26のエミツタ電位
が変化する。その結果カレントミラーSP2のミラー比
は、従つてミラー電流IR3も低下する。その結果ミラ
ー電流IR3が両方の同じ大きさの静止電流IR2,I
R1よりも小さくなつているので、pnpトランジスタ
T28からベース電流IR2〜IR3が抵抗器R31に
流れることができる。これによつて導通となつたトラン
ジスタT28は、次にpnpトランジスタT30のベー
ス電流を吸収し、これにより導通となり、電流増倍器の
制御出力端Stを介してバイポーラトランジスタT10
にベース電流を供給する。こうしてこのバイポーラトラ
ンジスタも導通状態に移行し、抵抗器R23,R24で
形成されて電流増倍器2の出力端Aに接続された分圧器
を負荷する。その結課トランジスタT23のエミツタ電
位が低電圧の方に移動して、カレントミラーSP2のカ
レントミラー比を拡大する。この帰還で形成される制御
ループに基づいて、分圧器R23,R24から流れ出る
増倍電流KIstは制御電流Istに比例した値とな
る。比例係数は抵抗器R23,R24,R29,R30
の選定される抵抗値に依存する。トランジスタT26の
ベース及びコレクタに接続されるコンデンサC20は制
御ループの振動傾向を抑制するのに役立つ。
【0017】接続点N2に接続される第2回路部分に基
づいてこの接続点から増倍電流KIstが流れ出ること
ができない場合、トランジスタT30のコレクタ・エミ
ツタ間電圧は、抵抗器R31で低下する電圧とほぼ同じ
大きさの最小値となる。トランジスタT30のコレクタ
電位は、従つて両方のpnpトランジスタT29,T3
1のエミツタ電位もこれによつて上昇し、これによつて
トランジスタT29,T31が導通となる。その結果n
pnトランジスタT32もベニス電流を受け取つて、そ
れ自身が導通となり、増倍電流KIstを吸取して接地
される。こうして接続点N5に接続されるべき電源の負
荷が接続点N2から流れ出る電流に依存して変化するこ
とのないように確保される。このことが必要となるの
は、特に電源が、同時に負荷の変化で信号の変化も帰結
するような信号源である場合である。
づいてこの接続点から増倍電流KIstが流れ出ること
ができない場合、トランジスタT30のコレクタ・エミ
ツタ間電圧は、抵抗器R31で低下する電圧とほぼ同じ
大きさの最小値となる。トランジスタT30のコレクタ
電位は、従つて両方のpnpトランジスタT29,T3
1のエミツタ電位もこれによつて上昇し、これによつて
トランジスタT29,T31が導通となる。その結果n
pnトランジスタT32もベニス電流を受け取つて、そ
れ自身が導通となり、増倍電流KIstを吸取して接地
される。こうして接続点N5に接続されるべき電源の負
荷が接続点N2から流れ出る電流に依存して変化するこ
とのないように確保される。このことが必要となるの
は、特に電源が、同時に負荷の変化で信号の変化も帰結
するような信号源である場合である。
【図1】第1実施例を示す。
【図2】別の実施例を示す。
1 スイツチ M10 スイツチングトランジスタ N1 第1接続点 N2 第2接続点 N3 第3接続点 SE1 第1スイツチング素子 SE2 第2スイツチング素子 T10 バイポーラトランジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ユルゲン・シユナーベル ドイツ連邦共和国ラインガルテン・エツ ピンゲル・シユトラーセ107 (72)発明者 ヘンリク・グツチユ ドイツ連邦共和国ハイルブロン・ケルテ ンシユトラーセ6 (56)参考文献 特開 昭64−8719(JP,A) 特開 平2−2157(JP,A) 特開 昭64−5115(JP,A) 実開 昭63−5727(JP,U) 特表 平6−500210(JP,A) (58)調査した分野(Int.Cl.7,DB名) H03K 17/00 - 17/70
Claims (9)
- 【請求項1】 スイツチ(1)であつて、 −バイポーラトランジスタ(T10)として構成される
第1スイツチング素子(SE1)と、 −第1スイツチング端子を形成し、バイポーラトランジ
スタ(T10)のコレクタに接続されかつ第1回路部分
の出力端が接続されている第1接続点(N1)と、 −第2スイツチング端子を形成し、バイポーラトランジ
スタ(T10)のエミツタに接続されかつ第2回路部分
の入力端が接続されている第2接続点(N2)と、 −制御端子を形成し、バイポーラトランジスタ(T1
0)のベースに接続されかつスイツチ(1)を駆動する
ことのできる第3接続点(N3)とを備えたものにおい
て、スイツチングトランジスタ(M10)として構成さ
れて2つのスイツチング端子と1つの制御端子とを備え
た第2スイツチング素子(SE2)を更に有し、 −第2スイツチング素子(SE2)の第1スイツチング
端子がバイポーラトランジスタ(T10)のコレクタに
接続されており、 −第2スイツチング素子(SE2)の第2スイツチング
端子がバイポーラトランジスタ(T10)のベースに接
続されており、 −第2スイツチング素子(SE2)が、その制御端子に
接続される制御信号源を介して、スイツチ(1)の逆方
向動作のとき、即ちバイポーラトランジスタ(T10)
の反転動作のときに導通となるように、駆動されること
を特徴とするスイツチ。 - 【請求項2】 スイツチングトランジスタ(M10)の
制御端子がバイポーラトランジスタ(T10)のエミツ
タに及び制御信号源として構成される第2回路部分に接
続されていることを特徴とする、請求項1に記載のスイ
ツチ。 - 【請求項3】 スイツチングトランジスタ(M10)の
制御端子が減結合抵抗器(R10)を介してバイポーラ
トランジスタ(T10)のエミツタに接続されているこ
とを特徴とする、請求項2に記載のスイツチ。 - 【請求項4】 バイポーラトランジスタ(T10)のベ
ースとエミツタが、ダイオードとして設けられるトラン
ジスタ(T11)とこれに直列に設けられるブリーダ抵
抗器(R11)とを介して互いに接続されていることを
特徴とする、請求項1ないし3の1つに記載のスイツ
チ。 - 【請求項5】 バイポーラトランジスタ(T10)がn
pnトランジスタとして構成されていることを特徴とす
る、請求項1ないし4の1つに記載のスイツチ。 - 【請求項6】 第2スイツチング素子(SE2)がMO
Sトランジスタ(M10)として構成されており、その
ドレイン電極が第1スイツチング端子を、ゲート電極が
制御端子を、又ソース電極が第2スイツチング端子を形
成することを特徴とする、請求項1ないし5の1つに記
載のスイツチ。 - 【請求項7】 MOSトランジスタ(M10)のゲート
電位の電位を制限するために、そのゲート電極にツエナ
ーダイオード(DZ10)が接続されていることを特徴
とする、請求項6に記載のスイツチ。 - 【請求項8】 MOSトランジスタ(M10)がNMO
Sトランジスタとして構成されていることを特徴とす
る、請求項6又は7に記載のスイツチ。 - 【請求項9】 NMOSトランジスタ(M10)が高電
圧NMOSトランジスタとして構成されていることを特
徴とする、請求項8に記載のスイツチ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4412274.8 | 1994-04-09 | ||
DE4412274A DE4412274C1 (de) | 1994-04-09 | 1994-04-09 | Schalter mit einem als Bipolartransistor ausgebildeten ersten Schaltelement |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0884059A JPH0884059A (ja) | 1996-03-26 |
JP3250169B2 true JP3250169B2 (ja) | 2002-01-28 |
Family
ID=6515005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11622995A Expired - Fee Related JP3250169B2 (ja) | 1994-04-09 | 1995-04-06 | バイポーラトランジスタとして構成される第1スイツチング素子を有するスイツチ |
Country Status (5)
Country | Link |
---|---|
US (1) | US5565810A (ja) |
EP (1) | EP0676846B1 (ja) |
JP (1) | JP3250169B2 (ja) |
DE (2) | DE4412274C1 (ja) |
TW (1) | TW260842B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0764365A2 (en) * | 1995-04-10 | 1997-03-26 | Koninklijke Philips Electronics N.V. | Level-shifting circuit and high-side driver including such a level-shifting circuit |
DE19914466C1 (de) * | 1999-03-30 | 2000-09-14 | Siemens Ag | Treiberstufe zum Schalten einer Last |
DE10100344A1 (de) * | 2001-01-05 | 2002-07-25 | Infineon Technologies Ag | Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung |
US7897947B2 (en) | 2007-07-13 | 2011-03-01 | Cymer, Inc. | Laser produced plasma EUV light source having a droplet stream produced using a modulated disturbance wave |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3955103A (en) * | 1975-02-12 | 1976-05-04 | National Semiconductor Corporation | Analog switch |
US4867101A (en) * | 1986-07-10 | 1989-09-19 | Fuji Photo Film Co., Ltd. | Apparatus for producing magnetic recording medium |
JPS648719A (en) * | 1987-06-30 | 1989-01-12 | Nec Corp | Semiconductor integrated circuit |
US5134323A (en) * | 1990-08-03 | 1992-07-28 | Congdon James E | Three terminal noninverting transistor switch |
-
1994
- 1994-04-09 DE DE4412274A patent/DE4412274C1/de not_active Expired - Fee Related
-
1995
- 1995-03-08 TW TW084102179A patent/TW260842B/zh active
- 1995-04-04 DE DE59502555T patent/DE59502555D1/de not_active Expired - Fee Related
- 1995-04-04 EP EP95104994A patent/EP0676846B1/de not_active Expired - Lifetime
- 1995-04-06 JP JP11622995A patent/JP3250169B2/ja not_active Expired - Fee Related
- 1995-04-07 US US08/418,475 patent/US5565810A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE4412274C1 (de) | 1995-05-04 |
DE59502555D1 (de) | 1998-07-23 |
US5565810A (en) | 1996-10-15 |
TW260842B (en) | 1995-10-21 |
EP0676846A2 (de) | 1995-10-11 |
JPH0884059A (ja) | 1996-03-26 |
EP0676846A3 (de) | 1996-06-12 |
EP0676846B1 (de) | 1998-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3904972A (en) | Acoustic amplifier | |
JPS63208324A (ja) | 半導体集積回路装置 | |
JP3250169B2 (ja) | バイポーラトランジスタとして構成される第1スイツチング素子を有するスイツチ | |
JP2806503B2 (ja) | 半導体素子の短絡保護回路 | |
US3934157A (en) | TTL circuit | |
KR0142085B1 (ko) | 구동 전류 제한 트래지스터 장치 | |
JPS6281120A (ja) | 半導体装置 | |
US6850111B1 (en) | Charge pump circuit | |
KR100195527B1 (ko) | 전력 공급기의 과잉 음전압에 대한 집적회로용 보호회로 | |
KR940002812B1 (ko) | 저전류 기동회로 | |
JPH07101842B2 (ja) | ドライバ回路を有する集積回路 | |
JP2829773B2 (ja) | コンパレータ回路 | |
JPS63169117A (ja) | 電流パルス発生回路 | |
JPS6310215A (ja) | 定電流回路 | |
JPS6157120A (ja) | 保護回路付ttl回路 | |
JPS5926098B2 (ja) | 近接スイッチ | |
US5872461A (en) | Current bypass circuit used in a semiconductor integrated circuit | |
JPS58169605A (ja) | 直流電圧安定化回路 | |
JPH025042B2 (ja) | ||
JPS62216525A (ja) | インバ−タ用パワ−トランジスタのドライブ回路 | |
JPH0562988A (ja) | 半導体出力回路 | |
JPH03808B2 (ja) | ||
JPS6046572B2 (ja) | 電源投入時誤動作防止回路 | |
JPH0244911A (ja) | トランジスタの電流抑制回路 | |
JPS59146204A (ja) | シングル・エンデツド・プツシユプル増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |