JP3248506B2 - 半導体装置及びそのコンタクト抵抗検査方法 - Google Patents

半導体装置及びそのコンタクト抵抗検査方法

Info

Publication number
JP3248506B2
JP3248506B2 JP03466699A JP3466699A JP3248506B2 JP 3248506 B2 JP3248506 B2 JP 3248506B2 JP 03466699 A JP03466699 A JP 03466699A JP 3466699 A JP3466699 A JP 3466699A JP 3248506 B2 JP3248506 B2 JP 3248506B2
Authority
JP
Japan
Prior art keywords
resistance
contact
inspection
monitor
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03466699A
Other languages
English (en)
Other versions
JP2000232144A (ja
Inventor
紀行 児玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP03466699A priority Critical patent/JP3248506B2/ja
Publication of JP2000232144A publication Critical patent/JP2000232144A/ja
Application granted granted Critical
Publication of JP3248506B2 publication Critical patent/JP3248506B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体装置及び
コンタクト抵抗検査方法に係り、詳しくは、コンタクト
抵抗を検査するコンタクトアレイを有する半導体装置及
びそのコンタクト抵抗検査方法に関する。
【0002】
【従来の技術】半導体デバイスのコンタクトホールの形
成プロセスにおいては、コンタクトホールのアスペクト
比にエッチング速度が依存すること、レジストマスクの
形状がコンタクトホールの形状に影響を与えること等、
そのエッチングレートが様々な条件から影響を受けるこ
とが原因で、コンタクト抵抗のばらつきやコンタクト不
良の原因となっている。また、洗浄乾燥の際におけるコ
ンタクトホール内の基板表面での異常な高抵抗層の発生
や、コンタクトホールに埋め込まれた導電膜の形状異常
や密着性の低下等、コンタクトホールのエッチングプロ
セス以外の様々なプロセスでコンタクト異常の発生原因
を抱えている。そこで、製造プロセスや素子構造の評価
のため、コンタクト抵抗の値及びそのばらつき、さらに
歩留まりを含めて評価しつつ、製品開発を進める必要が
ある。また、コンタクト抵抗に異常が発見された場合に
は、その不良コンタクトの位置を特定して形状解析等の
物理解析を行ってその不良原因を迅速に究明し、問題の
プロセス等を改善する必要がある。さらに、量産時にお
ける歩留まり向上のために、コンタクト抵抗を常時、又
は定期的に測定しておき、その抵抗値、歩留まりの評
価、不良解析を行うことが重要である。
【0003】しかしながら、製品の歩留まりや不良に
は、コンタクトプロセス以外の要因が影響しており、そ
の解析でコンタクト不良のみを区別するのはかなりの労
力と時間を要する。そこで、従来、コンタクト不良及び
それに起因する製品の歩留まりのみを短期間で検査でき
るように、コンタクト抵抗を測定する検査用テストウエ
ハを製造して、定期的に管理、モニタを行っている。図
8(a)は、検査用テストウエハの構成を示す断面図で
あり、図8(b)はその上面図である。検査用テストウ
エハは、同図に示すように、層間絶縁膜5に形成された
コンタクトホール6に埋め込まれた導電層7と拡散領域
4とを接触させた多数のコンタクトを拡散領域4及び配
線/電極8により直列に接続したコンタクトチェーンと
呼ばれるコンタクト抵抗測定回路からなる。この製造方
法は、まず、表層にPウエル領域2が形成された半導体
基板1上に、通常のLOCOS(LOCal Oxidation of Si
licon)法を用いて、素子分離絶縁膜3を形成する。素
子分離絶縁膜3によって囲まれた領域がコンタクト形成
領域となる。
【0004】次に、汚染防止用の薄膜酸化膜(図示せ
ず)を形成した後、コンタクト抵抗を測定する領域にの
みN型不純物を導入する。次に、全面に層間絶縁膜5を
形成した後に加熱処理を施してイオン注入した不純物を
活性化し、Pウエル領域2内にN型拡散領域4を形成す
る。続いて、N型拡散領域4上の層間絶縁膜5に一つの
N型拡散領域4当たり、2つのコンタクトホール6を形
成する。次いで、コンタクトホール6内に、チタン、窒
化チタンの積層薄膜をスパッタリング法で形成して、バ
リアメタルとした後、タングステンを埋め込んでプラグ
7を形成し、拡散領域4とプラグ7との接触からなるコ
ンタクトを形成する。この後、隣接するコンタクト形成
領域間のプラグ7を接続する配線/電極8を形成するこ
とで、多数のコンタクトが拡散領域4及び配線/電極8
により直列に接続されたコンタクトチェーンと呼ばれる
コンタクト抵抗測定回路が完成する。このとき、コンタ
クトチェーンに電圧を印加するために、パッド9a、9
bがチェーン構造の両端のコンタクトに接続して形成さ
れている。抵抗測定は、一方のパッド9aをグランドに
接続し、片方のパッド9bに電圧を加えて、電流を検出
することにより行う。しかし、このコンタクトチェーン
を用いる方法では、多数の正常なコンタクトの中に極少
数の高抵抗のコンタクトがあったとしても、そのコンタ
クトチェーン全体の抵抗値に影響を与えない程度であれ
ば、そのコンタクトチェーンが高抵抗コンタクトを含む
かどうか判断できない場合がある。また、コンタクトチ
ェーンが高抵抗コンタクトを含むと断定できた場合で
も、通常の方法ではその位置が特定できない、という問
題もある。
【0005】そこで、コンタクトチェーン中の高抵抗コ
ンタクトの位置特定方法に関して、特開平4−2902
42号公報、及び特開平4−274339号公報には走
査型電子顕微鏡(SEM:Scaning Electron Microscop
e)、又は収束イオンビーム(FIB:Focused Ion Bea
m)を用いた方法が開示されている。このコンタクト抵
抗測定回路を図9(a)、(b)に示す。図9(a)は
断面図、図9(b)は上面図である。図9に示すよう
に、Pウエル領域2aが形成されていない領域の層間絶
縁膜5上に一方のパッド9aを形成し、層間絶縁膜5の
コンタクトホール6aに埋め込まれたプラグ7aを通し
てシリコン基板1に接続している。また、図には示され
ていないが、コンタクトチェーンの一部、又は複数箇所
がシリコン基板1に接触されている。なお、図中、図8
の構成部分と同一の各部には同じ符号を付してその説明
を省略する。
【0006】FIB又はSEMを用いてこのコンタクト
チェーンを観察し、2次電子像を取得する。観察時に回
路全体に荷電粒子が照射されるが、断線部分、あるいは
高抵抗コンタクト10に接続された配線/電極8とシリ
コン基板1に接続されたパッド9aの間の電位は電荷が
シリコン基板1側に流出するので、シリコン基板1の電
位とほぼ一致し、高抵抗コンタクト10より開放端側の
配線/電極8はチャージアップして高電位になるため
に、その電位差に従って2次電子の有するエネルギ分布
に差が生じる。2次電子検出器はこのエネルギ差を反映
するような増幅率を有するものを用いる。また、エネル
ギフィルタを備えた2次電子検出器を有する検出系の場
合には、そのエネルギフィルタの設定値を調節すること
で2次電子検出器の電流検出量、あるいは2次電子検出
量に差が生じるようにする。このイメージのコントラス
ト差(これを電圧コントラストと言う)から、断線部
分、高抵抗コンタクト10の位置が特定できるとしてい
る。
【0007】また、電圧コントラストを用いた例とし
て、SEMを用い、様々な変動要因を排除して2次電子
量を検出し、欠陥(高抵抗のコンタクト)を検査する方
法を採用している場合もある。図10(a)は、これに
用いる検査用ウエハの上面図で、レジスト膜をマスクと
して層間絶縁膜15にコンタクトホール16a,16
b,16cを形成し、レジスト膜を除去した後の状態を
示している。図10(b)は図10(a)のI−I線に
沿う断面図である。図中、コンタクトホール16a,1
6bは貫通してN型拡散領域14a,14bと接触して
いるが、コンタクトホール16cは貫通していないもの
とする。なお、符号11はシリコン基板、12はN型ウ
エル領域、13は素子分離絶縁膜を示している。
【0008】この検査によれば、図10(b)に示すよ
うに、貫通したコンタクトホール16a,16bでは照
射された電子の大部分はシリコン基板1に流入するが、
貫通していないコンタクトホール16cでは電子はシリ
コン基板1に流入できないため、コンタクトホール16
c及びその周辺部に残留する。なお、図ではプラグ及び
配線/電極が省略されているが、プラグ及び配線/電極
を有するコンタクトを形成した場合も同様である。この
差により、コンタクトホール16bと16cの近傍で電
位差が生じることになる。この電位差に従って検出系の
信号強度に差が生じて、SEMのイメージに差(電圧コ
ントラスト)が出る。しかし、2次電子の放出量は被検
出物体表面の清浄度、装置内部の真空度、照射履歴、電
流量、走査スピード、抵抗測定回路の容量、シリコン基
板中の構造、抵抗値、シリコン基板全体の基準電位への
接続方法等、様々な要因に影響されるために、2次電子
放出量から直接コンタクト抵抗を推定するのは実質的に
不可能である。
【0009】以上2つの方式では、2次電子の放出量は
被検出物体表面の清浄度、装置内部の真空度、照射履
歴、電流量、走査スピード、抵抗測定回路の容量、シリ
コン基板中の構造、抵抗値、シリコン基板全体の基準電
位への接続方法等、様々な要因に影響されるために、2
次電子放出量から直接コンタクト抵抗を推定するのは実
質的に不可能である、という問題がある。また、特開平
4−290242号公報や特開平4−274339号公
報等に述べられた方法では、不良コンタクトが多数存在
する場合等は、全ての不良箇所の位置を検出できるとは
限らない。したがって、このような制御困難な要因(2
次電子強度が様々な条件に依存すること)をでき得る限
り排除するために、図に示すように、隣接するコンタク
トホールからの2次電子強度を比較して、あるいは隣接
するSEM像を比較して、それが一定の検査基準値(比
較により異常と判断する基準のことであり、以下、しき
い値とも言う。具体的には、2次電子強度が何%低い等
のように設定する。)を越えた場合に欠陥と認識する方
式が採用されている。また、欠陥検査装置を用いて不良
コンタクトを検出する場合が多いこと、製品ウェハでは
通常はコンタクトアレイ構造になっていること、多数の
不良が存在した場合は、チェーン構造では、全ての欠陥
が検査できるとは限らないこと等の理由で、一般に周期
的なコンタクトアレイが、検査パターンとして用いられ
る場合が多い。
【0010】
【発明が解決しようとする課題】しかしながら、コンタ
クトアレイを用いた上記従来例においては、SEMを用
いた欠陥検査装置によって、又はSEMを用いた外観検
査によって、高抵抗コンタクトの位置を検出しようとす
る場合、その信号強度にどの程度の差があれば、高抵抗
コンタクトと見なすかという判断基準(しきい値)を設
定しなければならない。この場合、しきい値の設定を必
要以上に低くすると、通常のコンタクトであるにもかか
わらず、不良と判断されるコンタクト(疑似欠陥)が増
えて、検査の信頼性が著しく低下する。また、しきい値
を徐々に高くしていくと、欠陥として認識されるコンタ
クトの数が減少し、欠陥を見落とす虞がある。通常、し
きい値は、疑似欠陥がでない程度に高く、かつ、欠陥の
見落としがない程度に低く設定されるのであるが、コン
タクト不良の検出に関しては、通常の方法では、検出さ
れた高抵抗コンタクトの抵抗値を直接測定する方法がな
いために、その設定したしきい値がどの程度の抵抗のコ
ンタクトを検出したかという情報が得られない、という
問題がある。
【0011】また、検査用ウエハの表面状態が異なる場
合等、検査条件がずれる場合が起こるが、その場合、通
常の検査方法では、検査された高抵抗コンタクトの抵抗
値がずれても、それを発見できない、という問題もあ
る。また、検査されるコンタクト抵抗の分布の概略を測
定する場合、また、ある程度以上の抵抗値のコンタクト
のみを検出したい場合には、原理的にはしきい値を変更
することで可能であるが、従来の方法では、しきい値と
検出される抵抗値との関係が明確ではないために、これ
らの測定等は実質的には不可能である、という問題もあ
る。
【0012】この発明は、上述の事情に鑑みてなされた
もので、検査基準値がどの程度のコンタクト抵抗値と対
応しているかを明確にして精度良くコンタクト抵抗の分
布等を取得することができ、また疑似欠陥の検出や欠陥
の見落としをなくし、欠陥検査の信頼性を向上させるこ
とができる半導体装置の製造方法を提供することを目的
としている。
【0013】
【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、半導体装置に係り、半導体
層の不純物領域と導電層とを接触させてなる複数のコン
タクトを配列したコンタクトアレイを有する半導体装置
において、前記コンタクトアレイの中に他のコンタクト
よりも抵抗が高いコンタクトからなる抵抗モニタが1個
以上予め位置決めして設けられていることを特徴として
いる。
【0014】請求項2記載の発明は、請求項1記載の半
導体装置に係り、前記抵抗モニタにおける前記不純物領
域の不純物濃度が、前記抵抗モニタの周囲のコンタクト
における不純物領域の不純物濃度よりも低くなっている
ことを特徴としている。
【0015】請求項3記載の発明は、請求項1記載の半
導体装置に係り、前記抵抗モニタにおける前記不純物領
域と導電層との接触面積が、前記抵抗モニタの周囲のコ
ンタクトにおける前記不純物領域と導電層との接触面積
よりも小さくなっていることを特徴としている。
【0016】請求項4記載の発明は、請求項3記載の半
導体装置に係り、前記抵抗モニタが前記接触面積の異な
る複数種の抵抗モニタからなることを特徴としている。
【0017】請求項5記載の発明は、請求項1記載の半
導体装置に係り、前記抵抗モニタにおける導電層の抵抗
が、前記抵抗モニタの周囲のコンタクトにおける導電層
の抵抗よりも高くなっていることを特徴としている。
【0018】請求項6記載の発明は、請求項1乃至5の
何れか一に記載の半導体装置に係り、前記コンタクトア
レイの形成領域と別の領域に前記抵抗モニタの作成方法
と同じ作成方法により抵抗測定回路が作成されているこ
とを特徴としている。
【0019】請求項7記載の発明は、半導体装置のコン
タクト抵抗検査方法に係り、半導体層の不純物領域と導
電層とを接触させてなる複数のコンタクトを配列したコ
ンタクトアレイの中で他のコンタクトよりも抵抗が高い
コンタクトを検出する半導体装置のコンタクト抵抗検査
方法において、前記コンタクトアレイの中に他のコンタ
クトよりも抵抗が高いコンタクトからなる抵抗モニタが
1個以上予め位置決めして設けられ、該抵抗モニタを不
良と判断するような検査基準値を設定することを特徴と
している。
【0020】請求項8記載の発明は、請求項7記載の半
導体装置のコンタクト抵抗検査方法に係り、前記抵抗モ
ニタの抵抗値を直接測定し、その値をもとに前記検査基
準値を設定することを特徴としている。
【0021】請求項9記載の発明は、請求項7記載の半
導体装置のコンタクト抵抗検査方法に係り、前記コンタ
クトアレイの形成領域と別の領域に前記抵抗モニタの作
成方法と同じ作成方法により抵抗測定回路が作成され、
該抵抗モニタと対応する抵抗測定回路中の高抵抗コンタ
クトの抵抗値を測定することにより、前記コンタクトア
レイ中の抵抗モニタの抵抗値を推測し、この値をもとに
前記検査基準値を設定することを特徴としている。
【0022】また、請求項10記載の発明は、請求項7
記載の半導体装置のコンタクト抵抗検査方法に係り、前
記検査基準値を任意に変えて前記検査基準値毎に前記コ
ンタクトを分類した後に、前記各検査基準値内のコンタ
クトの抵抗値を測定することにより任意に設定された前
記検査基準値とそれに対応する前記コンタクトの抵抗値
の関係を求め、この関係をもとに前記検査基準値を設定
することを特徴としている。
【0023】また、請求項11記載の発明は、請求項7
乃至10の何れか一に記載の半導体装置のコンタクト抵
抗検査方法に係り、荷電粒子を照射して、この照射領域
から放出される2次電子の量を比較することでコンタク
ト抵抗の比較を行うことを特徴としている。
【0024】さらにまた、請求項12記載の発明は、請
求項7乃至10の何れか一に記載の半導体装置のコンタ
クト抵抗検査方法にかかり、荷電粒子を照射して、半導
体基板中に吸収される電流量を比較することでコンタク
ト抵抗の比較を行うことを特徴としている。
【0025】
【作用】この発明の半導体装置の構成によれば、コンタ
クトアレイ中に予め位置を決めて高抵抗コンタクトの抵
抗モニタが形成されている。なお、原則として、コンタ
クトアレイとは、コンタクト相互が孤立している場合を
言い、また、周期構造を有している場合を言うが、この
明細書で言うコンタクトアレイはコンタクト相互が直列
等につながっているコンタクトチェーン類似のものも含
み、また、周期構造を有していない場合も含む。この場
合、コンタクトアレイの形成領域と別の領域に抵抗モニ
タと同様のコンタクト構造の抵抗測定回路を設け、この
コンタクト抵抗を測定しておくことで、コンタクトアレ
イ中の抵抗モニタの抵抗値を推定する。あるいは、電流
検出型の原子間力顕微鏡(AFM:Atomic Force Micro
scope)、又は、微細なコンタクトプローブでプラグに
電極を接触させて実際のコンタクトアレイ中の抵抗モニ
タのコンタクト抵抗を直接測定しておく。
【0026】これにより、SEMを用いた欠陥検査装置
によって、又はSEMを用いた外観検査によって欠陥を
検査する時には、その抵抗モニタが欠陥として判断され
るように、放出される2次電子量とコンタクト抵抗の実
測値や推測値とを関係づけて2次電子量の検査基準値
(しきい値)を設定する。また、放出される2次電子量
の検査基準値を任意に設定して各検査基準値に対応する
コンタクトを検出・分類し、各検査基準値内のコンタク
トについてコンタクト抵抗を直接測定し、各検査基準値
と対応するコンタクト抵抗値との関係から検査基準値を
設定する。
【0027】この場合、特に、コンタクトを極小さな周
期、又は、極狭い領域に配置することにより、ほぼ同一
の条件でコンタクト抵抗を評価でき、検査基準値と実際
のコンタクト抵抗とのズレを小さくすることができる。
これらの方法を採用することで、どの程度のコンタクト
抵抗値が不良コンタクトとして検出されているのかを明
確にできるので、疑似欠陥の検出や欠陥の見落としをな
くして欠陥検査の信頼性を向上させることができる。さ
らに、検査基準値を毎回同じ値の抵抗値に設定すること
で長い期間又は複数の検査ウエハ間で比較できるように
なる。
【0028】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。 ◇第1の実施の形態 図1は、この発明の第1の実施の形態であるコンタクト
検査用ウエハに形成されたコンタクトアレイの配置を示
す上面図である。図2(a)はコンタクトアレイ形成領
域の周辺部に形成されたコンタクト抵抗測定回路の上面
図、図2(b)は、同じく図2(a)のIII-III線に沿
う断面図である。この形態の検査用ウエハは、図1に示
すように、半導体基板が素子分離絶縁膜によって複数の
コンタクト形成領域に分離され、かつ一つのコンタクト
形成領域当たり、一つのコンタクトが形成されている。
各コンタクトは、コンタクト形成領域の半導体基板表層
に形成された拡散領域と、拡散領域上の層間絶縁膜に形
成されたコンタクトホール27a〜27cと、このコン
タクトホールに埋め込まれたプラグ28a〜28cと、
そのプラグ28a〜28cと接触させて、かつプラグ2
8a〜28c相互間で電気的に分離され、独立して設け
られた配線/電極29a〜29cとから構成される。こ
れらのコンタクトの集合がコンタクトアレイを構成す
る。コンタクトアレイ中、例えば、低抵抗コンタクトの
1M個当たり、作り込み高抵抗コンタクト(抵抗モニ
タ)は、500個程度となるように周期的に配列されて
いる。なお、コンタクトを周期的に配置する理由は、欠
陥検査に用いる欠陥検査装置では周期構造のものの比較
を行うためである。
【0029】また、図1に示すコンタクトアレイ形成領
域の周辺部に、図2(a)に示すように、コンタクト抵
抗測定回路を作成しておき、このコンタクト抵抗を測定
することによりコンタクトアレイ中の抵抗モニタの抵抗
値を推定できるようにする。このコンタクト抵抗測定回
路のコンタクトの配置は、レジストの露光、エッチング
条件等がコンタクトアレイとできるだけ同じになるよう
にする。また、コンタクト抵抗測定回路は、図2(b)
に示すように、図1のコンタクトアレイ形成領域のコン
タクトアレイと異なり、一部が相互に重なるようにして
高濃度拡散領域24dと低濃度拡散領域24eが同じコ
ンタクト形成領域内に形成され、低濃度拡散領域24e
と接触する高抵抗コンタクトプラグ28eと高濃度拡散
領域24dと接触する低抵抗コンタクトプラグ28dと
を拡散領域24d,24eを通して直列に接続し、さら
に各プラグ28d、28eにそれぞれパッド30a,3
0bを接続して外部から電圧を加えられるようにする。
このような抵抗測定回路をコンタクトアレイ形成領域の
周辺部に多数配置しておく。
【0030】次に、上記のコンタクトアレイと抵抗測定
回路を組み込んだ半導体装置の製造方法について説明す
る。図3は、この製造工程を工程順に示す図1のII-II
に沿う断面図である。なお、ここでは主にコンタクトア
レイの部分について説明し、抵抗測定回路の部分につい
ては説明を省略する。まず、図3(a)に示すように、
熱酸化を用いた通常のLOCOS法により、Pウエル領
域22が形成されたP型の導電型を有するシリコンから
なる半導体基板21上に素子分離絶縁膜23を形成す
る。次いで、レジスト膜25aを形成した後、コンタク
トアレイのうち低抵抗のコンタクトが形成される領域に
開口部を形成する。このレジスト膜25aの開口部を通
してフッ化ボロンを加速電圧30keV、ドーズ量3×
1015/cmでイオン注入して高濃度拡散領域24
a、24bとなる領域に高濃度のP型不純物を導入して
おく。
【0031】次に、レジスト膜25aを除去した後、図
3(b)に示すように、新たなレジスト膜25bを形成
し、コンタクトアレイのうち高抵抗のコンタクトが形成
される領域に開口部を形成する。続いて、このレジスト
膜25bの開口部を通してフッ化ボロンを加速電圧約3
0keV、ドーズ量約5×1013/cmの条件でイ
オン注入して、高抵抗コンタクトが形成される領域に低
濃度のP型不純物を導入しておく。次いで、図3(c)
に示すように、常圧CVD(Chemical Vapor Depositio
n)法で膜厚100nmのシリコン酸化膜と膜厚600n
mのBPSG(BoroPhosphoSilicate Glass)膜を順に堆
積して層間絶縁膜26を形成した後に、窒素雰囲気中、
温度850℃の条件で加熱処理を行い、層間絶縁膜26
の吸湿性を低減させるとともに、注入した不純物を活性
化し、P型の高濃度拡散領域24a,24bとP型の低
濃度拡散領域24cを形成する。次に、裏面に形成され
た酸化膜を除去した後、表面の層間絶縁膜26上に図示
しないレジスト膜を形成し、続いてコンタクト形成領域
に開口部を形成してこの開口部内に層間絶縁膜26を露
出する。続いて、プラズマエッチング法によりレジスト
膜の開口部を通して層間絶縁膜26をエッチングして半
導体基板21を露出させ、コンタクトホール27a〜2
7cを形成する。
【0032】さらに、スパッタリング法により、コンタ
クトホール27a〜27cを被覆してチタン膜と窒化チ
タン膜とを順に堆積してバリアメタル層を形成する。続
いて、スパッタリング法によりバリアメタル層全面にタ
ングステン膜を形成した後、プラズマエッチング法によ
りエッチバックする。これにより、コンタクトホール2
7a〜27外の層間絶縁膜26上のタングステン膜及び
バリアメタル層を除去するとともにコンタクトホール2
7a〜27c内にタングステン膜等を残してプラグ28
a〜28cを形成する。この際に、高濃度拡散領域24
a,24bと接触するプラグ(低抵抗コンタクトプラ
グ)28a,28bは低抵抗接触を有し、低濃度拡散領
域24cと接触するプラグ(高抵抗コンタクトプラグ)
28cは、高抵抗接触を有することになる。次に、スパ
ッタリング法により全面に窒化チタン膜を形成した後、
その上にスパッタリング法によりアルミニウム銅合金膜
を形成する。続いて、アルミニウム銅合金膜上に新たに
形成された図示しないレジスト膜をマスクとしてアルミ
ニウム銅合金膜及び窒化チタン膜を順次エッチングし、
図3(d)に示すように、それぞれが1つのプラグ28
a〜28cと接触する孤立した配線/電極29a〜29
cを形成する。
【0033】次に、これを水素中で、温度約400℃で
加熱処理してコンタクト抵抗が低下したら、コンタクト
欠陥検査用のテストウエハが完成する。なお、上記で説
明しなかったが、コンタクト抵抗測定用回路の部分も上
記工程とほぼ同じようにして作成できる。次に、コンタ
クト抵抗値及び抵抗ばらつきを測定する方法について説
明する。まず、図2に示す構成の抵抗測定回路を用いて
そのコンタクト抵抗を測定した結果を図4に示す。図
中、縦軸は線形目盛りで表した、測定されたコンタクト
抵抗値の頻度(%)を示す。横軸は対数目盛りで表した
コンタクト抵抗値(kΩ)を示す。
【0034】図4に示すように、通常の低抵抗コンタク
トの抵抗値は分布Aのようになり、高抵抗コンタクトの
抵抗値は分布B(この例では1MΩ程度が分布Bの中心
となる。)のようになる。なお、この高抵抗コンタクト
の抵抗値は低濃度拡散領域24eの不純物濃度を調節す
ることで任意に変更できる。次いで、SEMを用いてコ
ンタクトアレイ中のコンタクトの測定を行う。SEMで
は、ビーム径0.1μmφ程度のビームを形成して、加
速電圧1〜2keV程度、電流量1〜100nA程度
で、ウエハに一次電子を照射し、照射領域から電極表面
の電位に応じて発生する二次電子像を検出する。このと
き、特定のエネルギ以上の電子のみが検出できるように
二次電子検出系を調整しておき、高抵抗コンタクトと低
抵抗コンタクトから発生する二次電子量の差が大きくな
るようにしても良い。
【0035】この検査方法では、従来の技術で述べたよ
うに、隣接する周期構造の配線/電極から放出される二
次電子量の差から高抵抗コンタクトと低抵抗コンタクト
とを区別することとする。これは放出される二次電子量
がその電極の表面電位により影響を受けることを利用し
たものである。すなわち、電極表面の電位はその基板―
電極間の抵抗値が大きければ、それだけ基板との電位差
が生じて二次電子量が変化する。さらに、この電位に起
因した二次電子量の差を非常に狭い領域で比較すること
で二次電子量に影響を及ぼす様々な他の要因を同一にす
るすることができる。このように、近くにあるコンタク
ト同士の放出二次電子量の比較を行うことで高抵抗かど
うかを判断するのであるが、そのためにはどの程度の放
出二次電子量の差がどの程度の抵抗の差かを予め知って
おかなければならない。ここで、図4の結果を用いる。
なお、従来の方法では、この点が不明確であり、検査基
準値(しきい値)を任意に設定しているため、検査基準
値の設定が低すぎると、異常ではないコンタクトをも欠
陥として認識する。逆に、検査基準値の設定が高すぎる
と、欠陥を見逃す確率が高くなるという問題がある。ま
た、適当な範囲で検査基準値を設定できたとしても、そ
れがどの程度の抵抗値のコンタクトを選別しているのか
明確ではなかったので、その信頼性が低く、検査の再現
性が極めて悪いという問題があった。
【0036】そこで、この実施の形態では、高抵抗コン
タクトからなる抵抗モニタを通常のコンタクトアレイ中
に予め位置決めして作り込み、図4によって予め抵抗モ
ニタの抵抗値(この例では1MΩ程度)を推定しておく
ことで、この検査基準値の設定を、迅速に、かつ正確に
行うことができる。すなわち、抵抗モニタが欠陥として
認識できるように検査基準値を設定して、その検査基準
値を他の領域にも適用する。この実施の形態のコンタク
トアレイでは抵抗モニタを作り込んでいるので、コンタ
クトアレイ中の抵抗モニタの位置は予め分かっている。
したがって、その位置のコンタクトを高抵抗と判断して
いるかどうかで検査基準値の妥当性が判断できる。図5
は、この実施の形態の検査パターンを用いてしきい値を
変えて検査を行い、作り込まれた高抵抗コンタクト(抵
抗モニタ)の検出率としきい値の関係を取得した結果を
示す。図中、縦軸は線形目盛りで表した高抵抗コンタク
トの検出率(%)を示す。横軸は線形目盛りで表したし
きい値を示し、しきい値は左側が高く、右側が低くなっ
ている。
【0037】図4の抵抗分布をもとに、抵抗の高い方か
ら低い方にしきい値を変化させていくと、図4の高抵抗
の分布Bに達するまでは検出率が低く、高抵抗の分布B
の高い方の裾に達すると検出率が次第に増加し始め、低
い方の裾を越えて、低抵抗の分布Aの高い方の裾に達す
るまで検出率は飽和している。したがって、検出率が飽
和する領域でしきい値を設定することで可能な限りしき
い値を小さくでき、かつ通常の抵抗値のコンタクトであ
るのに欠陥と判断される確率を最小限にとどめることが
できる。具体的には、図5中、相関関係Cを有する場
合、しきい値が高いとき作り込みの高抵抗コンタクトを
検出している割合は5%程度であるが、低くしていくと
検出率は高くなっていき、しきい値Th1のところで検
出率は50%となり、しきい値がそれより低いところで
検出率は飽和している。作り込み高抵抗コンタクトの抵
抗値が1MΩを中心に分布していることを考慮すると、
しきい値を飽和領域のほぼ中央部Th2の点に設定する
ことで、1MΩ程度の抵抗値の高抵抗コンタクトを検出
でき、また疑似欠陥検出率を抑えることができる。
【0038】また、検査ウエハ面内で検査条件がずれた
場合や、検査ウエハの表面状態に差があった場合、ある
いは検査ウエハを交換した場合等には、しきい値と検出
される抵抗値の関係が例えば相関関係Dのようにずれる
場合がある。この場合、従来の方法では、そのずれを検
査者が認識できず、検出率が飽和領域に達する以前でし
きい値を設定してしまうという虞がある。しかし、この
実施の形態の方法では、しきい値のずれは作り込みの高
抵抗コンタクトの検出率に反映され、図5の場合検出率
が全体的に上昇するので、そのずれを認識でき、しきい
値を検出率の飽和領域、例えばTh3で再設定できるの
で、検査の信頼性が向上するという利点がある。また、
しきい値と検出率の関係と、作り込み高抵抗コンタクト
の抵抗分布とから、しきい値設定と、そのしきい値で検
出できる抵抗値が推定できるので、しきい値を多数設定
して検査することで、高抵抗コンタクトの抵抗値の分布
を得ることができる。
【0039】◇第2の実施の形態 図6は、この発明の第2の実施の形態であるコンタクト
アレイを備えた半導体装置の製造方法を示す断面図であ
る。この形態のコンタクトアレイが、第1の実施の形態
のコンタクトアレイと大きく異なるところは、図6
(c)に示すように、3種類の接触面積を有するコンタ
クトを一組とする抵抗モニタ51aが周期的に配置され
ている点である。この形態のコンタクトアレイの作成方
法は、まず、図6(a)に示すように、N型の半導体基
板31上に、図示しない汚染防止用の酸化膜を5nm程
度形成した後、Asを加速電圧30keVで、ドーズ量
5×1015atms/cm程度注入して、半導体基
板31に高濃度のN型不純物を導入する。
【0040】次いで、常圧CVD法で膜厚100nmの
酸化膜と膜厚400nm程度のBPSG膜とを順次堆積
して層間絶縁膜33を形成する。続いて、窒素雰囲気
中、温度850℃程度で加熱処理して、イオン注入した
不純物を活性化する。これにより、高濃度のN型不純物
がドープされたN型の高濃度拡散領域32を形成す
る。次に、層間絶縁膜33上に図示しないレジスト膜を
形成し、直径約0.3μmを最大としてこれより直径を
僅かずつ小さくした3種類の開口部を一組として、それ
らの複数組をフォトリソグラフィによりレジスト膜に周
期的に形成する。次いで、このレジスト膜の開口部を通
して層間絶縁膜33をプラズマエッチングし、3種類の
直径を有するコンタクトホール34a〜34cを一組と
する抵抗モニタを複数周期的に形成する。次いで、図6
(b)に示すように、膜厚100〜200nmの酸化膜
を堆積した後、プラズマエッチング法でエッチングを行
うことにより、コンタクトホール内の側壁に酸化膜のサ
イドウオールを形成する。なお、コンタクト抵抗を低減
するため、コンタクトホール側壁にサイドウオールを形
成した後に、半導体基板の拡散領域32にリンをイオン
注入しても良い。次に、裏面の酸化膜を除去した後に、
膜厚10〜50nm程度の多結晶シリコン膜、又は非晶
質シリコン膜(以下、多結晶シリコン等と称する。)3
5を堆積し、さらに、リンを含む膜厚700nm程度の
非晶質シリコン膜36を堆積する。このとき、コンタク
トホール34a〜34cの直径が小さくなるほどコンタ
クトホール34b、34c内には後に堆積するリンを含
む非晶質シリコン膜36が埋め込まれなくなるとともに
先に堆積したリンを含まない多結晶シリコン膜等35の
割合が多くなる。なお、場合により、下層の多結晶シリ
コン膜等35の抵抗値を小さくするため、下層の多結晶
シリコン膜等35中にリンをイオン注入しておいても良
い。
【0041】次いで、プラズマエッチング法により、上
層の非晶質シリコン膜36及び下層の多結晶シリコン膜
等35を順にエッチバックし、コンタクトホール34a
〜34c内にのみシリコン膜を残す。この後、窒素雰囲
気中、温度850℃程度で加熱処理して非晶質シリコン
膜を活性化してコンタクトホール34a〜34c内にポ
リプラグ39a〜39cを形成する。このとき、コンタ
クトホール34a〜34cの直径が小さくなるほどコン
タクトホール34a〜34c内にはリンを含まない多結
晶シリコン膜等35の割合が多くなっているため、コン
タクトホール34a〜34cの直径によるコンタクト抵
抗の調整が可能となる。次いで、スパッタリング法によ
り、チタン膜/窒化チタン膜の2層膜と、アルミニウム
銅合金膜と、反射防止膜としての窒化チタン膜とを順次
堆積する。続いて、図示しないレジスト膜を形成し、パ
ターニングしてレジストマスクを形成した後、図6
(c)に示すように、プラズマエッチング法によりレジ
ストマスクに従って窒化チタン膜とアルミニウム銅合金
膜とチタン膜/窒化チタン膜の2層膜とを順にエッチン
グし、ポリプラグ39a〜39c上に配線/電極37a
〜37cを形成する。なお、この工程中にシリコン基板
31裏面にリンを含んだ多結晶シリコン38を形成す
る。
【0042】この後、水素雰囲気中で温度400℃程度
で熱処理してコンタクト抵抗が低下したら、テストウエ
ハが完成する。このとき、コンタクトアレイは、直径約
0.3μmのパターンを最大として3種類のコンタクト
ホール34a〜34cのコンタクトを一組とする抵抗モ
ニタ51aが複数周期的に形成されてなる。上記第2の
実施の形態では、通常のコンタクトでは、図6(b)に
示すように、コンタクトホール34a〜34c内に、高
抵抗の多結晶シリコン膜等35と低抵抗の非晶質シリコ
ン膜36が埋め込まれるので、コンタクト抵抗は低くな
るが、コンタクトホール34a〜34cの直径が僅かず
つ小さくなっているので、プラズマエッチングのマイク
ロローディング効果により、コンタクト領域の層間絶縁
膜33のエッチングレートが徐々に小さくなり、したが
って、エッチングされる深さが僅かずつ浅くなっていく
こと、コンタクトホール34a〜34cの直径が小さく
なるほどコンタクトホール34a〜34c内には低抵抗
の非晶質シリコン膜36が埋め込まれなくなるとともに
高抵抗の多結晶シリコン膜等35の割合が多くなること
等の様々な理由で、コンタクト抵抗が非常に高くなり、
そのばらつきが大きくなる。
【0043】次に、この作り込み高抵抗コンタクトの抵
抗値測定を行う。第1の実施の形態の二次電子を検出す
る測定法と異なり、電流検出型のAFMを用いて実際の
検査領域中に配置されたコンタクトの抵抗を直接測定す
る。その測定方法を図7に示す。図7に示すように、シ
リコン基板31裏面をグランドに接続する。シリコン基
板1裏面にはリンを含んだ多結晶シリコン膜38が形成
されており、この裏面が接触するステージからオーミッ
クコンタクトがとれてグランドに低抵抗で接続される。
探針40は、先端の曲率が500nm以上の通常よりも
大きいタングステン針を用いる。また、探針40を支え
る梁41は通常使用されているものよりもバネ定数の高
いものを用いる方が好ましい。なお、図7中、図6の構
成部分と対応する各部には同一の符号を付してその説明
を省略する。
【0044】コンタクト抵抗の測定は以下のようにして
行う。すなわち、探針40に数V程度電圧を加えて、コ
ンタクトアレイ上を走査して探針40と配線/電極37
a〜37c間に流れる電流を測定することでコンタクト
抵抗を計算する。作り込みの高抵抗コンタクトの位置
は、予め設定しているので、その領域近傍を測定するこ
とで、多数の高抵抗コンタクトの抵抗値を取得でき、そ
のコンタクト位置と抵抗値を予め知ることができる。し
きい値の設定に関しては、高抵抗コンタクトの抵抗値を
例えば5MΩに設定した場合は、5MΩ程度の抵抗値を
有するコンタクトの検出率が高くなり、検出率が飽和す
るようなしきい値を設定することで第1の実施の形態と
同様に信頼性の高い高抵抗コンタクトの検出が行える。
また、この実施の形態の抵抗測定回路では、コンタクト
チェーンを形成しなくてもコンタクト抵抗を測定できる
という利点もある。また、予め、しきい値を数段階に設
定しておき、検査後にしきい値の各レベルにおいて検出
されたコンタクト抵抗を測定することにより、しきい値
と検出された抵抗値の関係を求め、それをもとに抵抗分
布を得ることができる。この方法では、高抵抗コンタク
トの抵抗値を直接測定するため、かなりの時間が必要で
はあるが、予め高抵抗コンタクトの抵抗値を測定してお
く必要がないので、必ずしも作り込みの高抵抗コンタク
トは必要ではない。
【0045】以上、この発明の実施の形態を図面により
詳述してきたが、具体的な構成はこの実施の形態に限ら
れるものではなく、この発明の要旨を逸脱しない範囲の
設計変更等があってもこの発明に含まれる。例えば、上
記実施の形態では、作り込まれた高抵抗コンタクトの作
成方法として拡散領域の不純物濃度を低くする方法や接
触面積を小さくする方法を用いているが、これに限られ
ない。コンタクトプラグに導入する不純物の濃度を低く
する方法等を用いても良い。また、コンタクトアレイ中
のコンタクトを相互に孤立させているが、従来例の図8
や図9のようにコンタクトを直列接続しても良い。
【0046】
【発明の効果】以上説明したように、この発明の構成に
よれば、コンタクトアレイ中に予め位置を決めて高抵抗
コンタクトからなる抵抗モニタを形成しておき、この抵
抗モニタの抵抗値を推定又は実測しておくことで、SE
Mを用いた欠陥検査装置によって、又はSEMを用いた
外観検査によって欠陥を検査する時には、放出される2
次電子量とコンタクトアレイ中のコンタクト抵抗の実測
値や推測値とを関係づけて検査基準値を設定することが
できる。
【0047】また、放出される2次電子量の検査基準値
を任意に設定して各検査基準値に対応するコンタクトを
検出し、各検査基準値によって検出されたコンタクトに
ついてコンタクト抵抗を実測することにより各検査基準
値と対応するコンタクト抵抗値との関係から検査基準値
を設定することができる。これにより、検査基準値がど
の程度のコンタクト抵抗値と対応しているのか明確にで
きるので、精度良くコンタクト抵抗の分布等を取得する
ことができ、かつ疑似欠陥の検出や欠陥の見落としをな
くして欠陥検査の信頼性を向上させることができる。
【図面の簡単な説明】
【図1】この発明の第1の実施の形態である検査用ウエ
ハの構成を概略示す上面図である。
【図2】(a)は、同検査用ウエハのコンタクト形成領
域の周辺部に形成されたコンタクト抵抗測定回路の構成
を示す上面図、(b)は(a)のIII-III線に沿った断
面図である。
【図3】同検査用ウエハのコンタクトアレイの製造方法
を示す図1のII-IIに沿う断面図である。
【図4】同コンタクト抵抗測定回路を用いてコンタクト
抵抗を測定した結果を示すグラフである。
【図5】同コンタクト抵抗測定回路を用いて、しきい値
を変えて検査を行い、抵抗モニタの検出率としきい値の
関係を取得した結果を示すグラフである。
【図6】この発明の第2の実施の形態である検査用ウエ
ハのコンタクトアレイの製造方法を示す断面図である。
【図7】同じく、コンタクト抵抗の実測方法を示す断面
図である。
【図8】(a)は、従来における検査用ウエハのコンタ
クトアレイの構成を示す断面図、(b)は、同配置を示
す上面図である。
【図9】(a)は、従来における検査用ウエハのコンタ
クトアレイの欠陥検査方法を示す断面図、(b)は同配
置を示す上面図である。
【図10】(a)は、従来における他の検査用ウエハの
コンタクトアレイの欠陥検査方法を示す上面図、(b)
は、(a)のI−I線に沿う断面図である。
【符号の説明】
21、31 半導体基板 22 Pウエル領域 24a、24b、24d、32 高濃度拡散領域 24c、24e 低濃度拡散領域 26、33 層間絶縁膜 27a〜27c、34a〜34c コンタクトホー
ル 28a、28b、28d プラグ(低抵抗コンタク
トプラグ) 28c、28e プラグ(高抵抗コンタクトプラ
グ) 29a〜29c、37a〜37c 配線/電極 30a、30b パッド 39a〜39c ポリプラグ 40 探針 41 梁 51、51a 抵抗モニタ

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体層の不純物領域と導電層とを接触
    させてなる複数のコンタクトを配列したコンタクトアレ
    イを有する半導体装置において、前記コンタクトアレイ
    の中に他の前記コンタクトよりも抵抗が高いコンタクト
    からなる抵抗モニタが1個以上予め位置決めして設けら
    れていることを特徴とする半導体装置。
  2. 【請求項2】 前記抵抗モニタにおける前記不純物領域
    の不純物濃度が、前記抵抗モニタの周囲のコンタクトに
    おける不純物領域の不純物濃度よりも低くなっているこ
    とを特徴とする請求項1記載の半導体装置。
  3. 【請求項3】 前記抵抗モニタにおける前記不純物領域
    と導電層との接触面積が、前記抵抗モニタの周囲のコン
    タクトにおける前記不純物領域と導電層との接触面積よ
    りも小さくなっていることを特徴とする請求項1記載の
    半導体装置。
  4. 【請求項4】 前記抵抗モニタが前記接触面積の異なる
    複数種の抵抗モニタからなることを特徴とする請求項3
    記載の半導体装置。
  5. 【請求項5】 前記抵抗モニタにおける導電層の抵抗
    が、前記抵抗モニタの周囲のコンタクトにおける導電層
    の抵抗よりも高くなっていることを特徴とする請求項1
    記載の半導体装置。
  6. 【請求項6】 前記コンタクトアレイの形成領域と別の
    領域に前記抵抗モニタの作成方法と同じ作成方法により
    抵抗測定回路が作成されていることを特徴とする請求項
    1乃至5の何れか一に記載の半導体装置。
  7. 【請求項7】 半導体層の不純物領域と導電層とを接触
    させてなる複数のコンタクトを配列したコンタクトアレ
    イの中で他のコンタクトよりも抵抗が高いコンタクトを
    検出する半導体装置のコンタクト抵抗検査方法におい
    て、前記コンタクトアレイの中に他のコンタクトよりも
    抵抗が高いコンタクトからなる抵抗モニタが1個以上予
    め位置決めして設けられ、該抵抗モニタを不良と判断す
    るような検査基準値を設定することを特徴とする半導体
    装置のコンタクト抵抗検査方法。
  8. 【請求項8】 前記抵抗モニタの抵抗値を直接測定し、
    その値をもとに前記検査基準値を設定することを特徴と
    する請求項7記載の半導体装置のコンタクト抵抗検査方
    法。
  9. 【請求項9】 前記コンタクトアレイの形成領域と別の
    領域に前記抵抗モニタの作成方法と同じ作成方法により
    抵抗測定回路が作成され、該抵抗モニタと対応する抵抗
    測定回路中の高抵抗コンタクトの抵抗値を測定すること
    により、前記コンタクトアレイ中の抵抗モニタの抵抗値
    を推測し、この値をもとに前記検査基準値を設定するこ
    とを特徴とする請求項7記載の半導体装置のコンタクト
    抵抗検査方法。
  10. 【請求項10】 前記検査基準値を任意に変えて前記検
    査基準値毎に前記コンタクトを分類した後に、前記各検
    査基準値内のコンタクトの抵抗値を測定することにより
    任意に設定された前記検査基準値とそれに対応する前記
    コンタクトの抵抗値の関係を求め、この関係をもとに前
    記検査基準値を設定することを特徴とする請求項7記載
    の半導体装置のコンタクト抵抗検査方法。
  11. 【請求項11】 荷電粒子を照射して、この照射領域か
    ら放出される2次電子の量を比較することでコンタクト
    抵抗の比較を行うことを特徴とする請求項7乃至10の
    何れか一に記載の半導体装置のコンタクト抵抗検査方
    法。
  12. 【請求項12】 荷電粒子を照射して、半導体基板中に
    吸収される電流量を比較することでコンタクト抵抗の比
    較を行うことを特徴とする請求項7乃至10の何れか一
    に記載の半導体装置のコンタクト抵抗検査方法。
JP03466699A 1999-02-12 1999-02-12 半導体装置及びそのコンタクト抵抗検査方法 Expired - Fee Related JP3248506B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03466699A JP3248506B2 (ja) 1999-02-12 1999-02-12 半導体装置及びそのコンタクト抵抗検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03466699A JP3248506B2 (ja) 1999-02-12 1999-02-12 半導体装置及びそのコンタクト抵抗検査方法

Publications (2)

Publication Number Publication Date
JP2000232144A JP2000232144A (ja) 2000-08-22
JP3248506B2 true JP3248506B2 (ja) 2002-01-21

Family

ID=12420771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03466699A Expired - Fee Related JP3248506B2 (ja) 1999-02-12 1999-02-12 半導体装置及びそのコンタクト抵抗検査方法

Country Status (1)

Country Link
JP (1) JP3248506B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023053A (ja) * 2001-07-09 2003-01-24 Hitachi Ltd 半導体装置の製造方法
US6503765B1 (en) * 2001-07-31 2003-01-07 Xilinx, Inc. Testing vias and contacts in integrated circuit fabrication
JP3592318B2 (ja) 2001-08-14 2004-11-24 沖電気工業株式会社 半導体装置の検査方法及び半導体装置の検査システム
CN112071766B (zh) * 2020-08-25 2022-08-09 上海华力集成电路制造有限公司 接触孔填充缺陷监控方法及其监控***

Also Published As

Publication number Publication date
JP2000232144A (ja) 2000-08-22

Similar Documents

Publication Publication Date Title
JP2956830B2 (ja) 半導体装置の製造方法
JP3698075B2 (ja) 半導体基板の検査方法およびその装置
US7381978B2 (en) Contact opening metrology
JP4601295B2 (ja) コンタクト開口の製造を監視して検査する方法
TWI222526B (en) Method for micro probing
US20060022295A1 (en) Evaluation method and manufacturing method of semiconductor device
JPH11121561A (ja) 半導体及び集積回路構成体をテストする方法及び装置
TWI754151B (zh) 晶圓級測試方法及其測試結構
JP2009186319A (ja) 欠陥検査方法および欠陥検査装置
US20050152594A1 (en) Method and system for monitoring IC process
JP3859480B2 (ja) 検査方法
JP3248506B2 (ja) 半導体装置及びそのコンタクト抵抗検査方法
JP2000021945A (ja) 半導体集積回路のコンタクト抵抗測定方法及び回路
JP3185876B2 (ja) 半導体装置のコンタクト開口検査方法
US6265729B1 (en) Method for detecting and characterizing plasma-etch induced damage in an integrated circuit
JP5487579B2 (ja) シリコンウェーハの評価方法および製造方法
US20070197020A1 (en) Inline method to detect and evaluate early failure rates of interconnects
JP2959529B2 (ja) 荷電粒子ビームによる半導体ウエハー検査装置及び検査方法
JP3219147B2 (ja) コンタクト不良箇所特定方法
JP3904418B2 (ja) 電子デバイスの製造方法および電子デバイス用ウエハ
CN113871311A (zh) 第一层金属与其下层栅极物理短接缺陷的检测方法及结构
EP0237406A2 (en) Electron beam testing of semiconductor wafers
CN111599708B (zh) 一种goi失效点的检测方法
JP2002043385A (ja) テストパターンを有する半導体ウェハ、半導体ウェハの検査方法、製造プロセス管理方法及び半導体の製造方法
JP4506181B2 (ja) 半導体ウェーハの評価方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees