JP3244414U - パワー半導体装置およびパワー半導体装置の製造方法 - Google Patents

パワー半導体装置およびパワー半導体装置の製造方法 Download PDF

Info

Publication number
JP3244414U
JP3244414U JP2023600081U JP2023600081U JP3244414U JP 3244414 U JP3244414 U JP 3244414U JP 2023600081 U JP2023600081 U JP 2023600081U JP 2023600081 U JP2023600081 U JP 2023600081U JP 3244414 U JP3244414 U JP 3244414U
Authority
JP
Japan
Prior art keywords
base layer
layer
semiconductor device
power semiconductor
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023600081U
Other languages
English (en)
Inventor
ベリーニ，マルコ
ノール，ラーズ
ロマーノ，ジャンパオロ
アランゴ，ユリース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Ltd
Original Assignee
Hitachi Energy Switzerland AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Energy Switzerland AG filed Critical Hitachi Energy Switzerland AG
Application granted granted Critical
Publication of JP3244414U publication Critical patent/JP3244414U/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

パワー半導体装置（１）であって、電極（２）と、電極（２）上に設けられた第１の導電型のベース層（３）と；ベース層（３）上に設けられた少なくとも１つのコンタクト層（４）と、ベース層（３）上および少なくとも１つのコンタクト層（４）上に設けられたゲートコンタクト（５）と、ゲートコンタクト（５）とベース層（３）との間、および少なくとも１つのコンタクト層（４）とゲートコンタクト（５）との間の絶縁層（６）と、ベース層（３）内の第２の導電型の少なくとも１つのゾーン（７）とを備え、少なくとも１つのゾーン（７）は、ベース層（３）内に生成されるピーク電場を、ゲートコンタクト（５）とベース層（３）との間の絶縁層（６）から外方にシフトさせるように構成および配置される、パワー半導体装置（１）が記述される。さらに、パワー半導体装置を製造する方法が記述される。

Description

本考案は、パワー半導体装置およびパワー半導体装置の製造方法に関する。
多数のシステムおよび用途が、静的および動的電気パラメータの両方について優れた全体的な性能を提供する、ショットキーコンタクトを有する最新のパワー半導体装置、いわゆるショットキーパワー半導体装置、例えば金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）装置または絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）装置から受益している。
例えば、ショットキーＭＯＳＦＥＴ装置は、ドープされたコンタクト領域またはウェル領域、例えばｎ＋ドープコンタクトまたはｐ＋ドープウェルを特徴としない。すなわち、このようなショットキーパワー半導体装置は、ゲート酸化膜を保護するための冶金接合を有していない。
本考案の目的は、信頼性が向上したパワー半導体装置およびそのようなパワー半導体装置を製造する方法を提供することである。
この目的は、独立請求項の主題によって達成される。さらに、実施形態が、従属請求項および以下の説明から明らかである。
本考案の第１の態様は、パワー半導体装置に関する。パワー半導体装置は、例えばパワーＭＯＳＦＥＴまたはパワーＩＧＢＴである。さらに、パワー半導体装置は、例えば、ショットキーパワー半導体装置である。
パワー半導体装置は、例えば、炭化珪素をベースとする。すなわち、パワー半導体装置は、例えば、ＳｉＣパワーＭＯＳＦＥＴまたはＳｉＣパワーＩＧＢＴのいずれかである。
第１の態様の実施形態によれば、パワー半導体装置は電極を備える。電極は、例えば金属を含むことができ、または金属からなることができる。例えば、電極は、例えば、導電的に外部と接触可能な電極である。
電極は、例えば、主延在面を有する。横方向は、主延在面に平行に位置整合され、垂直方向は、主延在面に垂直に位置整合される。
実施形態によれば、パワー半導体装置は、電極上に設けられた第１の導電型のベース層を備える。ベース層は、例えば、半導体材料を含むか、または半導体材料からなる。ベース層は、例示的に、エピタキシャルベース層である。ベース層は、例えば、炭化ケイ素（ＳｉＣ）を含む。炭化ケイ素は、炭化物の群に属するケイ素と炭素との化合物である。炭化ケイ素は、ポリタイプ材料であり、一部のポリタイプ材料は、２Ｈ－ＳｉＣなど、３．３３ｅＶまでのバンドギャップを有し、ＳｉＣを広いバンドギャップを有する半導体にする。
ベース層は、例えば、第１の導電型がｎ型導電性であるようにｎ型ドーパントを含む。ベース層の第１のドーパントのドーピング濃度は均一であり得る。あるいは、ドーピング濃度は電極に向かって増加することができ、またはドーピング濃度は電極により高いドーピング濃度の領域を有する。
ベース層は、例えば、電極に直接接触しているか、またはベース層と電極との間に第２の導電型の層が設けられていない場合、パワー半導体装置はパワーＭＯＳＦＥＴである。
あるいは、第２の導電型の注入層がベース層上に設けられる。例えば、注入層は、ベース層と電極との間に配置される。この場合、パワー半導体装置は、例えば、パワーＩＧＢＴである。
例えば、注入層は、第２の導電型がｐ型導電型であるようにｐ型ドーパントを含む。あるいは、第１の導電型と第２の導電型とは反転することができる。
実施形態によれば、パワー半導体装置は、ベース層上に設けられた少なくとも１つのコンタクト層を備える。コンタクト層は、例えば、電極から外方に面するベース層の上面上に配置される。コンタクト層は、例えば、主延在方向を横方向に有する。コンタクト層は、例えば、導電的に外部に接触可能である。
さらに、ベース層上に少なくとも２つのコンタクト層が設けられることが可能である。この場合、コンタクト層は互いに離間している。コンタクト層の主延在方向は、例えば、互いに平行に延在する。少なくとも２つのコンタクト層の一方は、例えば、パワーＭＯＳＦＥＴのソースとして形成され、少なくとも２つのコンタクト層の他方は、例えば、パワーＭＯＳＦＥＴのドレインとして形成される。
実施形態によれば、パワー半導体装置は、ベース層上およびコンタクト層上に設けられたゲートコンタクトを備える。ゲートコンタクトは、例えば、横方向と平行な主延在方向を有する。ゲートコンタクトの主延在方向は、例えば、コンタクト層の主延在方向に対して垂直に延在する。
ゲートコンタクトは、例えば、金属およびポリシリコンのうちの少なくとも１つを含むか、またはそれからなる。さらに、ゲートコンタクトは、少なくとも複数の領域において、導電的に外部に接触可能である。
実施形態によれば、パワー半導体装置は、ゲートコンタクトとベース層との間、およびコンタクト層とゲートコンタクトとの間の絶縁層を備える。ゲート層は、例えば、絶縁層内に埋め込まれている。すなわち、絶縁層は、外部と接触する領域を除いて、ゲートコンタクトのすべての外面を覆う。
絶縁層は、例えば、誘電体材料を含む。絶縁層は、例えば、ゲート酸化膜である。例えば、絶縁層は、高Ｋ誘電体スタックを含む。この場合、Ｋ誘電体スタックは、二酸化ケイ素よりも高い比誘電率を有する材料、いわゆる高Ｋ材料を含むか、またはそれらからなる。
実施形態によれば、パワー半導体装置は、ベース層内に第１の導電型とは異なる第２の導電型の少なくとも１つのゾーンを備える。ゾーンは、例えば、ベース層内に埋め込まれる。これに関連して、埋め込まれるとは、ゾーンの上面、底面、および少なくとも２つの側面がベース層によって覆われることを意味し得る。さらに、埋め込まれるということが、ゾーンの外面がベース層によって完全に覆われていること、例えば、ゾーンが三次元的にベース層によって完全に囲まれていることを意味することが可能である。ゾーンは、横方向および垂直方向のうちの１つに沿って、三角形、正方形、長方形、円形、楕円形または長円形の断面を有することができる。
ゾーンは、例えば、第２の導電型がｐ型導電型であるようにｐ型ドーパントを含む。あるいは、ゾーンは、第２の導電型がｎ型導電型であるようにｎ型ドーパントを含む。例えば、第２の導電型は、第１の導電型と異なる。すなわち、ベース層がｎ型ドーパントを含む場合、ゾーンはｐ型ドーパントを含み、逆も可能である。
パワー半導体装置の実施形態によれば、少なくとも１つのゾーンは、ベース層内に生成されるピーク電場を、ゲートコンタクトとベース層との間の絶縁層から外方にシフトさせるように構成および配置される。
ピーク電場は、例えば、一時的および局所的に強い増大または低減のうちの少なくとも１つである電場である。このような電場は、例えば、指数関数的に増加する部分と指数関数的に減少する部分との２つの指数部の組み合わせである。
例えば、第２の導電型の少なくとも１つのゾーンは、ベース層内に生成されるピーク電場を、ゲートコンタクトの絶縁層とゲートコンタクトに面するベース層の領域との間の界面から外方にシフトさせるように成形および配置される。
パワー半導体装置の少なくとも１つの実施形態によれば、少なくとも１つのコンタクト層は金属層である。例示的には、金属層は金属を含むか、または金属からなる。
金属層とベース層との界面は、例えばショットキーコンタクトを形成する。ベース層のドーピング濃度および金属層の仕事関数などの材料組成は、ベース層内の界面の領域に空乏ゾーンが形成されるように選択される。
あるいは、少なくとも１つのコンタクト層は、第１の導電性の第１の領域および第２の導電性の第２の領域を有する半導体材料を含むか、またはそれからなる。この場合、第１の領域は外部接触するように構成される。第２の領域は、第１の領域とドリフト層との間に配置される。
パワー半導体装置の少なくとも１つの実施形態によれば、ベース層は平坦な上面を備え、少なくとも１つの金属層は垂直方向にベース層内へと延在していない。例えば、上面は、電極とは反対側を向いている。すなわち、金属層とベース層とは、垂直方向に互いに重ならない。このようにして、コンタクトは費用のかかる注入および活性化ステップを必要としない。
パワー半導体装置の少なくとも１つの実施形態によれば、ベース層は、少なくとも１つの凹状上面を備え、少なくとも１つのコンタクト層は、少なくとも１つの凹状上面上に設けられる。
例えば、ベース層は、電極から外方に面するバー構造を含む。バー構造は、上面と、少なくとも１つの側面とを備える。側面は、バー構造の上面をベース層の凹状上面に接続する。バー構造は、例示的には、ゲートコンタクトの主延在方向に垂直な横方向の主延在方向に沿って延在する。さらに、バー構造は、ベース層の中央位置に配置されている。
例えば、バー構造とベース層とは一体に形成される。すなわち、バー構造はベース層の一部である。本実施形態によれば、コンタクト層とベース層とは垂直方向に互いに重なり合っている。
パワー半導体装置の少なくとも１つの実施形態によれば、ゲートコンタクトおよび絶縁層の少なくとも一方は、少なくとも１つのコンタクト層と横方向に部分的に重なる。
パワー半導体装置の少なくとも１つの実施形態によれば、ゲートコンタクトおよび絶縁層の少なくとも一方と少なくとも１つのコンタクト層との横方向の重なりは、少なくとも０．００１μｍ～最大３μｍである。パワー半導体装置の少なくとも１つの実施形態によれば、ゲートコンタクトおよび絶縁層の少なくとも一方と少なくとも１つのコンタクト層との横方向の重なりは、少なくとも０．２μｍ～最大２μｍである。
パワー半導体装置の少なくとも１つの実施形態によれば、少なくとも１つのゾーンは、ゲートコンタクトに対して横方向に中心付けられて設けられる。例えば、パワー半導体装置が少なくとも２つのコンタクト層を備える場合、ゾーンは、横方向においてコンタクト層の間に中心付けられて配置される。単一のゾーンのみが存在する場合、ゾーンは、横方向においてコンタクト層に対して等しい距離を有する。
ゾーンの中心配置は、例示的に、電場がベース層内で対称に延在することができるように、ベース層内の電場の制御性を改善する。
パワー半導体装置の少なくとも１つの実施形態によれば、少なくとも１つのゾーンは、横方向におけるベース層の主延在方向を横断する横方向における主延在方向を有する。例示的には、ゾーンの主延在方向は、横方向においてベース層の主延在方向に対して垂直である。
パワー半導体装置の少なくとも１つの実施形態によれば、少なくとも１つのゾーンは、少なくとも１つのコンタクト層の長さに等しい横方向の長さを有する。少なくとも１つのゾーンの長さは、例えば、ゾーンの主延在方向に沿った横方向のゾーンの延在長である。コンタクト層の長さは、例えば、コンタクト層の主延在方向に沿った横方向のコンタクト層の延在長である。例えば、コンタクト層の主延在方向は、ゾーンの主延在方向と平行である。
加えて、または代替的に、ゾーンの長さは、例えば、ゲートコンタクトおよび絶縁層の少なくとも一方の幅に等しい。ゲートコンタクトおよび絶縁層の少なくとも一方の幅は、例えば、ゲートコンタクトおよび絶縁層の少なくとも一方の主延在方向に垂直な横方向における、ゲートコンタクトおよび絶縁層の少なくとも一方の延在長である。
ゾーンのこのような寸法により、装置は、装置の抵抗が十分に低くなるように改善された抵抗を有することができる。
パワー半導体装置の少なくとも１つの実施形態によれば、ゾーンと絶縁層との間の距離は、最大１μｍである。距離は、ゾーンと絶縁層との間の垂直方向の最小距離である。ゾーンおよび絶縁層は、互いに直接接触することが可能である。また、ゾーンと絶縁層との間の距離は、例えば、最大０．２５μｍである。
このような距離に起因して、電場は、絶縁層の領域内のベース層内で十分に低い。同時に、最大０．２５μｍの距離を有するゾーンの製造労力が低減される。これにより、ベース層の品質が維持される。しかしながら、最大１μｍの距離を有するゾーンを使用する場合、電流はより均一に拡散することができるため、電流拡散が改善される。
パワー半導体装置の少なくとも１つの実施形態によれば、少なくとも１つのゾーンは、少なくとも１０１５１／ｃｍ３かつ最大５ｘ１０１７１／ｃｍ３であるピークドーピング濃度を含む。例えば、ゾーンのドーピング濃度は、ゾーン内のピークドーピング濃度値である最大値を有する。
パワー半導体装置の少なくとも１つの実施形態によれば、少なくとも１つのゾーンは、ベース層のピークドーピング濃度よりも１～１００倍高いピークドーピング濃度を含む。
パワー半導体装置の少なくとも１つの実施形態によれば、少なくとも１つのゾーンの厚さは、少なくとも０．１μｍかつ最大１μｍである。厚さは、ゾーンの垂直方向の最小延在長である。また、ゾーンの厚さは、例えば、少なくとも０．２μｍかつ最大０．６μｍである。
パワー半導体装置の少なくとも１つの実施形態によれば、少なくとも１つのゾーンは、ベース層の主延在方向に沿った横方向の幅を有し、これは、ベース層の主延在方向に沿った横方向のゲートコンタクトの長さの４０％未満である。ベース層の主延在方向は、ゲートコンタクトの主延在方向に等しい。ゾーンがゲートコンタクトの長さの４０％よりも大きい幅を有する場合、ベース層を通る電流の流れが妨げられ、オン状態抵抗が著しく増加する。このような幅が４０％未満であるため、オン抵抗の増加は無視できる程度である。
少なくとも１つの実施形態によれば、パワー半導体装置は、第２の導電型の少なくとも２つのゾーンを備え、少なくとも２つのゾーンは、横方向に延在する共通の平面内に設けられる。
少なくとも１つの実施形態によれば、パワー半導体装置は、第２の導電型の少なくとも３つのゾーンを備える。
パワー半導体装置の少なくとも１つの実施形態によれば、少なくとも３つのゾーンは、横方向に垂直な断面視においてレトログレードプロファイルを形成する。レトログレードプロファイルは、ドーピングプロファイルのピークドーピング濃度がコンタクト層から外方を向いている、ドーピングプロファイルである。
パワー半導体装置の少なくとも１つの実施形態によれば、レトログレードプロファイルのピークドーピング濃度は、ゲートコンタクトから外方を向いている。例えば、パワー半導体装置が少なくとも２つのコンタクト層を備える場合、ピークはコンタクト層の間の中央に位置する。例えば、ピークの領域内のゾーンは、ピークに位置しない領域のゾーンよりもゲートコンタクトから垂直方向に離れて配置されている。例えば、ピークに位置しないゾーンは、ピークの領域内のゾーンの周りに対称に配置される。
例えば、ゾーンは、規則的な格子の格子点上に配置することができる。格子は、例えば、三角形、長方形、または六角形の格子である。
レトログレードプロファイルに従ってゾーンを配置することにより、電流をより均一に広げることができる。
例えば、電流のいわゆるデッドゾーンは、各ゾーンの周囲に位置する。拡散により、そのようなデッドゾーンは、例えば、それぞれのゾーンよりも小さい。したがって、単一のゾーンよりも小さい複数のゾーンは、複数のゾーンよりも大きい単一のゾーンよりも良好に電流を分散させることができる。
本考案の第２の態様は、パワー半導体装置の製造方法に関する。好ましくは、方法は、本明細書で上述したパワー半導体装置を製造する。したがって、パワー半導体装置に関連して開示されたすべての特徴は、方法に関連しても開示され、逆もまた同様である。
方法の第２の態様の実施形態によれば、電極が提供される。
本方法の実施形態によれば、第１の導電型のベース層が電極上に設けられる。
方法の実施形態によれば、少なくとも１つのコンタクト層がベース層上に被着される。
方法の実施形態によれば、ゲートコンタクトおよび絶縁層がベース層および少なくとも１つのコンタクト層上に被着され、絶縁層は、ゲートコンタクトとベース層との間および少なくとも１つのコンタクト層とゲートコンタクトとの間に被着される。
方法の実施形態によれば、第２の導電型の少なくとも１つのゾーンがベース層内に生成され、少なくとも１つのゾーンは、ベース層内に生成されるピーク電場を、ゲートコンタクトとベース層との間の絶縁層から外方にシフトさせるように構成および配置される。例えば、ゾーンは、ベース層内に第２の導電型のドーパントを注入することによって生成される。続いて、例えば、生成されたゾーンおよび隣接するベース層の上にベース層の材料を成長させる。このような過成長プロセスにより、ゾーンをベース層内に埋め込むことができる。
本考案の主題は、添付の図面に例示される例示的な実施形態を参照して、以下においてより詳細に説明される。
従来技術によるＭＯＳＦＥＴの概略断面図である。 従来技術によるＭＯＳＦＥＴの概略断面図である。 従来技術によるＭＯＳＦＥＴの異なるゲート電圧に対する電流の電流－電圧特性の概略図である。 従来技術によるＭＯＳＦＥＴの異なる電圧に対する電流の電流－電圧特性の概略図である。 一実施形態によるパワー半導体装置の概略断面図である。 従来技術によるＭＯＳＦＥＴのドーピングプロファイルの概略図である。 一実施形態によるパワー半導体装置のドーピングプロファイルの概略図である。 一実施形態によるパワー半導体装置のドーピングプロファイルの概略図である。 従来技術によるＭＯＳＦＥＴの電場プロファイルの概略図である。 一実施形態によるパワー半導体装置の電場プロファイルの概略図である。 一実施形態によるパワー半導体装置の電場プロファイルの概略図である。 従来技術によるＭＯＳＦＥＴの電流密度プロファイルの概略図である。 一実施形態によるパワー半導体装置の電流密度プロファイルの概略図である。 一実施形態によるパワー半導体装置の電流密度プロファイルの概略図である。 一実施形態によるパワー半導体装置の概略断面図である。 一実施形態によるパワー半導体装置の概略断面図である。 一実施形態によるパワー半導体装置の概略断面図である。 一実施形態によるパワー半導体装置の概略断面図である。 一実施形態によるパワー半導体装置の概略断面図である。 一実施形態によるパワー半導体装置の概略断面図である。 一実施形態によるパワー半導体装置の概略断面図である。 一実施形態によるパワー半導体装置の概略断面図である。 一実施形態によるパワー半導体装置を製造するための方法のフロー図である。
図面に使用される参照符号およびその意味は、参照符号のリストに要約された形でリストされている。原則的に、図面において同一の部品には同じ参照符号が付されている。
図１の従来技術によるＭＯＳＦＥＴは、電極２と、電極２上に配置されたベース層３と、ベース層３上に配置された２つのコンタクト層４と、ベース層３上に配置されたゲートコンタクト５と、ゲートコンタクト５とベース層３との間の絶縁層６とを備える。
図２によれば、図１にマークされた、コンタクト層４およびベース層３を通る断面Ｐが示されている。さらに、ベース層Ｌ３の横方向の主延在方向が図２に示されている。
図３の電流－電圧特性は、図１および図２による、従来技術によるＭＯＳＦＥＴの異なるゲート電圧Ｖｇに対するドレイン電流Ｉｄを示す。
図５の電流－電圧特性は、図１および図２による、従来技術によるＭＯＳＦＥＴの異なるドレイン電圧Ｖｄに対するドレイン電流Ｉｄを示す。
図５の実施形態によるパワー半導体装置１は、第１の導電型のベース層３がその上に設けられる電極２を備える。ベース層３の上面は、平坦である。ベース層３のこの平坦な上面上には、各々が金属層である２つのコンタクト層４が配置されている。パワー半導体装置１の側面視において、金属層とベース層３とは互いに重なっていない。
加えて、ベース層３上および金属層上には、ゲートコンタクト５が設けられている。ゲートコンタクト５は、外部と接触する領域を除いて、絶縁層６で囲まれている。絶縁層６は、ゲートコンタクト５とベース層３との間、および、少なくとも２つの金属層とゲートコンタクト５との間に配置される。
ゲートコンタクト５および絶縁層６の一部は、金属層と横方向に重なっている。ゲートコンタクト５および絶縁層６と各金属層との重なりは、例えば、少なくとも０．２μｍかつ最大２μｍ以下である。さらに、各金属層の側面は、絶縁層６によって完全に覆われている。
さらに、第２の導電型のゾーン７がベース層３内に位置する。この断面視では、ゾーン７の外面は、ゾーン７が二次元でベース層３によって完全に囲まれるように、ベース層３によって完全に覆われている。また、ゾーン７は、ゲートコンタクト５に対して横方向において中心付けられて設けられている。例えば、ゾーン７と絶縁層６との間の距離は最大１μｍである。
例えば、第１の導電型のベース層３は、ｎ型ドーパントを含む。この場合、第２の導電型のゾーン７は、ｐ型ドーパントを含む。このような第２の導電型のゾーン７の配置により、ベース層３内で生成されるピーク電場は、ゲートコンタクト５とベース層３との間で絶縁層６から外方にシフトされる。
図６によるドーピングプロファイルのシミュレーションは、第２の導電型のゾーン７を有しない図１および図２によるＭＯＳＦＥＴに対応する。
図７および図８のドーピングプロファイルのシミュレーションは、図５の実施形態による第２の導電型のゾーン７を有するパワー半導体装置１に対応する。この断面視では、ドーピング濃度を斜線領域で表している。ここで、線の密度が比較的高い斜線領域は、比較的高いドーピング濃度に対応する。その結果、線の密度が比較的低い陰影領域は、比較的低いドーピング濃度に対応する。例えば、第２の導電率のゾーン７は、線の密度が最も高い斜線領域に対応する少なくとも１０１５１／ｃｍ３かつ最大５ｘ１０１７１／ｃｍ３のピークドーピング濃度を含む。
図９による電場プロファイルのシミュレーションは、図６によるシミュレーションされたドーピングプロファイルに基づいている。ここで、Ｖ／ｃｍ単位の電場の絶対値は、第１の領域においてゲートコンタクト５の直下で約１．７ｘ１０６Ｖ／ｃｍである。第１の領域に隣接する第２の領域の電場は、約１．６ｘ１０６Ｖ／ｃｍである。
図１０および図１１による電場プロファイルのシミュレーションは、それぞれ図７および図８のドーピングプロファイルに基づいている。第１の領域におけるゲートコンタクト５の直下の電場の絶対値は、図９に対して約４ｘ１０５Ｖ／ｃｍに低減され、第２の領域において約１ｘ１０６Ｖ／ｃｍに低減される。
図１２による電流密度のシミュレーションは、図６によるシミュレーションされたドーピングプロファイルに基づいている。図１３および図１４による電流密度のシミュレーションは、それぞれ図７および図８のドーピングプロファイルに基づいている。第１の領域におけるゲートコンタクト５の直下の電流密度は、図１３および図１４によるパワー半導体装置１の方が小さい。ここで、図示の斜線領域の線の密度は、電流密度の値に対応する。
図１５および図１６の実施形態によるパワー半導体装置１のベース本体は、図５に関連する実施形態とは対照的に、バー構造を備える。バー構造とベース本体とは一体に形成されている。バー構造により、ベース本体は２つの凹状上面を備える。２つの凹状上面の各々の上に、１つのコンタクト層４が配置されている。
さらに、電極２とベース層３との間には、第２の導電型の注入層８が配置されている。本実施形態において、パワー半導体装置１は、ＩＧＢＴである。
パワー半導体装置１の概略上面図を示す図１６によれば、ゾーン７は、ベース層Ｌ３の主延在方向に垂直な横方向の主延在方向Ｌ７を有する。さらに、ゾーン７は、ベース層Ｌ３の主延在方向に沿った横方向の幅を有し、これは、ベース層Ｌ３の主延在方向に沿った横方向のゲートコンタクト５の長さの４０％未満である。
横方向において２つのコンタクト層４の間で中心付けられて配置されたゾーン７は、ゾーンＬ７の主延在方向に沿ってベース層３の全幅にわたってゾーンＬ７の主延在方向に沿って延在している。
図１５および図１６の実施形態とは対照的に、図１７および図１８によるベース層３は、３つのゾーン７を含む。ゾーン７は、互いに離間して配置されている。さらに、ゾーンＬ７の主延在方向は、互いに平行に延在する。この実施形態では、ゾーン７は共通の平面内に配置される。すなわち、各ゾーン７がゲートコンタクト５に対して同じ最小距離を有する。
図１７および図１８の実施形態とは対照的に、図１９および図２０による３つのゾーン７は、横方向に垂直な断面視においてレトログレードプロファイルを形成する。レトログレードプロファイルは、ゲートコンタクト５から外方に面するピークを含む。３つのゾーン７の中央のゾーン７は、外側の２つのゾーン７よりも垂直方向におけるゲートコンタクト５までの最小距離を有する。
図２１および図２２の実施形態によるパワー半導体装置１は、５つのゾーン７を備える。各ゾーン７は、平面視において正方形で形成されている。この実施形態では、各ゾーン７は、ベース層３の全幅にわたって延在していない。むしろ、各ゾーン７は、ベース層３によって完全に、例えば三次元的に囲まれたベース層３内に単一のポケットを形成する。一方のゾーン７は、ゲートコンタクト５に対して横方向の中心に配置されている。５つのゾーン７のうちの４つは、中心に配置されたゾーン７の周りに対称的に配置されている。これらの４つのゾーン７は、矩形格子の格子点上に、例えば箱状に配置される。
図２３によれば、方法ステップ１００において、電極２が設けられ、方法ステップ２００において、第１の導電型のベース層３が電極２上に設けられる。
続いて、次の方法ステップ３００において、少なくとも２つのコンタクト層４がベース層３上に被着される。次の方法ステップ４００では、ゲートコンタクト５および絶縁層６がベース層３および少なくとも２つのコンタクト層４上に被着され、絶縁層６は、ゲートコンタクト５とベース層３との間、および少なくとも２つのコンタクト層４とゲートコンタクト５との間に被着される。
方法ステップ５００において、第２の導電型の少なくとも１つのゾーン７がベース層３内に生成され、少なくとも１つのゾーン７は、ベース層３内に生成されるピーク電場を、ゲートコンタクト５とベース層３との間の絶縁層６から外方にシフトさせるように構成および配置される。
１ パワー半導体装置
２ 電極
３ ベース層
４ コンタクト層
５ ゲートコンタクト
６ 絶縁層
７ ゾーン
８ 注入層
Ｌ３ ベース層の主延在方向
Ｌ７ ゾーンの主延在方向
１００．．．５００ 方法ステップ

Claims (15)

  1. パワー半導体装置（１）であって、
    電極（２）と、
    前記電極（２）上に設けられた第１の導電型のベース層（３）と；
    前記ベース層（３）上に設けられた少なくとも１つのコンタクト層（４）と、
    前記ベース層（３）上および前記少なくとも１つのコンタクト層（４）上に設けられたゲートコンタクト（５）と、
    前記ゲートコンタクト（５）と前記ベース層（３）との間、および前記少なくとも１つのコンタクト層（４）と前記ゲートコンタクト（５）との間の絶縁層（６）と、
    前記ベース層（３）内の前記第１の導電型とは異なる第２の導電型の少なくとも１つのゾーン（７）とを備え、
    前記少なくとも１つのコンタクト層（４）は、前記ベース層（３）の、前記電極（２）から外方に面する上面上に配置され、
    前記少なくとも１つのコンタクト層（４）は金属層であり、
    前記金属層と前記ベース層（３）との間の界面がショットキーコンタクトを形成し、
    前記少なくとも１つのゾーン（７）は、前記少なくとも１つのゾーン（７）の上面、底面、および少なくとも２つの側面が前記ベース層（３）によって覆われるように、前記ベース層（３）内に埋め込まれ、
    前記少なくとも１つのゾーン（７）は、前記ベース層（３）内に生成されるピーク電場を、前記ゲートコンタクト（５）と前記ベース層（３）との間の前記絶縁層（６）から外方にシフトさせるように構成および配置される、パワー半導体装置（１）。
  2. 前記ベース層（３）が平坦な上面を含み、前記少なくとも１つの金属層が垂直方向において前記ベース層（３）内へと延在せず、または
    前記ベース層（３）が、少なくとも１つの凹状上面を含み、前記少なくとも１つのコンタクト層（４）が、前記少なくとも１つの凹状上面上に設けられる、請求項１に記載のパワー半導体装置（１）。
  3. 前記ゲートコンタクト（５）および前記絶縁層（６）の少なくとも一方は、横方向において前記少なくとも１つのコンタクト層（４）と部分的に重なる、請求項１または２に記載のパワー半導体装置（１）。
  4. 前記ゲートコンタクト（５）および前記絶縁層（６）の前記少なくとも一方の横方向における前記少なくとも１つのコンタクト層（４）との重なりは、少なくとも０．００１μｍかつ最大３μｍである、先行する請求項のいずれか１項に記載のパワー半導体装置（１）。
  5. 前記少なくとも１つのゾーン（７）は、前記ゲートコンタクト（５）に対して横方向に中心付けられて設けられる、先行する請求項のいずれか１項に記載のパワー半導体装置（１）。
  6. 前記少なくとも１つのゾーン（７）は、横方向における前記ベース層（Ｌ３）の主延在方向を横断する横方向における主延在方向（Ｌ７）を有する、先行する請求項のいずれか１項に記載のパワー半導体装置（１）。
  7. 前記少なくとも１つのゾーン（７）は、前記少なくとも１つのコンタクト層（４）の長さに等しい横方向の長さを有する、先行する請求項に記載のパワー半導体装置（１）。
  8. 前記少なくとも１つのゾーン（７）と前記絶縁層（６）との間の距離は、最大１μｍである、先行する請求項のいずれか１項に記載のパワー半導体装置（１）。
  9. 前記少なくとも１つのゾーン（７）は、少なくとも１０１５１／ｃｍ３かつ最大５ｘ１０１７１／ｃｍ３であるピークドーピング濃度を含む、先行する請求項のいずれか１項に記載のパワー半導体装置（１）。
  10. 前記少なくとも１つのゾーン（７）は、前記ベース層（３）のピークドーピング濃度よりも１～１００倍高いピークドーピング濃度を含む、先行する請求項のいずれか１項に記載のパワー半導体装置（１）。
  11. 前記少なくとも１つのゾーン（７）の厚さは、少なくとも０．１μｍかつ最大１μｍである、先行する請求項のいずれか１項に記載のパワー半導体装置（１）。
  12. 前記少なくとも１つのゾーン（７）は、前記ベース層（Ｌ３）の主延在方向に沿った横方向の幅を有し、前記幅は、前記ベース層（Ｌ３）の前記主延在方向に沿った横方向の前記ゲートコンタクト（５）の長さの４０％未満である、先行する請求項のいずれか１項に記載のパワー半導体装置（１）。
  13. 少なくとも２つのゾーン（７）を有し、前記少なくとも２つのゾーン（７）は、横方向に延在する共通の平面内に設けられる、先行する請求項のいずれか１項に記載のパワー半導体装置（１）。
  14. 少なくとも３つのゾーン（７）を有し、
    前記少なくとも３つのゾーン（７）は、横方向に垂直な断面視においてレトログレードプロファイルを形成し、
    前記レトログレードプロファイルのピークドーピング濃度が、前記ゲートコンタクト（５）から外方に面する、請求項１～１２のいずれか１項に記載のパワー半導体装置（１）。
  15. パワー半導体装置（１）を製造する方法であって、
    電極（２）を提供するステップ（ｃ）と、
    前記電極（２）上に第１の導電型のベース層（３）を提供するステップ（２００）と、
    前記ベース層（３）上に少なくとも１つのコンタクト層（４）を被着させるステップ（３００）と、
    前記ベース層（３）上および前記少なくとも１つのコンタクト層（４）上にゲートコンタクト（５）および絶縁層（６）を被着させるステップ（４００）であって、前記絶縁層（６）は、前記ゲートコンタクト（５）と前記ベース層（３）との間、および前記少なくとも１つのコンタクト層（４）と前記ゲートコンタクト（５）との間に被着される、被着させるステップ（４００）と、
    前記ベース層（３）内に第２の導電型の少なくとも１つのゾーン（７）を生成するステップ（５００）とを含み、
    前記少なくとも１つのコンタクト層（４）は、前記ベース層（３）の、前記電極（２）から外方に面する上面上に配置され、
    前記少なくとも１つのコンタクト層（４）は金属層であり、
    前記金属層と前記ベース層（３）との間の界面がショットキーコンタクトを形成し、
    前記少なくとも１つのゾーン（７）は、前記少なくとも１つのゾーン（７）の上面、底面、および少なくとも２つの側面が前記ベース層（３）によって覆われるように、前記ベース層（３）内に埋め込まれ、
    前記少なくとも１つのゾーン（７）は、前記ベース層（３）内に生成されるピーク電場を、前記ゲートコンタクト（５）と前記ベース層（３）との間の前記絶縁層（６）から外方にシフトさせるように構成および配置される、方法。
JP2023600081U 2020-12-03 2021-12-01 パワー半導体装置およびパワー半導体装置の製造方法 Active JP3244414U (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP20211565.5A EP4009375B1 (en) 2020-12-03 2020-12-03 Power semiconductor device and a method for producing a power semiconductor device
EP20211565.5 2020-12-03
PCT/EP2021/083791 WO2022117656A1 (en) 2020-12-03 2021-12-01 Power semiconductor device and a method for producing a power semiconductor device

Publications (1)

Publication Number Publication Date
JP3244414U true JP3244414U (ja) 2023-11-02

Family

ID=73698650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023600081U Active JP3244414U (ja) 2020-12-03 2021-12-01 パワー半導体装置およびパワー半導体装置の製造方法

Country Status (6)

Country Link
US (1) US20240096937A1 (ja)
EP (1) EP4009375B1 (ja)
JP (1) JP3244414U (ja)
CN (1) CN220382104U (ja)
DE (1) DE212021000515U1 (ja)
WO (1) WO2022117656A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5962893A (en) * 1995-04-20 1999-10-05 Kabushiki Kaisha Toshiba Schottky tunneling device
SE9704149D0 (sv) * 1997-11-13 1997-11-13 Abb Research Ltd A semiconductor device of SiC and a transistor of SiC having an insulated gate
US9530844B2 (en) * 2012-12-28 2016-12-27 Cree, Inc. Transistor structures having reduced electrical field at the gate oxide and methods for making same
EP3255676A1 (en) * 2016-06-09 2017-12-13 ABB Schweiz AG Vertical power semiconductor device and method for operating such a device
DE102017108738B4 (de) * 2017-04-24 2022-01-27 Infineon Technologies Ag SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR

Also Published As

Publication number Publication date
CN220382104U (zh) 2024-01-23
EP4009375B1 (en) 2024-03-06
DE212021000515U1 (de) 2023-08-22
US20240096937A1 (en) 2024-03-21
EP4009375A1 (en) 2022-06-08
WO2022117656A1 (en) 2022-06-09

Similar Documents

Publication Publication Date Title
JP5580150B2 (ja) 半導体装置
JP6219704B2 (ja) 半導体装置
CN111463277B (zh) 半导体器件
US20060216896A1 (en) Semiconductor device and method for manufacturing same
US20090273031A1 (en) Semiconductor device
US8680608B2 (en) Power semiconductor device with a low on resistence
JP6740986B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2016506081A (ja) ゲート酸化膜層において電界を低下させた半導体デバイス
JP2008258443A (ja) 電力用半導体素子及びその製造方法
US9013005B2 (en) Semiconductor device and method for manufacturing same
KR101802419B1 (ko) 트렌치형 필러 옥사이드를 이용한 탄화규소 슈퍼정션 모스펫 및 그 제조방법
US10763352B2 (en) Semiconductor device
KR101360070B1 (ko) 반도체 소자 및 그 제조 방법
JP7196403B2 (ja) 半導体装置
KR20110082676A (ko) 전하 균형 전력 디바이스 및 그 제조 방법
JP3244414U (ja) パワー半導体装置およびパワー半導体装置の製造方法
JP2020109808A (ja) 半導体装置
KR101127501B1 (ko) 트렌치 게이트 구조를 가지는 전력 반도체 소자
KR20230009248A (ko) 전력 반도체 소자 및 그 제조 방법
CN112289845A (zh) 具有jfet区布图设计的半导体器件
KR20190100598A (ko) 향상된 채널 이동도를 갖는 전력 반도체 및 그 제조 방법
CN210325806U (zh) 一种具有jfet区布图设计的半导体器件
KR20120074492A (ko) 반도체 소자 및 그 수퍼정션 구조 형성 방법
KR102030463B1 (ko) 레터럴 타입의 전력 반도체 소자
KR20220143249A (ko) 슈퍼정션 반도체 소자 및 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230731

R150 Certificate of patent or registration of utility model

Ref document number: 3244414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R323111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350