JP3240847B2 - Manufacturing method of SOI structure - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、半導体基板表面に被着
した絶縁膜上に半導体単結晶層を有するＳＯＩ（Ｓｉｌ
ｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造を製造する
方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an SOI (Sil) having a semiconductor single crystal layer on an insulating film deposited on the surface of a semiconductor substrate.
icon on insulator) structure.

【０００２】[0002]

【技術の背景】ＳＯＩ構造に素子を作製した場合、素子
分離が容易で高集積化，デバイスの信号伝送速度の高速
化等、従来の半導体基板に直接素子を作製した構造に比
べ、特性の向上を図れることから活発な研究開発が行わ
れている。2. Description of the Related Art When an element is manufactured in an SOI structure, characteristics are improved as compared with a conventional structure in which an element is manufactured directly on a semiconductor substrate, such as easy element separation, high integration, and high signal transmission speed of a device. Therefore, active research and development is being conducted.

【０００３】ＳＯＩ構造の形成方法としては、堆積膜再
結晶化法、エピタキシャル堆積法、単結晶分離法等が知
られている。これらのうち、堆積膜再結晶化法の１つと
して固相エピタキシー（Ｓｏｌｉｄ Ｐｈａｓｅ Ｅｐ
ｉｔａｘｙ）法が知られている。[0003] As a method of forming an SOI structure, a deposited film recrystallization method, an epitaxial deposition method, a single crystal separation method and the like are known. Among them, solid phase epitaxy (Solid Phase Ep
Itaxy) method is known.

【０００４】この固相エピタキシー法は、単結晶半導体
基板の表面の一部に絶縁層を形成し、ついで前記単結晶
半導体基板の表面および前記絶縁層の表面を連続して覆
う非晶質半導体層を形成し、この非晶質半導体層を熱処
理による固相エピタキシャル成長により単結晶化するこ
とにより、絶縁層上に単結晶半導体層を形成する。この
方法においては、前記半導体基板の表面と非晶質半導体
層との間に自然酸化膜等の皮膜が存在すると、この皮膜
によりエピタキシャル成長が阻害され、そのため前記非
晶質半導体層は単結晶化されず、多結晶化される。In the solid phase epitaxy method, an insulating layer is formed on a part of the surface of a single crystal semiconductor substrate, and then the amorphous semiconductor layer continuously covers the surface of the single crystal semiconductor substrate and the surface of the insulating layer. Is formed, and the amorphous semiconductor layer is monocrystallized by solid-phase epitaxial growth by heat treatment, whereby a single crystal semiconductor layer is formed over the insulating layer. In this method, when a film such as a natural oxide film exists between the surface of the semiconductor substrate and the amorphous semiconductor layer, the film hinders epitaxial growth, and thus the amorphous semiconductor layer is monocrystallized. And polycrystallized.

【０００５】このような問題を回避するため、従来で
は、以下のような超高真空装置によって非晶質半導体層
の形成が行われていた。すなわち、絶縁層が形成された
単結晶半導体基板を成膜室に装填した後、この基板を例
えば９００℃程度の高温に維持し、自然酸化膜を昇華に
よって除去した後、前記単結晶半導体基板を約５５０℃
以下の温度にまで降温させ、蒸着法等により非晶質半導
体層の成膜を行う。降温の際、成膜室は通常１×１０
^-10 Ｔｏｒｒ以下の超高真空雰囲気に保たれており、前
記単結晶半導体基板の露出した表面に自然酸化膜が形成
されることを防いでいる。In order to avoid such a problem, an amorphous semiconductor layer has been conventionally formed by an ultrahigh vacuum apparatus as described below. That is, after a single crystal semiconductor substrate on which an insulating layer is formed is loaded into a film formation chamber, the substrate is maintained at a high temperature of, for example, about 900 ° C., and a natural oxide film is removed by sublimation. About 550 ° C
The temperature is lowered to the following temperature, and an amorphous semiconductor layer is formed by an evaporation method or the like. When the temperature is lowered, the film forming chamber is usually 1 × 10
^The atmosphere is kept in an ultra-high vacuum atmosphere of ^-10 Torr or less to prevent a natural oxide film from being formed on the exposed surface of the single crystal semiconductor substrate.

【０００６】[0006]

【発明が解決しようとする課題】上述した超高真空装置
を用いた方法にあっては、自然酸化膜の除去および非晶
質半導体層の成膜に分子線エピタキシャル装置等のロー
ドロックシステムを有する超高真空装置を使用する必要
があり、生産性が極めて低いという問題があった。ま
た、この従来方法においては、蒸着法により非晶質半導
体層の成膜を行っているため、膜の堆積後４００〜５０
０℃で膜の焼き締めを行った後、固相エピタキシャル成
長を行わなければならず、工程数が多く、プロセス上不
利であるという問題もあった。The above-mentioned method using an ultra-high vacuum apparatus has a load lock system such as a molecular beam epitaxial apparatus for removing a natural oxide film and forming an amorphous semiconductor layer. It is necessary to use an ultra-high vacuum device, and there is a problem that productivity is extremely low. Further, in this conventional method, since the amorphous semiconductor layer is formed by a vapor deposition method, 400 to 50 after the film is deposited.
After baking the film at 0 ° C., solid-phase epitaxial growth must be performed, and there is a problem that the number of steps is large and the process is disadvantageous.

【０００７】本発明は、このような問題点を解決するも
のであり、その目的とするところは、真空度が数ｍＴｏ
ｒｒの減圧化学気相成長法（減圧ＣＶＤ法）が適用可能
で、低コストで生産性の高いＳＯＩ構造の製造方法を提
供することにある。The present invention has been made to solve such a problem, and has as its object to reduce the degree of vacuum to several mTo.
It is an object of the present invention to provide a method for manufacturing an SOI structure which can be applied at a low pressure of rr by a low pressure chemical vapor deposition method (a low pressure CVD method) and has high productivity at low cost.

【０００８】[0008]

【課題を解決するための手段および作用】本発明のＳＯ
Ｉ構造の製造方法は、 （ａ）単結晶半導体基板の結晶面に絶縁層が所定のパタ
ーンで形成される工程、 （ｂ）前記結晶面の表面を水素原子で終端させて安定化
させる工程、 （ｃ）実質的に酸化成分を除去した雰囲気において減圧
化学気相成長によって、非晶質半導体層が、前記結晶面
および前記絶縁層を連続して被覆する状態で形成される
工程、および （ｄ）前記非晶質半導体層が、熱処理によって単結晶化
される工程、を含み、 前記工程（ｃ）は、前記非晶質半
導体層の成膜を行う前に、約２５０℃より低い雰囲気温
度でシラン系化合物を導入し、該シラン系化合物と雰囲
気に残留する酸化成分とを反応させることによって該酸
化成分を酸化物として雰囲気から除去する工程を含む。 Means and action for solving the problems The SO of the present invention
The method of manufacturing the I structure includes: (a) a step in which an insulating layer is formed in a predetermined pattern on a crystal face of a single crystal semiconductor substrate; (b) a step in which the surface of the crystal face is stabilized by terminating with a hydrogen atom; (C) a step in which an amorphous semiconductor layer is formed by vacuum chemical vapor deposition in an atmosphere from which an oxidizing component has been substantially removed, so as to continuously cover the crystal plane and the insulating layer; and (d) ) the amorphous semiconductor layer, viewed contains a step, to be a single crystal by heat treatment, the step (c), the amorphous semi
Before forming the conductor layer, the ambient temperature should be lower than about 250 ° C.
The silane compound is introduced at an
Reacting with oxidizing components remaining in the air
Removing the chemical conversion component from the atmosphere as an oxide.

【０００９】この発明においては、非晶質半導体層の形
成において、酸素ガス，水分等の成膜雰囲気に残留する
酸化成分を除去して自然酸化膜の形成を抑止した状態で
成膜を行うため、例えば到達真空度１ｍＴｏｒｒ程度の
減圧ＣＶＤ法によって成膜が可能となる。したがって、
従来この種の非晶質半導体層を形成する際に必要とされ
た到達真空度、１×１０^-10 Ｔｏｒｒ以下の超高真空成
膜装置を用いなくても、ＬＳＩの成膜装置として一般的
に用いられている減圧ＣＶＤ装置によって低コストかつ
高生産性でＳＯＩ構造を製造することができる。According to the present invention, in forming the amorphous semiconductor layer, the film is formed in a state where formation of a natural oxide film is suppressed by removing oxidizing components such as oxygen gas and moisture remaining in the film forming atmosphere. For example, a film can be formed by a low-pressure CVD method with an ultimate vacuum of about 1 mTorr. Therefore,
Conventionally, as an LSI film forming apparatus, an ultimate high degree of vacuum required for forming such an amorphous semiconductor layer of this kind without using an ultra-high vacuum film forming apparatus of 1 × 10 ⁻¹⁰ Torr or less is used. The SOI structure can be manufactured at low cost and with high productivity by the low pressure CVD apparatus used in the above.

【００１０】本発明においては、前記工程（ｂ）におい
ては、前記結晶面の表面を水素原子で終端させ、つま
り、前記結晶面の活性なＳｉに酸化性の物質以外の原子
を結合させることにより、該結晶面の表面を安定化させ
ることにより、単結晶半導体基板の表面の酸化が防止さ
れる。In the present invention, in the step (b), the surface of the crystal plane is terminated with hydrogen atoms, that is, by bonding atoms other than oxidizing substances to active Si on the crystal plane. By stabilizing the surface of the crystal plane, oxidation of the surface of the single crystal semiconductor substrate is prevented.

【００１１】前記工程（ｂ）においては、水素原子によ
って結晶面の表面を終端させる方法としては、例えばエ
ッチングを好ましく用いることができる。具体的には、
水素含有化合物によるエッチングによって、前記単結晶
半導体基板の表面に形成された自然酸化膜を除去すると
ともに、該基板表面の活性なＳｉに水素原子を結合させ
ることにより表面を化学的に安定な状態とすることがで
き、自然酸化膜の再生を防止することができる。ただ
し、約２５０℃より高い温度では、前記単結晶半導体基
板の表面に結合した水素原子が離脱するため、該基板は
約２５０℃より低い温度に維持される。In the step (b), for example, etching can be preferably used as a method of terminating the surface of the crystal plane with hydrogen atoms. In particular,
By etching with a hydrogen-containing compound, a natural oxide film formed on the surface of the single crystal semiconductor substrate is removed, and a hydrogen atom is bonded to active Si on the surface of the substrate to make the surface chemically stable. And regeneration of the natural oxide film can be prevented. However, at a temperature higher than about 250 ° C., the hydrogen atoms bonded to the surface of the single crystal semiconductor substrate are released, so that the temperature of the substrate is kept lower than about 250 ° C.

【００１２】水素含有化合物によるエッチングとして
は、希フッ化水素溶液によるウェットエッチング、ある
いは水素，塩酸，フッ酸等によるドライエッチング等を
用いることができ、特にフッ化水素を１〜５％の割合で
含む溶液によるウェットエッチングがプロセスの簡便
化，表面の化学的安定性の点より好ましい。As the etching using a hydrogen-containing compound, wet etching using a dilute hydrogen fluoride solution, dry etching using hydrogen, hydrochloric acid, hydrofluoric acid, or the like can be used. In particular, hydrogen fluoride is used at a rate of 1 to 5%. Wet etching with a containing solution is preferred from the viewpoint of simplification of the process and chemical stability of the surface.

【００１３】また、本発明において、非晶質半導体層の
成膜を行う際に雰囲気中に残留する酸素ガス，水分等の
酸化成分を実質的に除去することが必要である。酸化成
分を除去する方法としては、例えば、非晶質半導体層の
成膜を行う前に、前記単結晶半導体基板の露出表面に結
合した水素原子が離脱しない温度、すなわち約２５０℃
の温度より低い状態でシラン系化合物を導入し、該シラ
ン系化合物と酸化成分とを反応させることによって、酸
化成分を酸化シランあるいは前記シラン系化合物の一部
が酸素と置換された化合物として成膜室から除去する方
法が好ましい。In the present invention, it is necessary to substantially remove oxidizing components such as oxygen gas and moisture remaining in the atmosphere when forming the amorphous semiconductor layer. As a method for removing the oxidized component, for example, before forming the amorphous semiconductor layer, a temperature at which hydrogen atoms bonded to the exposed surface of the single crystal semiconductor substrate are not released, that is, about 250 ° C.
The silane compound is introduced at a temperature lower than the temperature of the silane compound, and the silane compound is reacted with the oxidizing component to form the oxidizing component as silane oxide or a compound in which a part of the silane compound is replaced with oxygen. The method of removing from the chamber is preferred.

【００１４】前記シラン系化合物としては、特に制限さ
れないが、モノシラン，ジシラン，トリシラン，テトラ
シラン等を例示することができる。この酸化成分を除去
する工程においては、基板表面に結合した水素が離脱す
る温度より低い温度に制御される。また、シラン系化合
物ガスの流量および成膜室の圧力は、成膜室の温度が前
記シラン系化合物の成膜温度まで達したとしても、ほと
んど成膜が行われないような雰囲気となる範囲で設定さ
れることが好ましい。The silane compound is not particularly limited, and examples thereof include monosilane, disilane, trisilane, and tetrasilane. In the step of removing the oxidized component, the temperature is controlled to be lower than the temperature at which hydrogen bonded to the substrate surface is released. Further, the flow rate of the silane-based compound gas and the pressure of the film formation chamber are set in an atmosphere where almost no film formation is performed even if the temperature of the film formation chamber reaches the film formation temperature of the silane-based compound. Preferably, it is set.

【００１５】また、前記工程（ｃ）においては、非晶質
半導体層の成膜初期においては、成膜速度が例えば１オ
ングストローム／分〜１０オングストローム／分程度と
小さいことが好ましい。この初期過程において成膜速度
が速いと、非晶質半導体層の膜が島状に成長して好まし
くない。非晶質半導体層の成膜に用いられるシラン系化
合物としては、前述した酸化成分除去工程で用いられた
シラン系化合物と同様のものを用いることができ、両者
は同一でもよく、あるいは異なっていてもよい。In the step (c), it is preferable that the film formation rate is as low as about 1 Å / min to about 10 Å / min in the initial stage of the film formation of the amorphous semiconductor layer. If the deposition rate is high in this initial step, the amorphous semiconductor layer film is undesirably grown in an island shape. As the silane-based compound used for forming the amorphous semiconductor layer, the same silane-based compound used in the above-described oxidized component removing step can be used, and both may be the same or different. Is also good.

【００１６】さらに、前記非晶質半導体層の成膜温度は
約５２０℃以下の温度で行われることが好ましい。非晶
質半導体層の成膜温度が５２０℃を超えると、熱処理に
よって非晶質半導体層を単結晶化する際の横方向固相結
晶成長（Ｌ−ＳＰＥ：Ｌａｔｅｒａｌ−Ｓｏｌｉｄ Ｐ
ｈａｓｅ Ｅｐｉｔａｘｙ）距離が急速に短くなる傾向
があるからである。また、前記非晶質半導体層の膜厚
は、素子の種類によっても異なるが、約０．５μｍ程度
以上であることが好ましい。膜厚が０．５μｍより小さ
いと、Ｌ−ＳＰＥ距離が急速に短くなる傾向があるから
である。Further, it is preferable that the temperature for forming the amorphous semiconductor layer is about 520 ° C. or less. When the deposition temperature of the amorphous semiconductor layer exceeds 520 ° C., lateral solid phase crystal growth (L-SPE: Lateral-Solid P) when the amorphous semiconductor layer is single-crystallized by heat treatment.
This is because there is a tendency that the H.E.H. The thickness of the amorphous semiconductor layer varies depending on the type of the element, but is preferably about 0.5 μm or more. If the film thickness is smaller than 0.5 μm, the L-SPE distance tends to be rapidly shortened.

【００１７】前記工程（ｄ）における熱処理は、好まし
くは６２０℃以下の温度で行われる。熱処理温度が６２
０℃を超えると、Ｌ−ＳＰＥ距離が短くなる傾向があ
る。The heat treatment in the step (d) is preferably performed at a temperature of 620 ° C. or less. Heat treatment temperature is 62
When the temperature exceeds 0 ° C., the L-SPE distance tends to be short.

【００１８】本発明における半導体としては、Ｓｉが代
表的であるが、その他にＳｉＧｅなどを用いることがで
きる。As the semiconductor in the present invention, Si is typical, but SiGe or the like can be used.

【００１９】[0019]

【実施例】本実施例のＳＯＩ構造の製造方法において
は、成膜装置として減圧ＣＶＤ装置が使用される。以
下、ＳＯＩ構造の製造工程について、図１〜図６を参照
して説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS In the method of manufacturing an SOI structure according to this embodiment, a low pressure CVD apparatus is used as a film forming apparatus. Hereinafter, the manufacturing process of the SOI structure will be described with reference to FIGS.

【００２０】まず、図１に示すように、（１００）面の
結晶面Ｆを有する単結晶シリコン基板（以下、単に「基
板」という）１０の前記結晶面Ｆ上に例えば膜厚１００
０オングストロームの酸化ケイ素（ＳｉＯ₂ ）からなる
絶縁層１２ａが形成される。絶縁層１２ａの製造条件は
特に制限されないが、例えば、熱酸化プロセス等を用い
ることができる。First, as shown in FIG. 1, a single-crystal silicon substrate (hereinafter, simply referred to as “substrate”) 10 having a (100) crystal plane F has a thickness of, for example, 100 nm.
An insulating layer 12a made of 0 angstrom silicon oxide (SiO ₂ ) is formed. Although the manufacturing conditions of the insulating layer 12a are not particularly limited, for example, a thermal oxidation process or the like can be used.

【００２１】ついで、図２に示すように、フォトレジス
ト塗布，露光・現像からなる一連のリソグラフィ技術お
よびエッチング技術により、所定のパターンを有する絶
縁層１２が形成される。Then, as shown in FIG. 2, an insulating layer 12 having a predetermined pattern is formed by a series of lithography and etching techniques including photoresist coating, exposure and development.

【００２２】この工程では、絶縁層１２が形成されてい
ない結晶面ｆ上に自然酸化膜１４が形成される。シリコ
ン単結晶の表面は非常に活性であるため、大気中はもち
ろん、減圧下においても微量な酸素によって表面が酸化
され、数オングストロームの酸化膜が形成される。この
酸化膜を通常自然酸化膜と称する。この自然酸化膜１４
が存在すると、基板１０の単結晶面におけるエピタキシ
ャル成長が阻害される。In this step, a native oxide film 14 is formed on the crystal plane f where the insulating layer 12 is not formed. Since the surface of the silicon single crystal is very active, the surface is oxidized by a trace amount of oxygen not only in the air but also under reduced pressure, and an oxide film of several angstroms is formed. This oxide film is usually called a natural oxide film. This natural oxide film 14
Is present, the epitaxial growth on the single crystal plane of the substrate 10 is hindered.

【００２３】次に、図３に示すように、例えば１〜５％
の希フッ化水素溶液に前段の工程で得られた基板積層体
を数秒間浸漬することにより、自然酸化膜１４を除去す
る。この工程によって、自然酸化膜１４が除去されると
ともに、活性なシリコン結晶面に水素原子が結合して結
晶面が安定化することで、自然酸化膜の再成長が抑止さ
れる。ただし、シリコン結晶面に結合している水素原子
は約２５０℃より高い温度で離脱するため、これより低
い温度、好ましくは２００℃以下の温度に制御される必
要がある。Next, as shown in FIG.
The native oxide film 14 is removed by immersing the substrate laminate obtained in the previous step in the diluted hydrogen fluoride solution for several seconds. In this step, the natural oxide film 14 is removed, and hydrogen atoms are bonded to the active silicon crystal surface to stabilize the crystal surface, whereby regrowth of the natural oxide film is suppressed. However, since the hydrogen atoms bonded to the silicon crystal plane are released at a temperature higher than about 250 ° C., the temperature must be controlled to a lower temperature, preferably 200 ° C. or lower.

【００２４】次に、図４に示すように、２５０℃より低
い温度、好ましくは室温〜２００℃に設定された減圧Ｃ
ＶＤ装置の成膜室内に前段の工程で得られた基板積層体
を設置し、モノシラン（ＳｉＨ₄ ）ガスを微小流量で流
し、ＳｉＨ₄ と酸素とを成膜させずに反応させ、酸素を
酸化ケイ素として除去し、自然酸化膜の成長を抑止す
る。ＳｉＨ₄ ガスは装置内に残留する酸素ガスを酸化物
として完全に除去できる流量で導入されればよく、具体
的な数値は真空ポンプの排気速度等により異なるが、例
えば１〜５ｍＴｏｒｒの圧力、５〜２０ＳＣＣＭの流量
に設定される。ＳｉＨ₄ ガスは室温程度の温度において
も酸素と反応するため、比較的低温でも酸素を酸化物と
して確実に除去することが可能である。Next, as shown in FIG. 4, a reduced pressure C set at a temperature lower than 250 ° C., preferably between room temperature and 200 ° C.
The substrate laminate obtained in the previous step is set in a film forming chamber of a VD apparatus, and a monosilane (SiH ₄ ) gas is flowed at a small flow rate to react SiH ₄ and oxygen without forming a film, thereby oxidizing oxygen. Removed as silicon to inhibit the growth of native oxide films. The SiH ₄ gas may be introduced at a flow rate capable of completely removing the oxygen gas remaining in the apparatus as an oxide. The specific value varies depending on the evacuation speed of the vacuum pump and the like. The flow rate is set to ２０20 SCCM. Since the SiH ₄ gas reacts with oxygen even at a temperature around room temperature, it is possible to reliably remove oxygen as an oxide even at a relatively low temperature.

【００２５】ついで、装置内の温度を４８０〜５２０℃
程度まで昇温し、その後ジシラン（Ｓｉ₂ Ｈ₆ ）ガスを
例えば３００ＳＣＣＭの流量で流し、非晶質シリコン層
１６を例えば堆積速度１００オングストローム／分、膜
厚約０．５〜１μｍで成膜する。ここでの成膜条件に特
に制限はないが、膜厚等の均一性がよい条件とすること
が好ましい。Next, the temperature inside the apparatus is set to 480 to 520 ° C.
Then, a disilane (Si ₂ H ₆ ) gas is flowed at a flow rate of, for example, 300 SCCM, and the amorphous silicon layer 16 is formed at a deposition rate of, for example, 100 Å / min and a film thickness of about 0.5 to 1 μm. . Although there is no particular limitation on the film forming conditions here, it is preferable to set conditions under which uniformity such as film thickness is good.

【００２６】次に、図５に示すように、成膜室の温度を
５５０〜６２０℃程度まで昇温し、シード結晶部を構成
する基板１０の結晶面ｆから固相エピタキシャル成長に
より非晶質シリコン層１６を単結晶化し、単結晶シリコ
ン層１８ａを形成する。Next, as shown in FIG. 5, the temperature of the film forming chamber is raised to about 550 to 620 ° C., and the amorphous silicon is grown by solid phase epitaxial growth from the crystal plane f of the substrate 10 constituting the seed crystal part. The layer 16 is monocrystallized to form a single crystal silicon layer 18a.

【００２７】ついで、図６に示すように、単結晶シリコ
ン層１８ａをドライエッチングすることにより、所定の
パターンを有する単結晶シリコン層を１８を形成する。Next, as shown in FIG. 6, a single crystal silicon layer 18 having a predetermined pattern is formed by dry etching the single crystal silicon layer 18a.

【００２８】以上の工程により、ＳＯＩ構造を量産性の
優れた減圧ＣＶＤ装置によって容易に製造することがで
きる。本実施例において、特に特徴的な点は、減圧ＣＶ
Ｄ装置を用いた場合には、その真空度が数ｍＴｏｒｒ程
度と低いため、通常、装置内に酸素がかなり多量に存在
するが、この酸素を非晶質シリコン層の形成前に除去す
る点にある。すなわち、非結晶シリコン層の成膜前に、
酸素と反応しやすいシラン系ガス、例えばＳｉＨ₄ ガス
を微小量導入し、両者を反応させることにより、酸素ガ
スを雰囲気から除去して自然酸化膜の成長を阻止してい
る。これは、ＳｉＨ₄ ガスが室温でも酸素と反応すると
いう性質と、５５０℃以下ではほとんど成膜が生じない
という性質を利用したものである。Through the above steps, an SOI structure can be easily manufactured by a low-pressure CVD apparatus having excellent mass productivity. In this embodiment, a special feature is that the decompression CV
When a D apparatus is used, the degree of vacuum is as low as several mTorr, so that a large amount of oxygen is usually present in the apparatus. However, this oxygen is removed before the formation of the amorphous silicon layer. is there. That is, before the formation of the amorphous silicon layer,
By introducing a minute amount of a silane-based gas that easily reacts with oxygen, for example, a SiH ₄ gas, and reacting the two, the oxygen gas is removed from the atmosphere to prevent the growth of the natural oxide film. This utilizes the property that SiH ₄ gas reacts with oxygen even at room temperature and the property that film formation hardly occurs at 550 ° C. or lower.

【００２９】絶縁層上に形成されるシリコン単結晶層を
例えば１０００オングストローム以下の薄い膜にする必
要がある場合には、図５に示す工程と、図６に示す工程
との間に次の工程を追加する。すなわち、図５に示す単
結晶シリコン層１８ａを必要な膜厚だけ残して表面を熱
酸化によりシリコン酸化膜とし、形成されたシリコン酸
化膜をエッチングにより除去する工程を追加する。この
とき、熱酸化の温度を１０００℃程度以上の高温とする
ことにより、単結晶シリコン層の結晶性をより向上させ
る効果も合せ持つことができる。When the silicon single crystal layer formed on the insulating layer needs to be formed as a thin film having a thickness of, for example, 1000 Å or less, the following step is performed between the step shown in FIG. 5 and the step shown in FIG. Add. That is, the surface is changed to a silicon oxide film by thermal oxidation while leaving the single-crystal silicon layer 18a shown in FIG. 5 by a required thickness, and a step of removing the formed silicon oxide film by etching is added. At this time, by setting the temperature of the thermal oxidation to a high temperature of about 1000 ° C. or more, an effect of further improving the crystallinity of the single crystal silicon layer can be obtained.

【００３０】このようにして形成されたＳＯＩ構造を例
えばＭＯＳデバイスに適用する場合には、通常のシリコ
ン基板上にＭＯＳデバイスを製造する方法と同様にして
製造することができる。具体的には、例えば図７に示す
ように、ＳＯＩ構造をなす基体上において、単結晶シリ
コン層１８に図示しないソース・ドレイン拡散領域の形
成、ゲート酸化膜２０の形成、コンタクトホールの形
成、ゲート電極２２，ソース・ドレイン電極２４，２６
の形成、ＰＳＧ，ＢＰＳＧなどの絶縁膜２８の形成が行
われる。When the SOI structure thus formed is applied to, for example, a MOS device, it can be manufactured in the same manner as a method for manufacturing a MOS device on a normal silicon substrate. Specifically, for example, as shown in FIG. 7, on a substrate having an SOI structure, a source / drain diffusion region (not shown) is formed in a single crystal silicon layer 18, a gate oxide film 20 is formed, a contact hole is formed, and a gate is formed. Electrode 22, source / drain electrodes 24, 26
Is formed, and an insulating film 28 such as PSG or BPSG is formed.

【００３１】次に、本発明のＳＯＩ構造の横方向固相結
晶成長（Ｌ−ＳＰＥ）に関して行った実験例について述
べる。Next, a description will be given of an example of an experiment conducted on the lateral solid-phase crystal growth (L-SPE) of the SOI structure of the present invention.

【００３２】（１）Ｌ−ＳＰＥ距離の非晶質シリコン層
の膜厚に対する依存性を調べたところ、図８に示す結果
が得られた。なお、Ｌ−ＳＰＥ距離の測定は、サンプル
にライトエッチング（Ｗｒｉｇｈｔ ｅｔｃｈ）を施し
た後に光学顕微鏡により行った。(1) When the dependency of the L-SPE distance on the thickness of the amorphous silicon layer was examined, the results shown in FIG. 8 were obtained. Note that the measurement of the L-SPE distance was performed by an optical microscope after subjecting the sample to light etching.

【００３３】図８から明らかなように、Ｌ−ＳＰＥ距離
は、非晶質シリコン層の膜厚が０．５μｍ程度以上で飽
和する傾向にある。したがって、非晶質シリコン層の膜
厚は素子によっても異なるが、０．５μｍ程度以上とす
るのが好ましい。As is apparent from FIG. 8, the L-SPE distance tends to be saturated when the thickness of the amorphous silicon layer is about 0.5 μm or more. Accordingly, the thickness of the amorphous silicon layer varies depending on the element, but is preferably about 0.5 μm or more.

【００３４】（２）Ｌ−ＳＰＥ距離の非晶質シリコン層
の成膜温度に対する依存性を調べたところ、図９に示す
結果が得られた。(2) When the dependency of the L-SPE distance on the film formation temperature of the amorphous silicon layer was examined, the results shown in FIG. 9 were obtained.

【００３５】図９から明らかなように、成膜温度が５２
０℃程度より高くなると、Ｌ−ＳＰＥ距離は急激に減少
する傾向にある。したがって、非晶質シリコン層の成膜
温度は５２０℃程度以下とするのが望ましい。As is clear from FIG. 9, the film formation temperature is 52
When the temperature is higher than about 0 ° C., the L-SPE distance tends to sharply decrease. Therefore, it is desirable that the film forming temperature of the amorphous silicon layer is set to about 520 ° C. or less.

【００３６】（３）Ｌ−ＳＰＥ距離の非晶質シリコン層
の単結晶化アニール温度に対する依存性を調べたとこ
ろ、図１０に示す結果が得られた。(3) The dependence of the L-SPE distance on the annealing temperature for the single crystallization of the amorphous silicon layer was examined. The result shown in FIG. 10 was obtained.

【００３７】図１０から明らかなように、結晶化アニー
ル温度が６２０℃程度を超えると、Ｌ−ＳＰＥ距離がや
や減少する傾向がある。したがって、非晶質シリコン層
の結晶化アニール温度は６２０℃程度以下とするのが望
ましい。As is apparent from FIG. 10, when the crystallization annealing temperature exceeds about 620 ° C., the L-SPE distance tends to slightly decrease. Therefore, the crystallization annealing temperature of the amorphous silicon layer is desirably set to about 620 ° C. or lower.

【００３８】本発明のＳＯＩ構造は、ＭＯＳ素子をはじ
めとし、バイポーラトランジスタ、ＳＩＴ、ＩＧＢＴ等
のあらゆる半導体素子に適用することが可能であり、ま
た、三次元構造の集積回路システムに適用が可能であ
る。The SOI structure of the present invention can be applied to all semiconductor devices such as bipolar transistors, SITs, IGBTs and the like, including MOS devices, and can be applied to integrated circuit systems having a three-dimensional structure. is there.

【００３９】[0039]

【発明の効果】本発明によれば、ＳＯＩ構造を構成する
非晶質半導体層の成膜を、ＬＳＩの生産現場で使用され
ている到達真空度が数ｍＴｏｒｒ程度の減圧ＣＶＤ装置
によって行うことが可能であることから、高い量産性を
有し、ＳＯＩ構造の素子を容易かつ低コストで作製する
ことが可能である。According to the present invention, the formation of the amorphous semiconductor layer constituting the SOI structure can be performed by a low-pressure CVD apparatus used at the production site of LSI and having an ultimate vacuum of about several mTorr. Since this is possible, an element having an SOI structure having high mass productivity can be easily manufactured at low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明のＳＯＩ構造の製造プロセスの一工程を
示し、基板上に絶縁層を形成した状態を示す説明図であ
る。FIG. 1 is an explanatory view showing one step of a manufacturing process of an SOI structure of the present invention and showing a state in which an insulating layer is formed on a substrate.

【図２】図１に示す工程に引き続き、絶縁層をパターニ
ングした状態を示す説明図である。FIG. 2 is an explanatory view showing a state in which an insulating layer is patterned after the step shown in FIG. 1;

【図３】図２に示す工程に引き続き、自然酸化膜を除去
した状態を示す説明図である。FIG. 3 is an explanatory view showing a state in which a natural oxide film has been removed following the step shown in FIG. 2;

【図４】図３に示す工程に引き続き、非晶質シリコン層
を形成した状態を示す説明図である。FIG. 4 is an explanatory view showing a state in which an amorphous silicon layer is formed following the step shown in FIG. 3;

【図５】図４に示す工程に引き続き、熱処理により非晶
質シリコン層を単結晶化した状態を示す説明図である。FIG. 5 is an explanatory view showing a state in which the amorphous silicon layer is single-crystallized by heat treatment following the step shown in FIG. 4;

【図６】図５に示す工程に引き続き、単結晶シリコン層
をパターニングした状態を示す示す説明図である。FIG. 6 is an explanatory view showing a state in which the single-crystal silicon layer has been patterned following the step shown in FIG. 5;

【図７】本発明のＳＯＩ構造をＭＯＳＦＥＴに適用した
素子構造を示す図である。FIG. 7 is a diagram showing an element structure in which the SOI structure of the present invention is applied to a MOSFET.

【図８】非晶質シリコン層の膜厚とＬ−ＳＰＥ距離との
関係を示す図である。FIG. 8 is a diagram showing the relationship between the thickness of the amorphous silicon layer and the L-SPE distance.

【図９】非晶質シリコン層の成膜温度とＬ−ＳＰＥ距離
との関係を示す図である。FIG. 9 is a diagram showing a relationship between a film forming temperature of an amorphous silicon layer and an L-SPE distance.

【図１０】非晶質シリコン層の結晶化アニール温度とＬ
−ＳＰＥ距離との関係を示す図である。FIG. 10 shows crystallization annealing temperature and L of an amorphous silicon layer.
It is a figure which shows the relationship with -SPE distance.

【符号の説明】[Explanation of symbols]

１０ 基板 １２ 絶縁層（熱酸化膜） １４ 自然酸化膜 １６ 非晶質シリコン層 １８ 単結晶シリコン層 DESCRIPTION OF SYMBOLS 10 Substrate 12 Insulating layer (thermal oxide film) 14 Natural oxide film 16 Amorphous silicon layer 18 Single crystal silicon layer

フロントページの続き (72)発明者 光嶋 康一 愛知県愛知郡長久手町大字長湫字横道41 番地の１ 株式会社豊田中央研究所内 (56)参考文献 特開 昭62−193128（ＪＰ，Ａ) 特開 平１−212451（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/20 Continuing from the front page (72) Inventor Koichi Mitsushima 41-1, Yokomichi, Chukumi-cho, Nagakute-cho, Aichi-gun, Aichi Prefecture Inside the Toyota Central Research Laboratory Co., Ltd. (56) References Hei 1-212451 (JP, A) (58) Field surveyed (Int. Cl. ⁷ , DB name) H01L 21/20

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 （ａ）単結晶半導体基板の結晶面に絶縁
層が所定のパターンで形成される工程、 （ｂ）前記結晶面の表面を水素原子で終端させて安定化
させる工程、 （ｃ）実質的に酸化成分を除去した雰囲気において減圧
化学気相成長によって、非晶質半導体層が、前記結晶面
および前記絶縁層を連続して被覆する状態で形成される
工程、および （ｄ）前記非晶質半導体層が、熱処理によって単結晶化
される工程、 を含み、 前記工程（ｃ）は、前記非晶質半導体層の成膜を行う前
に、約２５０℃より低い雰囲気温度でシラン系化合物を
導入し、該シラン系化合物と雰囲気に残留する酸化成分
とを反応させることによって該酸化成分を酸化物として
雰囲気から除去する工程を含む ＳＯＩ構造の製造方法。(A) a step of forming an insulating layer on a crystal plane of a single-crystal semiconductor substrate in a predetermined pattern; (b) a step of terminating the surface of the crystal plane with hydrogen atoms to stabilize; A) a step of forming an amorphous semiconductor layer in a state in which the amorphous semiconductor layer continuously covers the crystal plane and the insulating layer by low pressure chemical vapor deposition in an atmosphere from which an oxidizing component has been substantially removed; amorphous semiconductor layer, viewed contains a step, to be a single crystal by heat treatment, the step (c), before forming a film of the amorphous semiconductor layer
The silane compound at an ambient temperature lower than about 250 ° C.
Oxidizing component introduced and remaining in the atmosphere with the silane compound
And reacting the oxidized component as an oxide
A method for manufacturing an SOI structure including a step of removing from an atmosphere . 【請求項２】 請求項１において、 前記工程（ｂ）は、水素含有化合物によるエッチングに
よって前記単結晶半導体基板の表面に形成された自然酸
化膜を除去し、水素原子で終端させた後、該基板を約２
５０℃より低い温度に維持する工程を含むＳＯＩ構造の
製造方法。2. The method according to claim 1, wherein, in the step (b), a natural oxide film formed on a surface of the single crystal semiconductor substrate is removed by etching with a hydrogen-containing compound and terminated with hydrogen atoms. About 2 boards
A method for manufacturing an SOI structure, comprising a step of maintaining a temperature lower than 50 ° C.