JP3239810B2 - Electronic component and method of manufacturing the same - Google Patents
Electronic component and method of manufacturing the sameInfo
- Publication number
- JP3239810B2 JP3239810B2 JP20168897A JP20168897A JP3239810B2 JP 3239810 B2 JP3239810 B2 JP 3239810B2 JP 20168897 A JP20168897 A JP 20168897A JP 20168897 A JP20168897 A JP 20168897A JP 3239810 B2 JP3239810 B2 JP 3239810B2
- Authority
- JP
- Japan
- Prior art keywords
- lead terminal
- cathode
- plating layer
- electronic component
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electroplating Methods And Accessories (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明ははんだメッキされた
リード線を備えた電子部品およびその製造方法に関し、
特にチップ型固体電解コンデンサの陽極リード端子及び
陰極リード端子にはんだ等のメッキ層を有し、樹脂外装
されたチップ型固体電解コンデンサおよびその製造方法
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic component having solder-plated leads and a method for manufacturing the same.
More particularly, the present invention relates to a chip-type solid electrolytic capacitor having a plating layer made of solder or the like on an anode lead terminal and a cathode lead terminal of a chip-type solid electrolytic capacitor and resin-coated, and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】近年、電子機器の軽薄短小化や表面実装
技術の進展に伴い、小型・大容量を特徴とするチップ型
固体電解コンデンサのような電子部品が市場規模を著し
く拡大しており、種々の用途に供されている。2. Description of the Related Art In recent years, as electronic devices have become lighter and thinner and smaller, and surface mount technology has been developed, market size of electronic components such as chip-type solid electrolytic capacitors characterized by their small size and large capacity has been remarkably expanding. It is used for various applications.
【０００３】従来のチップ型固体電解コンデンサは、図
８に示すように、陰極層３と陽極リード２とを有するコ
ンデンサ素子１と、陽極リード２に溶接等によって接続
されている陽極リード端子８と、陰極層３に接続されて
いる陰極リード端子９とを有している。As shown in FIG. 8, a conventional chip-type solid electrolytic capacitor includes a capacitor element 1 having a cathode layer 3 and an anode lead 2, an anode lead terminal 8 connected to the anode lead 2 by welding or the like. And a cathode lead terminal 9 connected to the cathode layer 3.
【０００４】一方、陰極層３及び陰極リード端子９は、
銀ペースト等の導電性接着剤１０によって接続してい
る。そして、陽極リード端子８及び陰極リード端子９の
露出部分を残して樹脂６によって外装されている。さら
に、樹脂６の外周面に沿って陽極リード端子８及び陰極
リード端子９を各々折り曲げることにより構成されてい
る。この際の陽極リード端子８及び陰極リード端子９
は、図９に示すような直線状の電流波形を示す直流メッ
キ法により、はんだ等のメッキ層があらかじめ形成され
ている。On the other hand, the cathode layer 3 and the cathode lead terminal 9 are
The connection is made by a conductive adhesive 10 such as a silver paste. And it is covered with the resin 6 except for the exposed portions of the anode lead terminal 8 and the cathode lead terminal 9. Further, the anode lead terminal 8 and the cathode lead terminal 9 are each bent along the outer peripheral surface of the resin 6. At this time, the anode lead terminal 8 and the cathode lead terminal 9
In FIG. 9, a plating layer of solder or the like is formed in advance by a DC plating method showing a linear current waveform as shown in FIG.
【０００５】[0005]
【発明が解決しようとする課題】上述した従来のチップ
型固体電解コンデンサの陽極リード端子８及び陰極リー
ド端子９は、直流メッキ法によって、はんだ等のメッキ
を施しているので、以下の（１），（２）に述べるよう
な欠点がある。The anode lead terminal 8 and the cathode lead terminal 9 of the above-mentioned conventional chip type solid electrolytic capacitor are plated with a solder or the like by a direct current plating method. , (2).
【０００６】（１）直流メッキ法によってはんだ等のメ
ッキを行う場合、メッキ時にメッキ液中の光沢剤や分散
剤等に含まれる有機物成分をメッキ層中に取り込んでし
まうため、陽極リード端子８及び陰極リード端子９に形
成されたはんだ等のメッキ層は、以下のような多量の有
機物を含んでいる。(1) When plating a solder or the like by the direct current plating method, an organic component contained in a brightening agent or a dispersant in a plating solution is taken into a plating layer at the time of plating, so that the anode lead terminals 8 and The plating layer such as solder formed on the cathode lead terminal 9 contains a large amount of organic substances as described below.
【０００７】［有機成分］ 試料：直流メッキ法メッキ
被膜 検出成分：ジクロロトルエン，N,N,2,6−テトラメチル
ベンゼンアミン，トリクロロベンゼン，クロロベンゼン
メタノール，ジクロロベンズアルデヒド，ジクロロベン
ゼンメタノール ラウリン酸メチル また、従来技術として特開昭６２−１５１５９２号公報
においては、パルスメッキ法により貴金属メッキを行う
ことが記載されているが、そのパルスメッキの波形で
は、電流ＯＦＦ時に逆パルスを印加していないため、
０．０５ｗｔ％〜０．０８ｗｔ％の有機物を含んでい
る。（通常、メッキ液中に添加された光沢剤や分散剤等
の有機物が、メッキ層中に取り込まれる。パルス電流Ｏ
ＦＦ時に逆パルスを印加することにより、メッキ層中に
取り込まれた有機物を溶出し、メッキ層中の有機物が少
なくできる）。[Organic component] Sample: DC plating plating film Detecting component: dichlorotoluene, N, N, 2,6-tetramethylbenzenamine, trichlorobenzene, chlorobenzenemethanol, dichlorobenzaldehyde, dichlorobenzenemethanol methyl laurate As a prior art, Japanese Patent Application Laid-Open No. Sho 62-151592 describes that noble metal plating is performed by a pulse plating method. However, the waveform of the pulse plating does not apply a reverse pulse when the current is turned off.
It contains 0.05 wt% to 0.08 wt% of organic matter. (Ordinarily, organic substances such as brighteners and dispersants added to the plating solution are taken into the plating layer.
By applying a reverse pulse at the time of FF, the organic substances taken into the plating layer are eluted, and the organic substances in the plating layer can be reduced.
【０００８】このような有機物を含有した、はんだメッ
キ層を有した陽極リード端子８及び陰極リード端子９を
電子部品に使用した場合、部品実装時の熱ストレスによ
り、はんだ等のメッキ層中の有機物が気化し、多量のガ
スを発生する。When an anode lead terminal 8 and a cathode lead terminal 9 having a solder plating layer containing such an organic substance are used for an electronic component, the organic substance in the plating layer such as solder may be damaged by thermal stress at the time of mounting the component. Vaporizes and generates a large amount of gas.
【０００９】導電性接着剤１０と陰極リード端子９との
接続界面にて発生するガスは、接続信頼性に影響を与
え、導電性接着剤１０と陰極リード端子９との接続強度
が低下し、最悪の場合、剥離することにより、オープン
モードとなって電気的特性を喪失することがある。The gas generated at the connection interface between the conductive adhesive 10 and the cathode lead terminal 9 affects the connection reliability, and the connection strength between the conductive adhesive 10 and the cathode lead terminal 9 is reduced. In the worst case, peeling may result in an open mode and loss of electrical characteristics.
【００１０】（２）また、電子部品の実装時の熱ストレ
スにより、発生した多量の有機物が原因で、外装の樹脂
６の内部の陽極リード端子８及び陰極リード端子９に形
成された、はんだが樹脂６の外部に溶出してしまい、は
んだ玉７が発生することがある。その発生したはんだ玉
７がプリント回路基板上の導電パターン間に付着し、複
数の導電パターン間がショートするという問題点があ
る。(2) The solder formed on the anode lead terminal 8 and the cathode lead terminal 9 inside the resin 6 of the exterior is caused by a large amount of organic substances generated by thermal stress at the time of mounting the electronic component. It may elute out of the resin 6 and generate solder balls 7. There is a problem that the generated solder balls 7 adhere to the conductive patterns on the printed circuit board and short-circuit between the plurality of conductive patterns.
【００１１】このような問題の解決手段としては選択メ
ッキが考えられるがコスト高となってしまう。As a means for solving such a problem, selective plating can be considered, but the cost is increased.
【００１２】それ故に本発明の課題は、陰極部の接続信
頼性が保たれ、また、はんだ玉の発生も防止できるチッ
プ型固体電解コンデンサのような電子部品及びその製造
方法を安価に提供することにある。SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide an inexpensive electronic component such as a chip-type solid electrolytic capacitor capable of maintaining the connection reliability of a cathode portion and preventing generation of solder balls, and a method of manufacturing the same. It is in.
【００１３】[0013]
【課題を解決するための手段】本発明によれば、メキさ
れたリード端子を導電性接着剤にて電子部品素子の電極
と接続して樹脂外装した電子部品において、リード端子
のメッキ層に含まれる有機物を０．０３ｗｔ％以下とし
た。According to the present invention, an electronic component packaged with resin by connecting a plated lead terminal to an electrode of an electronic component element with a conductive adhesive is included in a plating layer of the lead terminal. The amount of the organic substance to be used was set to 0.03% by weight or less.
【００１４】また本発明によれば、陰極層及び陽極リー
ドを有するコンデンサ素子と、前記陽極リードに溶接に
より接続した陽極リード端子と、前記陰極層に導電性接
着剤を介して接続した陰極リード端子と、前記陽極リー
ド端子及び前記陰極リード端子の外部露出部分を残し
て、前記コンデンサ素子、前記陽極リード端子及び前記
陰極リード端子を一体に封止した絶縁部材とを含むチッ
プ型固体電解コンデンサにおいて、前記陽極リード端子
及び前記陰極リード端子は、逆パルスを有する電流波形
のパルスメッキ法によって形成したメッキ層を有してい
ることを特徴とするチップ型固体電解コンデンサが得ら
れる。Further, according to the present invention, a capacitor element having a cathode layer and an anode lead, an anode lead terminal connected to the anode lead by welding, and a cathode lead terminal connected to the cathode layer via a conductive adhesive And a chip type solid electrolytic capacitor including an insulating member integrally sealing the capacitor element, the anode lead terminal and the cathode lead terminal, leaving an externally exposed portion of the anode lead terminal and the cathode lead terminal, A chip-type solid electrolytic capacitor characterized in that the anode lead terminal and the cathode lead terminal have a plating layer formed by a pulse plating method of a current waveform having a reverse pulse.
【００１５】さらに、本発明によれば、陰極層及び陽極
リードを有するコンデンサ素子と、前記陽極リードに溶
接により接続した陽極リード端子と、前記陰極層に導電
性接着剤を介して接続した陰極リード端子と、前記陽極
リード端子及び前記陰極リード端子の外部接続部分を残
して、前記コンデンサ素子、前記陽極リード端子及び前
記陰極リード端子を一体に封止した絶縁部材とを含むチ
ップ型固体電解コンデンサの製造方法において、前記陽
極リード端子及び前記陰極リード端子を、パルス波形の
電流を印加して、メッキ層を形成し、前記陽極リード端
子及び前記陰極リード端子の外部露出部を残して成形手
段により絶縁部材によって封止することを特徴とするチ
ップ型固体電解コンデンサの製造方法が得られる。Furthermore, according to the present invention, a capacitor element having a cathode layer and an anode lead, an anode lead terminal connected to the anode lead by welding, and a cathode lead connected to the cathode layer via a conductive adhesive A chip type solid electrolytic capacitor including a terminal and an insulating member integrally sealing the capacitor element, the anode lead terminal and the cathode lead terminal, leaving an external connection portion of the anode lead terminal and the cathode lead terminal. In the manufacturing method, a current having a pulse waveform is applied to the anode lead terminal and the cathode lead terminal to form a plating layer, and the anode lead terminal and the cathode lead terminal are insulated by a molding means while leaving an externally exposed portion of the anode lead terminal and the cathode lead terminal. A method for manufacturing a chip-type solid electrolytic capacitor characterized by sealing with a member is obtained.
【００１６】メッキ層を形成するには、正電流の１／２
〜１／５０の電流で、２〜２０ｍｓｅｃの逆パルスを有
する電流波形のパルスメッキ法によって行う。In order to form a plating layer, one half of the positive current
It is performed by a pulse plating method of a current waveform having a reverse pulse of 2 to 20 msec at a current of 1/50.
【００１７】陽極リード端子、及び陰極リード端子の、
メッキ層に含まれる有機物（不純物）の含有量は、従来
の直流メッキ法による場合には、０．２ｗｔ％であった
が、これに対し、本発明で採用したパルスメッキ法によ
る場合には、有機物（不純物）の含有量が０．０３ｗｔ
％以下に低減できるため、熱ストレスによるガスの発生
がなく、又、はんだ玉の発生も防止することが出来る。The anode lead terminal and the cathode lead terminal
The content of the organic substance (impurity) contained in the plating layer was 0.2 wt% in the case of the conventional DC plating method, whereas in the case of the pulse plating method employed in the present invention, the content was 0.2 wt%. Organic matter (impurity) content is 0.03wt
%, It is possible to prevent generation of gas due to thermal stress and to prevent generation of solder balls.
【００１８】[0018]
【発明の実施の形態】本発明の電子部品としてチップ型
固体電解コンデンサについて図面を参照して説明する。
図１は本発明のチップ型固体電解コンデンサを示してい
る。なお、図７と同じ部分には同じ符号を付して説明す
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A chip type solid electrolytic capacitor as an electronic component of the present invention will be described with reference to the drawings.
FIG. 1 shows a chip type solid electrolytic capacitor of the present invention. The same parts as those in FIG. 7 are described with the same reference numerals.
【００１９】図１を参照して、チップ型固体電解コンデ
ンサは、陰極層３及び陽極リード２を有するコンデンサ
素子１と、コンデンサ素子１の陽極リード２に溶接によ
り接続されている陽極リード端子８と、陰極層３に導電
性接着剤１０を介して接続されている陰極リード端子９
と、陽極リード端子８及び陰極リード端子９の外部接続
部分を残して、コンデンサ素子１、陽極リード端子８及
び陰極リード端子９を一体に封止した絶縁部材６とを有
している。Referring to FIG. 1, a chip-type solid electrolytic capacitor includes a capacitor element 1 having a cathode layer 3 and an anode lead 2, and an anode lead terminal 8 connected to anode lead 2 of capacitor element 1 by welding. A cathode lead terminal 9 connected to the cathode layer 3 via a conductive adhesive 10
And an insulating member 6 in which the capacitor element 1, the anode lead terminal 8 and the cathode lead terminal 9 are integrally sealed except for an external connection portion of the anode lead terminal 8 and the cathode lead terminal 9.
【００２０】陽極リード端子８及び陰極リード端子９の
表面には、有機物（不純物）をほとんど含まない、はん
だ等のメッキ層が形成されている。On the surfaces of the anode lead terminal 8 and the cathode lead terminal 9, a plating layer of solder or the like containing almost no organic substances (impurities) is formed.
【００２１】次に、チップ型固体電解コンデンサの製造
方法について説明する。まず、コンデンサ素子１の陽極
リード２には、はんだ（半田）メッキ層が形成されてい
る陽極リード端子８を溶接により接続する。一方、コン
デンサ素子１の陰極層３とはんだ（半田）メッキ層が形
成されている陰極リード端子９とを銀ペースト等の導電
性接着剤１０を介して接続する。Next, a method of manufacturing a chip type solid electrolytic capacitor will be described. First, an anode lead terminal 8 on which a solder (solder) plating layer is formed is connected to the anode lead 2 of the capacitor element 1 by welding. On the other hand, the cathode layer 3 of the capacitor element 1 and the cathode lead terminal 9 on which the solder (solder) plating layer is formed are connected via a conductive adhesive 10 such as a silver paste.
【００２２】図２（ａ）に示すようにリードフレーム９
００ははんだメッキされた４２合金等の金属テープを打
ち抜いて形成されており、リード端子８、９は図２
（ｂ）の部分拡大図に示すように上下面のみがメッキ層
９１、９２で覆れており、側面はメッキされていない。
言うまでもなく、リードフレーム９００を金属テープか
ら打ち抜いて後にメッキしても良い。その際にはリード
端子全面がメッキされることとなる。As shown in FIG.
2 is formed by punching a metal tape of 42 alloy or the like plated with solder, and the lead terminals 8 and 9 are shown in FIG.
As shown in the partial enlarged view of (b), only the upper and lower surfaces are covered with the plating layers 91 and 92, and the side surfaces are not plated.
Needless to say, the lead frame 900 may be stamped from a metal tape and then plated. In this case, the entire lead terminal is plated.
【００２３】陽極リード端子８と陰極リード端子９と
は、図３に示すようなパルスメッキ基本電流波形に基づ
き、ＯＮ−ＯＦＦ周期のパルス波形の電流を印加して、
はんだメッキ層を形成したものである。はんだメッキ液
中の有機物（分散剤や光沢剤等の添加剤）が、はんだメ
ッキ層中に取り込まれるのを少なくするために、正電流
の１／２〜１／５０の電流で、２〜２０ｍｓｅｃの逆パ
ルスを有する電流波形のパルスメッキ法により、はんだ
メッキ層を形成している。The anode lead terminal 8 and the cathode lead terminal 9 apply a current having a pulse waveform of an ON-OFF cycle based on a pulse plating basic current waveform as shown in FIG.
This is one in which a solder plating layer is formed. To reduce organic substances (additives such as dispersing agents and brighteners) in the solder plating solution into the solder plating layer, the current is 1/2 to 1/50 of the positive current and 2 to 20 msec. The solder plating layer is formed by a pulse plating method of a current waveform having a reverse pulse.
【００２４】ＯＮ期間およびＯＦＦ期間は約１０〜５０
０ｍｓｅｃに選ばれる。逆パルスの位置はＯＦＦ期間の
どこでも差し支えない。好ましい例としては、図４に示
すように２００ｍｓｅｃのＯＮ，ＯＦＦ期間を設け、正
電流の１／１０の逆パルスを１０ｍｓｅｃ幅で正電流の
直後に位置させたものである。The ON period and the OFF period are about 10 to 50
Selected at 0 msec. The position of the reverse pulse may be anywhere in the OFF period. As a preferred example, as shown in FIG. 4, an ON / OFF period of 200 msec is provided, and a reverse pulse of 1/10 of the positive current is positioned immediately after the positive current with a width of 10 msec.
【００２５】図５に本発明に用いられる逆パルスメッキ
装置の概略を示す。メッキ浴１３には電極１４と端子用
金具板１５が配置され、それぞれパルス電流源１６に電
気的に接続されている。正負のパルスが電極１４に印加
されるとき、端子用金属板１５は接地される。電極１４
はＰｂ／Ｓｎ合金であり、メッキ浴１３は１０〜６０ｖ
ｏｌ．％のＳｎ（ＢＦ4 ）2 、１〜４０ｖｏｌ．％のＰ
ｂ（ＢＦ4 ）2 、１０〜７０ｖｏｌ．％のＨＢＦ4 、１
〜２０ｖｏｌ．％の添加剤を含有している。端子用金属
板１５はリード端子として周知の４２合金が用いられ
る。言うまでもなく、本発明のはんだメッキ浴は上記成
分に限定されるものではない。FIG. 5 schematically shows a reverse pulse plating apparatus used in the present invention. An electrode 14 and a terminal metal plate 15 are arranged in the plating bath 13, and are each electrically connected to a pulse current source 16. When positive and negative pulses are applied to the electrode 14, the terminal metal plate 15 is grounded. Electrode 14
Is a Pb / Sn alloy, and the plating bath 13 is 10 to 60 v
ol. % Of Sn (BF 4) 2, 1~40vol . % P
b (BF 4) 2, 10~70vol . % HBF 4 , 1
~ 20 vol. % Additive. The terminal metal plate 15 is made of a well-known 42 alloy as a lead terminal. Needless to say, the solder plating bath of the present invention is not limited to the above components.
【００２６】次に、陽極リード端子８と陰極リード端子
９との外部露出部を残して、トランスファーモールド成
形等の手段により、樹脂のような絶縁部材６によって封
止するように形成して外装する。さらに、陽極リード端
子８と陰極リード端子９との露出部分を絶縁部材６の外
周面に沿って折り曲げて、陽極リード端子８と陰極リー
ド端子９とのフォーミングを実施、チップ型固体電解コ
ンデンサを得る。Next, the outer exposed portions of the anode lead terminal 8 and the cathode lead terminal 9 are left and sealed by an insulating member 6 such as resin by means of transfer molding or the like, and the package is packaged. . Further, the exposed portions of the anode lead terminal 8 and the cathode lead terminal 9 are bent along the outer peripheral surface of the insulating member 6 to form the anode lead terminal 8 and the cathode lead terminal 9, thereby obtaining a chip-type solid electrolytic capacitor. .
【００２７】このようにして製作されたチップ型固体電
解コンデンサに対して、外装前で陰極層３と陰極リート
端子９との接続強度を調べたところ、図５に示すように
従来の直流メッキ法（０．２ｗｔ％）の１．５倍程度の
接続強度を有しており、そのバラツキも２０％以上減少
していることが確認された。When the connection strength between the cathode layer 3 and the cathode terminal 9 of the chip-type solid electrolytic capacitor manufactured as described above was examined before the exterior, as shown in FIG. (0.2% by weight), and it was confirmed that the connection strength was reduced by 20% or more.
【００２８】さらに、外装後の製品を加熱炉に通して熱
ストレスを与えて、はんだ玉の発生状況を調べたとこ
ろ、従来の直流メッキ法にて、はんだ層が形成された陰
極リード端子を使用した場合のはんだ玉発生率が７５％
であったのに対し、本発明のチップ型固体電解コンデン
サは、はんだ玉が全く発生しなかった。Further, the product after packaging was passed through a heating furnace to give a thermal stress, and the occurrence of solder balls was examined. The cathode lead terminal on which a solder layer was formed by a conventional DC plating method was used. 75% solder ball generation rate
On the other hand, in the chip-type solid electrolytic capacitor of the present invention, no solder balls were generated.
【００２９】なお、図７に示す陰極接続強度と不純物含
有量（ｗｔ％）との関係から明かなように、はんだメッ
キ層中の有機物（不純物含有量）が０．０３ｗｔ％未満
であれば、はんだ玉がほとんど発生しないことが確認さ
れた。As apparent from the relationship between the cathode connection strength and the impurity content (wt%) shown in FIG. 7, if the organic matter (impurity content) in the solder plating layer is less than 0.03 wt%, It was confirmed that almost no solder balls were generated.
【００３０】又、コンデンサの製品となる陽極リード端
子８及び陰極リード端子９の実装面側表面のみ（図２
（ｂ）ではメッキ層９１）に、はんだ等の部分メッキを
施して導電性接着剤と接触する面をメッキしないように
しても同様の効果が得られることは言うまでもない。Also, only the mounting surface side of the anode lead terminal 8 and the cathode lead terminal 9 which are products of the capacitor (FIG. 2)
In (b), it is needless to say that the same effect can be obtained even if the plating layer 91) is partially plated with solder or the like so that the surface in contact with the conductive adhesive is not plated.
【００３１】[0031]
【発明の効果】以上説明したように本発明は、パルスメ
ッキ法によりはんだ等のメッキ層を形成した陽極リード
端子及び陰極リード端子を使用することにより、以下の
ような効果がある。As described above, the present invention has the following effects by using an anode lead terminal and a cathode lead terminal on which a plating layer of solder or the like is formed by a pulse plating method.
【００３２】（１）直流メッキ法によってはんだ等のメ
ッキを行う場合と異なり、メッキ時にメッキ液中の光沢
剤や分散剤等の有機物をメッキ層中に取り込まないた
め、陽極及び陰極リード端子に形成されたメッキ層は、
ほとんど有機物を含んでいない。そのため、電子部品の
実装時の熱ストレスにより、導電性接着剤と陰極リード
端子との接続界面にて発生するガスは、ほとんど無く、
接続信頼性が低下することがない。(1) Unlike plating with solder or the like by the DC plating method, organic substances such as brighteners and dispersants in the plating solution are not taken into the plating layer during plating, so that they are formed on the anode and cathode lead terminals. The plated layer,
Contains almost no organic matter. Therefore, there is almost no gas generated at the connection interface between the conductive adhesive and the cathode lead terminal due to thermal stress when mounting electronic components.
The connection reliability does not decrease.
【００３３】（２）また、従来のように、電子部品の実
装時の熱ストレスにより、発生した多量の有機物が原因
で、外装の樹脂の内部の陽極リード端子及び陰極リード
端子に形成されたメッキ層が樹脂の外部に溶出し、はん
だ玉が発生するという問題も解決される。(2) Further, as in the conventional case, a large amount of organic substances generated by thermal stress during mounting of electronic components causes plating formed on the anode lead terminal and the cathode lead terminal inside the resin of the exterior. The problem that the layer elutes out of the resin and solder balls are generated is also solved.
【００３４】なお、本願とは技術分野が異なるが、逆パ
ルスによるはんだメッキ方法自体は特開昭６３−９５６
９８に開示されている。これは多層印刷配線板の配線部
とスルーホールとの両方のメッキ厚を均一にすることを
目的とするものであり、有機物によるガス発生や示唆す
るものではないので、本願発明のようにリード端子が外
装樹脂を貫通するタイプの電子部品への適用は全く考え
られていないことを付記しておく。Although the technical field is different from that of the present invention, the solder plating method itself by the reverse pulse is disclosed in JP-A-63-956.
98. The purpose of this is to make the plating thickness of both the wiring portion and the through hole of the multilayer printed wiring board uniform, and it does not indicate gas generation by organic matter or suggestion, so that the lead terminal as in the present invention is used. It should be noted that application to electronic components of a type that penetrates an exterior resin is not considered at all.
【図１】本発明の一実施例のチップ型固体電解コンデン
サの側面断面図である。FIG. 1 is a side sectional view of a chip type solid electrolytic capacitor according to one embodiment of the present invention.
【図２】図１のコンデンサのモールド外装する前の状態
を示す斜視図である。FIG. 2 is a perspective view showing a state before the mold of the capacitor of FIG. 1 is packaged;
【図３】本発明に用いるパルスメッキ法の基本電流波形
の一例を示す波形図である。FIG. 3 is a waveform diagram showing an example of a basic current waveform of a pulse plating method used in the present invention.
【図４】本発明に用いるパルスメッキ法の電流波形の他
の例を示す波形図である。FIG. 4 is a waveform chart showing another example of the current waveform of the pulse plating method used in the present invention.
【図５】パルスメッキ装置の概略図である。FIG. 5 is a schematic view of a pulse plating apparatus.
【図６】本発明の不純物含有量と陰極接続強度の相関を
示すグラフである。FIG. 6 is a graph showing a correlation between an impurity content and a cathode connection strength of the present invention.
【図７】不純物含有量とはんだ玉発生率を示すグラフで
ある。FIG. 7 is a graph showing an impurity content and a solder ball generation rate.
【図８】従来のチップ型固体コンデンサの一例の側面断
面図である。FIG. 8 is a side sectional view of an example of a conventional chip-type solid capacitor.
【図９】従来の直流メッキ法の電流波形の一例を示す波
形図である。FIG. 9 is a waveform diagram showing an example of a current waveform of a conventional DC plating method.
１ コンデンサ素子 ２ 陽極リード ３ 陰極層 ６ 樹脂 ７ 半田玉 ８ 陽極リード端子 ９ 陰極リード端子 １０ 導電性接着剤 １３ メッキ浴 １４ 電極 １５ リード端子用金属板 １６ パルス電流源 ９００ リードフレーム ９１，９２ はんだメッキ層 Reference Signs List 1 capacitor element 2 anode lead 3 cathode layer 6 resin 7 solder ball 8 anode lead terminal 9 cathode lead terminal 10 conductive adhesive 13 plating bath 14 electrode 15 metal plate for lead terminal 16 pulse current source 900 lead frame 91, 92 solder plating layer
Claims (6)
に導電性接着剤を介して接続したメッキ層を有するリー
ド端子と、前記リード端子の外部露出部分を残して、前
記電子部品素子、前記導電性接着剤及び前記リード端子
を一体に封止した絶縁部材とを含むチップ型固体電解コ
ンデンサにおいて、前記リード端子のメッキ層は、逆パ
ルスを有する電流波形のパルスメッキ法によって形成さ
れていることを特徴とする電子部品。An electronic component element having an electrode, a lead terminal having a plating layer connected to the electrode via a conductive adhesive, and the electronic component element except for an externally exposed portion of the lead terminal. In a chip-type solid electrolytic capacitor including a conductive adhesive and an insulating member integrally sealing the lead terminal, a plating layer of the lead terminal is formed by a pulse plating method of a current waveform having a reverse pulse. Electronic components characterized by the following.
り、前記電子部品は固体電解コンデンサであることを特
徴とする請求項１記載の電子部品。2. The electronic component according to claim 1, wherein the plating layer is a solder plating layer, and the electronic component is a solid electrolytic capacitor.
３ｗｔ％未満であることを特徴とする請求項１記載の電
子部品。3. An organic substance contained in the plating layer is 0.0
The electronic component according to claim 1, wherein the content is less than 3 wt%.
サ素子と、前記陽極リードに溶接により接続した陽極リ
ード端子と、前記陰極層に導電性接着剤を介して接続し
た陰極リード端子と、前記陽極リード端子及び前記陰極
リード端子の外部接続部分を残して、前記コンデンサ素
子、前記陽極リード端子及び前記陰極リード端子を一体
に封止した絶縁部材とを含むチップ型固体電解コンデン
サの製造方法において、前記陽極リード端子及び前記陰
極リード端子を、パルス波形の電流を印加して、メッキ
層を形成し、前記陽極リード端子及び前記陰極リード端
子の外部露出部を残して成形手段により絶縁部材によっ
て封止することを特徴とする電子部品の製造方法。4. A capacitor element having a cathode layer and an anode lead, an anode lead terminal connected to the anode lead by welding, a cathode lead terminal connected to the cathode layer via a conductive adhesive, and the anode lead. A method for manufacturing a chip-type solid electrolytic capacitor comprising: a capacitor element; an insulating member integrally sealing the anode lead terminal and the cathode lead terminal, leaving a terminal and an external connection portion of the cathode lead terminal; Applying a pulse waveform current to the lead terminal and the cathode lead terminal, forming a plating layer, and sealing the anode lead terminal and the cathode lead terminal with an insulating member by molding means while leaving the externally exposed portions of the anode lead terminal and the cathode lead terminal. A method for manufacturing an electronic component, comprising:
めに正電流の１／２〜１／５０の電流で、２〜２０ｍｓ
ｅｃの逆パルスを有する電流波形のパルスメッキ法によ
り、前記メッキ層を形成することを特徴とする請求項４
記載の電子部品の製造方法。5. A method for reducing the amount of organic substances in the plating layer by a current of 1/2 to 1/50 of a positive current for 2 to 20 ms.
5. The plating layer according to claim 4, wherein the plating layer is formed by a pulse plating method of a current waveform having a reverse pulse of ec.
A method for producing the electronic component described in the above.
ｓｅｃであることを、特徴とする請求項４記載の電子部
品の製造方法。6. The pulse width of the positive current is 10 to 500 m.
5. The method for manufacturing an electronic component according to claim 4, wherein the time is seconds.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20168897A JP3239810B2 (en) | 1996-07-26 | 1997-07-28 | Electronic component and method of manufacturing the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19790196 | 1996-07-26 | ||
| JP8-197901 | 1996-07-26 | ||
| JP20168897A JP3239810B2 (en) | 1996-07-26 | 1997-07-28 | Electronic component and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1092696A JPH1092696A (en) | 1998-04-10 |
| JP3239810B2 true JP3239810B2 (en) | 2001-12-17 |
Family
ID=26510637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20168897A Expired - Lifetime JP3239810B2 (en) | 1996-07-26 | 1997-07-28 | Electronic component and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3239810B2 (en) |
-
1997
- 1997-07-28 JP JP20168897A patent/JP3239810B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1092696A (en) | 1998-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2552822B2 (en) | Semiconductor package and manufacturing method thereof | |
| US5400221A (en) | Printed circuit board mounted with electric elements thereon | |
| EP0823719B1 (en) | Solid electrolytic capacitor having pre-plated lead terminals and manufacturing process thereof | |
| US5780931A (en) | Surface mounting semiconductor device and semiconductor mounting component | |
| EP0926735A2 (en) | Tin-nickel alloy and component surface-treated with alloy | |
| JP3239810B2 (en) | Electronic component and method of manufacturing the same | |
| JPH07142845A (en) | Printed wiring board and its manufacture | |
| JPH114056A (en) | Printing resistance printed circuit board and manufacture thereof | |
| JPH1074859A (en) | Qfn semiconductor package | |
| JPH0528752Y2 (en) | ||
| KR20030069880A (en) | Electronic component and method of manufacturing same | |
| US6924440B2 (en) | Printed wiring board, apparatus for electrically connecting an electronic element and a substrate, and method for manufacturing a printed wiring board | |
| KR0169893B1 (en) | Power package with electrically connected dummy lead and heatsink | |
| JP3433479B2 (en) | Method for manufacturing solid electrolytic capacitor | |
| JPH03220708A (en) | Electronic component | |
| JPH06232521A (en) | Wiring board | |
| JPH05291720A (en) | Printed wiring board | |
| JP2942401B2 (en) | Jig for plating | |
| JPS6015139B2 (en) | Electric circuit mounting method for tantalum electrolytic capacitors | |
| JPH10125558A (en) | Solid-state capacitor using conductive functional high polymer film as solid electrolyte | |
| JP3123313B2 (en) | Solid electrolytic capacitors | |
| JPH07254780A (en) | Soldering of electronic component to printed-wiring board | |
| JPH0227816B2 (en) | ||
| JPS62186519A (en) | Electronic parts | |
| JPH0456461B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010911 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091012 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091012 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141012 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |