JP3237959U - 交流送電回路及びソケット - Google Patents

Abstract

【課題】交流送電回路の安全性を向上させることができる、交流送電回路及びソケットに関するものである。
【解決手段】交流送電回路１は給電回路と交流送電回路に接続されるスイッチ回路１２とを含む。スイッチ回路は、主制御回路１２２、サージ検出回路及び給電回路１１に直列接続される第一スイッチ装置１２１を含み、主制御回路と第一スイッチ装置は信号の受送信が可能に接続され、主制御回路は第一スイッチ装置により給電回路の開閉を制御する。サージ検出回路の入力端は給電回路に接続され、サージ検出回路の出力端は主制御回路に接続される。
【選択図】図１

Description

本考案は、電器の技術分野の属し、具体的に、交流送電回路及びソケットに関するものである。

交流送電回路はわれわれの日常生活において幅広く使用されるものである。制御の利便性を向上させるため、スイッチ付き交流送電回路が提案された。

しかしながら、スイッチ装置は零交シャットダウン（Zero crossing shutdown）という問題を有しているので、交流送電回路の出力端の電流が突然変化し、交流送電回路の出力端に接続されている電器装置にスパイク電圧（spike voltage）が形成されるおそれがある。それによりスイッチ装置が破損されるおそれと安全上のリスクがある。

従来の交流送電回路のスイッチ装置において零交シャットダウンをするとき電流が突然変化する問題を解決するため、本考案は下記交流送電回路及びソケットを提供する。

従来の問題を解決するため、本考案は交流送電回路を提供する。その交流送電回路は給電回路と前記交流送電回路に接続されるスイッチ回路とを含む。前記スイッチ回路は、主制御回路、サージ検出回路及び前記給電回路に直列接続される第一スイッチ装置を含み、前記主制御回路と前記第一スイッチ装置は信号の受送信が可能に接続され、かつ前記主制御回路は前記第一スイッチ装置により前記給電回路の開閉を制御する。前記サージ検出回路の入力端は前記給電回路に接続され、前記サージ検出回路の出力端は前記主制御回路に接続される。

好ましくは、前記サージ検出回路はバリスターを含み、前記バリスターは前記給電回路と前記主制御回路に接続される。

好ましくは、前記スイッチ回路はＡＣ電圧検出回路を更に含み、前記ＡＣ電圧検出回路は前記給電回路に接続されることにより前記給電回路の電圧を検出し、前記ＡＣ電圧検出回路の出力端は前記主制御回路に接続される。

好ましくは、前記給電回路の入力電圧が事前設定閾値の範囲内に入っているとき、前記主制御回路は前記第一スイッチ装置をオン状態に制御する。前記第一スイッチ装置はトライアックを含み、前記スイッチ回路はスイッチアイソレーション制御回路を更に含み、前記トライアックは前記スイッチアイソレーション制御回路により前記主制御回路に接続される。

好ましくは、前記スイッチアイソレーション制御回路は光カプラを含む。

好ましくは、前記第一スイッチ装置はトライアックであり、前記主制御回路と前記第一スイッチ装置は信号の受送信が可能に接続され、前記主制御回路は前記第一スイッチ装置により前記給電回路の開閉を制御する。前記スイッチ回路は温度検出回路を更に含み、前記温度検出回路により前記交流送電回路の温度を検出し、前記温度検出回路は前記主制御回路に接続される。

好ましくは、前記温度検出回路は、前記トライアックの温度を検出し、かつ検出された前記トライアックの温度を前記主制御回路にフィードバックし、前記主制御回路はフィードバックされた前記トライアックの温度により前記トライアックの開閉を制御する。

好ましくは、前記主制御回路には事前設定過剰温度閾値が記憶されており、検出された前記トライアックの温度が事前設定過剰温度閾値を上回るとき、前記主制御回路は前記トライアックをシャットダウンする。

好ましくは、前記スイッチ回路はスイッチ制御回路を更に含み、前記スイッチ制御回路は前記主制御回路により前記トライアックの開閉を制御する。前記スイッチ制御回路は、タッチ制御スイッチ、音声制御スイッチ、遠隔操作スイッチ及び押し型スイッチのうちいずれか一種または複数の組合せである。

好ましくは、前記スイッチ回路は表示回路を更に含み、前記表示回路は前記主制御回路に接続される。

従来の問題を解決するため、本考案は他の交流送電回路を更に提供する。その交流送電回路は給電回路と前記交流送電回路に接続されるスイッチ回路とを含む。前記スイッチ回路は、主制御回路、前記給電回路に直列接続される第一スイッチ装置及び前記第一スイッチ装置に並列接続されるバッファ回路を含む。前記主制御回路は前記第一スイッチ装置の開閉を制御することにより前記給電回路の開閉を制御し、前記第一スイッチ装置が零交シャットダウンをするとき、前記バッファ回路は前記給電回路に電流を補充する。

好ましくは、前記第一スイッチ装置は、トライアック、継電器及びＭＯＳトランジスタのうちいずれか一種であるか或いは複数の組合せである。

好ましくは、前記バッファ回路は第二スイッチ装置を含み、前記第二スイッチ装置の一端は前記主制御回路に接続され、前記第二スイッチ装置の他端は前記給電回路に接続される。

好ましくは、前記第二スイッチ装置は継電器とＭＯＳトランジスタを含み、前記主制御回路は前記ＭＯＳトランジスタにより前記継電器に接続され、かつ前記主制御回路は前記ＭＯＳトランジスタを制御することにより前記継電器の開閉を制御する。

好ましくは、前記交流送電回路は電圧検出回路を更に含み、前記電圧検出回路は前記給電回路の入力端の交流電圧及び位相を検出し、前記電圧検出回路の入力端は前記給電回路に接続され、前記電圧検出回路の出力端は前記主制御回路に接続される。

好ましくは、前記電圧検出回路は変圧器とフルブリッジＭＯＳ回路を含み、前記変圧器の一次コイルは前記給電回路に接続され、前記変圧器の二次コイルは前記フルブリッジＭＯＳ回路により前記主制御回路に接続される。

好ましくは、前記スイッチ回路はレギュレーション回路を更に含み、前記レギュレーション回路の入力端は前記給電回路に接続され、前記レギュレーション回路の出力端は前記主制御回路と前記バッファ回路に同時接続される。

従来の問題を解決するため、本考案はソケットを更に提供する。前記ソケットはソケット本体と前記ソケット本体の内部に設けられる回路構造を含み、前記回路構造は前記交流送電回路である。

従来の技術と比較してみると、本考案の交流送電回路により下記考案の効果を獲得することができる。
１、本考案の実施例において交流送電回路を提供する。前記交流送電回路は、スイッチ回路は、主制御回路、サージ検出回路及び給電回路に直列接続される第一スイッチ装置を含み、主制御回路と第一スイッチ装置は信号の受送信が可能に接続され、かつ第一スイッチ装置により給電回路の開閉を制御する。給電回路に第一スイッチ装置が接続されることにより、交流送電回路中のスイッチに電気アークが容易に形成されることを有効的に防止し、交流送電回路の安全性と安定性を向上させることができる。第一スイッチ装置により交流送電回路の開閉を制御する設計により、交流送電回路中のスイッチ回路の寿命を長くすることができる。すなわち交流送電回路のスイッチ回路の使用寿命を延長させることができる。また、スイッチ回路がサージ検出回路を更に含む設計により、給電回路が高電圧サージを入力するか或いは給電回路が雷に打たれる異常を検出することができる。それにより、外部の電圧に異常があることにより内部の部員が破損されることを防止し、交流送電回路の正常の作動を確保することができる。また、変圧器により給電回路とスイッチ回路との間にガルバニックアイソレーションを形成し、それにより交流送電回路の安全性を向上させることができる。

２、本考案の実施例に係る交流送電回路において、サージ検出回路はバリスターを含み、給電回路が高電圧を入力するとき、バリスターはオン状態になるので、主制御回路は、バリスターがオン状態になっているかを検出することにより、給電回路が高電圧入力を入力したかを検出することができる。それにより主制御回路は給電回路の電圧入力の状況を精確に検出することができる。すなわち、主制御回路は交流送電回路の電圧入力状況を検出することにより第一スイッチ装置の開閉を迅速に制御し、それにより給電回路の開閉を制御し、交流送電回路のサージを除去することができる。

３、本考案の実施例に係る交流送電回路において、ＡＣ電圧検出回路は給電回路が入力した電圧値を検出することができる。ＡＣ電圧検出回路が給電回路の入力電圧値が電圧閾値の範囲内に入っていることを検出すると、主制御回路は第一スイッチ装置がオン状態になるように制御することにより給電回路が正常に給電をするようにする。ＡＣ電圧検出回路が給電回路の入力電圧値が電圧閾値の範囲内に入っていないことを検出するとき、すなわち給電回路が入力した電圧値に異常があるとき、主制御回路は第一スイッチ装置がオフ状態になるように制御することにより給電回路の給電を停止させる。主制御回路とＡＣ電圧検出回路が設けられている設計により、交流送電回路の安全性と安定性を更に向上させることができる。

４、本考案の実施例に係る交流送電回路において、第一スイッチ装置はトライアックを含み、スイッチ回路はスイッチアイソレーション制御回路を更に含み、トライアックはスイッチアイソレーション制御回路により主制御回路に接続される。スイッチアイソレーション制御回路により給電回路とスイッチ回路との間にガルバニックアイソレーションを形成し、給電回路の電圧サージ等により主制御回路が破損されることを防止し、交流送電回路の寿命を延長させることができる。また、給電回路とスイッチ回路との間にガルバニックアイソレーションが形成されることにより、高電圧の交流電気が主制御回路に直接に印加されることを防止し、使用者が人為的に交流送電回路の開閉を制御する安全性を向上させることができる。また、スイッチアイソレーション制御回路が光カプラを含む設計により、主制御回路でトライアックのガルバニックアイソレーションを有効に制御することを確保し、主制御回路の安全性と安定性を更に向上させることができる。

５、本考案の実施例に係る交流送電回路において、第一スイッチ装置はトライアックであり、主制御回路と第一スイッチ装置は信号の受送信が可能に接続され、主制御回路は第一スイッチ装置により給電回路の開閉を制御する。給電回路にトライアックが接続される設計により、交流送電回路中のスイッチに電気アークが容易に形成されることを防止し、交流送電回路の安全性と安定性を向上させることができる。トライアックで交流送電回路の開閉を制御する設計により、交流送電回路中のスイッチ回路の寿命を長くすることができる。すなわち交流送電回路のスイッチ回路の使用寿命を延長させることができる。交流送電回路が温度検出回路を更に含む設計において、温度検出回路は交流送電回路の温度を検出し、かつ検出された交流送電回路の温度を主制御回路にフィードバックすることにより交流送電回路の開閉を制御する。温度検出回路でトライアックの温度を検出するとき、過剰温度の閾値を予め設定することができる。温度検出回路が検出したトライアックの温度が事前設定過剰温度閾値を上回るとき、主制御回路がその状況を検出すると、交流送電回路に異常が生ずることを意味する。その場合、主制御回路はトライアックをシャットダウンし、給電回路の給電を停止させる。主制御回路と温度検出回路が設けられることにより交流送電回路の安全性と安定性を更に向上させることができる。

６、本考案の実施例に係る交流送電回路において、スイッチ回路がスイッチ制御回路を更に含むことにより、使用者はスイッチ制御回路により交流送電回路の開閉を容易に制御することができる。スイッチ制御回路は、タッチ制御スイッチ、音声制御スイッチ、遠隔操作スイッチまたは押し型スイッチであることができる。スイッチ制御回路が、タッチ制御スイッチ、音声制御スイッチまたは遠隔操作スイッチであるとき、インテリジェント制御方式（intelligent control method）で給電回路の開閉を制御することにより、交流送電回路の使用上の利便性を向上させることができる。スイッチ制御回路が押し型スイッチであるとき、スイッチを購入するコストを低減することができる。

７、本考案の実施例に係る交流送電回路において、前記交流送電回路は表示回路を更に含む。その場合、表示回路により交流送電回路の作動状況を直観的に表示し、交流送電回路を使用する利便性を向上させることができる。

８、本考案に実施例において他の交流送電回路を更に提供する。前記交流送電回路は給電回路と交流送電回路に接続されるスイッチ回路とを含む。スイッチ回路は主制御回路と給電回路に直列接続される第一スイッチ装置を含む。主制御回路と第一スイッチ装置は信号の受送信が可能に接続され、主制御回路は第一スイッチ装置により給電回路の開閉を制御する。第一スイッチ装置により給電回路の開閉を制御する設計において、需要により給電回路の開閉を制御することができる。スイッチ回路は第一スイッチ装置に並列接続されるバッファ回路を更に含み、第一スイッチ装置が零交シャットダウンをするとき、バッファ回路は給電回路に電流を補充する。第一スイッチ装置が零交シャットダウンをするとき、主制御回路はバッファ回路をオン状態にするとともに電流がバッファ回路を通過するようにする。したがって、第一スイッチ装置が零交シャットダウンをするとき、給電回路の出力端の電流が突然変化することを防止し、かつ給電回路の電流が突然変化することにより給電回路に電気接続される電気装置にスパイク電圧が形成されることを防止することができる。第一スイッチ装置に並列接続されるバッファ回路を更に含む設計において、第一スイッチ装置が零交シャットダウンをするとき、バッファ回路により給電回路に電流を補充することができる。したがって、給電回路の電流が突然変化することによりスパイク電圧が形成されることを防止し、交流送電回路が適当な波形を有している電流を出力するようにすることができる。

９、本考案の実施例に係る交流送電回路において、第一スイッチ装置は、トライアック、継電器及びＭＯＳトランジスタのうちいずれか一種であるか或いは複数の組合せである。第一スイッチ装置が物理的開閉をしない半導体スイッチであることにより、交流送電回路中のスイッチに電気アークが容易に形成されることを有効的に防止し、交流送電回路の安全性と安定性を向上させることができる。それにより交流送電回路中のスイッチ回路の寿命を延長させ、交流送電回路の給電回路の安全性を向上させることができる。

１０、本考案の実施例に係る交流送電回路において、バッファ回路は第二スイッチ装置を含み、第二スイッチ装置の一端は主制御回路に接続され、第二スイッチ装置の他端は給電回路に接続される。第二スイッチ装置によりバッファ回路のオン状態を制御することにより給電回路に電流を補充することができる。

１１、本考案の実施例に係る交流送電回路において、前記第二スイッチ装置は継電器とＭＯＳトランジスタを含み、主制御回路はＭＯＳトランジスタにより継電器に接続され、かつ主制御回路はＭＯＳトランジスタを制御することにより継電器の開閉を制御する。主制御回路がＭＯＳトランジスタにより継電器の開閉を制御する設計により、第二スイッチ装置の応答速度を向上させることができる。第一スイッチ装置が零交シャットダウンをするとき、ＭＯＳトランジスタと継電器によりバッファ回路のオンを制御し、そのバッファ回路により給電回路に電流を迅速に補充することができる。バッファ回路に継電器を設ける場合、バッファ回路により給電回路と主制御回路との間にガルバニックアイソレーションを形成することができる。それにより主制御回路が給電回路中の高圧により破損されることを有効に防止し、交流送電回路の安全性と安定性を更に向上させることができる。

１２、本考案の実施例に係る交流送電回路において、交流送電回路は電圧検出回路を更に含み、電圧検出回路は給電回路の入力端の交流電圧及び位相を検出し、電圧検出回路の入力端は給電回路に接続され、電圧検出回路の出力端は主制御回路に接続される。電圧検出回路は給電回路に入力される交流電気の電圧及び位相を検出することにより、給電回路が入力した交流電気の電圧をより精確に検出し、かつ給電回路の電圧の正波高点と負波高点を迅速に正確に検出することができる。したがって、電圧検出回路が検出した電圧値と実際の電圧値との間の誤差を減少させ、交流送電回路が入力した交流電気の電圧をより正確に検出することができる。それにより主制御回路は給電回路の入力電圧の電圧値によりスイッチ回路を迅速に制御することができる。また、また、交流送電回路が入力した交流電気の電圧及び位相をより正確に検出することによりバッファ回路の開閉を迅速に制御することができる。その場合、バッファ回路により給電回路に電流を迅速に補充することを確保することができる。したがって、電圧検出回路は給電回路の電流が突然変化することを防止し、交流送電回路の安定性と安全性を更に向上させることができる。

１３、本考案の実施例に係る交流送電回路において、電圧検出回路は変圧器とフルブリッジＭＯＳ回路を含み、変圧器の一次コイルは給電回路に接続され、変圧器の二次コイルはフルブリッジＭＯＳ回路により主制御回路に接続される。給電回路が高電圧を入力するとき、変圧器の一次コイルの電圧は増加し、変圧器の二次コイルの電圧は減少する。変圧器が設けられることにより給電回路とスイッチ回路との間にガルバニックアイソレーションを形成することができる。変圧器の二次コイルはフルブリッジＭＯＳ回路により主制御回路に接続される。フルブリッジＭＯＳ回路により給電回路が入力した交流電気の検出と切り替えを実施し、入力された交流電気の正波高点と負波高点を区分し、かつ電圧信号を提供することにより電圧及び位相の検出をすることができる。フルブリッジＭＯＳ回路の検出により交流送電回路の入力端の電圧のボルテージドロップを更に低減し、電圧の検出の正確度を更に向上させることができる。フルブリッジＭＯＳ回路で電圧を検出することにより電圧検出回路の検出の正確度を向上させ、交流送電回路の安全性と安定性を更に向上させることができる。

１４、本考案の実施例に係る交流送電回路において、スイッチ回路はレギュレーション回路を更に含み、レギュレーション回路の入力端は給電回路に接続され、レギュレーション回路の出力端は主制御回路とバッファ回路に同時接続される。スイッチ回路がレギュレーション回路を更に含む設計において、スイッチ回路は主制御回路とバッファ回路に電力を供給することができる。

１５、本考案の実施例に係るソケットにおいて、前記ソケットにより前記交流送電回路と同一の考案の効果を獲得することができる。前記ソケットによる考案の効果は、前記交流送電回路の考案の効果を参照することができるので、ここで再び説明しない。

本考案の第一実施例に係る交流送電回路の回路構造を示す第一ブロックダイアグラムである。 本考案の第一実施例に係る交流送電回路の回路構造を示す第二ブロックダイアグラムである。 本考案の第一実施例に係る交流送電回路の原理を示す図である。 本考案の第一実施例に係る交流送電回路の主制御回路の原理を示す図である。 本考案の第一実施例に係る交流送電回路のレギュレーション回路の原理を示す図である。 従来の技術の交流送電回路が出力する電流の波形を示す図である。 本考案の第一実施例に係る交流送電回路が出力する電流の波形を示す図である。 本考案の第一実施例に係る交流送電回路の回路構造を示す第三ブロックダイアグラムである。 本考案の第一実施例に係る交流送電回路の回路構造を示す第四ブロックダイアグラムである。 本考案の第一実施例に係る交流送電回路の回路構造を示す第五ブロックダイアグラムである。 本考案の第一実施例に係る交流送電回路の回路構造を示す第六ブロックダイアグラムである。 本考案の第一実施例に係る交流送電回路の回路構造を示す第七ブロックダイアグラムである。 本考案の第一実施例に係る交流送電回路の電圧検出回路の原理を示す図である。 本考案の第一実施例に係る交流送電回路の回路構造を示す第八ブロックダイアグラムである。 本考案の第一実施例に係る交流送電回路のスイッチアイソレーション制御回路の原理を示す図である。 本考案の第二実施例に係る交流送電回路の回路構造を示す第一ブロックダイアグラムである。 本考案の第二実施例に係る交流送電回路の回路構造を示す第二ブロックダイアグラムである。 本考案の第二実施例に係る交流送電回路の給電回路の原理を示す図である。 本考案の第二実施例に係る交流送電回路の主制御回路の原理を示す図である。 本考案の第二実施例に係る交流送電回路のＡＣ電圧検出回路の原理を示す図である。 本考案の第二実施例に係る交流送電回路のサージ検出回路の原理を示す図である。 本考案の第二実施例に係る交流送電回路のスイッチアイソレーション制御回路の原理を示す図である。 本考案の第三実施例に係る交流送電回路の回路構造を示す第一ブロックダイアグラムである。 本考案の第三実施例に係る交流送電回路の回路構造を示す第二ブロックダイアグラムである。 本考案の第三実施例に係る交流送電回路のスイッチ回路の原理を示す図である。 本考案の第三実施例に係る交流送電回路の主制御回路の原理を示す図である。 本考案の第三実施例に係る交流送電回路の給電回路の原理を示す図である。 本考案の第三実施例に係る交流送電回路のスイッチアイソレーション制御回路の原理を示す図である。 本考案の第三実施例に係る交流送電回路のスイッチ制御回路の原理を示す図である。 本考案の第三実施例に係る交流送電回路の表示回路の原理を示す図である。 本考案の第四実施例に係るソケットの構造を示す図である。

本考案の目的、技術的事項および考案の効果をより詳細に説明するため、以下、図面と実施例により本考案をより詳細に説明する。注意されたいことは、下記具体的な実施例は、本考案を説明するものであるが、本考案を限定するものでない。

図１と図２を参照すると、本考案の第一実施例において交流送電回路１を提供する。交流送電回路１は給電回路１１と交流送電回路１に接続されるスイッチ回路１２とを含み、スイッチ回路１２は、主制御回路（Main control circuit）１２２、給電回路１１に直列接続される第一スイッチ装置１２１及び第一スイッチ装置１２１に並列接続されるバッファ回路（Buffer circuit）１２４を含む。主制御回路１２２は第一スイッチ装置１２１の開閉を制御することにより給電回路１１の開閉を制御し、第一スイッチ装置１２１が零交シャットダウン（Zero crossing shutdown）をするとき、バッファ回路１２４は給電回路１１に電流を補充することができる。

図２及び図５を参照すると、本考案の第一実施例に係るスイッチ回路１２はレギュレーション回路（regulation circuit）１２３を更に含み、レギュレーション回路１２３の入力端は給電回路１１に接続され、レギュレーション回路１２３の出力端は主制御回路１２２とバッファ回路１２４に同時接続される。

本考案の第一実施例に係る給電回路１１の交流電力の一部分はレギュレーション回路１２３に伝送され、他の一部分は給電回路１１の出力端により給電回路１１の出力端に接続される電気装置に伝送される。レギュレーション回路１２３は主制御回路１２２とバッファ回路１２４に電力を供給する。

本考案のレギュレーション回路１２３はプライマリー（primary）入力端に接続される入力回路であり、入力回路は、順に接続されている交流電力入力部分、プライマリー整流部分、プライマリーフィルタ部分を含む。それにより変圧器にプライマリー入力電源を提供し、充電負荷をセカンダリ（Secondary）出力端に接続させるとき、セカンダリ出力端は充電負荷に電力を供給する。

図２と図３を参照すると、本考案の第一実施例に係る給電回路１１はＡＣ入力端と出力端を含む。ＡＣ入力端には交流電力が入力され、出力端は交流電気または直流電気を出力し、ＡＣ入力端はソケットに電力を供給する。

具体的に、本考案の第一実施例に係る給電回路１１は、交流電源中の電圧サージ（voltage surge）を除去するバリスター（varistor）ＭＯＶ１、ノイズを除去するキャパシター（capacitor）Ｃ２及び抵抗Ｒ１を含む。バリスターＭＯＶ１は交流電源のＬ線とＮ線との間に接続され、キャパシターＣ２と抵抗Ｒ１は直列接続された後交流電源のＬ線とＮ線との間に接続される。

主制御回路１２２と第一スイッチ装置１２１は信号の受送信が可能に接続され、主制御回路１２２は第一スイッチ装置１２１により給電回路１１の開閉を制御するように設けられる。本考案において、需要により給電回路１１の開閉を制御することができる。すなわち、交流電力を入力するとき、主制御回路１２２は第一スイッチ装置１２１の開閉を制御することにより給電回路１１の開閉を制御することができる。

第一スイッチ装置１２１は、トライアック（TRIAC）、継電器（relay）及びＭＯＳトランジスタ（metal oxide semiconductor transistor）のうちいずれか一種であるか或いは複数の組合せであることができる。本考案の第一実施例に係る第一スイッチ装置１２１はトライアックである。

第一スイッチ装置１２１が物理的開閉をしない半導体スイッチ（Semiconductor switch）であることにより、交流送電回路中のスイッチに電気アークが容易に形成されることを有効的に防止し、交流送電回路１の安全性と安定性を向上させることができる。それにより交流送電回路１中のスイッチ回路１２の寿命を延長させ、交流送電回路１の給電回路１１の安全性を向上させることができる。

本考案の主制御回路１２２は、ワンチップコンピュータ（one-chip computer）、マイクロコントローラー（micro controller）、フィールドプログラマブルゲートアレイ（Field programmable gate array、ＦＰＧＡ）、汎用アレイロジック（generic array logic、ＧＡＬ）であるか或いはそれらの任意の組合せであることができる。

図２と図４を参照ると、本考案の主制御回路１２２はマイクロコントローラーである。主制御回路１２２の品番はＱＦＮ２０であり、主制御回路１２２は２１個のピンを含む。

図６を参照すると、第一スイッチ装置１２１は零交シャットダウンをする。第一スイッチ装置１２１が零交シャットダウンをするとき、給電回路１１の出力電流が突然変化するので、給電回路１１の出力端と／或いは給電回路１１の出力端に電気接続される電気装置にスパイク電圧（spike voltage）が形成されるおそれがある。したがって、第一スイッチ装置１２１が零交シャットダウンをするとき、給電回路１１と／或いは給電回路１１に電気接続される電気装置が破損されるおそれがあり、かつ適当な波形を有している電流を出力することができない。

図７を参照すると、第一スイッチ装置１２１が零交シャットダウンをするとき、給電回路１１に電流を補充することにより交流送電回路１が適当な波形を有している電流を出力するようにする。

バッファ回路１２４は給電回路１１に電流を補充する。すなわち、第一スイッチ装置１２１が零交シャットダウンをするとき、主制御回路１２２はバッファ回路１２４のオンを制御する。

バッファ回路１２４と第一スイッチ装置１２１を並列接続させる設計において、第一スイッチ装置１２１が零交シャットダウンをするとき、主制御回路１２２はバッファ回路１２４のオンを制御することにより、給電回路１１の入力端の電流がバッファ回路１２４により出力端に流れるようにする。それにより給電回路１１の出力端の電流が突然変化することを防止し、かつ給電回路１１の電流が突然変化することにより給電回路１１に電気接続される回路と／或いは電気装置にスパイク電圧が形成されることを防止することができる。以上のとおり、第一スイッチ装置１２１が零交シャットダウンをするとき給電回路１１に電流を補充することにより、給電回路１１の電流が突然変化することによりスパイク電圧が形成されることを防止することができる。

図８を参照すると、バッファ回路１２４は第二スイッチ装置１２４１を含み、第二スイッチ装置１２４１の一端は主制御回路１２２に接続され、第二スイッチ装置１２４１の他端は給電回路１１に接続される。

主制御回路１２２は第二スイッチ装置１２４１のオンを制御し、かつ主制御回路１２２はバッファ回路１２４を制御することにより給電回路１１に電流を補充する。

第二スイッチ装置１２４１は継電器と／或いはＭＯＳトランジスタを含む。

図９を参照すると、本考案の実施例において、本考案の第一実施例に係る第二スイッチ装置１２４１は継電器を含む。第二スイッチ装置１２４１がＭＯＳトランジスタを更に含む場合、主制御回路１２２はＭＯＳトランジスタにより継電器に接続され、かつ主制御回路１２２はＭＯＳトランジスタを制御することにより継電器の開閉を制御することができる。

具体的に、図３と図９を参照すると、本考案の第一実施例に係るバッファ回路１２４は、継電器Ｋ１、ＭＯＳトランジスタＱ２、抵抗Ｒ５及び抵抗Ｒ７を含む。ＭＯＳトランジスタＱ２のゲートは抵抗Ｒ５により主制御回路１２２の第十八ピン、すなわちＰＡ７に接続される。ＭＯＳトランジスタＱ２のドレーン（drain）は継電器Ｋ１の一端に接続され、継電器Ｋ１の他端は給電回路１１に接続される。ＭＯＳトランジスタＱ２のソース（Source）は接地し、抵抗Ｒ７の一端はＭＯＳトランジスタＱ２のゲート（gate）に接続され、抵抗Ｒ７の他端はＧＮＤに接続される。

主制御回路１２２がＭＯＳトランジスタＱ２により継電器Ｋ１の開閉を制御する設計により、第二スイッチ装置１２４１の応答速度を向上させることができる。第一スイッチ装置１２１が零交シャットダウンをするとき、ＭＯＳトランジスタＱ２と継電器Ｋ１によりバッファ回路１２４のオンを制御し、そのバッファ回路１２４により給電回路１１に電流を迅速に補充することができる。バッファ回路１２４に継電器Ｋ１を設ける場合、バッファ回路１２４により給電回路１１と主制御回路１２２との間にガルバニックアイソレーション（Galvanic isolation）を形成することができる。それにより主制御回路１２２が給電回路１１中の高圧により破損されることを有効に防止し、交流送電回路１の安全性と安定性を更に向上させることができる。

第一スイッチ装置１２１が零交シャットダウンをするとき、主制御回路１２２はＭＯＳトランジスタＱ２のオンを制御することにより継電器Ｋ１のオンを制御し、それにより給電回路１１に電流を補充することができる。第一スイッチ装置１２１がオン状態になるとき、主制御回路１２２はＭＯＳトランジスタＱ２のシャットダウンを制御することにより継電器Ｋ１のシャットダウンを制御し、それにより給電回路１１への電流の補充を停止させることができる。

図１０を参照すると、本考案の他の実施例において、本考案の第一実施例に係る第二スイッチ装置１２４１はＭＯＳトランジスタだけでなく、アイソレーション制御部品を更に含む。ＭＯＳトランジスタは給電回路１１に接続され、ＭＯＳトランジスタはアイソレーション制御部品により主制御回路１２２に信号の受送信が可能に接続される。

第二スイッチ装置１２４１がＭＯＳトランジスタを含む設計により、第二スイッチ装置１２４１の応答速度を向上させることができる。ＭＯＳトランジスタはアイソレーション機能を有していないので、ＭＯＳトランジスタはアイソレーション制御部品によりＭＯＳトランジスタと主制御回路１２２が信号の受送信が可能に接続されることを制御する。ＭＯＳトランジスタがアイソレーション制御部品により主制御回路１２２に接続される設計により、給電回路１１と主制御回路１２２との間にガルバニックアイソレーションを形成することができる。したがって、給電回路１１と主制御回路１２２が直接に接続されることにより主制御回路１２２が破損されることを有効に防止し、交流送電回路１の寿命を延長させることができる。

図１１と図１２を参照すると、本考案の第一実施例に係る交流送電回路１は電圧検出回路１３を更に含み、電圧検出回路１３は給電回路１１の入力端の交流電圧及び位相を検出する。電圧検出回路１３の入力端は給電回路１１に接続され、電圧検出回路１３の出力端は主制御回路１２２に接続される。

電圧検出回路１３は給電回路１１に入力される交流電気の電圧及び位相を検出することができる。その場合、主制御回路１２２は給電回路１１の入力電圧の電圧値によりスイッチ回路１２を迅速に制御することができる。本考案の例示において、電圧検出回路１３が給電回路１１に入力される電圧が大きすぎることを検出すると、主制御回路１２２は、スイッチ回路１２をオフ状態に迅速に制御することにより、大きすぎる電圧により交流送電回路１と／或いは給電回路１１に電気接続される電気装置が破損されることを防止することができる。電圧検出回路１３が給電回路１１に入力される電圧が正常になることを検出すると、主制御回路１２２は、スイッチ回路１２をオン状態に迅速に制御することにより、給電回路１１の正常の給電を回復させることができる。電圧検出回路１３は給電回路１１の入力電圧の電圧値及び位相を検出し、主制御回路１２２は、給電回路１１の入力電圧の電圧値及び位相によりバッファ回路１２４の接続を制御することにより、バッファ回路１２４が電流を迅速に補充するようにする。それにより、電圧検出回路１３は給電回路１１の電流が突然変化することを防止し、交流送電回路１の安定性と安全性を更に向上させることができる。

ダイオードにより交流送電回路１の入力端の電圧を検出するとき、検出された電圧のプレッシャー比例（pressure ratio）が大きいので、検出された電圧は実際の電圧値より小さくなり、検出された波形も実際の波形より小さくなるおそれがある。本考案はフルブリッジＭＯＳ回路により交流送電回路の入力端の電圧及び位相を検出するので、電圧検出回路１３が検出した電圧値は実際の電圧値に接近し、電圧検出の正確度を大幅に向上させることができる。

フルブリッジＭＯＳ回路により、給電回路１１が入力した交流電気の電圧をより精確に検出し、かつ給電回路１１の電圧の正波高点と負波高点を迅速に正確に検出することができる。したがって、電圧検出回路１３が検出した電圧値と実際の電圧値との間の誤差を減少させ、交流送電回路１が入力した交流電気の電圧をより正確に検出することができる。また、交流送電回路１が入力した交流電気の電圧及び位相をより正確に検出することにより、交流送電回路１の安定性と安全性を更に向上させることができる。

図１２及び図１３を参照すると、電圧検出回路１３は変圧器とフルブリッジＭＯＳ回路を含み、変圧器の一次コイル（primary coil）は給電回路１１に接続され、変圧器の二次コイル（secondary coil）はフルブリッジＭＯＳ回路により主制御回路１２２に接続される。

具体的に、図１３を参照すると、本考案の実施例に係る電圧検出回路１３は少なくとも、変圧器Ｔ１、ＭＯＳトランジスタＱ４、ＭＯＳトランジスタＱ５、ＭＯＳトランジスタＱ６及びＭＯＳトランジスタＱ７を含む。変圧器Ｔ１の一次コイルの第一端と変圧器Ｔ１の一次コイルの第二端は交流電源のＬ線とＮ線との間に接続される。変圧器Ｔ１の二次コイルの第三端は、ＭＯＳトランジスタＱ５のドレーン、ＭＯＳトランジスタＱ４のドレーン、ＭＯＳトランジスタＱ６のゲート及びＭＯＳトランジスタＱ７のゲートに接続され、変圧器Ｔ１の二次コイルの第四端は、ＭＯＳトランジスタＱ６のドレーン、ＭＯＳトランジスタＱ７のドレーン、ＭＯＳトランジスタＱ４のゲート及びＭＯＳトランジスタＱ５のゲートに接続される。ＭＯＳトランジスタＱ５のソースとＭＯＳトランジスタＱ６のソースは接続された後ＧＮＤに接続され、ＭＯＳトランジスタＱ４のソースは主制御回路１２２の第二ピン、すなわちＰＡ３ピンに接続される。ＭＯＳトランジスタＱ４のソースは抵抗Ｒ１５と抵抗Ｒ１７によりＧＮＤに接続され、ＭＯＳトランジスタＱ７のソースは主制御回路１２２の第三ピン、すなわちＰＡ２ピンに接続され、ＭＯＳトランジスタＱ７のソースは抵抗Ｒ１４と抵抗Ｒ１６によりＧＮＤに接続される。

具体的に、変圧器Ｔ１の二次コイルの第三端には順方向電圧（forward voltage）が形成され、変圧器Ｔ１の二次コイルの第四端には逆方向電圧（backward voltage）が形成される。電圧はＭＯＳトランジスタＱ４により主制御回路１２２とＧＮＤに伝送される。そのとき、ＭＯＳトランジスタＱ４はハイレベル（High level）を入力し、ＭＯＳトランジスタＱ４はオン状態になり、ＭＯＳトランジスタＱ６とＭＯＳトランジスタＱ７には閉環が形成され、かつＭＯＳトランジスタＱ６とＭＯＳトランジスタＱ７はオフ状態になる。変圧器Ｔ１の二次コイルの第三端がハイレベルを入力するとき、ＭＯＳトランジスタＱ４はオン状態を維持し続ける。ＭＯＳトランジスタＱ４には寄生ダイオード（parasitic diode）が設けられ、オン状態になっているＭＯＳトランジスタＱ４の抵抗は非常に小さいので、検出された電圧のボルテージドロップ（voltage drop）も小さくなることができる。ＭＯＳトランジスタＱ４のソースで検出した電圧信号は主制御回路１２２に出力され、ＭＯＳトランジスタＱ４のソースは抵抗Ｒ１５と抵抗Ｒ１７によりＧＮＤに接続される。

変圧器Ｔ１の二次コイルの第三端には逆方向電圧が形成され、変圧器Ｔ１の二次コイルの第四端には順方向電圧が形成される。電圧はＭＯＳトランジスタＱ７により主制御回路１２２とＧＮＤに伝送される。そのとき、ＭＯＳトランジスタＱ７はオン状態になり、ＭＯＳトランジスタＱ５とＭＯＳトランジスタＱ４には閉環が形成され、かつＭＯＳトランジスタＱ５とＭＯＳトランジスタＱ４はオフ状態になる。変圧器Ｔ１の二次コイルの第四端がハイレベルを入力するとき、ＭＯＳトランジスタＱ７のドレーンには正電圧が形成され、ＭＯＳトランジスタＱ７のゲートには負電圧が形成され、ＭＯＳトランジスタＱ７の両端には電圧差が形成され、ＭＯＳトランジスタＱ７はオフ状態になる。ＭＯＳトランジスタＱ７には寄生ダイオードが設けられ、オン状態になっているＭＯＳトランジスタＱ７の抵抗は非常に小さいので、検出された電圧のボルテージドロップも小さくなることができる。ＭＯＳトランジスタＱ７のソースで検出した電圧信号は主制御回路１２２に出力され、ＭＯＳトランジスタＱ７のソースは抵抗Ｒ１５と抵抗Ｒ１７によりＧＮＤに接続される。

給電回路１１が高電圧を入力するとき、変圧器の一次コイルの電圧は増加し、変圧器の二次コイルの電圧は減少する。変圧器が設けられることにより給電回路１１とスイッチ回路１２との間にガルバニックアイソレーションを形成することができる。変圧器の二次コイルはフルブリッジＭＯＳ回路により主制御回路１２２に接続される。フルブリッジＭＯＳ回路により給電回路１１が入力した交流電気の検出と切り替えを実施し、入力された交流電気の正波高点と負波高点を区分し、かつ電圧信号を提供することにより電圧及び位相の検出をすることができる。フルブリッジＭＯＳ回路の検出により交流送電回路１の入力端の電圧のボルテージドロップを更に低減し、電圧の検出の正確度を更に向上させることができる。フルブリッジＭＯＳ回路で電圧を検出することにより電圧検出回路１３の検出の正確度を向上させ、交流送電回路１の安全性と安定性を更に向上させることができる。

図１４を参照すると、第一スイッチ装置１２１はトライアック１２１１を含み、スイッチ回路１２はスイッチアイソレーション制御回路１２５を更に含み、トライアック１２１１はスイッチアイソレーション制御回路１２５により主制御回路１２２に接続される。本実施例のスイッチアイソレーション制御回路１２５は光カプラ（optical coupler）を含む。

スイッチアイソレーション制御回路１２５により給電回路１１とスイッチ回路１２との間にガルバニックアイソレーションを形成し、給電回路１１の電圧サージ等により主制御回路１２２が破損されることを防止し、交流送電回路１の寿命を延長させることができる。また、給電回路１１とスイッチ回路１２との間にガルバニックアイソレーションが形成されることにより、高電圧の交流電気が主制御回路１２２に直接に印加されることを防止し、使用者が人為的に交流送電回路１の開閉を制御する安全性を向上させることができる。また、スイッチアイソレーション制御回路１２５が光カプラを含む設計により、主制御回路１２２でトライアック１２１１のガルバニックアイソレーションを有効に制御することを確保し、主制御回路１２２の安全性と安定性を更に向上させることができる。

トライアック１２１１が高電圧に接続されるとき、給電回路１１と主制御回路１２２との間にガルバニックアイソレーションを形成する必要がある。本実施例の光カプラは良好なアイソレーション性能を有しているので、光カプラを設ける場合、光カプラにより給電回路１１及び主制御回路１２２と弱電気及び強電気との間にガルバニックアイソレーションを形成することができる。トライアック１２１１が高電圧に接続されるとき、光カプラでトライアック１２１１の接続時間を制御することにより、トライアック１２１１に入力される高電圧をアイソレーションし、主制御回路１２２の安全性と安定性を更に向上させることができる。

図１５を参照すると、スイッチアイソレーション制御回路１２５は少なくとも光カプラＵ１を含み、その光カプラＵ１の品番はＭＯＣ３０４１であり、光カプラＵ１の内部には零交検出回路（Zero crossing detection circuit）が設けられている。光カプラＵ１はその内部の零交検出回路の検出結果により双方向サイリスタ（Bidirectional thyristor）のオン状態とオフ状態を制御する。それによりトライアック１２１１のオン状態とオフ状態を制御し、トライアック１２１１の零交シャットダウンを実現することができる。

給電回路１１が交流電気を入力するとき、一部分の交流電気がレギュレーション回路１２３に伝送されることによりレギュレーション回路１２３は主制御回路１２２とバッファ回路１２４に電力を供給することができる。他の一部分の交流電気は給電回路１１の出力端により給電回路の出力端に接続される電気装置に伝送される。主制御回路１２２は第一スイッチ装置１２１を制御することにより給電回路１１の開閉を制御する。バッファ回路１２４と第一スイッチ装置１２１は並列接続され、第一スイッチ装置１２１が零交シャットダウンをするとき、主制御回路１２２はバッファ回路１２４が給電回路１１に電流を補充することを制御する。電圧検出回路１３は給電回路１１の入力端の電圧及び位相を検出し、電圧検出回路１３は変圧器とフルブリッジＭＯＳ回路を含む。変圧器により給電回路１１とスイッチ回路１２との間にガルバニックアイソレーションを形成し、フルブリッジＭＯＳ回路の検出により交流送電回路１の入力端の電圧のボルテージドロップを更に低減することができる。スイッチアイソレーション制御回路により給電回路１１とスイッチ回路１２との間にガルバニックアイソレーションを形成することができる。それにより、交流送電回路１が高電圧を入力するとき、高電圧の交流電気が主制御回路１２２に直接に入力されることを防止することができる。スイッチアイソレーション制御回路１２５は光カプラを更に含むので、トライアック１２１１に向いて有効なガルバニックアイソレーションを形成することができる。

図１６と図１７を参照すると、本考案の第二実施例において交流送電回路２を提供する。交流送電回路２は給電回路２０と給電回路２０に接続されるスイッチ回路２１とを含み、スイッチ回路２１は、主制御回路２１１、サージ検出回路２１３及び給電回路２０に直列接続される第一スイッチ装置２１２を含む。主制御回路２１１と第一スイッチ装置２１２は信号の受送信が可能に接続され、第一スイッチ装置２１２は給電回路２０の開閉を制御する。サージ検出回路２１３の入力端は給電回路２０に接続され、サージ検出回路２１３の出力端は主制御回路２１１に接続される。

本考案の第二実施例に係るスイッチ回路２１は主制御回路２１１と給電回路２０に直列接続される第一スイッチ装置２１２とを含み、主制御回路２１１と第一スイッチ装置２１２は信号の受送信が可能に接続され、主制御回路２１１は第一スイッチ装置２１２により給電回路１１の開閉を制御する。給電回路２０に第一スイッチ装置２１２が接続されることにより、交流送電回路２中のスイッチに電気アークが容易に形成されることを有効的に防止し、交流送電回路２の安全性と安定性を向上させることができる。

第一スイッチ装置２１２により交流送電回路２の開閉を制御する設計により、交流送電回路２中のスイッチ回路２１の寿命を長くすることができる。すなわち交流送電回路２のスイッチ回路２１の使用寿命を延長させることができる。

本考案の第二実施例に係るスイッチ回路２１はレギュレーション回路２１８を更に含む。レギュレーション回路２１８が主制御回路２１１に接続されることにより、レギュレーション回路２１８は主制御回路２１１に電力を供給する。

本考案の第二実施例に係るレギュレーション回路２１８はプライマリー入力端に接続される入力回路であることができる。入力回路は常用しているＰＳＲ（Primary Side Regulation）システムの入力回路であり、入力回路は、順に接続されている交流電力入力部分、プライマリー整流部分、プライマリーフィルタ部分を含む。それにより変圧器にプライマリー入力電源を提供し、充電負荷をセカンダリ出力端に接続させるとき、セカンダリ出力端は充電負荷に電力を供給する。

注意されたいことは、本考案の第二実施例に係る給電回路２２の一部分の電力はレギュレーション回路２１８に伝送され、他の一部分の電力はソケットに伝送される。レギュレーション回路２１８は、主制御回路２１１、サージ検出回路２１３、ＡＣ電圧検出回路２１４、アラーム回路２１５、温度検出回路２１６及びスイッチアイソレーション制御回路２１７に電力を供給する。

図１７と図１８を参照すると、本考案の第二実施例に係る給電回路２０はＡＣ入力端とＡＣ出力端を含む。ＡＣ入力端には交流電力が入力され、ＡＣ出力端は交流電気を出力することによりソケットに電力を供給する。

本考案の第二実施例に係るスイッチ回路２１は、サージ検出回路２１３、抵抗Ｒ１、キャパシターＣ２、第一スイッチ装置２１２及び主制御回路２１１を含む。抵抗Ｒ１、キャパシターＣ２が直列接続されることによりＲＣ吸収回路（Resistance capacitance absorption circuit）が構成され、ＲＣ吸収回路は第一スイッチ装置２１２がブレークダウン（breakdown）されないように保護することができる。サージ検出回路２１３は給電回路２０に接続され、第一スイッチ装置２１２は給電回路２０に接続され、第一スイッチ装置２１２とサージ検出回路２１３はいずれも主制御回路２１１に接続される。

ＡＣ電気を入力するとき、主制御回路２１１は第一スイッチ装置２１２の開閉を制御することにより給電回路２０の開閉を制御する。

本実施例の第一スイッチ装置２１２は、トライアック、継電器と／或いはＭＯＳトランジスタであることができる。第一スイッチ装置２１２が物理的開閉をしない半導体スイッチであることにより、交流送電回路中のスイッチに電気アークが容易に形成されることを防止し、交流送電回路の安全性を向上させることができる。第一スイッチ装置２１２がトライアックであるにより、交流送電回路２中のスイッチに電気アークが容易に形成されることを防止し、交流送電回路２の安全性と安定性を向上させることができる。トライアックで交流送電回路２の開閉を制御する設計により、交流送電回路２中のスイッチ回路２１の寿命を長くすることができる。すなわち交流送電回路２のスイッチ回路２１の使用寿命を延長させることができる。

スイッチ回路２１がサージ検出回路２１３を更に含む設計により、給電回路２０が高電圧サージを入力するか或いは給電回路２０が雷に打たれる異常を検出することができる。外部の電圧に異常があることにより内部の部員が破損されることを防止し、交流送電回路２の正常の作動を確保することができる。

本考案の主制御回路２１１は、ワンチップコンピュータ、マイクロコントローラー、フィールドプログラマブルゲートアレイ、汎用アレイロジックであるか或いはそれらの任意の組合せであることができる。

具体的に、図１９を参照すると、本考案の第二実施例において、本実施例に係る主制御回路２１１として品番がＱＦＮ２０であるチップを採用する。そのチップは、８ビットマイクロコントローラー（8-bit micro controller、ＭＣＵ）を採用する低消費電力プラットフォーム（Low power platform）であるので、いろいろなバッテリーを採用することができる。前記主制御回路２１１は、８ｋＢのフラッシュメモリー（flash memory）、０．５ｋＢのＲＡＭ、１６デジタルＩ／Ｏピン、４＊１６位のタイマー、３個のＰＣＡチャンネル及び外部の通信装置を含む。

主制御チップ（Main control chip）Ｕ４は第一スイッチ装置２１２の開閉を制御し、かつ主制御チップＵ４はサージ検出回路２１３とＡＣ電圧検出回路２１４が検出した情報を受信する。主制御チップＵ４は温度検出回路２１６が検出した情報も受信する。

図１８と図２１を参照すると、本考案の第二実施例に係るサージ検出回路２１３は少なくとも、バリスターＭＯＶ１と変圧器Ｔ１を含み、バリスターＭＯＶ１は給電回路２０に接続され、変圧器Ｔ１の一次コイルはバリスターＭＯＶ１により給電回路２０に接続され、変圧器Ｔ１の二次コイルは主制御回路２１１に接続される。すなわちバリスターＭＯＶ１は変圧器Ｔ１により主制御回路２１１に接続される。その設計において、変圧器Ｔ１により給電回路２０とスイッチ回路２１との間にガルバニックアイソレーションを形成し、それにより交流送電回路２の安全性を向上させることができる。給電回路２０が高電圧を入力するとき、バリスターＭＯＶ１はオン状態になるので、主制御回路２１１は、バリスターＭＯＶ１がオン状態になっているかを検出することにより、給電回路２０が高電圧入力を入力したかを検出することができる。それにより主制御回路２１１は給電回路２０の電圧入力の状況を精確に検出することができる。すなわち、主制御回路２１１は交流送電回路２の電圧入力状況を検出することにより第一スイッチ装置２１２の開閉を迅速に制御し、それにより給電回路２０の開閉を制御し、交流送電回路２のサージを除去することができる。

具体的に、本実施例のサージ検出回路２１３は、バリスターＭＯＶ１、変圧器Ｔ１、ＡＣ－ＡＣ変圧器Ｄ４、抵抗Ｒ１６、抵抗Ｒ１７、抵抗Ｒ１８、抵抗Ｒ１９及び三極管Ｑ３を含む。バリスターＭＯＶ１の一端は給電回路２０に接続され、バリスターＭＯＶ１の他端は変圧器Ｔ１の一次コイルに接続され、変圧器Ｔ１の二次コイルはＡＣ－ＡＣ変圧器Ｄ４の一端に接続され、ＡＣ－ＡＣ変圧器Ｄ４の他端は抵抗Ｒ１８の一端に接続され、抵抗Ｒ１８の一端は抵抗Ｒ１７の一端に接続され、抵抗Ｒ１８の他端は接地し、抵抗Ｒ１７の他端は抵抗Ｒ１９の一端に接続され、抵抗Ｒ１９の他端は接地し、三極管Ｑ３のエミッタ電極（emitter electrode）は接地し、三極管Ｑ３のベース電極（base electrode）は抵抗Ｒ１７と抵抗Ｒ１９に接続され、三極管Ｑ３のコレクター電極（collector electrode）は主制御回路２１１のＰＡ４ピンに接続される。

給電回路２０が入力した電圧が低電圧であるとき、バリスターＭＯＶ１はオフ状態になり、第一スイッチ装置２１２はオン状態になる。給電回路２０が入力した電圧が高電圧であるとき、バリスターＭＯＶ１はオン状態になり、入力される電圧と電流は増加する。第一スイッチ装置２１２がブレークダウンされない前、変圧器Ｔ１の作用により変圧器Ｔ１の二次コイルの電流は変化する。それにより、三極管Ｑ３のベース電極の電位（electric potential）がローレベル（Low level）からハイレベルに変化し、三極管Ｑ３はオフ状態からオン状態に変化する。主制御回路２１１は、三極管Ｑ３はオンオフ状態を検出し、かつ三極管Ｑ３のオンオフ状態により第一スイッチ装置２１２の開閉を制御する。したがって、入力電圧が高電圧であり、その高電圧が給電回路２０により出力されるとき、給電回路２０に接続される電気装置が破損されるか或いは高電圧により交流送電回路２中の部品が破損されることを防止することができる。その設計により交流送電回路２の安全性を向上させることができる。低電圧は高電圧より低い電圧であり、本実施例の低電圧はバリスターＭＯＶ１のターンオン電圧（turn-on voltage）閾値より小さい電圧を指し、高電圧はバリスターＭＯＶ１のターンオン電圧閾値より大きいか或いは等しい電圧をする。本考案の実施例において、バリスターＭＯＶ１のターンオン電圧閾値は１０００Ｖであることができる。その場合、１０００Ｖ以上の電圧が入力されると、バリスターＭＯＶ１はオン状態になる。

図１８と図２０を参照すると、本考案の第二実施例に係るスイッチ回路２１はＡＣ電圧検出回路２１４を更に含む。ＡＣ電圧検出回路２１４は給電回路２０に接続されることにより給電回路２０の電圧値を検出する。ＡＣ電圧検出回路２１４の出力端は主制御回路２１１に接続される。

ＡＣ電圧検出回路２１４は、抵抗Ｒ２７、抵抗Ｒ２８、変圧器Ｔ２、ダイオードＺＤ３及びキャパシターＣ１０を含む。変圧器Ｔ２の一次コイルは給電回路２０の入力端に接続され、抵抗Ｒ２７と抵抗Ｒ２８は直接接続された後変圧器Ｔ２の一次コイルに接続される。変圧器Ｔ２の二次コイルはダイオードＺＤ３に接続され、ダイオードＺＤ３の正極はキャパシターＣ１０に接続される。

ＡＣ電圧検出回路２１４は給電回路２０が入力する電圧値を検出する。ＡＣ電圧検出回路２１４が給電回路２０の電圧値が正常であることを検出するとき、主制御回路２１１は第一スイッチ装置２１２をオン状態に制御することにより給電回路２０が正常に給電をするようにする。ＡＣ電圧検出回路２１４が給電回路２０が入力した電圧値に異常があることを検出するとき、主制御回路２１１は第一スイッチ装置２１２をオフ状態に制御することにより給電回路２０の給電を停止させる。その設計により交流送電回路２の安全性と安定性を更に向上させることができる。

主制御回路２１１には事前設定閾値が記憶されている。給電回路２０の入力電圧が事前設定閾値の範囲内に入っているとき、主制御回路２１１は第一スイッチ装置２１２をオン状態に制御する。本実施例の事前設定閾値は９０Ｖ～２５０Ｖであることができる。

注意されたいことは、電源アダプターを米国において使用するとき、電圧閾値を１００Ｖ～１２０Ｖに設定することができる。電源アダプターをイギリス、中国またはヨーロッパにおいて使用するとき、電圧閾値を２００Ｖ～２４０Ｖに設定することができる。

ＡＣ入力の電圧値が電圧閾値の範囲内に入っているとき、第一スイッチ装置２１２はオン状態になる。ＡＣ入力の電圧値が電圧閾値の範囲内に入っていないとき、主制御回路２１１は第一スイッチ装置２１２がオフ状態になるように制御する。第一スイッチ装置２１２がオフ状態になることにより給電回路２０の給電は停止される。ＡＣ電圧検出回路２１４はＡＣ入力の電圧値が正常の範囲内に入っているかを判断し、主制御回路２１１はその結果により第一スイッチ装置２１２の開閉を制御する。その設計により、使用者が人為的に交流送電回路２の開閉を制御することを防止し、交流送電回路２の安全性を更に向上させることができる。

図１７と図２２を参照すると、本考案の第二実施例に係るスイッチ回路２１はスイッチアイソレーション制御回路２１７を更に含み、第一スイッチ装置２１２はスイッチアイソレーション制御回路２１７により主制御回路２１１に接続される。本実施例のスイッチアイソレーション制御回路２１７は光カプラを含む。

スイッチアイソレーション制御回路２１７が設けられ、主制御回路２１１はスイッチアイソレーション制御回路２１７により第一スイッチ装置２１２を制御することにより、給電回路２０と主制御回路２１１との間にガルバニックアイソレーションを形成し、給電回路２０の電圧サージ等により主制御回路２１１が破損されることを防止し、交流送電回路２の寿命を延長させることができる。また、給電回路２０と主制御回路２１１との間にガルバニックアイソレーションが形成されることにより、高電圧の交流電気が主制御回路２１１に直接に印加されることを防止し、使用者が人為的に交流送電回路２の開閉を制御する安全性を向上させることができる。

第一スイッチ装置２１２が高電圧に接続されるとき、給電回路２０と主制御回路２１１との間にガルバニックアイソレーションを形成する必要がある。本実施例の光カプラは良好なアイソレーション性能を有しているので、光カプラを設ける場合、光カプラにより給電回路２０及び主制御回路２１１と弱電気及び強電気との間にガルバニックアイソレーションを形成することができる。第一スイッチ装置２１２が高電圧に接続されるとき、光カプラで第一スイッチ装置２１２の接続時間を制御することにより、第一スイッチ装置２１２に入力される高電圧をアイソレーションし、主制御回路２１１の安全性を更に向上させることができる。

具体的に、スイッチアイソレーション制御回路２１７は、光カプラＵ１、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３、抵抗Ｒ４、抵抗Ｒ５、抵抗Ｒ６、抵抗Ｒ７及び三極管（triode）Ｑ２を含む。

具体的に、光カプラＵ１は６個のピンを含み、光カプラＵ１の発光部の陽極（すなわち光カプラＵ１の１ピン）は抵抗Ｒ４により５Ｖの電圧に接続され、三極管Ｑ２のコレクター電極は光カプラＵ１の発光部の陰極（すなわち光カプラＵ１の２ピン）に接続され、三極管Ｑ２のエミッタ電極は接地し、三極管Ｑ２のベース電極は抵抗Ｒ７により主制御チップＵ４のＰＡ７ピンに接続され、抵抗Ｒ７には抵抗Ｒ６が直列接続され、抵抗Ｒ６の他端は接地する。

光カプラＵ１の入光部の一端（すなわち光カプラＵ１の６ピン）は抵抗Ｒ３と抵抗Ｒ４により交流電気に接続され、光カプラＵ１の入光部の他端（すなわち光カプラＵ１の４ピン）はトライアックＱ１と抵抗Ｒ５に接続され、抵抗Ｒ５とトライアックＱ１は直列接続され、光カプラＵ１の５ピンと３ピンはどこにも接続されない。

スイッチアイソレーション制御回路２１７の作動過程はつぎのとおりである。光カプラＵ１として品番がＭＯＣ３０４１である光カプラを採用し、その光カプラの内部には零交検出回路が設けられている。光カプラＵ１の入力ピンが所定の電流を入力するとき、光カプラＵ１の６ピンと４ピンとの間の電圧値はゼロより少し大きくなる。そのとき、光カプラＵ１の内部の双方向サイリスタはオン状態になる。主制御チップＵ４は、交流電圧がゼロ以上になることを検出すると、主制御チップＵ４が一回の停止作業するように主制御チップＵ４を触発させ、第一スイッチ装置２１２の駆動を触発させるにより第一スイッチ装置２１２がオン状態になるように制御する。光カプラＵ１の入力ピンが０ｍＡの電流を入力するとき、光カプラＵ１の内部の双方向サイリスタはオフ状態になり、主制御チップＵ４が所定の信号を受信すると、主制御チップＵ４は第一スイッチ装置２１２にオフ信号を送信する。それにより第一スイッチ装置２１２がオフ状態になるように制御し、給電回路２０は給電を停止させる。

本考案の第二実施例において、スイッチ回路２１は温度検出回路２１６を更に含み、その温度検出回路２１６により交流送電回路２の温度を検出することができる。温度検出回路２１６は主制御回路２１１に接続される。

温度検出回路２１６は少なくともサーミスター（thermistor）を含む。

本考案の第二実施例に係る温度検出回路２１６は交流送電回路２の温度を検出し、かつ検出された温度を主制御回路２１１にフィードバックする。主制御回路２１１はフィードバックの結果により給電回路２０の開閉を制御する。

温度検出回路２１６は第一スイッチ装置２１２の温度を検出し、かつ検出された温度を主制御回路２１１にフィードバックする。主制御回路２１１はフィードバックされた温度により第一スイッチ装置２１２の開閉を制御する。

本考案の第二実施例において、温度検出回路２１６は第一スイッチ装置２１２の温度を検出し、かつ検出された第一スイッチ装置２１２の温度を主制御回路２１１に送信する。

温度検出回路２１６により第一スイッチ装置２１２の温度を検出するとき、検出された過剰温度の閾値を予め設定することができる。温度検出回路２１６が検出した第一スイッチ装置２１２の温度が事前設定過剰温度閾値を上回るとき、主制御回路２１１がその状況を検出すると、第一スイッチ装置２１２の温度が高すぎ、交流送電回路２に異常が生ずることを意味する。その場合、主制御回路２１１は第一スイッチ装置２１２にオフ信号を送信することにより、第一スイッチ装置２１２をシャットダウンし、給電回路２０の給電を停止させる。

本考案の第二実施例において、事前設定過剰温度閾値は７０℃～１１０℃である。好ましい事前設定過剰温度閾値は８０℃～１００℃である。

具体的に、事前設定過剰温度閾値は、７０℃、７５℃、８０℃、８５℃、９５℃、１００℃、１０５℃、１１０℃であることができるが、本考案はそれらのみ限定されるものでない。

本考案の第二実施例に係るスイッチ回路２１はアラーム回路２１５を更に含み、主制御回路２１１とアラーム回路２１５が信号の受送信が可能に接続されることにより、主制御回路２１１はアラーム回路２１５が警報を鳴らすことを制御する。

サージ検出回路２１３は給電回路２０が高電圧サージを入力するか或いは給電回路２０が雷に打たれる異常を検出することができる。ＡＣ電圧検出回路２１４がＡＣ入力の電圧値が電圧閾値以上になることを検出するか或いは温度検出回路２１６が交流送電回路２の温度が異常であることを検出するとき、アラーム回路２１５は警報を鳴らす。

注意されたいことは、本考案の実施例に係るアラーム回路２１５は、ブザー（buzzer）、音声提示装置と／或いはランプ提示装置を含む。アラーム回路２１５がブザーであり、主制御回路がハイレベルを出力するとき、ブザーは低音を鳴らす。

給電回路２０が交流電気を入力するとき、一部分の交流電気がレギュレーション回路２１８に伝送されることによりレギュレーション回路２１８は主制御回路に電力を供給することができる。他の一部分の交流電気をソケットに伝送するによりソケットが給電をするようにする。主制御回路２１１は第一スイッチ装置２１２を制御することにより給電回路２０の開閉を制御する。サージ検出回路２１３は給電回路２０が高電圧サージを入力するか或いは給電回路２０が雷に打たれる異常を検出し、外部の電圧に異常があることにより内部の部員が破損されることを防止することができる。ＡＣ電圧検出回路２１４は給電回路２０が入力する電圧値を検出する。ＡＣ電圧検出回路２１４が給電回路２０の電圧値が正常であることを検出するとき、主制御回路２１１は第一スイッチ装置２１２をオン状態に制御することにより給電回路２０が正常に給電をするようにする。ＡＣ電圧検出回路２１４が給電回路２０が入力した電圧値に異常があることを検出するとき、主制御回路２１１は第一スイッチ装置２１２をオフ状態に制御することにより給電回路２０の給電を停止させる。温度検出回路２１６により第一スイッチ装置２１２の温度を検出する。温度検出回路２１６が検出した第一スイッチ装置２１２の温度が所定の温度以上になっているとき、主制御回路２１１がその状況を検出すると、交流送電回路２に異常が生ずることを意味する。その場合、主制御回路２１１は第一スイッチ装置２１２をシャットダウンし、給電回路２０の給電を停止させる。スイッチアイソレーション制御回路２１７は給電回路２０と主制御回路２１１との間にガルバニックアイソレーションを形成することができる。交流送電回路１が高電圧を入力するとき、スイッチアイソレーション制御回路２１７は高電圧の交流電気が主制御回路２１１に直接に入力されることを防止することができる。スイッチアイソレーション制御回路２１７は光カプラを更に含むので、第一スイッチ装置２１２に向いて有効なガルバニックアイソレーションを形成することができる。交流送電回路２の作動に異常があるとき、アラーム回路２１５は警報を鳴らす。

図２３と図２４を参照すると、本考案の第三実施例において交流送電回路３を提供する。交流送電回路３は給電回路３１と給電回路３１に接続されるスイッチ回路３２とを含み、スイッチ回路３２は主制御回路３２２と給電回路３１に直列接続されるトライアック３２３とを含む。主制御回路３２２とトライアック３２３は信号の受送信が可能に接続され、トライアック３２３は給電回路３１の開閉を制御する。

本考案の第三実施例に係るトライアック３２３は２個のシリコン制御整素子（Silicon Controlled Rectifier）が反対方向に接続される構造に対応し、トライアック３２３は二方向の導通（Bidirectional conduction）機能を有している。トライアック３２３は、制御回路が簡単であり、逆電圧（Reverse Voltage）の問題がないので、トライアックを非接触スイッチとして使用することができる。給電回路３１にトライアック３２３が直列接続され、トライアック３２３は主制御回路３２２に信号の受送信が可能に接続されるので、交流送電回路３が高電圧の交流電気を入力するとき、主制御回路３２２によりトライアック３２３の開閉を制御することができる。それにより給電回路３１の開閉を制御することができる。トライアック３２３は物理的開閉をしない交流電気半導体スイッチであることにより、交流送電回路中のスイッチに電気アークが容易に形成されることを防止し、安全性を向上させることができる。トライアック３２３の代わりに同一の特性を有している交流電気半導体スイッチ、例えばＭＯＳトランジスタ、継電器等を使用することができる。

図２４と図２５を参照すると、本考案の第三実施例に係るスイッチ回路３２は、トライアックＱ１、キャパシターＣ１、バリスターＭＯＶ１及びＲＣ吸収回路を含む。キャパシターＣ１はバリスターＭＯＶ１に並列接続され、バリスターＭＯＶ１はＲＣ吸収回路に並列接続される。注意されたいことは、ＲＣ吸収回路は直列接続される抵抗Ｒ１とキャパシターＣ２で構成され、ＲＣ吸収回路はトライアックＱ１がブレークダウンされないように保護する。トライアックＱ１は給電回路に接続される。

本実施例のスイッチ回路３２の作動過程はつぎのとおりである。交流電気を入力するとき、交流電気はトライアック３２３に伝送され、主制御回路３２２はトライアック３２３の開閉を制御することにより給電回路３１の開閉を制御する。

図２４と図２６を参照すると、本考案の第三実施例に係る主制御回路３２２は主制御チップＵ４を含み、主制御チップＵ４は品番がＱＦＮ２０であるチップである。そのチップは、８ビットマイクロコントローラーを採用する低消費電力プラットフォームであるので、いろいろなバッテリーを採用することができる。前記主制御回路３２２は、８ｋＢのフラッシュメモリー、０．５ｋＢのＲＡＭ、１６デジタルＩ／Ｏピン、４＊１６位のタイマー、３個のＰＣＡチャンネル及び外部の通信装置を含む。

主制御チップＵ４は、スイッチ制御回路３２１中のタッチ誘導区域の情報を採集し、トライアックＱ１に対して所定の制御をする。主制御チップＵ４はトライアックＱ１の開閉を制御することにも用いられる。主制御チップＵ４は検出した交流送電回路３中の電圧、電流及びパワー等に関する情報を表示回路に送信する。主制御チップＵ４は温度検出回路が検出した温度情報も受信する。

図２４と図２７を参照すると、本考案の第三実施例に係る整流回路３２６は、ブリッジ整流器（Rectifier bridge）ＢＤ１、変圧器Ｔ２、プライマリーチップ（Primary chip）Ｕ３、キャパシターＣ３、フィルタコンデンサー（filter capacitor）ＥＣ１、フィルタコンデンサーＥＣ２、フィルタコンデンサーＥＣ３、ダイオードＤ１、ダイオードＤ２、ダイオードＤ３、抵抗Ｒ８、抵抗Ｒ９、抵抗Ｒ１０及び抵抗Ｒ１１を含む。

本実施例の変圧器Ｔ２は、プライマリー入力端Ｔｉ、プライマリー入力端Ｔｏ１、セカンダリ出力端Ｔｏ２を含む。

具体的に、変圧器Ｔ２の一次コイルにはブリッジ整流器ＢＤ１が接続され、ブリッジ整流器ＢＤ１はフィルタコンデンサーＥＣ２に接続され、フィルタコンデンサーＥＣ２の正極にはキャパシターＣ３が接続され、キャパシターＣ３と抵抗Ｒ８は並列接続され、キャパシターＣ３には抵抗Ｒ１０とダイオードＤ２が並列接続され、抵抗Ｒ１０とダイオードＤ２との間のノードには抵抗Ｒ８が接続されている。

交流電気がブリッジ整流器ＢＤ１を通過するときプライマリー整流が実施される。つぎに、フィルタコンデンサーＥＣ２により交流電気に対してプライマリーフィルタを実施する。最後に、その交流電気をプライマリー入力電源に伝送する。

具体的に、本実施例のプライマリー入力端Ｔｉは入力回路に接続される。入力回路は常用しているＰＳＲシステムの入力回路であり、入力回路は、順に接続されている交流電力入力部分、プライマリー整流部分、プライマリーフィルタ部分を含む。それにより変圧器Ｔ２にプライマリー入力電源を提供し、充電負荷をセカンダリ出力端Ｔｏ２に接続させるとき、セカンダリ出力端Ｔｏ２は充電負荷に電力を供給する。

プライマリーチップＵ３のＨＶピンは変圧器Ｔ２のプライマリー入力端Ｔｉに接続され、プライマリーチップＵ３のＦＢピンは変圧器Ｔ２のプライマリー入力端Ｔｏ１に電圧分割をするように接続される。プライマリーチップＵ３のＦＢピンには、抵抗１１、ダイオードＤ３及びフィルタコンデンサーＥＣ３が順に接続されている。ダイオードＤ３とフィルタコンデンサーＥＣ３との間のノードにはプライマリーチップＵ３のＶＣＣピンが更に接続されている。

プライマリーチップＵ３のＨＶピンが変圧器Ｔ２のプライマリー入力端Ｔｉに接続される設計により、変圧器Ｔ２の一次コイルの入力電圧を検出し、かつプライマリーチップＵ３は入力電圧の状況を判断することができる。つぎに、内設スイッチのオン状態時間を調節し、内設スイッチの開閉頻度を調節し、かつ変圧器Ｔ２の消磁時間（Demagnetization time）を調節することにより、変圧器Ｔ２が安定の電流を出力するようにすることができる。

プライマリーチップＵ３のＦＢピンが変圧器Ｔ２のプライマリー入力端Ｔｏ１に電圧分割をするように接続される設計において、プライマリーチップＵ３のＦＢピンは相互誘導方法により変圧器Ｔ２の出力電圧を検出することができる。

本実施例の変圧器Ｔ２の二次コイルに整流フィルターユニットが接続されていることにより、変圧器Ｔ２の二次コイルが出力した電流に対して整流とフィルターを実施することができる。

整流フィルターユニットは変圧器の二次コイルに接続されかつ整流を担当するダイオードＤ１を含み、ダイオードＤ１の正極はフィルタコンデンサーＥＣ１に接続されかつ電流を出力する。

変圧器Ｔ２の二次コイルには整流ダイオードＤ１が接続されているので、その整流ダイオードＤ１により変圧器Ｔ２の二次コイルが出力した電流の整流をすることができる。整流ダイオードＤ１の後ろにはフィルタコンデンサーＥＣ１に接続されている。整流がされた出力電流に対してフィルターを更に実施する必要がある。フィルタコンデンサーＥＣ１によりフィルターが実施された電流を電子装置に伝送することができる。

本実施例の整流回路３２６の作動過程はつぎのとおりである。充電負荷に使用される充電電源を獲得した後、充電負荷の充電規制により変圧器Ｔ２を適当に設定することにより、変圧器Ｔ２のセカンダリ出力端Ｔｏ２が、電流値が安定しかつ調節可能な充電電流と／或いは電圧値が安定しかつ調節可能な充電電圧を出力するようにする。

本実施例の整流回路３２６は、主制御回路３２２、スイッチアイソレーション制御回路３２４、スイッチ制御回路３２１、温度検出回路３２７、表示回路３２５及びアラーム回路３２８に電力を供給する。

図２４と図２８を参照すると、本考案の第三実施例に係るスイッチ回路３２はスイッチアイソレーション制御回路３２４を更に含み、トライアック３２３はスイッチアイソレーション制御回路３２４により主制御回路３２２に接続される。本実施例のスイッチアイソレーション制御回路３２４は光カプラを含む。

本実施例の主制御回路３２２は交流送電回路の作動を制御する。スイッチアイソレーション制御回路３２４が設けられているので、主制御回路３２２はスイッチアイソレーション制御回路３２４によりトライアック３２３を制御し、給電回路３１と主制御回路３２２との間にガルバニックアイソレーションを形成することができる。それにより、給電回路３１の電圧サージ等により主制御回路３２２が破損されることを防止し、交流送電回路３の寿命を延長させることができる。また、給電回路３１と主制御回路３２２との間にガルバニックアイソレーションが形成されることにより、高電圧の交流電気が主制御回路３２２に直接に印加されることを防止し、使用者が人為的に交流送電回路３の開閉を制御する安全性を向上させることができる。

トライアック３２３が高電圧に接続されるとき、給電回路３１と主制御回路３２２との間にガルバニックアイソレーションを形成する必要がある。本実施例の光カプラは良好なアイソレーション性能を有しているので、光カプラを設ける場合、光カプラにより給電回路３１及び主制御回路３２２と弱電気及び強電気との間にガルバニックアイソレーションを形成することができる。トライアック３２３が高電圧に接続されるとき、光カプラでトライアック３２３のオン状態時間を制御することにより、トライアック３２３に入力される高電圧をアイソレーションし、主制御回路３２２の安全性と安定性を更に向上させることができる。

具体的に、スイッチアイソレーション制御回路３２４は、光カプラＵ１、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３、抵抗Ｒ４、抵抗Ｒ５、抵抗Ｒ６、抵抗Ｒ７及び三極管Ｑ２を含む。

光カプラＵ１は６個のピンを含み、光カプラＵ１の発光部の陽極（すなわち光カプラＵ１の１ピン）は抵抗Ｒ４により５Ｖの電圧に接続され、三極管Ｑ２のコレクター電極は光カプラＵ１の発光部の陰極（すなわち光カプラＵ１の２ピン）に接続され、三極管Ｑ２のエミッタ電極は接地し、三極管Ｑ２のベース電極は抵抗Ｒ７により主制御チップＵ４のＰＡ７ピンに接続され、抵抗Ｒ７には抵抗Ｒ６が直列接続され、抵抗Ｒ６の他端は接地する。

光カプラＵ１の入光部の一端（すなわち光カプラＵ１の６ピン）は抵抗Ｒ３と抵抗Ｒ４により交流電気に接続され、光カプラＵ１の入光部の他端（すなわち光カプラＵ１の４ピン）はトライアックＱ１と抵抗Ｒ５に接続され、抵抗Ｒ５とトライアックＱ１は直列接続され、光カプラＵ１の５ピンと３ピンはどこにも接続されない。

スイッチアイソレーション制御回路３２４の作動過程はつぎのとおりである。光カプラＵ１として品番がＭＯＣ３０４１である光カプラを採用し、その光カプラの内部には零交検出回路が設けられている。光カプラＵ１の入力ピンが所定の電流を入力するとき、光カプラＵ１の６ピンと４ピンとの間の電圧値はゼロより少し大きくなる。そのとき、光カプラＵ１の内部の双方向サイリスタはオン状態になる。主制御チップＵ４は、交流電圧がゼロ以上になることを検出すると、主制御チップＵ４が一回の停止作業するように主制御チップＵ４を触発させる。プログラムによりトライアックＱ１の駆動を遅延に触発させるによりトライアックＱ１がオン状態になるように制御する。光カプラＵ１の入力ピンが０ｍＡの電流を入力するとき、光カプラＵ１の内部の双方向サイリスタはオフ状態になり、主制御チップＵ４が所定の信号を受信すると、主制御チップＵ４はトライアックＱ１にオフ信号を送信することによりトライアックＱ１がオフ状態になるように制御する。

図２４と図２９を参照すると、本考案の第三実施例に係るスイッチ回路３２は主制御回路３２２に接続されるスイッチ制御回路３２１を更に含む。主制御回路３２２はスイッチ制御回路３２１によりトライアック３２３の開閉を制御する。

スイッチ回路３２にスイッチ制御回路３２１が設けられる設計において、主制御回路３２２はスイッチ制御回路３２１によりトライアック３２３の開閉を制御することができる。

スイッチ制御回路３２１は、タッチ制御スイッチ、音声制御スイッチ、遠隔操作スイッチ及び押し型スイッチのうちいずれか一種または複数の組合せであることができるが、本考案はそれらにのみ限定されるものでない。本考案の実施例に係るスイッチ制御回路３２１はタッチ制御スイッチである。

本考案の実施例に係るスイッチ制御回路３２１はタッチ制御スイッチであり、タッチ制御スイッチによりトライアック３２３の開閉を制御する。タッチ制御スイッチにより交流送電回路３の開閉を容易に制御することができ、かつ従来のスイッチと比較してみると、タッチ制御スイッチは安全性がよく、寿命が長いという利点を有している。

具体的に、スイッチ制御回路３２１はタッチスイッチチップＵ２を含み、タッチスイッチチップＵ２の品番はＳＤ８２２３ＬＢである。品番がＳＤ８２２３ＬＢであるタッチスイッチチップはワンボタンタッチ制御接近誘導型スイッチであり、従来の機械的スイッチの代わりにタッチスイッチチップを使用することができる。タッチスイッチチップは６個のピンンを具備する。本実施例のスイッチ制御回路３２１はタッチスイッチチップＵ２に設けられる外部回路を更に含み、タッチスイッチチップＵ２のピンは主制御チップＵ４のＰＡ１２ピンに接続される。

外部回路は、抵抗Ｒ１２、抵抗Ｒ１３、抵抗Ｒ１４、抵抗Ｒ１５、キャパシターＣ４及びキャパシターＣ５を含み、タッチスイッチチップＵ２の６ピンは抵抗Ｒ１３により５Ｖの電圧に接続され、タッチスイッチチップＵ２の４ピンには抵抗Ｒ１５が接続され、抵抗Ｒ１５はキャパシターＣ４の一端に接続され、キャパシターＣ４の他端は接地する。タッチスイッチチップＵ２の１ピンは抵抗Ｒ１２により３．３Ｖの電圧に接続され、タッチスイッチチップＵ２の３ピンには抵抗Ｒ１４とキャパシターＣ５が接続され、キャパシターＣ５は接地し、タッチスイッチチップＵ２の２ピンは接地する。

本実施例のスイッチ制御回路３２１の作動過程はつぎのとおりである。スイッチをタッチするか或いは誘導させると、スイッチ制御回路３２１は主制御チップＵ４に信号を送信することによりトライアックＱ１のオン状態を制御する。

図２４と図３０を参照すると、スイッチ回路３２は交流送電回路３の作動モデルと作動状態を表示する表示回路３２５を更に含む。

表示回路３２５は主制御回路３２２に接続され、主制御回路３２２は表示回路３２５が交流送電回路３の作動モデルを表示するように制御する。

表示回路３２５は、抵抗Ｒ２０、抵抗Ｒ２１、抵抗Ｒ２２、発光ダイオードＬＥＤ１、発光ダイオードＬＥＤ２及び発光ダイオードＬＥＤ３を含む。発光ダイオードＬＥＤ１の一端は５Ｖの電源に接続され、他端は抵抗Ｒ２０により主制御チップＵ４０のＰＢ０ピンに接続される。発光ダイオードＬＥＤ２の一端は５Ｖの電源に接続され、他端は抵抗Ｒ２１により主制御チップＵ４０のＰＢ１ピンに接続される。発光ダイオードＬＥＤ３の一端は５Ｖの電源に接続され、他端は抵抗Ｒ２２により主制御チップＵ４０のＰＢ２ピンに接続される。

電源を接続させるとき、５Ｖの電源、抵抗及び発光ダイオードにより給電回路が形成され、それによりＬＥＤランプを発光させることができる。

注意されたいことは、いろいろなカレーのランプにより交流送電回路３のいろいろな作動モデルを表すことができる。例えば、赤色のランプにより交流送電回路３の作動状態に異常があることを表すことができる。例えばトライアック３２３の作動状態に異常があることを表すことができる。緑色のランプにより交流送電回路３が正常に作動することを表すことができる。そのとき、交流送電回路３の各回路が正常に作動することを表す。青色のランプにより交流送電回路３が作動しないことを表すことができる。そのとき、交流送電回路３はオフ状態になっている。

表示回路３２５は表示パネルを含み、表示パネルは、ＬＥＤ表示パネル、ＣＲＴ表示パネルまたはＯＬＥＤ表示パネルのうちいずれか一種または複数の組合せであることができる。表示回路３２５は主制御チップＵ４に接続され、表示回路３２５は主制御チップＵ４が検出した交流送電回路３のいろいろな作動状態を表示パネルに随時に表示することができる。注意されたいことは、交流送電回路の作動状態は、交流送電回路の電圧、電流及びパワーのうちいずれか一種または複数の組合せであることができる。その設計により交流送電回路の電圧、電流及びパワーを表示パネルに随時に表示することができるので、使用者は交流送電回路の作動状態を容易に把握することができる。

表示パネルで交流送電回路の現在の電力使用量を表示すうことができる。本実施例の表示パネルに交流送電回路のパワーが表示されているので、使用者は交流送電回路のパワーを把握し、その交流送電回路に適用する電器を使用することができる。電力消費量をワット時（watt-hour）で表記する場合、使用者が電気装置を使用するとき消費される電気用量を表示することができる。また、事前設定電気単価を更に表示する場合、電気単価と電気容量により電気費用を算出して表示することができるので、使用者は電気費用を随時に把握し、電気を無駄にすることを減少させることができる。

交流電気を入力するとき、一部分の交流電気は給電回路３１に伝送されることにより給電回路３１は主制御回路３２２に電力を供給することができる。他の一部分の交流電気をソケットに伝送するによりソケットが給電をするようにする。主制御回路３２２はトライアック３２３を制御することにより給電回路３１の開閉を制御する。スイッチアイソレーション制御回路３２４により給電回路３１と主制御回路３２２との間にガルバニックアイソレーションを形成することができる。それにより、交流送電回路が高電圧を入力するとき、高電圧の交流電気が主制御回路３２２に直接に入力されることを防止することができる。スイッチアイソレーション制御回路３２４は光カプラを更に含むので、トライアック３２３に向いて有効なガルバニックアイソレーションを形成することができる。給電回路３１は主制御回路３２２に電力を供給する。表示回路３２５は主制御回路３２２が検出した情報を随時に表示することができる。すなわち表示回路３２５は交流送電回路３の作動モデルまたは作動状態に関する情報を表示する。

図３１を参照すると、本考案の第四実施例においてソケット４を提供する。前記ソケット４はソケット本体４１とソケット本体４１の内部に設けられる回路構造４２を含む。回路構造４２は、本考案の第一実施例中の交流送電回路１、本考案の第二実施例中の交流送電回路２と／或いは本考案の第三実施例中の交流送電回路３である。

本考案の第四実施例においてソケット４を提供する。前記ソケット４の構造及びそれによる考案の効果は、本考案の第一実施例中の交流送電回路１、本考案の第二実施例中の交流送電回路２と／或いは本考案の第三実施例中の交流送電回路３の構造とそれらによる考案の効果に対応するので、ここで再び説明しない。

以上、本考案の好適な実施例を説明してきたが、前記実施例は本考案の例示にしか過ぎないものであり、本考案は前記実施例の構成にのみ限定されるものでない。本考案の要旨を逸脱しない範囲内において、設計の変更、代替及び改良等をすることができ、それらがあっても本考案に含まれることは勿論である。

１ 交流送電回路
２ 交流送電回路
３ 交流送電回路
４ ソケット
１１ 給電回路
１２ スイッチ回路
１３ 電圧検出回路
２０ 給電回路
２１ スイッチ回路
３１ 給電回路
３２ スイッチ回路
４１ ソケット本体
４２ 回路構造
１２１ 第一スイッチ装置
１２２ 主制御回路
１２３ レギュレーション回路
１２４ バッファ回路
１２５ スイッチアイソレーション制御回路
２１１ 主制御回路
２１２ 第一スイッチ装置
２１３ サージ検出回路
２１４ ＡＣ電圧検出回路
２１５ アラーム回路
２１６ 温度検出回路
２１７ スイッチアイソレーション制御回路
２１８ レギュレーション回路
３２１ スイッチ制御装置
３２２ 主制御回路
３２３ トライアック
３２４ スイッチアイソレーション制御回路
３２５ 表示回路
３２６ 整流回路
３２７ 温度検出回路
３２８ アラーム回路
１２４１ 第一スイッチ装置
１２１１ トライアック

Claims (19)

1. 給電回路と交流送電回路に接続されるスイッチ回路とを含み、
   前記スイッチ回路は、主制御回路、サージ検出回路及び前記給電回路に直列接続される第一スイッチ装置を含み、前記主制御回路と前記第一スイッチ装置は信号の受送信が可能に接続され、かつ前記主制御回路は前記第一スイッチ装置により前記給電回路の開閉を制御し、
   前記サージ検出回路の入力端は前記給電回路に接続され、前記サージ検出回路の出力端は前記主制御回路に接続されることを特徴とする交流送電回路。
2. 前記サージ検出回路はバリスターを含み、前記バリスターは前記給電回路と前記主制御回路に接続されることを特徴とする請求項１に記載の交流送電回路。
3. 前記スイッチ回路はＡＣ電圧検出回路を更に含み、前記ＡＣ電圧検出回路は前記給電回路に接続されることにより前記給電回路の電圧値を検出し、前記ＡＣ電圧検出回路の出力端は前記主制御回路に接続されることを特徴とする請求項１に記載の交流送電回路。
4. 前記給電回路の入力電圧が事前設定閾値の範囲内に入っているとき、前記主制御回路は前記第一スイッチ装置をオン状態に制御することを特徴とする請求項３に記載の交流送電回路。
5. 前記第一スイッチ装置はトライアックを含み、前記スイッチ回路はスイッチアイソレーション制御回路を更に含み、前記トライアックは前記スイッチアイソレーション制御回路により前記主制御回路に接続されることを特徴とする請求項１に記載の交流送電回路。
6. 前記スイッチアイソレーション制御回路は光カプラを含むことを特徴とする請求項５に記載の交流送電回路。
7. 前記第一スイッチ装置はトライアックであり、前記主制御回路と前記第一スイッチ装置は信号の受送信が可能に接続され、前記主制御回路は前記第一スイッチ装置により前記給電回路の開閉を制御し、
   前記スイッチ回路は温度検出回路を更に含み、前記温度検出回路により前記交流送電回路の温度を検出し、前記温度検出回路は前記主制御回路に接続されることを特徴とする請求項１に記載の交流送電回路。
8. 前記温度検出回路は、前記トライアックの温度を検出し、かつ検出された前記トライアックの温度を前記主制御回路にフィードバックし、前記主制御回路はフィードバックされた前記トライアックの温度により前記トライアックの開閉を制御することを特徴とする請求項７に記載の交流送電回路。
9. 前記主制御回路には事前設定過剰温度閾値が記憶されており、検出された前記トライアックの温度が事前設定過剰温度閾値を上回るとき、前記主制御回路は前記トライアックをシャットダウンすることを特徴とする請求項８に記載の交流送電回路。
10. 前記スイッチ回路はスイッチ制御回路を更に含み、前記スイッチ制御回路は前記主制御回路により前記トライアックの開閉を制御し、前記スイッチ制御回路は、タッチ制御スイッチ、音声制御スイッチ、遠隔操作スイッチ及び押し型スイッチのうちいずれか一種または複数の組合せであることを特徴とする請求項７に記載の交流送電回路。
11. 前記スイッチ回路は表示回路を更に含み、前記表示回路は前記主制御回路に接続されることを特徴とする請求項７に記載の交流送電回路。
12. 給電回路と交流送電回路に接続されるスイッチ回路とを含み、
    前記スイッチ回路は、主制御回路、前記給電回路に直列接続される第一スイッチ装置及び前記第一スイッチ装置に並列接続されるバッファ回路を含み、
    前記主制御回路は前記第一スイッチ装置の開閉を制御することにより前記給電回路の開閉を制御し、前記第一スイッチ装置が零交シャットダウンをするとき、前記バッファ回路は前記給電回路に電流を補充することを特徴とする交流送電回路。
13. 前記第一スイッチ装置は、トライアック、継電器及びＭＯＳトランジスタのうちいずれか一種であるか或いは複数の組合せであることを特徴とする請求項１２に記載の交流送電回路。
14. 前記バッファ回路は第二スイッチ装置を含み、前記第二スイッチ装置の一端は前記主制御回路に接続され、前記第二スイッチ装置の他端は前記給電回路に接続されることを特徴とする請求項１２に記載の交流送電回路。
15. 前記第二スイッチ装置は継電器とＭＯＳトランジスタを含み、前記主制御回路は前記ＭＯＳトランジスタにより前記継電器に接続され、かつ前記主制御回路は前記ＭＯＳトランジスタを制御することにより前記継電器の開閉を制御することを特徴とする請求項１４に記載の交流送電回路。
16. 前記交流送電回路は電圧検出回路を更に含み、前記電圧検出回路は前記給電回路の入力端の交流電圧及び位相を検出し、前記電圧検出回路の入力端は前記給電回路に接続され、前記電圧検出回路の出力端は前記主制御回路に接続されることを特徴とする請求項１２に記載の交流送電回路。
17. 前記電圧検出回路は変圧器とフルブリッジＭＯＳ回路を含み、前記変圧器の一次コイルは前記給電回路に接続され、前記変圧器の二次コイルは前記フルブリッジＭＯＳ回路により前記主制御回路に接続されることを特徴とする請求項１６に記載の交流送電回路。
18. 前記スイッチ回路はレギュレーション回路を更に含み、前記レギュレーション回路の入力端は前記給電回路に接続され、前記レギュレーション回路の出力端は前記主制御回路とバッファ回路に同時接続されることを特徴とする請求項１０に記載の交流送電回路。
19. ソケット本体とソケット本体の内部に設けられる回路構造を含み、前記回路構造は請求項１または請求項１２に記載の交流送電回路であることを特徴とするソケット。

Images