发明内容
针对现有的芯片工作电源技术存在的由高压Vin直接供电会造成大的损耗仅适用于低芯片工作电流的应用,而由辅助绕组供电造成***设计复杂和成本的增加的不足,本发明提供一种恒流控制电路。
本发明所述的恒流控制电路,包括全桥整流电路,变压器、续流二极管和功率开关管,所述全桥整流电路的直流正向输出端连接变压器的原边正向端,所述变压器的原边反向端连接功率开关管的漏极,所述全桥整流电路的交流正向输入端连接高压供电支路的高压电源端;
所述高压供电支路包括串联的高压NMOS管和中压NMOS管,所述高压NMOS管和中压NMOS管分别连接在高压电源端和次级高压端、次级高压端和低压电源端之间;
所述高压供电支路还包括电荷泵、启动充电电路、低压比较器、次高压比较器、充电逻辑电路;所述电荷泵的电源输入端和电源输出端分别连接低压电源端和高压MOS管的栅极,所述启动充电电路连接在次级高压端和低压电源端之间,所述低压比较器检测到低压电源端电压高于预先设定的第一基准电压时输出低压检测信号,所述次高压比较器检测到次级高压端电压低于预先设定的第二基准电压时输出次高压检测信号,所述充电逻辑电路具备如下功能:
VDD充电至低压比较器输出低压检测信号后,控制电荷泵开始工作;次高压比较器检测到次级高压端电压低于第二基准电压时,开启中压NMOS管;所述VDD为工作电源。
优选的,还包括欠压比较器,所述欠压比较器检测低压电源端电压是否高于预先设定的第三基准电压并输出欠压检测信号到充电逻辑电路,所述充电逻辑电路还具备如下功能:当欠压检测信号有效时,开启所述启动充电电路,从次级高压端向低压电源端充电。
进一步的,所述充电逻辑电路由第一或非门、第二或非门、第一RS触发器、第二RS触发器、与非门、第一反向器组成;
所述第一或非门的两个输入端分别连接低压比较器、次高压比较器的输出端,所述第一RS触发器R端和S端分别连接低压比较器、第一或非门输出端,所述第二RS触发器R端和S端分别连接低压比较器、欠压比较器输出端,所述第一RS触发器的输出端通过第一反向器连接与非门一输入端,与非门另一输入端连接第二RS触发器的输出端,所述第二或非门的两输入端分别连接第二RS触发器输出端和启动信号端;
所述第二RS触发器输出端输出电荷泵使能信号,与非门输出端通过第二反向器连接所述中压NMOS管栅极,所述第二或非门输出启动充电电路使能信号。
优选的,所述低压比较器和/或次高压比较器为迟滞比较器。
本发明具有以下有益效果:
采用本发明所述的恒流控制电路,与现有技术相比,在无需增加***变压器复杂度和成本的情况下,仅需要单个高压功率管,版图占用面积大幅减低;能兼容不同高低工作电流芯片的高效率供电,无需根据芯片工作电流而转换各种类型供电技术。同时导通角数***可调节,客户根据需求进一步优化效率和***成本。
具体实施方式
下面结合附图,对本发明的具体实施方式作进一步的详细说明。
恒流控制电路,包括全桥整流电路,变压器、续流
二极管和功率开关管,所述全桥整流电路的直流正向输出端连接变压器的原边正向端,所述变压器的原边反向端连接功率开关管的漏极,所述全桥整流电路的交流正向输入端连接高压供电支路的高压电源端;
所述高压供电支路包括串联的高压NMOS管和中压NMOS管,所述高压NMOS管和中压NMOS管分别连接在高压电源端和次级高压端、次级高压端和低压电源端之间;
所述高压供电支路还包括电荷泵、启动充电电路、低压比较器、次高压比较器、充电逻辑电路;所述电荷泵的电源输入端和电源输出端分别连接低压电源端和高压MOS管的栅极,所述启动充电电路连接在次级高压端和低压电源端之间,所述低压比较器检测到低压电源端电压高于预先设定的第一基准电压时输出低压检测信号,所述次高压比较器检测到次级高压端电压低于预先设定的第二基准电压时输出次高压检测信号,所述充电逻辑电路具备如下功能:
VDD充电至低压比较器输出低压检测信号后,控制电荷泵开始工作;次高压比较器检测到次级高压端电压低于第二基准电压时,开启中压NMOS管;所述VDD为工作电源。
对本领域技术人员,实现上述逻辑运算功能容易实现,对复杂逻辑,可以利用硬件编程语言例如VHDL或VERILOG编程生成门级逻辑电路,本发明中上述逻辑功能相当简单,本领域技术人员可以直接根据逻辑关系,利用与门、或门、传输门、触发器等门级电路组合实现。
如图2所示为本发明的典型***应用电路图。图4为该应用图对应引脚的典型波形。Din可实现对VAC的半桥半波整流,使得HV引脚得到图4所示的半桥正弦半波该发明电路要实现的供电工作原理如下:
VDD的启动。启动时候当HV上有正玄半波时候,控制内部恒流源(如1.5mA)对VDD进行充电。当VDD的电压达到VDD_ON时候,GATE开始输出PWM波形驱动功率管Q1,***进入正常工作状态。
正常工作时HV对VDD充电。在正常工作的时候,HV对VDD的充电只在图4中a和b所指的HV为较低电压时候进行。在b所指的充电是指芯片检测HV低于某值(如25V),开启充电,由于此时HV在降低,HV对VDD可充电的导通角较小,VDD可能无法充满至VDD_ON。在a所指的充电状态为,检测HV为低时,一直开启HV充电直至VDD上电压充满至VDD_ON。当导通角b提供的能量较小时,导通角a为芯片的所需能量的主要来源。
通过本发明电路的合理设计,可以使得芯片所损耗的能量由HV在较低电压时候所提供,从而实现了低损耗。以本发明所应用的实际芯片设计为例,内部集成单个圆环型700V耗尽型MOS管提供充电电流,可提供最大50mA充电电流。对于VAC=220VAC输入,忽略b导通角的补偿能量,在只考虑a导通角的最差情况下,该方法的带来的***损耗如下:
单个700V圆环MOS功率管在HV大于35V会达到50mA最大饱和充电电流。在芯片工作电流损耗为1mA时候,对应50mA电流充电所需时间为:
1mA*20ms=50mA*tchrg----(1)
由公式(1),可得出tchrg=400us。
HV从35V经过400us充电时间,HV的上电压会升至~70V。
于是该充电方法所带来的***损耗约为:(35V+70V)/2*1mA=52.5mW。
考虑HV在低于35V之前就有较长时间的大电流对VDD充电以及b导通角对芯片的能量补充,实际的损耗会远小于52.5mW。对应于用高压Vin直接供电1mA芯片电流造成的310mW损耗,本方法仅仅为不到1/6,有效的提高***的工作效率。
为了实现上述的供电方法,本发明提出了一种基于700V高压BCD或CDMOS工艺的新颖电路。该电路仅采用一个圆环型700V耗尽型MOS器件即可实现上述工作原理所需的VDD启动,HV低电压检测,以及大电流充电的功能。
如图3所示给出了本发明的电路框架。NM1为高压NMOS管,此处采用单个700V源极隔离型耗尽型NMOS管(这里以-5V阈值为例),NM2为中压NMOS管,21为2倍VDD电荷泵电路,22为1.5mA启动充电电流源,23为正常工作时候的大电流充电控制开关,CMP1为低压比较器,CMP2为次高压比较器,充电逻辑电路产生21,22,23的开关控制信号A1,A2,A3。
其电路工作方法如下:
VDD的启动。启动时候模块21的使能控制信号A3为低电平,关断电荷泵的工作,A1始终控制模块22开启,A2控制NM2始终关断。那么NM1的栅电压将会保持等于接近VDD电压,当HV上有电压时候,NM1的源极HV_SENSE电压将等于VDD+5V,HV_SENSE为模块22提供电源,PM2产生1.5mA恒流对VDD进行充电。当VDD充至13V,启动完成,CMP1产生比较信号至充电逻辑电路模块,充电逻辑电路控制A1关断1.5mA恒流充电,A3变为高电平,电荷泵21开始工作,NM1的栅极电压被设置成2*VDD。
如图4所示,正常工作时HV对VDD的充电。由于2倍VDD电荷泵会维持NM1的栅电压始终为2*VDD电压,所以在NM2关断时候,HV_SENSE上的电压在HV低于2*VDD+5V时,HV_SENSE的电压会跟随HV的电压。此时通过CMP2检测到HV_SENSE低于2*VDD,则可认为检测到HV处于低电压导通角状态。通过充电逻辑电路产生A2控制信号开启NM2开关管,对VDD进行大电流充电直至达到13V关断NM2充电。所以本方法实现了在NM2关断时候对HV的低电压导通角检测,同时也实现了复用NM1管对VDD进行大电流充电。
一种优选实施方式还包括欠压比较器CMP3,所述欠压比较器检测低压电源端电压是否高于预先设定的第三基准电压并输出欠压检测信号到充电逻辑电路,所述充电逻辑电路还具备如下功能:当欠压检测信号有效时,开启所述启动充电电路,从次级高压端向低压电源端充电。
所以本发明电路基于电荷泵的电路,实现了仅通过对单个高压NM1管的分时复用即可实现对VDD的充电管理,其他控制电路均为低中压器件,大大降低了芯片的版图面积。
前文所述的为本发明的各个优选实施例,各个优选实施例中的优选实施方式如果不是明显自相矛盾或以某一优选实施方式为前提,各个优选实施方式都可以任意叠加组合使用,所述实施例以及实施例中的具体参数仅是为了清楚表述发明人的发明验证过程,并非用以限制本发明的专利保护范围,本发明的专利保护范围仍然以其权利要求书为准,凡是运用本发明的说明书及附图内容所作的等同结构变化,同理均应包含在本发明的保护范围内。