JP3237637B2 - クロック同期回路 - Google Patents
クロック同期回路Info
- Publication number
- JP3237637B2 JP3237637B2 JP00068099A JP68099A JP3237637B2 JP 3237637 B2 JP3237637 B2 JP 3237637B2 JP 00068099 A JP00068099 A JP 00068099A JP 68099 A JP68099 A JP 68099A JP 3237637 B2 JP3237637 B2 JP 3237637B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- input
- clock
- flop
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
れる複数の参照クロックから一つを選択して同期するク
ロック同期回路に関するものである。
同期回路を示す。図5において、EX−OR型位相比較
器2、低域ろ波器3、電圧制御型発振器4、1/2分周
器5は、PLL回路を構成している。入力される参照ク
ロックREF1、REF2は、選択器1によりいずれか
一つが選択され、フリップフロップ12のクロックとし
て入力される。フリップフロップ12は、その反転出力
を入力とし、1/2分周器として動作する。フリップフ
ロップ12の出力は、EX−OR型位相比較器2の入力
となり、上記PLL回路の参照信号となる。
照クロック切替え時の動作を図6に示す。図6に示すよ
うに、REF1のクロック入力(図6−)とREF2
のクロック入力(同)の位相が近い場合に、のよう
に両クロックの近接したエッジの間で選択器1による切
替えが発生すると、に示すように、フリップフロップ
12の1/2分周器5に2つの近接したパルスが入力さ
れる。
180度近くジャンプするため、PLLの引き込みに時
間がかかり、かつ引き込みまでの出力の周波数変動も
大きいという問題があった。
されたもので、複数の参照クロックから一つを選択して
同期するクロック同期回路において、クロック切替え時
の位相飛びを最小に抑えることを目的とする。
めに、本発明によるクロック同期回路においては、複数
の参照クロックをそれぞれ分周する複数のフリップフロ
ップと、各フリップフロップの出力クロックの一つを選
択信号に応じて選択する第1の選択手段と、選択された
クロックに同期したクロックを発生する同期手段と、各
フリップフロップの各反転出力クロックをそれぞれ入力
Aとし同期手段により発生されたクロックを共通の入力
Bとし、入力Aと入力Bのいずれか一つを選択して入力
Aを出力したそれぞれのフリップフロップに出力する複
数の第2の選択手段と、出力クロックが第1の選択手段
により選択されていないフリップフロップと対応する第
2の選択手段が、入力Bを選択してフリップフロップに
出力するように、選択信号に応じて制御する制御手段と
を設けたことを特徴としている。
成するとよい。
と共に説明する。本実施の形態は、通信装置等で使用さ
れる複数の参照クロックから一つを選択して同期するク
ロック同期回路において、選択されていない参照クロッ
クを分周する各分周器の位相を、選択された参照クロッ
クの分周器の位相に最も近い位相に保ち、切替え時の位
相飛びを最小に押さえる回路を設けたことを特徴とす
る。
同期回路を示す。図1において、参照クロックREF
1、REF2は、それぞれフリップフロップ6、7のク
ロックとして入力される。フリップフロップ6、7の反
転出力は、いずれも選択器1の入力となり、同時にフリ
ップフロップ6、7の反転出力は、それぞれ選択器8、
9の入力Aとなる。
器2の一入力となり、EX−OR型位相比較器2の出力
は低域ろ波器3を通り、電圧制御型発振器4の制御信号
として入力される。電圧制御型発信器4の出力は、本ク
ロック同期回路の出力として外部へ出力されると共に、
1/2分周器5へ入力される。1/2分周器5の出力
は、EX−OR型位相比較器2の他方の入力となる。
3、電圧制御型発信器4、1/2分周器5はPLL回路
を構成している。1/2分周器5の出力は、同時に反転
回路11により極性反転された後、選択器8、9の入力
Bとなる。
され、上記2入力のいずれを選択するかを制御する。ま
た、選択信号CONTは、同時にデコーダ10に入力さ
れる。デコーダ10は選択信号CONTにより制御さ
れ、選択器8、9に選択信号を出力する。このときデコ
ーダ10は選択器8、9に対し、選択器1により参照ク
ロックを選択される側の選択器が入力Aを選択し、他の
選択器が入力Bを選択するように制御する。
る。図2は、参照クロックとしてREF1を選択した状
態から、REF2へ切替えを行う場合の各部出力波形の
一例を示す。、は参照クロックREF1、2の入
力、はフリップフロップ6の出力、はフリップフロ
ップ7の出力、は選択器1の出力、は1/2分周器
5の出力、はEX−OR型位相比較器2の出力、は
反転回路11の出力、は切替え信号CONTの入力を
示している。
が選択されているので、選択器8は入力Aを選択器9は
入力Bを選択している。この結果、フリップフロップ6
は、入力REF1を1/2分周する分周器として動作す
る。この1/2分周動作は、EX−OR型位相比較器2
にデューティ比50%の参照信号を供給する。
1の出力をREF2のクロックで打ち抜く動作を行って
いる。EX−OR型位相比較器2へは、の波形が入力
されるので、EX−OR型位相比較器2、低域ろ波器
3、電圧制御型発信器4、1/2分周器5から構成され
るPLLループは、の波形に位相同期し、この結果、
EX−OR型位相比較器2の入力において、、に示
すように90°の位相関係に収束する。
クロックへの切替えが発生すると、選択器8は入力をA
からBへ切替え、選択器9は入力をBからAへ切替え
る。同時にEX−OR型位相比較器2への選択入力は
からに切り替わる。この結果、PLLループはの波
形に位相同期を開始し、位相ジャンプが発生する。この
時に発生する位相ジャンプの大きさはとの波形の位
相差である。
フリップフロップ6、7の出力との位相差の関係を図3
に示す。図3のはREF1の参照クロック、はフリ
ップフロップ6の出力を示す。はREF2の参照クロ
ック、はフリップフロップ7の出力を示す。
プが最小となるような、フリップフロップ7の分周位相
を考える。フリップフロップ7の位相がフリップフロッ
プ6の位相に最も近くなる分周位相をとる場合に、位相
ジャンプは最小になる。
フリップフロップ6の立ち上がり±T/2の範囲でのR
EF2の立ち上がりエッジに対しては、立ち上がりの分
周位相を持ち、フリップフロップ6の立ち下がり±T/
2の範囲でのREF2の立ち上がりエッジに対しては、
立ち下がりの分周位相を持つように、フリップフロップ
7の分周位相を決めれば、位相ジャンプを最小にするこ
とができる。
ち、領域AにREF2の参照クロックの立ち上がりがあ
る場合には、フリップフロップ7は立ち下がりの分周位
相をとり、領域BにREF2の参照クロックの立ち上が
りがある場合には、フリップフロップ7は立ち上がりの
分周位相をとる場合に、PLLの位相ジャンプは最小と
なる。
較器2においては、参照信号と自励信号との位相差が9
0°に収束するので、収束時の1/2分周器5の出力は
図3−になる。これを反転回路11により反転する
と、図3−の波形を得る。これを上記の領域分けと
比較すると、Aの領域がL、Bの領域がHに対応してい
ることが分かる。
がりエッジで打ち抜くことにより、フリップフロップ7
の位相を、位相ジャンプ最小の位相に合わせることがで
きることが分かる。このことから、選択されていない参
照クロックの分周用フリップフロップは、反転回路11
の出力を打ち抜く状態で待機させておき、選択されたと
同時に、入力をフリップフロップの反転出力に切り替え
ることにより、分周器出力の位相差を参照クロック間の
位相差のみに押さえることができる。なお、電圧制御型
発振器4の変調極性が逆の場合は、反転回路11は不要
である。
用いて説明する。図4においては、図1と対応する部分
には同一番号を付して重複する説明は省略する。本実施
の形態の第1の実施の形態との相違点は、第1の実施の
形態が2つの参照クロックから1つを選択する同期回路
であるのに対し、本実施の形態は、N個の参照クロック
REF1、REF2・・・REFNから1つを選択する
同期回路に構成した点である。
ロップ13と選択器14が追加されている。本実施の形
態においても、第1の実施の形態と同様に、選択されて
いない参照クロックの分周用フリップフロップを、参照
クロックで反転回路11の出力を打ち抜く状態で待機さ
せておき、その参照クロックが選択されたと同時に、入
力をフリップフロップの反転出力に切り替えることによ
り、位相ジャンプを参照クロック間の位相差のみに抑え
ることができる。
きるが、CPUとメモリとで構成されるコンピュータシ
ステムで実現する場合、メモリは本発明による記憶媒体
を構成する。記憶媒体には、前述した各実施の形態の動
作を実行するためのプログラムが格納される。また、記
憶媒体としては、半導体記憶装置、光ディスク、光磁気
ディスク、磁気媒体等を用いることができる。
複数の参照クロックを切り替えて使用するクロック同期
回路において、切替え時に生じる位相ジャンプを参照ク
ロック間の位相差分のみに抑えることができるという効
果を奏する。
回路を示す構成図である。
回路の動作を示すタイミングチャートである。
タイミングチャートである。
回路を示す構成図である。
グチャートである。
Claims (2)
- 【請求項1】 複数の参照クロックをそれぞれ分周する
複数のフリップフロップと、 各フリップフロップの出力クロックの一つを選択信号に
応じて選択する第1の選択手段と、 前記選択されたクロックに同期したクロックを発生する
同期手段と、 前記各フリップフロップの各反転出力クロックをそれぞ
れ入力Aとし前記同期手段により発生されたクロックを
共通の入力Bとし、前記入力Aと前記入力Bのいずれか
一つを選択して入力Aを出力したそれぞれのフリップフ
ロップに出力する複数の第2の選択手段と、 前記出力クロックが前記第1の選択手段により選択され
ていないフリップフロップと対応する第2の選択手段
が、前記入力Bを選択して前記フリップフロップに出力
するように、前記選択信号に応じて制御する制御手段と
を設けたことを特徴とするクロック同期回路。 - 【請求項2】 前記同期手段は、PLL回路に構成され
ていることを特徴とする請求項1記載のクロック同期回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00068099A JP3237637B2 (ja) | 1999-01-05 | 1999-01-05 | クロック同期回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00068099A JP3237637B2 (ja) | 1999-01-05 | 1999-01-05 | クロック同期回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000201068A JP2000201068A (ja) | 2000-07-18 |
JP3237637B2 true JP3237637B2 (ja) | 2001-12-10 |
Family
ID=11480483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00068099A Expired - Fee Related JP3237637B2 (ja) | 1999-01-05 | 1999-01-05 | クロック同期回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3237637B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7155191B2 (en) | 2002-08-30 | 2006-12-26 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and arrangement for reducing phase jumps when switching between synchronization sources |
-
1999
- 1999-01-05 JP JP00068099A patent/JP3237637B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000201068A (ja) | 2000-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8305119B2 (en) | Clock generation circuit | |
EP1311068B1 (en) | Method of and apparatus for detecting difference between frequencies, and phase locked loop circuit | |
JP3237637B2 (ja) | クロック同期回路 | |
JP2595887B2 (ja) | ビット同期回路 | |
JPH0715293A (ja) | クロックディスエーブル回路、クロックディスエーブルおよびイネーブル回路、ならびに同期されたクロックディスエーブルおよびイネーブルを備えるキャリア信号周波数トラッキング装置 | |
US7477714B2 (en) | Phase adjusting circuit for minimized irregularities at phase steps | |
KR101035581B1 (ko) | 다중 위상 클럭 출력용 지연동기루프 | |
JP4520380B2 (ja) | クロック生成回路 | |
JP3915024B2 (ja) | クロック同期回路 | |
KR100253367B1 (ko) | 에스디램의 디지털 디엘엘장치 | |
JP3109550B2 (ja) | 位相同期発振器 | |
JP3011139B2 (ja) | 系切替方式 | |
JPS6339209A (ja) | 同期回路 | |
JP2000148281A (ja) | クロック選択回路 | |
JP3655878B2 (ja) | Pll回路 | |
US20040136483A1 (en) | Clock recovery method by phase selection | |
JPH07170584A (ja) | クロック切替回路 | |
JP2542933B2 (ja) | 時間軸補正回路 | |
JPH09307432A (ja) | Pll回路 | |
JPH0964732A (ja) | 同期クロック生成回路 | |
JPH01243622A (ja) | 位相同期ループ回路 | |
JP2527620Y2 (ja) | パターン発生器 | |
JPH04284038A (ja) | クロック切替装置 | |
JP2870222B2 (ja) | サブキャリア再生器 | |
JPH0422221A (ja) | デジタル位相同期装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010904 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071005 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |