JP3232001B2 - Semiconductor device and method of manufacturing the same - Google Patents
Semiconductor device and method of manufacturing the sameInfo
- Publication number
- JP3232001B2 JP3232001B2 JP17372496A JP17372496A JP3232001B2 JP 3232001 B2 JP3232001 B2 JP 3232001B2 JP 17372496 A JP17372496 A JP 17372496A JP 17372496 A JP17372496 A JP 17372496A JP 3232001 B2 JP3232001 B2 JP 3232001B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- wiring
- silicon nitride
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、強誘電体膜または
高誘電率を有する誘電体膜を容量絶縁膜とする容量素子
を内蔵する半導体装置およびその製造方法、特に多層配
線を要する半導体装置およびその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a built-in capacitive element using a ferroelectric film or a dielectric film having a high dielectric constant as a capacitive insulating film, a method of manufacturing the same, and in particular, a semiconductor device requiring multilayer wiring and It relates to the manufacturing method.
【０００２】[0002]
【従来の技術】近年、民生用電子機器の高密度化にとも
ない電子機器から発生される電磁波雑音である不要輻射
が大きな問題になっており、この不要輻射低減対策とし
て高誘電率を有する誘電体膜（以下、高誘電体膜とい
う）、または強誘電体膜を容量絶縁膜とする大容量の容
量素子を半導体集積回路に内蔵する技術が注目を浴びて
いる。また、従来にない低動作電圧、高速書き込みおよ
び高速読み出し可能な不揮発性ＲＡＭの実用化を目指
し、自発分極特性を有する強誘電体膜を容量絶縁膜とす
る容量素子を半導体集積回路の上に形成するための技術
開発が盛んに行われている。2. Description of the Related Art In recent years, unwanted radiation, which is electromagnetic noise generated from electronic equipment, has become a major problem with the increase in the density of consumer electronic equipment. 2. Description of the Related Art A technique of incorporating a large-capacity capacitive element using a film (hereinafter, referred to as a high dielectric film) or a ferroelectric film as a capacitive insulating film in a semiconductor integrated circuit has attracted attention. Also, with the aim of commercializing a non-volatile RAM capable of unprecedented low operating voltage, high-speed writing and high-speed reading, a capacitive element using a ferroelectric film having spontaneous polarization characteristics as a capacitive insulating film is formed on a semiconductor integrated circuit. Technical developments for this are being actively pursued.
【０００３】以下に容量素子を内蔵した従来の半導体装
置について、図１１に示す要部断面図を参照しながら説
明する。図１１に示すように、シリコン基板１の上に分
離酸化膜２が形成されており、分離酸化膜２に囲まれた
領域に拡散層３、ゲート絶縁膜４およびゲート電極５か
らなるトランジスタが形成されている。これらのトラン
ジスタを覆って第１の絶縁膜６が形成されており、その
第１の絶縁膜６の上に下電極７、高誘電体膜からなる容
量絶縁膜８および上電極９からなる容量素子１０が形成
されている。これらの容量素子１０を覆ってりんを添加
した酸化珪素膜（以下ＰＳＧ膜と記す）などの第２の絶
縁膜１５が形成されている。第１の絶縁膜６および第２
の絶縁膜１５にはトランジスタの拡散層３に達するコン
タクトホール１２ａおよび容量素子１０の下電極７、上
電極９に達するコンタクトホール１２ｂが形成されてい
る。これらのコンタクトホール１２ａ、１２ｂを介して
配線１３ａ、１３ｂが形成されている。さらにこれらの
素子を覆ってシリコン基板１の上に保護膜１４が形成さ
れている。A conventional semiconductor device having a built-in capacitive element will be described below with reference to a sectional view of a main part shown in FIG. As shown in FIG. 11, an isolation oxide film 2 is formed on a silicon substrate 1, and a transistor including a diffusion layer 3, a gate insulating film 4, and a gate electrode 5 is formed in a region surrounded by the isolation oxide film 2. Have been. A first insulating film 6 is formed so as to cover these transistors, and a lower electrode 7, a capacitive insulating film 8 made of a high dielectric film, and a capacitive element made of an upper electrode 9 are formed on the first insulating film 6. 10 are formed. A second insulating film 15 such as a silicon oxide film to which phosphorus is added (hereinafter referred to as a PSG film) is formed so as to cover these capacitive elements 10. First insulating film 6 and second insulating film 6
In the insulating film 15, a contact hole 12a reaching the diffusion layer 3 of the transistor and a contact hole 12b reaching the lower electrode 7 and the upper electrode 9 of the capacitor 10 are formed. Wirings 13a and 13b are formed via these contact holes 12a and 12b. Further, a protective film 14 is formed on the silicon substrate 1 so as to cover these elements.
【０００４】次に容量素子を内蔵した従来の半導体装置
の製造方法について、図１１に示す要部断面図とともに
図１２に示すフローチャートを参照しながら説明する。
まず図１２（ａ）の工程で、シリコン基板１の上に分離
酸化膜２、拡散層３、ゲート絶縁膜４、ゲート電極５を
形成し、さらにその上に図１２（ｂ）の工程で第１の絶
縁膜６を形成する。次に図１２（ｃ）の工程で、第１の
絶縁膜６の上に下電極７、容量絶縁膜８および上電極９
からなる容量素子１０を形成する。一般に容量絶縁膜８
の熱処理は、容量絶縁膜８を形成した直後または容量素
子１０のパターンを形成した後に行われる。なお容量絶
縁膜８は高誘電体膜からなり、下電極７および上電極９
は容量絶縁膜８に接する側から順に白金膜、チタン膜で
構成される。次に図１２（ｄ）の工程で、ＣＶＤ法など
によりＰＳＧ膜などの第２の絶縁膜１５を全面に形成す
る。次に図１２（ｅ）の工程で、トランジスタの拡散層
３に通じるコンタクトホール１２ａ、容量素子１０の下
電極７および上電極９にそれぞれ達するコンタクトホー
ル１２ｂを形成する。次に図１２（ｆ）の工程で、コン
タクトホール１２ａを介して拡散層３に接続される配線
１３ａ、およびコンタクトホール１２ｂを介して容量素
子１０に接続される配線１３ｂが形成される。次に図１
２（ｇ）の工程で、保護膜１４を形成する。保護膜１４
としては、シリコン基板１、容量素子１０および配線１
３ａ、１３ｂへの水の侵入を防止するためにプラズマＣ
ＶＤ法により形成された耐湿性の高い窒化珪素膜または
窒化酸化珪素膜が用いられる。Next, a method of manufacturing a conventional semiconductor device having a built-in capacitive element will be described with reference to a flowchart shown in FIG. 12 together with a sectional view of a main part shown in FIG.
First, in a step of FIG. 12A, an isolation oxide film 2, a diffusion layer 3, a gate insulating film 4, and a gate electrode 5 are formed on a silicon substrate 1, and further thereon, a step of FIG. One insulating film 6 is formed. Next, in the step of FIG. 12C, the lower electrode 7, the capacitor insulating film 8 and the upper electrode 9 are formed on the first insulating film 6.
Is formed. Generally, capacitance insulating film 8
Is performed immediately after forming the capacitive insulating film 8 or after forming the pattern of the capacitive element 10. The capacitance insulating film 8 is made of a high dielectric film, and has a lower electrode 7 and an upper electrode 9.
Is composed of a platinum film and a titanium film in order from the side in contact with the capacitance insulating film 8. Next, in the step of FIG. 12D, a second insulating film 15 such as a PSG film is formed on the entire surface by a CVD method or the like. Next, in the step of FIG. 12E, a contact hole 12a leading to the diffusion layer 3 of the transistor, and a contact hole 12b reaching the lower electrode 7 and the upper electrode 9 of the capacitor 10, respectively, are formed. Next, in the step of FIG. 12F, a wiring 13a connected to the diffusion layer 3 via the contact hole 12a and a wiring 13b connected to the capacitor 10 via the contact hole 12b are formed. Next, FIG.
In step 2 (g), the protective film 14 is formed. Protective film 14
As the silicon substrate 1, the capacitive element 10 and the wiring 1
Plasma C to prevent water from entering 3a, 13b
A highly moisture-resistant silicon nitride film or a silicon nitride oxide film formed by a VD method is used.
【０００５】[0005]
【発明が解決しようとする課題】一般にＭＯＳトランジ
スタの製造工程においては、シリコン基板とその上に形
成された絶縁膜、特にゲート絶縁膜との界面の損傷を回
復させるために、水素雰囲気で熱処理する工程（以下、
水素処理工程と称する）が不可欠である。しかしなが
ら、高誘電体膜を容量絶縁膜とする容量素子を備えた半
導体装置では、この水素処理工程において高誘電体膜が
劣化するという課題を有していた。この対策としては、
特開平７−２２６４４３号公報に開示されているよう
に、集積回路要素が作り込まれた支持基板上に容量素子
を形成し、次に支持基板上の全面に層間絶縁膜を形成
し、さらに層間絶縁膜に集積回路要素の拡散層に到達す
るコンタクトホールを形成し、この状態で支持基板に水
素処理工程を施すことにより、集積回路要素領域にはコ
ンタクトホールを通じて水素が供給されるため、損傷部
分に容易に水素が到達し、容量素子領域にはコンタクト
ホールが開けられていないので、水素が高誘電体膜に到
達しにくい、といったような方法が知られている。Generally, in the process of manufacturing a MOS transistor, heat treatment is performed in a hydrogen atmosphere in order to recover damage at an interface between a silicon substrate and an insulating film formed thereon, particularly a gate insulating film. Process (hereinafter,
A hydrotreating step) is essential. However, in a semiconductor device including a capacitive element using a high dielectric film as a capacitive insulating film, there is a problem that the high dielectric film is deteriorated in the hydrogen treatment process. As a countermeasure,
As disclosed in JP-A-7-226443, a capacitive element is formed on a support substrate on which integrated circuit elements are formed, and then an interlayer insulating film is formed on the entire surface of the support substrate. By forming a contact hole reaching the diffusion layer of the integrated circuit element in the insulating film and performing a hydrogen treatment process on the support substrate in this state, hydrogen is supplied to the integrated circuit element region through the contact hole, so that a damaged portion is formed. There is known a method in which hydrogen easily reaches a high dielectric film because a hydrogen easily reaches the capacitor element region and no contact hole is formed in the capacitor element region.
【０００６】しかしながら上記の手法は、多層配線を要
する半導体装置においては、第１の配線を形成する工程
以前にのみ適用可能であり、第１の配線形成以降の製造
工程によって発生するＭＯＳトランジスタ界面の損傷を
回復することはできない、という問題がある。また、上
記の手法により水素が高誘電体膜に到達しにくい、とい
っても完全に水素の到達を妨げることは事実上不可能で
あり、ビスマスを含む強誘電体のように水素による特性
劣化が著しく起こるような物質を容量絶縁膜として用い
る場合は、多少の容量素子の特性劣化は避けられないと
いった問題があった。However, in a semiconductor device requiring a multi-layer wiring, the above-described method is applicable only before the step of forming the first wiring, and is not applicable to the interface of the MOS transistor generated in the manufacturing steps after the formation of the first wiring. The problem is that the damage cannot be recovered. In addition, although it is difficult for hydrogen to reach the high-dielectric film by the above method, it is virtually impossible to completely prevent the arrival of hydrogen. When a material that causes remarkable occurrence is used as the capacitor insulating film, there is a problem that some deterioration of the characteristics of the capacitor is inevitable.
【０００７】本発明は、前記従来の問題を解決するた
め、多層配線を有する、強誘電体膜または高誘電体膜を
容量絶縁膜とする容量素子を内蔵する半導体装置におい
て、界面損傷の回復によりトランジスタの電気特性が安
定化され、かつ強誘電体膜または高誘電体膜を容量絶縁
膜とする容量素子の特性劣化の発生しない半導体装置お
よびその製造方法を提供することを目的とする。SUMMARY OF THE INVENTION In order to solve the above-mentioned conventional problems, the present invention provides a semiconductor device having a multilayer wiring and a built-in capacitive element using a ferroelectric film or a high dielectric film as a capacitive insulating film. It is an object of the present invention to provide a semiconductor device in which electric characteristics of a transistor are stabilized and a characteristic of a capacitor using a ferroelectric film or a high dielectric film as a capacitor insulating film is not deteriorated, and a method of manufacturing the same.
【０００８】[0008]
【課題を解決するための手段】前記目的を達成するた
め、本発明の半導体装置は、半導体集積回路が形成され
た支持基板の第１の絶縁膜の上に、下電極と、誘電体膜
からなる容量絶縁膜および上電極とからなる容量素子
と、前記容量素子を被覆する第２の絶縁膜と、前記第２
の絶縁膜に設けた第１のコンタクトホールを介して前記
半導体集積回路または前記容量素子に電気的に接続され
る第１の配線を備えた半導体装置であって、前記第１の
配線を覆う第３の絶縁膜と、前記第３の絶縁膜に設けた
第２のコンタクトホールを介して前記第１の配線に電気
的に接続される第２の配線と、少なくとも前記容量素子
上を除いた前記第２の配線を被覆する第４の絶縁膜と、
前記第４の絶縁膜を被覆する保護膜を備え、前記誘電体
膜がビスマスを含む強誘電体膜であることを特徴とす
る。この構成によれば、前記第４の絶縁膜中に含有され
る水素がトランジスタ部へ拡散し、トランジスタの界面
の損傷を回復させることによりその電気特性を安定化さ
せ、かつ、前記容量素子上には前記第４の絶縁膜はない
ため、前記第４の絶縁膜中に含まれる水素が前記容量素
子に到達することによる前記容量素子の電気特性の劣化
を防止できる。この結果、電気諸特性に優れた半導体装
置が得られる。In order to achieve the above object, a semiconductor device according to the present invention comprises a lower electrode and a dielectric film on a first insulating film of a support substrate on which a semiconductor integrated circuit is formed. A capacitive element comprising a capacitive insulating film made of a material and an upper electrode; a second insulating film covering the capacitive element;
A semiconductor device including a first wiring electrically connected to the semiconductor integrated circuit or the capacitor via a first contact hole provided in the insulating film, wherein a first wiring covering the first wiring is provided. A second wiring electrically connected to the first wiring via a second contact hole provided in the third insulating film; A fourth insulating film covering the second wiring;
The semiconductor device may further include a protective film that covers the fourth insulating film, wherein the dielectric film is a ferroelectric film containing bismuth. According to this configuration, the hydrogen contained in the fourth insulating film diffuses into the transistor portion, thereby recovering the damage of the interface of the transistor, thereby stabilizing the electrical characteristics thereof, and forming the transistor on the capacitive element. Since there is no fourth insulating film, it is possible to prevent deterioration of electrical characteristics of the capacitor due to hydrogen contained in the fourth insulating film reaching the capacitor. As a result, a semiconductor device having excellent electric characteristics can be obtained.
【０００９】[0009]
【００１０】[0010]
【００１１】前記半導体装置においては、第４の絶縁膜
が窒化珪素膜、窒化酸化珪素膜、および少なくとも窒化
珪素膜または窒化酸化珪素膜のいずれかを構成要素とし
て有する多層膜から選ばれる少なくとも一つであること
が好ましい。この好ましい例によれば、窒化珪素膜や窒
化酸化珪素膜は酸化珪素膜等他の半導体プロセスで使用
される膜に比べて、膜中に含まれる水素の量が多いた
め、特にトランジスタ特性の安定化が容易である。In the semiconductor device, the fourth insulating film may be at least one selected from a silicon nitride film, a silicon nitride oxide film, and a multilayer film having at least one of a silicon nitride film and a silicon nitride oxide film. It is preferred that According to this preferred example, a silicon nitride film or a silicon nitride oxide film contains a larger amount of hydrogen contained in the film than a film used in another semiconductor process such as a silicon oxide film, and therefore, in particular, has stable transistor characteristics. Conversion is easy.
【００１２】また前記本発明の半導体装置においては、
誘電体膜がビスマスを含む強誘電体である。この構成に
よれば、ビスマスを含む強誘電体は特に水素による特性
劣化が激しいため、本構造により容量素子の電気特性劣
化が生じない半導体装置が得られる。ビスマスを含む強
誘電体としては、例えばＢａＢｉ2ＴａxＮｂ2-xＯ9，Ｂ
ｉ4Ｔｉ3Ｏ12，ＳｒＢｉ2ＴａxＮｂ2-xＯ9，ＳｒＢｉ4
Ｔｉ4Ｏ15，ＰｂＢｉ2ＴａxＮｂ2-xＯ9，ＰｂＢｉ4Ｔｉ
4Ｏ15，ＳｒxＢａyＰｂ2-x-yＢｉ4Ｔｉ5Ｏ18（ただ
し、０≦ｘ≦２，０≦ｘ＋ｙ≦２）から選ばれる少なく
とも一つの化合物であることが好ましい。Further, in the semiconductor device of the present invention ,
The dielectric film is a ferroelectric containing bismuth. According to this configuration, the ferroelectric substance containing bismuth is particularly severely deteriorated in characteristics due to hydrogen. Therefore, a semiconductor device in which the electric characteristics of the capacitor are not deteriorated by this structure can be obtained. The ferroelectric containing bismuth, e.g., BaBi 2 Ta x Nb 2-x O 9, B
i 4 Ti 3 O 12, SrBi 2 Ta x Nb 2-x O 9, SrBi 4
Ti 4 O 15, PbBi 2 Ta x Nb 2-x O 9, PbBi 4 Ti
4 O 15, Sr x Ba y Pb 2-xy Bi 4 Ti 5 O 18 ( only
However, it is preferably at least one compound selected from 0 ≦ x ≦ 2, 0 ≦ x + y ≦ 2).
【００１３】[0013]
【００１４】[0014]
【００１５】次に本発明の製造方法は、半導体集積回路
が形成された支持基板の上に第１の絶縁膜を形成する工
程と、前記第１の絶縁膜の上の所定の領域に下電極と、
ビスマスを含む強誘電体膜からなる容量絶縁膜および上
電極からなる容量素子を形成する工程と、前記容量素子
を覆って第２の絶縁膜を形成する工程と、前記第１の絶
縁膜および前記第２の絶縁膜を通って前記半導体集積回
路または前記容量素子の上電極、下電極に達する第１の
コンタクトホールを形成する工程と、前記第１のコンタ
クトホールを介して前記半導体集積回路または前記容量
素子に電気的に接続される第１の配線を形成する工程と
を有する半導体装置の製造方法であって、前記第１の配
線を覆う第３の絶縁膜を形成する工程と、前記第３の絶
縁膜を通って前記第１の配線に達する第２のコンタクト
ホールを形成する工程と、前記第２のコンタクトホール
を介して前記第１の配線に電気的に接続される第２の配
線を形成する工程と、前記第２の配線を覆って第４の絶
縁膜を形成する工程と、少なくとも前記容量素子上の前
記第４の絶縁膜を除去する工程と、前記第４の絶縁膜を
熱処理する工程と、前記第４の絶縁膜を覆って保護膜を
形成する工程を備えたことを特徴とする。前記方法によ
れば、第４の絶縁膜中に含有される水素が熱処理により
トランジスタ部へ拡散し、トランジスタの界面の損傷を
回復させることによりその電気特性を安定化させ、か
つ、前記容量素子上には前記第４の絶縁膜はないため、
熱処理の際に前記第４の絶縁膜中に含まれる水素が前記
容量素子に到達することによる前記容量素子の電気特性
の劣化を防止できる。この結果、電気諸特性に優れた半
導体装置が得られる。Next, in the manufacturing method of the present invention , a step of forming a first insulating film on a supporting substrate on which a semiconductor integrated circuit is formed, and a step of forming a lower electrode in a predetermined region on the first insulating film When,
Forming a capacitive insulating film comprising a ferroelectric film containing bismuth and a capacitive element comprising an upper electrode; forming a second insulating film covering the capacitive element; and forming the first insulating film and the Forming a first contact hole reaching an upper electrode and a lower electrode of the semiconductor integrated circuit or the capacitor through a second insulating film; and forming the first integrated circuit through the first contact hole. Forming a first wiring electrically connected to a capacitive element, the method comprising: forming a third insulating film covering the first wiring; Forming a second contact hole reaching the first wiring through the insulating film; and forming a second wiring electrically connected to the first wiring via the second contact hole. Forming process Forming a fourth insulating film covering the second wiring, removing at least the fourth insulating film over the capacitive element, and heat-treating the fourth insulating film; Forming a protective film covering the fourth insulating film. According to the method, hydrogen contained in the fourth insulating film is diffused into the transistor portion by the heat treatment, and the electrical characteristics are stabilized by recovering the damage of the interface of the transistor. Does not have the fourth insulating film,
It is possible to prevent deterioration of electrical characteristics of the capacitor due to hydrogen contained in the fourth insulating film reaching the capacitor during the heat treatment. As a result, a semiconductor device having excellent electric characteristics can be obtained.
【００１６】前記方法においては、第４の絶縁膜が窒化
珪素膜、窒化酸化珪素膜、および少なくとも窒化珪素膜
または窒化酸化珪素膜のいずれかを構成要素として有す
る多層膜であって、その熱処理温度が３００℃以上で、
第１の配線または第２の配線の材料の融点未満であるこ
とが好ましい。この好ましい例によれば、窒化珪素膜や
窒化酸化珪素膜は酸化珪素膜等他の半導体プロセスで使
用される膜に比べて、膜中に含まれる水素の量が多いた
め、前記第４の絶縁膜からの水素拡散のための熱処理温
度を低温化できる。In the above method, the fourth insulating film may be a silicon nitride film, a silicon nitride oxide film, and a multilayer film having at least one of a silicon nitride film and a silicon nitride oxide film as a constituent element. Is above 300 ° C,
It is preferably lower than the melting point of the material of the first wiring or the second wiring. According to this preferred example, the silicon nitride film or the silicon nitride oxide film contains a larger amount of hydrogen contained in the film than a film used in another semiconductor process such as a silicon oxide film. The heat treatment temperature for hydrogen diffusion from the film can be lowered.
【００１７】また前記本発明の方法においては、ビスマ
スを含む強誘電体を用いる。ビスマスを含む強誘電体は
特に水素による特性劣化が激しいため、本製造方法によ
り容量素子の電気特性劣化が生じない半導体装置が得ら
れる。ビスマスを含む強誘電体としては、例えばＢａＢ
ｉ2ＴａxＮｂ2-xＯ9，Ｂｉ4Ｔｉ3Ｏ12，ＳｒＢｉ2Ｔａx
Ｎｂ2-xＯ9，ＳｒＢｉ4Ｔｉ4Ｏ15，ＰｂＢｉ2ＴａxＮｂ
2-xＯ9，ＰｂＢｉ4Ｔｉ4Ｏ15，ＳｒxＢａyＰｂ2-x-yＢ
ｉ4Ｔｉ5Ｏ18（ただ し、０≦ｘ≦２，０≦ｘ＋ｙ≦
２）から選ばれる少なくとも一つの化合物であることが
好ましい。In the method of the present invention, a ferroelectric containing bismuth is used. Bismuth-containing ferroelectrics are particularly severely degraded in characteristics due to hydrogen, and thus the present manufacturing method can provide a semiconductor device in which electric characteristics of a capacitor are not degraded. As a ferroelectric containing bismuth, for example, BaB
i 2 Ta x Nb 2-x O 9, Bi 4 Ti 3 O 12, SrBi 2 Ta x
Nb 2-x O 9, SrBi 4 Ti 4 O 15, PbBi 2 Ta x Nb
2-x O 9, PbBi 4 Ti 4 O 15, Sr x Ba y Pb 2-xy B
i 4 Ti 5 O 18 (where 0 ≦ x ≦ 2, 0 ≦ x + y ≦
It is preferably at least one compound selected from 2).
【００１８】以上説明した通り、本発明によれば、多層
配線を有する強誘電体膜または高誘電体膜を容量絶縁膜
とする容量素子を内蔵する半導体装置において、多層配
線を形成した後に、容量素子上を除く配線上に絶縁膜を
形成して熱処理後、保護膜を形成することにより、電気
諸特性に優れた半導体装置が得られることを見いだした
ものである。As described above, according to the present invention, in a semiconductor device having a built-in capacitance element using a ferroelectric film or a high-dielectric film having a multi-layer wiring as a capacitance insulating film, after forming the multi-layer wiring, It has been found that a semiconductor device having excellent electrical characteristics can be obtained by forming a protective film after forming an insulating film on a wiring except on an element and heat-treating it.
【００１９】[0019]
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。なお以下の図面の説明において、容量素子
を内蔵した従来の単層配線の半導体装置の要部断面図と
同一箇所には同一符号を付して説明を省略し、異なる点
についてのみ説明する。Embodiments of the present invention will be described below. In the following description of the drawings, the same parts as those in the cross-sectional view of the principal part of a conventional single-layer wiring semiconductor device having a built-in capacitance element will be denoted by the same reference numerals, and description thereof will be omitted.
【００２０】（実施の形態１）［参考形態例］ 容量素子を内蔵し、かつ多層配線を有する半導体装置の
一形態について、図１に示す要部断面図を参照しながら
説明する。(Embodiment 1) [Reference Embodiment] One embodiment of a semiconductor device having a built-in capacitance element and having a multilayer wiring will be described with reference to a cross-sectional view of a main part shown in FIG.
【００２１】第１の絶縁膜６および第２の絶縁膜１５に
はトランジスタの拡散層３に達する第１のコンタクトホ
ール１６ａおよび容量素子１０の下電極７、上電極９に
達する第１のコンタクトホール１６ｂが形成されてい
る。これらの第１のコンタクトホール１６ａ、１６ｂを
介して、Ａｌ、Ｃｕ等の導電性材料により第１の配線１
７ａ、１７ｂが形成されている。これらの第１の配線１
７ａ、１７ｂを覆って、かつ、容量素子１０上を除いた
部分を被覆する第３の絶縁膜１８と、容量素子１０上お
よび第３の絶縁膜１８を被覆する、酸化珪素膜や酸化弗
化珪素膜などの第４の絶縁膜２２が形成されている。第
３の絶縁膜１８および第４の絶縁膜２２には、第１の配
線１７ａ、１７ｂに達する第２のコンタクトホール２３
ａ，２３ｂが形成され、これらの第２のコンタクトホー
ル２３ａ，２３ｂを介してＡｌ、Ｃｕ等の導電性材料に
より第２の配線２４ａ、２４ｂが形成されている。な
お、第２のコンタクトホール２３ａ，２３ｂは、この断
面図には現れていないが別の部分に存在する。さらに、
これらの第２の配線２４ａ、２４ｂを被覆する保護膜１
４が形成されている。In the first insulating film 6 and the second insulating film 15, a first contact hole 16a reaching the diffusion layer 3 of the transistor and a first contact hole reaching the lower electrode 7 and the upper electrode 9 of the capacitive element 10. 16b are formed. Through these first contact holes 16a and 16b, the first wiring 1 is made of a conductive material such as Al or Cu.
7a and 17b are formed. These first wirings 1
A third insulating film 18 covering portions 7a and 17b and excluding portions on the capacitive element 10, and a silicon oxide film or fluorinated oxide covering the capacitive element 10 and the third insulating film 18; A fourth insulating film 22 such as a silicon film is formed. The third insulating film 18 and the fourth insulating film 22 have second contact holes 23 reaching the first wirings 17a and 17b.
a and 23b are formed, and second wirings 24a and 24b are formed of a conductive material such as Al and Cu through the second contact holes 23a and 23b. Note that the second contact holes 23a and 23b are not shown in this cross-sectional view but are present in other portions. further,
Protective film 1 covering these second wirings 24a, 24b
4 are formed.
【００２２】ここで、第３の絶縁膜１８としては窒化珪
素膜や窒化酸化珪素膜等が用いられているが、これに限
るものではなく、膜中に水素が含有されているような膜
であればよい。さらに、第３の絶縁膜１８は単層膜であ
る必要はなく、例えば水素吸蔵特性を有する金属膜を絶
縁膜ではさんだサンドイッチ構造の多層膜でもよい。さ
らに、本実施形態においては容量素子１０上の配線層は
２層であり、第１の配線１７ａ、１７ｂ上に第３の絶縁
膜１８を形成しているが、これに限ることはなく、容量
素子１０上の配線層が３層以上の場合においても、配線
層・配線層間に第３の絶縁膜１８を形成することにより
同様の効果が得られるものである。Here, as the third insulating film 18, a silicon nitride film, a silicon nitride oxide film, or the like is used. However, the present invention is not limited to this, and a film in which hydrogen is contained in the film is used. I just need. Further, the third insulating film 18 does not need to be a single-layer film, and may be, for example, a multilayer film having a sandwich structure in which a metal film having a hydrogen absorbing property is sandwiched between insulating films. Further, in the present embodiment, the number of wiring layers on the capacitive element 10 is two, and the third insulating film 18 is formed on the first wirings 17a and 17b. However, the present invention is not limited to this. Even when the number of wiring layers on the element 10 is three or more, the same effect can be obtained by forming the third insulating film 18 between the wiring layers.
【００２３】（実施の形態２）［参考形態例］ 容量素子を内蔵した多層配線を有する半導体装置の製造
方法の一形態について、図１に示す要部断面図とともに
図２に示すフローチャートを参照しながら説明する。図
１２に示す従来の単層配線の半導体装置のフローチャー
トと異なる点は、図２（ｅ）以降の工程にある。すなわ
ち、図２（ａ）〜（ｄ）の工程で、シリコン基板１の上
に拡散層３、ゲート絶縁膜４、ゲート電極５からなるト
ランジスタが形成され、そのトランジスタを覆う第１の
絶縁膜６の上に下電極７、容量絶縁膜８および上電極９
からなる容量素子１０を形成後、第２の絶縁膜１５を全
面に形成する。次に図２（ｅ）の工程で、トランジスタ
の拡散層３に通じる第１のコンタクトホール１６ａ、容
量素子１０の下電極７および上電極９にそれぞれ達する
第１のコンタクトホール１６ｂを形成する。次に図２
（ｆ）の工程で、Ａｌ、Ｃｕ等の導電性材料により、第
１のコンタクトホール１６ａを介して拡散層３に接続さ
れる第１の配線１７ａ、および第１のコンタクトホール
１６ｂを介して、容量素子１０に接続される第１の配線
１７ｂが形成される。次に図２（ｇ）の工程で、第３の
絶縁膜１８を形成する。第３の絶縁膜１８としては、膜
中に水素を含む、窒化珪素膜や窒化酸化珪素膜が使用さ
れる。次に図２（ｈ）の工程で、容量素子１０上にある
第３の絶縁膜１８を除去し、第３の絶縁膜１８の熱処理
を行なう。次に図２（ｉ）の工程で、酸化珪素膜等の第
４の絶縁膜２２を形成する。次に図２（ｊ）の工程で、
第１の配線１７ａ、１７ｂに達する第２のコンタクトホ
ール２３ａ，２３ｂを形成する。次に図２（ｋ）の工程
で、Ａｌ、Ｃｕ等の導電性材料により、第２のコンタク
トホール２３ａ，２３ｂを介して第１の配線１７ａ、１
７ｂに電気的に接続される第２の配線２４ａ、２４ｂが
形成される。(Embodiment 2) [Reference Embodiment] An embodiment of a method of manufacturing a semiconductor device having a multilayer wiring with a built-in capacitance element will be described with reference to a flowchart shown in FIG. I will explain it. The difference from the flowchart of the conventional single-layer wiring semiconductor device shown in FIG. 12 lies in the steps after FIG. That is, in the steps shown in FIGS. 2A to 2D, a transistor including the diffusion layer 3, the gate insulating film 4, and the gate electrode 5 is formed on the silicon substrate 1, and the first insulating film 6 covering the transistor is formed. Electrode 7, capacitor insulating film 8 and upper electrode 9
After the formation of the capacitor 10 made of, a second insulating film 15 is formed on the entire surface. Next, in the step of FIG. 2E, a first contact hole 16a leading to the diffusion layer 3 of the transistor and a first contact hole 16b reaching the lower electrode 7 and the upper electrode 9 of the capacitor 10 are formed. Next, FIG.
In the step (f), a conductive material such as Al or Cu is used to form a first wiring 17a connected to the diffusion layer 3 via the first contact hole 16a and a first contact hole 16b. A first wiring 17b connected to the capacitor 10 is formed. Next, a third insulating film 18 is formed in the step of FIG. As the third insulating film 18, a silicon nitride film or a silicon nitride oxide film containing hydrogen in the film is used. Next, in the step of FIG. 2H, the third insulating film 18 on the capacitor 10 is removed, and the third insulating film 18 is subjected to a heat treatment. Next, in the step of FIG. 2I, a fourth insulating film 22 such as a silicon oxide film is formed. Next, in the step of FIG.
Second contact holes 23a and 23b reaching the first wirings 17a and 17b are formed. Next, in the step of FIG. 2 (k), the first wirings 17a, 17a, 1b are made of a conductive material such as Al or Cu through the second contact holes 23a, 23b.
Second wirings 24a and 24b electrically connected to 7b are formed.
【００２４】次に図２（ｌ）の工程で第２の配線２４
ａ、２４ｂを覆って保護膜１４を形成するものである。
保護膜１４としては、シリコン基板１、容量素子１０お
よび第１の配線１７ａ、１７ｂおよび第２の配線２４
ａ、２４ｂへの水の侵入を防止するために、耐湿性の高
い窒化珪素膜または窒化酸化珪素膜等が用いられる。窒
化珪素膜または窒化酸化珪素膜等の好ましい厚さは６０
０ｎｍ〜１０００ｎｍである。Next, in the step of FIG.
The protective film 14 is formed so as to cover a and 24b.
As the protective film 14, the silicon substrate 1, the capacitor 10, the first wirings 17a and 17b, and the second wiring 24
In order to prevent water from entering the a and b, a silicon nitride film or a silicon nitride oxide film having high moisture resistance is used. The preferred thickness of the silicon nitride film or silicon nitride oxide film is 60
It is 0 nm to 1000 nm.
【００２５】ここで、第３の絶縁膜１８としては窒化珪
素膜や窒化酸化珪素膜等が用いられているが、これに限
るものではなく、膜中に水素が含有されているような膜
であればよい。さらに、第３の絶縁膜１８は単層膜であ
る必要はなく、例えば水素吸蔵特性を有する金属膜を絶
縁膜ではさんだサンドイッチ構造の多層膜でもよい。さ
らに、本実施形態においては容量素子１０上の配線層は
２層であり、第１の配線１７ａ、１７ｂ形成後に第３の
絶縁膜１８を形成しているが、これに限ることはなく、
容量素子１０上の配線層が３層以上の場合においても、
配線層・配線層間に第３の絶縁膜１８を形成することに
より同様の効果が得られるものである。Here, as the third insulating film 18, a silicon nitride film, a silicon nitride oxide film, or the like is used, but the present invention is not limited to this, and a film in which hydrogen is contained in the film is used. I just need. Further, the third insulating film 18 does not need to be a single-layer film, and may be, for example, a multilayer film having a sandwich structure in which a metal film having a hydrogen absorbing property is sandwiched between insulating films. Further, in the present embodiment, the number of wiring layers on the capacitive element 10 is two, and the third insulating film 18 is formed after the formation of the first wirings 17a and 17b. However, the present invention is not limited to this.
Even when the number of wiring layers on the capacitive element 10 is three or more,
Similar effects can be obtained by forming the third insulating film 18 between the wiring layers.
【００２６】また、第３の絶縁膜１８の熱処理条件であ
るが、窒素・アルゴン等の不活性ガスまたは酸素雰囲気
中等での処理が可能である。特に、高誘電体膜が酸化物
より構成されている場合は、酸素雰囲気中での熱処理に
より、容量素子中の高誘電体膜の特性向上が図れるた
め、好ましい。The conditions for the heat treatment of the third insulating film 18 can be a treatment in an inert gas such as nitrogen or argon, or in an oxygen atmosphere. In particular, it is preferable that the high dielectric film is composed of an oxide, because heat treatment in an oxygen atmosphere can improve characteristics of the high dielectric film in the capacitor.
【００２７】（実施の形態３）本発明においては、第３
の絶縁膜１８が窒化珪素膜、窒化酸化珪素膜、または少
なくとも窒化珪素膜または窒化酸化珪素膜のいずれかを
構成要素として有する多層膜を使用するものである。こ
れらの膜は、酸化珪素膜等他の半導体プロセスで使用さ
れる膜に比べて、通常膜中に含まれる水素の量が多いた
め、トランジスタ特性安定化という面からは特に効果的
である。(Embodiment 3) In the present invention, the third
The insulating film 18 uses a silicon nitride film, a silicon nitride oxide film, or a multilayer film having at least one of a silicon nitride film and a silicon nitride oxide film as a component. These films are particularly effective in terms of stabilizing transistor characteristics because the amount of hydrogen usually contained in the films is larger than that of films used in other semiconductor processes such as a silicon oxide film.
【００２８】（実施の形態４）本発明においては、第３
の絶縁膜１８が窒化珪素膜、窒化酸化珪素膜、または少
なくとも窒化珪素膜または窒化酸化珪素膜のいずれかを
構成要素として有する多層膜であり、その熱処理温度が
３００℃以上であることを特徴とするものである。これ
らの膜は、酸化珪素膜等他の半導体プロセスで使用され
る膜に比べて、通常膜中に含まれる水素の量が多いた
め、トランジスタ特性安定化という面からは特に効果的
である。とくにプラズマＣＶＤ法により成膜した場合
は、その効果が顕著であり、熱処理の低温化が可能とな
るといった利点もある。(Embodiment 4) In the present invention, the third
The insulating film 18 is a silicon nitride film, a silicon nitride oxide film, or a multilayer film having at least one of a silicon nitride film and a silicon nitride oxide film as a component, and a heat treatment temperature thereof is 300 ° C. or higher. Is what you do. These films are particularly effective in terms of stabilizing transistor characteristics because the amount of hydrogen usually contained in the films is larger than that of films used in other semiconductor processes such as a silicon oxide film. In particular, when the film is formed by the plasma CVD method, the effect is remarkable, and there is an advantage that the heat treatment can be performed at a low temperature.
【００２９】図３はプラズマＣＶＤ法で成膜した窒化珪
素膜の昇温脱離スペクトルであり、３００℃以上におい
て膜中から水素が放出されているのが確認できる。ただ
し、熱処理温度が第１の配線１７ａ，１７ｂの材料の融
点以上になると、半導体装置に不具合が生じる。したが
って、熱処理温度は３００℃以上で配線材料の融点未満
が好ましい。例えば配線材料にＡｌ（融点６６０．４
℃）を用いた場合、熱処理温度は３００℃以上６６０．
４℃未満が好ましい。また配線材料にＣｕ（融点１０８
３．４℃）を用いた場合、熱処理温度は３００℃以上１
０８３．４℃未満が好ましい。FIG. 3 shows a thermal desorption spectrum of a silicon nitride film formed by the plasma CVD method, and it can be confirmed that hydrogen is released from the film at 300 ° C. or higher. However, if the heat treatment temperature is equal to or higher than the melting point of the material of the first wirings 17a and 17b, a problem occurs in the semiconductor device. Therefore, the heat treatment temperature is preferably 300 ° C. or higher and lower than the melting point of the wiring material. For example, if the wiring material is Al (melting point 660.4)
° C), the heat treatment temperature is 300 ° C or higher and 660.
Preferably less than 4 ° C. In addition, Cu (melting point 108
(3.4 ° C), the heat treatment temperature is 300 ° C or higher and 1
Preferably it is less than 083.4 ° C.
【００３０】（実施の形態５）容量素子を内蔵し、かつ
多層配線を有する半導体装置の一形態について、図６に
示す要部断面図を参照しながら説明する。(Embodiment 5) One embodiment of a semiconductor device having a built-in capacitive element and having a multilayer wiring will be described with reference to a sectional view of a main part shown in FIG.
【００３１】第１の絶縁膜６および第２の絶縁膜１５に
はトランジスタの拡散層３に達する第１のコンタクトホ
ール１６ａおよび容量素子１０の下電極７、上電極９に
達する第１のコンタクトホール１６ｂが形成されてい
る。これらの第１のコンタクトホール１６ａ、１６ｂを
介して、Ａｌ、Ｃｕ等の導電性材料により第１の配線１
７ａ、１７ｂが形成されている。これらの第１の配線１
７ａ、１７ｂを覆って、酸化珪素膜や酸化弗化珪素膜な
どの第３の絶縁膜２５が形成されている。第３の絶縁膜
２５には第１の配線１７ａ、１７ｂに達する第２のコン
タクトホール１９ａ，１９ｂが形成され、これらの第２
のコンタクトホール１９ａ、１９ｂを介してＡｌ、Ｃｕ
等の導電性材料により第２の配線２０ａ、２０ｂが形成
されている。なお、第２のコンタクトホール１９ａ、１
９ｂは、この断面図には現れていないが別の部分に存在
する。さらに、容量素子１０上を除いた部分を被覆する
第４の絶縁膜２１と、容量素子１０上および第４の絶縁
膜２１上を被覆する保護膜１４が形成されている。In the first insulating film 6 and the second insulating film 15, a first contact hole 16 a reaching the diffusion layer 3 of the transistor and a first contact hole reaching the lower electrode 7 and the upper electrode 9 of the capacitor 10. 16b are formed. Through these first contact holes 16a and 16b, the first wiring 1 is made of a conductive material such as Al or Cu.
7a and 17b are formed. These first wirings 1
A third insulating film 25 such as a silicon oxide film or a silicon oxyfluoride film is formed to cover 7a and 17b. In the third insulating film 25, second contact holes 19a and 19b reaching the first wirings 17a and 17b are formed.
Al, Cu via contact holes 19a, 19b of
The second wirings 20a and 20b are formed of a conductive material such as. Note that the second contact holes 19a, 1
9b is not shown in this cross-sectional view, but exists in another part. Further, a fourth insulating film 21 covering a portion except on the capacitor 10 and a protective film 14 covering the capacitor 10 and the fourth insulating film 21 are formed.
【００３２】ここで、第４の絶縁膜２１としては窒化珪
素膜や窒化酸化珪素膜等が用いられているが、これに限
るものではなく、膜中に水素が含有されているような膜
であればよい。さらに、第４の絶縁膜２１は単層膜であ
る必要はなく、例えば水素吸蔵特性を有する金属膜を絶
縁膜ではさんだサンドイッチ構造の多層膜でもよい。さ
らに、本実施形態においては容量素子１０上の配線層は
２層であり、第２の配線２０ａ上に第４の絶縁膜２１を
形成しているが、これに限ることはなく、容量素子１０
上の配線層が３層以上の場合においても、最終配線層上
に第４の絶縁膜２１を形成することにより同様の効果が
得られるものである。また、当然のことながら、容量素
子１０上の配線層が１層の場合においても、第１の配線
１７ａ、１７ｂ上に第４の絶縁膜２１を形成することに
より同様の効果が得られることは言うまでもない。Here, as the fourth insulating film 21, a silicon nitride film, a silicon nitride oxide film, or the like is used. However, the present invention is not limited to this, and a film in which hydrogen is contained in the film is used. I just need. Further, the fourth insulating film 21 does not need to be a single-layer film, and may be, for example, a multilayer film having a sandwich structure in which a metal film having a hydrogen absorbing property is sandwiched between insulating films. Furthermore, in this embodiment, the number of wiring layers on the capacitor 10 is two, and the fourth insulating film 21 is formed on the second wiring 20a. However, the present invention is not limited to this.
Even when the upper wiring layer has three or more layers, the same effect can be obtained by forming the fourth insulating film 21 on the final wiring layer. Also, needless to say, the same effect can be obtained by forming the fourth insulating film 21 on the first wirings 17a and 17b even when the wiring layer on the capacitor 10 is one layer. Needless to say.
【００３３】（実施の形態６）容量素子を内蔵した多層
配線を有する半導体装置の製造方法の一形態について、
図６に示す要部断面図とともに図７に示すフローチャー
トを参照しながら説明する。図１２に示す従来の単層配
線の半導体装置のフローチャートと異なる点は、図７
（ｅ）以降の工程にある。すなわち、図７（ａ）〜
（ｄ）の工程で、シリコン基板１の上に拡散層３、ゲー
ト絶縁膜４、ゲート電極５からなるトランジスタが形成
され、そのトランジスタを覆う第１の絶縁膜６の上に下
電極７、容量絶縁膜８および上電極９からなる容量素子
１０を形成後、第２の絶縁膜１５を全面に形成する。次
に図７（ｅ）の工程で、トランジスタの拡散層３に通じ
る第１のコンタクトホール１６ａ、容量素子１０の下電
極７および上電極９にそれぞれ達する第１のコンタクト
ホール１６ｂを形成する。次に図７（ｆ）の工程で、Ａ
ｌ、Ｃｕ等の導電性材料により、第１のコンタクトホー
ル１６ａを介して拡散層３に接続される第１の配線１７
ａ、および第１のコンタクトホール１６ｂを介して容量
素子１０に接続される第１の配線１７ｂが形成される。
次に図７（ｇ）の工程で、酸化珪素膜等の第３の絶縁膜
２５を形成する。次に図７（ｈ）の工程で、第１の配線
１７ａ、１７ｂに達する第２のコンタクトホール１９
ａ、１９ｂを形成する。次に図７（ｉ）の工程で、Ａ
ｌ、Ｃｕ等の導電性材料により、第２のコンタクトホー
ル１９ａ、１９ｂを介して第１の配線１７ａ、１７ｂに
電気的に接続される第２の配線２０ａ、２０ｂが形成さ
れる。次に図７（ｊ）の工程で、第４の絶縁膜２１を形
成する。第４の絶縁膜２１としては、膜中に水素を含む
窒化珪素膜や窒化酸化珪素膜が使用される。次に図７
（ｋ）の工程で、容量素子１０上にある第４の絶縁膜２
１を除去し、第４の絶縁膜２１の熱処理を行なう。次に
図７（ｌ）の工程で第４の絶縁膜２１を覆って保護膜１
４を形成するものである。保護膜１４としては、シリコ
ン基板１、容量素子１０および第１の配線１７ａ、１７
ｂおよび第２の配線２０ａ、２０ｂへの水の侵入を防止
するために、耐湿性の高い窒化珪素膜または窒化酸化珪
素膜等が用いられる。窒化珪素膜や窒化酸化珪素膜等の
好ましい厚さは６００ｎｍ〜１０００ｎｍである。(Embodiment 6) One embodiment of a method of manufacturing a semiconductor device having a multilayer wiring with a built-in capacitance element will be described.
This will be described with reference to the flowchart shown in FIG. 7 is different from the flowchart of the conventional single-layer wiring semiconductor device shown in FIG.
(E) In the subsequent steps. That is, FIG.
In the step (d), a transistor including the diffusion layer 3, the gate insulating film 4, and the gate electrode 5 is formed on the silicon substrate 1, and the lower electrode 7 and the capacitor are formed on the first insulating film 6 covering the transistor. After forming the capacitive element 10 including the insulating film 8 and the upper electrode 9, a second insulating film 15 is formed on the entire surface. Next, in the step of FIG. 7E, a first contact hole 16a leading to the diffusion layer 3 of the transistor and a first contact hole 16b reaching the lower electrode 7 and the upper electrode 9 of the capacitor 10 are formed. Next, in the step of FIG.
The first wiring 17 connected to the diffusion layer 3 via the first contact hole 16a by a conductive material such as l, Cu, or the like.
a, and a first wiring 17b connected to the capacitor 10 via the first contact hole 16b is formed.
Next, in a step of FIG. 7G, a third insulating film 25 such as a silicon oxide film is formed. Next, in the step of FIG. 7H, the second contact holes 19 reaching the first wirings 17a and 17b are formed.
a and 19b are formed. Next, in the step of FIG.
The second wirings 20a and 20b that are electrically connected to the first wirings 17a and 17b through the second contact holes 19a and 19b are formed of a conductive material such as l or Cu. Next, in the step of FIG. 7J, a fourth insulating film 21 is formed. As the fourth insulating film 21, a silicon nitride film or a silicon nitride oxide film containing hydrogen in the film is used. Next, FIG.
In the step (k), the fourth insulating film 2 on the capacitive element 10
1 is removed, and the fourth insulating film 21 is subjected to a heat treatment. Next, in the step of FIG. 7 (l), the protection film 1 covering the fourth insulating film 21 is formed.
4 is formed. As the protective film 14, the silicon substrate 1, the capacitor 10, and the first wirings 17a, 17a
In order to prevent water from entering the second wirings 20a and 20b, a silicon nitride film or a silicon nitride oxide film having high moisture resistance is used. A preferable thickness of the silicon nitride film, the silicon nitride oxide film, or the like is 600 nm to 1000 nm.
【００３４】ここで、第４の絶縁膜２１としては窒化珪
素膜や窒化酸化珪素膜等が用いられているが、これに限
るものではなく、膜中に水素が含有されているような膜
であればよい。さらに、第４の絶縁膜２１は単層膜であ
る必要はなく、例えば水素吸蔵特性を有する金属膜を絶
縁膜ではさんだサンドイッチ構造の多層膜でもよい。さ
らに、本実施形態においては容量素子１０上の配線層は
２層であり、第２の配線２０ａ、２０ｂ形成後に第４の
絶縁膜２１を形成しているが、これに限ることはなく、
容量素子１０上の配線層が３層以上の場合においても、
最終配線層形成後に第４の絶縁膜２１を形成することに
より同様の効果が得られるものである。また、当然のこ
とながら、容量素子１０上の配線層が１層の場合におい
ても、第１の配線１７ａ、１７ｂ上に第４の絶縁膜２１
を形成する（すなわち、図７（ｇ）〜（ｉ）の工程を省
略する）ことにより同様の効果が得られることは言うま
でもない。Here, a silicon nitride film, a silicon nitride oxide film, or the like is used as the fourth insulating film 21. However, the present invention is not limited to this, and a film containing hydrogen in the film may be used. I just need. Further, the fourth insulating film 21 does not need to be a single-layer film, and may be, for example, a multilayer film having a sandwich structure in which a metal film having a hydrogen absorbing property is sandwiched between insulating films. Furthermore, in the present embodiment, the number of wiring layers on the capacitive element 10 is two, and the fourth insulating film 21 is formed after the formation of the second wirings 20a and 20b. However, the present invention is not limited to this.
Even when the number of wiring layers on the capacitive element 10 is three or more,
A similar effect can be obtained by forming the fourth insulating film 21 after the formation of the final wiring layer. Naturally, even when the wiring layer on the capacitive element 10 is a single layer, the fourth insulating film 21 is formed on the first wirings 17a and 17b.
(I.e., the steps of FIGS. 7 (g) to 7 (i) are omitted) to obtain the same effect.
【００３５】また、第４の絶縁膜２１の熱処理条件であ
るが、窒素・アルゴン等の不活性ガスまたは酸素雰囲気
中等での処理が可能である。特に、高誘電体膜が酸化物
より構成されている場合は、酸素雰囲気中での熱処理に
より、容量素子中の高誘電体膜の特性向上が図れるた
め、好ましい。The conditions for the heat treatment of the fourth insulating film 21 are as follows. The treatment can be performed in an inert gas such as nitrogen or argon, or in an oxygen atmosphere. In particular, it is preferable that the high dielectric film is composed of an oxide, because heat treatment in an oxygen atmosphere can improve characteristics of the high dielectric film in the capacitor.
【００３６】（実施の形態７）本発明においては、第４
の絶縁膜２１が窒化珪素膜、窒化酸化珪素膜、または少
なくとも窒化珪素膜または窒化酸化珪素膜のいずれかを
構成要素として有する多層膜を使用するものである。こ
れらの膜は、酸化珪素膜等他の半導体プロセスで使用さ
れる膜に比べて、通常膜中に含まれる水素の量が多いた
め、トランジスタ特性安定化という面からは特に効果的
である。(Embodiment 7) In the present invention, the fourth
The insulating film 21 uses a silicon nitride film, a silicon nitride oxide film, or a multilayer film having at least one of a silicon nitride film and a silicon nitride oxide film as a component. These films are particularly effective in terms of stabilizing transistor characteristics because the amount of hydrogen usually contained in the films is larger than that of films used in other semiconductor processes such as a silicon oxide film.
【００３７】（実施の形態８）本発明においては、第４
の絶縁膜２１が窒化珪素膜、窒化酸化珪素膜、または少
なくとも窒化珪素膜または窒化酸化珪素膜のいずれかを
構成要素として有する多層膜であり、その熱処理温度が
３００℃以上であることを特徴とするものである。これ
らの膜は、酸化珪素膜等他の半導体プロセスで使用され
る膜に比べて、通常膜中に含まれる水素の量が多いた
め、トランジスタ特性安定化という面からは特に効果的
である。とくにプラズマＣＶＤ法により成膜した場合
は、その効果が顕著であり、熱処理の低温化が可能とな
るといった利点もある。(Embodiment 8) In the present invention, the fourth
Is a silicon nitride film, a silicon nitride oxide film, or a multilayer film having at least one of a silicon nitride film and a silicon nitride oxide film as a component, and a heat treatment temperature thereof is 300 ° C. or higher. Is what you do. These films are particularly effective in terms of stabilizing transistor characteristics because the amount of hydrogen usually contained in the films is larger than that of films used in other semiconductor processes such as a silicon oxide film. In particular, when the film is formed by the plasma CVD method, the effect is remarkable, and there is an advantage that the heat treatment can be performed at a low temperature.
【００３８】図８はプラズマＣＶＤ法で成膜した窒化珪
素膜の昇温脱離スペクトルであり、３００℃以上におい
て膜中から水素が放出されているのが確認できるもので
ある。FIG. 8 is a temperature-programmed desorption spectrum of a silicon nitride film formed by the plasma CVD method, and it can be confirmed that hydrogen is released from the film at 300 ° C. or higher.
【００３９】ただし、熱処理温度が第１の配線１７ａ，
１７ｂの材料や第２の配線２０ａ，２０ｂの材料の融点
以上になると、半導体装置に不具合が生じる。したがっ
て、熱処理温度は３００℃以上で配線材料の融点未満が
好ましい。例えば配線材料にＡｌ（融点６６０．４℃）
を用いた場合、熱処理温度は３００℃以上６６０．４℃
未満が好ましい。また配線材料にＣｕ（融点１０８３．
４℃）を用いた場合、熱処理温度は３００℃以上１０８
３．４℃未満が好ましい。However, when the heat treatment temperature is the first wiring 17a,
If the temperature of the material 17b or the material of the second wirings 20a and 20b is higher than the melting point, a problem occurs in the semiconductor device. Therefore, the heat treatment temperature is preferably 300 ° C. or higher and lower than the melting point of the wiring material. For example, Al (melting point 660.4 ° C) for wiring material
When using, the heat treatment temperature is 300 ° C or higher and 660.4 ° C
Less than is preferred. In addition, Cu (melting point 1083.
4 ° C.), the heat treatment temperature is 300 ° C. or more and
Less than 3.4 ° C. is preferred.
【００４０】（実施の形態９）本発明においては、誘電
体膜がビスマスを含む強誘電体を含むことを特徴とする
ものである。ビスマスを含む強誘電体は特に水素による
特性劣化が激しいため、本構造により容量素子の電気特
性劣化のない半導体装置が得られるという作用を有す
る。ここで、ビスマスを含む強誘電体の例としては、下
記のようなものがあげられる。 （１） ＢａＢｉ2Ｔａ2Ｏ9 （２） ＢａＢｉ2Ｎｂ2Ｏ9 （３） Ｂｉ4Ｔｉ3Ｏ12 （４） ＳｒＢｉ2Ｔａ2Ｏ9 （５） ＳｒＢｉ2Ｎｂ2Ｏ9 （６） ＳｒＢｉ4Ｔｉ4Ｏ15 （７） ＰｂＢｉ2Ｔａ2Ｏ9 （８） ＰｂＢｉ2Ｎｂ2Ｏ9 （９） ＰｂＢｉ4Ｔｉ4Ｏ15 （１０） Ｓｒ2Ｂｉ4Ｔｉ5Ｏ18 （１１） Ｂａ2Ｂｉ4Ｔｉ5Ｏ18 （１２） Ｐｂ2Ｂｉ4Ｔｉ5Ｏ18 上記以外にも、例えばＳｒＢｉ2（Ｔａ1.5Ｎｂ0.5）Ｏ9
等のように一部を他の元素で置換した材料も当然使用可
能である。また、誘電体膜としては上記のようなビスマ
スを含む強誘電体の単層／積層膜や、または上記のよう
なビスマスを含む強誘電体と例えばＳｉＯ2のような絶
縁体の混合物の膜でもよい。(Embodiment 9) The present invention is characterized in that the dielectric film contains a ferroelectric containing bismuth. Bismuth-containing ferroelectrics are particularly severely degraded in characteristics due to hydrogen, and thus this structure has an effect of obtaining a semiconductor device in which electric characteristics of a capacitor are not degraded. Here, examples of the ferroelectric substance containing bismuth include the following. (1) BaBi 2 Ta 2 O 9 (2) BaBi 2 Nb 2 O 9 (3) Bi 4 Ti 3 O 12 (4) SrBi 2 Ta 2 O 9 (5) SrBi 2 Nb 2 O 9 (6) SrBi 4 Ti 4 O 15 (7) PbBi 2 Ta 2 O 9 (8) PbBi 2 Nb 2 O 9 (9) PbBi 4 Ti 4 O 15 (10) Sr 2 Bi 4 Ti 5 O 18 (11) Ba 2 Bi 4 Ti 5 O 18 (12) Pb 2 Bi 4 Ti 5 O 18 In addition to the above, for example, SrBi 2 (Ta 1.5 Nb 0.5 ) O 9
Naturally, a material in which a part of the material is replaced with another element such as, for example, can be used. Further, as the dielectric film, a single-layer / laminated film of a ferroelectric containing bismuth as described above, or a film of a mixture of a ferroelectric containing bismuth and an insulator such as SiO 2 as described above may be used. Good.
【００４１】[0041]
【実施例】次に、実施例を用いて本発明をさらに具体的
に説明する。 （実施例１）［参考例］ 参考例 の半導体装置およびその製造方法について、図１
に示す要部断面図を参照しながら説明する。容量素子１
０の誘電体膜としてＳｒＢｉ2Ｔａ2Ｏ9膜（膜厚２５０
ｎｍ）を用いた半導体装置を試作した。（ 実施の形態
２）に示したような手順で第１の配線１７ａ、１７ｂま
で形成後に、第３の絶縁膜１８（窒化珪素膜（膜厚２０
０ｎｍ）をプラズマＣＶＤ法で成膜）をウエハ全面に形
成し、エッチングにより容量素子１０上の第３の絶縁膜
１８を除去して、４５０℃・窒素雰囲気での熱処理を加
えた。その後、第４の絶縁膜２２を形成し、次いで、第
２のコンタクトホール２３ａ、２３ｂ、第２の配線２４
ａ、２４ｂおよび保護膜１４を形成した。図４に、本参
考例における半導体装置のｎチャンネルトランジスタの
しきい値電圧（ドレイン電流１μＡ時）を示す。図４に
は、第３の絶縁膜１８の形成から熱処理までの工程（図
２（ｇ）〜（ｈ）に相当する）を省略した半導体装置に
おける同サイズのｎチャンネルトランジスタのしきい値
電圧も併せて示してあるが、本参考例ではトランジスタ
のしきい値電圧は設計値０．８Ｖの近傍の値をとるよう
になることがわかる。また、図５に容量素子１０の耐圧
を示す。本参考例においては容量素子１０の耐圧は３０
Ｖ以上あるのに対して、第３の絶縁膜１８の形成から熱
処理までの工程（図２（ｇ）〜（ｈ）に相当する）を省
略し、かつ、本来トランジスタの製造工程において不可
欠な水素処理工程を保護膜１４形成後に実施した場合
は、容量素子１０の耐圧は０Ｖになっており（図５に併
記）、本参考例により高誘電体膜を容量絶縁膜とする容
量素子の特性劣化は発生していないことが確認できた。Next, the present invention will be described more specifically with reference to examples. (Example 1) [Reference example] FIG. 1 shows a semiconductor device of a reference example and a method of manufacturing the same.
This will be described with reference to the cross-sectional views of the main parts shown in FIG. Capacitive element 1
SrBi 2 Ta 2 O 9 film (film thickness 250)
(nm). After forming up to the first wirings 17a and 17b by the procedure shown in (Embodiment 2), the third insulating film 18 (silicon nitride film (film thickness 20
0 nm) was formed over the entire surface of the wafer, the third insulating film 18 on the capacitor 10 was removed by etching, and a heat treatment was performed at 450 ° C. in a nitrogen atmosphere. Thereafter, a fourth insulating film 22 is formed, and then the second contact holes 23a and 23b and the second wiring 24 are formed.
a, 24b and the protective film 14 were formed. In Figure 4, this participation
It represents the threshold voltage of the n-channel transistor of the semiconductor device (when the drain current 1 .mu.A) in considered example. FIG. 4 also shows a threshold voltage of an n-channel transistor of the same size in a semiconductor device in which steps from formation of the third insulating film 18 to heat treatment (corresponding to FIGS. 2G to 2H) are omitted. It is also shown that the threshold voltage of the transistor takes a value near the designed value of 0.8 V in this embodiment . FIG. 5 shows the withstand voltage of the capacitor 10. In this reference example, the withstand voltage of the capacitive element 10 is 30.
V or more, the steps from the formation of the third insulating film 18 to the heat treatment (corresponding to FIGS. 2 (g) to 2 (h)) are omitted, and hydrogen which is essentially indispensable in the transistor manufacturing process is used. When the processing step is performed after the formation of the protective film 14, the withstand voltage of the capacitive element 10 is 0 V (also shown in FIG. 5), and the characteristic deterioration of the capacitive element using the high dielectric film as the capacitive insulating film according to this reference example. Was confirmed not to have occurred.
【００４２】（実施例２） 本発明の一実施例の半導体装置およびその製造方法につ
いて、図６に示す要部断面図を参照しながら説明する。Embodiment 2 A semiconductor device according to an embodiment of the present invention and a method for manufacturing the same will be described with reference to a cross-sectional view of a main part shown in FIG.
【００４３】容量素子１０の誘電体膜としてＳｒＢｉ2
Ｔａ2Ｏ9膜（膜厚２５０ｎｍ）を用いた半導体装置を試
作した。（実施の形態６）に示したような手順で第２の
配線２０ａ、２０ｂまで形成後に、第４の絶縁膜２１
（窒化珪素膜（膜厚４００ｎｍ）をプラズマＣＶＤ法で
成膜）をウエハ全面に形成し、エッチングにより容量素
子１０上の第４の絶縁膜２１を除去して、４５０℃・窒
素雰囲気での熱処理を加えた後、保護膜１４を形成し
た。図９に、本実施例における半導体装置のｎチャンネ
ルトランジスタのしきい値電圧（ドレイン電流１μＡ
時）を示す。図９には、第４の絶縁膜２１の形成から熱
処理までの工程（図７（ｊ）〜（ｋ）に相当する）を省
略した半導体装置における同サイズのｎチャンネルトラ
ンジスタのしきい値電圧も併せて示してあるが、本発明
によりトランジスタのしきい値電圧は設計値０．８Ｖの
近傍の値をとるようになることがわかる。また、図１０
に容量素子１０の耐圧を示す。本実施例においては容量
素子１０の耐圧は３０Ｖ以上あるのに対して、第４の絶
縁膜２１の形成から熱処理までの工程（図７（ｊ）〜
（ｋ）に相当する）を省略し、かつ、本来トランジスタ
の製造工程において不可欠な水素処理工程を保護膜１４
形成後に実施した場合は、容量素子１０の耐圧は０Ｖに
なっており（図１０に併記）、本発明により高誘電体膜
を容量絶縁膜とする容量素子の特性劣化は発生していな
いことが確認できた。SrBi 2 as a dielectric film of the capacitor 10
A semiconductor device using a Ta 2 O 9 film (250 nm in thickness) was prototyped. After forming up to the second wirings 20a and 20b by the procedure shown in (Embodiment 6), the fourth insulating film 21 is formed.
(A silicon nitride film (thickness: 400 nm) formed by a plasma CVD method) is formed on the entire surface of the wafer, the fourth insulating film 21 on the capacitor 10 is removed by etching, and heat treatment is performed at 450 ° C. in a nitrogen atmosphere. Then, a protective film 14 was formed. FIG. 9 shows the threshold voltage (drain current of 1 μA) of the n-channel transistor of the semiconductor device in this embodiment.
Hour). FIG. 9 also shows a threshold voltage of an n-channel transistor of the same size in a semiconductor device in which steps from formation of the fourth insulating film 21 to heat treatment (corresponding to FIGS. 7J to 7K) are omitted. It is also shown that the threshold voltage of the transistor according to the present invention takes a value near the designed value of 0.8V. FIG.
Shows the breakdown voltage of the capacitor 10. In this embodiment, the withstand voltage of the capacitive element 10 is 30 V or more, while the steps from the formation of the fourth insulating film 21 to the heat treatment (FIG. 7 (j) to FIG.
(Corresponding to (k)) is omitted, and the hydrogen treatment step which is essentially indispensable in the transistor manufacturing process is performed by the protective film 14.
When implemented after formation, the withstand voltage of the capacitive element 10 is 0 V (also shown in FIG. 10), and it is confirmed that the characteristic deterioration of the capacitive element using the high dielectric film as the capacitive insulating film according to the present invention does not occur. It could be confirmed.
【００４４】[0044]
【発明の効果】以上説明した通り、本発明の半導体装置
およびその製造方法によれば、多層配線を有するビスマ
スを含む強誘電体膜を容量絶縁膜とする容量素子を内蔵
する半導体装置において、多層配線を形成した後に、容
量素子上を除く配線上に絶縁膜を形成して熱処理後、保
護膜を形成することにより、界面損傷の回復によりトラ
ンジスタの電気特性が安定化され、かつ高誘電体膜を容
量絶縁膜とする容量素子の特性劣化の発生しない半導体
装置およびその製造方法を実現できる。As described above, according to the semiconductor device of the present invention and the method of manufacturing the same, in a semiconductor device having a built-in capacitive element using a ferroelectric film containing bismuth and having a multilayer wiring as a capacitive insulating film, After forming the wiring, an insulating film is formed on the wiring except on the capacitive element, and after a heat treatment, a protective film is formed, so that the electrical characteristics of the transistor are stabilized by the recovery of the interface damage, and the high dielectric film is formed. And a method for manufacturing the same, which does not cause deterioration of the characteristics of the capacitive element using the capacitor as a capacitive insulating film.
【００４５】[0045]
【図１】 参考例の半導体装置の一実施形態の要部断面
図FIG. 1 is a sectional view of a main part of an embodiment of a semiconductor device of a reference example;
【図２】 同、製造工程のフローチャートFIG. 2 is a flowchart of the same manufacturing process.
【図３】 同、プラズマＣＶＤ法で成膜された窒化珪素
膜からの水素の昇温脱離量を示す図FIG. 3 is a diagram showing a temperature-induced desorption amount of hydrogen from a silicon nitride film formed by a plasma CVD method.
【図４】 参考例の半導体装置の一参考例および従来例
におけるｎチャンネルトランジスタのしきい値電圧を示
す図FIG. 4 is a diagram showing threshold voltages of an n-channel transistor in a reference example of a semiconductor device of a reference example and a conventional example.
【図５】 参考例の半導体装置の一参考例および従来例
における容量素子の耐圧を示す図FIG. 5 is a diagram showing withstand voltage of a capacitor in a reference example of a semiconductor device of a reference example and a conventional example.
【図６】 本発明の半導体装置の一実施形態の要部断面
図FIG. 6 is a sectional view of a main part of one embodiment of the semiconductor device of the present invention;
【図７】 同、製造工程のフローチャートFIG. 7 is a flowchart of the manufacturing process.
【図８】 同、プラズマＣＶＤ法で成膜された窒化珪素
膜からの水素の昇温脱離量を示す図FIG. 8 is a diagram showing the amount of thermal desorption of hydrogen from a silicon nitride film formed by a plasma CVD method.
【図９】 本発明の半導体装置の一実施例および従来例
におけるｎチャンネルトランジスタのしきい値電圧を示
す図FIG. 9 is a diagram showing threshold voltages of an n-channel transistor in one embodiment of the semiconductor device of the present invention and a conventional example.
【図１０】 本発明の半導体装置の一実施例および従来
例における容量素子の耐圧を示す図FIG. 10 is a diagram showing a breakdown voltage of a capacitor in one embodiment of the semiconductor device of the present invention and a conventional example.
【図１１】 従来の半導体装置の要部断面図FIG. 11 is a sectional view of a main part of a conventional semiconductor device.
【図１２】 従来の半導体装置の製造工程のフローチャ
ートFIG. 12 is a flowchart of a conventional semiconductor device manufacturing process.
１ シリコン基板（支持基板） ２ 分離酸化膜 ３ 拡散層 ４ ゲート絶縁膜 ５ ゲート電極 ６ 第１の絶縁膜 ７ 下電極 ８ 容量絶縁膜 ９ 上電極 １０ 容量素子 １２ａ，１２ｂ コンタクトホール １３ａ，１３ｂ 配線 １４ 保護膜 １５ 第２の絶縁膜 １６ａ，１６ｂ 第１のコンタクトホール １７ａ，１７ｂ 第１の配線 １８，２５ 第３の絶縁膜 １９ａ，１９ｂ，２３ａ，２３ｂ 第２のコンタクトホ
ール ２０ａ，２０ｂ，２４ａ，２４ｂ 第２の配線 ２１，２２ 第４の絶縁膜DESCRIPTION OF SYMBOLS 1 Silicon substrate (supporting substrate) 2 Separation oxide film 3 Diffusion layer 4 Gate insulating film 5 Gate electrode 6 First insulating film 7 Lower electrode 8 Capacitive insulating film 9 Upper electrode 10 Capacitance elements 12a, 12b Contact holes 13a, 13b Wiring 14 Protective film 15 Second insulating film 16a, 16b First contact hole 17a, 17b First wiring 18, 25 Third insulating film 19a, 19b, 23a, 23b Second contact hole 20a, 20b, 24a, 24b Second wiring 21, 22 Fourth insulating film
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長野 能久 大阪府高槻市幸町１番１号 松下電子工 業株式会社内 (72)発明者 松田 明浩 大阪府高槻市幸町１番１号 松下電子工 業株式会社内 (56)参考文献 特開 平７−50394（ＪＰ，Ａ) 特開 平７−50391（ＪＰ，Ａ) Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖ ｏｌ．34，Ｎｏ．９Ｂ，（1995）ｐｐ. 5240−5244 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/105 H01L 21/8242 H01L 27/108 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Nagahisa Nohisa 1-1, Sachimachi, Takatsuki-shi, Osaka Prefecture Inside Matsushita Electronics Corporation (72) Inventor Akihiro Matsuda 1-1-1, Sachimachi, Takatsuki-shi, Osaka Matsushita Electronics (56) References JP-A-7-50394 (JP, A) JP-A-7-50391 (JP, A) Jpn. J. Appl. Phys. Vol. 34, no. 9B, (1995) pp. 5240-5244 (58) Fields investigated (Int. Cl. 7 , DB name) H01L 27/105 H01L 21/8242 H01L 27/108
Claims (6)
第１の絶縁膜の上に、下電極と、誘電体膜からなる容量
絶縁膜および上電極とからなる容量素子と、前記容量素
子を被覆する第２の絶縁膜と、前記第２の絶縁膜に設け
た第１のコンタクトホールを介して前記半導体集積回路
または前記容量素子に電気的に接続される第１の配線を
備えた半導体装置であって、前記第１の配線を覆う第３
の絶縁膜と、前記第３の絶縁膜に設けた第２のコンタク
トホールを介して前記第１の配線に電気的に接続される
第２の配線と、少なくとも前記容量素子上を除いた前記
第２の配線を被覆する第４の絶縁膜と、前記第４の絶縁
膜を被覆する保護膜を備え、前記誘電体膜がビスマスを
含む強誘電体膜であることを特徴とする半導体装置。1. A capacitor comprising a lower electrode, a capacitor insulating film made of a dielectric film and an upper electrode, and a capacitor formed on a first insulating film of a support substrate on which a semiconductor integrated circuit is formed. A semiconductor device comprising: a second insulating film to cover; and a first wiring electrically connected to the semiconductor integrated circuit or the capacitor through a first contact hole provided in the second insulating film. And a third covering the first wiring
An insulating film, a second wiring electrically connected to the first wiring via a second contact hole provided in the third insulating film, and the second wiring excluding at least the capacitive element. A semiconductor device, comprising: a fourth insulating film covering the second wiring; and a protective film covering the fourth insulating film, wherein the dielectric film is a ferroelectric film containing bismuth.
素膜、および少なくとも窒化珪素膜または窒化酸化珪素
膜のいずれかを構成要素として有する多層膜から選ばれ
る少なくとも一つである請求項１に記載の半導体装置。2. The fourth insulating film is at least one selected from a silicon nitride film, a silicon nitride oxide film, and a multilayer film having at least one of a silicon nitride film and a silicon nitride oxide film as a component. 2. The semiconductor device according to 1.
ＴａxＮｂ2-xＯ9，Ｂｉ4Ｔｉ3Ｏ12，ＳｒＢｉ2ＴａxＮ
ｂ2-xＯ9，ＳｒＢｉ4Ｔｉ4Ｏ15，ＰｂＢｉ2ＴａxＮｂ
2-xＯ9，ＰｂＢｉ4Ｔｉ4Ｏ15，ＳｒxＢａyＰｂ2-x-yＢ
ｉ4Ｔｉ5Ｏ18（ただし、０≦ｘ≦２，０≦ｘ＋ｙ≦２）
から選ばれる少なくとも一つの化合物である請求項１に
記載の半導体装置。3. The ferroelectric substance containing bismuth is made of BaBi 2
Ta x Nb 2-x O 9 , Bi 4 Ti 3 O 12, SrBi 2 Ta x N
b 2-x O 9, SrBi 4 Ti 4 O 15, PbBi 2 Ta x Nb
2-x O 9, PbBi 4 Ti 4 O 15, Sr x Ba y Pb 2-xy B
i 4 Ti 5 O 18 (however, 0 ≦ x ≦ 2, 0 ≦ x + y ≦ 2)
2. The semiconductor device according to claim 1 , wherein the semiconductor device is at least one compound selected from the group consisting of:
上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜
の上の所定の領域に下電極と、ビスマスを含む強誘電体
膜からなる容量絶縁膜および上電極からなる容量素子を
形成する工程と、前記容量素子を覆って第２の絶縁膜を
形成する工程と、前記第１の絶縁膜および前記第２の絶
縁膜を通って前記半導体集積回路または前記容量素子の
上電極、下電極に達する第１のコンタクトホールを形成
する工程と、前記第１のコンタクトホールを介して前記
半導体集積回路または前記容量素子に電気的に接続され
る第１の配線を形成する工程とを有する半導体装置の製
造方法であって、前記第１の配線を覆う第３の絶縁膜を
形成する工程と、前記第３の絶縁膜を通って前記第１の
配線に達する第２のコンタクトホールを形成する工程
と、前記第２のコンタクトホールを介して前記第１の配
線に電気的に接続される第２の配線を形成する工程と、
前記第２の配線を覆って第４の絶縁膜を形成する工程
と、少なくとも前記容量素子上の前記第４の絶縁膜を除
去する工程と、前記第４の絶縁膜を熱処理する工程と、
前記第４の絶縁膜を覆って保護膜を形成する工程を備え
た半導体装置の製造方法。4. A step of forming a first insulating film on a support substrate on which a semiconductor integrated circuit is formed, a lower electrode in a predetermined region on the first insulating film, and a ferroelectric material containing bismuth. Forming a capacitive insulating film composed of a body film and a capacitive element composed of an upper electrode; forming a second insulating film covering the capacitive element; the first insulating film and the second insulating film Forming a first contact hole reaching the upper electrode and the lower electrode of the semiconductor integrated circuit or the capacitor through the first contact hole; and electrically connecting the semiconductor integrated circuit or the capacitor to the capacitor via the first contact hole. Forming a first wiring connected to the semiconductor device, the method comprising: forming a third insulating film covering the first wiring; and forming a first insulating film covering the first wiring. The second wiring reaching the first wiring Forming a contact hole, and forming a second wiring electrically connected to the first wiring via the second contact hole;
Forming a fourth insulating film covering the second wiring, removing at least the fourth insulating film on the capacitor, and heat-treating the fourth insulating film;
A method for manufacturing a semiconductor device, comprising a step of forming a protective film covering the fourth insulating film.
素膜、および少なくとも窒化珪素膜または窒化酸化珪素
膜のいずれかを構成要素として有する多層膜であって、
その熱処理温度が３００℃以上で、第１の配線または第
２の配線の材料の融点未満である請求項４に記載の半導
体装置の製造方法。5. The fourth insulating film is a multilayer film having a silicon nitride film, a silicon nitride oxide film, and at least one of a silicon nitride film and a silicon nitride oxide film as components.
The method according to claim 4 , wherein the heat treatment temperature is equal to or higher than 300 ° C. and lower than a melting point of a material of the first wiring or the second wiring.
ＴａxＮｂ2-xＯ9，Ｂｉ4Ｔｉ3Ｏ12，ＳｒＢｉ2ＴａxＮ
ｂ2-xＯ9，ＳｒＢｉ4Ｔｉ4Ｏ15，ＰｂＢｉ2ＴａxＮｂ
2-xＯ9，ＰｂＢｉ4Ｔｉ4Ｏ15，ＳｒxＢａyＰｂ2-x-yＢ
ｉ4Ｔｉ5Ｏ18（ただし、０≦ｘ≦２，０≦ｘ＋ｙ≦２）
から選ばれる少なくとも一つの化合物である請求項４に
記載の半導体装置の製造方法。6. The ferroelectric substance containing bismuth is made of BaBi 2
Ta x Nb 2-x O 9 , Bi 4 Ti 3 O 12, SrBi 2 Ta x N
b 2-x O 9, SrBi 4 Ti 4 O 15, PbBi 2 Ta x Nb
2-x O 9, PbBi 4 Ti 4 O 15, Sr x Ba y Pb 2-xy B
i 4 Ti 5 O 18 (however, 0 ≦ x ≦ 2, 0 ≦ x + y ≦ 2)
The method for manufacturing a semiconductor device according to claim 4 , wherein the method is at least one compound selected from the group consisting of:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17372496A JP3232001B2 (en) | 1996-07-03 | 1996-07-03 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17372496A JP3232001B2 (en) | 1996-07-03 | 1996-07-03 | Semiconductor device and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1022464A JPH1022464A (en) | 1998-01-23 |
| JP3232001B2 true JP3232001B2 (en) | 2001-11-26 |
Family
ID=15965974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17372496A Expired - Fee Related JP3232001B2 (en) | 1996-07-03 | 1996-07-03 | Semiconductor device and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3232001B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2954877B2 (en) * | 1996-06-18 | 1999-09-27 | 松下電子工業株式会社 | Manufacturing method of capacitive element |
| US6232131B1 (en) | 1998-06-24 | 2001-05-15 | Matsushita Electronics Corporation | Method for manufacturing semiconductor device with ferroelectric capacitors including multiple annealing steps |
| US6046490A (en) * | 1998-08-10 | 2000-04-04 | Matsushita Electronics Corporation | Semiconductor device having a capacitor dielectric element and wiring layers |
| CN102113113A (en) * | 2008-08-04 | 2011-06-29 | 株式会社村田制作所 | Manufacturing method of dielectric thin-film capacitor and dielectric thin-film capacitor |
-
1996
- 1996-07-03 JP JP17372496A patent/JP3232001B2/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．３４，Ｎｏ．９Ｂ，（１９９５）ｐｐ．５２４０−５２４４ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1022464A (en) | 1998-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100339327B1 (en) | Semiconductor device and its manufacturing method | |
| KR100187601B1 (en) | Semiconductor device and manufacturing method thereof | |
| EP0689236B1 (en) | Method of manufacturing a semiconductor device with a capacitance element | |
| US6188098B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100395468B1 (en) | Semiconductor device having a hydrogen barrier layer | |
| KR19980087544A (en) | Semiconductor device having metal-insulator-metal capacitor and method of manufacturing the same | |
| JPH08340091A (en) | Semiconductor device and its manufacture | |
| JPH11126881A (en) | Semiconductor device having high ferroelectric thin-film capacitor and manufacture thereof | |
| JP2006261328A (en) | Capacitive element, manufacturing method thereof, and semiconductor device | |
| KR930006140B1 (en) | Mis-type semiconductor integrated circuit | |
| JPH09331031A (en) | Semiconductor integrated circuit employing dielectric and its fabrication | |
| JP3257587B2 (en) | Method for manufacturing semiconductor device using dielectric film | |
| JP3246274B2 (en) | Semiconductor device | |
| JP7360004B2 (en) | Manufacturing method of semiconductor device and semiconductor device | |
| EP1006582B1 (en) | Semiconductor memory device having a hydrogen barrier and method for manufacturing the same | |
| JP3232001B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2846310B1 (en) | Semiconductor device and manufacturing method thereof | |
| US6046490A (en) | Semiconductor device having a capacitor dielectric element and wiring layers | |
| US6534358B2 (en) | Method of fabricating semiconductor device having ferroelectric capacitor | |
| JP3110605B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2845727B2 (en) | Method for manufacturing semiconductor device | |
| JP2960287B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2907767B2 (en) | Method for manufacturing semiconductor device | |
| JP2003209223A (en) | Semiconductor element and its fabricating method | |
| JP4578777B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |