JP2002098994A - 液晶用マトリクス基板およびその製造方法ならびにコンタクトホール形成方法 - Google Patents
液晶用マトリクス基板およびその製造方法ならびにコンタクトホール形成方法Info
- Publication number
- JP2002098994A JP2002098994A JP2000290730A JP2000290730A JP2002098994A JP 2002098994 A JP2002098994 A JP 2002098994A JP 2000290730 A JP2000290730 A JP 2000290730A JP 2000290730 A JP2000290730 A JP 2000290730A JP 2002098994 A JP2002098994 A JP 2002098994A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- insulating film
- liquid crystal
- electric insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 高開口率の液晶表示装置を、少ないフォトマ
スクを使用して製造する。 【解決手段】 ＴＦＴアクティブマトリクス基板として
の主要部分を形成した後に、表面に感光性アクリル系樹
脂膜１０を塗布して平坦化する。その上に撥水性フッ素
系樹脂１１を塗布し、ハーフトーン露光を利用し、感光
性アクリル系樹脂膜１０をエッチングする。凹所１０ａ
は、部分的に硬化するように露光される部分に対応し、
コンタクトホール１０ｂは未硬化となるように露光され
る部分に対応する。塗布型透明導電材を塗布すると、撥
水性フッ素系樹脂１１が残存している部分には付着しな
い。凹所１０ａの部分に形成される塗布型透明導電膜１
２は、画素電極として利用することができ、ゲート電極
膜２と立体的にオーバーラップさせることができる。
スクを使用して製造する。 【解決手段】 ＴＦＴアクティブマトリクス基板として
の主要部分を形成した後に、表面に感光性アクリル系樹
脂膜１０を塗布して平坦化する。その上に撥水性フッ素
系樹脂１１を塗布し、ハーフトーン露光を利用し、感光
性アクリル系樹脂膜１０をエッチングする。凹所１０ａ
は、部分的に硬化するように露光される部分に対応し、
コンタクトホール１０ｂは未硬化となるように露光され
る部分に対応する。塗布型透明導電材を塗布すると、撥
水性フッ素系樹脂１１が残存している部分には付着しな
い。凹所１０ａの部分に形成される塗布型透明導電膜１
２は、画素電極として利用することができ、ゲート電極
膜２と立体的にオーバーラップさせることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置を形
成するための液晶用マトリクス基板およびその製造方法
と、電子回路形成用の配線基板でコンタクトホールを形
成する方法とに関する。
成するための液晶用マトリクス基板およびその製造方法
と、電子回路形成用の配線基板でコンタクトホールを形
成する方法とに関する。
【０００２】
【従来の技術】従来から、液晶表示装置では、Thin Fil
m TransitorからＴＦＴと略称される薄膜トランジスタ
をスイッチング素子に用いるアクティブマトリクス型液
晶表示装置が広く用いられている。ＴＦＴをスイッチン
グ素子とするアクティブマトリクス型液晶表示装置で
は、透明なガラス基板の表面に、ＴＦＴアクティブマト
リクス回路を形成したＴＦＴアレイ基板を使用する。Ｔ
ＦＴアレイ基板は、何枚ものフォトマスクを用い、フォ
トリソグラフィのプロセスによる微細パターニングを繰
返すことによって、製造されている。液晶表示装置の生
産性および製造歩留まりの向上や、コストダウンを図る
観点からは、フォトマスクの使用数の削減、つまりはフ
ォトリソグラフィプロセスの削減が検討されてきてい
る。
m TransitorからＴＦＴと略称される薄膜トランジスタ
をスイッチング素子に用いるアクティブマトリクス型液
晶表示装置が広く用いられている。ＴＦＴをスイッチン
グ素子とするアクティブマトリクス型液晶表示装置で
は、透明なガラス基板の表面に、ＴＦＴアクティブマト
リクス回路を形成したＴＦＴアレイ基板を使用する。Ｔ
ＦＴアレイ基板は、何枚ものフォトマスクを用い、フォ
トリソグラフィのプロセスによる微細パターニングを繰
返すことによって、製造されている。液晶表示装置の生
産性および製造歩留まりの向上や、コストダウンを図る
観点からは、フォトマスクの使用数の削減、つまりはフ
ォトリソグラフィプロセスの削減が検討されてきてい
る。
【０００３】ＴＦＴアクティブマトリクス型液晶表示装
置の低消費電力化および高輝度化を図る上では、液晶セ
ルの光透過率を大きく改善するために、ＴＦＴアレイ基
板の開口率を向上させることが必要である。開口率の向
上の手法としては、液晶セルに電界を与えるための画素
電極を平坦な保護膜上に形成し、ゲート電極と画素電極
とを立体的にオーバーラップさせる方法が知られてい
る。この方法では、８０％を超える高開口率が実現され
ている。このような高開口率アクティブマトリクス基板
の製造プロセスは、走査用のゲート電極配線とデータ用
のソース電極配線とが交差するＧ−Ｓ交差部、スイッチ
ング素子であるＴＦＴ素子部、画素部および周辺回路に
設けられる端子部を並べた模式的な断面構成部分に対し
て、図１０（ａ）〜図１５（ｐ）に示すように行われ
る。
置の低消費電力化および高輝度化を図る上では、液晶セ
ルの光透過率を大きく改善するために、ＴＦＴアレイ基
板の開口率を向上させることが必要である。開口率の向
上の手法としては、液晶セルに電界を与えるための画素
電極を平坦な保護膜上に形成し、ゲート電極と画素電極
とを立体的にオーバーラップさせる方法が知られてい
る。この方法では、８０％を超える高開口率が実現され
ている。このような高開口率アクティブマトリクス基板
の製造プロセスは、走査用のゲート電極配線とデータ用
のソース電極配線とが交差するＧ−Ｓ交差部、スイッチ
ング素子であるＴＦＴ素子部、画素部および周辺回路に
設けられる端子部を並べた模式的な断面構成部分に対し
て、図１０（ａ）〜図１５（ｐ）に示すように行われ
る。
【０００４】先ず、図１０（ａ）は、ガラス基板２１の
表面全体にゲート電極膜２２を成膜している状態を示
す。ゲート電極膜２２は、スパッタリング法などによっ
て、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タンタル
（Ｔａ）等の金属膜として形成する。次にゲート電極膜
２２の上に、フォトレジストを均一に塗布し、１枚目の
フォトマスクを用いて図１０（ｂ）に示すようなレジス
トパターン２３を形成する。次にレジストパターン２３
を利用してエッチングを行い、図１０（ｃ）に示すよう
にゲート電極膜２２をパターニングする。
表面全体にゲート電極膜２２を成膜している状態を示
す。ゲート電極膜２２は、スパッタリング法などによっ
て、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タンタル
（Ｔａ）等の金属膜として形成する。次にゲート電極膜
２２の上に、フォトレジストを均一に塗布し、１枚目の
フォトマスクを用いて図１０（ｂ）に示すようなレジス
トパターン２３を形成する。次にレジストパターン２３
を利用してエッチングを行い、図１０（ｃ）に示すよう
にゲート電極膜２２をパターニングする。
【０００５】次に図１１（ｄ）に示すように、ゲート絶
縁膜２４、第１半導体層２５、第２半導体層２６の３層
をプラズマＣＶＤ法やスパッタリング法などで、連続積
層成膜する。ゲート絶縁膜２４は、たとえば窒化シリコ
ン（ＳｉＮｘ）膜などで形成される。第１半導体層２５
は、アモルファス−シリコン（Ａ−Ｓｉ）膜で形成され
る。第２半導体層２６は、ｎ型不純物を高濃度にドープ
したシリコン（ｎ+−Ｓｉ）膜で形成される。
縁膜２４、第１半導体層２５、第２半導体層２６の３層
をプラズマＣＶＤ法やスパッタリング法などで、連続積
層成膜する。ゲート絶縁膜２４は、たとえば窒化シリコ
ン（ＳｉＮｘ）膜などで形成される。第１半導体層２５
は、アモルファス−シリコン（Ａ−Ｓｉ）膜で形成され
る。第２半導体層２６は、ｎ型不純物を高濃度にドープ
したシリコン（ｎ+−Ｓｉ）膜で形成される。
【０００６】次にフォトレジストを全体に塗布し、２枚
目のフォトマスクを用いて図１１（ｅ）に示すレジスト
パターン２７を形成する。レジストパターン２７が形成
されるのは、Ｇ−Ｓ交差部とＴＦＴ素子部とであり、画
素部や端子部には形成されない。レジストパターン２７
を用いてエッチングを行うと、図１１（ｆ）に示すよう
に、第１半導体層２５および第２半導体層２６の２層が
島状にパターニングされる。
目のフォトマスクを用いて図１１（ｅ）に示すレジスト
パターン２７を形成する。レジストパターン２７が形成
されるのは、Ｇ−Ｓ交差部とＴＦＴ素子部とであり、画
素部や端子部には形成されない。レジストパターン２７
を用いてエッチングを行うと、図１１（ｆ）に示すよう
に、第１半導体層２５および第２半導体層２６の２層が
島状にパターニングされる。
【０００７】次にレジストパターン２７を除去し、図１
２（ｇ）に示すように、全面にソース・ドレイン電極膜
２８を成膜する。ソース・ドレイン電極膜２８は、スパ
ッタリング法等によって、クロム、アルミニウム、タン
タルなどの金属膜を形成する。その後、一旦全面にフォ
トレジストを塗布し、３枚目のフォトマスクを用いて、
図１２（ｈ）に示すようなレジストパターン２９を形成
する。レジストパターン２９は、Ｇ−Ｓ交差部とＴＦＴ
素子部とに形成されるけれども、ＴＦＴ素子部ではチャ
ネル部分には形成されない。次にエッチングを行い、図
１２（ｉ）に示すように、チャネル部分にはレジストパ
ターン２９が形成されていないので、ソース・ドレイン
電極膜２８および第２半導体層２６が除去され、ソース
・ドレイン電極分離パターニングが行われる。さらに第
１半導体層２５も部分的にエッチングされ、チャネル部
の厚みを調整するチャネルエッチング加工が行われる。
２（ｇ）に示すように、全面にソース・ドレイン電極膜
２８を成膜する。ソース・ドレイン電極膜２８は、スパ
ッタリング法等によって、クロム、アルミニウム、タン
タルなどの金属膜を形成する。その後、一旦全面にフォ
トレジストを塗布し、３枚目のフォトマスクを用いて、
図１２（ｈ）に示すようなレジストパターン２９を形成
する。レジストパターン２９は、Ｇ−Ｓ交差部とＴＦＴ
素子部とに形成されるけれども、ＴＦＴ素子部ではチャ
ネル部分には形成されない。次にエッチングを行い、図
１２（ｉ）に示すように、チャネル部分にはレジストパ
ターン２９が形成されていないので、ソース・ドレイン
電極膜２８および第２半導体層２６が除去され、ソース
・ドレイン電極分離パターニングが行われる。さらに第
１半導体層２５も部分的にエッチングされ、チャネル部
の厚みを調整するチャネルエッチング加工が行われる。
【０００８】図１３（ｊ）は、図１２（ｉ）でソース・
ドレイン電極分離パターニングおよびチャネルエッチン
グ加工が行われた後、レジストパターン２９を除去した
状態を示す。次に、図１３（ｋ）に示すように、パッシ
ベーション膜３０をスパッタリング法などによって全面
に形成する。パッシベーション膜３０は、たとえば窒化
シリコン（ＳｉＮｘ）などの保護膜である。さらに図１
３（ｌ）に示すように、感光性アクリル系樹脂膜３１を
平坦化のために塗布する。
ドレイン電極分離パターニングおよびチャネルエッチン
グ加工が行われた後、レジストパターン２９を除去した
状態を示す。次に、図１３（ｋ）に示すように、パッシ
ベーション膜３０をスパッタリング法などによって全面
に形成する。パッシベーション膜３０は、たとえば窒化
シリコン（ＳｉＮｘ）などの保護膜である。さらに図１
３（ｌ）に示すように、感光性アクリル系樹脂膜３１を
平坦化のために塗布する。
【０００９】次に、４枚目のフォトマスクを用いて、図
１４（ｍ）に示すように、感光性アクリル系樹脂膜３１
をパターニングする。このパターニングでは、感光性ア
クリル系樹脂膜３１に部分的にパッシベーション膜３０
に達する貫通孔を形成する。パターニングした感光性ア
クリル系樹脂膜３１をマスクとしてパッシベーション膜
３０を図１４（ｎ）に示すようにエッチングすると、感
光性アクリル系樹脂膜３１の表面から、ソース・ドレイ
ン電極膜２８のうちでソース電極と分離したドレイン電
極に達するコンタクトホールが形成される。次に全面に
透明導電膜３２をスパッタリング法などによって形成す
ると、図１４（ｏ）に示すようになる。透明導電膜３２
は、酸化インジウム錫（ＩＴＯ）や酸化錫（ＳｎＯ2）
を用いる。
１４（ｍ）に示すように、感光性アクリル系樹脂膜３１
をパターニングする。このパターニングでは、感光性ア
クリル系樹脂膜３１に部分的にパッシベーション膜３０
に達する貫通孔を形成する。パターニングした感光性ア
クリル系樹脂膜３１をマスクとしてパッシベーション膜
３０を図１４（ｎ）に示すようにエッチングすると、感
光性アクリル系樹脂膜３１の表面から、ソース・ドレイ
ン電極膜２８のうちでソース電極と分離したドレイン電
極に達するコンタクトホールが形成される。次に全面に
透明導電膜３２をスパッタリング法などによって形成す
ると、図１４（ｏ）に示すようになる。透明導電膜３２
は、酸化インジウム錫（ＩＴＯ）や酸化錫（ＳｎＯ2）
を用いる。
【００１０】図１５（ｐ）は、図１４（ｏ）で感光性ア
クリル系樹脂膜３１の表面全体に形成した透明導電膜３
２を、５枚目のフォトマスクを用いてパターニングし、
画素電極３３を形成している状態を示す。画素電極３３
は、ＴＦＴ素子部では感光性アクリル系樹脂膜３１で立
体的にオーバーラップして形成させることができるの
で、高開口率アクティブマトリクス基板３４が形成され
る。
クリル系樹脂膜３１の表面全体に形成した透明導電膜３
２を、５枚目のフォトマスクを用いてパターニングし、
画素電極３３を形成している状態を示す。画素電極３３
は、ＴＦＴ素子部では感光性アクリル系樹脂膜３１で立
体的にオーバーラップして形成させることができるの
で、高開口率アクティブマトリクス基板３４が形成され
る。
【００１１】以上述べた高開口率アクティブマトリクス
基板３４の製造工程では、（ｂ），（ｅ），（ｈ），
（ｍ）および（ｐ）の各工程で合計５枚のフォトマスク
を使用する。このため、プロセス時間の長時間化や製造
歩留まりの低下の要因となっている。アクティブマトリ
クス基板の製造工程で、フォトマスクの使用数を減少さ
せることに関する先行技術としては、たとえば特開平５
−３０３１１１号公報を挙げることができる。この先行
技術では、基板上に先ず透明導電膜を形成する。透明導
電膜は、画素電極としてばかりではなく、ゲート電極の
下地層としても利用する。ゲート電極は、透明導電膜の
上に電解メッキを施して形成する。特開２０００−２０
６５７１号公報には、厚さが異なるレジストパターンを
形成して、図１１（ｅ）から図１２（ｉ）に示す工程
を、１枚のフォトマスクを利用して行う考え方が示され
ている。厚さが異なるレジストパターンは、特開昭６１
−１８１１３０号公報に示されているように、露光量を
変えて形成する。特開昭６１−１８１１３０号公報で
は、段差がある部分でも高精度なパターンを形成するた
めに、露光量を変えてレジスト膜パターンを形成してい
る。特開２０００−２０６５７１号公報では、厚みが異
なる部分を利用して２段階のエッチングを行い、フォト
マスクの使用数を１枚減少させることを可能にしてい
る。同様の考え方は、C.W.Kim et al.によってSid 2000
Digest第１００６〜１００９頁に「A NovelFour-Mask-
Count Process Architecture fo r TFT−LCDs」や、月
刊FPDintelligenceの１９９５年５月号の第３１頁〜３
５頁に記載されている「三国電子 ＩＰＳ ＴＦＴ−Ｌ
ＣＤを２ＰＥＰで製造するプロセスを考案−ＴＦＴチャ
ネル部分をハーフトーン露光」という技術報告にも示さ
れている。
基板３４の製造工程では、（ｂ），（ｅ），（ｈ），
（ｍ）および（ｐ）の各工程で合計５枚のフォトマスク
を使用する。このため、プロセス時間の長時間化や製造
歩留まりの低下の要因となっている。アクティブマトリ
クス基板の製造工程で、フォトマスクの使用数を減少さ
せることに関する先行技術としては、たとえば特開平５
−３０３１１１号公報を挙げることができる。この先行
技術では、基板上に先ず透明導電膜を形成する。透明導
電膜は、画素電極としてばかりではなく、ゲート電極の
下地層としても利用する。ゲート電極は、透明導電膜の
上に電解メッキを施して形成する。特開２０００−２０
６５７１号公報には、厚さが異なるレジストパターンを
形成して、図１１（ｅ）から図１２（ｉ）に示す工程
を、１枚のフォトマスクを利用して行う考え方が示され
ている。厚さが異なるレジストパターンは、特開昭６１
−１８１１３０号公報に示されているように、露光量を
変えて形成する。特開昭６１−１８１１３０号公報で
は、段差がある部分でも高精度なパターンを形成するた
めに、露光量を変えてレジスト膜パターンを形成してい
る。特開２０００−２０６５７１号公報では、厚みが異
なる部分を利用して２段階のエッチングを行い、フォト
マスクの使用数を１枚減少させることを可能にしてい
る。同様の考え方は、C.W.Kim et al.によってSid 2000
Digest第１００６〜１００９頁に「A NovelFour-Mask-
Count Process Architecture fo r TFT−LCDs」や、月
刊FPDintelligenceの１９９５年５月号の第３１頁〜３
５頁に記載されている「三国電子 ＩＰＳ ＴＦＴ−Ｌ
ＣＤを２ＰＥＰで製造するプロセスを考案−ＴＦＴチャ
ネル部分をハーフトーン露光」という技術報告にも示さ
れている。
【００１２】
【発明が解決しようとする課題】前述のように、従来の
高開口率アクティブマトリクス基板３４の製造プロセス
では、合計５枚のフォトマスクが必要であり、プロセス
時間の長時間化や製造歩留まりの低下の要因となってい
る。特開平５−３０３１１１号公報に開示されている先
行技術では、ゲート電極を、画素電極用と同時に成膜す
るＩＴＯ透明電極膜を下地とする電界メッキで形成し、
フォトプロセスを用いることなくゲート電極膜のパター
ニングを行って、ＴＦＴアレイ製造工程に用いられるフ
ォトマスクの数を低減している。しかしながら、それで
も５枚のフォトマスクが必要であり、プロセス時間の長
時間化や製造歩留まりの低下の要因となっている。さら
に、ＴＦＴアレイ基板上への電解メッキによるゲート電
極形成の下地膜としてＩＴＯ透明電極膜を用いているの
で、ゲート電極と画素電極とをオーバーラップさせるこ
とができず、開口率が低下してしまう。また、電解メッ
キによるゲート電極の作製時には、電位降下による膜厚
の不均一性が非常に大きくなりやすく、特に大型基板で
は膜厚の均一性を保つことが難しくなる。
高開口率アクティブマトリクス基板３４の製造プロセス
では、合計５枚のフォトマスクが必要であり、プロセス
時間の長時間化や製造歩留まりの低下の要因となってい
る。特開平５−３０３１１１号公報に開示されている先
行技術では、ゲート電極を、画素電極用と同時に成膜す
るＩＴＯ透明電極膜を下地とする電界メッキで形成し、
フォトプロセスを用いることなくゲート電極膜のパター
ニングを行って、ＴＦＴアレイ製造工程に用いられるフ
ォトマスクの数を低減している。しかしながら、それで
も５枚のフォトマスクが必要であり、プロセス時間の長
時間化や製造歩留まりの低下の要因となっている。さら
に、ＴＦＴアレイ基板上への電解メッキによるゲート電
極形成の下地膜としてＩＴＯ透明電極膜を用いているの
で、ゲート電極と画素電極とをオーバーラップさせるこ
とができず、開口率が低下してしまう。また、電解メッ
キによるゲート電極の作製時には、電位降下による膜厚
の不均一性が非常に大きくなりやすく、特に大型基板で
は膜厚の均一性を保つことが難しくなる。
【００１３】特開２０００−２０６５７１号公報に示さ
れているような厚さを変えたレジストパターンを用いる
方法では、ＴＦＴ素子部を形成する際に１枚のフォトマ
スクを低減することが可能となるだけであり、しかもＩ
ＰＳ（In Plane Switching）モードのＴＦＴアクティブ
マトリクス型液晶表示装置について主として説明されて
いるだけである。ゲート電極と画素電極とを立体的にオ
ーバーラップさせ、開口率を高めたＴＦＴ基板でフォト
マスクの使用数をさらに低減する可能性については示さ
れていない。
れているような厚さを変えたレジストパターンを用いる
方法では、ＴＦＴ素子部を形成する際に１枚のフォトマ
スクを低減することが可能となるだけであり、しかもＩ
ＰＳ（In Plane Switching）モードのＴＦＴアクティブ
マトリクス型液晶表示装置について主として説明されて
いるだけである。ゲート電極と画素電極とを立体的にオ
ーバーラップさせ、開口率を高めたＴＦＴ基板でフォト
マスクの使用数をさらに低減する可能性については示さ
れていない。
【００１４】本発明の目的は、ＴＦＴアクティブマトリ
クス基板などで製造工程で用いるフォトマスクの使用数
を低減することができる液晶用マトリクス基板およびそ
の製造方法を提供することである。
クス基板などで製造工程で用いるフォトマスクの使用数
を低減することができる液晶用マトリクス基板およびそ
の製造方法を提供することである。
【００１５】また本発明の目的は、一般に電子回路を形
成する配線基板で、フォトマスクの使用数を低減するこ
とができるコンタクトホール形成方法を提供することで
ある。
成する配線基板で、フォトマスクの使用数を低減するこ
とができるコンタクトホール形成方法を提供することで
ある。
【００１６】
【課題を解決するための手段】本発明は、複数の液晶セ
ルを形成するためのマトリクス回路が電気絶縁性基板上
に形成される液晶用マトリクス基板において、マトリク
ス回路上を平坦に覆うように電気絶縁性合成樹脂材料で
形成され、該画素電極形成領域には凹所が形成され、さ
らに該凹所内に該マトリクス回路まで貫通するコンタク
トホールが形成される電気絶縁膜と、電気絶縁膜の凹所
およびコンタクトホール内に充填される導電材とを含む
ことを特徴とする液晶用マトリクス基板である。
ルを形成するためのマトリクス回路が電気絶縁性基板上
に形成される液晶用マトリクス基板において、マトリク
ス回路上を平坦に覆うように電気絶縁性合成樹脂材料で
形成され、該画素電極形成領域には凹所が形成され、さ
らに該凹所内に該マトリクス回路まで貫通するコンタク
トホールが形成される電気絶縁膜と、電気絶縁膜の凹所
およびコンタクトホール内に充填される導電材とを含む
ことを特徴とする液晶用マトリクス基板である。
【００１７】本発明に従えば、液晶用マトリクス基板
は、複数の液晶セルを形成するためのマトリクス回路が
電気絶縁性基板上に形成され、電気絶縁膜と導電材とを
含む。電気絶縁膜は、電気絶縁性合成樹脂材料でマトリ
クス回路上を平坦に覆うように形成される。画素電極形
成領域には凹所が形成され、さらに凹所内にマトリクス
回路まで貫通するコンタクトホールが形成される。導電
材は電気絶縁膜の凹所およびコンタクトホール内に充填
されるので、凹所に充填される部分が画素電極となり、
コンタクトホール内に充填される部分を通じて画素電極
とマトリクス回路とを電気的に接続することができる。
画素電極とマトリクス回路とは電気絶縁膜で立体的に分
離されているので、マトリクス回路と画素電極とをオー
バーラップさせて、開口率を高めることができる。画素
電極の形成は、電気絶縁膜の凹所を充填して行うので、
フォトマスクを用いないでも精度よく形成することがで
き、フォトマスクの使用数を低減することができる。
は、複数の液晶セルを形成するためのマトリクス回路が
電気絶縁性基板上に形成され、電気絶縁膜と導電材とを
含む。電気絶縁膜は、電気絶縁性合成樹脂材料でマトリ
クス回路上を平坦に覆うように形成される。画素電極形
成領域には凹所が形成され、さらに凹所内にマトリクス
回路まで貫通するコンタクトホールが形成される。導電
材は電気絶縁膜の凹所およびコンタクトホール内に充填
されるので、凹所に充填される部分が画素電極となり、
コンタクトホール内に充填される部分を通じて画素電極
とマトリクス回路とを電気的に接続することができる。
画素電極とマトリクス回路とは電気絶縁膜で立体的に分
離されているので、マトリクス回路と画素電極とをオー
バーラップさせて、開口率を高めることができる。画素
電極の形成は、電気絶縁膜の凹所を充填して行うので、
フォトマスクを用いないでも精度よく形成することがで
き、フォトマスクの使用数を低減することができる。
【００１８】さらに本発明は、複数の液晶セルを形成す
るためのマトリクス回路が電気絶縁性基板上に形成され
る液晶用マトリクス基板の製造方法において、電気絶縁
性基板上に、感光性を有する電気絶縁性合成樹脂材料を
塗布して、表面が平坦な電気絶縁膜を形成し、電気絶縁
膜の表面に、撥水性透明樹脂層を形成し、撥水性透明樹
脂層を通して、電気絶縁膜を、予め定められる画素電極
形成領域を除いて硬化し、該画素電極領域の予め定める
コンタクトホール位置で未硬化となり、該コンタクトホ
ール位置を除く該画素電極領域で部分的に硬化するよう
に、露光量を調整したマスクでハーフトーン露光し、電
気絶縁膜を現像して、画素電極領域で撥水性透明樹脂層
が除去され、コンタクトホール位置の電気絶縁膜にマト
リクス回路に達する貫通孔が形成され、コンタクトホー
ル位置を除く画素電極領域で該貫通孔に連なる凹所が形
成されるようにパターニングし、パターニングされた撥
水性透明樹脂層および電気絶縁膜上に、塗布型導電材を
塗布して画素電極を形成することを特徴とする液晶用マ
トリクス基板の製造方法である。
るためのマトリクス回路が電気絶縁性基板上に形成され
る液晶用マトリクス基板の製造方法において、電気絶縁
性基板上に、感光性を有する電気絶縁性合成樹脂材料を
塗布して、表面が平坦な電気絶縁膜を形成し、電気絶縁
膜の表面に、撥水性透明樹脂層を形成し、撥水性透明樹
脂層を通して、電気絶縁膜を、予め定められる画素電極
形成領域を除いて硬化し、該画素電極領域の予め定める
コンタクトホール位置で未硬化となり、該コンタクトホ
ール位置を除く該画素電極領域で部分的に硬化するよう
に、露光量を調整したマスクでハーフトーン露光し、電
気絶縁膜を現像して、画素電極領域で撥水性透明樹脂層
が除去され、コンタクトホール位置の電気絶縁膜にマト
リクス回路に達する貫通孔が形成され、コンタクトホー
ル位置を除く画素電極領域で該貫通孔に連なる凹所が形
成されるようにパターニングし、パターニングされた撥
水性透明樹脂層および電気絶縁膜上に、塗布型導電材を
塗布して画素電極を形成することを特徴とする液晶用マ
トリクス基板の製造方法である。
【００１９】本発明に従えば、複数の液晶セルを形成す
るためのマトリクス回路が電気絶縁性基板上に形成され
る液晶用マトリクス基板は、電気絶縁膜の形成、撥水性
透明樹脂層の形成、電気絶縁膜のハーフトーン露光によ
るパターニングおよび画素電極の形成を経て製造され
る。電気絶縁膜の形成は、マトリクス回路が形成されて
いる電気絶縁性基板上に、感光性を有する電気絶縁性合
成樹脂材料を塗布して、表面が平坦となるように行う。
電気絶縁膜の表面には、撥水性透明樹脂層が形成され
る。電気絶縁膜のハーフトーン露光は、予め定められる
画素電極形成領域を除いて硬化し、画素電極領域の定め
るコンタクトホール位置で未硬化となり、コンタクトホ
ール位置を除く画素電極領域で部分的に硬化するよう
に、露光量を調整したマスクを用いて行う。電気絶縁膜
を現像すると、コンタクトホール位置の電気絶縁膜にマ
トリクス回路に達する貫通孔が形成され、コンタクトホ
ール位置を除く画素電極領域で凹所が形成されるように
パターニングされる。撥水性透明樹脂層は薄いので、下
地となる電気絶縁膜の厚さが減少する凹所および貫通孔
が形成される部分で消失し、画素電極領域を除く部分で
残存する。塗布型導電材料を塗布すると、残存している
撥水性透明樹脂層の部分は撥水性によって塗布型導電材
料を弾く性質を有するので、塗布型導電材料は電気絶縁
膜上の凹所およびコンタクトホール位置に充填され、画
素電極とコンタクトホールの導電部分とを形成すること
ができる。凹所と貫通孔とを電気絶縁膜に形成するため
に１枚のフォトマスクを用いればよいので、フォトマス
クの使用枚数を削減することができる。
るためのマトリクス回路が電気絶縁性基板上に形成され
る液晶用マトリクス基板は、電気絶縁膜の形成、撥水性
透明樹脂層の形成、電気絶縁膜のハーフトーン露光によ
るパターニングおよび画素電極の形成を経て製造され
る。電気絶縁膜の形成は、マトリクス回路が形成されて
いる電気絶縁性基板上に、感光性を有する電気絶縁性合
成樹脂材料を塗布して、表面が平坦となるように行う。
電気絶縁膜の表面には、撥水性透明樹脂層が形成され
る。電気絶縁膜のハーフトーン露光は、予め定められる
画素電極形成領域を除いて硬化し、画素電極領域の定め
るコンタクトホール位置で未硬化となり、コンタクトホ
ール位置を除く画素電極領域で部分的に硬化するよう
に、露光量を調整したマスクを用いて行う。電気絶縁膜
を現像すると、コンタクトホール位置の電気絶縁膜にマ
トリクス回路に達する貫通孔が形成され、コンタクトホ
ール位置を除く画素電極領域で凹所が形成されるように
パターニングされる。撥水性透明樹脂層は薄いので、下
地となる電気絶縁膜の厚さが減少する凹所および貫通孔
が形成される部分で消失し、画素電極領域を除く部分で
残存する。塗布型導電材料を塗布すると、残存している
撥水性透明樹脂層の部分は撥水性によって塗布型導電材
料を弾く性質を有するので、塗布型導電材料は電気絶縁
膜上の凹所およびコンタクトホール位置に充填され、画
素電極とコンタクトホールの導電部分とを形成すること
ができる。凹所と貫通孔とを電気絶縁膜に形成するため
に１枚のフォトマスクを用いればよいので、フォトマス
クの使用枚数を削減することができる。
【００２０】また本発明で前記マトリクス回路は、複数
の薄膜トランジスタを含むＴＦＴアクティブマトリクス
回路であり、該ＴＦＴアクティブマトリクス回路の製造
工程は、前記電気絶縁性基板上にゲート電極材料で成膜
し、パターニングするゲート電極膜パターニング工程
と、ゲート絶縁膜、チャネル領域となる第１の半導体
層、オーミックコンタクト層となる第２の半導体層、さ
らにはソース・ドレイン電極となる金属層を順次積層す
る積層工程と、露光量を調整したハーフトーン露光によ
って、第１の半導体層および第２の半導体層を島状に形
成し、ソース・ドレイン電極のパターニングおよびチャ
ネルエッチングを行う分離エッチング工程と、分離エッ
チング工程後に、パッシベーション膜を成膜して覆うパ
ッシベーション工程とを含むことを特徴とする。
の薄膜トランジスタを含むＴＦＴアクティブマトリクス
回路であり、該ＴＦＴアクティブマトリクス回路の製造
工程は、前記電気絶縁性基板上にゲート電極材料で成膜
し、パターニングするゲート電極膜パターニング工程
と、ゲート絶縁膜、チャネル領域となる第１の半導体
層、オーミックコンタクト層となる第２の半導体層、さ
らにはソース・ドレイン電極となる金属層を順次積層す
る積層工程と、露光量を調整したハーフトーン露光によ
って、第１の半導体層および第２の半導体層を島状に形
成し、ソース・ドレイン電極のパターニングおよびチャ
ネルエッチングを行う分離エッチング工程と、分離エッ
チング工程後に、パッシベーション膜を成膜して覆うパ
ッシベーション工程とを含むことを特徴とする。
【００２１】本発明に従えば、複数の薄膜トランジスタ
を含むＴＦＴアクティブマトリクス回路を形成する際
に、ＴＦＴアクティブマトリクス回路を、ゲート電極膜
パターニング工程、分離エッチング工程およびパッシベ
ーション工程を含む製造工程で製造する。ゲート電極膜
パターニング工程では、電気絶縁性基板上にゲート電極
材料で成膜しパターニングする。積層工程では、ゲート
絶縁膜、チャネル領域となる第１の半導体層、オーミッ
クコンタクト層となる第２の半導体層、さらにはソース
・ドレイン電極となる金属層を順次積層する。分離エッ
チング工程では、露光量を調整したハーフトーン露光に
よって、第１の半導体層および第２の半導体層を島状に
形成し、ソース・ドレイン電極のパターニングおよびチ
ャネルエッチングを行う。パッシベーション工程では、
分離エッチング工程後に、パッシベーション膜を成膜し
て覆う。ＴＦＴアクティブマトリクス回路の製造の際に
は、ゲート電極膜パターニング工程と、分離エッチング
工程とでそれぞれフォトマスクを使用し、さらにゲート
電極とオーバーラップさせる画素電極の形成の際に１枚
のフォトマスクを使用するので、全部で３枚のフォトマ
スクを使用するだけで画素電極とゲート電極とを立体的
にオーバーラップさせて高開口率を得ることができるＴ
ＦＴアクティブマトリクス基板を製造することができ
る。
を含むＴＦＴアクティブマトリクス回路を形成する際
に、ＴＦＴアクティブマトリクス回路を、ゲート電極膜
パターニング工程、分離エッチング工程およびパッシベ
ーション工程を含む製造工程で製造する。ゲート電極膜
パターニング工程では、電気絶縁性基板上にゲート電極
材料で成膜しパターニングする。積層工程では、ゲート
絶縁膜、チャネル領域となる第１の半導体層、オーミッ
クコンタクト層となる第２の半導体層、さらにはソース
・ドレイン電極となる金属層を順次積層する。分離エッ
チング工程では、露光量を調整したハーフトーン露光に
よって、第１の半導体層および第２の半導体層を島状に
形成し、ソース・ドレイン電極のパターニングおよびチ
ャネルエッチングを行う。パッシベーション工程では、
分離エッチング工程後に、パッシベーション膜を成膜し
て覆う。ＴＦＴアクティブマトリクス回路の製造の際に
は、ゲート電極膜パターニング工程と、分離エッチング
工程とでそれぞれフォトマスクを使用し、さらにゲート
電極とオーバーラップさせる画素電極の形成の際に１枚
のフォトマスクを使用するので、全部で３枚のフォトマ
スクを使用するだけで画素電極とゲート電極とを立体的
にオーバーラップさせて高開口率を得ることができるＴ
ＦＴアクティブマトリクス基板を製造することができ
る。
【００２２】また本発明は、前記画素電極の形成後に、
前記撥水性透明樹脂層の残存部分を除去することを特徴
とする。
前記撥水性透明樹脂層の残存部分を除去することを特徴
とする。
【００２３】本発明に従えば、画素電極の形成後に、撥
水性透明樹脂層の残存部分を除去するので、マトリクス
基板の表面の平坦化を高め、配向処理時の信頼性を高め
ることができる。
水性透明樹脂層の残存部分を除去するので、マトリクス
基板の表面の平坦化を高め、配向処理時の信頼性を高め
ることができる。
【００２４】また本発明は、前記電気絶縁性合成樹脂材
料として、感光性アクリル系樹脂を使用し、前記撥水性
透明樹脂層は撥水性フッ素系樹脂によって形成し、前記
画素電極は、塗布型透明導電材料で形成することを特徴
とする。
料として、感光性アクリル系樹脂を使用し、前記撥水性
透明樹脂層は撥水性フッ素系樹脂によって形成し、前記
画素電極は、塗布型透明導電材料で形成することを特徴
とする。
【００２５】本発明に従えば、感光性アクリル系樹脂を
用いてマトリクス基板の表面を平坦化し、撥水性フッ素
系樹脂を用いて感光性アクリル系樹脂の表面の凹所とコ
ンタクトホールとに塗布型透明導電材料を閉じ込めて、
フォトマスクを用いないでも精度のよい画素電極および
コンタクトホールを形成させることができる。
用いてマトリクス基板の表面を平坦化し、撥水性フッ素
系樹脂を用いて感光性アクリル系樹脂の表面の凹所とコ
ンタクトホールとに塗布型透明導電材料を閉じ込めて、
フォトマスクを用いないでも精度のよい画素電極および
コンタクトホールを形成させることができる。
【００２６】さらに本発明は、電気絶縁膜で覆われる導
電部分に、該電気絶縁膜を貫通して表面と導通させるた
めのコンタクトホールを、塗布型導電材を塗布して形成
する方法であって、感光性を有する電気絶縁膜の表面
に、該塗布型導電剤を弾く性質を有する透明樹脂膜を形
成し、透明樹脂膜を通して、電気絶縁膜を、予め定めら
れるコンタクトホール位置では未硬化となり、コンタク
トホール位置の周囲の予め定める領域を除いて硬化し、
該領域では部分的に硬化するように、露光量を調整して
露光させ、電気絶縁膜を現像して、コンタクトホール位
置の電気絶縁膜に導電部分に達する貫通孔が形成され、
コンタクトホール位置の周囲の予め定める領域に凹所が
形成され、該コンタクトホール位置および該凹所で透明
樹脂膜が消失するようにパターニングし、パターニング
された透明樹脂膜および電気絶縁膜上に、塗布型導電材
を塗布して、コンタクトホール位置の貫通孔に該塗布型
導電材を充填し、凹所に導電膜を形成することを特徴と
するコンタクトホール形成方法である。
電部分に、該電気絶縁膜を貫通して表面と導通させるた
めのコンタクトホールを、塗布型導電材を塗布して形成
する方法であって、感光性を有する電気絶縁膜の表面
に、該塗布型導電剤を弾く性質を有する透明樹脂膜を形
成し、透明樹脂膜を通して、電気絶縁膜を、予め定めら
れるコンタクトホール位置では未硬化となり、コンタク
トホール位置の周囲の予め定める領域を除いて硬化し、
該領域では部分的に硬化するように、露光量を調整して
露光させ、電気絶縁膜を現像して、コンタクトホール位
置の電気絶縁膜に導電部分に達する貫通孔が形成され、
コンタクトホール位置の周囲の予め定める領域に凹所が
形成され、該コンタクトホール位置および該凹所で透明
樹脂膜が消失するようにパターニングし、パターニング
された透明樹脂膜および電気絶縁膜上に、塗布型導電材
を塗布して、コンタクトホール位置の貫通孔に該塗布型
導電材を充填し、凹所に導電膜を形成することを特徴と
するコンタクトホール形成方法である。
【００２７】本発明に従えば、感光性を有する電気絶縁
膜で覆われる導電部分に電気絶縁膜を貫通して表面と導
通させるためのコンタクトホールを形成する際に、電気
絶縁膜の表面に透明樹脂層を形成し、電気絶縁膜を露光
量の調整によって多段階に硬化させる。電気絶縁膜の現
像によるパターニング後に塗布型導電材料を塗布する。
透明樹脂層は塗布型導電材料を弾く性質を有する。露光
量の調整は、電気絶縁膜が、予め定められるコンタクト
ホール位置では未硬化となり、コンタクトホール位置の
周辺の予め定める領域で部分的に硬化し、該領域以外で
硬化するように行う。パターニングは、電気絶縁膜を、
コンタクトホール位置で導電部分に達する貫通孔を形成
し、その周辺領域で凹所を形成するように行う。貫通孔
および凹所が形成される際に、その部分の透明樹脂層は
消失する。電気絶縁膜上に塗布型導電材を塗布すると、
コンタクトホール位置の貫通孔内と凹所内とに充填さ
れ、コンタクトホールの導電膜を形成することができ
る。コンタクトホールの導電部分の外形を形成するため
に新たなフォトマスクプロセスは不要であり、コンタク
トホール形成用のフォトマスクを用いて電気絶縁膜上の
導電部分もパターニングすることができるので、フォト
マスクの使用枚数を低減することができる。
膜で覆われる導電部分に電気絶縁膜を貫通して表面と導
通させるためのコンタクトホールを形成する際に、電気
絶縁膜の表面に透明樹脂層を形成し、電気絶縁膜を露光
量の調整によって多段階に硬化させる。電気絶縁膜の現
像によるパターニング後に塗布型導電材料を塗布する。
透明樹脂層は塗布型導電材料を弾く性質を有する。露光
量の調整は、電気絶縁膜が、予め定められるコンタクト
ホール位置では未硬化となり、コンタクトホール位置の
周辺の予め定める領域で部分的に硬化し、該領域以外で
硬化するように行う。パターニングは、電気絶縁膜を、
コンタクトホール位置で導電部分に達する貫通孔を形成
し、その周辺領域で凹所を形成するように行う。貫通孔
および凹所が形成される際に、その部分の透明樹脂層は
消失する。電気絶縁膜上に塗布型導電材を塗布すると、
コンタクトホール位置の貫通孔内と凹所内とに充填さ
れ、コンタクトホールの導電膜を形成することができ
る。コンタクトホールの導電部分の外形を形成するため
に新たなフォトマスクプロセスは不要であり、コンタク
トホール形成用のフォトマスクを用いて電気絶縁膜上の
導電部分もパターニングすることができるので、フォト
マスクの使用枚数を低減することができる。
【００２８】
【発明の実施の形態】図１〜図６の（ａ）から（ｏ）で
本発明の実施の第１形態としての高開口率アクティブマ
トリクス基板の概略的な構成とその製造方法の概要を示
す。本実施形態についても、図１０〜図１５と同様に、
ゲート電極とソース電極とが交差するＧ−Ｓ交差部分、
ＴＦＴ素子部分、画素部分および端子部を並べた模式的
な断面構成について示す。
本発明の実施の第１形態としての高開口率アクティブマ
トリクス基板の概略的な構成とその製造方法の概要を示
す。本実施形態についても、図１０〜図１５と同様に、
ゲート電極とソース電極とが交差するＧ−Ｓ交差部分、
ＴＦＴ素子部分、画素部分および端子部を並べた模式的
な断面構成について示す。
【００２９】図１（ａ）は、ガラス基板１上にゲート電
極膜２を成膜した状態を示す。ゲート電極膜２は、スパ
ッタリング法等でクロム、アルミニウム、タンタル等の
金属膜を形成する。ゲート電極膜２上には、レジスト層
を塗布し、１枚目のフォトマスクを用いて、図１（ｂ）
に示すようなレジストパターン３を形成する。さらにレ
ジストパターン３を用いたエッチングにより、図１
（ｃ）に示すようにゲート電極膜２をパターニングす
る。
極膜２を成膜した状態を示す。ゲート電極膜２は、スパ
ッタリング法等でクロム、アルミニウム、タンタル等の
金属膜を形成する。ゲート電極膜２上には、レジスト層
を塗布し、１枚目のフォトマスクを用いて、図１（ｂ）
に示すようなレジストパターン３を形成する。さらにレ
ジストパターン３を用いたエッチングにより、図１
（ｃ）に示すようにゲート電極膜２をパターニングす
る。
【００３０】図２（ｄ）は、ゲート絶縁膜４、第１半導
体層５および第２半導体層６を３層連続積層成膜し、さ
らにソース・ドレイン電極膜７をプラズマＣＶＤ法やス
パッタリング法などで連続して積層成膜する。ゲート絶
縁膜４は、たとえば窒化シリコン（ＳｉＮｘ）膜などで
形成する。第１半導体層５は、アモルファス−シリコン
（ａ−Ｓｉ）膜で形成する。第２半導体層６は、ｎ型不
純物を高濃度にドープしたｎ+−Ｓｉ膜で形成する。ソ
ース・ドレイン電極膜７は、クロム、アルミニウム、タ
ンタル等の金属で形成する。さらに、全体にレジストを
塗布した後、スリットマスク等を用いて露光量を調整
し、１回のレジスト塗布で複数段階の厚さのレジストパ
ターン８を、図２（ｅ）に示すように形成する。レジス
トパターン８は、画素部および端子部には形成しない
で、ＴＦＴ素子部のチャネル部５ａに相当する部分は薄
肉部８ａとして形成する。その他の部分は厚く形成す
る。すなわち、その他の部分は第１の厚み以上であり、
薄肉部８ａは第１の厚みより薄い第２の厚みとして形成
する。次に、図２（ｆ）に示すように、レジストパター
ン８に覆われていない部分のゲート絶縁膜４、第１半導
体層５および第２半導体層６の３つの層と、ソース・ド
レイン電極膜７とを全てエッチングで除去する。
体層５および第２半導体層６を３層連続積層成膜し、さ
らにソース・ドレイン電極膜７をプラズマＣＶＤ法やス
パッタリング法などで連続して積層成膜する。ゲート絶
縁膜４は、たとえば窒化シリコン（ＳｉＮｘ）膜などで
形成する。第１半導体層５は、アモルファス−シリコン
（ａ−Ｓｉ）膜で形成する。第２半導体層６は、ｎ型不
純物を高濃度にドープしたｎ+−Ｓｉ膜で形成する。ソ
ース・ドレイン電極膜７は、クロム、アルミニウム、タ
ンタル等の金属で形成する。さらに、全体にレジストを
塗布した後、スリットマスク等を用いて露光量を調整
し、１回のレジスト塗布で複数段階の厚さのレジストパ
ターン８を、図２（ｅ）に示すように形成する。レジス
トパターン８は、画素部および端子部には形成しない
で、ＴＦＴ素子部のチャネル部５ａに相当する部分は薄
肉部８ａとして形成する。その他の部分は厚く形成す
る。すなわち、その他の部分は第１の厚み以上であり、
薄肉部８ａは第１の厚みより薄い第２の厚みとして形成
する。次に、図２（ｆ）に示すように、レジストパター
ン８に覆われていない部分のゲート絶縁膜４、第１半導
体層５および第２半導体層６の３つの層と、ソース・ド
レイン電極膜７とを全てエッチングで除去する。
【００３１】図３（ｇ）は、図２（ｆ）に示す残存して
いるレジストパターン８の全体をアッシングで厚みを減
少させ、薄肉部８ａに対応するチャネル部５２ａの位置
でソース・ドレイン電極膜７の表面が露出するようにな
った状態を示す。次に残存するレジストパターン８を利
用して、図３（ｈ）に示すようにソース・ドレイン電極
分離およびチャネルエッチングを行う。チャネル部５ａ
では、第１半導体層５の厚みが調整され、第２半導体層
６およびソース・ドレイン電極膜７は消失する。ここで
レジストパターン８を除去すると、図３（ｉ）に示す状
態になる。
いるレジストパターン８の全体をアッシングで厚みを減
少させ、薄肉部８ａに対応するチャネル部５２ａの位置
でソース・ドレイン電極膜７の表面が露出するようにな
った状態を示す。次に残存するレジストパターン８を利
用して、図３（ｈ）に示すようにソース・ドレイン電極
分離およびチャネルエッチングを行う。チャネル部５ａ
では、第１半導体層５の厚みが調整され、第２半導体層
６およびソース・ドレイン電極膜７は消失する。ここで
レジストパターン８を除去すると、図３（ｉ）に示す状
態になる。
【００３２】次に図４（ｊ）に示すように、基板の全面
にパッシベーション膜９を形成する。パッシベーション
膜９は、窒化シリコンなどによる保護膜であり、スパッ
タリング法等によって形成する。パッシベーション膜９
の上に感光性アクリル系樹脂を塗布すると、図４（ｋ）
に示すように、表面が平坦化した電気絶縁膜である感光
性アクリル系樹脂膜１０が得られる。感光性アクリル系
樹脂膜１０を、８０〜１００℃の温度でプリベークし、
さらにその上に撥水性透明樹脂である撥水性フッ素系樹
脂１１を塗布した状態を図４（ｌ）に示す。撥水性フッ
素系樹脂１１も、８０〜１００℃のプリベークする。
にパッシベーション膜９を形成する。パッシベーション
膜９は、窒化シリコンなどによる保護膜であり、スパッ
タリング法等によって形成する。パッシベーション膜９
の上に感光性アクリル系樹脂を塗布すると、図４（ｋ）
に示すように、表面が平坦化した電気絶縁膜である感光
性アクリル系樹脂膜１０が得られる。感光性アクリル系
樹脂膜１０を、８０〜１００℃の温度でプリベークし、
さらにその上に撥水性透明樹脂である撥水性フッ素系樹
脂１１を塗布した状態を図４（ｌ）に示す。撥水性フッ
素系樹脂１１も、８０〜１００℃のプリベークする。
【００３３】次に、３枚目のフォトマスクとして、スリ
ットマスク等を用いて露光量を調整し、撥水性フッ素系
樹脂１１の層を透過させて感光性アクリル系樹脂膜１０
のハーフトーン露光を行い、多段階のパターン形状にパ
ターニングした状態を図５（ｍ）に示す。撥水性フッ素
系樹脂１１の層は、透明で、紫外線透過率が９０％以上
であり、紫外線を照射すると撥水性フッ素系樹脂１１の
層を透過して感光性アクリル系樹脂膜１０が露光する。
感光性アクリル系樹脂膜１０は、多段階の露光によっ
て、画素電極が形成される領域に対応する凹所１０ａで
部分的に硬化し、コンタクトホール１０ｂで未硬化とな
り、残余の部分で硬化する。感光性アクリル系樹脂１１
に対してウェットエッチングなどの現像処理を行うと、
浅い凹所１０ａの部分と、ゲート電極部分までの貫通孔
であるコンタクトホール１０ｂとが形成される。撥水性
フッ素系樹脂１１の膜厚は薄いので、感光性アクリル系
樹脂膜１０のエッチングの過程で、リフトオフと同様の
プロセスによって、画素電極が形成さる凹所１０ａ部分
とコンタクトホール１０ｂの部分とから、撥水性フッ素
系樹脂１１が除去される。感光性アクリル系樹脂１０の
エッチングでは、コンタクトホール１０ｂの位置で、さ
らにパッシベーション膜９も除去されて、ソース・ドレ
イン電極膜７が露出する。凹所１０ａを除く部分では、
感光性アクリル系樹脂膜１０がエッチングされないの
で、撥水性フッ素系樹脂１１も残存する。
ットマスク等を用いて露光量を調整し、撥水性フッ素系
樹脂１１の層を透過させて感光性アクリル系樹脂膜１０
のハーフトーン露光を行い、多段階のパターン形状にパ
ターニングした状態を図５（ｍ）に示す。撥水性フッ素
系樹脂１１の層は、透明で、紫外線透過率が９０％以上
であり、紫外線を照射すると撥水性フッ素系樹脂１１の
層を透過して感光性アクリル系樹脂膜１０が露光する。
感光性アクリル系樹脂膜１０は、多段階の露光によっ
て、画素電極が形成される領域に対応する凹所１０ａで
部分的に硬化し、コンタクトホール１０ｂで未硬化とな
り、残余の部分で硬化する。感光性アクリル系樹脂１１
に対してウェットエッチングなどの現像処理を行うと、
浅い凹所１０ａの部分と、ゲート電極部分までの貫通孔
であるコンタクトホール１０ｂとが形成される。撥水性
フッ素系樹脂１１の膜厚は薄いので、感光性アクリル系
樹脂膜１０のエッチングの過程で、リフトオフと同様の
プロセスによって、画素電極が形成さる凹所１０ａ部分
とコンタクトホール１０ｂの部分とから、撥水性フッ素
系樹脂１１が除去される。感光性アクリル系樹脂１０の
エッチングでは、コンタクトホール１０ｂの位置で、さ
らにパッシベーション膜９も除去されて、ソース・ドレ
イン電極膜７が露出する。凹所１０ａを除く部分では、
感光性アクリル系樹脂膜１０がエッチングされないの
で、撥水性フッ素系樹脂１１も残存する。
【００３４】次に塗布型透明導電材をスピンコート等に
よって塗布すると、図５（ｎ）に示すように、塗布型透
明導電膜１２が感光性アクリル系樹脂膜１０の凹所１０
ａの部分とコンタクトホール１０ｂの部分とに充填され
る。撥水性フッ素系樹脂１１は、撥水性によって塗布型
透明導電材を弾くので、塗布型透明導電膜１２は撥水性
フッ素系樹脂１１が残存している部分には形成されな
い。その後、２００〜２５０℃で焼成することによっ
て、塗布型透明導電膜１２から画素電極が形成される。
よって塗布すると、図５（ｎ）に示すように、塗布型透
明導電膜１２が感光性アクリル系樹脂膜１０の凹所１０
ａの部分とコンタクトホール１０ｂの部分とに充填され
る。撥水性フッ素系樹脂１１は、撥水性によって塗布型
透明導電材を弾くので、塗布型透明導電膜１２は撥水性
フッ素系樹脂１１が残存している部分には形成されな
い。その後、２００〜２５０℃で焼成することによっ
て、塗布型透明導電膜１２から画素電極が形成される。
【００３５】図６（ｏ）は、画素電極が形成された後、
撥水性フッ素系樹脂１１をアッシング等によって除去し
た状態を示す。これによって、高開口率アクティブマト
リクス基板１４が形成される。なお、画素電極を形成す
る塗布型透明導電膜１２は、酸化インジウム錫（ＩＴ
Ｏ）などによって形成することができる。
撥水性フッ素系樹脂１１をアッシング等によって除去し
た状態を示す。これによって、高開口率アクティブマト
リクス基板１４が形成される。なお、画素電極を形成す
る塗布型透明導電膜１２は、酸化インジウム錫（ＩＴ
Ｏ）などによって形成することができる。
【００３６】以上のように本実施形態の高開口率アクテ
ィブマトリクス基板１４の製造では、（ｂ），（ｅ）お
よび（ｍ）の３つの工程でフォトマスクを使用している
ので、合計３枚のフォトマスクでＴＦＴアレイを製造す
ることが可能となる。すなわち、ゲート電極膜２と画素
電極となる塗布型透明導電膜１２とを立体的にオーバー
ラップさせる構造を有し、高開口率で高輝度を実現する
ことができるＴＦＴアレイを、従来の製造プロセスに比
べて非常に少ないマスク枚数である３枚のフォトマスク
で製造することが可能となる。
ィブマトリクス基板１４の製造では、（ｂ），（ｅ）お
よび（ｍ）の３つの工程でフォトマスクを使用している
ので、合計３枚のフォトマスクでＴＦＴアレイを製造す
ることが可能となる。すなわち、ゲート電極膜２と画素
電極となる塗布型透明導電膜１２とを立体的にオーバー
ラップさせる構造を有し、高開口率で高輝度を実現する
ことができるＴＦＴアレイを、従来の製造プロセスに比
べて非常に少ないマスク枚数である３枚のフォトマスク
で製造することが可能となる。
【００３７】図７は、本発明の実施の第２形態として、
図３（ｌ）で感光性アクリル系樹脂膜１０の表面に撥水
性フッ素系樹脂１１を塗布することに代えて、電気絶縁
性樹脂膜１０の表面に、塗布型透明導電膜１２を形成す
る塗布型透明導電材料を弾く性質と感光性とを有する撥
水性フッ素系樹脂１１の膜をレジスト層として形成し、
ハーフトーン露光で多段階の厚みとして、凹所１１ａと
コンタクトホール位置１１ｂとを形成した状態を示す。
この状態から、図２（ｅ）から図３（ｉ）までと同様な
工程で、電気絶縁性樹脂膜１０に図５（ｍ）と同様な凹
所１０ａとホールコンタクトホール１０ｂとを形成す
る。
図３（ｌ）で感光性アクリル系樹脂膜１０の表面に撥水
性フッ素系樹脂１１を塗布することに代えて、電気絶縁
性樹脂膜１０の表面に、塗布型透明導電膜１２を形成す
る塗布型透明導電材料を弾く性質と感光性とを有する撥
水性フッ素系樹脂１１の膜をレジスト層として形成し、
ハーフトーン露光で多段階の厚みとして、凹所１１ａと
コンタクトホール位置１１ｂとを形成した状態を示す。
この状態から、図２（ｅ）から図３（ｉ）までと同様な
工程で、電気絶縁性樹脂膜１０に図５（ｍ）と同様な凹
所１０ａとホールコンタクトホール１０ｂとを形成す
る。
【００３８】図８は、各実施形態で高開口率アクティブ
マトリクス基板１４を製造する際に２枚目および３枚目
のフォトマスクとして用いるハーフトーン露光が可能な
マスク１５の基本的な断面構成を示す。マスク１５は、
透過部１５Ａ、遮光部１５Ｂおよびメッシュ部１５Ｃを
備える。一般のフォトマスクでは、透過部１５Ａのよう
に光の透過量が１００％を目標に形成する部分と、遮光
部１５Ｂのように、光の透過量が０％を目標に形成する
部分とを備える。本実施形態に用いるマスク１５では、
さらに透過光量が透過部１５Ａと遮光部１５Ｂとの中間
となるメッシュ部１５Ｃを形成する。メッシュ部１５Ｃ
は、たとえば間隔が使用する光の分解能よりも小さいメ
ッシュパターンやスリットパターンで形成する。マスク
１５の透過光量の変化によって、たとえばポジ型のレジ
ストを使用すると、透過部１５Ａに対応する部分ではレ
ジスト厚みが零で、遮光部１５Ｂに対応する部分でレジ
スト厚みが最大となり、メッシュ部１５Ｃに対応する部
分では透過光量が多くなるとレジスト厚が減少するよう
なレジストパターン１６が得られる。ネガ型のレジスト
を使用することもでき、その場合は透過光量が多くなる
とレジスト厚が増加する。
マトリクス基板１４を製造する際に２枚目および３枚目
のフォトマスクとして用いるハーフトーン露光が可能な
マスク１５の基本的な断面構成を示す。マスク１５は、
透過部１５Ａ、遮光部１５Ｂおよびメッシュ部１５Ｃを
備える。一般のフォトマスクでは、透過部１５Ａのよう
に光の透過量が１００％を目標に形成する部分と、遮光
部１５Ｂのように、光の透過量が０％を目標に形成する
部分とを備える。本実施形態に用いるマスク１５では、
さらに透過光量が透過部１５Ａと遮光部１５Ｂとの中間
となるメッシュ部１５Ｃを形成する。メッシュ部１５Ｃ
は、たとえば間隔が使用する光の分解能よりも小さいメ
ッシュパターンやスリットパターンで形成する。マスク
１５の透過光量の変化によって、たとえばポジ型のレジ
ストを使用すると、透過部１５Ａに対応する部分ではレ
ジスト厚みが零で、遮光部１５Ｂに対応する部分でレジ
スト厚みが最大となり、メッシュ部１５Ｃに対応する部
分では透過光量が多くなるとレジスト厚が減少するよう
なレジストパターン１６が得られる。ネガ型のレジスト
を使用することもでき、その場合は透過光量が多くなる
とレジスト厚が増加する。
【００３９】実施の第２形態の高開口率アクティブマト
リクス基板１４の製造では、図８に示すようなレジスト
パターン１６を、図７に示すように、撥水性フッ素系樹
脂１１の膜のパターニングにも適用している。液晶表示
装置の製造に関連して撥水性の樹脂を用いる考え方は、
たとえばカラーフィルタの製造に関連して、特開平８−
１７９１１３号公報や特開平８−２９２３１３号公報に
開示されている。実施の第１形態では、画素電極の形成
に、図８に示すようなハーフトーン露光用のマスク１５
とともに撥水性フッ素系樹脂１１を利用する。このよう
な画素電極の形成の考え方は、単純マトリクス型液晶表
示装置用のマトリクス基板の形成にも適用することがで
きる。
リクス基板１４の製造では、図８に示すようなレジスト
パターン１６を、図７に示すように、撥水性フッ素系樹
脂１１の膜のパターニングにも適用している。液晶表示
装置の製造に関連して撥水性の樹脂を用いる考え方は、
たとえばカラーフィルタの製造に関連して、特開平８−
１７９１１３号公報や特開平８−２９２３１３号公報に
開示されている。実施の第１形態では、画素電極の形成
に、図８に示すようなハーフトーン露光用のマスク１５
とともに撥水性フッ素系樹脂１１を利用する。このよう
な画素電極の形成の考え方は、単純マトリクス型液晶表
示装置用のマトリクス基板の形成にも適用することがで
きる。
【００４０】図９は、図１０〜図１５で示した従来の５
枚のフォトマスクを利用する高開口率アクティブマトリ
クス基板３４の製造工程と、本発明の高開口率アクティ
ブマトリクス基板１４の製造工程での３枚のフォトマス
クの使用とを対比して示す。本実施形態でも、１枚目の
ゲート膜パターニングの際には、従来と同様のフォトマ
スクを使用する。２枚目のフォトマスクは、従来では２
枚目のＴＦＴ素子部分の島状のパターニングと３枚目の
ソース・ドレイン分離およびチャネルエッチングとを、
ハーフトーン露光を利用して１枚のフォトマスクで行
う。また、本実施形態の３枚目のフォトマスクでは、従
来の４枚目のコンタクトホール形成のための感光性アク
リル系樹脂膜３１のパターニングと、５枚目のＩＴＯ画
素電極膜パターニングとを、ハーフトーン露光を利用し
て３枚目のフォトマスクでまとめて行う。また、本実施
形態の高開口率アクティブマトリクス基板１４では、画
素電極をＩＴＯ膜を塗布して形成するので、プラズマＣ
ＶＤやスパッタリングなどの真空成膜法を用いないで
も、画素電極を形成することができ、製造コストの低減
を図ることができる。なお、図５（ｎ）に示すように、
撥水性フッ素系樹脂１１が感光性アクリル系樹脂膜１０
の表面に残存している状態でも、液晶表示装置を形成す
ることは可能である。ただし、図６（ｏ）に示すよう
に、撥水性フッ素系樹脂１１を除去すれば、表面の平坦
性は向上し、段差が小さくなるので、液晶表示装置とし
て形成する際に行う配向処理の点では有利となる。
枚のフォトマスクを利用する高開口率アクティブマトリ
クス基板３４の製造工程と、本発明の高開口率アクティ
ブマトリクス基板１４の製造工程での３枚のフォトマス
クの使用とを対比して示す。本実施形態でも、１枚目の
ゲート膜パターニングの際には、従来と同様のフォトマ
スクを使用する。２枚目のフォトマスクは、従来では２
枚目のＴＦＴ素子部分の島状のパターニングと３枚目の
ソース・ドレイン分離およびチャネルエッチングとを、
ハーフトーン露光を利用して１枚のフォトマスクで行
う。また、本実施形態の３枚目のフォトマスクでは、従
来の４枚目のコンタクトホール形成のための感光性アク
リル系樹脂膜３１のパターニングと、５枚目のＩＴＯ画
素電極膜パターニングとを、ハーフトーン露光を利用し
て３枚目のフォトマスクでまとめて行う。また、本実施
形態の高開口率アクティブマトリクス基板１４では、画
素電極をＩＴＯ膜を塗布して形成するので、プラズマＣ
ＶＤやスパッタリングなどの真空成膜法を用いないで
も、画素電極を形成することができ、製造コストの低減
を図ることができる。なお、図５（ｎ）に示すように、
撥水性フッ素系樹脂１１が感光性アクリル系樹脂膜１０
の表面に残存している状態でも、液晶表示装置を形成す
ることは可能である。ただし、図６（ｏ）に示すよう
に、撥水性フッ素系樹脂１１を除去すれば、表面の平坦
性は向上し、段差が小さくなるので、液晶表示装置とし
て形成する際に行う配向処理の点では有利となる。
【００４１】実施の第１形態では、図５（ｎ）から図６
（ｏ）に示すように、撥水性フッ素系樹脂１１を透過し
ての感光性アクリル系樹脂のハーフトーン露光を利用し
て、端子部でもコンタクトホールを形成することができ
る。実施の第２形態では、レジスト層のハーフトーン露
光で、コンタクトホールを形成することができる。この
ような画素部や端子部と同様のコンタクトホール形成
は、液晶表示用のマトリクス基板ばかりではなく、電子
回路形成用の配線基板に広く適用することができる。ま
た、塗布型透明導電材に代えて、油性の塗布型導電材を
用いる場合は、撥水性の樹脂に代えて親水性の樹脂を用
いればよい。塗布型導電材料を弾く性質を有するレジス
ト用いれば、本発明と同様にフォトマスクを省略するこ
とができる。
（ｏ）に示すように、撥水性フッ素系樹脂１１を透過し
ての感光性アクリル系樹脂のハーフトーン露光を利用し
て、端子部でもコンタクトホールを形成することができ
る。実施の第２形態では、レジスト層のハーフトーン露
光で、コンタクトホールを形成することができる。この
ような画素部や端子部と同様のコンタクトホール形成
は、液晶表示用のマトリクス基板ばかりではなく、電子
回路形成用の配線基板に広く適用することができる。ま
た、塗布型透明導電材に代えて、油性の塗布型導電材を
用いる場合は、撥水性の樹脂に代えて親水性の樹脂を用
いればよい。塗布型導電材料を弾く性質を有するレジス
ト用いれば、本発明と同様にフォトマスクを省略するこ
とができる。
【００４２】
【発明の効果】以上のように本発明によれば、画素電極
形成領域で電気絶縁膜の表面の凹所およびコンタクトホ
ールに導電材を充填するので、コンタクトホールおよび
画素電極の形成にフォトマスクを用いる必要がなく、画
素電極のパターニングおよびコンタクトホール部分の製
造の際に必要なフォトマスクの枚数を低減することがで
きる。
形成領域で電気絶縁膜の表面の凹所およびコンタクトホ
ールに導電材を充填するので、コンタクトホールおよび
画素電極の形成にフォトマスクを用いる必要がなく、画
素電極のパターニングおよびコンタクトホール部分の製
造の際に必要なフォトマスクの枚数を低減することがで
きる。
【００４３】さらに本発明によれば、撥水性透明樹脂層
が表面に形成される電気絶縁膜を１枚のフォトマスクを
用いてハーフトーン露光を行い、コンタクトホールの形
成とコンタクトホールを通じてマトリクスと導通する画
素電極の形成とを行わせることができる。
が表面に形成される電気絶縁膜を１枚のフォトマスクを
用いてハーフトーン露光を行い、コンタクトホールの形
成とコンタクトホールを通じてマトリクスと導通する画
素電極の形成とを行わせることができる。
【００４４】また本発明によれば、画素電極のオーバー
ラップも許容する高開口率アクティブマトリクス基板を
３枚のフォトマスクを利用するだけで形成することがで
きる。
ラップも許容する高開口率アクティブマトリクス基板を
３枚のフォトマスクを利用するだけで形成することがで
きる。
【００４５】また本発明によれば、画素電極形成後に撥
水性透明樹脂層を確実に除去して表面を平坦化すること
ができる。
水性透明樹脂層を確実に除去して表面を平坦化すること
ができる。
【００４６】また本発明によれば、電気絶縁性合成樹脂
材料として感光性アクリル系樹脂を使用する。撥水性透
明樹脂層を撥水性フッ素系樹脂によって形成するので、
塗布型透明導電材料を、撥水性フッ素系樹脂層で囲まれ
る領域の内部に閉じ込めて、フォトマスクを用いないで
も画素電極を形成することができる。
材料として感光性アクリル系樹脂を使用する。撥水性透
明樹脂層を撥水性フッ素系樹脂によって形成するので、
塗布型透明導電材料を、撥水性フッ素系樹脂層で囲まれ
る領域の内部に閉じ込めて、フォトマスクを用いないで
も画素電極を形成することができる。
【００４７】さらに本発明によれば、電子回路などの配
線基板で、１枚のマスクを部分的に露光量を変えるよう
に用いて、コンタクトホールを生産性よく形成すること
ができる。
線基板で、１枚のマスクを部分的に露光量を変えるよう
に用いて、コンタクトホールを生産性よく形成すること
ができる。
【図１】本発明の実施の第１形態としての高開口率アク
ティブマトリクス基板１４の製造過程を示す簡略化した
断面図である。
ティブマトリクス基板１４の製造過程を示す簡略化した
断面図である。
【図２】本発明の実施の第１形態としての高開口率アク
ティブマトリクス基板１４の製造過程を示す簡略化した
断面図である。
ティブマトリクス基板１４の製造過程を示す簡略化した
断面図である。
【図３】本発明の実施の第１形態としての高開口率アク
ティブマトリクス基板１４の製造過程を示す簡略化した
断面図である。
ティブマトリクス基板１４の製造過程を示す簡略化した
断面図である。
【図４】本発明の実施の第１形態としての高開口率アク
ティブマトリクス基板１４の製造過程を示す簡略化した
断面図である。
ティブマトリクス基板１４の製造過程を示す簡略化した
断面図である。
【図５】本発明の実施の第１形態としての高開口率アク
ティブマトリクス基板１４の製造過程を示す簡略化した
断面図である。
ティブマトリクス基板１４の製造過程を示す簡略化した
断面図である。
【図６】本発明の実施の第１形態としての高開口率アク
ティブマトリクス基板１４の製造過程を示す簡略化した
断面図である。
ティブマトリクス基板１４の製造過程を示す簡略化した
断面図である。
【図７】本発明の実施の第２形態としての高開口率アク
ティブマトリクス基板１４の製造過程の一部を示す簡略
化した断面図である。
ティブマトリクス基板１４の製造過程の一部を示す簡略
化した断面図である。
【図８】実施の第１形態および第２形態で用いるハーフ
トーン露光用のマスク１５の簡略化した断面形状と、対
応する透過光量および生成されるレジストパターン形状
を示す図である。
トーン露光用のマスク１５の簡略化した断面形状と、対
応する透過光量および生成されるレジストパターン形状
を示す図である。
【図９】実施の各形態の高開口率アクティブマトリクス
基板１４の製造工程で用いるフォトマスクを、従来の高
開口率アクティブマトリクス基板３４の製造工程で用い
るフォトマスクと対比して示す図である。
基板１４の製造工程で用いるフォトマスクを、従来の高
開口率アクティブマトリクス基板３４の製造工程で用い
るフォトマスクと対比して示す図である。
【図１０】従来の高開口率アクティブマトリクス基板の
製造工程の概要を示す簡略化した断面図である。
製造工程の概要を示す簡略化した断面図である。
【図１１】従来の高開口率アクティブマトリクス基板の
製造工程の概要を示す簡略化した断面図である。
製造工程の概要を示す簡略化した断面図である。
【図１２】従来の高開口率アクティブマトリクス基板の
製造工程の概要を示す簡略化した断面図である。
製造工程の概要を示す簡略化した断面図である。
【図１３】従来の高開口率アクティブマトリクス基板の
製造工程の概要を示す簡略化した断面図である。
製造工程の概要を示す簡略化した断面図である。
【図１４】従来の高開口率アクティブマトリクス基板の
製造工程の概要を示す簡略化した断面図である。
製造工程の概要を示す簡略化した断面図である。
【図１５】従来の高開口率アクティブマトリクス基板の
製造工程の概要を示す簡略化した断面図である。
製造工程の概要を示す簡略化した断面図である。
１ ガラス基板 ２ ゲート電極膜 ３，８，１６ レジストパターン ４ ゲート絶縁膜 ５ 第１半導体層 ５ａ チャネル部 ６ 第２半導体層 ７ ソース・ドレイン電極膜 ８ａ 薄肉部 ９ パッシベーション膜 １０ 感光性アクリル系樹脂膜 １０ａ，１０ｂ 凹所 １０ｂ コンタクトホール １１ 撥水性フッ素系樹脂 １１ｂ コンタクトホール位置 １２ 塗布型透明導電膜 １４ 高開口率アクティブマトリクス基板 １５ マスク １５Ａ 透過部 １５Ｂ 遮光部 １５Ｃ メッシュ部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６１６Ｊ (72)発明者 吉良 徹 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 2H097 BB01 FA02 LA12 5F033 HH08 HH17 HH21 HH38 JJ01 JJ08 JJ17 JJ21 JJ38 KK05 PP26 QQ09 QQ37 RR06 VV15 XX33 5F058 AA06 AB04 AB07 AC07 AC10 AF04 AH02 5F110 AA16 BB01 CC07 DD02 EE03 EE04 EE44 FF03 GG02 GG15 HK03 HK04 HK09 HK21 HL07 HL14 HL22 HM18 NN03 NN24 NN27 NN34 QQ02
Claims (6)
- 【請求項１】 複数の液晶セルを形成するためのマトリ
クス回路が電気絶縁性基板上に形成される液晶用マトリ
クス基板において、 マトリクス回路上を平坦に覆うように電気絶縁性合成樹
脂材料で形成され、該画素電極形成領域には凹所が形成
され、さらに該凹所内に該マトリクス回路まで貫通する
コンタクトホールが形成される電気絶縁膜と、 電気絶縁膜の凹所およびコンタクトホール内に充填され
る導電材とを含むことを特徴とする液晶用マトリクス基
板。 - 【請求項２】 複数の液晶セルを形成するためのマトリ
クス回路が電気絶縁性基板上に形成される液晶用マトリ
クス基板の製造方法において、 電気絶縁性基板上に、感光性を有する電気絶縁性合成樹
脂材料を塗布して、表面が平坦な電気絶縁膜を形成し、 電気絶縁膜の表面に、撥水性透明樹脂層を形成し、 撥水性透明樹脂層を通して、電気絶縁膜を、予め定めら
れる画素電極形成領域を除いて硬化し、該画素電極領域
の予め定めるコンタクトホール位置で未硬化となり、該
コンタクトホール位置を除く該画素電極領域で部分的に
硬化するように、露光量を調整したマスクでハーフトー
ン露光し、 電気絶縁膜を現像して、画素電極領域で撥水性透明樹脂
層が除去され、コンタクトホール位置の電気絶縁膜にマ
トリクス回路に達する貫通孔が形成され、コンタクトホ
ール位置を除く画素電極領域で該貫通孔に連なる凹所が
形成されるようにパターニングし、 パターニングされた撥水性透明樹脂層および電気絶縁膜
上に、塗布型導電材を塗布して画素電極を形成すること
を特徴とする液晶用マトリクス基板の製造方法。 - 【請求項３】 前記マトリクス回路は、複数の薄膜トラ
ンジスタを含むＴＦＴアクティブマトリクス回路であ
り、 該ＴＦＴアクティブマトリクス回路の製造工程は、 前記電気絶縁性基板上にゲート電極材料で成膜し、パタ
ーニングするゲート電極膜パターニング工程と、 ゲート絶縁膜、チャネル領域となる第１の半導体層、オ
ーミックコンタクト層となる第２の半導体層、さらには
ソース・ドレイン電極となる金属層を順次積層する積層
工程と、 露光量を調整したハーフトーン露光によって、第１の半
導体層および第２の半導体層を島状に形成し、ソース・
ドレイン電極のパターニングおよびチャネルエッチング
を行う分離エッチング工程と、 分離エッチング工程後に、パッシベーション膜を成膜し
て覆うパッシベーション工程とを含むことを特徴とする
請求項２記載の液晶用マトリクス基板の製造方法。 - 【請求項４】 前記画素電極の形成後に、前記撥水性透
明樹脂層の残存部分を除去することを特徴とする請求項
２または３記載の液晶用マトリクス基板の製造方法。 - 【請求項５】 前記電気絶縁性合成樹脂材料として、感
光性アクリル系樹脂を使用し、 前記撥水性透明樹脂層は撥水性フッ素系樹脂によって形
成し、 前記画素電極は、塗布型透明導電材料で形成することを
特徴とする請求項２〜４のいずれかに記載の液晶用マト
リクス基板の製造方法。 - 【請求項６】 電気絶縁膜で覆われる導電部分に、該電
気絶縁膜を貫通して表面と導通させるためのコンタクト
ホールを、塗布型導電材を塗布して形成する方法であっ
て、 感光性を有する電気絶縁膜の表面に、該塗布型導電剤を
弾く性質を有する透明樹脂膜を形成し、 透明樹脂膜を通して、電気絶縁膜を、予め定められるコ
ンタクトホール位置では未硬化となり、コンタクトホー
ル位置の周囲の予め定める領域を除いて硬化し、該領域
では部分的に硬化するように、露光量を調整して露光さ
せ、 電気絶縁膜を現像して、コンタクトホール位置の電気絶
縁膜に導電部分に達する貫通孔が形成され、コンタクト
ホール位置の周囲の予め定める領域に凹所が形成され、
該コンタクトホール位置および該凹所で透明樹脂膜が消
失するようにパターニングし、 パターニングされた透明樹脂膜および電気絶縁膜上に、
塗布型導電材を塗布して、コンタクトホール位置の貫通
孔に該塗布型導電材を充填し、凹所に導電膜を形成する
ことを特徴とするコンタクトホール形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000290730A JP3548711B2 (ja) | 2000-09-25 | 2000-09-25 | 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000290730A JP3548711B2 (ja) | 2000-09-25 | 2000-09-25 | 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002098994A true JP2002098994A (ja) | 2002-04-05 |
| JP3548711B2 JP3548711B2 (ja) | 2004-07-28 |
Family
ID=18773915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000290730A Expired - Fee Related JP3548711B2 (ja) | 2000-09-25 | 2000-09-25 | 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3548711B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003202595A (ja) * | 2002-01-07 | 2003-07-18 | Sharp Corp | 液晶用マトリクス基板の製造方法 |
| JP2003207804A (ja) * | 2002-01-11 | 2003-07-25 | Sharp Corp | 液晶用マトリクス基板の製造方法 |
| JP2004212992A (ja) * | 2002-12-26 | 2004-07-29 | Lg Phillips Lcd Co Ltd | デュアルパネルタイプ有機電界発光素子及びその製造方法 |
| US6973710B2 (en) | 2001-08-03 | 2005-12-13 | Seiko Epson Corporation | Method and apparatus for making devices |
| KR100875801B1 (ko) * | 2005-12-30 | 2008-12-26 | 우 옵트로닉스 코포레이션 | 액정 디스플레이 장치의 바닥 기판을 제조하는 방법 |
| US7767504B2 (en) | 2006-04-19 | 2010-08-03 | Seiko Epson Corporation | Methods for forming film patterns by disposing a liquid within a plural-level partition structure |
| US8064003B2 (en) | 2003-11-28 | 2011-11-22 | Tadahiro Ohmi | Thin film transistor integrated circuit device, active matrix display device, and manufacturing methods of the same |
| KR101107262B1 (ko) | 2004-12-31 | 2012-01-19 | 엘지디스플레이 주식회사 | 반투과형 박막 트랜지스터 기판 및 그 제조 방법 |
| WO2012144401A1 (ja) * | 2011-04-19 | 2012-10-26 | シャープ株式会社 | 表示素子、表示装置、及びテレビ受信装置 |
| WO2015194128A1 (ja) * | 2014-06-19 | 2015-12-23 | 株式会社Ｊｏｌｅｄ | アクティブマトリクス型表示パネルの製造方法とアクティブマトリクス型表示パネル |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08179307A (ja) * | 1994-12-22 | 1996-07-12 | Sharp Corp | 画像表示パネルの製造方法 |
| JPH09258199A (ja) * | 1996-03-25 | 1997-10-03 | Sharp Corp | アクティブマトリクス基板およびその製造方法ならびに液晶表示装置 |
| JPH10186412A (ja) * | 1996-12-26 | 1998-07-14 | Seiko Epson Corp | アクティブマトリクス液晶表示装置およびその製造方法 |
| JP2000098367A (ja) * | 1998-09-24 | 2000-04-07 | Advanced Display Inc | 液晶表示装置およびその製造方法 |
| JP2000206571A (ja) * | 1998-12-31 | 2000-07-28 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
-
2000
- 2000-09-25 JP JP2000290730A patent/JP3548711B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08179307A (ja) * | 1994-12-22 | 1996-07-12 | Sharp Corp | 画像表示パネルの製造方法 |
| JPH09258199A (ja) * | 1996-03-25 | 1997-10-03 | Sharp Corp | アクティブマトリクス基板およびその製造方法ならびに液晶表示装置 |
| JPH10186412A (ja) * | 1996-12-26 | 1998-07-14 | Seiko Epson Corp | アクティブマトリクス液晶表示装置およびその製造方法 |
| JP2000098367A (ja) * | 1998-09-24 | 2000-04-07 | Advanced Display Inc | 液晶表示装置およびその製造方法 |
| JP2000206571A (ja) * | 1998-12-31 | 2000-07-28 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6973710B2 (en) | 2001-08-03 | 2005-12-13 | Seiko Epson Corporation | Method and apparatus for making devices |
| JP2003202595A (ja) * | 2002-01-07 | 2003-07-18 | Sharp Corp | 液晶用マトリクス基板の製造方法 |
| JP2003207804A (ja) * | 2002-01-11 | 2003-07-25 | Sharp Corp | 液晶用マトリクス基板の製造方法 |
| JP2004212992A (ja) * | 2002-12-26 | 2004-07-29 | Lg Phillips Lcd Co Ltd | デュアルパネルタイプ有機電界発光素子及びその製造方法 |
| US7232702B2 (en) | 2002-12-26 | 2007-06-19 | Lg.Philips Lcd Co., Ltd. | Dual panel type organic electroluminescent device and method of fabricating the same |
| JP2007329138A (ja) * | 2002-12-26 | 2007-12-20 | Lg Phillips Lcd Co Ltd | デュアルパネルタイプ有機電界発光素子及びその製造方法 |
| US8064003B2 (en) | 2003-11-28 | 2011-11-22 | Tadahiro Ohmi | Thin film transistor integrated circuit device, active matrix display device, and manufacturing methods of the same |
| KR101107262B1 (ko) | 2004-12-31 | 2012-01-19 | 엘지디스플레이 주식회사 | 반투과형 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100875801B1 (ko) * | 2005-12-30 | 2008-12-26 | 우 옵트로닉스 코포레이션 | 액정 디스플레이 장치의 바닥 기판을 제조하는 방법 |
| US7767504B2 (en) | 2006-04-19 | 2010-08-03 | Seiko Epson Corporation | Methods for forming film patterns by disposing a liquid within a plural-level partition structure |
| WO2012144401A1 (ja) * | 2011-04-19 | 2012-10-26 | シャープ株式会社 | 表示素子、表示装置、及びテレビ受信装置 |
| WO2015194128A1 (ja) * | 2014-06-19 | 2015-12-23 | 株式会社Ｊｏｌｅｄ | アクティブマトリクス型表示パネルの製造方法とアクティブマトリクス型表示パネル |
| JPWO2015194128A1 (ja) * | 2014-06-19 | 2017-04-20 | 株式会社Ｊｏｌｅｄ | アクティブマトリクス型表示パネルの製造方法とアクティブマトリクス型表示パネル |
| US9799687B2 (en) | 2014-06-19 | 2017-10-24 | Joled Inc. | Method for manufacturing active-matrix display panel, and active-matrix display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3548711B2 (ja) | 2004-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8563980B2 (en) | Array substrate and manufacturing method | |
| EP0338766B1 (en) | Method of fabricating an active matrix substrate | |
| JP3830593B2 (ja) | 液晶表示装置の製造方法 | |
| WO2017166341A1 (zh) | Tft基板的制作方法及制得的tft基板 | |
| JP4522660B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| KR20010091119A (ko) | 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 | |
| US11087985B2 (en) | Manufacturing method of TFT array substrate | |
| JP2002107762A (ja) | 液晶用マトリクス基板の製造方法 | |
| JP2003297850A (ja) | 薄膜トランジスタアレイ及びその製造方法並びにこれを用いた液晶表示装置 | |
| KR100464204B1 (ko) | 그레이톤 마스크 및 이를 이용한 액정디스플레이 제조방법 | |
| WO2018188160A1 (zh) | Tft基板及其制作方法 | |
| JP2002098995A (ja) | 液晶用マトリクス基板の製造方法 | |
| KR100325072B1 (ko) | 고개구율및고투과율액정표시장치의제조방법 | |
| US20020127887A1 (en) | Method of manufacturing a semiconductor device | |
| JP3696127B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| JP3706043B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| JP3548711B2 (ja) | 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法 | |
| JP2002250934A (ja) | 液晶用マトリクス基板の製造方法 | |
| JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| KR20070045751A (ko) | 포토 마스크 | |
| JP2002098996A (ja) | 液晶用マトリクス基板の製造方法 | |
| KR101407306B1 (ko) | 마스크 및 이를 이용한 박막 트랜지스터 기판의 제조 방법 | |
| JP3857142B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| JP2010181668A (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| KR20040012208A (ko) | 액정 표시 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040413 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040419 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |