JP3230242B2 - 電荷転送装置 - Google Patents
電荷転送装置Info
- Publication number
- JP3230242B2 JP3230242B2 JP03429791A JP3429791A JP3230242B2 JP 3230242 B2 JP3230242 B2 JP 3230242B2 JP 03429791 A JP03429791 A JP 03429791A JP 3429791 A JP3429791 A JP 3429791A JP 3230242 B2 JP3230242 B2 JP 3230242B2
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- transfer
- output gate
- region
- horizontal output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009792 diffusion process Methods 0.000 claims description 33
- 238000005036 potential barrier Methods 0.000 claims description 24
- 230000001105 regulatory effect Effects 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 3
- 230000005684 electric field Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 238000003384 imaging method Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、例えばＣＣＤ固体撮像
素子に適用される電荷転送装置に関する。
素子に適用される電荷転送装置に関する。
【０００２】
【従来の技術】図８及び図９は、従来のＣＣＤ固体撮像
素子の水平転送レジスタの終段部分及び出力部の構成を
示す。図８において、１は水平転送レジスタを示す。水
平転送レジスタ１は、転送電極即ち、ストレージ電極２
Ｓ及びトランスファ電極２Ｔを有してなる転送部３が複
数配列され、２相の駆動パルスφＨ1及びφＨ2 により
信号電荷を水平方向に転送するように形成される。な
お、最終段の転送部にはそれ以前の転送部に与える駆動
パルスφＨ1，φＨ2 とは振幅の大きい独立の駆動パル
スφＨ1 が与えられる。４は電荷転送路を構成する埋込
みチャネル領域、５はチャネルストップ領域である。水
平転送レジスタ１の最終段の転送部３がゲート電圧Ｖ
HOG が印加される水平出力ゲート部６を介してフローテ
ィングディフージョン領域７に接続され、水平転送レジ
スタ１よりの信号電荷がフローティングディフージョン
領域７に転送され、電荷−電圧変換され出力アンプ８を
通じて出力されるようになされる。この出力部９におい
ては、フローティングディフージョン領域７に転送され
た信号電荷をリセットドレイン領域１０に放出するため
に両領域７及び１０間にゲート電圧φＲＧが印加される
リセットゲート部１１が形成される。
素子の水平転送レジスタの終段部分及び出力部の構成を
示す。図８において、１は水平転送レジスタを示す。水
平転送レジスタ１は、転送電極即ち、ストレージ電極２
Ｓ及びトランスファ電極２Ｔを有してなる転送部３が複
数配列され、２相の駆動パルスφＨ1及びφＨ2 により
信号電荷を水平方向に転送するように形成される。な
お、最終段の転送部にはそれ以前の転送部に与える駆動
パルスφＨ1，φＨ2 とは振幅の大きい独立の駆動パル
スφＨ1 が与えられる。４は電荷転送路を構成する埋込
みチャネル領域、５はチャネルストップ領域である。水
平転送レジスタ１の最終段の転送部３がゲート電圧Ｖ
HOG が印加される水平出力ゲート部６を介してフローテ
ィングディフージョン領域７に接続され、水平転送レジ
スタ１よりの信号電荷がフローティングディフージョン
領域７に転送され、電荷−電圧変換され出力アンプ８を
通じて出力されるようになされる。この出力部９におい
ては、フローティングディフージョン領域７に転送され
た信号電荷をリセットドレイン領域１０に放出するため
に両領域７及び１０間にゲート電圧φＲＧが印加される
リセットゲート部１１が形成される。
【０００３】図９は、図８のＡ−Ａ線上の断面を示す。
例えばＮ形半導体基板１３上に、Ｐ型ウエル領域１４が
形成され、このＰ型ウエル領域に水平転送レジスタ１の
転送路を構成するＮ形の埋込みチャネル領域４が形成さ
れる。このＮ形埋込みチャネル領域４上に絶縁膜１５を
介してストレージ電極２Ｓ及びトランスファ電極２Ｔが
交互に形成され、対のストレージ電極２Ｓ及びトランス
ファ電極２Ｔが接続されて複数の転送部３が形成され、
２相の駆動パルスφＨ1 及びφＨ2 が印加される。トラ
ンスファ電極２Ｔ下にはポテンシャル差を形成するため
にＰ- 層１６が形成される。
例えばＮ形半導体基板１３上に、Ｐ型ウエル領域１４が
形成され、このＰ型ウエル領域に水平転送レジスタ１の
転送路を構成するＮ形の埋込みチャネル領域４が形成さ
れる。このＮ形埋込みチャネル領域４上に絶縁膜１５を
介してストレージ電極２Ｓ及びトランスファ電極２Ｔが
交互に形成され、対のストレージ電極２Ｓ及びトランス
ファ電極２Ｔが接続されて複数の転送部３が形成され、
２相の駆動パルスφＨ1 及びφＨ2 が印加される。トラ
ンスファ電極２Ｔ下にはポテンシャル差を形成するため
にＰ- 層１６が形成される。
【０００４】水平出力ゲート部は埋込みチャネル領域４
上に絶縁膜１５を介してゲート電圧Ｖ HOG が印加される
水平出力ゲート電極１７を形成して構成される。フロー
ティングディフージョン領域７及びリセットドレイン領
域１０は共にＮ+ 層にて形成され、両領域７及び１０間
のＮ形領域上に絶縁膜１５を介してリセットゲート電極
１８を形成してリセットゲート部１１が形成される。
上に絶縁膜１５を介してゲート電圧Ｖ HOG が印加される
水平出力ゲート電極１７を形成して構成される。フロー
ティングディフージョン領域７及びリセットドレイン領
域１０は共にＮ+ 層にて形成され、両領域７及び１０間
のＮ形領域上に絶縁膜１５を介してリセットゲート電極
１８を形成してリセットゲート部１１が形成される。
【０００５】そして、通常、フローティングディフージ
ョン領域７及び出力アンプ８を含めた所謂フローティン
グディフージョンアンプの利得を高くするために、図８
に示すように、水平出力ゲート部６下の電荷転送路即ち
埋込みチャネル領域４は、水平転送レジスタ１の最終段
の転送部３側よりフローティングディフージョン領域７
側に向ってその幅Ｗ1 が漸次小となるように絞り込む構
造となっている。
ョン領域７及び出力アンプ８を含めた所謂フローティン
グディフージョンアンプの利得を高くするために、図８
に示すように、水平出力ゲート部６下の電荷転送路即ち
埋込みチャネル領域４は、水平転送レジスタ１の最終段
の転送部３側よりフローティングディフージョン領域７
側に向ってその幅Ｗ1 が漸次小となるように絞り込む構
造となっている。
【０００６】
【発明が解決しようとする課題】上述したように、従来
の水平転送レジスタ１においては、その水平出力ゲート
部６下の埋込みチャネル領域４がフローティングディフ
ージョン領域７に向って漸次幅Ｗ1 が小となる構造にな
っているため、周囲のＰ+ チャネルストップ領域５の電
界の影響を受けて水平出力ゲート部６の電界が信号電荷
の転送方向ａと逆方向ｂに働いてしまう。これは、水平
出力ゲート部６のフローティングディフージョン領域７
側が（幅Ｗ1 が狭いために）チャネルストップ領域５の
電界の影響を強く受けて変調され、幅Ｗ1 の広い部分に
比べてポテンシャルが浅くなるためである。（図６のポ
テンシャル図の実線１９参照）。このため水平出力ゲー
ト部６での転送効率が悪くなる。
の水平転送レジスタ１においては、その水平出力ゲート
部６下の埋込みチャネル領域４がフローティングディフ
ージョン領域７に向って漸次幅Ｗ1 が小となる構造にな
っているため、周囲のＰ+ チャネルストップ領域５の電
界の影響を受けて水平出力ゲート部６の電界が信号電荷
の転送方向ａと逆方向ｂに働いてしまう。これは、水平
出力ゲート部６のフローティングディフージョン領域７
側が（幅Ｗ1 が狭いために）チャネルストップ領域５の
電界の影響を強く受けて変調され、幅Ｗ1 の広い部分に
比べてポテンシャルが浅くなるためである。（図６のポ
テンシャル図の実線１９参照）。このため水平出力ゲー
ト部６での転送効率が悪くなる。
【０００７】さらに、水平転送レジスタ１で十分広げら
れていた信号電荷を水平出力ゲート部６で１ヶ所に集め
る構造であるため、水平転送レジスタ１の幅方向の端部
に位置する信号電荷のフローティングディフージョン領
域７への転送距離は中央部の信号電荷のそれに比べて長
くなり、これも転送効率に悪影響を与えるものであっ
た。
れていた信号電荷を水平出力ゲート部６で１ヶ所に集め
る構造であるため、水平転送レジスタ１の幅方向の端部
に位置する信号電荷のフローティングディフージョン領
域７への転送距離は中央部の信号電荷のそれに比べて長
くなり、これも転送効率に悪影響を与えるものであっ
た。
【０００８】本発明は、上述の点に鑑み、出力ゲート部
での転送効率を改善した電荷転送装置を提供するもので
ある。
での転送効率を改善した電荷転送装置を提供するもので
ある。
【０００９】
【課題を解決するための手段】本発明は、水平転送レジ
スタ１の終段から水平出力ゲート部６にわたってポテン
シャルバリア領域２１が設けられて成る電荷転送装置で
あって、ポテンシャルバリア領域２１が、水平転送レジ
スタ１の終段及び水平出力ゲート部６の転送路４内に相
対向して１対設けられ、１対のポテンシャルバリア領域
２１で規制される転送領域が、水平出力ゲート部６に向
かって幅を漸次小となし、水平出力ゲート部６内で同一
幅となして、フローティングディフージョン領域７側の
端部で幅を広げるような形状に形成され、ポテンシャル
バリア領域２１により小信号時の電荷が水平出力ゲート
部６の略中央部を転送され、小信号よりも大きい信号時
の電荷が略中央部及びポテンシャルバリア領域２１内を
転送されるように構成する。
スタ１の終段から水平出力ゲート部６にわたってポテン
シャルバリア領域２１が設けられて成る電荷転送装置で
あって、ポテンシャルバリア領域２１が、水平転送レジ
スタ１の終段及び水平出力ゲート部６の転送路４内に相
対向して１対設けられ、１対のポテンシャルバリア領域
２１で規制される転送領域が、水平出力ゲート部６に向
かって幅を漸次小となし、水平出力ゲート部６内で同一
幅となして、フローティングディフージョン領域７側の
端部で幅を広げるような形状に形成され、ポテンシャル
バリア領域２１により小信号時の電荷が水平出力ゲート
部６の略中央部を転送され、小信号よりも大きい信号時
の電荷が略中央部及びポテンシャルバリア領域２１内を
転送されるように構成する。
【００１０】本発明は、水平転送レジスタ１の終段から
水平出力ゲート部６にわたってポテンシャルウエル領域
２５が設けられて成る電荷転送装置であって、ポテンシ
ャルウエル領域２５が、水平転送レジスタ１の転送路４
内の略中央部で水平転送レジスタ１の終段及び水平出力
ゲート部６内に設けられると共に、水平転送レジスタ１
の終段から水平出力ゲート部６の全長にわたって均一な
幅で形成され、フローティングディフージョン領域７に
かかる端部の幅が漸次広くなるように形成され、ポテン
シャルウエル領域２５により小信号時の電荷が水平出力
ゲート部６の略中央部を転送され、小信号よりも大きい
信号時の電荷が略中央部及びポテンシャルウエル領域２
５外を転送されるように構成する。
水平出力ゲート部６にわたってポテンシャルウエル領域
２５が設けられて成る電荷転送装置であって、ポテンシ
ャルウエル領域２５が、水平転送レジスタ１の転送路４
内の略中央部で水平転送レジスタ１の終段及び水平出力
ゲート部６内に設けられると共に、水平転送レジスタ１
の終段から水平出力ゲート部６の全長にわたって均一な
幅で形成され、フローティングディフージョン領域７に
かかる端部の幅が漸次広くなるように形成され、ポテン
シャルウエル領域２５により小信号時の電荷が水平出力
ゲート部６の略中央部を転送され、小信号よりも大きい
信号時の電荷が略中央部及びポテンシャルウエル領域２
５外を転送されるように構成する。
【００１１】
【作用】本発明においては、水平転送レジスタ１の終段
から水平出力ゲート部６にわたってポテンシャルバリア
領域２１を形成することにより、小信号時、転送路４の
幅方向の両端部分を通る信号電荷ｅ1 がポテンシャルバ
リア領域２１によって中央側に集められる。同時に１対
のポテンシャルバリア領域２１で規制された、転送路領
域が水平出力ゲート部６に向かって幅を漸次小となし、
水平出力ゲート部６内で同一幅となして、フローティン
グディフージョン領域７側の端部で幅を広げるように形
成されるので、水平出力ゲート部６における電界が転送
方向ａと逆になるを防止できる。従って、水平出力ゲー
ト部６での転送効率が向上する。大信号時は、電荷が略
中央部及びポテンシャルバリア領域２１内を転送される
ので、電荷転送容量が確保される。
から水平出力ゲート部６にわたってポテンシャルバリア
領域２１を形成することにより、小信号時、転送路４の
幅方向の両端部分を通る信号電荷ｅ1 がポテンシャルバ
リア領域２１によって中央側に集められる。同時に１対
のポテンシャルバリア領域２１で規制された、転送路領
域が水平出力ゲート部６に向かって幅を漸次小となし、
水平出力ゲート部６内で同一幅となして、フローティン
グディフージョン領域７側の端部で幅を広げるように形
成されるので、水平出力ゲート部６における電界が転送
方向ａと逆になるを防止できる。従って、水平出力ゲー
ト部６での転送効率が向上する。大信号時は、電荷が略
中央部及びポテンシャルバリア領域２１内を転送される
ので、電荷転送容量が確保される。
【００１２】本発明においては、水平転送レジスタ１の
終段から水平出力ゲート部６にわたってポテンシャルウ
エル領域２５を形成することにより、小信号時、信号電
荷がポテンシャルウエル領域２５内に沿って転送され
る。ポテンシャルウエル領域２５は、水平転送レジスタ
１の終段から水平出力ゲート部の全長にわたって均一な
幅で形成され、フローティングディフージョン領域７に
かかる端部の幅が漸次広くなるように形成されることに
より、水平出力ゲート部６での転送電界が順方向とな
り、転送効率が向上する。大信号時は、電荷が略中央部
及びポテンシャルウエル領域２５外を転送されるので、
電荷転送容量が確保される。
終段から水平出力ゲート部６にわたってポテンシャルウ
エル領域２５を形成することにより、小信号時、信号電
荷がポテンシャルウエル領域２５内に沿って転送され
る。ポテンシャルウエル領域２５は、水平転送レジスタ
１の終段から水平出力ゲート部の全長にわたって均一な
幅で形成され、フローティングディフージョン領域７に
かかる端部の幅が漸次広くなるように形成されることに
より、水平出力ゲート部６での転送電界が順方向とな
り、転送効率が向上する。大信号時は、電荷が略中央部
及びポテンシャルウエル領域２５外を転送されるので、
電荷転送容量が確保される。
【００１３】
【実施例】以下、図面を参照して本発明の実施例を説明
する。なお、本例はＣＣＤ固体撮像素子に適用した場合
である。
する。なお、本例はＣＣＤ固体撮像素子に適用した場合
である。
【００１４】図１〜図３は本発明の一実施例を示す。但
し、同図において前述の図８及び図９と対応する部分に
は同一符号を付して示す。本例においても、図８及び図
９と同様に、ストレージ電極２Ｓ及びトランスファ電極
２Ｔを有する転送部３が複数配列され、２相の駆動パル
スφＨ1 及びφＨ 2 にて信号電荷を水平方向に順次転送
する水平転送レジスタ１と、水平転送レジスタ１の最終
段の転送部３に接続された水平出力ゲート部６及びフロ
ーティングディフージョン領域７と、フローティングデ
ィフージョン領域７に接続された出力アンプ８と、フロ
ーティングディフージョン領域７に転送された信号電荷
をリセットドレイン領域１０に放出するためのリセット
ゲート部１１とを有してなる。水平転送レジスタ１の最
終段の転送部３の駆動パルスφＨ1 は、それ以前の転送
部３に与えられる駆動パルスφＨ1 ，φＨ2より振幅の
大きい独立の駆動パルスが与えられる。また、水平出力
ゲート部６にはゲート電圧ＶHOG が、リセットゲート部
１１にはゲート電圧φＲＧが夫々印加される。
し、同図において前述の図８及び図９と対応する部分に
は同一符号を付して示す。本例においても、図８及び図
９と同様に、ストレージ電極２Ｓ及びトランスファ電極
２Ｔを有する転送部３が複数配列され、２相の駆動パル
スφＨ1 及びφＨ 2 にて信号電荷を水平方向に順次転送
する水平転送レジスタ１と、水平転送レジスタ１の最終
段の転送部３に接続された水平出力ゲート部６及びフロ
ーティングディフージョン領域７と、フローティングデ
ィフージョン領域７に接続された出力アンプ８と、フロ
ーティングディフージョン領域７に転送された信号電荷
をリセットドレイン領域１０に放出するためのリセット
ゲート部１１とを有してなる。水平転送レジスタ１の最
終段の転送部３の駆動パルスφＨ1 は、それ以前の転送
部３に与えられる駆動パルスφＨ1 ，φＨ2より振幅の
大きい独立の駆動パルスが与えられる。また、水平出力
ゲート部６にはゲート電圧ＶHOG が、リセットゲート部
１１にはゲート電圧φＲＧが夫々印加される。
【００１５】水平転送レジスタ１は、図２に示すよう
に、Ｎ形半導体基板１３にＰ形ウエル領域１４を介して
形成したＮ形埋込みチャネル領域４上に、絶縁膜１５を
介してストレージ電極２Ｓ及びトランスファ電極２Ｔを
交互に形成して構成され、図９と同様に各トランスファ
電極２Ｔ下にＰ- 層１６が形成される。また、水平出力
ゲート部６はＮ形埋込みチャネル領域４上に絶縁膜１５
を介してゲート電極１７を形成して構成される。さら
に、フローティングディフージョン領域７及びリセット
ドレイン領域１０は共にＮ+ 層で形成され、両領域７及
び１０間のＮ形領域上に絶縁膜１５を介してゲート電極
１８を形成してリセットゲート部１１が形成される。埋
込みチャネル領域４は、水平転送レジスタ部で広い幅Ｗ
2 を有し、水平出力ゲート部でフローティングディフー
ジョン領域７に向って漸次幅Ｗ2 が狭くなるように絞り
込まれた形状で形成される。斜線領域５はＰ+ のチャネ
ルストップ領域である。
に、Ｎ形半導体基板１３にＰ形ウエル領域１４を介して
形成したＮ形埋込みチャネル領域４上に、絶縁膜１５を
介してストレージ電極２Ｓ及びトランスファ電極２Ｔを
交互に形成して構成され、図９と同様に各トランスファ
電極２Ｔ下にＰ- 層１６が形成される。また、水平出力
ゲート部６はＮ形埋込みチャネル領域４上に絶縁膜１５
を介してゲート電極１７を形成して構成される。さら
に、フローティングディフージョン領域７及びリセット
ドレイン領域１０は共にＮ+ 層で形成され、両領域７及
び１０間のＮ形領域上に絶縁膜１５を介してゲート電極
１８を形成してリセットゲート部１１が形成される。埋
込みチャネル領域４は、水平転送レジスタ部で広い幅Ｗ
2 を有し、水平出力ゲート部でフローティングディフー
ジョン領域７に向って漸次幅Ｗ2 が狭くなるように絞り
込まれた形状で形成される。斜線領域５はＰ+ のチャネ
ルストップ領域である。
【００１６】しかして、本例においては、特に図１及び
図３に示すように水平転送レジスタ１の最終段の転送部
３から水平出力ゲート部６にかけて転送路の幅方向の両
側にイオン注入によりＰ--層からなる対のポテンシャル
バリア領域２１を形成する。この両ポテンシャルバリア
領域２１は、水平出力ゲート部６に向って対向幅が漸次
小となり、水平出力ゲート部６で最小となるように中央
を除いて略ハの字型に形成する。そして、水平出力ゲー
ト部６では、その両側のポテンシャルバリア領域２１で
規制される実効的な転送路の幅Ｄがフローティングディ
フージョン領域７の幅と同等若しくは之に近い幅で均一
に形成される。なお、水平出力ゲート部６の転送路は、
フローティングディフージョン領域７側の端部で再び対
向幅が広がるように形成するを可とする。
図３に示すように水平転送レジスタ１の最終段の転送部
３から水平出力ゲート部６にかけて転送路の幅方向の両
側にイオン注入によりＰ--層からなる対のポテンシャル
バリア領域２１を形成する。この両ポテンシャルバリア
領域２１は、水平出力ゲート部６に向って対向幅が漸次
小となり、水平出力ゲート部６で最小となるように中央
を除いて略ハの字型に形成する。そして、水平出力ゲー
ト部６では、その両側のポテンシャルバリア領域２１で
規制される実効的な転送路の幅Ｄがフローティングディ
フージョン領域７の幅と同等若しくは之に近い幅で均一
に形成される。なお、水平出力ゲート部６の転送路は、
フローティングディフージョン領域７側の端部で再び対
向幅が広がるように形成するを可とする。
【００１７】かかる構成によれば、小信号電荷時におい
ては、ポテンシャルバリア領域２１によって最終段の転
送部３、特にそのストレージ電極２Ｓ下ではチャネルス
トップ領域５の電界の影響を受けない中央に集められ
る。即ち、図１で示すように、側部から中央に向う電界
Ｌが形成され、図３のポテンシャル分布２２で示すよう
に小信号電荷ｅ1 がポテンシャルバリア領域２１から中
央のストレージ領域下に集められる。しかも、このポテ
ンシャルバリア領域２１により水平出力ゲート部６の転
送路の幅Ｄがフローティングディフージョン領域６の幅
と同等（若しくは近い幅）に規制され、ここでのチャネ
ルストップ領域５からの電界の影響を受けず、ポテンシ
ャルは図６の破線２３で示すように転送方向に均一にな
る。つまり、水平出力ゲート部６では従来の電界が転送
方向ａと逆になるのを防ぐことができる。従って、水平
出力ゲート部６での信号電荷の転送効率が向上する。
ては、ポテンシャルバリア領域２１によって最終段の転
送部３、特にそのストレージ電極２Ｓ下ではチャネルス
トップ領域５の電界の影響を受けない中央に集められ
る。即ち、図１で示すように、側部から中央に向う電界
Ｌが形成され、図３のポテンシャル分布２２で示すよう
に小信号電荷ｅ1 がポテンシャルバリア領域２１から中
央のストレージ領域下に集められる。しかも、このポテ
ンシャルバリア領域２１により水平出力ゲート部６の転
送路の幅Ｄがフローティングディフージョン領域６の幅
と同等（若しくは近い幅）に規制され、ここでのチャネ
ルストップ領域５からの電界の影響を受けず、ポテンシ
ャルは図６の破線２３で示すように転送方向に均一にな
る。つまり、水平出力ゲート部６では従来の電界が転送
方向ａと逆になるのを防ぐことができる。従って、水平
出力ゲート部６での信号電荷の転送効率が向上する。
【００１８】さらに、ポテンシャルバリア領域２１によ
って水平転送レジスタ１の最終段の転送部３から信号電
荷を絞り込む構造となるため、信号電荷を絞り込んでフ
ローティングディフージョン領域７へ転送する時間が、
図７に示すように、従来の図８の構成では駆動パルスφ
Ｈ1 が低レベル（オフ）の時間τ1 のみであったのに対
して、本例ではφＨ2 が低レベル（オフ）になってから
次に、φＨ1 が低レベル（オフ）になるまでの時間２τ
1 となり、従来の２倍の時間になる。これによっても転
送効率が改善する。尚、大信号電荷ｅ2 の転送は従来の
図８と同じになる。
って水平転送レジスタ１の最終段の転送部３から信号電
荷を絞り込む構造となるため、信号電荷を絞り込んでフ
ローティングディフージョン領域７へ転送する時間が、
図７に示すように、従来の図８の構成では駆動パルスφ
Ｈ1 が低レベル（オフ）の時間τ1 のみであったのに対
して、本例ではφＨ2 が低レベル（オフ）になってから
次に、φＨ1 が低レベル（オフ）になるまでの時間２τ
1 となり、従来の２倍の時間になる。これによっても転
送効率が改善する。尚、大信号電荷ｅ2 の転送は従来の
図８と同じになる。
【００１９】そして、図示せざるも、水平転送レジスタ
１内で転送方向に沿って一部ポテンシャルバリア層を形
成して小信号時の転送路幅を小となして転送効率の向上
を図る技術が提案されているが、この場合、水平転送レ
ジスタ１における取り扱い電荷量が小さくなる。しかし
乍ら、上述の本例においては、水平出力ゲート部６での
転送効率の向上により、水平転送レジスタ１の取り扱い
電荷量を小さくせずに（即ち水平転送レジスタ部にポテ
ンシャルバリア層を設けない構造にして）水平転送レジ
スタの最終段の駆動パルス電圧φＨ1 を低減することが
可能になり、水平転送レジスタ１の駆動回路の消費電力
を低減することができる。
１内で転送方向に沿って一部ポテンシャルバリア層を形
成して小信号時の転送路幅を小となして転送効率の向上
を図る技術が提案されているが、この場合、水平転送レ
ジスタ１における取り扱い電荷量が小さくなる。しかし
乍ら、上述の本例においては、水平出力ゲート部６での
転送効率の向上により、水平転送レジスタ１の取り扱い
電荷量を小さくせずに（即ち水平転送レジスタ部にポテ
ンシャルバリア層を設けない構造にして）水平転送レジ
スタの最終段の駆動パルス電圧φＨ1 を低減することが
可能になり、水平転送レジスタ１の駆動回路の消費電力
を低減することができる。
【００２０】また、水平出力ゲート部６における転送効
率が向上することにより、フローティングディフージョ
ン領域７の幅をより狭く形成することができるので、フ
ローティングディフージョンアンプの利得向上が可能と
なり、高感度化が可能になる。
率が向上することにより、フローティングディフージョ
ン領域７の幅をより狭く形成することができるので、フ
ローティングディフージョンアンプの利得向上が可能と
なり、高感度化が可能になる。
【００２１】図４及び図５は、本発明の他の実施例を示
す。本例においては、上例のポテンシャルバリア領域２
１に代えて、水平転送レジスタ１の最終段の転送部３か
ら水平出力ゲート部６にかけて転送路の中央にイオン注
入によりＮ- 層からなるポテンシャルウエル領域２５を
形成する。即ち、図ではフローティングディフージョン
領域７にかかるように水平出力ゲート部６の全長から終
段の転送部３のストレージ電極２Ｓ下にわたって均一な
幅のポテンシャルウエル領域２５を形成する。このと
き、ポテンシャルウエル領域２５のフローティングディ
フージョン領域７側の端部の幅を漸次広くなるように形
成するを可とする。その他の構成は図１〜図２と同様で
あるので説明は省略する。
す。本例においては、上例のポテンシャルバリア領域２
１に代えて、水平転送レジスタ１の最終段の転送部３か
ら水平出力ゲート部６にかけて転送路の中央にイオン注
入によりＮ- 層からなるポテンシャルウエル領域２５を
形成する。即ち、図ではフローティングディフージョン
領域７にかかるように水平出力ゲート部６の全長から終
段の転送部３のストレージ電極２Ｓ下にわたって均一な
幅のポテンシャルウエル領域２５を形成する。このと
き、ポテンシャルウエル領域２５のフローティングディ
フージョン領域７側の端部の幅を漸次広くなるように形
成するを可とする。その他の構成は図１〜図２と同様で
あるので説明は省略する。
【００２２】かかる構成によれば、ポテンシャルウエル
領域２５を形成することにより、水平出力ゲート部６内
の電界Ｍを電荷転送方向ａと同じにすることができる。
従って、小信号時、図５及び図６のポテンシャル２６で
示すように信号電荷はポテンシャルウエル領域２５内に
沿って転送されることになり、フローティングディフー
ジョン領域７への転送効率を向上することができる。そ
して、この場合、ポテンシャルウエル領域２５のフロー
ティングディフージョン領域７側を幅広とするときは、
より電界Ｍの順方向化が顕著になり、より転送効率の向
上が図れる。
領域２５を形成することにより、水平出力ゲート部６内
の電界Ｍを電荷転送方向ａと同じにすることができる。
従って、小信号時、図５及び図６のポテンシャル２６で
示すように信号電荷はポテンシャルウエル領域２５内に
沿って転送されることになり、フローティングディフー
ジョン領域７への転送効率を向上することができる。そ
して、この場合、ポテンシャルウエル領域２５のフロー
ティングディフージョン領域７側を幅広とするときは、
より電界Ｍの順方向化が顕著になり、より転送効率の向
上が図れる。
【００２３】そして、この例においても、図１〜図３と
同様に水平転送レジスタ１の取扱い電荷量を減らすこと
なく、水平転送レジスタ１の最終段の転送部３に与えら
れる駆動パルス電圧φＨ1 の低減が可能となり、水平転
送レジスタの駆動回路の消費電力が低減し、またフロー
ティングディフージョン領域７の幅の縮小化によるフロ
ーティングディフージョンアンプの利得向上及びそれに
よる高感度化等を可能にするものである。
同様に水平転送レジスタ１の取扱い電荷量を減らすこと
なく、水平転送レジスタ１の最終段の転送部３に与えら
れる駆動パルス電圧φＨ1 の低減が可能となり、水平転
送レジスタの駆動回路の消費電力が低減し、またフロー
ティングディフージョン領域７の幅の縮小化によるフロ
ーティングディフージョンアンプの利得向上及びそれに
よる高感度化等を可能にするものである。
【００２４】尚、本発明は、ＣＣＤ固体撮像素子の２次
元センサの水平転送レジスタ、ＣＣＤ固体撮像素子のリ
ニアセンサ或はディレーライン等の転送レジスタに適用
できるものである。
元センサの水平転送レジスタ、ＣＣＤ固体撮像素子のリ
ニアセンサ或はディレーライン等の転送レジスタに適用
できるものである。
【００２５】
【発明の効果】本発明によれば、その水平出力ゲート部
における信号電荷の転送効率を向上することができる。
即ち、小信号時の信号電荷の転送効率を向上しつつ、大
信号時の電荷転送容量を保つことが可能になる。これに
より、水平転送レジスタにおける取扱い電荷量を減らす
ことがなく、水平転送レジスタの駆動パルス電圧の低減
が可能となり、水平転送レジスタの駆動回路の消費電力
を低減することができる。また、フローティングディフ
ージョン領域の幅をより狭くすることができるので、フ
ローティングディフージョンアンプの利得向上が可能と
なり、高感度化を図ることができる。
における信号電荷の転送効率を向上することができる。
即ち、小信号時の信号電荷の転送効率を向上しつつ、大
信号時の電荷転送容量を保つことが可能になる。これに
より、水平転送レジスタにおける取扱い電荷量を減らす
ことがなく、水平転送レジスタの駆動パルス電圧の低減
が可能となり、水平転送レジスタの駆動回路の消費電力
を低減することができる。また、フローティングディフ
ージョン領域の幅をより狭くすることができるので、フ
ローティングディフージョンアンプの利得向上が可能と
なり、高感度化を図ることができる。
【図１】本発明に係る電荷転送装置における水平転送レ
ジスタの一例を示す構成図である。
ジスタの一例を示す構成図である。
【図２】図１のＢ−Ｂ線上の断面図である。
【図３】図１のＣ−Ｃ線上の断面図である。
【図４】本発明に係る電荷転送装置における水平転送レ
ジスタの他の例を示す構成図である。
ジスタの他の例を示す構成図である。
【図５】図４のＤ−Ｄ線上の断面図である。
【図６】本発明の説明に供するポテンシャル図である。
【図７】本発明の説明に供する駆動パルス波形図であ
る。
る。
【図８】従来の水平転送レジスタの例を示す構成図であ
る。
る。
【図９】図８のＡ−Ａ線上の断面図である。
１ 水平転送レジスタ ２Ｓ ストレージ電極 ２Ｔ トランスファ電極 ３ 転送部 ４ 埋込みチャネル領域 ５ チャネルストップ領域 ６ 水平出力ゲート部 ７ フローティングディフージョン領域 ８ 出力アンプ ９ 出力部 １０ リセットドレイン領域 １１ リセットゲート部 ２１ ポテンシャルバリア領域 ２５ ポテンシャルウエル領域
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/762 H01L 21/339 H01L 27/148 H04N 5/335
Claims (2)
- 【請求項１】 水平転送レジスタの終段から水平出力ゲ
ート部にわたってポテンシャルバリア領域が設けられて
成る電荷転送装置であって、 前記ポテンシャルバリア領域が、前記水平転送レジスタ
の終段及び前記水平出力ゲート部の転送路内に相対向し
て１対設けられ、 前記１対のポテンシャルバリア領域で規制される転送領
域が、水平出力ゲート部に向かって幅を漸次小となし、
水平出力ゲート部内で同一幅となして、フローティング
ディフージョン領域側の端部で幅を広げるような形状に
形成され、 前記ポテンシャルバリア領域により小信号時の電荷が前
記水平出力ゲート部の略中央部を転送され、前記小信号
よりも大きい信号時の電荷が前記略中央部及び前記ポテ
ンシャルバリア領域内を転送されるようにして成ること
を特徴とする電荷転送装置。 - 【請求項２】 水平転送レジスタの終段から水平出力ゲ
ート部にわたってポテンシャルウエル領域が設けられて
成る電荷転送装置であって、 前記ポテンシャルウエル領域は、前記水平出力ゲート部
の転送路内の略中央部で前記水平転送レジスタの終段及
び前記水平出力ゲート部内に設けられると共に、水平転
送レジスタの終段から水平出力ゲート部の全長にわたっ
て均一な幅で形成され、フローティングディフージョン
領域にかかる端部の幅が漸次広くなるように形成され、 前記ポテンシャルウエル領域により小信号時の電荷が前
記水平出力ゲート部の前記略中央部を転送され、前記小
信号よりも大きい信号時の電荷が前記略中央部及び前記
ポテンシャルウエル領域外を転送されるようにして成る
ことを特徴とする電荷転送装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03429791A JP3230242B2 (ja) | 1991-02-28 | 1991-02-28 | 電荷転送装置 |
| KR1019920002843A KR100218769B1 (ko) | 1991-02-28 | 1992-02-25 | 수평전송레지스터 |
| US07/842,645 US5239192A (en) | 1991-02-28 | 1992-02-27 | Horizontal charge transfer register |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03429791A JP3230242B2 (ja) | 1991-02-28 | 1991-02-28 | 電荷転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04273449A JPH04273449A (ja) | 1992-09-29 |
| JP3230242B2 true JP3230242B2 (ja) | 2001-11-19 |
Family
ID=12410227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03429791A Expired - Fee Related JP3230242B2 (ja) | 1991-02-28 | 1991-02-28 | 電荷転送装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5239192A (ja) |
| JP (1) | JP3230242B2 (ja) |
| KR (1) | KR100218769B1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243281A (ja) * | 1992-03-02 | 1993-09-21 | Nec Corp | 半導体装置及びその製造方法 |
| FR2704978B1 (fr) * | 1993-05-07 | 1995-06-09 | Thomson Csf Semiconducteurs | Dispositif à transfert de charges à grille d'étraînement. |
| JP3482689B2 (ja) * | 1994-05-27 | 2003-12-22 | ソニー株式会社 | 固体撮像装置及びこれを用いたバーコード読取り装置 |
| US5514886A (en) * | 1995-01-18 | 1996-05-07 | Eastman Kodak Company | Image sensor with improved output region for superior charge transfer characteristics |
| JPH09219824A (ja) * | 1996-02-09 | 1997-08-19 | Sony Corp | 固体撮像装置 |
| US6452634B1 (en) * | 1996-12-26 | 2002-09-17 | Sony Corporation | Charge transfer device and method of driving the same, and solid state imaging device and method of driving the same |
| JPH10335628A (ja) * | 1997-06-03 | 1998-12-18 | Sony Corp | Ｃｃｄ型固体撮像素子 |
| US6417531B1 (en) * | 1998-11-24 | 2002-07-09 | Nec Corporation | Charge transfer device with final potential well close to floating diffusion region |
| JP2001044416A (ja) * | 1999-07-28 | 2001-02-16 | Sony Corp | 電荷転送装置及び固体撮像装置 |
| JP2001308313A (ja) | 2000-04-21 | 2001-11-02 | Nec Corp | 電荷転送装置及びそれを用いた固体撮像装置 |
| JP2006310496A (ja) * | 2005-04-27 | 2006-11-09 | Sharp Corp | 固体撮像装置および電子情報装置 |
| JP5521441B2 (ja) * | 2008-09-29 | 2014-06-11 | ソニー株式会社 | 固体撮像装置とその駆動方法、並びに電子機器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010675A (ja) * | 1983-06-30 | 1985-01-19 | Toshiba Corp | 電荷結合素子 |
| JPS60187054A (ja) * | 1984-03-06 | 1985-09-24 | Matsushita Electronics Corp | 電荷転送装置およびその駆動方法 |
-
1991
- 1991-02-28 JP JP03429791A patent/JP3230242B2/ja not_active Expired - Fee Related
-
1992
- 1992-02-25 KR KR1019920002843A patent/KR100218769B1/ko not_active IP Right Cessation
- 1992-02-27 US US07/842,645 patent/US5239192A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100218769B1 (ko) | 1999-09-01 |
| US5239192A (en) | 1993-08-24 |
| KR920017262A (ko) | 1992-09-26 |
| JPH04273449A (ja) | 1992-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3230242B2 (ja) | 電荷転送装置 | |
| JP2686914B2 (ja) | 線形固体撮像素子 | |
| EP0513666A1 (en) | CCD shift register | |
| JPH08181300A (ja) | 撮像デバイス | |
| JP2699841B2 (ja) | 固体撮像装置 | |
| JPH0750409A (ja) | 固体撮像素子 | |
| JPH0775020A (ja) | 電荷結合装置 | |
| JP2572181B2 (ja) | Ｃｃｄ映像素子 | |
| JP2812003B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JPH09191101A (ja) | 電荷転送装置およびこれを用いた固体撮像装置 | |
| JP3153934B2 (ja) | 固体撮像装置 | |
| JP3120486B2 (ja) | Ｃｃｄリニアセンサ | |
| JP3370249B2 (ja) | 固体撮像装置とその駆動方法および製造方法 | |
| JP2870046B2 (ja) | 電荷結合素子 | |
| JPS6239061A (ja) | 固体撮像素子 | |
| JPH08330573A (ja) | 電荷転送装置 | |
| JP2003258234A (ja) | 固体撮像素子および固体撮像素子の駆動方法 | |
| JP2910648B2 (ja) | 固体撮像装置 | |
| JP2613227B2 (ja) | ラインセンサ | |
| JPH0258271A (ja) | 固体撮像装置 | |
| JPH02181470A (ja) | 固体撮像素子 | |
| JPH09246518A (ja) | Ｃｃｄ固体撮像素子及びその駆動方法 | |
| JP2866329B2 (ja) | 固体撮像素子の構造 | |
| JPS5965470A (ja) | 電荷結合素子の出力構造 | |
| JP2708115B2 (ja) | Ｈｃｃｄ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |