JP3230242B2 - 電荷転送装置 - Google Patents
電荷転送装置Info
- Publication number
- JP3230242B2 JP3230242B2 JP03429791A JP3429791A JP3230242B2 JP 3230242 B2 JP3230242 B2 JP 3230242B2 JP 03429791 A JP03429791 A JP 03429791A JP 3429791 A JP3429791 A JP 3429791A JP 3230242 B2 JP3230242 B2 JP 3230242B2
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- transfer
- output gate
- region
- horizontal output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009792 diffusion process Methods 0.000 claims description 33
- 238000005036 potential barrier Methods 0.000 claims description 24
- 230000001105 regulatory effect Effects 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 3
- 230000005684 electric field Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 238000003384 imaging method Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【0001】
【産業上の利用分野】本発明は、例えばCCD固体撮像
素子に適用される電荷転送装置に関する。
素子に適用される電荷転送装置に関する。
【0002】
【従来の技術】図8及び図9は、従来のCCD固体撮像
素子の水平転送レジスタの終段部分及び出力部の構成を
示す。図8において、1は水平転送レジスタを示す。水
平転送レジスタ1は、転送電極即ち、ストレージ電極2
S及びトランスファ電極2Tを有してなる転送部3が複
数配列され、2相の駆動パルスφH1及びφH2 により
信号電荷を水平方向に転送するように形成される。な
お、最終段の転送部にはそれ以前の転送部に与える駆動
パルスφH1,φH2 とは振幅の大きい独立の駆動パル
スφH1 が与えられる。4は電荷転送路を構成する埋込
みチャネル領域、5はチャネルストップ領域である。水
平転送レジスタ1の最終段の転送部3がゲート電圧V
HOG が印加される水平出力ゲート部6を介してフローテ
ィングディフージョン領域7に接続され、水平転送レジ
スタ1よりの信号電荷がフローティングディフージョン
領域7に転送され、電荷−電圧変換され出力アンプ8を
通じて出力されるようになされる。この出力部9におい
ては、フローティングディフージョン領域7に転送され
た信号電荷をリセットドレイン領域10に放出するため
に両領域7及び10間にゲート電圧φRGが印加される
リセットゲート部11が形成される。
素子の水平転送レジスタの終段部分及び出力部の構成を
示す。図8において、1は水平転送レジスタを示す。水
平転送レジスタ1は、転送電極即ち、ストレージ電極2
S及びトランスファ電極2Tを有してなる転送部3が複
数配列され、2相の駆動パルスφH1及びφH2 により
信号電荷を水平方向に転送するように形成される。な
お、最終段の転送部にはそれ以前の転送部に与える駆動
パルスφH1,φH2 とは振幅の大きい独立の駆動パル
スφH1 が与えられる。4は電荷転送路を構成する埋込
みチャネル領域、5はチャネルストップ領域である。水
平転送レジスタ1の最終段の転送部3がゲート電圧V
HOG が印加される水平出力ゲート部6を介してフローテ
ィングディフージョン領域7に接続され、水平転送レジ
スタ1よりの信号電荷がフローティングディフージョン
領域7に転送され、電荷−電圧変換され出力アンプ8を
通じて出力されるようになされる。この出力部9におい
ては、フローティングディフージョン領域7に転送され
た信号電荷をリセットドレイン領域10に放出するため
に両領域7及び10間にゲート電圧φRGが印加される
リセットゲート部11が形成される。
【0003】図9は、図8のA−A線上の断面を示す。
例えばN形半導体基板13上に、P型ウエル領域14が
形成され、このP型ウエル領域に水平転送レジスタ1の
転送路を構成するN形の埋込みチャネル領域4が形成さ
れる。このN形埋込みチャネル領域4上に絶縁膜15を
介してストレージ電極2S及びトランスファ電極2Tが
交互に形成され、対のストレージ電極2S及びトランス
ファ電極2Tが接続されて複数の転送部3が形成され、
2相の駆動パルスφH1 及びφH2 が印加される。トラ
ンスファ電極2T下にはポテンシャル差を形成するため
にP- 層16が形成される。
例えばN形半導体基板13上に、P型ウエル領域14が
形成され、このP型ウエル領域に水平転送レジスタ1の
転送路を構成するN形の埋込みチャネル領域4が形成さ
れる。このN形埋込みチャネル領域4上に絶縁膜15を
介してストレージ電極2S及びトランスファ電極2Tが
交互に形成され、対のストレージ電極2S及びトランス
ファ電極2Tが接続されて複数の転送部3が形成され、
2相の駆動パルスφH1 及びφH2 が印加される。トラ
ンスファ電極2T下にはポテンシャル差を形成するため
にP- 層16が形成される。
【0004】水平出力ゲート部は埋込みチャネル領域4
上に絶縁膜15を介してゲート電圧V HOG が印加される
水平出力ゲート電極17を形成して構成される。フロー
ティングディフージョン領域7及びリセットドレイン領
域10は共にN+ 層にて形成され、両領域7及び10間
のN形領域上に絶縁膜15を介してリセットゲート電極
18を形成してリセットゲート部11が形成される。
上に絶縁膜15を介してゲート電圧V HOG が印加される
水平出力ゲート電極17を形成して構成される。フロー
ティングディフージョン領域7及びリセットドレイン領
域10は共にN+ 層にて形成され、両領域7及び10間
のN形領域上に絶縁膜15を介してリセットゲート電極
18を形成してリセットゲート部11が形成される。
【0005】そして、通常、フローティングディフージ
ョン領域7及び出力アンプ8を含めた所謂フローティン
グディフージョンアンプの利得を高くするために、図8
に示すように、水平出力ゲート部6下の電荷転送路即ち
埋込みチャネル領域4は、水平転送レジスタ1の最終段
の転送部3側よりフローティングディフージョン領域7
側に向ってその幅W1 が漸次小となるように絞り込む構
造となっている。
ョン領域7及び出力アンプ8を含めた所謂フローティン
グディフージョンアンプの利得を高くするために、図8
に示すように、水平出力ゲート部6下の電荷転送路即ち
埋込みチャネル領域4は、水平転送レジスタ1の最終段
の転送部3側よりフローティングディフージョン領域7
側に向ってその幅W1 が漸次小となるように絞り込む構
造となっている。
【0006】
【発明が解決しようとする課題】上述したように、従来
の水平転送レジスタ1においては、その水平出力ゲート
部6下の埋込みチャネル領域4がフローティングディフ
ージョン領域7に向って漸次幅W1 が小となる構造にな
っているため、周囲のP+ チャネルストップ領域5の電
界の影響を受けて水平出力ゲート部6の電界が信号電荷
の転送方向aと逆方向bに働いてしまう。これは、水平
出力ゲート部6のフローティングディフージョン領域7
側が(幅W1 が狭いために)チャネルストップ領域5の
電界の影響を強く受けて変調され、幅W1 の広い部分に
比べてポテンシャルが浅くなるためである。(図6のポ
テンシャル図の実線19参照)。このため水平出力ゲー
ト部6での転送効率が悪くなる。
の水平転送レジスタ1においては、その水平出力ゲート
部6下の埋込みチャネル領域4がフローティングディフ
ージョン領域7に向って漸次幅W1 が小となる構造にな
っているため、周囲のP+ チャネルストップ領域5の電
界の影響を受けて水平出力ゲート部6の電界が信号電荷
の転送方向aと逆方向bに働いてしまう。これは、水平
出力ゲート部6のフローティングディフージョン領域7
側が(幅W1 が狭いために)チャネルストップ領域5の
電界の影響を強く受けて変調され、幅W1 の広い部分に
比べてポテンシャルが浅くなるためである。(図6のポ
テンシャル図の実線19参照)。このため水平出力ゲー
ト部6での転送効率が悪くなる。
【0007】さらに、水平転送レジスタ1で十分広げら
れていた信号電荷を水平出力ゲート部6で1ヶ所に集め
る構造であるため、水平転送レジスタ1の幅方向の端部
に位置する信号電荷のフローティングディフージョン領
域7への転送距離は中央部の信号電荷のそれに比べて長
くなり、これも転送効率に悪影響を与えるものであっ
た。
れていた信号電荷を水平出力ゲート部6で1ヶ所に集め
る構造であるため、水平転送レジスタ1の幅方向の端部
に位置する信号電荷のフローティングディフージョン領
域7への転送距離は中央部の信号電荷のそれに比べて長
くなり、これも転送効率に悪影響を与えるものであっ
た。
【0008】本発明は、上述の点に鑑み、出力ゲート部
での転送効率を改善した電荷転送装置を提供するもので
ある。
での転送効率を改善した電荷転送装置を提供するもので
ある。
【0009】
【課題を解決するための手段】本発明は、水平転送レジ
スタ1の終段から水平出力ゲート部6にわたってポテン
シャルバリア領域21が設けられて成る電荷転送装置で
あって、ポテンシャルバリア領域21が、水平転送レジ
スタ1の終段及び水平出力ゲート部6の転送路4内に相
対向して1対設けられ、1対のポテンシャルバリア領域
21で規制される転送領域が、水平出力ゲート部6に向
かって幅を漸次小となし、水平出力ゲート部6内で同一
幅となして、フローティングディフージョン領域7側の
端部で幅を広げるような形状に形成され、ポテンシャル
バリア領域21により小信号時の電荷が水平出力ゲート
部6の略中央部を転送され、小信号よりも大きい信号時
の電荷が略中央部及びポテンシャルバリア領域21内を
転送されるように構成する。
スタ1の終段から水平出力ゲート部6にわたってポテン
シャルバリア領域21が設けられて成る電荷転送装置で
あって、ポテンシャルバリア領域21が、水平転送レジ
スタ1の終段及び水平出力ゲート部6の転送路4内に相
対向して1対設けられ、1対のポテンシャルバリア領域
21で規制される転送領域が、水平出力ゲート部6に向
かって幅を漸次小となし、水平出力ゲート部6内で同一
幅となして、フローティングディフージョン領域7側の
端部で幅を広げるような形状に形成され、ポテンシャル
バリア領域21により小信号時の電荷が水平出力ゲート
部6の略中央部を転送され、小信号よりも大きい信号時
の電荷が略中央部及びポテンシャルバリア領域21内を
転送されるように構成する。
【0010】本発明は、水平転送レジスタ1の終段から
水平出力ゲート部6にわたってポテンシャルウエル領域
25が設けられて成る電荷転送装置であって、ポテンシ
ャルウエル領域25が、水平転送レジスタ1の転送路4
内の略中央部で水平転送レジスタ1の終段及び水平出力
ゲート部6内に設けられると共に、水平転送レジスタ1
の終段から水平出力ゲート部6の全長にわたって均一な
幅で形成され、フローティングディフージョン領域7に
かかる端部の幅が漸次広くなるように形成され、ポテン
シャルウエル領域25により小信号時の電荷が水平出力
ゲート部6の略中央部を転送され、小信号よりも大きい
信号時の電荷が略中央部及びポテンシャルウエル領域2
5外を転送されるように構成する。
水平出力ゲート部6にわたってポテンシャルウエル領域
25が設けられて成る電荷転送装置であって、ポテンシ
ャルウエル領域25が、水平転送レジスタ1の転送路4
内の略中央部で水平転送レジスタ1の終段及び水平出力
ゲート部6内に設けられると共に、水平転送レジスタ1
の終段から水平出力ゲート部6の全長にわたって均一な
幅で形成され、フローティングディフージョン領域7に
かかる端部の幅が漸次広くなるように形成され、ポテン
シャルウエル領域25により小信号時の電荷が水平出力
ゲート部6の略中央部を転送され、小信号よりも大きい
信号時の電荷が略中央部及びポテンシャルウエル領域2
5外を転送されるように構成する。
【0011】
【作用】本発明においては、水平転送レジスタ1の終段
から水平出力ゲート部6にわたってポテンシャルバリア
領域21を形成することにより、小信号時、転送路4の
幅方向の両端部分を通る信号電荷e1 がポテンシャルバ
リア領域21によって中央側に集められる。同時に1対
のポテンシャルバリア領域21で規制された、転送路領
域が水平出力ゲート部6に向かって幅を漸次小となし、
水平出力ゲート部6内で同一幅となして、フローティン
グディフージョン領域7側の端部で幅を広げるように形
成されるので、水平出力ゲート部6における電界が転送
方向aと逆になるを防止できる。従って、水平出力ゲー
ト部6での転送効率が向上する。大信号時は、電荷が略
中央部及びポテンシャルバリア領域21内を転送される
ので、電荷転送容量が確保される。
から水平出力ゲート部6にわたってポテンシャルバリア
領域21を形成することにより、小信号時、転送路4の
幅方向の両端部分を通る信号電荷e1 がポテンシャルバ
リア領域21によって中央側に集められる。同時に1対
のポテンシャルバリア領域21で規制された、転送路領
域が水平出力ゲート部6に向かって幅を漸次小となし、
水平出力ゲート部6内で同一幅となして、フローティン
グディフージョン領域7側の端部で幅を広げるように形
成されるので、水平出力ゲート部6における電界が転送
方向aと逆になるを防止できる。従って、水平出力ゲー
ト部6での転送効率が向上する。大信号時は、電荷が略
中央部及びポテンシャルバリア領域21内を転送される
ので、電荷転送容量が確保される。
【0012】本発明においては、水平転送レジスタ1の
終段から水平出力ゲート部6にわたってポテンシャルウ
エル領域25を形成することにより、小信号時、信号電
荷がポテンシャルウエル領域25内に沿って転送され
る。ポテンシャルウエル領域25は、水平転送レジスタ
1の終段から水平出力ゲート部の全長にわたって均一な
幅で形成され、フローティングディフージョン領域7に
かかる端部の幅が漸次広くなるように形成されることに
より、水平出力ゲート部6での転送電界が順方向とな
り、転送効率が向上する。大信号時は、電荷が略中央部
及びポテンシャルウエル領域25外を転送されるので、
電荷転送容量が確保される。
終段から水平出力ゲート部6にわたってポテンシャルウ
エル領域25を形成することにより、小信号時、信号電
荷がポテンシャルウエル領域25内に沿って転送され
る。ポテンシャルウエル領域25は、水平転送レジスタ
1の終段から水平出力ゲート部の全長にわたって均一な
幅で形成され、フローティングディフージョン領域7に
かかる端部の幅が漸次広くなるように形成されることに
より、水平出力ゲート部6での転送電界が順方向とな
り、転送効率が向上する。大信号時は、電荷が略中央部
及びポテンシャルウエル領域25外を転送されるので、
電荷転送容量が確保される。
【0013】
【実施例】以下、図面を参照して本発明の実施例を説明
する。なお、本例はCCD固体撮像素子に適用した場合
である。
する。なお、本例はCCD固体撮像素子に適用した場合
である。
【0014】図1〜図3は本発明の一実施例を示す。但
し、同図において前述の図8及び図9と対応する部分に
は同一符号を付して示す。本例においても、図8及び図
9と同様に、ストレージ電極2S及びトランスファ電極
2Tを有する転送部3が複数配列され、2相の駆動パル
スφH1 及びφH 2 にて信号電荷を水平方向に順次転送
する水平転送レジスタ1と、水平転送レジスタ1の最終
段の転送部3に接続された水平出力ゲート部6及びフロ
ーティングディフージョン領域7と、フローティングデ
ィフージョン領域7に接続された出力アンプ8と、フロ
ーティングディフージョン領域7に転送された信号電荷
をリセットドレイン領域10に放出するためのリセット
ゲート部11とを有してなる。水平転送レジスタ1の最
終段の転送部3の駆動パルスφH1 は、それ以前の転送
部3に与えられる駆動パルスφH1 ,φH2より振幅の
大きい独立の駆動パルスが与えられる。また、水平出力
ゲート部6にはゲート電圧VHOG が、リセットゲート部
11にはゲート電圧φRGが夫々印加される。
し、同図において前述の図8及び図9と対応する部分に
は同一符号を付して示す。本例においても、図8及び図
9と同様に、ストレージ電極2S及びトランスファ電極
2Tを有する転送部3が複数配列され、2相の駆動パル
スφH1 及びφH 2 にて信号電荷を水平方向に順次転送
する水平転送レジスタ1と、水平転送レジスタ1の最終
段の転送部3に接続された水平出力ゲート部6及びフロ
ーティングディフージョン領域7と、フローティングデ
ィフージョン領域7に接続された出力アンプ8と、フロ
ーティングディフージョン領域7に転送された信号電荷
をリセットドレイン領域10に放出するためのリセット
ゲート部11とを有してなる。水平転送レジスタ1の最
終段の転送部3の駆動パルスφH1 は、それ以前の転送
部3に与えられる駆動パルスφH1 ,φH2より振幅の
大きい独立の駆動パルスが与えられる。また、水平出力
ゲート部6にはゲート電圧VHOG が、リセットゲート部
11にはゲート電圧φRGが夫々印加される。
【0015】水平転送レジスタ1は、図2に示すよう
に、N形半導体基板13にP形ウエル領域14を介して
形成したN形埋込みチャネル領域4上に、絶縁膜15を
介してストレージ電極2S及びトランスファ電極2Tを
交互に形成して構成され、図9と同様に各トランスファ
電極2T下にP- 層16が形成される。また、水平出力
ゲート部6はN形埋込みチャネル領域4上に絶縁膜15
を介してゲート電極17を形成して構成される。さら
に、フローティングディフージョン領域7及びリセット
ドレイン領域10は共にN+ 層で形成され、両領域7及
び10間のN形領域上に絶縁膜15を介してゲート電極
18を形成してリセットゲート部11が形成される。埋
込みチャネル領域4は、水平転送レジスタ部で広い幅W
2 を有し、水平出力ゲート部でフローティングディフー
ジョン領域7に向って漸次幅W2 が狭くなるように絞り
込まれた形状で形成される。斜線領域5はP+ のチャネ
ルストップ領域である。
に、N形半導体基板13にP形ウエル領域14を介して
形成したN形埋込みチャネル領域4上に、絶縁膜15を
介してストレージ電極2S及びトランスファ電極2Tを
交互に形成して構成され、図9と同様に各トランスファ
電極2T下にP- 層16が形成される。また、水平出力
ゲート部6はN形埋込みチャネル領域4上に絶縁膜15
を介してゲート電極17を形成して構成される。さら
に、フローティングディフージョン領域7及びリセット
ドレイン領域10は共にN+ 層で形成され、両領域7及
び10間のN形領域上に絶縁膜15を介してゲート電極
18を形成してリセットゲート部11が形成される。埋
込みチャネル領域4は、水平転送レジスタ部で広い幅W
2 を有し、水平出力ゲート部でフローティングディフー
ジョン領域7に向って漸次幅W2 が狭くなるように絞り
込まれた形状で形成される。斜線領域5はP+ のチャネ
ルストップ領域である。
【0016】しかして、本例においては、特に図1及び
図3に示すように水平転送レジスタ1の最終段の転送部
3から水平出力ゲート部6にかけて転送路の幅方向の両
側にイオン注入によりP--層からなる対のポテンシャル
バリア領域21を形成する。この両ポテンシャルバリア
領域21は、水平出力ゲート部6に向って対向幅が漸次
小となり、水平出力ゲート部6で最小となるように中央
を除いて略ハの字型に形成する。そして、水平出力ゲー
ト部6では、その両側のポテンシャルバリア領域21で
規制される実効的な転送路の幅Dがフローティングディ
フージョン領域7の幅と同等若しくは之に近い幅で均一
に形成される。なお、水平出力ゲート部6の転送路は、
フローティングディフージョン領域7側の端部で再び対
向幅が広がるように形成するを可とする。
図3に示すように水平転送レジスタ1の最終段の転送部
3から水平出力ゲート部6にかけて転送路の幅方向の両
側にイオン注入によりP--層からなる対のポテンシャル
バリア領域21を形成する。この両ポテンシャルバリア
領域21は、水平出力ゲート部6に向って対向幅が漸次
小となり、水平出力ゲート部6で最小となるように中央
を除いて略ハの字型に形成する。そして、水平出力ゲー
ト部6では、その両側のポテンシャルバリア領域21で
規制される実効的な転送路の幅Dがフローティングディ
フージョン領域7の幅と同等若しくは之に近い幅で均一
に形成される。なお、水平出力ゲート部6の転送路は、
フローティングディフージョン領域7側の端部で再び対
向幅が広がるように形成するを可とする。
【0017】かかる構成によれば、小信号電荷時におい
ては、ポテンシャルバリア領域21によって最終段の転
送部3、特にそのストレージ電極2S下ではチャネルス
トップ領域5の電界の影響を受けない中央に集められ
る。即ち、図1で示すように、側部から中央に向う電界
Lが形成され、図3のポテンシャル分布22で示すよう
に小信号電荷e1 がポテンシャルバリア領域21から中
央のストレージ領域下に集められる。しかも、このポテ
ンシャルバリア領域21により水平出力ゲート部6の転
送路の幅Dがフローティングディフージョン領域6の幅
と同等(若しくは近い幅)に規制され、ここでのチャネ
ルストップ領域5からの電界の影響を受けず、ポテンシ
ャルは図6の破線23で示すように転送方向に均一にな
る。つまり、水平出力ゲート部6では従来の電界が転送
方向aと逆になるのを防ぐことができる。従って、水平
出力ゲート部6での信号電荷の転送効率が向上する。
ては、ポテンシャルバリア領域21によって最終段の転
送部3、特にそのストレージ電極2S下ではチャネルス
トップ領域5の電界の影響を受けない中央に集められ
る。即ち、図1で示すように、側部から中央に向う電界
Lが形成され、図3のポテンシャル分布22で示すよう
に小信号電荷e1 がポテンシャルバリア領域21から中
央のストレージ領域下に集められる。しかも、このポテ
ンシャルバリア領域21により水平出力ゲート部6の転
送路の幅Dがフローティングディフージョン領域6の幅
と同等(若しくは近い幅)に規制され、ここでのチャネ
ルストップ領域5からの電界の影響を受けず、ポテンシ
ャルは図6の破線23で示すように転送方向に均一にな
る。つまり、水平出力ゲート部6では従来の電界が転送
方向aと逆になるのを防ぐことができる。従って、水平
出力ゲート部6での信号電荷の転送効率が向上する。
【0018】さらに、ポテンシャルバリア領域21によ
って水平転送レジスタ1の最終段の転送部3から信号電
荷を絞り込む構造となるため、信号電荷を絞り込んでフ
ローティングディフージョン領域7へ転送する時間が、
図7に示すように、従来の図8の構成では駆動パルスφ
H1 が低レベル(オフ)の時間τ1 のみであったのに対
して、本例ではφH2 が低レベル(オフ)になってから
次に、φH1 が低レベル(オフ)になるまでの時間2τ
1 となり、従来の2倍の時間になる。これによっても転
送効率が改善する。尚、大信号電荷e2 の転送は従来の
図8と同じになる。
って水平転送レジスタ1の最終段の転送部3から信号電
荷を絞り込む構造となるため、信号電荷を絞り込んでフ
ローティングディフージョン領域7へ転送する時間が、
図7に示すように、従来の図8の構成では駆動パルスφ
H1 が低レベル(オフ)の時間τ1 のみであったのに対
して、本例ではφH2 が低レベル(オフ)になってから
次に、φH1 が低レベル(オフ)になるまでの時間2τ
1 となり、従来の2倍の時間になる。これによっても転
送効率が改善する。尚、大信号電荷e2 の転送は従来の
図8と同じになる。
【0019】そして、図示せざるも、水平転送レジスタ
1内で転送方向に沿って一部ポテンシャルバリア層を形
成して小信号時の転送路幅を小となして転送効率の向上
を図る技術が提案されているが、この場合、水平転送レ
ジスタ1における取り扱い電荷量が小さくなる。しかし
乍ら、上述の本例においては、水平出力ゲート部6での
転送効率の向上により、水平転送レジスタ1の取り扱い
電荷量を小さくせずに(即ち水平転送レジスタ部にポテ
ンシャルバリア層を設けない構造にして)水平転送レジ
スタの最終段の駆動パルス電圧φH1 を低減することが
可能になり、水平転送レジスタ1の駆動回路の消費電力
を低減することができる。
1内で転送方向に沿って一部ポテンシャルバリア層を形
成して小信号時の転送路幅を小となして転送効率の向上
を図る技術が提案されているが、この場合、水平転送レ
ジスタ1における取り扱い電荷量が小さくなる。しかし
乍ら、上述の本例においては、水平出力ゲート部6での
転送効率の向上により、水平転送レジスタ1の取り扱い
電荷量を小さくせずに(即ち水平転送レジスタ部にポテ
ンシャルバリア層を設けない構造にして)水平転送レジ
スタの最終段の駆動パルス電圧φH1 を低減することが
可能になり、水平転送レジスタ1の駆動回路の消費電力
を低減することができる。
【0020】また、水平出力ゲート部6における転送効
率が向上することにより、フローティングディフージョ
ン領域7の幅をより狭く形成することができるので、フ
ローティングディフージョンアンプの利得向上が可能と
なり、高感度化が可能になる。
率が向上することにより、フローティングディフージョ
ン領域7の幅をより狭く形成することができるので、フ
ローティングディフージョンアンプの利得向上が可能と
なり、高感度化が可能になる。
【0021】図4及び図5は、本発明の他の実施例を示
す。本例においては、上例のポテンシャルバリア領域2
1に代えて、水平転送レジスタ1の最終段の転送部3か
ら水平出力ゲート部6にかけて転送路の中央にイオン注
入によりN- 層からなるポテンシャルウエル領域25を
形成する。即ち、図ではフローティングディフージョン
領域7にかかるように水平出力ゲート部6の全長から終
段の転送部3のストレージ電極2S下にわたって均一な
幅のポテンシャルウエル領域25を形成する。このと
き、ポテンシャルウエル領域25のフローティングディ
フージョン領域7側の端部の幅を漸次広くなるように形
成するを可とする。その他の構成は図1〜図2と同様で
あるので説明は省略する。
す。本例においては、上例のポテンシャルバリア領域2
1に代えて、水平転送レジスタ1の最終段の転送部3か
ら水平出力ゲート部6にかけて転送路の中央にイオン注
入によりN- 層からなるポテンシャルウエル領域25を
形成する。即ち、図ではフローティングディフージョン
領域7にかかるように水平出力ゲート部6の全長から終
段の転送部3のストレージ電極2S下にわたって均一な
幅のポテンシャルウエル領域25を形成する。このと
き、ポテンシャルウエル領域25のフローティングディ
フージョン領域7側の端部の幅を漸次広くなるように形
成するを可とする。その他の構成は図1〜図2と同様で
あるので説明は省略する。
【0022】かかる構成によれば、ポテンシャルウエル
領域25を形成することにより、水平出力ゲート部6内
の電界Mを電荷転送方向aと同じにすることができる。
従って、小信号時、図5及び図6のポテンシャル26で
示すように信号電荷はポテンシャルウエル領域25内に
沿って転送されることになり、フローティングディフー
ジョン領域7への転送効率を向上することができる。そ
して、この場合、ポテンシャルウエル領域25のフロー
ティングディフージョン領域7側を幅広とするときは、
より電界Mの順方向化が顕著になり、より転送効率の向
上が図れる。
領域25を形成することにより、水平出力ゲート部6内
の電界Mを電荷転送方向aと同じにすることができる。
従って、小信号時、図5及び図6のポテンシャル26で
示すように信号電荷はポテンシャルウエル領域25内に
沿って転送されることになり、フローティングディフー
ジョン領域7への転送効率を向上することができる。そ
して、この場合、ポテンシャルウエル領域25のフロー
ティングディフージョン領域7側を幅広とするときは、
より電界Mの順方向化が顕著になり、より転送効率の向
上が図れる。
【0023】そして、この例においても、図1〜図3と
同様に水平転送レジスタ1の取扱い電荷量を減らすこと
なく、水平転送レジスタ1の最終段の転送部3に与えら
れる駆動パルス電圧φH1 の低減が可能となり、水平転
送レジスタの駆動回路の消費電力が低減し、またフロー
ティングディフージョン領域7の幅の縮小化によるフロ
ーティングディフージョンアンプの利得向上及びそれに
よる高感度化等を可能にするものである。
同様に水平転送レジスタ1の取扱い電荷量を減らすこと
なく、水平転送レジスタ1の最終段の転送部3に与えら
れる駆動パルス電圧φH1 の低減が可能となり、水平転
送レジスタの駆動回路の消費電力が低減し、またフロー
ティングディフージョン領域7の幅の縮小化によるフロ
ーティングディフージョンアンプの利得向上及びそれに
よる高感度化等を可能にするものである。
【0024】尚、本発明は、CCD固体撮像素子の2次
元センサの水平転送レジスタ、CCD固体撮像素子のリ
ニアセンサ或はディレーライン等の転送レジスタに適用
できるものである。
元センサの水平転送レジスタ、CCD固体撮像素子のリ
ニアセンサ或はディレーライン等の転送レジスタに適用
できるものである。
【0025】
【発明の効果】本発明によれば、その水平出力ゲート部
における信号電荷の転送効率を向上することができる。
即ち、小信号時の信号電荷の転送効率を向上しつつ、大
信号時の電荷転送容量を保つことが可能になる。これに
より、水平転送レジスタにおける取扱い電荷量を減らす
ことがなく、水平転送レジスタの駆動パルス電圧の低減
が可能となり、水平転送レジスタの駆動回路の消費電力
を低減することができる。また、フローティングディフ
ージョン領域の幅をより狭くすることができるので、フ
ローティングディフージョンアンプの利得向上が可能と
なり、高感度化を図ることができる。
における信号電荷の転送効率を向上することができる。
即ち、小信号時の信号電荷の転送効率を向上しつつ、大
信号時の電荷転送容量を保つことが可能になる。これに
より、水平転送レジスタにおける取扱い電荷量を減らす
ことがなく、水平転送レジスタの駆動パルス電圧の低減
が可能となり、水平転送レジスタの駆動回路の消費電力
を低減することができる。また、フローティングディフ
ージョン領域の幅をより狭くすることができるので、フ
ローティングディフージョンアンプの利得向上が可能と
なり、高感度化を図ることができる。
【図1】本発明に係る電荷転送装置における水平転送レ
ジスタの一例を示す構成図である。
ジスタの一例を示す構成図である。
【図2】図1のB−B線上の断面図である。
【図3】図1のC−C線上の断面図である。
【図4】本発明に係る電荷転送装置における水平転送レ
ジスタの他の例を示す構成図である。
ジスタの他の例を示す構成図である。
【図5】図4のD−D線上の断面図である。
【図6】本発明の説明に供するポテンシャル図である。
【図7】本発明の説明に供する駆動パルス波形図であ
る。
る。
【図8】従来の水平転送レジスタの例を示す構成図であ
る。
る。
【図9】図8のA−A線上の断面図である。
1 水平転送レジスタ 2S ストレージ電極 2T トランスファ電極 3 転送部 4 埋込みチャネル領域 5 チャネルストップ領域 6 水平出力ゲート部 7 フローティングディフージョン領域 8 出力アンプ 9 出力部 10 リセットドレイン領域 11 リセットゲート部 21 ポテンシャルバリア領域 25 ポテンシャルウエル領域
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 29/762 H01L 21/339 H01L 27/148 H04N 5/335
Claims (2)
- 【請求項1】 水平転送レジスタの終段から水平出力ゲ
ート部にわたってポテンシャルバリア領域が設けられて
成る電荷転送装置であって、 前記ポテンシャルバリア領域が、前記水平転送レジスタ
の終段及び前記水平出力ゲート部の転送路内に相対向し
て1対設けられ、 前記1対のポテンシャルバリア領域で規制される転送領
域が、水平出力ゲート部に向かって幅を漸次小となし、
水平出力ゲート部内で同一幅となして、フローティング
ディフージョン領域側の端部で幅を広げるような形状に
形成され、 前記ポテンシャルバリア領域により小信号時の電荷が前
記水平出力ゲート部の略中央部を転送され、前記小信号
よりも大きい信号時の電荷が前記略中央部及び前記ポテ
ンシャルバリア領域内を転送されるようにして成ること
を特徴とする電荷転送装置。 - 【請求項2】 水平転送レジスタの終段から水平出力ゲ
ート部にわたってポテンシャルウエル領域が設けられて
成る電荷転送装置であって、 前記ポテンシャルウエル領域は、前記水平出力ゲート部
の転送路内の略中央部で前記水平転送レジスタの終段及
び前記水平出力ゲート部内に設けられると共に、水平転
送レジスタの終段から水平出力ゲート部の全長にわたっ
て均一な幅で形成され、フローティングディフージョン
領域にかかる端部の幅が漸次広くなるように形成され、 前記ポテンシャルウエル領域により小信号時の電荷が前
記水平出力ゲート部の前記略中央部を転送され、前記小
信号よりも大きい信号時の電荷が前記略中央部及び前記
ポテンシャルウエル領域外を転送されるようにして成る
ことを特徴とする電荷転送装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03429791A JP3230242B2 (ja) | 1991-02-28 | 1991-02-28 | 電荷転送装置 |
KR1019920002843A KR100218769B1 (ko) | 1991-02-28 | 1992-02-25 | 수평전송레지스터 |
US07/842,645 US5239192A (en) | 1991-02-28 | 1992-02-27 | Horizontal charge transfer register |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03429791A JP3230242B2 (ja) | 1991-02-28 | 1991-02-28 | 電荷転送装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04273449A JPH04273449A (ja) | 1992-09-29 |
JP3230242B2 true JP3230242B2 (ja) | 2001-11-19 |
Family
ID=12410227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03429791A Expired - Fee Related JP3230242B2 (ja) | 1991-02-28 | 1991-02-28 | 電荷転送装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5239192A (ja) |
JP (1) | JP3230242B2 (ja) |
KR (1) | KR100218769B1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05243281A (ja) * | 1992-03-02 | 1993-09-21 | Nec Corp | 半導体装置及びその製造方法 |
FR2704978B1 (fr) * | 1993-05-07 | 1995-06-09 | Thomson Csf Semiconducteurs | Dispositif à transfert de charges à grille d'étraînement. |
JP3482689B2 (ja) * | 1994-05-27 | 2003-12-22 | ソニー株式会社 | 固体撮像装置及びこれを用いたバーコード読取り装置 |
US5514886A (en) * | 1995-01-18 | 1996-05-07 | Eastman Kodak Company | Image sensor with improved output region for superior charge transfer characteristics |
JPH09219824A (ja) * | 1996-02-09 | 1997-08-19 | Sony Corp | 固体撮像装置 |
US6452634B1 (en) * | 1996-12-26 | 2002-09-17 | Sony Corporation | Charge transfer device and method of driving the same, and solid state imaging device and method of driving the same |
JPH10335628A (ja) * | 1997-06-03 | 1998-12-18 | Sony Corp | Ccd型固体撮像素子 |
US6417531B1 (en) * | 1998-11-24 | 2002-07-09 | Nec Corporation | Charge transfer device with final potential well close to floating diffusion region |
JP2001044416A (ja) * | 1999-07-28 | 2001-02-16 | Sony Corp | 電荷転送装置及び固体撮像装置 |
JP2001308313A (ja) | 2000-04-21 | 2001-11-02 | Nec Corp | 電荷転送装置及びそれを用いた固体撮像装置 |
JP2006310496A (ja) * | 2005-04-27 | 2006-11-09 | Sharp Corp | 固体撮像装置および電子情報装置 |
JP5521441B2 (ja) * | 2008-09-29 | 2014-06-11 | ソニー株式会社 | 固体撮像装置とその駆動方法、並びに電子機器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6010675A (ja) * | 1983-06-30 | 1985-01-19 | Toshiba Corp | 電荷結合素子 |
JPS60187054A (ja) * | 1984-03-06 | 1985-09-24 | Matsushita Electronics Corp | 電荷転送装置およびその駆動方法 |
-
1991
- 1991-02-28 JP JP03429791A patent/JP3230242B2/ja not_active Expired - Fee Related
-
1992
- 1992-02-25 KR KR1019920002843A patent/KR100218769B1/ko not_active IP Right Cessation
- 1992-02-27 US US07/842,645 patent/US5239192A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100218769B1 (ko) | 1999-09-01 |
US5239192A (en) | 1993-08-24 |
KR920017262A (ko) | 1992-09-26 |
JPH04273449A (ja) | 1992-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3230242B2 (ja) | 電荷転送装置 | |
JP2686914B2 (ja) | 線形固体撮像素子 | |
EP0513666A1 (en) | CCD shift register | |
JPH08181300A (ja) | 撮像デバイス | |
JP2699841B2 (ja) | 固体撮像装置 | |
JPH0750409A (ja) | 固体撮像素子 | |
JPH0775020A (ja) | 電荷結合装置 | |
JP2572181B2 (ja) | Ccd映像素子 | |
JP2812003B2 (ja) | 固体撮像素子及びその駆動方法 | |
JPH09191101A (ja) | 電荷転送装置およびこれを用いた固体撮像装置 | |
JP3153934B2 (ja) | 固体撮像装置 | |
JP3120486B2 (ja) | Ccdリニアセンサ | |
JP3370249B2 (ja) | 固体撮像装置とその駆動方法および製造方法 | |
JP2870046B2 (ja) | 電荷結合素子 | |
JPS6239061A (ja) | 固体撮像素子 | |
JPH08330573A (ja) | 電荷転送装置 | |
JP2003258234A (ja) | 固体撮像素子および固体撮像素子の駆動方法 | |
JP2910648B2 (ja) | 固体撮像装置 | |
JP2613227B2 (ja) | ラインセンサ | |
JPH0258271A (ja) | 固体撮像装置 | |
JPH02181470A (ja) | 固体撮像素子 | |
JPH09246518A (ja) | Ccd固体撮像素子及びその駆動方法 | |
JP2866329B2 (ja) | 固体撮像素子の構造 | |
JPS5965470A (ja) | 電荷結合素子の出力構造 | |
JP2708115B2 (ja) | Hccd |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |