JPH09191101A - 電荷転送装置およびこれを用いた固体撮像装置 - Google Patents
電荷転送装置およびこれを用いた固体撮像装置Info
- Publication number
- JPH09191101A JPH09191101A JP8001414A JP141496A JPH09191101A JP H09191101 A JPH09191101 A JP H09191101A JP 8001414 A JP8001414 A JP 8001414A JP 141496 A JP141496 A JP 141496A JP H09191101 A JPH09191101 A JP H09191101A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- electrodes
- sets
- clock
- transfer clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000003384 imaging method Methods 0.000 claims description 6
- 108091006146 Channels Proteins 0.000 abstract description 11
- 102000004129 N-Type Calcium Channels Human genes 0.000 abstract description 6
- 108090000699 N-Type Calcium Channels Proteins 0.000 abstract description 6
- 230000020169 heat generation Effects 0.000 abstract description 5
- 230000005855 radiation Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 10
- 230000003111 delayed effect Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 従来の2相構造の電荷転送装置では、2相の
転送クロックが必要であったため、消費電力、発熱、端
子数の増加につながり、しかも高周波クロックであるこ
とによって不要輻射の問題もあった。 【解決手段】 N型チャネル(転送チャネル)13の上
方に、3組の電極14,15,16を交互に順次繰り返
して配列し、この3組の電極14,15,16のうちの
1組の電極14にはDC電源18から所定のDCバイア
ス電圧を印加し、残りの2組の電極のうちの一方の電極
16には、デバイス外部から与えられる単相の転送クロ
ックHφをそのまま供給し、その他方の電極15には、
この転送クロックHφを遅延回路21で所定の遅延時間
だけ遅延した転送クロックHφ′を供給するようにす
る。
転送クロックが必要であったため、消費電力、発熱、端
子数の増加につながり、しかも高周波クロックであるこ
とによって不要輻射の問題もあった。 【解決手段】 N型チャネル(転送チャネル)13の上
方に、3組の電極14,15,16を交互に順次繰り返
して配列し、この3組の電極14,15,16のうちの
1組の電極14にはDC電源18から所定のDCバイア
ス電圧を印加し、残りの2組の電極のうちの一方の電極
16には、デバイス外部から与えられる単相の転送クロ
ックHφをそのまま供給し、その他方の電極15には、
この転送クロックHφを遅延回路21で所定の遅延時間
だけ遅延した転送クロックHφ′を供給するようにす
る。
Description
【0001】
【発明の属する技術分野】本発明は、電荷転送装置およ
びこれを用いた固体撮像装置に関し、特に転送クロック
として10MHz以上の高周波クロックを用いる電荷転
送装置およびこれを水平転送レジスタとして用いた固体
撮像装置に関する。
びこれを用いた固体撮像装置に関し、特に転送クロック
として10MHz以上の高周波クロックを用いる電荷転
送装置およびこれを水平転送レジスタとして用いた固体
撮像装置に関する。
【0002】
【従来の技術】図7は、CCD型固体撮像装置における
従来の水平転送レジスタの断面図である。図7におい
て、N型半導体基板71の表面側には、P型ウェル72
を挟んでN型チャネル73が形成されている。このN型
チャネル73の上方には、図示せぬゲート絶縁膜を介し
てポリシリコンなどで形成される1,2層目のゲート電
極74,75が交互に順次繰り返し配列されている。
従来の水平転送レジスタの断面図である。図7におい
て、N型半導体基板71の表面側には、P型ウェル72
を挟んでN型チャネル73が形成されている。このN型
チャネル73の上方には、図示せぬゲート絶縁膜を介し
てポリシリコンなどで形成される1,2層目のゲート電
極74,75が交互に順次繰り返し配列されている。
【0003】そして、ゲート電極75の下にN- のイオ
ン注入を行うことで、ゲート電極74,75の下にはス
トレージ部、トランスファ部が形成される。このゲート
電極74,75には、隣接する2つの電極ごとに、図8
に示す如き2相の水平転送クロックHφ1,Hφ2が印
加される。この水平転送クロックHφ1,Hφ2が各ゲ
ート電極74,75に印加された際のタイミングt1 〜
t3 での各ポテンシャル状態を図9に示す。
ン注入を行うことで、ゲート電極74,75の下にはス
トレージ部、トランスファ部が形成される。このゲート
電極74,75には、隣接する2つの電極ごとに、図8
に示す如き2相の水平転送クロックHφ1,Hφ2が印
加される。この水平転送クロックHφ1,Hφ2が各ゲ
ート電極74,75に印加された際のタイミングt1 〜
t3 での各ポテンシャル状態を図9に示す。
【0004】ここで、図8の波形図および図9のポテン
シャル分布図を参照して、上記構成の2相構造の転送動
作について説明する。先ず、t=t1 では、水平転送ク
ロックHφ1が低レベル(以下、“L”レベルと称す
る)、水平転送クロックHφ2が高レベル(以下、
“H”レベルと称する)となることから、Hφ2が印加
されたゲート電極74,75の下のポテンシャルが深く
なり、しかもゲート電極74の下(ストレージ部)の方
がゲート電極75の下(トランスファ部)よりもポテン
シャルが深いので、信号電荷はHφ2のゲート電極74
の下に蓄積される。
シャル分布図を参照して、上記構成の2相構造の転送動
作について説明する。先ず、t=t1 では、水平転送ク
ロックHφ1が低レベル(以下、“L”レベルと称す
る)、水平転送クロックHφ2が高レベル(以下、
“H”レベルと称する)となることから、Hφ2が印加
されたゲート電極74,75の下のポテンシャルが深く
なり、しかもゲート電極74の下(ストレージ部)の方
がゲート電極75の下(トランスファ部)よりもポテン
シャルが深いので、信号電荷はHφ2のゲート電極74
の下に蓄積される。
【0005】次に、t=t2 では、水平転送クロックH
φ1,Hφ2が共に中間レベルとなることから、Hφ1
が印加されたゲート電極74,75の下のポテンシャル
が深くなる方向に変化し、Hφ2が印加されたゲート電
極74,75の下のポテンシャルが浅くなる方向に変化
し、同レベルとなる。このとき、Hφ2のゲート電極7
4の下のポテンシャルが、Hφ1のゲート電極75の下
のポテンシャルよりもまだ深いため、信号電荷はそのま
まHφ2のゲート電極74の下に蓄積されている。
φ1,Hφ2が共に中間レベルとなることから、Hφ1
が印加されたゲート電極74,75の下のポテンシャル
が深くなる方向に変化し、Hφ2が印加されたゲート電
極74,75の下のポテンシャルが浅くなる方向に変化
し、同レベルとなる。このとき、Hφ2のゲート電極7
4の下のポテンシャルが、Hφ1のゲート電極75の下
のポテンシャルよりもまだ深いため、信号電荷はそのま
まHφ2のゲート電極74の下に蓄積されている。
【0006】そして、t=t3 では、水平転送クロック
Hφ1が“H”レベル、水平転送クロックHφ2が
“L”レベルとなることから、Hφ1が印加されたゲー
ト電極74,75の下のポテンシャルがさらに深くな
り、Hφ2が印加されたゲート電極74,75の下のポ
テンシャルがさらに浅くなる。この状態では、Hφ2の
ゲート電極74の下のポテンシャルが、Hφ1のゲート
電極75の下のポテンシャルよりも浅くなる。
Hφ1が“H”レベル、水平転送クロックHφ2が
“L”レベルとなることから、Hφ1が印加されたゲー
ト電極74,75の下のポテンシャルがさらに深くな
り、Hφ2が印加されたゲート電極74,75の下のポ
テンシャルがさらに浅くなる。この状態では、Hφ2の
ゲート電極74の下のポテンシャルが、Hφ1のゲート
電極75の下のポテンシャルよりも浅くなる。
【0007】しかも、このとき、Hφ1のゲート電極7
5の下のポテンシャルよりもHφ1のゲート電極74の
下のポテンシャルの方が深いため、Hφ2のゲート電極
74の下に蓄積されていた信号電荷は、Hφ1のゲート
電極75の下を通ってHφ1のゲート電極74の下に蓄
積される。以上の動作の繰り返しにより、信号電荷は図
中左方向へ順次転送される。
5の下のポテンシャルよりもHφ1のゲート電極74の
下のポテンシャルの方が深いため、Hφ2のゲート電極
74の下に蓄積されていた信号電荷は、Hφ1のゲート
電極75の下を通ってHφ1のゲート電極74の下に蓄
積される。以上の動作の繰り返しにより、信号電荷は図
中左方向へ順次転送される。
【0008】
【発明が解決しようとする課題】しかしながら、上述し
た2相構造の水平転送レジスタでは、信号電荷の転送を
行うには2相の水平転送クロックHφ1,Hφ2が必要
であり、クロック数が多いことは消費電力、発熱、端子
数の増加につながり、しかも水平転送クロックHφ1,
Hφ2の周波数は10MHz以上の高周波クロックであ
るため、不要輻射の問題も発生する。
た2相構造の水平転送レジスタでは、信号電荷の転送を
行うには2相の水平転送クロックHφ1,Hφ2が必要
であり、クロック数が多いことは消費電力、発熱、端子
数の増加につながり、しかも水平転送クロックHφ1,
Hφ2の周波数は10MHz以上の高周波クロックであ
るため、不要輻射の問題も発生する。
【0009】また、予めポテンシャル勾配をつけて転送
方向を決めるためにストレージ部とトランスファ部を作
り分けていることから、そのためのプロセス工程が必要
となり、プロセス工程数が増えることにもなる。しか
も、水平転送クロックHφ1,Hφ2が“H”レベルと
なっているゲート電極74の下(ストレージ部)にしか
信号電荷を蓄積できないため、信号電荷を蓄積可能な領
域は、水平転送レジスタの転送総長の約1/4しか確保
できないことになる。
方向を決めるためにストレージ部とトランスファ部を作
り分けていることから、そのためのプロセス工程が必要
となり、プロセス工程数が増えることにもなる。しか
も、水平転送クロックHφ1,Hφ2が“H”レベルと
なっているゲート電極74の下(ストレージ部)にしか
信号電荷を蓄積できないため、信号電荷を蓄積可能な領
域は、水平転送レジスタの転送総長の約1/4しか確保
できないことになる。
【0010】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、転送クロック数の削
減を可能とした電荷転送装置およびこれを用いた固体撮
像装置を提供することにある。
であり、その目的とするところは、転送クロック数の削
減を可能とした電荷転送装置およびこれを用いた固体撮
像装置を提供することにある。
【0011】
【課題を解決するための手段】本発明による電荷転送装
置は、転送チャネルの上方にその転送方向において交互
に順次繰り返し配列された3組の電極と、この3組の電
極のうちの1組に所定のバイアス電圧を印加する手段
と、デバイス外部から与えられる単相の転送クロックお
よびこれを遅延した転送クロックを3組の電極の残りの
2組に供給する手段とを備えた構成となっている。
置は、転送チャネルの上方にその転送方向において交互
に順次繰り返し配列された3組の電極と、この3組の電
極のうちの1組に所定のバイアス電圧を印加する手段
と、デバイス外部から与えられる単相の転送クロックお
よびこれを遅延した転送クロックを3組の電極の残りの
2組に供給する手段とを備えた構成となっている。
【0012】本発明による固体撮像装置は、入射光を信
号電荷に変換する複数の光電変換部からなる撮像部と、
複数の光電変換部から読み出された信号電荷を転送する
電荷転送部とを有し、この電荷転送部が、転送チャネル
の上方にその転送方向において交互に順次繰り返し配列
された3組の電極と、この3組の電極のうちの1組に所
定のバイアス電圧を印加する手段と、デバイス外部から
与えられる単相の転送クロックおよびこれを遅延した転
送クロックを3組の電極の残りの2組に供給する手段と
を備えた構成となっている。
号電荷に変換する複数の光電変換部からなる撮像部と、
複数の光電変換部から読み出された信号電荷を転送する
電荷転送部とを有し、この電荷転送部が、転送チャネル
の上方にその転送方向において交互に順次繰り返し配列
された3組の電極と、この3組の電極のうちの1組に所
定のバイアス電圧を印加する手段と、デバイス外部から
与えられる単相の転送クロックおよびこれを遅延した転
送クロックを3組の電極の残りの2組に供給する手段と
を備えた構成となっている。
【0013】上記構成の電荷転送装置および固体撮像装
置の電荷転送部において、転送チャネルの上方に配列さ
れた3組の電極のうちの1組の電極には、所定のバイア
ス電圧を印加する。このとき、この1組の電極の下のポ
テンシャルが、残りの2組の電極の下の各ポテンシャル
の最大レベル、最小レベルのほぼ中間レベルになるよう
に、バイアス電圧が設定される。残りの2組の電極の一
方には、デバイス外部から与えられる単相の転送クロッ
クをそのまま供給し、その他方には、この単相の転送ク
ロックを所定の遅延時間だけ遅延し、この遅延した転送
クロックを供給する。これにより、デバイス外部から与
えられる転送クロックは単相でありながら、3相の転送
駆動となる。
置の電荷転送部において、転送チャネルの上方に配列さ
れた3組の電極のうちの1組の電極には、所定のバイア
ス電圧を印加する。このとき、この1組の電極の下のポ
テンシャルが、残りの2組の電極の下の各ポテンシャル
の最大レベル、最小レベルのほぼ中間レベルになるよう
に、バイアス電圧が設定される。残りの2組の電極の一
方には、デバイス外部から与えられる単相の転送クロッ
クをそのまま供給し、その他方には、この単相の転送ク
ロックを所定の遅延時間だけ遅延し、この遅延した転送
クロックを供給する。これにより、デバイス外部から与
えられる転送クロックは単相でありながら、3相の転送
駆動となる。
【0014】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。図1は、本発明の
一実施形態を示す断面図である。図1において、N型半
導体基板11の表面側には、P型ウェル12を挟んでN
型チャネル13が形成されている。このN型チャネル1
3の上方には、図示せぬゲート絶縁膜を介して例えば3
組のゲート電極14,15,16が、電荷転送方向にお
いて交互に順次繰り返し配列されている。
て図面を参照しつつ詳細に説明する。図1は、本発明の
一実施形態を示す断面図である。図1において、N型半
導体基板11の表面側には、P型ウェル12を挟んでN
型チャネル13が形成されている。このN型チャネル1
3の上方には、図示せぬゲート絶縁膜を介して例えば3
組のゲート電極14,15,16が、電荷転送方向にお
いて交互に順次繰り返し配列されている。
【0015】この3組のゲート電極14,15,16
は、ポリシリコンなどによって2層構造にて形成されて
いる。すなわち、順次繰り返し配列された3組のゲート
電極14,15,16において、組に関係なく、隣り合
うゲート電極が交互に1層目/2層目のゲート電極とな
っている。この2層構造は、従来の2相駆動の場合の電
極構造と同じである。
は、ポリシリコンなどによって2層構造にて形成されて
いる。すなわち、順次繰り返し配列された3組のゲート
電極14,15,16において、組に関係なく、隣り合
うゲート電極が交互に1層目/2層目のゲート電極とな
っている。この2層構造は、従来の2相駆動の場合の電
極構造と同じである。
【0016】3組のゲート電極14,15,16が順次
繰り返し配列された電極構造において、1組目のゲート
電極14を配線17で相互に接続し、この配線17を介
してDC電源18から所定のDCバイアス電圧を1組目
のゲート電極14に与えるようにする。ここで、DCバ
イアス電圧としては、転送クロックHφの波高値のほぼ
1/2の電圧値に設定する。また、3組目のゲート電極
16を配線19で相互に接続し、クロック端子20を介
してデバイス外部から与えられる図2に示す如き転送ク
ロックHφを3組目のゲート電極16に供給するように
する。
繰り返し配列された電極構造において、1組目のゲート
電極14を配線17で相互に接続し、この配線17を介
してDC電源18から所定のDCバイアス電圧を1組目
のゲート電極14に与えるようにする。ここで、DCバ
イアス電圧としては、転送クロックHφの波高値のほぼ
1/2の電圧値に設定する。また、3組目のゲート電極
16を配線19で相互に接続し、クロック端子20を介
してデバイス外部から与えられる図2に示す如き転送ク
ロックHφを3組目のゲート電極16に供給するように
する。
【0017】さらに、抵抗RおよびコンデンサCによる
積分回路などからなる遅延回路21を設け、クロック端
子20を介してデバイス外部から与えられる転送クロッ
クHφを所定の遅延時間だけ遅延させる。この遅延され
た転送クロックHφ′の波形を図2に示す。そして、2
組目のゲート電極15を配線22で相互に接続し、この
遅延された転送クロックHφ′を2組目のゲート電極1
5に供給するようにする。
積分回路などからなる遅延回路21を設け、クロック端
子20を介してデバイス外部から与えられる転送クロッ
クHφを所定の遅延時間だけ遅延させる。この遅延され
た転送クロックHφ′の波形を図2に示す。そして、2
組目のゲート電極15を配線22で相互に接続し、この
遅延された転送クロックHφ′を2組目のゲート電極1
5に供給するようにする。
【0018】ここで、遅延回路21での遅延時間につい
て説明する。一例として、転送クロックHφのクロック
周波数を14MHzとした場合、クロック周期が約70
ns.となり、図2において、転送クロックHφの立ち
上がりに要する時間が約10ns.となることから、遅
延回路21の遅延時間としては、約20ns.程度に設
定するのが良い。
て説明する。一例として、転送クロックHφのクロック
周波数を14MHzとした場合、クロック周期が約70
ns.となり、図2において、転送クロックHφの立ち
上がりに要する時間が約10ns.となることから、遅
延回路21の遅延時間としては、約20ns.程度に設
定するのが良い。
【0019】次に、上記構成の電荷転送装置における転
送動作について、図2の波形図および図3のポテンシャ
ル分布図を参照して説明する。
送動作について、図2の波形図および図3のポテンシャ
ル分布図を参照して説明する。
【0020】先ず、1組目のゲート電極14にはDC電
源18からDCバイアス電圧が印加されていることで、
ゲート電極14の下のポテンシャルはほぼ中間レベルに
固定となっている。この状態において、t=t1 では、
転送クロックHφおよび遅延された転送クロックHφ′
が共に“L”レベルであることから、2組目,3組目の
ゲート電極15,16の下の各ポテンシャルは浅いた
め、信号電荷は一番ポテンシャルの深い1組目のゲート
電極14の下に蓄積される。
源18からDCバイアス電圧が印加されていることで、
ゲート電極14の下のポテンシャルはほぼ中間レベルに
固定となっている。この状態において、t=t1 では、
転送クロックHφおよび遅延された転送クロックHφ′
が共に“L”レベルであることから、2組目,3組目の
ゲート電極15,16の下の各ポテンシャルは浅いた
め、信号電荷は一番ポテンシャルの深い1組目のゲート
電極14の下に蓄積される。
【0021】次に、t=t2 では、転送クロックHφが
“H”レベルとなるため、3組目のゲート電極16の下
のポテンシャルが一番深くなり、1組目のゲート電極1
4の下に蓄積されていた信号電荷が、3組目のゲート電
極16の下に転送される。このとき、転送クロックH
φ′はまだ中間レベルにあり、2組目のゲート電極15
の下のポテンシャルは深くなる過程にあるため、t=t
2 の時点では、ゲート電極14の下のポテンシャルとほ
ぼ同レベルとなる。
“H”レベルとなるため、3組目のゲート電極16の下
のポテンシャルが一番深くなり、1組目のゲート電極1
4の下に蓄積されていた信号電荷が、3組目のゲート電
極16の下に転送される。このとき、転送クロックH
φ′はまだ中間レベルにあり、2組目のゲート電極15
の下のポテンシャルは深くなる過程にあるため、t=t
2 の時点では、ゲート電極14の下のポテンシャルとほ
ぼ同レベルとなる。
【0022】t=t3 では、転送クロックHφおよび遅
延された転送クロックHφ′が共に“H”レベルとなる
ことから、2組目のゲート電極15の下のポテンシャル
も、3組目のゲート電極16の下のポテンシャルと同レ
ベルとなり、最も深い状態になる。したがって、t=t
2 のタイミングで1組目のゲート電極14の下から3組
目のゲート電極16の下に転送された信号電荷は、2組
目,3組目の各ゲート電極15,16の下に均等に分布
する。
延された転送クロックHφ′が共に“H”レベルとなる
ことから、2組目のゲート電極15の下のポテンシャル
も、3組目のゲート電極16の下のポテンシャルと同レ
ベルとなり、最も深い状態になる。したがって、t=t
2 のタイミングで1組目のゲート電極14の下から3組
目のゲート電極16の下に転送された信号電荷は、2組
目,3組目の各ゲート電極15,16の下に均等に分布
する。
【0023】t=t4では、転送クロックHφが“L”
レベルとなる一方、転送クロックHφ′がまだ中間レベ
ルにある。これにより、3組目のゲート電極16の下の
ポテンシャルが一番浅くなるのに対し、2組目のゲート
電極15の下のポテンシャルが1組目のゲート電極14
の下のポテンシャルとほぼ同レベルとなるため、2組
目,3組目の各ゲート電極15,16の下の信号電荷
は、そのまま1組目,2組目の各ゲート電極14,15
の下に均等に分布する。
レベルとなる一方、転送クロックHφ′がまだ中間レベ
ルにある。これにより、3組目のゲート電極16の下の
ポテンシャルが一番浅くなるのに対し、2組目のゲート
電極15の下のポテンシャルが1組目のゲート電極14
の下のポテンシャルとほぼ同レベルとなるため、2組
目,3組目の各ゲート電極15,16の下の信号電荷
は、そのまま1組目,2組目の各ゲート電極14,15
の下に均等に分布する。
【0024】そして、転送クロックHφ′が“L”レベ
ルとなることで、2組目のゲート電極15の下のポテン
シャルも3組目のゲート電極16の下のポテンシャルと
同レベルとなり、最も浅い状態になる。この状態は、t
=t1 の状態と同じである。したがって、上述した動作
を繰り返して行うことにより、隣り合う信号電荷を混在
させることなく、図中左方向に信号電荷を転送すること
ができる。
ルとなることで、2組目のゲート電極15の下のポテン
シャルも3組目のゲート電極16の下のポテンシャルと
同レベルとなり、最も浅い状態になる。この状態は、t
=t1 の状態と同じである。したがって、上述した動作
を繰り返して行うことにより、隣り合う信号電荷を混在
させることなく、図中左方向に信号電荷を転送すること
ができる。
【0025】上述したように、N型チャネル(転送チャ
ネル)13の上方に、3組の電極14,15,16を交
互に順次繰り返して配列し、この3組の電極14,1
5,16のうちの1組の電極14には所定のDCバイア
ス電圧を印加し、残りの2組の電極のうちの一方の電極
16には、デバイス外部から与えられる単相の転送クロ
ックHφをそのまま供給し、その他方の電極15には、
この転送クロックHφを遅延した転送クロックHφ′を
供給するようにしたことにより、デバイス外部から与え
られる転送クロックHφは単相でありながら、3相の転
送駆動となる。
ネル)13の上方に、3組の電極14,15,16を交
互に順次繰り返して配列し、この3組の電極14,1
5,16のうちの1組の電極14には所定のDCバイア
ス電圧を印加し、残りの2組の電極のうちの一方の電極
16には、デバイス外部から与えられる単相の転送クロ
ックHφをそのまま供給し、その他方の電極15には、
この転送クロックHφを遅延した転送クロックHφ′を
供給するようにしたことにより、デバイス外部から与え
られる転送クロックHφは単相でありながら、3相の転
送駆動となる。
【0026】このように、信号電荷の転送クロックHφ
を単相化したことにより、従来の2相駆動の場合に比較
して、端子数を1個削減できるとともに、消費電力、発
熱および不要輻射を低減できる。また、従来の2相駆動
の場合のように、転送チャネルにストレージ部とトラン
スファ部を作り分ける必要がないため、その分だけプロ
セス工程を削減できる。しかも、転送総長中の1/3が
信号電荷蓄積領域となり、1/4であった従来の2相駆
動に比べて蓄積領域を拡大できるので、取扱い電荷量を
増加できる。これは、特にチップサイズに制約があり、
チャネル幅を広くとれない電荷転送装置の場合に有用と
なる。
を単相化したことにより、従来の2相駆動の場合に比較
して、端子数を1個削減できるとともに、消費電力、発
熱および不要輻射を低減できる。また、従来の2相駆動
の場合のように、転送チャネルにストレージ部とトラン
スファ部を作り分ける必要がないため、その分だけプロ
セス工程を削減できる。しかも、転送総長中の1/3が
信号電荷蓄積領域となり、1/4であった従来の2相駆
動に比べて蓄積領域を拡大できるので、取扱い電荷量を
増加できる。これは、特にチップサイズに制約があり、
チャネル幅を広くとれない電荷転送装置の場合に有用と
なる。
【0027】なお、上記実施形態では、1組目のゲート
電極14にDC電源18からDCバイアス電圧を印加す
ることにより、1組目のゲート電極14の下のポテンシ
ャルを、2,3組目のゲート電極15,16の下の各ポ
テンシャルの最大レベルと最小レベルのほぼ中間レベル
に固定する構成としたが、図4に示すように、1組目の
ゲート電極14の下の基板表面側に高濃度のN型イオン
を注入してN+ 型拡散領域23を形成し、1組目のゲー
ト電極14にグランドレベルを与えることによっても、
1組目のゲート電極14の下のポテンシャルを、2,3
組目のゲート電極15,16の下の各ポテンシャルの最
大レベルと最小レベルのほぼ中間レベルに固定すること
ができる。
電極14にDC電源18からDCバイアス電圧を印加す
ることにより、1組目のゲート電極14の下のポテンシ
ャルを、2,3組目のゲート電極15,16の下の各ポ
テンシャルの最大レベルと最小レベルのほぼ中間レベル
に固定する構成としたが、図4に示すように、1組目の
ゲート電極14の下の基板表面側に高濃度のN型イオン
を注入してN+ 型拡散領域23を形成し、1組目のゲー
ト電極14にグランドレベルを与えることによっても、
1組目のゲート電極14の下のポテンシャルを、2,3
組目のゲート電極15,16の下の各ポテンシャルの最
大レベルと最小レベルのほぼ中間レベルに固定すること
ができる。
【0028】また、図5に示すように、1組目のゲート
電極14の下の転送方向後側の一部に低濃度のN型イオ
ンを注入してN- 型拡散領域24を形成し、ストレージ
部となる1組目のゲート電極14の下のポテンシャルに
転送方向に向けて階段状に下るポテンシャル勾配を持た
せることにより、1組目のゲート電極14の下から3組
目のゲート電極16の下への信号電荷の転送を円滑に行
うことができるため、転送効率を向上できる。このと
き、理想的にはポテンシャル勾配が連続的になるよう
に、注入するN型イオンの濃度を転送方向において適宜
変えて階段の数を多くすることで、信号電荷の転送をよ
り円滑に行うことができる。
電極14の下の転送方向後側の一部に低濃度のN型イオ
ンを注入してN- 型拡散領域24を形成し、ストレージ
部となる1組目のゲート電極14の下のポテンシャルに
転送方向に向けて階段状に下るポテンシャル勾配を持た
せることにより、1組目のゲート電極14の下から3組
目のゲート電極16の下への信号電荷の転送を円滑に行
うことができるため、転送効率を向上できる。このと
き、理想的にはポテンシャル勾配が連続的になるよう
に、注入するN型イオンの濃度を転送方向において適宜
変えて階段の数を多くすることで、信号電荷の転送をよ
り円滑に行うことができる。
【0029】さらに、上記実施形態においては、遅延回
路21として積分回路構成のものを用いたが、これに限
定されるものではなく、単相の転送クロックHφに対し
て所望に遅延時間を与えることが可能な回路構成のもの
であれば良い。
路21として積分回路構成のものを用いたが、これに限
定されるものではなく、単相の転送クロックHφに対し
て所望に遅延時間を与えることが可能な回路構成のもの
であれば良い。
【0030】なお、上記実施形態では、転送クロックH
φ′を遅延回路21を使ってデバイス内部で発生させる
構成としたが、デバイス内部で発生させるのではなく、
端子の削減効果は得られなくなるものの、デバイス外部
から別途印加する構成を採ることも可能である。これに
よれば、2相の転送クロックHφ,Hφ′の位相関係を
変更することにより、信号電荷の転送方向を任意に設定
できることになる。
φ′を遅延回路21を使ってデバイス内部で発生させる
構成としたが、デバイス内部で発生させるのではなく、
端子の削減効果は得られなくなるものの、デバイス外部
から別途印加する構成を採ることも可能である。これに
よれば、2相の転送クロックHφ,Hφ′の位相関係を
変更することにより、信号電荷の転送方向を任意に設定
できることになる。
【0031】上記構成の本実施形態に係る電荷転送装置
は、例えば、水平転送クロックのクロック周波数が高周
波のCCD型固体撮像装置の水平転送レジスタとして用
いて好適なものとなる。
は、例えば、水平転送クロックのクロック周波数が高周
波のCCD型固体撮像装置の水平転送レジスタとして用
いて好適なものとなる。
【0032】図6は、本実施形態に係る電荷転送装置を
水平転送レジスタとして用いたCCD型固体撮像装置の
一例を示す構成図である。図6において、垂直方向およ
び水平方向にマトリクス状に配列されて入射光量に応じ
た信号電荷を蓄積する複数個の光電変換部61と、これ
ら光電変換部61の垂直列ごとに配列されて各光電変換
部61から読み出された信号電荷を垂直転送する複数本
の垂直転送レジスタ62とによって撮像部63が構成さ
れている。この撮像部63において、光電変換部61は
例えばPN接合のフォトダイオードからなり、垂直転送
レジスタ62はCCDによって構成されている。
水平転送レジスタとして用いたCCD型固体撮像装置の
一例を示す構成図である。図6において、垂直方向およ
び水平方向にマトリクス状に配列されて入射光量に応じ
た信号電荷を蓄積する複数個の光電変換部61と、これ
ら光電変換部61の垂直列ごとに配列されて各光電変換
部61から読み出された信号電荷を垂直転送する複数本
の垂直転送レジスタ62とによって撮像部63が構成さ
れている。この撮像部63において、光電変換部61は
例えばPN接合のフォトダイオードからなり、垂直転送
レジスタ62はCCDによって構成されている。
【0033】光電変換部61に蓄積された信号電荷は、
図示せぬ読み出しゲートを通して垂直転送レジスタ62
に読み出される。垂直転送レジスタ62は、例えば4相
の垂直転送クロックVφ1〜Vφ4によって転送駆動さ
れる。垂直転送レジスタ62に読み出された信号電荷
は、水平ブランキング期間の一部にて1走査線(1ライ
ン)に相当する部分ずつ順に垂直方向に転送される。撮
像部63の図面上の下側には、複数本の垂直転送レジス
タ62から1ラインに相当する信号電荷が順次転送され
る水平転送レジスタ64が配されている。この水平転送
レジスタ64も、CCDによって構成されている。
図示せぬ読み出しゲートを通して垂直転送レジスタ62
に読み出される。垂直転送レジスタ62は、例えば4相
の垂直転送クロックVφ1〜Vφ4によって転送駆動さ
れる。垂直転送レジスタ62に読み出された信号電荷
は、水平ブランキング期間の一部にて1走査線(1ライ
ン)に相当する部分ずつ順に垂直方向に転送される。撮
像部63の図面上の下側には、複数本の垂直転送レジス
タ62から1ラインに相当する信号電荷が順次転送され
る水平転送レジスタ64が配されている。この水平転送
レジスタ64も、CCDによって構成されている。
【0034】水平転送レジスタ64として、上記構成の
電荷転送装置が用いられている。この水平転送レジスタ
64においては、図1において説明したように、転送電
極として3組のゲート電極14,15,16が交互に順
次繰り返し配列されており、1組目のゲート電極14に
はDC電源18によって所定のDCバイアス電圧が印加
され、3組目のゲート電極16にはデバイス外部から与
えられる単相の水平転送クロックHφがそのまま供給さ
れ、2組目のゲート電極15にはこの水平転送クロック
Hφを遅延回路21で所定の遅延時間だけ遅延して得ら
れる水平転送クロックHφ′が供給される構成となって
いる。
電荷転送装置が用いられている。この水平転送レジスタ
64においては、図1において説明したように、転送電
極として3組のゲート電極14,15,16が交互に順
次繰り返し配列されており、1組目のゲート電極14に
はDC電源18によって所定のDCバイアス電圧が印加
され、3組目のゲート電極16にはデバイス外部から与
えられる単相の水平転送クロックHφがそのまま供給さ
れ、2組目のゲート電極15にはこの水平転送クロック
Hφを遅延回路21で所定の遅延時間だけ遅延して得ら
れる水平転送クロックHφ′が供給される構成となって
いる。
【0035】上記構成の水平転送レジスタ64では、デ
バイス外部から与えられる水平転送クロックHφが単相
でありながら3相の転送駆動となり、この3相駆動によ
って水平転送が行われる。これにより、1ライン分の信
号電荷は、水平ブランキング期間後の水平有効期間にお
いて順次水平方向に転送される。水平転送レジスタ64
の転送先の端部には、例えばフローティング・ディフュ
ージョン・アンプ構成の電荷検出部65が配されてお
り、水平転送された信号電荷はこの電荷検出部65で順
次信号電圧に変換される。そして、この信号電圧は出力
アンプ66で増幅された後、被写体からの光の入射量に
応じたCCD出力OUTとしてデバイス外部へ導出され
る。
バイス外部から与えられる水平転送クロックHφが単相
でありながら3相の転送駆動となり、この3相駆動によ
って水平転送が行われる。これにより、1ライン分の信
号電荷は、水平ブランキング期間後の水平有効期間にお
いて順次水平方向に転送される。水平転送レジスタ64
の転送先の端部には、例えばフローティング・ディフュ
ージョン・アンプ構成の電荷検出部65が配されてお
り、水平転送された信号電荷はこの電荷検出部65で順
次信号電圧に変換される。そして、この信号電圧は出力
アンプ66で増幅された後、被写体からの光の入射量に
応じたCCD出力OUTとしてデバイス外部へ導出され
る。
【0036】このように、CCD固体撮像装置におい
て、その水平転送レジスタ64として本発明に係る電荷
転送装置を用いることにより、水平転送クロックHφを
単相化できる。これに伴って、本CCD固体撮像装置の
端子数を削減できるとともに、消費電力、発熱および不
要輻射を低減できる。しかも、水平転送レジスタ64の
転送総長中の1/3と信号電荷蓄積領域となり、蓄積領
域を拡大できるので、取扱い電荷量を増加できる。
て、その水平転送レジスタ64として本発明に係る電荷
転送装置を用いることにより、水平転送クロックHφを
単相化できる。これに伴って、本CCD固体撮像装置の
端子数を削減できるとともに、消費電力、発熱および不
要輻射を低減できる。しかも、水平転送レジスタ64の
転送総長中の1/3と信号電荷蓄積領域となり、蓄積領
域を拡大できるので、取扱い電荷量を増加できる。
【0037】なお、本発明に係る電荷転送装置は、CC
D固体撮像装置の水平転送レジスタとしてだけでなく、
CCD遅延素子の電荷転送部やCCDリニアセンサの電
荷転送部などにも適用し得るものであり、特に転送クロ
ックとして10MHz以上の高周波クロックを使用する
電荷転送部に用いて好適なものである。
D固体撮像装置の水平転送レジスタとしてだけでなく、
CCD遅延素子の電荷転送部やCCDリニアセンサの電
荷転送部などにも適用し得るものであり、特に転送クロ
ックとして10MHz以上の高周波クロックを使用する
電荷転送部に用いて好適なものである。
【0038】
【発明の効果】以上説明したように、本発明によれば、
転送チャネルの上方にその転送方向において順次繰り返
し配列された3組の電極のうちの1組に所定のバイアス
電圧を印加するとともに、デバイス外部から与えられる
単相の転送クロックおよびこれを遅延した転送クロック
を残りの2組に供給する構成としたので、従来2相であ
った転送クロックを単相化できる。この転送クロックの
単相化に伴い、端子数を削減できるとともに、消費電
力、発熱および不要輻射の低減が可能となる。
転送チャネルの上方にその転送方向において順次繰り返
し配列された3組の電極のうちの1組に所定のバイアス
電圧を印加するとともに、デバイス外部から与えられる
単相の転送クロックおよびこれを遅延した転送クロック
を残りの2組に供給する構成としたので、従来2相であ
った転送クロックを単相化できる。この転送クロックの
単相化に伴い、端子数を削減できるとともに、消費電
力、発熱および不要輻射の低減が可能となる。
【0039】また、転送チャネルにストレージ部とトラ
ンスファ部を作り分ける必要がないため、プロセス工程
数を削減できる。しかも、転送総長の1/3を信号電荷
蓄積領域にできるため、1/4であった従来の2相駆動
に比べて蓄積領域を拡大できるので、取扱い電荷量を増
加できることになる。
ンスファ部を作り分ける必要がないため、プロセス工程
数を削減できる。しかも、転送総長の1/3を信号電荷
蓄積領域にできるため、1/4であった従来の2相駆動
に比べて蓄積領域を拡大できるので、取扱い電荷量を増
加できることになる。
【図1】本発明の一実施形態を示す断面図である。
【図2】本発明に係る転送クロックの波形図である。
【図3】本実施形態の動作説明のためのポテンシャル分
布図である。
布図である。
【図4】本発明の一実施形態の変形例を示す断面図であ
る。
る。
【図5】本発明の一実施形態の他の変形例を示す断面図
である。
である。
【図6】本発明に係る固体撮像装置の一例を示す構成図
である。
である。
【図7】従来例を示す断面図である。
【図8】従来の転送クロックの波形図である。
【図9】従来例の動作説明のためのポテンシャル分布図
である。
である。
13 N型チャネル(転送チャネル) 14,15,16 ゲート電極 18 DC電源 21 遅延回路
Claims (2)
- 【請求項1】 転送チャネルの上方にその転送方向にお
いて交互に順次繰り返し配列された3組の電極と、 前記3組の電極のうちの1組に所定のバイアス電圧を印
加する手段と、 デバイス外部から与えられる単相の転送クロックおよび
これを遅延した転送クロックを前記3組の電極の残りの
2組に供給する手段とを備えたことを特徴とする電荷転
送装置。 - 【請求項2】 入射光を信号電荷に変換する複数の光電
変換部からなる撮像部と、前記複数の光電変換部から読
み出された信号電荷を転送する電荷転送部とを有する固
体撮像装置であって、 前記電荷転送部は、 転送チャネルの上方にその転送方向において交互に順次
繰り返し配列された3組の電極と、 前記3組の電極のうちの1組に所定のバイアス電圧を印
加する手段と、 デバイス外部から与えられる単相の転送クロックおよび
これを遅延した転送クロックを前記3組の電極の残りの
2組に供給する手段とを備えたことを特徴とする固体撮
像装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8001414A JPH09191101A (ja) | 1996-01-09 | 1996-01-09 | 電荷転送装置およびこれを用いた固体撮像装置 |
KR1019960063792A KR970060518A (ko) | 1996-01-09 | 1996-12-10 | 전하전송장치 및 이것을 사용한 고체촬상장치 |
US08/779,889 US5760430A (en) | 1996-01-09 | 1997-01-07 | Charge transfer device and solid-state imaging apparatus using the same device |
EP97400040A EP0784346A3 (en) | 1996-01-09 | 1997-01-09 | Charge transfer device and solid-state imaging apparatus using the same device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8001414A JPH09191101A (ja) | 1996-01-09 | 1996-01-09 | 電荷転送装置およびこれを用いた固体撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09191101A true JPH09191101A (ja) | 1997-07-22 |
Family
ID=11500831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8001414A Pending JPH09191101A (ja) | 1996-01-09 | 1996-01-09 | 電荷転送装置およびこれを用いた固体撮像装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5760430A (ja) |
EP (1) | EP0784346A3 (ja) |
JP (1) | JPH09191101A (ja) |
KR (1) | KR970060518A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7522317B2 (en) | 2000-12-20 | 2009-04-21 | Seiko Epson Corporation | Image reading device |
JP2020141029A (ja) * | 2019-02-27 | 2020-09-03 | 株式会社東芝 | 固体撮像装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100259086B1 (ko) | 1997-06-05 | 2000-06-15 | 김영환 | 고체촬상소자 및 이의 제조방법 |
US6608647B1 (en) * | 1997-06-24 | 2003-08-19 | Cognex Corporation | Methods and apparatus for charge coupled device image acquisition with independent integration and readout |
KR100332949B1 (ko) * | 2000-05-23 | 2002-04-20 | 윤종용 | 전자 줌 기능에 적합한 고체 촬상 소자 |
US20050029553A1 (en) * | 2003-08-04 | 2005-02-10 | Jaroslav Hynecek | Clocked barrier virtual phase charge coupled device image sensor |
US7003068B2 (en) * | 2004-06-21 | 2006-02-21 | Kenet, Inc. | Device for subtracting or adding a constant amount of charge in a charge-coupled device at high operating frequencies |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4047216A (en) * | 1974-04-03 | 1977-09-06 | Rockwell International Corporation | High speed low capacitance charge coupled device in silicon-sapphire |
NL7709916A (nl) * | 1977-09-09 | 1979-03-13 | Philips Nv | Ladingsgekoppelde inrichting. |
JPS5453830A (en) * | 1977-10-06 | 1979-04-27 | Toshiba Corp | Solide image pickup device |
US4610019A (en) * | 1984-10-24 | 1986-09-02 | The United States Of America As Represented By The Secretary Of The Air Force | Energizing arrangement for charge coupled device control electrodes |
JPH04373274A (ja) * | 1991-06-21 | 1992-12-25 | Sony Corp | Ccd固体撮像素子 |
JPH06314706A (ja) * | 1993-04-30 | 1994-11-08 | Nec Corp | 電荷転送装置、その駆動方法およびその製造方法 |
-
1996
- 1996-01-09 JP JP8001414A patent/JPH09191101A/ja active Pending
- 1996-12-10 KR KR1019960063792A patent/KR970060518A/ko not_active Application Discontinuation
-
1997
- 1997-01-07 US US08/779,889 patent/US5760430A/en not_active Expired - Fee Related
- 1997-01-09 EP EP97400040A patent/EP0784346A3/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7522317B2 (en) | 2000-12-20 | 2009-04-21 | Seiko Epson Corporation | Image reading device |
JP2020141029A (ja) * | 2019-02-27 | 2020-09-03 | 株式会社東芝 | 固体撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
EP0784346A3 (en) | 1998-10-21 |
KR970060518A (ko) | 1997-08-12 |
US5760430A (en) | 1998-06-02 |
EP0784346A2 (en) | 1997-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5614740A (en) | High-speed peristaltic CCD imager with GaAs fet output | |
EP0862219A2 (en) | Active pixel sensor in which adjacent pixels share an integrated electrical element | |
US4875101A (en) | Solid state photovoltaic imaging device with excess charge eliminator | |
EP1624492A2 (en) | Virtual phase charge coupled device image sensor | |
JPH09191101A (ja) | 電荷転送装置およびこれを用いた固体撮像装置 | |
US7728899B2 (en) | Image sensor, and image pickup apparatus using same, and manufacturing method for manufacturing image sensor | |
KR100193408B1 (ko) | 고체 촬상 장치 | |
EP0572137A1 (en) | Charge skimming and variable integration time in focal plane arrays | |
JP3718103B2 (ja) | 固体撮像装置とその駆動方法、およびこれを用いたカメラ | |
JPS62208668A (ja) | 電荷移送形固体撮像素子 | |
JP3858361B2 (ja) | 固体撮像装置及びその駆動方法、並びにカメラ | |
JPH0775020A (ja) | 電荷結合装置 | |
JP3592772B2 (ja) | 固体撮像装置 | |
JPH0130306B2 (ja) | ||
JPS6160592B2 (ja) | ||
JP3677932B2 (ja) | 電荷転送装置およびこれを用いた固体撮像装置 | |
JP2870046B2 (ja) | 電荷結合素子 | |
JP2907841B2 (ja) | ラインセンサ | |
JP4593751B2 (ja) | リニアセンサ及びその駆動方法 | |
JPH0435372A (ja) | 固体撮像素子の駆動方法 | |
JPH07226497A (ja) | 固体撮像素子 | |
JPH0865449A (ja) | 電荷移動非効率を改善したccd画像センサー及びそのccd画像センサでの電荷キャリア読み出し方法 | |
JPH1188772A (ja) | 固体撮像装置 | |
JPH1155575A (ja) | 固体撮像装置 | |
JPH1065141A (ja) | 固体撮像素子およびその駆動方法、並びに固体撮像装置 |