JP3229359B2 - 集積回路を試験するための回路装置 - Google Patents
集積回路を試験するための回路装置Info
- Publication number
- JP3229359B2 JP3229359B2 JP08333792A JP8333792A JP3229359B2 JP 3229359 B2 JP3229359 B2 JP 3229359B2 JP 08333792 A JP08333792 A JP 08333792A JP 8333792 A JP8333792 A JP 8333792A JP 3229359 B2 JP3229359 B2 JP 3229359B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- transistor
- transistors
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318502—Test of Combinational circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318516—Test of programmable logic devices [PLDs]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
- H03K17/6257—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means
- H03K17/6264—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means using current steering means
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【0001】
【産業上の利用分野】本発明は、試験信号によってディ
ジタル回路内の機能ユニットを試験するための回路装置
に関する。
ジタル回路内の機能ユニットを試験するための回路装置
に関する。
【0002】
【従来の技術】ディジタル集積回路の設計期間中、回路
の論理特性はソフトウエアプログラムによってシミュレ
ーションされる。例えばアンド回路、オア回路、カウン
タ、双安定跳躍段のような基本論理素子から構成された
回路が所望の論理結果を供するか否かが確かめられる。
の論理特性はソフトウエアプログラムによってシミュレ
ーションされる。例えばアンド回路、オア回路、カウン
タ、双安定跳躍段のような基本論理素子から構成された
回路が所望の論理結果を供するか否かが確かめられる。
【0003】このような回路装置は集積回路として製作
される。その際、それぞれ個々の集積回路は、製品欠陥
を出来る限り検知するために、それらの機能を試験され
る。この試験は、回路が自動試験機に接続され、この自
動試験機が所定の順序で試験信号を集積回路の入力端に
印加し、この試験信号に対する回路の応答が正確な機能
をしている際に生ずる基準結果と比較されることによっ
て実施される。
される。その際、それぞれ個々の集積回路は、製品欠陥
を出来る限り検知するために、それらの機能を試験され
る。この試験は、回路が自動試験機に接続され、この自
動試験機が所定の順序で試験信号を集積回路の入力端に
印加し、この試験信号に対する回路の応答が正確な機能
をしている際に生ずる基準結果と比較されることによっ
て実施される。
【0004】試験信号を決定する際の問題は、集積回路
の内部の機能ユニットが入力信号端子に大抵の場合直接
接続されていないことである。このことにより実際上試
験が不可能になるか、または一連の試験信号が非常に長
くなり開発エンジニアへの報告書の作成が益々困難にな
る。
の内部の機能ユニットが入力信号端子に大抵の場合直接
接続されていないことである。このことにより実際上試
験が不可能になるか、または一連の試験信号が非常に長
くなり開発エンジニアへの報告書の作成が益々困難にな
る。
【0005】集積回路の試験に有利な設計を行うことに
より、即ち多額の回路費用を掛けることによって、ディ
ジタル集積回路の設計のために、大形の複合回路におい
ても試験の可能性を保証するための若干の規則が作られ
ている。試験に有利な回路設計を行うための重要な規則
としては次の3つが挙げられる。
より、即ち多額の回路費用を掛けることによって、ディ
ジタル集積回路の設計のために、大形の複合回路におい
ても試験の可能性を保証するための若干の規則が作られ
ている。試験に有利な回路設計を行うための重要な規則
としては次の3つが挙げられる。
【0006】所定の開始状態にメモリセルをリセットす
ること。
ること。
【0007】回路の内部において試験のために重要な信
号を出力端で直接取出すこと。
号を出力端で直接取出すこと。
【0008】例えば個々の機能ブロックを絶縁しかつデ
バイスの信号入力端と出力端とを直接接続するために、
信号路を正規運転から試験運転へ切換えるマルチプレク
サを導入すること。
バイスの信号入力端と出力端とを直接接続するために、
信号路を正規運転から試験運転へ切換えるマルチプレク
サを導入すること。
【0009】さらに、同期動作する大形ディジタル回路
をシステマチックに試験するためのスキャン・パス方法
が開発されている。
をシステマチックに試験するためのスキャン・パス方法
が開発されている。
【0010】この試験方法は例えば刊行物「ジャーナル
・オブ・セミカスタム・アイシーズ(Journal
of Semicustom ICs)」(1989年
発行、第6巻、第4号、第2図)に掲載されたマウンダ
ー(C.M.Maunder)の論文「ザ・ステータス
・オブ・アイシー・デザイン・フォー・テスタビリティ
ー(The Status of IC Design
−for−Testability)」に記載されてい
る。この文献では、冒頭で述べたスイッチング機構のた
めの一般に公知のブロック回路図が基本になっており、
このブロック回路図ではクロック制御されるフリップ・
フロップが組合わせロジックを介して相互に接続されて
いる。各フリップ・フロップの入力端には2:1マルチ
プレクサが設けられ、これによってフリップ・フロップ
のデータ入力端における2つの信号間が切換えられ得
る。正規運転時にはこれは組合わせロジックから到来す
るデータ信号となる。試験運転時にはフリップ・フロッ
プのデータ入力端は隣接するフリップ・フロップのデー
タ出力端に接続される。メモリ素子は試験運転時にはシ
フトレジスタへ接続される。シフトレジスタの初段のフ
リップ・フロップのマルチプレクサの入力と最終段のフ
リップ・フロップの出力とは集積回路の端子に接続され
る。マルチプレクサの制御入力端は同様に共通的に入力
信号端子を介して外部からアクセスできるようにする。
・オブ・セミカスタム・アイシーズ(Journal
of Semicustom ICs)」(1989年
発行、第6巻、第4号、第2図)に掲載されたマウンダ
ー(C.M.Maunder)の論文「ザ・ステータス
・オブ・アイシー・デザイン・フォー・テスタビリティ
ー(The Status of IC Design
−for−Testability)」に記載されてい
る。この文献では、冒頭で述べたスイッチング機構のた
めの一般に公知のブロック回路図が基本になっており、
このブロック回路図ではクロック制御されるフリップ・
フロップが組合わせロジックを介して相互に接続されて
いる。各フリップ・フロップの入力端には2:1マルチ
プレクサが設けられ、これによってフリップ・フロップ
のデータ入力端における2つの信号間が切換えられ得
る。正規運転時にはこれは組合わせロジックから到来す
るデータ信号となる。試験運転時にはフリップ・フロッ
プのデータ入力端は隣接するフリップ・フロップのデー
タ出力端に接続される。メモリ素子は試験運転時にはシ
フトレジスタへ接続される。シフトレジスタの初段のフ
リップ・フロップのマルチプレクサの入力と最終段のフ
リップ・フロップの出力とは集積回路の端子に接続され
る。マルチプレクサの制御入力端は同様に共通的に入力
信号端子を介して外部からアクセスできるようにする。
【0011】集積回路は次のようにして試験される。即
ち、マルチプレクサの制御信号入力端を介してフリップ
・フロップはシフトレジスタとして接続される。その
後、初段のマルチプレクサの入力端を介して試験信号列
がシフトレジスタ内へ読込まれる。その後マルチプレク
サは、回路が正規運転で動作し、従って事前に読込まれ
た試験信号列に対する組合わせロジックの応答がフリッ
プ・フロップ内へ格納されるように調整される。次のス
テップで再びシフトレジスタ運転へ切換えられ、内容が
読出される。このような過程が全ての試験信号列に対し
て繰り返される。それゆえスキャン・パス試験方法にお
いては、組合わせロジックの機能はフリップ・フロップ
のデータ入力端および出力端だけを介して試験され得
る。それゆえ特に、組合わせロジックの内部における回
路試験のために重要な信号を直接試験することは不可能
である。
ち、マルチプレクサの制御信号入力端を介してフリップ
・フロップはシフトレジスタとして接続される。その
後、初段のマルチプレクサの入力端を介して試験信号列
がシフトレジスタ内へ読込まれる。その後マルチプレク
サは、回路が正規運転で動作し、従って事前に読込まれ
た試験信号列に対する組合わせロジックの応答がフリッ
プ・フロップ内へ格納されるように調整される。次のス
テップで再びシフトレジスタ運転へ切換えられ、内容が
読出される。このような過程が全ての試験信号列に対し
て繰り返される。それゆえスキャン・パス試験方法にお
いては、組合わせロジックの機能はフリップ・フロップ
のデータ入力端および出力端だけを介して試験され得
る。それゆえ特に、組合わせロジックの内部における回
路試験のために重要な信号を直接試験することは不可能
である。
【0012】また上述したスキャン・パス方法は高い回
路費用を必要とする。これはフリップ・フロップのデー
タ入力端において補助のマルチプレクサを使用すること
に起因している。これは信号走行時間を長引かせ、使用
面積を高める。
路費用を必要とする。これはフリップ・フロップのデー
タ入力端において補助のマルチプレクサを使用すること
に起因している。これは信号走行時間を長引かせ、使用
面積を高める。
【0013】
【発明が解決しようとする課題】そこで本発明は、回路
の任意の信号を被試験信号として選択し得るようにする
ことによって試験をフレキシブルに行い得るディジタル
集積回路を試験するための回路装置を提供することを課
題とする。
の任意の信号を被試験信号として選択し得るようにする
ことによって試験をフレキシブルに行い得るディジタル
集積回路を試験するための回路装置を提供することを課
題とする。
【0014】
【課題を解決するための手段】この課題は、本発明によ
れば、試験信号によってディジタル集積回路内の機能ユ
ニットを試験するための回路装置において、1個または
複数個のオア回路の出力端をアンド回路の入力端に接続
し、オア回路の1個または複数個の入力端に被試験信号
を与え、オア回路の1個または複数個の他の入力端に選
択信号を与え、アンド回路の出力信号を集積回路の出力
端に案内し、しかも前記オア回路は少なくとも3個のエ
ミッタ結合されたトランジスタを含み、これら3個のト
ランジスタのエミッタをこれらのトランジスタとは別の
トランジスタのコレクタに接続し、該別のトランジスタ
のエミッタを抵抗を介して第1の電圧供給源の端子に接
続し、前記少なくとも3個のトランジスタの内の2個の
トランジスタのコレクタを第2の電圧供給源の端子に接
続し、これら2個のトランジスタのベース端子でオア回
路の入力端を形成させ、前記少なくとも3個のトランジ
スタの内の残りのトランジスタのコレクタでオア回路の
出力端を形成させ、さらに前記アンド回路を、オア回路
の前記残りのトランジスタのコレクタを共通的に抵抗を
介して前記第2の電圧供給源の端子に接続することによ
って形成し、オア回路の前記残りのトランジスタのベー
ス端子を共通的に第3の電圧供給源の端子に接続し、オ
ア回路の前記別のトランジスタのベース端子を共通的に
第4の電圧供給源の端子に接続し、かつ共通的に抵抗を
介して第1の電圧供給源の端子に接続することにより解
決される。
れば、試験信号によってディジタル集積回路内の機能ユ
ニットを試験するための回路装置において、1個または
複数個のオア回路の出力端をアンド回路の入力端に接続
し、オア回路の1個または複数個の入力端に被試験信号
を与え、オア回路の1個または複数個の他の入力端に選
択信号を与え、アンド回路の出力信号を集積回路の出力
端に案内し、しかも前記オア回路は少なくとも3個のエ
ミッタ結合されたトランジスタを含み、これら3個のト
ランジスタのエミッタをこれらのトランジスタとは別の
トランジスタのコレクタに接続し、該別のトランジスタ
のエミッタを抵抗を介して第1の電圧供給源の端子に接
続し、前記少なくとも3個のトランジスタの内の2個の
トランジスタのコレクタを第2の電圧供給源の端子に接
続し、これら2個のトランジスタのベース端子でオア回
路の入力端を形成させ、前記少なくとも3個のトランジ
スタの内の残りのトランジスタのコレクタでオア回路の
出力端を形成させ、さらに前記アンド回路を、オア回路
の前記残りのトランジスタのコレクタを共通的に抵抗を
介して前記第2の電圧供給源の端子に接続することによ
って形成し、オア回路の前記残りのトランジスタのベー
ス端子を共通的に第3の電圧供給源の端子に接続し、オ
ア回路の前記別のトランジスタのベース端子を共通的に
第4の電圧供給源の端子に接続し、かつ共通的に抵抗を
介して第1の電圧供給源の端子に接続することにより解
決される。
【0015】
【実施例】次に本発明の実施例を図面に基づいて詳細に
説明する。
説明する。
【0016】図1にはアンド回路およびオア回路を使用
した試験回路の回路原理図が示されている。少なくとも
2つの入力端を有する複数個のオア回路の出力端はアン
ド回路4の入力端に接続されている。各オア回路の1つ
の入力端は被試験信号端子に接続され、他の1つの入力
端は選択信号端子に接続されている。アンド回路4の出
力端8はこの試験回路全体の出力端を形成し、半導体回
路の出力信号端子に導かれている。
した試験回路の回路原理図が示されている。少なくとも
2つの入力端を有する複数個のオア回路の出力端はアン
ド回路4の入力端に接続されている。各オア回路の1つ
の入力端は被試験信号端子に接続され、他の1つの入力
端は選択信号端子に接続されている。アンド回路4の出
力端8はこの試験回路全体の出力端を形成し、半導体回
路の出力信号端子に導かれている。
【0017】回路は以下のように動作する。例えば、選
択信号ライン6がL電位にあり、他の全ての選択信号ラ
インは値Hを有する。それにより、オア回路1の出力端
7は端子5の被試験信号がHである場合には値Hとな
り、そして端子5がLである場合には値Lとなる。他の
全てのオア回路の出力端はHとなる。同様にアンド回路
4の出力端8には端子5の試験信号の論理値が現れる。
即ち、試験回路の出力端8には、所属の選択信号がL電
位である被試験信号の値が正確に出現する。
択信号ライン6がL電位にあり、他の全ての選択信号ラ
インは値Hを有する。それにより、オア回路1の出力端
7は端子5の被試験信号がHである場合には値Hとな
り、そして端子5がLである場合には値Lとなる。他の
全てのオア回路の出力端はHとなる。同様にアンド回路
4の出力端8には端子5の試験信号の論理値が現れる。
即ち、試験回路の出力端8には、所属の選択信号がL電
位である被試験信号の値が正確に出現する。
【0018】試験信号端子は集積回路の内部の任意の信
号端子に接続され得る。選択信号は適用例に応じて種々
異なった方法で形成され得る。半導体集積回路が入力信
号端子のために適当なスペースをなお提供できる場合に
は、選択信号は外部から印加、例えば自動試験機によっ
て形成され得る。さらに、適当なロジック回路を有する
カンウタを半導体集積回路に設けて、選択信号を形成す
ることも考えられる。このカウンタは並列に動作するこ
の種の他の試験回路に接続することができる。このカウ
ンタは試験目的のためだけに使用されるのではなく、被
試験回路の一部分でもあり得る。
号端子に接続され得る。選択信号は適用例に応じて種々
異なった方法で形成され得る。半導体集積回路が入力信
号端子のために適当なスペースをなお提供できる場合に
は、選択信号は外部から印加、例えば自動試験機によっ
て形成され得る。さらに、適当なロジック回路を有する
カンウタを半導体集積回路に設けて、選択信号を形成す
ることも考えられる。このカウンタは並列に動作するこ
の種の他の試験回路に接続することができる。このカウ
ンタは試験目的のためだけに使用されるのではなく、被
試験回路の一部分でもあり得る。
【0019】冒頭で引用したスキャン・パス試験方法と
同じように、図1に示された試験回路は全てのスイッチ
ング回路技術に適用可能である。何れにしてもECL
(Emitter Coupled Logic)回路
技術またはCML(Current Mode Log
ic)回路技術のようなバイポーラ電流スイッチ技術に
おいては、損失パワーの問題がある。スキャン・パス方
法において回路試験のために補助的に必要なマルチプレ
クサは回路の正規運転時でも常にアクティブ状態にあ
る。一般に回路にとって非常に危険な値となる排出すべ
き損失パワーが高められる。図1の原理的試験回路を電
流スイッチ技術で実現すると、回路の正規運転の期間中
には切離されて損失パワーを消費しないような試験回路
が得られる。
同じように、図1に示された試験回路は全てのスイッチ
ング回路技術に適用可能である。何れにしてもECL
(Emitter Coupled Logic)回路
技術またはCML(Current Mode Log
ic)回路技術のようなバイポーラ電流スイッチ技術に
おいては、損失パワーの問題がある。スキャン・パス方
法において回路試験のために補助的に必要なマルチプレ
クサは回路の正規運転時でも常にアクティブ状態にあ
る。一般に回路にとって非常に危険な値となる排出すべ
き損失パワーが高められる。図1の原理的試験回路を電
流スイッチ技術で実現すると、回路の正規運転の期間中
には切離されて損失パワーを消費しないような試験回路
が得られる。
【0020】図1に基づいて説明した電流スイッチ技術
による試験回路の構成が図2に示されている。概要をよ
り一層理解し易くするために、ここでは2個のオア回路
1、2しか使用されていない。オア回路1は以下のよう
に構成されている。即ち、3個のエミッタ結合されたト
ランジスタ10、11、12のエミッタは第4のトラン
ジスタ13のコレクタに接続されており、第4のトラン
ジスタ13のエミッタは抵抗14を介して第1の電圧供
給源VEEの端子に接続されている。エミッタ結合され
たトランジスタ10、11、12の内の2つのトランジ
スタ10、11のコレクタは第2の電圧供給源VCCに
接続されている。トランジスタ10、11のベース端子
はそれぞれオア回路1の選択信号端子6および試験信号
端子5である。もう一つのオア回路2は、両オア回路の
それぞれ第3のエミッタ結合されたトランジスタ12、
15のコレクタが相互に接続され、かつ抵抗16を介し
て第2の電圧供給源VCCの端子に接続されるように並
列に接続されている。接続点17には出力信号8が出現
する。さらに、両オア回路の第3のトランジスタ12、
15のベース端子は第3の供給電位V1に共通的に接続
されている。第4のトランジスタ13、18のベース端
子は同様に第4の供給電位V2に共通的に接続され、か
つ抵抗20を介して第1の電圧供給源VEEの端子に共
通的に接続されている。
による試験回路の構成が図2に示されている。概要をよ
り一層理解し易くするために、ここでは2個のオア回路
1、2しか使用されていない。オア回路1は以下のよう
に構成されている。即ち、3個のエミッタ結合されたト
ランジスタ10、11、12のエミッタは第4のトラン
ジスタ13のコレクタに接続されており、第4のトラン
ジスタ13のエミッタは抵抗14を介して第1の電圧供
給源VEEの端子に接続されている。エミッタ結合され
たトランジスタ10、11、12の内の2つのトランジ
スタ10、11のコレクタは第2の電圧供給源VCCに
接続されている。トランジスタ10、11のベース端子
はそれぞれオア回路1の選択信号端子6および試験信号
端子5である。もう一つのオア回路2は、両オア回路の
それぞれ第3のエミッタ結合されたトランジスタ12、
15のコレクタが相互に接続され、かつ抵抗16を介し
て第2の電圧供給源VCCの端子に接続されるように並
列に接続されている。接続点17には出力信号8が出現
する。さらに、両オア回路の第3のトランジスタ12、
15のベース端子は第3の供給電位V1に共通的に接続
されている。第4のトランジスタ13、18のベース端
子は同様に第4の供給電位V2に共通的に接続され、か
つ抵抗20を介して第1の電圧供給源VEEの端子に共
通的に接続されている。
【0021】トランジスタ13、18はエミッタ側抵抗
14、19と協働してそれぞれ電流源を形成している。
半導体集積回路の試験の期間だけ、第4の電圧供給源V
2が接続され、それによりトランジスタ13、18が導
通する。被試験回路の正規運転時には第4の電圧供給源
V2は切離され、第4のトランジスタ13、18のベー
ス端子は抵抗20を介して第1の電圧供給源VEEに接
続され、従って遮断される。即ち図2の回路の損失パワ
ーの消費は試験期間中だけに限定される。
14、19と協働してそれぞれ電流源を形成している。
半導体集積回路の試験の期間だけ、第4の電圧供給源V
2が接続され、それによりトランジスタ13、18が導
通する。被試験回路の正規運転時には第4の電圧供給源
V2は切離され、第4のトランジスタ13、18のベー
ス端子は抵抗20を介して第1の電圧供給源VEEに接
続され、従って遮断される。即ち図2の回路の損失パワ
ーの消費は試験期間中だけに限定される。
【0022】以下においては端子5に印加された信号だ
けが試験される、即ち端子5における信号の論理値だけ
が出力端8に出現する。出力端8は通常自動試験機に接
続され、被試験回路が正確な機能をしている際に生ずる
基準値と比較される。図1に関連して説明したように、
選択ロジックは信号入力端6にL電位を印加し、トラン
ジスタ10を遮断する。端子5の被試験信号が同様にL
である場合、トランジスタ11は遮断される。その場合
にはトランジスタ12が導通し、抵抗16に電圧降下を
生ぜしめ、それにより出力端8は端子5の被試験信号に
応じて同様にLになる。被試験信号がH電位を有する場
合、トランジスタ11は導通する。これにより、トラン
ジスタ12が遮断し、出力端8はH電位VCCが印加さ
れることになる。図1の実施例によれば、もう一つのオ
ア回路2の選択信号レベルはH電位を印加され、それゆ
えそのトランジスタ15は遮断される。従って、オア回
路2からは抵抗16には電圧降下が生ぜしめられない。
トランジスタ12、15のコレクタの信号と出力端8と
の間に形成された論理機能はアンド機能である。このア
ンド機能は、これらのトランジスタのコレクタが接続さ
れて抵抗を介して供給電圧VCCを印加されることによ
って実現される。この回路は通常ワイアド・アンド(W
IRED AND)回路と称されている。
けが試験される、即ち端子5における信号の論理値だけ
が出力端8に出現する。出力端8は通常自動試験機に接
続され、被試験回路が正確な機能をしている際に生ずる
基準値と比較される。図1に関連して説明したように、
選択ロジックは信号入力端6にL電位を印加し、トラン
ジスタ10を遮断する。端子5の被試験信号が同様にL
である場合、トランジスタ11は遮断される。その場合
にはトランジスタ12が導通し、抵抗16に電圧降下を
生ぜしめ、それにより出力端8は端子5の被試験信号に
応じて同様にLになる。被試験信号がH電位を有する場
合、トランジスタ11は導通する。これにより、トラン
ジスタ12が遮断し、出力端8はH電位VCCが印加さ
れることになる。図1の実施例によれば、もう一つのオ
ア回路2の選択信号レベルはH電位を印加され、それゆ
えそのトランジスタ15は遮断される。従って、オア回
路2からは抵抗16には電圧降下が生ぜしめられない。
トランジスタ12、15のコレクタの信号と出力端8と
の間に形成された論理機能はアンド機能である。このア
ンド機能は、これらのトランジスタのコレクタが接続さ
れて抵抗を介して供給電圧VCCを印加されることによ
って実現される。この回路は通常ワイアド・アンド(W
IRED AND)回路と称されている。
【0023】スキャン・パス方法に比較して、図2の回
路は被試験信号毎に必要なトランジスタの個数が少な
い。オア回路を実現するためには4個のトランジスタと
1個の抵抗とが使用される。ワイアド・アンド回路即ち
抵抗16、20のための被試験信号毎の回路費用は、例
えば64個のオア回路が一つのワイアド・アンド回路に
纏められる場合には、無視し得るほど僅かである。同様
に、被試験信号毎に約1個のトランジスタを備えて例え
ばカウンタによって実現されるべきである制御ロジック
の費用は、例えば20個の図1の試験回路が制御ロジッ
クに並列接続される場合には、極めて僅小になる。約1
0個のトランジスタを備えたマルチプレクサを被試験信
号毎に必要とするスキャン・パス方法に比較して、被試
験信号毎のトランジスタの個数はほぼ半分となる。
路は被試験信号毎に必要なトランジスタの個数が少な
い。オア回路を実現するためには4個のトランジスタと
1個の抵抗とが使用される。ワイアド・アンド回路即ち
抵抗16、20のための被試験信号毎の回路費用は、例
えば64個のオア回路が一つのワイアド・アンド回路に
纏められる場合には、無視し得るほど僅かである。同様
に、被試験信号毎に約1個のトランジスタを備えて例え
ばカウンタによって実現されるべきである制御ロジック
の費用は、例えば20個の図1の試験回路が制御ロジッ
クに並列接続される場合には、極めて僅小になる。約1
0個のトランジスタを備えたマルチプレクサを被試験信
号毎に必要とするスキャン・パス方法に比較して、被試
験信号毎のトランジスタの個数はほぼ半分となる。
【0024】集積回路を試験する際、所望の時点に双安
定跳躍段を規定の論理値、例えばL電位にセットすると
いう問題がしばしば生ずる。図3はこのために第2の実
施例を示す。被試験ディジタル集積回路はCML(Cu
rrent Mode Logic)回路技術で構成さ
れ、双安定跳躍段32を含んでいる。インバータ31は
双安定跳躍段32の入力端におけるスイッチング要素で
あり、インバータ30は例えば双安定跳躍段32に前置
接続された機能ユニットの出力端の一部分である。オア
回路3のトランジスタ37のコレクタは図2のワイアド
・アンド回路に接続される代わりに双安定跳躍段32の
入力端33に接続されている。トランジスタ35、36
のベース端子は相互に接続され、オア回路3の選択入力
端39を形成している。さらに、トランジスタ37、3
8のベース端子は図2において既に説明したように他の
オア回路1、2に接続されている。入力端39の選択信
号のLレベルによって、トランジスタ35、36は遮断
され、トランジスタ37は導通する。このことによって
インバータ30の抵抗34に電圧降下が生ぜしめられ、
双安定跳躍段32の入力端33にL電位が印加される。
それゆえ、フリップフロップ内に集積されたリセットロ
ジック(このロジックは回路を試験するためだけに用い
られる)は不必要となる。
定跳躍段を規定の論理値、例えばL電位にセットすると
いう問題がしばしば生ずる。図3はこのために第2の実
施例を示す。被試験ディジタル集積回路はCML(Cu
rrent Mode Logic)回路技術で構成さ
れ、双安定跳躍段32を含んでいる。インバータ31は
双安定跳躍段32の入力端におけるスイッチング要素で
あり、インバータ30は例えば双安定跳躍段32に前置
接続された機能ユニットの出力端の一部分である。オア
回路3のトランジスタ37のコレクタは図2のワイアド
・アンド回路に接続される代わりに双安定跳躍段32の
入力端33に接続されている。トランジスタ35、36
のベース端子は相互に接続され、オア回路3の選択入力
端39を形成している。さらに、トランジスタ37、3
8のベース端子は図2において既に説明したように他の
オア回路1、2に接続されている。入力端39の選択信
号のLレベルによって、トランジスタ35、36は遮断
され、トランジスタ37は導通する。このことによって
インバータ30の抵抗34に電圧降下が生ぜしめられ、
双安定跳躍段32の入力端33にL電位が印加される。
それゆえ、フリップフロップ内に集積されたリセットロ
ジック(このロジックは回路を試験するためだけに用い
られる)は不必要となる。
【図1】アンド回路およびオア回路から構成された信号
試験回路を示す回路図。
試験回路を示す回路図。
【図2】この回路を電流スイッチ技術によって実現する
ための回路図。
ための回路図。
【図3】フリップフロップをリセットするための実施例
を示す回路図。
を示す回路図。
1、2、3 オア回路 4 アンド回路 5 端子 6 選択信号ライン 7 出力端 8 出力端 10、11、12、13 トランジスタ 14 抵抗 15 トランジスタ 16 抵抗 17 接続点 18 トランジスタ 19 抵抗 20 抵抗 30 インバータ 31 インバータ 32 双安定跳躍段 33 入力端 34 抵抗 35、36、37、38 トランジスタ 39 入力端
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G01R 31/28,31/3185
Claims (2)
- 【請求項1】 試験信号によってディジタル集積回路内
の機能ユニットを試験するための回路装置において、 1個または複数個のオア回路の出力端がアンド回路の入
力端に接続され、オア回路の1個または複数個の入力端
に被試験信号が与えられ、オア回路の1個または複数個
の他の入力端に選択信号が与えられ、アンド回路の出力
信号は集積回路の出力端に案内され、しかも 前記オア回
路は少なくとも3個のエミッタ結合されたトランジスタ
(10、11、12)を含み、これら3個のトランジス
タ(10、11、12)のエミッタはこれらのトランジ
スタとは別のトランジスタ(13)のコレクタに接続さ
れ、該別のトランジスタのエミッタは抵抗(14)を介
して第1の電圧供給源(VEE)の端子に接続され、前
記少なくとも3個のトランジスタの内の2個のトランジ
スタ(10、11)のコレクタは第2の電圧供給源(V
CC)の端子に接続され、これら2個のトランジスタ
(10、11)のベース端子はオア回路の入力端を形成
し、前記少なくとも3個のトランジスタの内の残りのト
ランジスタ(12)のコレクタはオア回路の出力端を形
成し、さらに 前記アンド回路は、オア回路の前記残りの
トランジスタ(12)のコレクタが共通的に抵抗(1
6)を介して前記第2の電圧供給源(VCC)の端子に
接続されることによって形成され、オア回路の前記残り
のトランジスタ(12)のベース端子は共通的に第3の
電圧供給源(V1)の端子に接続され、オア回路の前記
別のトランジスタ(13)のベース端子は共通的に第4
の電圧供給源(V2)の端子に接続され、かつ共通的に
抵抗(20)を介して第1の電圧供給源(VEE)の端
子に接続されることを特徴とする集積回路を試験するた
めの回路装置。 - 【請求項2】 ディジタル集積回路内の双安定跳躍段を
試験するために、請求項1に記載のオア回路とは別のオ
ア回路(3)が設けられ、このオア回路(3)における
トランジスタ(37)のコレクタは1個または複数個の
双安定跳躍段(32)の入力端に接続され、さらに該ト
ランジスタ(37)のベースは、請求項1に記載のオア
回路における残りのトランジスタのベース端子に接続さ
れ、前記別のオア回路(3)において前記トランジスタ
(37)と第1の電圧供給源( VEE)との間に接続さ
れたトランジスタ(38)のベースは、請求項1に記載
の別のトランジスタのベース端子に接続されることを特
徴とする請求項1記載の回路装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4107172A DE4107172C2 (de) | 1991-03-06 | 1991-03-06 | Schaltungsanordnung zum Testen integrierter digitaler Schaltungen |
DE4107172.7 | 1991-03-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05172907A JPH05172907A (ja) | 1993-07-13 |
JP3229359B2 true JP3229359B2 (ja) | 2001-11-19 |
Family
ID=6426612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08333792A Expired - Fee Related JP3229359B2 (ja) | 1991-03-06 | 1992-03-04 | 集積回路を試験するための回路装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5248937A (ja) |
EP (1) | EP0508061B1 (ja) |
JP (1) | JP3229359B2 (ja) |
DE (2) | DE4107172C2 (ja) |
IE (1) | IE80388B1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0394183A (ja) * | 1989-05-19 | 1991-04-18 | Fujitsu Ltd | 半導体集積回路の試験方法及び回路 |
US5428626A (en) * | 1993-10-18 | 1995-06-27 | Tektronix, Inc. | Timing analyzer for embedded testing |
DE10059484B4 (de) * | 2000-02-21 | 2005-07-21 | Hewlett-Packard Development Co., L.P., Houston | Vorrichtung zur Datenweiterleitung |
US6707831B1 (en) | 2000-02-21 | 2004-03-16 | Hewlett-Packard Development Company, L.P. | Mechanism for data forwarding |
DE10145727B4 (de) * | 2001-09-17 | 2013-07-11 | Qimonda Ag | Verfahren und Vorrichtung zum Verringern des Stromverbrauchs einer elektronischen Schaltung |
JP2003222659A (ja) * | 2002-01-31 | 2003-08-08 | Umc Japan | 解析シミュレータ、解析シミュレート方法及び解析シミュレートプログラム |
US7180594B2 (en) * | 2004-05-27 | 2007-02-20 | Finesse Instruments, Llc. | Method and apparatus for verifying proper operation of a photometric device, such as a cell density probe |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4042830A (en) * | 1975-11-25 | 1977-08-16 | The United States Of America As Represented By The Secretary Of The Navy | Solid state programmable dynamic load simulator |
US4465971A (en) * | 1982-03-15 | 1984-08-14 | Rca Corporation | Circuit for coupling signals to or from a circuit under test |
US4720672A (en) * | 1984-06-27 | 1988-01-19 | Jon Turino | Testability system |
JPS63246920A (ja) * | 1987-04-02 | 1988-10-13 | Agency Of Ind Science & Technol | ジヨゼフソン・デ−タ・セレクタ用単位セル |
DD262924A1 (de) * | 1987-08-12 | 1988-12-14 | Mittweida Ing Hochschule | Schaltungsanordnung zur prueffreundlichen strukturierung von digitalschaltungen |
US4932027A (en) * | 1988-03-22 | 1990-06-05 | Texas Instruments Incorporated | Single-level multiplexer |
US5068599A (en) * | 1989-10-23 | 1991-11-26 | Texas Instruments Incorporated | Integrated circuit having an enabling circuit for controlling primary and secondary subcircuits |
-
1991
- 1991-03-06 DE DE4107172A patent/DE4107172C2/de not_active Expired - Fee Related
-
1992
- 1992-02-11 EP EP92102279A patent/EP0508061B1/de not_active Expired - Lifetime
- 1992-02-11 DE DE59208836T patent/DE59208836D1/de not_active Expired - Fee Related
- 1992-03-04 JP JP08333792A patent/JP3229359B2/ja not_active Expired - Fee Related
- 1992-03-05 IE IE920706A patent/IE80388B1/en not_active IP Right Cessation
- 1992-03-06 US US07/847,791 patent/US5248937A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0508061B1 (de) | 1997-09-03 |
DE4107172C2 (de) | 1997-08-07 |
IE920706A1 (en) | 1992-09-09 |
IE80388B1 (en) | 1998-06-03 |
DE4107172A1 (de) | 1992-09-10 |
EP0508061A2 (de) | 1992-10-14 |
EP0508061A3 (en) | 1993-07-28 |
JPH05172907A (ja) | 1993-07-13 |
DE59208836D1 (de) | 1997-10-09 |
US5248937A (en) | 1993-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5115191A (en) | Testing integrated circuit capable of easily performing parametric test on high pin count semiconductor device | |
US6100716A (en) | Voltage excursion detection apparatus | |
US4855669A (en) | System for scan testing of logic circuit networks | |
US5155432A (en) | System for scan testing of logic circuit networks | |
EP0240719B1 (en) | Shift register latch arrangement for enhanced testability in differential cascode voltage switch circuit | |
JP3180421B2 (ja) | テスト回路を内蔵したアナログ・ディジタル混在マスタ | |
EP0174236B1 (en) | Semiconductor integrated circuit device having a test circuit | |
JP3229359B2 (ja) | 集積回路を試験するための回路装置 | |
US5936448A (en) | Integrated circuit having independently testable input-output circuits and test method therefor | |
EP0213453B1 (en) | Noise reduction during testing of integrated circuit chips | |
EP0151694A2 (en) | Logic circuit with built-in self-test function | |
KR940010422B1 (ko) | 테스트회로를 갖춘 반도체 집적회로장치 | |
JPH02194376A (ja) | レジスタ・ビツト・スライス | |
JP2557833B2 (ja) | 試験回路を有する半導体集積回路装置及びその試験方法 | |
KR100668250B1 (ko) | 출력 신호 레벨을 스위칭하는 트리스테이트 회로 및 방법 | |
JP2723676B2 (ja) | 半導体集積回路 | |
JP2654604B2 (ja) | 論理回路 | |
JPS63175779A (ja) | 論理集積回路 | |
JPH1183922A (ja) | 減衰器テスト回路および減衰器テスト方法 | |
JPH10115666A (ja) | テスト回路を組み込んだ集積回路、テスト回路及びテストボードを有する集積回路装置、並びに集積回路の試験方法 | |
JPH0536754B2 (ja) | ||
JPH02290573A (ja) | 半導体集積回路 | |
JPH0118586B2 (ja) | ||
JPH1164452A (ja) | テスト容易化回路 | |
JPS61234376A (ja) | 信号試験回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010802 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |