JP3229068B2 - Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置 - Google Patents
Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置Info
- Publication number
- JP3229068B2 JP3229068B2 JP11822993A JP11822993A JP3229068B2 JP 3229068 B2 JP3229068 B2 JP 3229068B2 JP 11822993 A JP11822993 A JP 11822993A JP 11822993 A JP11822993 A JP 11822993A JP 3229068 B2 JP3229068 B2 JP 3229068B2
- Authority
- JP
- Japan
- Prior art keywords
- tab film
- lead
- semiconductor device
- center line
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の実装に関
し、特にＴＡＢ（Tape Automated Bonding）フィルムを
用いて実装された半導体装置に関するものである。
し、特にＴＡＢ（Tape Automated Bonding）フィルムを
用いて実装された半導体装置に関するものである。
【０００２】
【従来の技術】従来の技術によるＴＡＢフィルムを用い
た半導体装置を、図２を参照して説明する。ＴＡＢフィ
ルムは次のような構成である。フィルムキャリア２１の
両端には該フィルムキャリア２１を搬送するためのスプ
ロケットホ−ル２２と、半導体チップ２３を置くための
デバイスホ−ル２４とアウタ−リ−ドホ−ル２５とが設
けられている。フィルムキャリア２１上には、インナ−
リ−ド２６と該インナ−リ−ド２６に連なるアウタ−リ
−ド２７（入力側及び出力側）とが形成されている。こ
のようなＴＡＢフィルムを用いて、半導体チップ２３は
表面上に設けられたパッド電極（図示せず）にインナ−
リ−ド２６が接続されて実装される。但し上記パッド電
極は半導体チップ２３の各辺と平行に列状に形成されて
いる。
た半導体装置を、図２を参照して説明する。ＴＡＢフィ
ルムは次のような構成である。フィルムキャリア２１の
両端には該フィルムキャリア２１を搬送するためのスプ
ロケットホ−ル２２と、半導体チップ２３を置くための
デバイスホ−ル２４とアウタ−リ−ドホ−ル２５とが設
けられている。フィルムキャリア２１上には、インナ−
リ−ド２６と該インナ−リ−ド２６に連なるアウタ−リ
−ド２７（入力側及び出力側）とが形成されている。こ
のようなＴＡＢフィルムを用いて、半導体チップ２３は
表面上に設けられたパッド電極（図示せず）にインナ−
リ−ド２６が接続されて実装される。但し上記パッド電
極は半導体チップ２３の各辺と平行に列状に形成されて
いる。
【０００３】ここで、上記パッド電極と接続するインナ
−リ−ド２６はＸ方向テ−プ中心線２８またはＹ方向テ
−プ中心線２９に対し並列に形成され、一方０ＬＢ（Ou
terLead Bonding）エリア３０におけるアウタ−リ−ド
２７はＸ方向テ−プ中心線２８に対し並列に形成されて
いる。また、パッド電極ピッチ即ちインナ−リ−ドピッ
チ３１と、ＯＬＢエリア３０におけるアウタ−リ−ドピ
ッチ３２とは異なるため、アウタ−リ−ド２７に２カ所
の屈曲部３３を設ける。
−リ−ド２６はＸ方向テ−プ中心線２８またはＹ方向テ
−プ中心線２９に対し並列に形成され、一方０ＬＢ（Ou
terLead Bonding）エリア３０におけるアウタ−リ−ド
２７はＸ方向テ−プ中心線２８に対し並列に形成されて
いる。また、パッド電極ピッチ即ちインナ−リ−ドピッ
チ３１と、ＯＬＢエリア３０におけるアウタ−リ−ドピ
ッチ３２とは異なるため、アウタ−リ−ド２７に２カ所
の屈曲部３３を設ける。
【０００４】ところで、ＴＡＢフィルムを用いてパッケ
−ジングされた半導体装置を回路基板等に搭載するた
め、ＯＬＢエリア３０は一定の領域を必要とする。従っ
て、パッケ−ジサイズ３４をより縮小するには、２カ所
の屈曲部３３の間（以下、配線領域３５とする）を狭く
することが考えられる。配線領域３５を狭くすると、配
線領域３５におけるアウタ−リ−ド２７のＹ方向テ−プ
中心線２９を基準とする配線角度３６は小さくなり、そ
れと同時に配線領域３５におけるアウタ−リ−ド２７の
配線ピッチ３７も狭くなる。
−ジングされた半導体装置を回路基板等に搭載するた
め、ＯＬＢエリア３０は一定の領域を必要とする。従っ
て、パッケ−ジサイズ３４をより縮小するには、２カ所
の屈曲部３３の間（以下、配線領域３５とする）を狭く
することが考えられる。配線領域３５を狭くすると、配
線領域３５におけるアウタ−リ−ド２７のＹ方向テ−プ
中心線２９を基準とする配線角度３６は小さくなり、そ
れと同時に配線領域３５におけるアウタ−リ−ド２７の
配線ピッチ３７も狭くなる。
【０００５】しかしながら、狭い配線ピッチ３７となる
ようにアウタ−リ−ド２７を形成することは容易ではな
い。また、ＴＡＢフィルム自体を折り曲げ立体的に実装
する際に配線領域３５に応力がかかり、とりわけ屈曲部
３３に応力が集中される。そのため屈曲部３３からの破
断が発生しやすく、数多くの屈曲部３３を有することは
それだけ半導体装置の信頼性の低下につながっている。
ようにアウタ−リ−ド２７を形成することは容易ではな
い。また、ＴＡＢフィルム自体を折り曲げ立体的に実装
する際に配線領域３５に応力がかかり、とりわけ屈曲部
３３に応力が集中される。そのため屈曲部３３からの破
断が発生しやすく、数多くの屈曲部３３を有することは
それだけ半導体装置の信頼性の低下につながっている。
【０００６】
【発明が解決しようとする課題】上述のように、ＴＡＢ
フィルムを用いた半導体装置のパッケ−ジサイズを縮小
するために、ＴＡＢフィルムにおける配線領域を狭くす
ることにより達成するには限界がある。また、破断箇所
となる屈曲部は少ない程望ましい。
フィルムを用いた半導体装置のパッケ−ジサイズを縮小
するために、ＴＡＢフィルムにおける配線領域を狭くす
ることにより達成するには限界がある。また、破断箇所
となる屈曲部は少ない程望ましい。
【０００７】それ故に、本発明の目的は、パッケ−ジサ
イズを縮小すると共に信頼性の高いＴＡＢフィルム及び
そのＴＡＢフィルムを用いた半導体装置を提供すること
である。
イズを縮小すると共に信頼性の高いＴＡＢフィルム及び
そのＴＡＢフィルムを用いた半導体装置を提供すること
である。
【０００８】
【課題を解決するための手段】本発明によるＴＡＢフィ
ルムは、フィルムキャリア上にインナ−リ−ド及びアウ
タリ−ドとが次のように形成されている。上記インナ−
リ−ドはＹ方向テ−プ中心線に対し斜めに形成され、さ
らに上記インナ−リ−ドに続く上記アウタ−リ−ドはＯ
ＬＢエリアの先端まで上記インナ−リ−ド同様に斜めに
形成され、ＯＬＢエリアの先端において屈曲し、Ｘ方向
テ−プ中心線と並列に形成される。
ルムは、フィルムキャリア上にインナ−リ−ド及びアウ
タリ−ドとが次のように形成されている。上記インナ−
リ−ドはＹ方向テ−プ中心線に対し斜めに形成され、さ
らに上記インナ−リ−ドに続く上記アウタ−リ−ドはＯ
ＬＢエリアの先端まで上記インナ−リ−ド同様に斜めに
形成され、ＯＬＢエリアの先端において屈曲し、Ｘ方向
テ−プ中心線と並列に形成される。
【０００９】半導体チップは該チップの各辺に対して斜
めに配置されたパッド電極を有しており、該パッド電極
は上記インナ−リ−ドに接続され、上記半導体チップは
上記ＴＡＢフィルムを用いてパッケ−ジングされる。
めに配置されたパッド電極を有しており、該パッド電極
は上記インナ−リ−ドに接続され、上記半導体チップは
上記ＴＡＢフィルムを用いてパッケ−ジングされる。
【００１０】
【作用】上記ＴＡＢフィルムによれば、上記インナ−リ
−ド及び上記アウタ−リ−ドとはＹ方向テ−プ中心線を
基準とする角度を大きく採ることができるため、それら
リ−ドを容易に形成することができると共にパッケ−ジ
サイズを縮小することもできる。また、上記アウタ−リ
−ドの屈曲箇所は各々一つの屈曲部のみであり、破断箇
所となる屈曲部を大幅に減少され信頼性の高い半導体装
置を提供することが可能である。
−ド及び上記アウタ−リ−ドとはＹ方向テ−プ中心線を
基準とする角度を大きく採ることができるため、それら
リ−ドを容易に形成することができると共にパッケ−ジ
サイズを縮小することもできる。また、上記アウタ−リ
−ドの屈曲箇所は各々一つの屈曲部のみであり、破断箇
所となる屈曲部を大幅に減少され信頼性の高い半導体装
置を提供することが可能である。
【００１１】
【実施例】本発明による一実施例を図１より説明する。
図１は、ＴＡＢフィルムを用いた半導体装置を模式的に
表す平面図である。ＴＡＢフィルムは次のような構成で
ある。フィルムキャリア１の両端には該フィルムキャリ
ア１を搬送するためのスプロケットホ−ル２と、半導体
チップ３を置くためのデバイスホ−ル４とアウタ−リ−
ドホ−ル５とが設けられている。フィルムキャリア１上
にはインナ−リ−ド６と該インナ−リ−ド６に連なるア
ウタ−リ−ド７（入力側及び出力側）とが形成されてい
る。このようなＴＡＢフィルムを用いて半導体チップ３
は、その表面上に設けられたパッド電極（図示せず）に
インナ−リ−ド６を接続することにより実装される。但
し、上記パッド電極は半導体チップ３の各辺に対して一
定の角度を持つように、つまり各辺に対して斜めとなる
配置に形成されている。
図１は、ＴＡＢフィルムを用いた半導体装置を模式的に
表す平面図である。ＴＡＢフィルムは次のような構成で
ある。フィルムキャリア１の両端には該フィルムキャリ
ア１を搬送するためのスプロケットホ−ル２と、半導体
チップ３を置くためのデバイスホ−ル４とアウタ−リ−
ドホ−ル５とが設けられている。フィルムキャリア１上
にはインナ−リ−ド６と該インナ−リ−ド６に連なるア
ウタ−リ−ド７（入力側及び出力側）とが形成されてい
る。このようなＴＡＢフィルムを用いて半導体チップ３
は、その表面上に設けられたパッド電極（図示せず）に
インナ−リ−ド６を接続することにより実装される。但
し、上記パッド電極は半導体チップ３の各辺に対して一
定の角度を持つように、つまり各辺に対して斜めとなる
配置に形成されている。
【００１２】ここで、上記パッド電極と接続されるイン
ナ−リ−ド６に連なるアウタ−リ−ド７は、例えばＹ方
向テ−プ中心線８に対し一定の配線角度９を有し、屈曲
部１０を通過し０ＬＢ（Outer Lead Bonding）エリア１
１におけるアウタ−リ−ド７はＸ方向テ−プ中心線１２
に対し並列に形成されている。従って、各アウタ−リ−
ド７は一つの屈曲部１０を有する形状となる。さらに、
アウタ−リ−ド７はインナ−リ−ド６から屈曲部１０ま
で直線的に形成されるため、配線角度９を大きくとるこ
とができ配線ピッチ１３も大きくすることができる。
ナ−リ−ド６に連なるアウタ−リ−ド７は、例えばＹ方
向テ−プ中心線８に対し一定の配線角度９を有し、屈曲
部１０を通過し０ＬＢ（Outer Lead Bonding）エリア１
１におけるアウタ−リ−ド７はＸ方向テ−プ中心線１２
に対し並列に形成されている。従って、各アウタ−リ−
ド７は一つの屈曲部１０を有する形状となる。さらに、
アウタ−リ−ド７はインナ−リ−ド６から屈曲部１０ま
で直線的に形成されるため、配線角度９を大きくとるこ
とができ配線ピッチ１３も大きくすることができる。
【００１３】つまり、インナ−リ−ド６自体をＹ方向テ
−プ中心線８に対し斜めに形成するため、インナ−リ−
ド６に続くアウタ−リ−ド７をもＯＬＢエリア１１に至
る屈曲部１０までインナ−リ−ド６同様に斜めに形成す
ることが可能である。それにより、ＯＬＢエリア１１ま
でのアウタ−リ−ド７の領域を狭くすることができると
同時にＯＬＢエリア１１においても回路基板等に搭載す
る際に必要な一定領域を確保することができる。このよ
うなＴＡＢフィルムを用いた半導体装置とすることによ
り、パッケ−ジサイズ１４を大幅に縮小することが可能
であり、その結果コストダウンを図ることができる。更
に、屈曲部１０を一か所とすることは、実装時の応力集
中箇所、即ち破断箇所を少なくすることであり、高信頼
性の半導体装置を提供することができる。
−プ中心線８に対し斜めに形成するため、インナ−リ−
ド６に続くアウタ−リ−ド７をもＯＬＢエリア１１に至
る屈曲部１０までインナ−リ−ド６同様に斜めに形成す
ることが可能である。それにより、ＯＬＢエリア１１ま
でのアウタ−リ−ド７の領域を狭くすることができると
同時にＯＬＢエリア１１においても回路基板等に搭載す
る際に必要な一定領域を確保することができる。このよ
うなＴＡＢフィルムを用いた半導体装置とすることによ
り、パッケ−ジサイズ１４を大幅に縮小することが可能
であり、その結果コストダウンを図ることができる。更
に、屈曲部１０を一か所とすることは、実装時の応力集
中箇所、即ち破断箇所を少なくすることであり、高信頼
性の半導体装置を提供することができる。
【００１４】なお、本実施例は半導体チップの各辺に対
し斜めに配置されたパッド電極のみを有する半導体チッ
プの場合であるが、斜めに配置されたパッド電極と共に
辺と平行になるように列状に配置されたパッド電極を含
む半導体チップの場合であっても、斜めに配置されたパ
ッド電極に対して本実施例と同様に適用することができ
る。
し斜めに配置されたパッド電極のみを有する半導体チッ
プの場合であるが、斜めに配置されたパッド電極と共に
辺と平行になるように列状に配置されたパッド電極を含
む半導体チップの場合であっても、斜めに配置されたパ
ッド電極に対して本実施例と同様に適用することができ
る。
【００１５】
【発明の効果】本発明によれば、インナ−リ−ドをＹ方
向テ−プ中心線に対し斜めに形成し、それに続くアウタ
−リ−ドの屈曲部を一か所とすることができる。それゆ
え、パケ−ジサイズを縮小すると共に高信頼性の半導体
装置を提供することができる。
向テ−プ中心線に対し斜めに形成し、それに続くアウタ
−リ−ドの屈曲部を一か所とすることができる。それゆ
え、パケ−ジサイズを縮小すると共に高信頼性の半導体
装置を提供することができる。
【図１】本発明による半導体装置を模式的に示す平面図
である。
である。
【図２】従来の技術による半導体装置を模式的に示す平
面図である。
面図である。
１…フィルムキャリア、２…スプロットホ−ル、３…半
導体チップ ４…デバイスホ−ル、５…アウタ−リ−ドホ−ル、６…
インナ−リ−ド ７…アウタ−リ−ド、８…Ｙ方向テ−プ中心線、９…配
線角度、１０…屈曲部 １１…０ＬＢ（Outer Lead Bonding）エリア、１２…Ｘ
方向テ−プ中心線 １３…配線ピッチ、１４…パッケ−ジサイズ。
導体チップ ４…デバイスホ−ル、５…アウタ−リ−ドホ−ル、６…
インナ−リ−ド ７…アウタ−リ−ド、８…Ｙ方向テ−プ中心線、９…配
線角度、１０…屈曲部 １１…０ＬＢ（Outer Lead Bonding）エリア、１２…Ｘ
方向テ−プ中心線 １３…配線ピッチ、１４…パッケ−ジサイズ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60
Claims (1)
- 【請求項１】 少なくとも辺に対して斜めに配置された
パッド電極を有する半導体チップと、 フィルムキャリアの中心線に対し角度を有するインナー
リードと、上記角度を有し形成された領域と上記中心線
と垂直に形成された領域とからなるアウターリードとを
少なくとも含むＴＡＢフィルムとを備え、 上記インナーリードは上記パッド電極と接続されること
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11822993A JP3229068B2 (ja) | 1993-05-20 | 1993-05-20 | Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11822993A JP3229068B2 (ja) | 1993-05-20 | 1993-05-20 | Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06333997A JPH06333997A (ja) | 1994-12-02 |
| JP3229068B2 true JP3229068B2 (ja) | 2001-11-12 |
Family
ID=14731426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11822993A Expired - Fee Related JP3229068B2 (ja) | 1993-05-20 | 1993-05-20 | Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3229068B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG89299A1 (en) | 1997-01-23 | 2002-06-18 | Seiko Epson Corp | Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument |
| KR102009827B1 (ko) * | 2016-12-30 | 2019-08-12 | 스템코 주식회사 | 연성 회로 기판 및 이의 포함하는 전자 제품 제조 방법 |
-
1993
- 1993-05-20 JP JP11822993A patent/JP3229068B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06333997A (ja) | 1994-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6271582B1 (en) | Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die | |
| US6008996A (en) | Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die | |
| US6442040B2 (en) | Embedded memory assembly | |
| JP2568748B2 (ja) | 半導体装置 | |
| JP2001185640A (ja) | 表面実装型パッケージ及び電子部品並びに電子部品の製造方法 | |
| US6052289A (en) | Interdigitated leads-over-chip lead frame for supporting an integrated circuit die | |
| JP3229068B2 (ja) | Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置 | |
| JPH0563138A (ja) | 半導体集積回路装置 | |
| JP2768822B2 (ja) | ワイヤボンディグ方式半導体装置 | |
| JP2890621B2 (ja) | 混成集積回路装置 | |
| JP2879787B2 (ja) | 高密度表面実装用半導体パッケージ及び半導体実装基板 | |
| JP2568812B2 (ja) | 実装体 | |
| JPH06181375A (ja) | 実装補助部品及びこれを用いた半導体装置 | |
| JP3192238B2 (ja) | 半導体装置の組立方法 | |
| JP2646988B2 (ja) | 樹脂封止型半導体装置 | |
| JP2505359Y2 (ja) | 半導体搭載用基板 | |
| JPH038366A (ja) | 半導体装置用パッケージ | |
| JPH04338599A (ja) | 実装基板およびその実装構造 | |
| JPH05206361A (ja) | 半導体装置 | |
| JPH04299595A (ja) | 混成集積回路装置 | |
| JP2002158309A (ja) | 半導体装置およびその製造方法 | |
| JPH11186430A (ja) | 半導体装置 | |
| JPS63283052A (ja) | 集積回路用パツケ−ジ | |
| JPH04165660A (ja) | 樹脂封止型半導体装置用リードフレーム | |
| JP2002353400A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010821 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070907 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |