JPH08279765A - 畳込み符号ならびにトレリス符号用の復号アルゴリズムとそれを用いる受信装置 - Google Patents
畳込み符号ならびにトレリス符号用の復号アルゴリズムとそれを用いる受信装置Info
- Publication number
- JPH08279765A JPH08279765A JP8042095A JP8042095A JPH08279765A JP H08279765 A JPH08279765 A JP H08279765A JP 8042095 A JP8042095 A JP 8042095A JP 8042095 A JP8042095 A JP 8042095A JP H08279765 A JPH08279765 A JP H08279765A
- Authority
- JP
- Japan
- Prior art keywords
- metric
- path
- circuit
- branch
- path metric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】
【目的】 畳み込み符号ならびにトレリス符号を復号す
る回路において、計算手数を減らし処理の高速化を図
る。 【構成】 パスメトリック比較回路１０２により前回の
パスメトリックを比較して、小さいメトリックのパスを
選び、その選んだパスから延びる枝のメトリックを枝メ
トリック計算回路１０１で求め、ＡＣＳ回路１０３で前
回のパスメトリックと加算比較し、最も小さいメトリッ
クを今回のパスメトリックとして出力し、パスメトリッ
クメモリの更新と生き残りパスに対応する推定情報ビッ
トをパスメモリへ出力するが、前記回路でパスメトリッ
クメモリ１０４から時刻ｉ−１の各状態のパスメトリッ
クＳｎ（ｉ−１）（ｎ＝０，１，……，Ｎ−１）を読み
出して比較し、小さいものからＫ個（Ｎ−２≧Ｋ≧１）
選び、このＫ個に対してのみ枝メトリックを求めるパス
メトリック比較回路１０２を設ける。
る回路において、計算手数を減らし処理の高速化を図
る。 【構成】 パスメトリック比較回路１０２により前回の
パスメトリックを比較して、小さいメトリックのパスを
選び、その選んだパスから延びる枝のメトリックを枝メ
トリック計算回路１０１で求め、ＡＣＳ回路１０３で前
回のパスメトリックと加算比較し、最も小さいメトリッ
クを今回のパスメトリックとして出力し、パスメトリッ
クメモリの更新と生き残りパスに対応する推定情報ビッ
トをパスメモリへ出力するが、前記回路でパスメトリッ
クメモリ１０４から時刻ｉ−１の各状態のパスメトリッ
クＳｎ（ｉ−１）（ｎ＝０，１，……，Ｎ−１）を読み
出して比較し、小さいものからＫ個（Ｎ−２≧Ｋ≧１）
選び、このＫ個に対してのみ枝メトリックを求めるパス
メトリック比較回路１０２を設ける。
Description
【０００１】
【産業上の利用分野】この発明は、ディジタル放送シス
テムに係り、特に、畳込み符号化器ならびにトレリス符
号化器を用いて符号化したデータ信号のための復号アル
ゴリズムとそれを有する受信装置に関する。
テムに係り、特に、畳込み符号化器ならびにトレリス符
号化器を用いて符号化したデータ信号のための復号アル
ゴリズムとそれを有する受信装置に関する。
【０００２】
【従来の技術】一般的なアルゴリズムとしてビタビアル
ゴリズムがあり、このビタビアルゴリズムの概要として
は、例えば、今井秀樹著「符号理論」電子情報通信学会
発行ｐp.２８０−３１２（１９９０）に示されている。
図７はかかる従来例の復号回路を示すブロック図であっ
て、７０１は枝メトリック計算回路、７０２はＡＣＳ回
路、７０３はパスメトリックメモリ、７０４はパスメモ
リである。
ゴリズムがあり、このビタビアルゴリズムの概要として
は、例えば、今井秀樹著「符号理論」電子情報通信学会
発行ｐp.２８０−３１２（１９９０）に示されている。
図７はかかる従来例の復号回路を示すブロック図であっ
て、７０１は枝メトリック計算回路、７０２はＡＣＳ回
路、７０３はパスメトリックメモリ、７０４はパスメモ
リである。
【０００３】同図において、受信信号が枝メトリック計
算回路７０１に入力されて、各状態から延びる枝全てに
対する枝メトリックが求められ、その計算結果がＡＣＳ
回路７０２に供給される。このＡＣＳ回路では、前回の
パスメトリックに枝メトリックが加算されて比較され、
小さい方の値が選択されて今回のパスメトリックとして
出力されて、パスメトリックメモリ７０３を更新すると
ともに、生き残りパスの最新の枝に対応する推定情報ビ
ットをパスメモリ７０４に供給する。
算回路７０１に入力されて、各状態から延びる枝全てに
対する枝メトリックが求められ、その計算結果がＡＣＳ
回路７０２に供給される。このＡＣＳ回路では、前回の
パスメトリックに枝メトリックが加算されて比較され、
小さい方の値が選択されて今回のパスメトリックとして
出力されて、パスメトリックメモリ７０３を更新すると
ともに、生き残りパスの最新の枝に対応する推定情報ビ
ットをパスメモリ７０４に供給する。
【０００４】図８はパンクチャードを伴う場合の従来例
の復号回路を示すブロック図であって、８０１はダミー
データ挿入回路、８０２は枝メトリック計算回路、８０
３はＡＣＳ回路、８０４はパスメトリックメモリ、８０
５はパスメモリである。
の復号回路を示すブロック図であって、８０１はダミー
データ挿入回路、８０２は枝メトリック計算回路、８０
３はＡＣＳ回路、８０４はパスメトリックメモリ、８０
５はパスメモリである。
【０００５】同図において、受信信号がダミービット挿
入回路８０１に供給され、消去されたビット位置にダミ
ービットが挿入されて原符号が生成され、この原符号
は、ダミービットの位置で枝メトリックの計算が行なわ
れずに、図７に示した従来例と同様に、復号アルゴリズ
ムが実施される。
入回路８０１に供給され、消去されたビット位置にダミ
ービットが挿入されて原符号が生成され、この原符号
は、ダミービットの位置で枝メトリックの計算が行なわ
れずに、図７に示した従来例と同様に、復号アルゴリズ
ムが実施される。
【０００６】
【発明が解決しようとする課題】上記各従来例では、畳
込み符号化器ならびにトレリス符号化器における制約長
あるいは状態数の増加にともない、復号アルゴリズムの
計算手数が指数的に増加し、あるいは必要なメモリが増
大する。
込み符号化器ならびにトレリス符号化器における制約長
あるいは状態数の増加にともない、復号アルゴリズムの
計算手数が指数的に増加し、あるいは必要なメモリが増
大する。
【０００７】この発明の目的は、かかる問題を解消し、
良好な復号特性（誤り率）を保ちつつ計算手数を減ら
し、あるいは必要なメモリを減らすことができるように
した、畳込み符号ならびにトレリス符号用の復号アルゴ
リズムとそれを用いる受信装置を提供することにある。
良好な復号特性（誤り率）を保ちつつ計算手数を減ら
し、あるいは必要なメモリを減らすことができるように
した、畳込み符号ならびにトレリス符号用の復号アルゴ
リズムとそれを用いる受信装置を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明による畳込み符号ならびにトレリス符号の復
号アルゴリズムは、トレリス線図で時刻ｉ−１における
パスメトリックＳｎ（但し、ｎ＝０，１，……，Ｎ−
１）のうち、パスメトリックの小さいものからＫ個（但
し、Ｎ−２≧Ｋ≧１）のみについて、それに接続される
時刻ｉの枝メトリック（枝測度）を計算し、夫々生き残
りパスを決定する。
に、本発明による畳込み符号ならびにトレリス符号の復
号アルゴリズムは、トレリス線図で時刻ｉ−１における
パスメトリックＳｎ（但し、ｎ＝０，１，……，Ｎ−
１）のうち、パスメトリックの小さいものからＫ個（但
し、Ｎ−２≧Ｋ≧１）のみについて、それに接続される
時刻ｉの枝メトリック（枝測度）を計算し、夫々生き残
りパスを決定する。
【０００９】また、本発明による畳込み符号ならびにト
レリス符号の復号アルゴリズムは、上記の畳込み符号な
らびにトレリス符号の復号アルゴリズムにおいて、トレ
リス線図の時刻ｉ−１におけるパスメトリックＳｎ（ｉ
−１）が、ある閾値ＳT より大きいとき、それに接続さ
れる枝全てについて、時刻ｉにおける枝メトリックを計
算せず、時刻ｉにおける枝メトリックを定数とする。
レリス符号の復号アルゴリズムは、上記の畳込み符号な
らびにトレリス符号の復号アルゴリズムにおいて、トレ
リス線図の時刻ｉ−１におけるパスメトリックＳｎ（ｉ
−１）が、ある閾値ＳT より大きいとき、それに接続さ
れる枝全てについて、時刻ｉにおける枝メトリックを計
算せず、時刻ｉにおける枝メトリックを定数とする。
【００１０】さらに、本発明による畳込み符号ならびに
トレリス符号の復号アルゴリズムは、トレリス線図の時
刻ｉ−１におけるパスメトリックＳｎ（ｉ−１）が、あ
る閾値ＳP より大きいとき、その状態ｎからパスを延ば
さず、かつ、何れかの場合もパスメトリックが最小の１
本は残す。
トレリス符号の復号アルゴリズムは、トレリス線図の時
刻ｉ−１におけるパスメトリックＳｎ（ｉ−１）が、あ
る閾値ＳP より大きいとき、その状態ｎからパスを延ば
さず、かつ、何れかの場合もパスメトリックが最小の１
本は残す。
【００１１】さらにまた、本発明による畳込み符号なら
びにトレリス符号の復号アルゴリズムは、上記の畳込み
符号化ならびにトレリス符号化の際にパンクチャード
（抜取り）を伴う場合で、雑音電力が送信信号電力に比
べて比較的小さい場合、抜き取られていないビットに対
するシンボルの一部について、その枝メトリックを計算
しない。
びにトレリス符号の復号アルゴリズムは、上記の畳込み
符号化ならびにトレリス符号化の際にパンクチャード
（抜取り）を伴う場合で、雑音電力が送信信号電力に比
べて比較的小さい場合、抜き取られていないビットに対
するシンボルの一部について、その枝メトリックを計算
しない。
【００１２】本発明による畳込み符号ならびにトレリス
符号用の復号回路を備えた受信装置は、状態遷移が起き
たときに出力される符号の種類の数だけ枝メトリックを
計算し、同じ符号を出す枝に対しては、計算結果を用い
て再度枝メトリックの計算は行なわない。
符号用の復号回路を備えた受信装置は、状態遷移が起き
たときに出力される符号の種類の数だけ枝メトリックを
計算し、同じ符号を出す枝に対しては、計算結果を用い
て再度枝メトリックの計算は行なわない。
【００１３】
【作用】時刻ｉ−１におけるパスメトリックＳｎ（ｉ−
１）の小さいものからＫ個（Ｎ−２≧Ｋ≧１）のみにつ
いて計算し、Ｎ−Ｋ個分計算しないことにより、計算手
数を減らすことができる。
１）の小さいものからＫ個（Ｎ−２≧Ｋ≧１）のみにつ
いて計算し、Ｎ−Ｋ個分計算しないことにより、計算手
数を減らすことができる。
【００１４】時刻ｉ−１におけるパスメトリックＳｎ
（ｉ−１）がある閾値ＳT より大きいとき、それに接続
される枝全てについて、時刻ｉにおける枝メトリックを
定数に置き換え、枝メトリックを計算しないことによ
り、計算手数を減らすことができる。
（ｉ−１）がある閾値ＳT より大きいとき、それに接続
される枝全てについて、時刻ｉにおける枝メトリックを
定数に置き換え、枝メトリックを計算しないことによ
り、計算手数を減らすことができる。
【００１５】状態数が状態遷移が起きたときに出力され
る符号の種類の数より大きい場合、状態遷移が起きたと
きに出力される符号の種類の数だけ枝メトリックを計算
し、同じ符号が出力される枝に対して再度枝メトリック
の計算を行なわず計算結果を用いることにより計算手数
を減らすことができる。
る符号の種類の数より大きい場合、状態遷移が起きたと
きに出力される符号の種類の数だけ枝メトリックを計算
し、同じ符号が出力される枝に対して再度枝メトリック
の計算を行なわず計算結果を用いることにより計算手数
を減らすことができる。
【００１６】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。図１は本発明による畳込み符号ならびにトレリス符
号用の復号アルゴリズムとそれを用いる受信装置の第１
の実施例を示すブロック図であって、１０１は枝メトリ
ック計算回路、１０２はパスメトリック比較回路、１０
３はＡＣＳ回路、１０４はパスメトリックメモリ、１０
５はパスメモリである。
る。図１は本発明による畳込み符号ならびにトレリス符
号用の復号アルゴリズムとそれを用いる受信装置の第１
の実施例を示すブロック図であって、１０１は枝メトリ
ック計算回路、１０２はパスメトリック比較回路、１０
３はＡＣＳ回路、１０４はパスメトリックメモリ、１０
５はパスメモリである。
【００１７】同図において、この実施例は、各状態のパ
スメトリックを比較して計算し、パスを選択するパスメ
トリック比較回路１０２と、枝メトリックを計算するた
めの枝メトリック計算回路１０１と、枝メトリックとパ
スメトリックを加算して同じステートに合流するパスに
対して生き残りパスを選択するＡＣＳ回路１０３と、パ
スメトリックを記憶しておくパスメトリックメモリ１０
４と、そのパスの最新の枝に対応した推定情報ビットを
記憶するパスメモリ１０５とから構成されている。
スメトリックを比較して計算し、パスを選択するパスメ
トリック比較回路１０２と、枝メトリックを計算するた
めの枝メトリック計算回路１０１と、枝メトリックとパ
スメトリックを加算して同じステートに合流するパスに
対して生き残りパスを選択するＡＣＳ回路１０３と、パ
スメトリックを記憶しておくパスメトリックメモリ１０
４と、そのパスの最新の枝に対応した推定情報ビットを
記憶するパスメモリ１０５とから構成されている。
【００１８】パスメトリック比較回路１０２は、パスメ
トリックメモリ１０４に記憶されている時刻ｉ−１の各
状態のパスメトリックＳｎ（ｉ−１）（ｎ＝０，１，…
…，Ｎ−１）を順次比較して、パスメトリックが小さい
ものからＫ個（Ｎ−２≧Ｋ≧１）選び、その選んだパス
を枝メトリック計算回路１０１に送って、その選んだパ
スに接続する枝のみ枝メトリックを計算するとし、その
出力をＡＣＳ回路１０３に供給する。ＡＣＳ回路１０３
でも、パスメトリック比較回路１０２が選択したパスに
従って、枝メトリックとパスメトリックを加算して比較
し、生き残りパスを選択し、そのパスの枝に対応した推
定情報ビットをパスメモリに出力する。
トリックメモリ１０４に記憶されている時刻ｉ−１の各
状態のパスメトリックＳｎ（ｉ−１）（ｎ＝０，１，…
…，Ｎ−１）を順次比較して、パスメトリックが小さい
ものからＫ個（Ｎ−２≧Ｋ≧１）選び、その選んだパス
を枝メトリック計算回路１０１に送って、その選んだパ
スに接続する枝のみ枝メトリックを計算するとし、その
出力をＡＣＳ回路１０３に供給する。ＡＣＳ回路１０３
でも、パスメトリック比較回路１０２が選択したパスに
従って、枝メトリックとパスメトリックを加算して比較
し、生き残りパスを選択し、そのパスの枝に対応した推
定情報ビットをパスメモリに出力する。
【００１９】図２は本発明による畳込み符号ならびにト
レリス符号用の復号アルゴリズムとそれを用いる受信装
置の第２の実施例を示すブロック図であって、２０１は
枝メトリック計算回路、２０２はパスメトリック比較回
路、２０３はＡＣＳ回路、２０４はパスメトリックメモ
リ、２０５はパスメモリ、２０６は枝メトリック設定回
路である。
レリス符号用の復号アルゴリズムとそれを用いる受信装
置の第２の実施例を示すブロック図であって、２０１は
枝メトリック計算回路、２０２はパスメトリック比較回
路、２０３はＡＣＳ回路、２０４はパスメトリックメモ
リ、２０５はパスメモリ、２０６は枝メトリック設定回
路である。
【００２０】同図において、この実施例は、各状態のパ
スメトリックと閾値を比較するパスメトリック比較回路
２０２と、計算しない枝メトリックに対して０または定
数を与える枝メトリック設定回路２０６と、枝メトリッ
クを計算するための枝メトリック計算回路２０１と、枝
メトリックとパスメトリックを加算して同じステートに
合流するパスに対して生き残りパスを選択するＡＣＳ回
路２０３と、パスメトリックを記憶しておくパスメトリ
ックメモリ２０４と、そのパスの最新の枝に対応した推
定情報ビットを記憶するパスメモリ２０５とから構成さ
れている。
スメトリックと閾値を比較するパスメトリック比較回路
２０２と、計算しない枝メトリックに対して０または定
数を与える枝メトリック設定回路２０６と、枝メトリッ
クを計算するための枝メトリック計算回路２０１と、枝
メトリックとパスメトリックを加算して同じステートに
合流するパスに対して生き残りパスを選択するＡＣＳ回
路２０３と、パスメトリックを記憶しておくパスメトリ
ックメモリ２０４と、そのパスの最新の枝に対応した推
定情報ビットを記憶するパスメモリ２０５とから構成さ
れている。
【００２１】パスメトリック比較回路２０２は、パスメ
トリックに対する閾値を設定することができ、パスメト
リックメモリ２０４に記憶されている時刻ｉ−１の各状
態のパスメトリックＳｎ（ｉ−１）を読み出して、この
閾値より大きいときに枝メトリックの計算を抑制し、そ
のパスに接続する枝の全てに対して定数を与える。ＡＣ
Ｓ回路２０３は、これにより、時刻ｉにおける各状態の
パスメトリックがこの閾値より大きいとき、定数が供給
され、閾値より小さい場合には、計算された枝メトリッ
クが供給される。
トリックに対する閾値を設定することができ、パスメト
リックメモリ２０４に記憶されている時刻ｉ−１の各状
態のパスメトリックＳｎ（ｉ−１）を読み出して、この
閾値より大きいときに枝メトリックの計算を抑制し、そ
のパスに接続する枝の全てに対して定数を与える。ＡＣ
Ｓ回路２０３は、これにより、時刻ｉにおける各状態の
パスメトリックがこの閾値より大きいとき、定数が供給
され、閾値より小さい場合には、計算された枝メトリッ
クが供給される。
【００２２】また、上記の構成において、時刻ｉ−１に
おけるパスメトリックがある閾値より大きい場合には、
そのパスに接続する枝メトリックは計算せず、枝メトリ
ックを０としてＡＣＳ回路２０３に供給する。
おけるパスメトリックがある閾値より大きい場合には、
そのパスに接続する枝メトリックは計算せず、枝メトリ
ックを０としてＡＣＳ回路２０３に供給する。
【００２３】さらに、パスメトリックメモリ１０４に記
憶されている時刻ｉ−１の各状態のパスメトリックＳｎ
（ｉ−１）を読み出して、上記閾値より大きいときに枝
メトリックの計算を抑制し、かつ、ＡＣＳ回路２０３も
計算が抑制され、パスを延ばさず打ち切る。しかし、最
小のパスメトリックを持つパスは、枝メトリックの計算
及びＡＣＳ回路２０３による計算が行なわれてパスは残
される。
憶されている時刻ｉ−１の各状態のパスメトリックＳｎ
（ｉ−１）を読み出して、上記閾値より大きいときに枝
メトリックの計算を抑制し、かつ、ＡＣＳ回路２０３も
計算が抑制され、パスを延ばさず打ち切る。しかし、最
小のパスメトリックを持つパスは、枝メトリックの計算
及びＡＣＳ回路２０３による計算が行なわれてパスは残
される。
【００２４】図３は本発明による畳込み符号ならびにト
レリス符号用の復号アルゴリズムとそれを用いる受信装
置の第３の実施例を示すブロック図であって、３０１は
ダミーデータ挿入回路、３０２は枝メトリック計算回
路、３０３は枝メトリック計算抑制回路、３０４はＡＣ
Ｓ回路、３０５はパスメトリックメモリ、３０６はパス
メモリである。
レリス符号用の復号アルゴリズムとそれを用いる受信装
置の第３の実施例を示すブロック図であって、３０１は
ダミーデータ挿入回路、３０２は枝メトリック計算回
路、３０３は枝メトリック計算抑制回路、３０４はＡＣ
Ｓ回路、３０５はパスメトリックメモリ、３０６はパス
メモリである。
【００２５】同図において、この実施例は、送信する際
に抜取りを行なったビットの位置にダミーデータを挿入
するダミーデータ挿入回路３０１と、枝メトリックを計
算するための枝メトリック計算回路３０２と、枝メトリ
ックを計算する際に抜き取られていないビットに対して
一部計算を抑制する枝メトリック計算抑制回路３０３
と、枝メトリックとパスメトリックを加算して同じステ
ートに合流するパスに対して生き残りパスを選択するＡ
ＣＳ回路３０４と、パスメトリックを記憶しておくパス
メトリックメモリ３０５と、そのパスの最新の枝に対応
した情報ビットを記憶するパスメモリ３０６とから構成
されている。
に抜取りを行なったビットの位置にダミーデータを挿入
するダミーデータ挿入回路３０１と、枝メトリックを計
算するための枝メトリック計算回路３０２と、枝メトリ
ックを計算する際に抜き取られていないビットに対して
一部計算を抑制する枝メトリック計算抑制回路３０３
と、枝メトリックとパスメトリックを加算して同じステ
ートに合流するパスに対して生き残りパスを選択するＡ
ＣＳ回路３０４と、パスメトリックを記憶しておくパス
メトリックメモリ３０５と、そのパスの最新の枝に対応
した情報ビットを記憶するパスメモリ３０６とから構成
されている。
【００２６】受信データは、符号化の際に抜取りがなさ
れているため、ダミーデータ挿入回路３０１で供給され
る符号ビット列に対して符号化した際の消去パターンの
０の位置にダミービットを挿入する。このダミービット
挿入回路３０１の出力符号ビット列は、枝メトリック計
算回路３０２に供給される。ここでは、枝メトリック計
算抑制回路３０３により、抜き取られていないビットの
一部に対して枝メトリックの計算をしないビットを決め
て、枝メトリックが計算される。そして、計算された枝
メトリックは、ＡＣＳ回路３０４に送られて枝に対応す
るパスメトリックに加算され、同じステートに合流する
パスと比較して生き残りパスを選択し、そのパスに対応
した推定情報ビットをパスメモリ３０６に出力する。
れているため、ダミーデータ挿入回路３０１で供給され
る符号ビット列に対して符号化した際の消去パターンの
０の位置にダミービットを挿入する。このダミービット
挿入回路３０１の出力符号ビット列は、枝メトリック計
算回路３０２に供給される。ここでは、枝メトリック計
算抑制回路３０３により、抜き取られていないビットの
一部に対して枝メトリックの計算をしないビットを決め
て、枝メトリックが計算される。そして、計算された枝
メトリックは、ＡＣＳ回路３０４に送られて枝に対応す
るパスメトリックに加算され、同じステートに合流する
パスと比較して生き残りパスを選択し、そのパスに対応
した推定情報ビットをパスメモリ３０６に出力する。
【００２７】図４は本発明による畳込み符号ならびにト
レリス符号用の復号アルゴリズムとそれを用いる受信装
置の第４の実施例を示すブロック図であって、４０１は
枝メトリック計算回路、４０２は状態選択回路、４０３
はＬＵＴ（ルックアップテーブル）、４０４はＡＣＳ回
路、４０５はパスメトリックメモリ、４０６はパスメモ
リである。
レリス符号用の復号アルゴリズムとそれを用いる受信装
置の第４の実施例を示すブロック図であって、４０１は
枝メトリック計算回路、４０２は状態選択回路、４０３
はＬＵＴ（ルックアップテーブル）、４０４はＡＣＳ回
路、４０５はパスメトリックメモリ、４０６はパスメモ
リである。
【００２８】同図において、この実施例は、枝メトリッ
クを計算するための枝メトリック計算回路４０１と、同
じ符号を出す枝が接続する状態が符号毎に書き込んであ
るＬＵＴ４０３と、ＬＵＴ４０３の内容を参照して同じ
符号を出力する枝が接続する状態を選択する状態選択回
路４０２と、枝メトリックとパスメトリックを加算して
同じステートに合流するパスに対して比較し、生き残り
パスを選択するＡＣＳ回路４０４と、パスメトリックを
記憶しておくパスメトリックメモリ４０５と、そのパス
の最新の枝に対応した推定情報ビットを記憶するパスメ
モリ４０６とから構成されている。
クを計算するための枝メトリック計算回路４０１と、同
じ符号を出す枝が接続する状態が符号毎に書き込んであ
るＬＵＴ４０３と、ＬＵＴ４０３の内容を参照して同じ
符号を出力する枝が接続する状態を選択する状態選択回
路４０２と、枝メトリックとパスメトリックを加算して
同じステートに合流するパスに対して比較し、生き残り
パスを選択するＡＣＳ回路４０４と、パスメトリックを
記憶しておくパスメトリックメモリ４０５と、そのパス
の最新の枝に対応した推定情報ビットを記憶するパスメ
モリ４０６とから構成されている。
【００２９】例えば、図５に示すように、畳込み符号化
器が、拘束長３，１ビット入力毎に２ビット出力する
（符号化率１/２）ことができ、１シンボル分の時間だ
けデータを遅延させる遅延回路５０１Ａ〜５０１Ｃと、
排他的論理和回路５０２Ａ〜５０２Ｄにより構成されて
いる。
器が、拘束長３，１ビット入力毎に２ビット出力する
（符号化率１/２）ことができ、１シンボル分の時間だ
けデータを遅延させる遅延回路５０１Ａ〜５０１Ｃと、
排他的論理和回路５０２Ａ〜５０２Ｄにより構成されて
いる。
【００３０】このような符号化器における状態（Ｓi 1，
Ｓi 2，Ｓi 3）としては、状態（０，０，０）、状態
（０，０，１）、状態（０，１，０）、状態（０，１，
１）、状態（１，０，０）、状態（１，０，１）、状態
（１，１，０）、状態（１，１，１）の８つの状態をと
り、入力ａiが与えられたときに遷移できる状態は常に
２通りである。
Ｓi 2，Ｓi 3）としては、状態（０，０，０）、状態
（０，０，１）、状態（０，１，０）、状態（０，１，
１）、状態（１，０，０）、状態（１，０，１）、状態
（１，１，０）、状態（１，１，１）の８つの状態をと
り、入力ａiが与えられたときに遷移できる状態は常に
２通りである。
【００３１】即ち、状態（０，０，０）の場合、入力が
０のときには状態（０，０，０）に遷移し、入力が１の
ときには状態（１，０，０，）に遷移する。状態（０，
０，１）の場合、入力が０のときには状態（０，０，
０）に遷移し、入力が１のときには状態（１，０，
０，）に遷移する。状態（０，１，０）の場合、入力が
０のときには状態（０，０，１）に遷移し、入力が１の
ときには状態（１，０，１）に遷移する。状態（０，
１，１，）の場合、入力が０のときには状態（０，０，
１）に遷移し、入力が１のときには状態（１，０，１）
に遷移する。状態（１，０，０，）の場合、入力が０の
ときには状態（０，１，０）に遷移し、入力が１のとき
には状態（１，１，０）に遷移する。状態（１，０，
１）の場合、入力が０のときには状態（０，１，０）に
遷移し、入力が１のときには状態（１，１，０）に遷移
する。状態（１，１，０）の場合、入力が０のときには
状態（０，１，１，）に遷移し、入力が１のときには状
態（１，１，１）に遷移する。状態（１，１，１）の場
合、入力が０のときには状態（０，１，１，）に遷移
し、入力が１のときには状態（１，１，１）に遷移す
る。
０のときには状態（０，０，０）に遷移し、入力が１の
ときには状態（１，０，０，）に遷移する。状態（０，
０，１）の場合、入力が０のときには状態（０，０，
０）に遷移し、入力が１のときには状態（１，０，
０，）に遷移する。状態（０，１，０）の場合、入力が
０のときには状態（０，０，１）に遷移し、入力が１の
ときには状態（１，０，１）に遷移する。状態（０，
１，１，）の場合、入力が０のときには状態（０，０，
１）に遷移し、入力が１のときには状態（１，０，１）
に遷移する。状態（１，０，０，）の場合、入力が０の
ときには状態（０，１，０）に遷移し、入力が１のとき
には状態（１，１，０）に遷移する。状態（１，０，
１）の場合、入力が０のときには状態（０，１，０）に
遷移し、入力が１のときには状態（１，１，０）に遷移
する。状態（１，１，０）の場合、入力が０のときには
状態（０，１，１，）に遷移し、入力が１のときには状
態（１，１，１）に遷移する。状態（１，１，１）の場
合、入力が０のときには状態（０，１，１，）に遷移
し、入力が１のときには状態（１，１，１）に遷移す
る。
【００３２】図６はこのような状態遷移を示すトレリス
線図である。
線図である。
【００３３】同図において、実線の枝は入力０による遷
移を示し、破線の枝は入力１による遷移を示す。また、
枝に沿って示す数字は、その枝の遷移が起きたときに出
力される符号（ｘ0 ｘ1）である。出力される符号は、
この場合、（０，０）、（０，１）、（１，０）、
（１，１）の４通りしかないことから、この４通りに対
して受信系列との間の枝メトリックを計算する。
移を示し、破線の枝は入力１による遷移を示す。また、
枝に沿って示す数字は、その枝の遷移が起きたときに出
力される符号（ｘ0 ｘ1）である。出力される符号は、
この場合、（０，０）、（０，１）、（１，０）、
（１，１）の４通りしかないことから、この４通りに対
して受信系列との間の枝メトリックを計算する。
【００３４】図４におけるＬＵＴ４０３には、同じ符号
を出す枝が接続する状態が出力される符号毎に書き込ま
れており、出力される符号と受信系列との枝メトリック
を１組求めると、ＡＣＳ回路４０４では、ＬＵＴ４０３
を参照して同じ符号を出す枝が接続する各状態について
パスメトリックが計算され、その状態に合流するパスの
うち最尤のパスが選択されて、パスメトリックメモリ４
０５を更新するとともに、選択された枝に対応した推定
情報ビットがパスメモリ４０６に出力される。
を出す枝が接続する状態が出力される符号毎に書き込ま
れており、出力される符号と受信系列との枝メトリック
を１組求めると、ＡＣＳ回路４０４では、ＬＵＴ４０３
を参照して同じ符号を出す枝が接続する各状態について
パスメトリックが計算され、その状態に合流するパスの
うち最尤のパスが選択されて、パスメトリックメモリ４
０５を更新するとともに、選択された枝に対応した推定
情報ビットがパスメモリ４０６に出力される。
【００３５】
【発明の効果】以上説明したように、本発明によると、
枝メトリック計算回路で枝メトリックを計算される前
に、パスメトリック比較回路において、事前にパスメト
リックを比較し、パスメトリックを計算するパスを選択
し、全てのパスについて計算しないため、計算手数を減
らすことができ、復号処理の高速化が可能となる。
枝メトリック計算回路で枝メトリックを計算される前
に、パスメトリック比較回路において、事前にパスメト
リックを比較し、パスメトリックを計算するパスを選択
し、全てのパスについて計算しないため、計算手数を減
らすことができ、復号処理の高速化が可能となる。
【００３６】また、状態が遷移する前に、同じ符号が出
力される枝に対して、一度計算した枝メトリックを与え
ることで再度計算しないことにより、処理速度の高速化
が図れる。
力される枝に対して、一度計算した枝メトリックを与え
ることで再度計算しないことにより、処理速度の高速化
が図れる。
【図１】本発明による畳込み符号ならびにトレリス符号
用の復号アルゴリズムとそれを用いる受信装置の第１の
実施例を示すブロック図である。
用の復号アルゴリズムとそれを用いる受信装置の第１の
実施例を示すブロック図である。
【図２】本発明による畳込み符号ならびにトレリス符号
用の復号アルゴリズムとそれを用いる受信装置の第２の
実施例を示すブロック図である。
用の復号アルゴリズムとそれを用いる受信装置の第２の
実施例を示すブロック図である。
【図３】本発明による畳込み符号ならびにトレリス符号
用の復号アルゴリズムとそれを用いる受信装置の第３の
実施例を示すブロック図である。
用の復号アルゴリズムとそれを用いる受信装置の第３の
実施例を示すブロック図である。
【図４】本発明による畳込み符号ならびにトレリス符号
用の復号アルゴリズムとそれを用いる受信装置の第４の
実施例を示すブロック図である。
用の復号アルゴリズムとそれを用いる受信装置の第４の
実施例を示すブロック図である。
【図５】図４に示した実施例に対する畳込み符号化器の
一例を示すブロック図である。
一例を示すブロック図である。
【図６】図４に示した実施例でのトレリス線図である。
【図７】ビタビアルゴリズムを実行する受信装置の一従
来例を示すブロック図である。
来例を示すブロック図である。
【図８】パンクチャードを伴うビタビアルゴリズムを実
行する受信装置の一従来例を示すブロック図である。
行する受信装置の一従来例を示すブロック図である。
１０１，２０１，３０２，４０１ 枝メトリック計算回
路 １０２，２０２ パスメトリック比較回路 １０３，２０３，３０４，４０４ ＡＣＳ回路 １０４，２０４，３０５，４０５ パスメトリックメモ
リ １０５，２０５，３０６，４０６ パスメモリ ２０６ 枝メトリック設定回路 ３０１ ダミーデータ挿入回路 ３０３ 枝メトリック計算抑制回路 ４０２ 状態選択回路 ４０３ ルックアップテーブル
路 １０２，２０２ パスメトリック比較回路 １０３，２０３，３０４，４０４ ＡＣＳ回路 １０４，２０４，３０５，４０５ パスメトリックメモ
リ １０５，２０５，３０６，４０６ パスメモリ ２０６ 枝メトリック設定回路 ３０１ ダミーデータ挿入回路 ３０３ 枝メトリック計算抑制回路 ４０２ 状態選択回路 ４０３ ルックアップテーブル
Claims (12)
- 【請求項１】 枝メトリック演算前にパスメトリックメ
モリからパスメトリックを読み込み比較を行なうパスメ
トリック比較回路と、該パスメトリック比較回路により
比較選択されたパスに接続する枝のメトリックを計算す
る枝メトリック計算回路と、枝メトリックと前回のパス
メトリックを加算して比較し小さい値の方を選択して今
回のパスメトリックとするＡＣＳ回路と、パスメトリッ
クを記憶するパスメトリックメモリと、該ＡＣＳ回路に
よって選択された枝が対応する推定情報ビットを記憶す
るパスメモリを備えた復号回路において、 該パスメトリック比較回路でパスメトリックの比較を行
ない、パスメトリックの小さいものからＫ個選んで、そ
の選ばれたパスについてのみビタビアルゴリズムを実行
することを特徴とする復号アルゴリズム。 - 【請求項２】 請求項１記載の復号アルゴリズムを有す
る受信装置。 - 【請求項３】 請求項１において、 前記パスメトリック比較回路は、前記パスメトリックに
対して閾値を設定できるものとし、該閾値と前記パスメ
トリックを比較して、該閾値より大きければ、前記枝メ
トリック計算回路でメトリックを計算せず、代わりに定
数を与えることを特徴とする復号アルゴリズム。 - 【請求項４】 請求項３記載の復号アルゴリズムを有す
る受信装置。 - 【請求項５】 請求項１において、 前記パスメトリック比較回路は、前記パスメトリックに
対して閾値を設定できるものとし、該閾値と前記パスメ
トリックを比較して、該閾値より大きければ、前記枝メ
トリック計算回路でメトリックを計算せず、０とするこ
とを特徴とする復号アルゴリズム。 - 【請求項６】 請求項５記載の復号アルゴリズムを有す
る受信装置。 - 【請求項７】 請求項１において、 前記パスメトリック比較回路は、前記パスメトリックに
対して閾値を設定できるものとし、該閾値と前記パスメ
トリックを比較して、該閾値より大きければ、そのパス
を延ばさず打ち切ることを特徴とする復号アルゴリズ
ム。 - 【請求項８】 請求項７記載の復号アルゴリズムを有す
る受信装置。 - 【請求項９】 抜取りが行なわれている受信信号に対し
てダミービットの挿入を行なって原符号を生成するダミ
ービット挿入回路と、該ダミービット挿入回路が出力す
る原符号を用いて枝メトリックを計算する枝メトリック
計算回路と、該枝メトリックの計算を抑制する枝メトリ
ック計算抑制回路と、該枝メトリックと前回のパスメト
リックを加算して比較し小さい値の方を選択して今回の
パスメトリックとするＡＣＳ回路と、該パスメトリック
を記憶するパスメトリックメモリと、該ＡＣＳ回路によ
って選択されたパスの最新の枝が対応する推定情報ビッ
トを記憶するパスメモリとを備えた畳込み符号およびト
レリス符号化用の復号回路において、 該枝メトリック計算抑制回路で、抜取りが行なわれてい
ないビットの一部に対して枝メトリックを計算しないこ
とを特徴とする復号アルゴリズム。 - 【請求項１０】 請求項９記載の復号アルゴリズムを有
する受信装置。 - 【請求項１１】 受信信号を入力して枝メトリックを計
算する枝メトリック計算回路と、同じ符号が出力される
枝が接続する状態を１つのグループとしてテーブル化し
たルックアップテーブルと、該枝メトリックと前回のパ
スメトリックを加算して比較し小さい値の方を選択して
今回のパスメトリックとするＡＣＳ回路と、該パスメト
リックを記憶するパスメトリックメモリと、該ＡＣＳ回
路によって選択されたパスの最新の枝が対応する推定情
報ビットを記憶するパスメモリとを備えた畳込み符号お
よびトレリス符号化用の復号回路において、 該枝メトリック計算回路で、状態遷移が起きたときに出
力される符号の種類だけ計算し、該ＡＣＳ回路に枝メト
リックを入力する際に同じ符号が出力される枝のメトリ
ックは該ルックアップテーブルを参照して計算した枝メ
トリックを与えることを特徴とする復号アルゴリズム。 - 【請求項１２】 請求項１１記載の復号アルゴリズムを
有する受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8042095A JPH08279765A (ja) | 1995-04-05 | 1995-04-05 | 畳込み符号ならびにトレリス符号用の復号アルゴリズムとそれを用いる受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8042095A JPH08279765A (ja) | 1995-04-05 | 1995-04-05 | 畳込み符号ならびにトレリス符号用の復号アルゴリズムとそれを用いる受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08279765A true JPH08279765A (ja) | 1996-10-22 |
Family
ID=13717808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8042095A Pending JPH08279765A (ja) | 1995-04-05 | 1995-04-05 | 畳込み符号ならびにトレリス符号用の復号アルゴリズムとそれを用いる受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08279765A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100340222B1 (ko) * | 2000-05-22 | 2002-06-12 | 주민 | 다수준 격자부호변조방식의 복호화방법 및 장치 |
| US6467064B1 (en) | 1999-03-19 | 2002-10-15 | Fujitsu Limited | Viterbi decoder |
| JP2019522437A (ja) * | 2016-07-22 | 2019-08-08 | シェンチェン スーパー データ リンク テクノロジー リミテッド | ＯｖＸＤＭシステムに適用される一種類のファストデコード方法、装置及びＯｖＸＤＭシステム |
-
1995
- 1995-04-05 JP JP8042095A patent/JPH08279765A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6467064B1 (en) | 1999-03-19 | 2002-10-15 | Fujitsu Limited | Viterbi decoder |
| KR100340222B1 (ko) * | 2000-05-22 | 2002-06-12 | 주민 | 다수준 격자부호변조방식의 복호화방법 및 장치 |
| JP2019522437A (ja) * | 2016-07-22 | 2019-08-08 | シェンチェン スーパー データ リンク テクノロジー リミテッド | ＯｖＸＤＭシステムに適用される一種類のファストデコード方法、装置及びＯｖＸＤＭシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7765459B2 (en) | Viterbi decoder and viterbi decoding method | |
| KR100580160B1 (ko) | 변형된 역추적 방식의 2단 연출력 비터비 알고리즘 복호화기 | |
| US6148431A (en) | Add compare select circuit and method implementing a viterbi algorithm | |
| EP1135877A1 (en) | Component decoder and method thereof in mobile communication system | |
| EP0800280A1 (en) | Soft decision viterbi decoding in two passes with reliability information derived from a path-metrics difference | |
| US8904266B2 (en) | Multi-standard viterbi processor | |
| EP2339757B1 (en) | Power-reduced preliminary decoded bits in viterbi decoder | |
| JP2000036762A (ja) | ビタビ復号法及びビタビ復号器 | |
| EP3996285A1 (en) | Parallel backtracking in viterbi decoder | |
| US8009773B1 (en) | Low complexity implementation of a Viterbi decoder with near optimal performance | |
| US7085992B2 (en) | Method and device for decoding a sequence of physical signals, reliability detection unit and viterbi decoding unit | |
| JPH09232971A (ja) | ビタビ復号方法及びビタビ復号回路 | |
| JPH08279765A (ja) | 畳込み符号ならびにトレリス符号用の復号アルゴリズムとそれを用いる受信装置 | |
| US7225393B2 (en) | Viterbi decoder and Viterbi decoding method | |
| JP3823731B2 (ja) | 誤り訂正復号器 | |
| US7900123B2 (en) | Method for near maximum-likelihood sequential decoding | |
| US5751734A (en) | Decoding method and apparatus using trace deletion for Viterbi algorithm | |
| CN108768412B (zh) | 一种低延时Viterbi译码方法及*** | |
| US20050138535A1 (en) | Method and system for branch metric calculation in a viterbi decoder | |
| JP2001352256A (ja) | 復号装置及び復号方法 | |
| JP2591332B2 (ja) | 誤り訂正復号装置 | |
| JPH11500298A (ja) | 遷移距離を形成する方法及びセルラー無線システムの受信器 | |
| JP3337950B2 (ja) | 誤り訂正復号化方法及び誤り訂正復号化装置 | |
| KR20010113792A (ko) | 재귀적 컨벌루션형 심벌들을 디코딩하기 위한 방법 및 장치 | |
| KR0169681B1 (ko) | 비터비 복호기 |