JP3224960B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3224960B2 JP3224960B2 JP33389194A JP33389194A JP3224960B2 JP 3224960 B2 JP3224960 B2 JP 3224960B2 JP 33389194 A JP33389194 A JP 33389194A JP 33389194 A JP33389194 A JP 33389194A JP 3224960 B2 JP3224960 B2 JP 3224960B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse element
- fuse
- insulating film
- partition wall
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Laser Beam Processing (AREA)
- Drying Of Semiconductors (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【0001】
【産業上の利用分野】本発明は、半導体装置に用いられ
るヒューズ素子構造に関するものである。
るヒューズ素子構造に関するものである。
【0002】
【従来の技術】半導体装置の半導体基板(チップ)に組
み込まれている半導体素子が微細化され、1つの集積回
路チップの中に含まれる素子数が巨大化するにつれて、
欠陥密度に対する対策の水準も向上するが、開発段階や
量産の初期においては低い歩留まりが問題になってい
る。この問題を解決するために冗長回路技術が提案さ
れ、実用化されてきた。ここで、例えばメモリ素子にお
いて、製造工程中に作られる欠陥を救済する冗長回路に
ついて説明する。メモリ配列中に欠陥の行または列が存
在した場合に、スペアの行や列を各々何本か用意してお
き、欠陥部分に相当するアドレス(番地)信号が入力さ
れたときに、スペアの行や列を選択するように回路構成
することで欠陥を含みながらも良品として扱うことがで
きる。この冗長回路を導入する事によって、チップ面積
は若干増大するが、歩留まりが大幅に向上する。こうし
た冗長回路を実現する上で、各チップにランダムに発生
する欠陥箇所に対応するアドレスをスペア部に割り付け
る1種のプログラミング手段の選択が非常に重要になっ
てくる。この手段はいろいろあるが、冗長回路のための
チップ面積の増加が小さく、加工上のマージンが大きい
レーザによるヒューズ素子切断が最も多く用いられてい
る。
み込まれている半導体素子が微細化され、1つの集積回
路チップの中に含まれる素子数が巨大化するにつれて、
欠陥密度に対する対策の水準も向上するが、開発段階や
量産の初期においては低い歩留まりが問題になってい
る。この問題を解決するために冗長回路技術が提案さ
れ、実用化されてきた。ここで、例えばメモリ素子にお
いて、製造工程中に作られる欠陥を救済する冗長回路に
ついて説明する。メモリ配列中に欠陥の行または列が存
在した場合に、スペアの行や列を各々何本か用意してお
き、欠陥部分に相当するアドレス(番地)信号が入力さ
れたときに、スペアの行や列を選択するように回路構成
することで欠陥を含みながらも良品として扱うことがで
きる。この冗長回路を導入する事によって、チップ面積
は若干増大するが、歩留まりが大幅に向上する。こうし
た冗長回路を実現する上で、各チップにランダムに発生
する欠陥箇所に対応するアドレスをスペア部に割り付け
る1種のプログラミング手段の選択が非常に重要になっ
てくる。この手段はいろいろあるが、冗長回路のための
チップ面積の増加が小さく、加工上のマージンが大きい
レーザによるヒューズ素子切断が最も多く用いられてい
る。
【0003】図16は、一般的な冗長回路の簡単な回路
図である。回路の内容は、大きく分けて三つのプロック
から成り立っている。破線部Hはヒューズセレクタ、破
線部Iはスペアのデコーダ、破線部Jは本体のデコーダ
となっており、アドレス入力は、アドレスK及びアドレ
スバーLから入力され、選択のタイミングをプリチャー
ジクロックMから入力している。また、VCC60は、プ
リチャージクロックが入力されるTrに接続されてい
る。前記ヒューズ素子は、破線部Hのヒューズセレクタ
の中にTrと接続されヒューズ50として示されてい
る。このヒューズ50をレーザビームにて切断すること
により破線部Jの本体のデコーダに接続されている行な
いし列に欠陥があった場合、この欠陥のある側の行ない
し列のデコーダは選択されずに破線部Iのスペアデコー
ダが選択され救済される事になる。半導体装置のヒュー
ズ素子は、このように用いられることが多い。
図である。回路の内容は、大きく分けて三つのプロック
から成り立っている。破線部Hはヒューズセレクタ、破
線部Iはスペアのデコーダ、破線部Jは本体のデコーダ
となっており、アドレス入力は、アドレスK及びアドレ
スバーLから入力され、選択のタイミングをプリチャー
ジクロックMから入力している。また、VCC60は、プ
リチャージクロックが入力されるTrに接続されてい
る。前記ヒューズ素子は、破線部Hのヒューズセレクタ
の中にTrと接続されヒューズ50として示されてい
る。このヒューズ50をレーザビームにて切断すること
により破線部Jの本体のデコーダに接続されている行な
いし列に欠陥があった場合、この欠陥のある側の行ない
し列のデコーダは選択されずに破線部Iのスペアデコー
ダが選択され救済される事になる。半導体装置のヒュー
ズ素子は、このように用いられることが多い。
【0004】従来技術におけるヒューズ素子を有する半
導体装置のチップにおいては、このヒューズ素子本体の
素材が多結晶シリコンであることが多く、またアルミニ
ウムやタングステンを用いる場合もある。形状的には、
図17及び図18の従来技術におけるヒューズ素子部の
平面図及び断面図に示すように、ヒューズ素子2は、棒
状である場合が多く、また、切断部のみ細幅にする形状
もある。図のヒューズ素子部には、ヒューズ素子2が複
数配置され、切断する部分のパッシベーション膜(半導
体素子の保護膜)6にヒューズ窓1が開口されている。
図18は、図17のA−A′線に沿う部分の断面図であ
り、半導体基板3の上にSiO2 絶縁膜5を挟んでヒュ
ーズ素子2が存在し、ヒューズ素子2上にはSiO2 5
を介してパッシベーション膜であるSi3 N4 膜6が形
成されている。パッシベーション膜6のヒューズ素子2
が存在する領域にはヒューズ窓1が開口されているの
で、ここにはSi3 N4 膜が存在しない。前記ヒューズ
窓1が開口されているのは、レーザービームでヒューズ
素子2を切断するのを容易にするためである。
導体装置のチップにおいては、このヒューズ素子本体の
素材が多結晶シリコンであることが多く、またアルミニ
ウムやタングステンを用いる場合もある。形状的には、
図17及び図18の従来技術におけるヒューズ素子部の
平面図及び断面図に示すように、ヒューズ素子2は、棒
状である場合が多く、また、切断部のみ細幅にする形状
もある。図のヒューズ素子部には、ヒューズ素子2が複
数配置され、切断する部分のパッシベーション膜(半導
体素子の保護膜)6にヒューズ窓1が開口されている。
図18は、図17のA−A′線に沿う部分の断面図であ
り、半導体基板3の上にSiO2 絶縁膜5を挟んでヒュ
ーズ素子2が存在し、ヒューズ素子2上にはSiO2 5
を介してパッシベーション膜であるSi3 N4 膜6が形
成されている。パッシベーション膜6のヒューズ素子2
が存在する領域にはヒューズ窓1が開口されているの
で、ここにはSi3 N4 膜が存在しない。前記ヒューズ
窓1が開口されているのは、レーザービームでヒューズ
素子2を切断するのを容易にするためである。
【0005】従来技術によるヒューズ素子部を形成する
工程断面図を図19乃至図21を参照しながら説明す
る。この工程図は、図17のA−A′線に沿う部分の断
面図である。図19に示す工程では、半導体基板3上に
絶縁膜5を構成するSiO2 層間絶縁膜を積層し、その
間に複数のヒューズ素子2を配置形成する。そして、パ
ッシベーション膜(Si3 N4 )6を全面に気相成長さ
せてからヒューズ素子2が形成されている領域の上面に
ヒューズ窓を開けるためのレジストパターン7を形成す
る。前記レジストパターン7は、ヒューズ素子2が形成
されている領域の上には存在しないようにする。次に図
20に示すように矢印Xの方向から、RIE法などの異
方性エッチングでパッシベーション膜6をエッチング除
去してヒューズ窓1を開口する。次にレジストパターン
7を除去してから、フッ化アンモニュウム溶液+酢酸溶
液の混合液で、ヒューズ窓1内において露出しているS
iO2 絶縁膜5をエッチングしヒューズ素子2上のSi
O2 絶縁膜5を薄くする(図21)。図21は、図18
のヒューズ素子部と同じ部分を示している。このヒュー
ズ窓部分の絶縁膜5を薄くすることにより、ヒューズ素
子2のレーザービームでの切断性が向上する。
工程断面図を図19乃至図21を参照しながら説明す
る。この工程図は、図17のA−A′線に沿う部分の断
面図である。図19に示す工程では、半導体基板3上に
絶縁膜5を構成するSiO2 層間絶縁膜を積層し、その
間に複数のヒューズ素子2を配置形成する。そして、パ
ッシベーション膜(Si3 N4 )6を全面に気相成長さ
せてからヒューズ素子2が形成されている領域の上面に
ヒューズ窓を開けるためのレジストパターン7を形成す
る。前記レジストパターン7は、ヒューズ素子2が形成
されている領域の上には存在しないようにする。次に図
20に示すように矢印Xの方向から、RIE法などの異
方性エッチングでパッシベーション膜6をエッチング除
去してヒューズ窓1を開口する。次にレジストパターン
7を除去してから、フッ化アンモニュウム溶液+酢酸溶
液の混合液で、ヒューズ窓1内において露出しているS
iO2 絶縁膜5をエッチングしヒューズ素子2上のSi
O2 絶縁膜5を薄くする(図21)。図21は、図18
のヒューズ素子部と同じ部分を示している。このヒュー
ズ窓部分の絶縁膜5を薄くすることにより、ヒューズ素
子2のレーザービームでの切断性が向上する。
【0006】
【発明が解決しようとする課題】従来技術における問題
は、ヒューズ素子間の間隔が狭く設計された場合に顕著
になる。近年半導体素子の微細化に伴いヒューズ素子の
狭ピッチ化が進められており、その結果レーザービーム
での切断が困難になってきている。図22及び図23に
従来技術によるヒューズ素子をレーザービームで1つお
きに切断したときの図を示す。図22はヒューズ素子部
の平面図であるが、レーザービームによりヒューズ素子
が切断された場合、ヒューズ素子2の一部が飛散し消失
する。その時、一緒にヒューズ素子2の上面のSiO2
絶縁膜5も飛散してしまい、椀状の凹み30ができてし
まう。そのため、この切断時にヒューズ素子2のピッチ
が狭いのでレーザービームで切断したヒューズ素子に隣
接するヒューズ素子上のSiO2 5も一部削ってしまう
結果となる。図23は、図22の図中C−C′線に沿う
部分の断面図であり、この図から椀状の凹み30が隣接
のヒューズ素子上のSiO2 絶縁膜5を斜めに削ってい
るのがわかる。この図では、ヒューズ素子は1つおきに
切断されているので、切断していないヒューズ素子2上
のSiO2 絶縁膜5は、三角の屋根状になっており平坦
にはなっていない。
は、ヒューズ素子間の間隔が狭く設計された場合に顕著
になる。近年半導体素子の微細化に伴いヒューズ素子の
狭ピッチ化が進められており、その結果レーザービーム
での切断が困難になってきている。図22及び図23に
従来技術によるヒューズ素子をレーザービームで1つお
きに切断したときの図を示す。図22はヒューズ素子部
の平面図であるが、レーザービームによりヒューズ素子
が切断された場合、ヒューズ素子2の一部が飛散し消失
する。その時、一緒にヒューズ素子2の上面のSiO2
絶縁膜5も飛散してしまい、椀状の凹み30ができてし
まう。そのため、この切断時にヒューズ素子2のピッチ
が狭いのでレーザービームで切断したヒューズ素子に隣
接するヒューズ素子上のSiO2 5も一部削ってしまう
結果となる。図23は、図22の図中C−C′線に沿う
部分の断面図であり、この図から椀状の凹み30が隣接
のヒューズ素子上のSiO2 絶縁膜5を斜めに削ってい
るのがわかる。この図では、ヒューズ素子は1つおきに
切断されているので、切断していないヒューズ素子2上
のSiO2 絶縁膜5は、三角の屋根状になっており平坦
にはなっていない。
【0007】1番右端の未切断ヒューズ素子2の上のS
iO2 絶縁膜5は、左側のみが削れている。これらのヒ
ューズ素子2をレーザービームで切断したときに隣接ヒ
ューズ素子上のSiO2 絶縁膜5を削る現象がヒューズ
素子2を並びで切断する場合に問題となる。この問題に
ついて図24を参照して説明する。図24は、図18に
示す領域Pを拡大し、ヒューズ素子をレーザービームで
左端から順番に切断する状態を示す半導体装置の断面図
である。図24の中の左端のヒューズ素子は既に切断さ
れた状態になっていて、そこに椀状の凹み30が出来て
いる。図ではこの椀状の窪み30があるヒューズ素子の
すぐ右側のヒューズ素子2にレーザービームYが垂直に
照射される。レーザービームYは切断しようとするヒュ
ーズ素子2の上面のSiO2 絶縁膜5が平坦でないため
に、斜めに削れているSiO2 絶縁膜5に当たったレー
ザービームは、屈折してしまい、切断しようとするヒュ
ーズ素子2にはまともには当たらず、このヒューズ素子
は切断されないことになる。従って図25に示すよう
に、切断されるはずの図中左から2番目のヒューズ素子
21は切断されないで残り、不良品となってしまう。以
上が従来技術の問題点である。
iO2 絶縁膜5は、左側のみが削れている。これらのヒ
ューズ素子2をレーザービームで切断したときに隣接ヒ
ューズ素子上のSiO2 絶縁膜5を削る現象がヒューズ
素子2を並びで切断する場合に問題となる。この問題に
ついて図24を参照して説明する。図24は、図18に
示す領域Pを拡大し、ヒューズ素子をレーザービームで
左端から順番に切断する状態を示す半導体装置の断面図
である。図24の中の左端のヒューズ素子は既に切断さ
れた状態になっていて、そこに椀状の凹み30が出来て
いる。図ではこの椀状の窪み30があるヒューズ素子の
すぐ右側のヒューズ素子2にレーザービームYが垂直に
照射される。レーザービームYは切断しようとするヒュ
ーズ素子2の上面のSiO2 絶縁膜5が平坦でないため
に、斜めに削れているSiO2 絶縁膜5に当たったレー
ザービームは、屈折してしまい、切断しようとするヒュ
ーズ素子2にはまともには当たらず、このヒューズ素子
は切断されないことになる。従って図25に示すよう
に、切断されるはずの図中左から2番目のヒューズ素子
21は切断されないで残り、不良品となってしまう。以
上が従来技術の問題点である。
【0008】本発明は、このような事情によりなされた
ものであり、ヒューズ素子の間隔が非常に狭い場合、レ
ーザービームでヒューズ素子を切断したときに隣接ヒュ
ーズ素子上の絶縁膜を破壊するのを防止し、隣接ヒュー
ズ素子上の絶縁膜を平坦に保ち、隣接ヒューズ素子にレ
ーザービームが偏光しないで当たるようにして救済率が
低下することを防ぐとともに、ヒューズ素子の設計の自
由度を向上させヒューズ素子間の間隔を狭めることを可
能とし、その結果集積度を上げることを可能とした半導
体装置を提供することを目的にしている。
ものであり、ヒューズ素子の間隔が非常に狭い場合、レ
ーザービームでヒューズ素子を切断したときに隣接ヒュ
ーズ素子上の絶縁膜を破壊するのを防止し、隣接ヒュー
ズ素子上の絶縁膜を平坦に保ち、隣接ヒューズ素子にレ
ーザービームが偏光しないで当たるようにして救済率が
低下することを防ぐとともに、ヒューズ素子の設計の自
由度を向上させヒューズ素子間の間隔を狭めることを可
能とし、その結果集積度を上げることを可能とした半導
体装置を提供することを目的にしている。
【0009】
【問題を解決するための手段】本発明は、半導体基板上
に形成されたヒューズ素子の切断部の両側近傍に間隔を
おいて少なくとも1つの仕切り壁を配置することを特徴
とている。すなわち本発明の半導体装置は、複数の半導
体素子が形成された半導体基板と、前記半導体基板上に
形成され、前記複数の半導体素子間を電気的に接続する
配線と、前記半導体基板上に形成され、前記配線に電気
的に接続され、かつ、この配線が電気的に接続している
半導体素子間に挿入されたヒューズ素子と、前記ヒュー
ズ素子の少なくとも切断部の両側近傍に間隔をおいて配
置された仕切り壁とを有することを第1の特徴とする。
また、複数の半導体素子が形成された半導体基板と、前
記半導体基板上に形成され、前記複数の半導体素子間を
電気的に接続する配線と、前記半導体基板上に形成さ
れ、前記配線に電気的に接続され、かつこの配線が電気
的に接続している半導体素子間に挿入されたヒューズ素
子と、前記ヒューズ素子の少なくとも切断部の両側近傍
に間隔をおいて配置された仕切り壁と、前記半導体基板
上に形成され前記ヒューズ素子及び前記仕切り壁を被覆
する絶縁膜と、前記絶縁膜を被覆するように前記半導体
基板上に形成された保護膜とを備え、前記保護膜は、ヒ
ューズ窓を有し、前記ヒューズ素子は、このヒューズ窓
内の領域に形成されていることを第2の特徴とする。
に形成されたヒューズ素子の切断部の両側近傍に間隔を
おいて少なくとも1つの仕切り壁を配置することを特徴
とている。すなわち本発明の半導体装置は、複数の半導
体素子が形成された半導体基板と、前記半導体基板上に
形成され、前記複数の半導体素子間を電気的に接続する
配線と、前記半導体基板上に形成され、前記配線に電気
的に接続され、かつ、この配線が電気的に接続している
半導体素子間に挿入されたヒューズ素子と、前記ヒュー
ズ素子の少なくとも切断部の両側近傍に間隔をおいて配
置された仕切り壁とを有することを第1の特徴とする。
また、複数の半導体素子が形成された半導体基板と、前
記半導体基板上に形成され、前記複数の半導体素子間を
電気的に接続する配線と、前記半導体基板上に形成さ
れ、前記配線に電気的に接続され、かつこの配線が電気
的に接続している半導体素子間に挿入されたヒューズ素
子と、前記ヒューズ素子の少なくとも切断部の両側近傍
に間隔をおいて配置された仕切り壁と、前記半導体基板
上に形成され前記ヒューズ素子及び前記仕切り壁を被覆
する絶縁膜と、前記絶縁膜を被覆するように前記半導体
基板上に形成された保護膜とを備え、前記保護膜は、ヒ
ューズ窓を有し、前記ヒューズ素子は、このヒューズ窓
内の領域に形成されていることを第2の特徴とする。
【0010】前記ヒューズ素子は前記半導体基板上に水
平に配置され、前記ヒューズ窓内の前記絶縁膜の少なく
とも直下に前記ヒューズ素子が形成されている表面は平
坦な水平面を有するようにしても良い。前記仕切り壁は
前記絶縁膜とは異なる絶縁材料から形成するようにして
も良い。前記仕切り壁は前記保護膜と同じ材料から形成
するようにしても良い。前記ヒューズ素子は前記配線と
は埋め込み導電層を介して電気的に接続され、前記仕切
り壁はこの埋込み導電層と同じ材料から形成するように
しても良い。前記仕切り壁の底面は前記ヒューズ素子の
底面と同じかそれより上方に位置するようにしてもよ
い。
平に配置され、前記ヒューズ窓内の前記絶縁膜の少なく
とも直下に前記ヒューズ素子が形成されている表面は平
坦な水平面を有するようにしても良い。前記仕切り壁は
前記絶縁膜とは異なる絶縁材料から形成するようにして
も良い。前記仕切り壁は前記保護膜と同じ材料から形成
するようにしても良い。前記ヒューズ素子は前記配線と
は埋め込み導電層を介して電気的に接続され、前記仕切
り壁はこの埋込み導電層と同じ材料から形成するように
しても良い。前記仕切り壁の底面は前記ヒューズ素子の
底面と同じかそれより上方に位置するようにしてもよ
い。
【0011】
【作用】ヒューズ素子間に設けられる仕切り壁は、ヒュ
ーズ素子の間隔が非常に接近している場合にレーザービ
ームでヒューズ素子を切断したときに隣接ヒューズ素子
上の絶縁膜を破壊するのを防止し、隣接ヒューズ素子上
の絶縁膜を平坦に保ち、この隣接ヒューズ素子にレーザ
ービームが偏光しないで当たるようにする。
ーズ素子の間隔が非常に接近している場合にレーザービ
ームでヒューズ素子を切断したときに隣接ヒューズ素子
上の絶縁膜を破壊するのを防止し、隣接ヒューズ素子上
の絶縁膜を平坦に保ち、この隣接ヒューズ素子にレーザ
ービームが偏光しないで当たるようにする。
【0012】
【実施例】本発明の実施例を図面を参照して説明する。
まず、図1及至図10を参照して第1の実施例を説明す
る。図1は、半導体装置のヒューズ素子部の平面図、図
2は、図1のB−B′線に沿う部分の断面図である。こ
の実施例のヒューズ素子部では、ポリシリコンなどから
構成されたヒューズ素子2が、例えば、8本存在し、そ
の切断する部分のSi3 N4 などからなるパッシベーシ
ョン膜6にヒューズ窓1が開けられている。そして前記
ヒューズ素子2の両隣にはパッシベーション膜6と同じ
素材であるSi3 N4 からなる仕切り壁100が存在し
ている。半導体基板3の上にSiO2絶縁膜5を挟んで
ヒューズ素子2が存在し、ヒューズ素子2の上にはSi
O2 絶縁膜5を介してSi3 N4 膜などからなるパッシ
ベーション膜6が形成されている。パッシベーション膜
6のヒューズ素子2が存在する領域にはヒューズ窓1が
開口されているので、ここには前記Si3 N4 膜が存在
しない。前記ヒューズ窓1が開口されているのは、レー
ザービームでヒューズ素子2を切断するのを容易にする
為である。前記パッシベーション膜6と同一素材である
仕切り壁100はその底部がヒューズ素子2の底面より
上に存在するように設けられている。
まず、図1及至図10を参照して第1の実施例を説明す
る。図1は、半導体装置のヒューズ素子部の平面図、図
2は、図1のB−B′線に沿う部分の断面図である。こ
の実施例のヒューズ素子部では、ポリシリコンなどから
構成されたヒューズ素子2が、例えば、8本存在し、そ
の切断する部分のSi3 N4 などからなるパッシベーシ
ョン膜6にヒューズ窓1が開けられている。そして前記
ヒューズ素子2の両隣にはパッシベーション膜6と同じ
素材であるSi3 N4 からなる仕切り壁100が存在し
ている。半導体基板3の上にSiO2絶縁膜5を挟んで
ヒューズ素子2が存在し、ヒューズ素子2の上にはSi
O2 絶縁膜5を介してSi3 N4 膜などからなるパッシ
ベーション膜6が形成されている。パッシベーション膜
6のヒューズ素子2が存在する領域にはヒューズ窓1が
開口されているので、ここには前記Si3 N4 膜が存在
しない。前記ヒューズ窓1が開口されているのは、レー
ザービームでヒューズ素子2を切断するのを容易にする
為である。前記パッシベーション膜6と同一素材である
仕切り壁100はその底部がヒューズ素子2の底面より
上に存在するように設けられている。
【0013】次に、図3乃至図6を参照して半導体装置
のヒューズ素子を形成する製造方法を説明する。図はい
づれも製造工程断面図である。シリコン半導体基板3上
に絶縁膜5を構成するSiO2 層間絶縁層が積層されて
おり、その間に複数のヒューズ素子2が配置形成されて
いる。ヒューズ素子2は絶縁膜5に埋め込まれており半
導体基板3表面は、絶縁膜5表面が露出している。この
露出している絶縁膜5表面上にフォトレジスト7を塗布
し、これをパターニングして、仕切り壁の平面形状に合
った開口を形成する。この開孔は、半導体基板3を上面
からみて細長い棒状のヒューズ素子2をそれぞれ挟むよ
うに配置されている。次いで、このパターニングされた
フォトレジスト7をマスクにして矢印Zの方向からRI
Eなどの異方性エッチングでSiO2 絶縁膜5をエッチ
ングして仕切り壁を形成する溝4を形成する。このとき
エッチングする深さは、ヒューズ素子2の底面からヒュ
ーズ素子2の上面より少し上までの間にする。即ち、エ
ッチングにより形成した仕切り壁形成溝4の底面の絶縁
膜5表面からの深さは、ヒューズ素子2の底面の絶縁膜
5表面からの深さと等しいかそれより浅くし、その両者
の差dは、大体ヒューズ素子2の厚さ程度にする(図
3)。
のヒューズ素子を形成する製造方法を説明する。図はい
づれも製造工程断面図である。シリコン半導体基板3上
に絶縁膜5を構成するSiO2 層間絶縁層が積層されて
おり、その間に複数のヒューズ素子2が配置形成されて
いる。ヒューズ素子2は絶縁膜5に埋め込まれており半
導体基板3表面は、絶縁膜5表面が露出している。この
露出している絶縁膜5表面上にフォトレジスト7を塗布
し、これをパターニングして、仕切り壁の平面形状に合
った開口を形成する。この開孔は、半導体基板3を上面
からみて細長い棒状のヒューズ素子2をそれぞれ挟むよ
うに配置されている。次いで、このパターニングされた
フォトレジスト7をマスクにして矢印Zの方向からRI
Eなどの異方性エッチングでSiO2 絶縁膜5をエッチ
ングして仕切り壁を形成する溝4を形成する。このとき
エッチングする深さは、ヒューズ素子2の底面からヒュ
ーズ素子2の上面より少し上までの間にする。即ち、エ
ッチングにより形成した仕切り壁形成溝4の底面の絶縁
膜5表面からの深さは、ヒューズ素子2の底面の絶縁膜
5表面からの深さと等しいかそれより浅くし、その両者
の差dは、大体ヒューズ素子2の厚さ程度にする(図
3)。
【0014】次に、フォトレジスト7を除去し、パッシ
ベーション膜であるSi3 N4 膜6を気相成長させ、仕
切り壁形成用溝4にSi3 N4 膜6を埋め込むと同時に
半導体素子表面にもSi3 N4 膜6を堆積させる(図
4)。次に、ヒューズ素子部にヒューズ窓を開けるため
に、Si3 N4 パッシベーション膜6のヒューズ窓以外
の領域にフォトレジスト71を被覆し、矢印Xの方向か
らSi3 N4 膜6に異方性エッチングを施してヒューズ
窓1を開口すると同時に、仕切り壁形成用溝4に埋め込
んであるSi3 N4 膜6を1/3から2/3残す程度ま
でエッチングする。仕切り壁形成用溝4の中に残ったS
i3 N4 膜6が絶縁膜5に埋め込まれ、ヒューズ素子2
の両側に配置される仕切り壁100になる(図5)。
ベーション膜であるSi3 N4 膜6を気相成長させ、仕
切り壁形成用溝4にSi3 N4 膜6を埋め込むと同時に
半導体素子表面にもSi3 N4 膜6を堆積させる(図
4)。次に、ヒューズ素子部にヒューズ窓を開けるため
に、Si3 N4 パッシベーション膜6のヒューズ窓以外
の領域にフォトレジスト71を被覆し、矢印Xの方向か
らSi3 N4 膜6に異方性エッチングを施してヒューズ
窓1を開口すると同時に、仕切り壁形成用溝4に埋め込
んであるSi3 N4 膜6を1/3から2/3残す程度ま
でエッチングする。仕切り壁形成用溝4の中に残ったS
i3 N4 膜6が絶縁膜5に埋め込まれ、ヒューズ素子2
の両側に配置される仕切り壁100になる(図5)。
【0015】次に、フォトレジスト71を除去してか
ら、フッ化アンモニウム溶液+酢酸溶液の混合溶液でS
iO2 絶縁膜5をエッチングしてヒューズ素子2上のS
iO2絶縁膜5を薄くする。ヒューズ窓1内の絶縁膜5
を薄くすることにより、ヒューズ素子2のレーザービー
ムによる切断性が向上する。この実施例では、ヒューズ
窓1内の絶縁膜5をエッチングにより薄くする際に、ヒ
ューズ素子2の上面は、ごく僅か露出している。仕切り
壁100底面の深さは、ヒューズ素子2の底面からヒュ
ーズ素子2の上面もしくはそれより少し上までの間にす
る。即ち、仕切り壁100の底面の絶縁膜5表面からの
深さは、ヒューズ素子2の底面の絶縁膜5表面からの深
さと等しいかそれより浅くし、その両者の差dは0から
大体ヒューズ素子2の厚さ程度の間の大きさにする(図
6)。本発明では、ヒューズ素子の上面を必ずしも前述
のように絶縁膜5から露出する必要はなく、この上面を
絶縁膜5の中に完全に埋設させても良い。この様に、本
発明の半導体装置のヒューズ素子部においては、最終的
にヒューズ素子2は各々仕切り壁100でヒューズ素子
上のSiO2 絶縁膜5を分離した断面形状になる(図2
及び図6参照、なお両者は同一内容の図である)。
ら、フッ化アンモニウム溶液+酢酸溶液の混合溶液でS
iO2 絶縁膜5をエッチングしてヒューズ素子2上のS
iO2絶縁膜5を薄くする。ヒューズ窓1内の絶縁膜5
を薄くすることにより、ヒューズ素子2のレーザービー
ムによる切断性が向上する。この実施例では、ヒューズ
窓1内の絶縁膜5をエッチングにより薄くする際に、ヒ
ューズ素子2の上面は、ごく僅か露出している。仕切り
壁100底面の深さは、ヒューズ素子2の底面からヒュ
ーズ素子2の上面もしくはそれより少し上までの間にす
る。即ち、仕切り壁100の底面の絶縁膜5表面からの
深さは、ヒューズ素子2の底面の絶縁膜5表面からの深
さと等しいかそれより浅くし、その両者の差dは0から
大体ヒューズ素子2の厚さ程度の間の大きさにする(図
6)。本発明では、ヒューズ素子の上面を必ずしも前述
のように絶縁膜5から露出する必要はなく、この上面を
絶縁膜5の中に完全に埋設させても良い。この様に、本
発明の半導体装置のヒューズ素子部においては、最終的
にヒューズ素子2は各々仕切り壁100でヒューズ素子
上のSiO2 絶縁膜5を分離した断面形状になる(図2
及び図6参照、なお両者は同一内容の図である)。
【0016】次に、図7乃至図10を参照して発明の効
果を説明する。半導体装置の高集積化が進んでヒューズ
素子間の間隔が狭くなると、ヒューズ素子をレーザービ
ームで切断する場合、隣接するヒューズ素子上のSiO
2 絶縁膜を削ってしまい、隣接ヒューズ素子上のSiO
2 絶縁膜が平坦でなくなる。このヒューズ素子上のSi
O2 絶縁膜が平坦ではない状態でレーザービームを照射
した場合、レーザービームがSiO2 絶縁膜に進入する
ときに屈折してしまい、まともにヒューズ素子に当たら
ず素子切断ができなくなるという事態が発生する。本発
明によれば、図7に示すように一つとびでヒューズ素子
を切断した場合、切断するヒューズ素子20(素子跡)
とそのヒューズ素子20上のSiO2 絶縁膜5が飛んだ
跡(以下、飛散跡という)40は、そのヒューズ素子の
両側の仕切り壁100で止まり、隣接する切断しないヒ
ューズ素子21上のSiO2 絶縁膜5は削られていな
い。図8は、図7のD−D′線に沿う部分の断面図をし
めす。飛散跡40は仕切り壁100で止まり、隣接ヒュ
ーズ素子21上に到達せず、隣接ヒューズ素子21上の
SiO2 絶縁膜5は平坦に保たれているのがわかる。こ
のことは、隣接するヒューズ素子を次にレーザービーム
で切断する際に重要となる。これについて図9を参照し
ながら説明する。
果を説明する。半導体装置の高集積化が進んでヒューズ
素子間の間隔が狭くなると、ヒューズ素子をレーザービ
ームで切断する場合、隣接するヒューズ素子上のSiO
2 絶縁膜を削ってしまい、隣接ヒューズ素子上のSiO
2 絶縁膜が平坦でなくなる。このヒューズ素子上のSi
O2 絶縁膜が平坦ではない状態でレーザービームを照射
した場合、レーザービームがSiO2 絶縁膜に進入する
ときに屈折してしまい、まともにヒューズ素子に当たら
ず素子切断ができなくなるという事態が発生する。本発
明によれば、図7に示すように一つとびでヒューズ素子
を切断した場合、切断するヒューズ素子20(素子跡)
とそのヒューズ素子20上のSiO2 絶縁膜5が飛んだ
跡(以下、飛散跡という)40は、そのヒューズ素子の
両側の仕切り壁100で止まり、隣接する切断しないヒ
ューズ素子21上のSiO2 絶縁膜5は削られていな
い。図8は、図7のD−D′線に沿う部分の断面図をし
めす。飛散跡40は仕切り壁100で止まり、隣接ヒュ
ーズ素子21上に到達せず、隣接ヒューズ素子21上の
SiO2 絶縁膜5は平坦に保たれているのがわかる。こ
のことは、隣接するヒューズ素子を次にレーザービーム
で切断する際に重要となる。これについて図9を参照し
ながら説明する。
【0017】図9は、図2に示すエリアQを拡大した部
分に相当し、左端のヒューズ素子20は,既にレーザー
ビームで切断し、ヒューズ素子20とヒューズ素子20
上のSiO2 絶縁膜5が飛んだ跡(飛散跡)40が出来
ている状態を示している。図は、矢印Yの方向から、す
でに切断して飛散したヒューズ素子20に隣接するヒュ
ーズ素子21をレーザービームで切断する場合を示して
いる。レーザービームYは、ヒューズ素子21上のSi
O2 絶縁膜5が平坦になっているため、屈折すること無
くヒューズ素子21に到達する。したがって、図10に
示すように、ヒューズ素子群は、きれいに切断すること
が出来、データ通りに切断が行われることが可能になり
半導体装置の救済率を大幅に向上する事が出来る。次
に、図11乃至図13を参照して第2の実施例を説明す
る。
分に相当し、左端のヒューズ素子20は,既にレーザー
ビームで切断し、ヒューズ素子20とヒューズ素子20
上のSiO2 絶縁膜5が飛んだ跡(飛散跡)40が出来
ている状態を示している。図は、矢印Yの方向から、す
でに切断して飛散したヒューズ素子20に隣接するヒュ
ーズ素子21をレーザービームで切断する場合を示して
いる。レーザービームYは、ヒューズ素子21上のSi
O2 絶縁膜5が平坦になっているため、屈折すること無
くヒューズ素子21に到達する。したがって、図10に
示すように、ヒューズ素子群は、きれいに切断すること
が出来、データ通りに切断が行われることが可能になり
半導体装置の救済率を大幅に向上する事が出来る。次
に、図11乃至図13を参照して第2の実施例を説明す
る。
【0018】図11は、半導体装置のヒューズ素子部の
平面図、図12は、図11のE−E′線に沿う部分の断
面図、図13は、前記ヒューズ素子部の断面図であり、
図11に示す領域Rは、その中央部分に示されているこ
の図は、図11のF−F′線に沿う部分の1部を示す断
面図である。前の実施例では、仕切り壁をパッシベーシ
ョン膜と同じ材料からなる絶縁膜を用いたが、仕切り壁
はレーザビームによるヒューズ素子切断時に発生する飛
散跡の拡大を防ぐために設けるものであって、必ずしも
絶縁材料である必要はない。図11のヒューズ素子部で
は、ポリシリコンなどからなるヒューズ素子2が3本示
されており、その切断する部分のSi3N4 パッシベー
ション膜6にヒューズ窓1が開けられている。そして、
前記ヒューズ素子2の両隣には仕切り壁100が形成さ
れている。図12に示すように半導体基板3の上にSi
O2 絶縁膜5を挟んでヒューズ素子2が存在し、ヒュー
ズ素子2の上にはSiO2 絶縁膜5を介してパッシベー
ション膜6が形成されている。ヒューズ窓1が開口され
ているのは、レーザービームでヒューズ素子2を切断す
るのを容易にする為である。仕切り壁100は、その底
部がヒューズ素子2の底面より上に存在するように設け
られている。
平面図、図12は、図11のE−E′線に沿う部分の断
面図、図13は、前記ヒューズ素子部の断面図であり、
図11に示す領域Rは、その中央部分に示されているこ
の図は、図11のF−F′線に沿う部分の1部を示す断
面図である。前の実施例では、仕切り壁をパッシベーシ
ョン膜と同じ材料からなる絶縁膜を用いたが、仕切り壁
はレーザビームによるヒューズ素子切断時に発生する飛
散跡の拡大を防ぐために設けるものであって、必ずしも
絶縁材料である必要はない。図11のヒューズ素子部で
は、ポリシリコンなどからなるヒューズ素子2が3本示
されており、その切断する部分のSi3N4 パッシベー
ション膜6にヒューズ窓1が開けられている。そして、
前記ヒューズ素子2の両隣には仕切り壁100が形成さ
れている。図12に示すように半導体基板3の上にSi
O2 絶縁膜5を挟んでヒューズ素子2が存在し、ヒュー
ズ素子2の上にはSiO2 絶縁膜5を介してパッシベー
ション膜6が形成されている。ヒューズ窓1が開口され
ているのは、レーザービームでヒューズ素子2を切断す
るのを容易にする為である。仕切り壁100は、その底
部がヒューズ素子2の底面より上に存在するように設け
られている。
【0019】この実施例の特徴は、導電性の仕切り壁を
用い、その材料として配線とヒューズ素子とを接続する
プラグ材と同一の材料を用いることにある。以下、図1
3を参照してAlなどの金属配線とヒューズ素子との接
続について説明する。ヒューズ素子2は、シリコン半導
体基板3表面を被覆するSiO2 などの第1の層間絶縁
膜51の上に形成されている。このヒューズ素子2は、
所定の長さの棒状であり、ポリシリコン膜などから形成
されている。第1の層間絶縁膜51上には、SiO2 な
どの第2の層間絶縁膜52が形成されている。この絶縁
膜52の上には、Alなどの金属配線9が形成されてい
る。このAl配線9は、半導体装置の集積回路を構成す
るMOSトランジスタなどの半導体素子間を電気的に接
続するものであり、ヒューズ素子2はその間に挿入され
る。したがって、ヒューズ素子2の両端は、層間絶縁膜
52のコンタクトホール54を介してAl配線9に電気
的に接続されている。Al配線9とヒューズ素子2と
は、プラグ(埋込み導電層)8によって電気的に接続さ
れている。このプラグ8は、例えは、CVD法などによ
りタングステンやタングステンシリサイドなどのシリサ
イドを層間絶縁膜52に形成したコンタクトホール54
に堆積させて形成する。
用い、その材料として配線とヒューズ素子とを接続する
プラグ材と同一の材料を用いることにある。以下、図1
3を参照してAlなどの金属配線とヒューズ素子との接
続について説明する。ヒューズ素子2は、シリコン半導
体基板3表面を被覆するSiO2 などの第1の層間絶縁
膜51の上に形成されている。このヒューズ素子2は、
所定の長さの棒状であり、ポリシリコン膜などから形成
されている。第1の層間絶縁膜51上には、SiO2 な
どの第2の層間絶縁膜52が形成されている。この絶縁
膜52の上には、Alなどの金属配線9が形成されてい
る。このAl配線9は、半導体装置の集積回路を構成す
るMOSトランジスタなどの半導体素子間を電気的に接
続するものであり、ヒューズ素子2はその間に挿入され
る。したがって、ヒューズ素子2の両端は、層間絶縁膜
52のコンタクトホール54を介してAl配線9に電気
的に接続されている。Al配線9とヒューズ素子2と
は、プラグ(埋込み導電層)8によって電気的に接続さ
れている。このプラグ8は、例えは、CVD法などによ
りタングステンやタングステンシリサイドなどのシリサ
イドを層間絶縁膜52に形成したコンタクトホール54
に堆積させて形成する。
【0020】この時、層間絶縁膜52には、仕切り壁形
成用溝も同時に形成し、プラグ材をコンタクトホール5
4に堆積させるときにこの溝にも堆積させて仕切り壁1
00を形成する(図11、図12参照)。絶縁膜52の
上にはAl配線9を被覆するようにSiO2 などの第3
の層間絶縁膜53が形成されている。そして、この層間
絶縁膜53の上には、Si3 N4 などのパッシベーショ
ン膜6が形成されている。層間絶縁膜51、52、53
は、絶縁膜5を構成している。ヒューズ素子2の上方の
パッシベーション膜6及びこれにつづく層間絶縁膜53
の一部は、エッチング除去されてヒューズ窓1が形成さ
れ、このヒューズ窓1からヒューズ素子2の中央部分が
絶縁膜53の一部を介して見えるようになっている。こ
のヒューズ窓1からレーザビームを照射してヒューズ素
子2のヒューズ窓から見える部分のほぼ中央(切断部)
を切断する。
成用溝も同時に形成し、プラグ材をコンタクトホール5
4に堆積させるときにこの溝にも堆積させて仕切り壁1
00を形成する(図11、図12参照)。絶縁膜52の
上にはAl配線9を被覆するようにSiO2 などの第3
の層間絶縁膜53が形成されている。そして、この層間
絶縁膜53の上には、Si3 N4 などのパッシベーショ
ン膜6が形成されている。層間絶縁膜51、52、53
は、絶縁膜5を構成している。ヒューズ素子2の上方の
パッシベーション膜6及びこれにつづく層間絶縁膜53
の一部は、エッチング除去されてヒューズ窓1が形成さ
れ、このヒューズ窓1からヒューズ素子2の中央部分が
絶縁膜53の一部を介して見えるようになっている。こ
のヒューズ窓1からレーザビームを照射してヒューズ素
子2のヒューズ窓から見える部分のほぼ中央(切断部)
を切断する。
【0021】次に、図14及び図15を参照して第3の
実施例を説明する。図14は、この実施例の半導体装置
のヒューズ素子部の平面図、図15は、図14のG−
G′線に沿う部分の断面図である。発明者は、先にヒュ
ーズ素子の両側にダミーヒューズを形成してヒューズ素
子の切断を確実にする発明を提案した(特願平6−12
4450号)。この発明は導電性金属のヒューズ素子の
切断部の両側面に少なくとも一つずつダミーヒューズを
設けることを特徴としている。ヒューズ素子の切断部の
両側面に少なくとも1つずつダミーヒューズを設けるこ
とにより、溶断によってヒューズ素子とダミーヒューズ
の幅の分だけ幅広の溝ができるので、溶断されたヒュー
ズ素子の残膜はダミーヒューズのあったところにできた
溝に飛ばされヒューズ素子は電気的な切断が確実に行え
る。本発明は、次に述べるように、このダミーヒューズ
を備えたヒューズ素子にも適用することができる。この
実施例では、ヒューズ素子2の切断しようとする部分を
ヒューズ素子2本体の太さよりも細くしてあり、その細
くした箇所の両隣にダミーヒューズ素子22を設けてい
る。
実施例を説明する。図14は、この実施例の半導体装置
のヒューズ素子部の平面図、図15は、図14のG−
G′線に沿う部分の断面図である。発明者は、先にヒュ
ーズ素子の両側にダミーヒューズを形成してヒューズ素
子の切断を確実にする発明を提案した(特願平6−12
4450号)。この発明は導電性金属のヒューズ素子の
切断部の両側面に少なくとも一つずつダミーヒューズを
設けることを特徴としている。ヒューズ素子の切断部の
両側面に少なくとも1つずつダミーヒューズを設けるこ
とにより、溶断によってヒューズ素子とダミーヒューズ
の幅の分だけ幅広の溝ができるので、溶断されたヒュー
ズ素子の残膜はダミーヒューズのあったところにできた
溝に飛ばされヒューズ素子は電気的な切断が確実に行え
る。本発明は、次に述べるように、このダミーヒューズ
を備えたヒューズ素子にも適用することができる。この
実施例では、ヒューズ素子2の切断しようとする部分を
ヒューズ素子2本体の太さよりも細くしてあり、その細
くした箇所の両隣にダミーヒューズ素子22を設けてい
る。
【0022】このダミーヒューズ素子22は、ヒューズ
素子2とは外観的にも電気的にも独立しており半導体装
置自体には電気的な影響が無いように配置されている。
断面から見た場合には、図15に示すように、シリコン
半導体基板3上に、例えば、SiO2 からなる絶縁膜5
を挟んでヒューズ素子2が存在している。そして、前記
ヒューズ素子2と同じ高さにダミーヒューズ素子22は
配置され、これらの上に、絶縁膜5を介して、Si3 N
4 パッシベーション膜(図示せず)がヒューズ窓を除い
て被覆されている。また、前記ヒューズ素子2とダミー
ヒューズ素子22とは同じ材料と構造を有し、TiN層
とTi層の2層からなるTiN/Ti膜101とその上
に形成されたW膜102から構成されている。図に示す
ヒューズ素子の両側にそれぞれ仕切り壁100は形成さ
れている。仕切り壁は、パッシベーション膜と同じ材料
のSi3 N4 絶縁膜を用いる。仕切り壁100は、その
底部がヒューズ素子2の底面より上に存在するように設
けられている。この実施例において仕切り壁に導電性材
料を用いても良い。その材料として配線とヒューズ素子
とを接続するタングステンなどのプラグと同一材料を用
いることもできる。
素子2とは外観的にも電気的にも独立しており半導体装
置自体には電気的な影響が無いように配置されている。
断面から見た場合には、図15に示すように、シリコン
半導体基板3上に、例えば、SiO2 からなる絶縁膜5
を挟んでヒューズ素子2が存在している。そして、前記
ヒューズ素子2と同じ高さにダミーヒューズ素子22は
配置され、これらの上に、絶縁膜5を介して、Si3 N
4 パッシベーション膜(図示せず)がヒューズ窓を除い
て被覆されている。また、前記ヒューズ素子2とダミー
ヒューズ素子22とは同じ材料と構造を有し、TiN層
とTi層の2層からなるTiN/Ti膜101とその上
に形成されたW膜102から構成されている。図に示す
ヒューズ素子の両側にそれぞれ仕切り壁100は形成さ
れている。仕切り壁は、パッシベーション膜と同じ材料
のSi3 N4 絶縁膜を用いる。仕切り壁100は、その
底部がヒューズ素子2の底面より上に存在するように設
けられている。この実施例において仕切り壁に導電性材
料を用いても良い。その材料として配線とヒューズ素子
とを接続するタングステンなどのプラグと同一材料を用
いることもできる。
【0023】
【発明の効果】本発明によるヒューズ素子は、複数個並
んだヒューズ素子のうち、1つとびでヒューズ素子を切
断した場合、ヒューズ素子とヒューズ素子上の絶縁膜が
飛んだ跡40が仕切り壁100で止まり、隣接のヒュー
ズ素子上の絶縁膜は削らずにすんでいる。ヒューズ素子
とヒューズ素子上の絶縁膜が飛んだ跡40は仕切り壁1
00で止まり、したがって、隣接ヒューズ素子上には到
達せず、隣接ヒューズ素子上の絶縁膜は平坦に保たれて
いる。したがって、次に残っているヒューズ素子をレー
ザビームで切断する場合には、レーザービームは、ヒュ
ーズ素子上の絶縁膜5が平坦になっているため、屈折す
ること無くヒューズ素子に到達するので、きれいに切断
することが可能になり、データどうりの切断が可能にな
って救済率を大幅に向上させることが出来る。
んだヒューズ素子のうち、1つとびでヒューズ素子を切
断した場合、ヒューズ素子とヒューズ素子上の絶縁膜が
飛んだ跡40が仕切り壁100で止まり、隣接のヒュー
ズ素子上の絶縁膜は削らずにすんでいる。ヒューズ素子
とヒューズ素子上の絶縁膜が飛んだ跡40は仕切り壁1
00で止まり、したがって、隣接ヒューズ素子上には到
達せず、隣接ヒューズ素子上の絶縁膜は平坦に保たれて
いる。したがって、次に残っているヒューズ素子をレー
ザビームで切断する場合には、レーザービームは、ヒュ
ーズ素子上の絶縁膜5が平坦になっているため、屈折す
ること無くヒューズ素子に到達するので、きれいに切断
することが可能になり、データどうりの切断が可能にな
って救済率を大幅に向上させることが出来る。
【図1】本発明の第1の実施例の半導体装置のヒューズ
素子部の平面図。
素子部の平面図。
【図2】図1のB−B′線に沿う部分の断面図。
【図3】図1に示す半導体装置の製造工程断面図。
【図4】図1に示す半導体装置の製造工程断面図。
【図5】図1に示す半導体装置の製造工程断面図。
【図6】図1に示す半導体装置の製造工程断面図。
【図7】図1に示すヒューズ素子を1つおき切断した状
態の平面図。
態の平面図。
【図8】図7のD−D′線に沿う部分の断面図。
【図9】本発明の効果を説明するヒューズ素子の断面
図。
図。
【図10】本発明の効果を説明するヒューズ素子の断面
図。
図。
【図11】第2の実施例の半導体装置のヒューズ素子部
の平面図。
の平面図。
【図12】図11のE−E′線に沿う部分の断面図。
【図13】図11のF−F′線に沿う部分を含むヒュー
ズ素子部の断面図。
ズ素子部の断面図。
【図14】第3の実施例の半導体装置のヒューズ素子部
の平面図。
の平面図。
【図15】図14のG−G′線に沿う部分の断面図。
【図16】本発明及び従来の半導体装置に用いる冗長回
路の回路図。
路の回路図。
【図17】従来の半導体装置のヒューズ素子部の平面
図。
図。
【図18】図17のA−A′線に沿う部分の断面図。
【図19】従来の半導体装置の製造工程断面図。
【図20】従来の半導体装置の製造工程断面図。
【図21】従来の半導体装置の製造工程断面図。
【図22】従来のヒューズ素子を1つおき切断した状態
の平面図。
の平面図。
【図23】図22のC−C′線に沿う部分の断面図。
【図24】従来の問題点を説明するヒューズ素子の断面
図。
図。
【図25】従来の問題点を説明するヒューズ素子の断面
図。
図。
1 ヒューズ窓 2、20、21 ヒューズ素子 3 半導体基板 4 仕切り壁の溝 5 絶縁膜(SiO2 ) 6 パッシベーション膜(Si3 N4 ) 7 フォトレジスト 8 プラグ 9 金属配線(Al) 22 ダミーヒューズ素子 30 椀状の窪み 40 飛散跡 50 回路図のヒューズ 51、52、53 層間絶縁膜 54 層間絶縁膜のコンタクトホール 60 VCC 100 仕切り壁 101 TiN/Ti膜 102 W膜
Claims (7)
- 【請求項1】 複数の半導体素子が形成された半導体基
板と、 前記半導体基板上に形成され、前記複数の半導体素子間
を電気的に接続する配線と、 前記半導体基板上に形成され、前記配線に電気的に接続
され、かつ、この配線が電気的に接続している半導体素
子間に挿入されたヒューズ素子と、 前記ヒューズ素子の少なくとも切断部の両側近傍に間隔
をおいて配置された仕切り壁とを有することを特徴とす
る半導体装置。 - 【請求項2】 複数の半導体素子が形成された半導体基
板と、 前記半導体基板上に形成され、前記複数の半導体素子間
を電気的に接続する配線と、 前記半導体基板上に形成され、前記配線に電気的に接続
され、かつ、この配線が電気的に接続している半導体素
子間に挿入されたヒューズ素子と、 前記ヒューズ素子の少なくとも切断部の両側近傍に間隔
をおいて配置された仕切り壁と、 前記半導体基板上に形成され、前記ヒューズ素子及び前
記仕切り壁を被覆する絶縁膜と、 前記絶縁膜を被覆するように前記半導体基板上に形成さ
れた保護膜とを備え、 前記保護膜は、ヒューズ窓を有し、前記ヒューズ素子
は、このヒューズ窓内の領域に形成されていることを特
徴とする半導体装置。 - 【請求項3】 前記ヒューズ素子は前記半導体基板上に
水平に配置され、前記ヒューズ窓内の前記絶縁膜の、少
なくとも直下に前記ヒューズ素子が形成されている表面
は、平坦な水平面を有していることを特徴とする請求項
2に記載の半導体装置。 - 【請求項4】 前記仕切り壁は前記絶縁膜とは異なる絶
縁材料から形成されていることを特徴とする請求項1乃
至請求項3のいづれかに記載の半導体装置。 - 【請求項5】 前記仕切り壁は前記保護膜と同じ材料か
ら形成されていることを特徴とする請求項1乃至請求項
4のいづれかに記載の半導体装置。 - 【請求項6】 前記ヒューズ素子は前記配線とは埋め込
み導電層を介して電気的に接続され、前記仕切り壁はこ
の埋込み導電層と同じ材料から形成されていることを特
徴とする請求項1乃至請求項4のいづれかに記載の半導
体装置。 - 【請求項7】 前記仕切り壁の底面は前記ヒューズ素子
の底面と同じかそれより上方に位置していることを特徴
とする請求項1乃至請求項6のいづれかに記載の半導体
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33389194A JP3224960B2 (ja) | 1994-12-15 | 1994-12-15 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33389194A JP3224960B2 (ja) | 1994-12-15 | 1994-12-15 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08172134A JPH08172134A (ja) | 1996-07-02 |
JP3224960B2 true JP3224960B2 (ja) | 2001-11-05 |
Family
ID=18271114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33389194A Expired - Fee Related JP3224960B2 (ja) | 1994-12-15 | 1994-12-15 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3224960B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6872648B2 (en) * | 2002-09-19 | 2005-03-29 | Infineon Technologies Ag | Reduced splattering of unpassivated laser fuses |
JP4795631B2 (ja) * | 2003-08-07 | 2011-10-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR100663364B1 (ko) | 2005-07-12 | 2007-01-02 | 삼성전자주식회사 | 퓨즈 분리 장벽을 갖는 퓨즈 영역을 구비하는 반도체소자및 그 제조방법들 |
-
1994
- 1994-12-15 JP JP33389194A patent/JP3224960B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08172134A (ja) | 1996-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3256626B2 (ja) | 半導体装置 | |
US5736791A (en) | Semiconductor device and bonding pad structure therefor | |
US6054334A (en) | Methods and structures for pad reconfiguration to allow intermediate testing during manufacture of an integrated circuit | |
KR100295061B1 (ko) | 챔퍼가 형성된 실리사이드층을 갖춘 반도체소자 및 그 제조방법 | |
JPH03179763A (ja) | アンチヒューズ構造とそれを形成する方法 | |
US5844296A (en) | Space saving laser programmable fuse layout | |
US5652169A (en) | Method for fabricating a programmable semiconductor element having an antifuse structure | |
JP3224960B2 (ja) | 半導体装置 | |
JP3625560B2 (ja) | 半導体装置およびヒューズの切断方法 | |
US6303970B1 (en) | Semiconductor device with a plurality of fuses | |
US7804153B2 (en) | Semiconductor device preventing bridge between fuse pattern and guard ring | |
JPH11260922A (ja) | 半導体装置及びその製造方法 | |
US5962907A (en) | Semiconductor device and method of manufacturing the same | |
JPH06163702A (ja) | プログラム可能コンタクト構成体及び方法 | |
KR19990078099A (ko) | 반도체장치 및 그 제조방법 | |
JPH09172087A (ja) | 半導体装置 | |
JPH01321656A (ja) | 半導体装置 | |
JPS6038855A (ja) | 半導体装置およびその製造方法 | |
WO2023137846A1 (zh) | 半导体结构及其制作方法 | |
KR100605608B1 (ko) | 반도체 메모리 장치 및 그 제조방법 | |
JPH11251458A (ja) | 半導体装置の製造方法 | |
KR100673112B1 (ko) | 퓨즈박스의 가아드링 | |
JPH11265891A (ja) | 半導体装置 | |
US6765296B2 (en) | Via-sea layout integrated circuits | |
JPH05166935A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070824 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |