JP3224796B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3224796B2
JP3224796B2 JP26574399A JP26574399A JP3224796B2 JP 3224796 B2 JP3224796 B2 JP 3224796B2 JP 26574399 A JP26574399 A JP 26574399A JP 26574399 A JP26574399 A JP 26574399A JP 3224796 B2 JP3224796 B2 JP 3224796B2
Authority
JP
Japan
Prior art keywords
chip
parent
child
dummy
parent chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26574399A
Other languages
English (en)
Other versions
JP2001094038A (ja
Inventor
茂幸 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP26574399A priority Critical patent/JP3224796B2/ja
Publication of JP2001094038A publication Critical patent/JP2001094038A/ja
Application granted granted Critical
Publication of JP3224796B2 publication Critical patent/JP3224796B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、親チップの表面
に子チップを重ね合わせて接合するチップ・オン・チッ
プ構造の半導体装置に関する。
【0002】
【従来の技術】従来から、親チップの表面に子チップを
重ね合わせて接合したチップ・オン・チップ構造の半導
体装置が知られている。このようなチップ・オン・チッ
プ構造の半導体装置では、たとえば、子チップの表面に
複数個のバンプが***して形成されていて、この複数個
のバンプを親チップの表面に露出して形成されたパッド
に接合させることにより、子チップが親チップ上で支持
されるとともに、半導体チップ間の電気接続が達成され
る。
【0003】子チップを親チップに接合して半導体モジ
ュールが構成された後、その半導体モジュールがすぐに
リードフレームにマウントされる場合と、チップトレイ
に一旦載置された後にリードフレームにマウントされる
場合とがある。いずれの場合にしても、半導体モジュー
ルは、親チップに接合された子チップの裏面を真空吸着
ハンドで吸着して搬送される。
【0004】
【発明が解決しようとする課題】ところで、親チップの
表面における子チップの接合位置は、必ずしも親チップ
の中央部に設定されているとは限らない。すなわち、図
4に示すように、親チップ91の表面において偏った位
置に子チップ92の接合位置が設定されている場合もあ
る。このような場合に、子チップ92の裏面を真空吸着
ハンドHで吸着して搬送すると、バランスが悪いため
に、搬送の途中で親チップ91および子チップ92を落
としたり、親チップ91が子チップ92から剥がれて落
ちたりするおそれがある。
【0005】また、親チップに接合される子チップのサ
イズも多様であり、図5に示すように、親チップ93に
接合される子チップ94のサイズが非常に小さい場合も
ある。このように子チップ94のサイズが小さいと、子
チップ94の裏面を真空吸着ハンドHで上手く吸着する
ことができず、親チップ93および子チップ94を搬送
することができない。親チップの裏面を真空吸着ハンド
などで吸着して搬送すれば、親チップに対する子チップ
の接合位置や子チップのサイズに関係なく、親チップお
よび子チップを良好に搬送することができる。しかしな
がら、親チップの裏面を吸着したのでは、親チップおよ
び子チップのリードフレームへのマウントが困難になる
から、この方法は好ましくない。また、親チップの表面
を真空吸着ハンドで吸着するのは、親チップの表面に傷
がつくおそれがあるので好ましくない。
【0006】そこで、この発明の目的は、親チップに対
する子チップの接合位置や子チップのサイズにかかわら
ず、真空吸着ハンドで良好に搬送できる半導体装置を提
供することである。
【0007】
【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項1記載の発明は、活性表層
領域側の表面に機能素子が形成されている親チップと、
機能素子が形成されている活性表層領域側の表面を上記
親チップの表面に対向させた状態で、上記親チップに接
合された子チップと、上記親チップの表面において上記
子チップが接合されていない領域に接合されており、当
該半導体装置の電気的機能に寄与しないダミーチップと
を含むことを特徴とする半導体装置である。
【0008】この発明によれば、親チップの表面には、
子チップ以外にダミーチップが接合されており、子チッ
プおよびダミーチップを親チップに接合して構成された
半導体モジュールは、子チップの裏面およびダミーチッ
プの裏面(親チップに対向する面と反対側の面)を、そ
れぞれ別々の真空吸着ハンドで吸着して搬送することが
できる。これにより、たとえ親チップの表面において子
チップが偏った位置に接合されていても、上記半導体モ
ジュールをバランスよく保持して搬送できる。ゆえに、
搬送の途中で真空吸着ハンドから半導体モジュールが落
下したり、親チップが剥がれ落ちたりするおそれがな
い。
【0009】なお、上記ダミーチップと上記親チップの
表面との間の間隔は、上記子チップの表面と上記親チッ
プの表面との間の間隔にほぼ等しく定められていること
が好ましい。さらに、上記ダミーチップの厚みは、上記
子チップの厚みとほぼ等しく定められていることが好ま
しい。こうすることにより、親チップの表面がほぼ面一
であれば、ダミーチップの裏面と子チップの裏面とをほ
ぼ同じ高さにすることができ、それぞれ別々の真空吸着
ハンドに子チップの裏面およびダミーチップの裏面を上
手く吸着させることができる。つまり、ダミーチップの
裏面と子チップの裏面とがほぼ同じ高さとなるように、
ダミーチップの寸法および接合態様が定められているこ
とが好ましい。
【0010】また、上記ダミーチップは、上記親チップ
の表面において当該親チップの中心に関して上記子チッ
プとほぼ対称となる位置に配置されていることが好まし
い。さらに、上記ダミーチップが複数個備えられている
場合には、上記ダミーチップは、上記親チップの表面に
おいて上記子チップおよび当該ダミーチップがほぼ一様
に分散して配置されるように接合されていることが好ま
しい。こうすることにより、上記半導体モジュールを一
層バランスよく保持して搬送することができる。
【0011】さらには、子チップのサイズが小さいため
に、子チップの裏面を真空吸着ハンドで吸着保持できな
い場合には、上記ダミーチップが複数個備えられている
ことが好ましい。この場合、複数個のダミーチップの裏
面が、それぞれ別々の真空吸着ハンドに吸着されて上記
半導体モジュールが搬送されるとよい。また、この場
合、この複数個のダミーチップは、上記親チップの表面
において当該親チップの中心に関して互いに対称となる
位置に接合されていることが好ましく、3個以上のダミ
ーチップが備えられている場合には、ダミーチップは、
上記親チップの表面においてほぼ一様に分散して配置さ
れるように接合されていることが好ましい。こうするこ
とにより、上記半導体モジュールを一層バランスよく保
持して搬送することができる。
【0012】
【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図1は、この
発明の一実施形態に係る半導体装置の概略構成を示す図
解的な断面図である。この半導体装置は、親チップ1の
表面11に子チップ2を重ね合わせて接合した、いわゆ
るチップ・オン・チップ構造を有している。親チップ1
および子チップ2は、たとえばシリコンチップからなっ
ている。親チップ1の表面11は、親チップ1の基体を
なす半導体基板においてトランジスタなどの機能素子が
形成された活性表層領域側の表面であり、最表面は、た
とえば窒化シリコンで構成される表面保護膜で覆われて
いる。この表面保護膜上において偏った位置に子チップ
2の接合領域が設定されており、この接合領域には、子
チップ2との接続のための複数個のチップ接続用パッド
(図示せず)が露出して形成されている。また、表面保
護膜上の周縁付近には、外部接続用の複数のパッド12
が露出して配置されている。
【0013】子チップ2は、この子チップの表面21を
親チップ1の表面11に対向させた、いわゆるフェース
ダウン方式で親チップ1に接合されている。子チップ2
の表面21は、子チップ2の基体をなす半導体基板にお
いてトランジスタなどの機能素子が形成された活性表層
領域側の表面であり、最表面は、たとえば窒化シリコン
からなる表面保護膜で覆われている。この表面保護膜上
には、親チップ1のチップ接続用パッドに対向する位置
にそれぞれバンプBが形成されている。バンプBは、た
とえば金、プラチナ、銀、パラジウムまたはイリジウム
などの耐酸化性の金属材料で構成されている。子チップ
2は、バンプBがそれぞれ対向する親チップ1のチップ
接続用パッドに接続されることによって、親チップ1の
表面11との間に所定間隔を保持した状態で支持される
とともに、親チップ1と電気的に接続されている。
【0014】親チップ1の表面11において子チップ2
の接合領域以外の領域上には、この半導体装置が有する
機能と無関係なダミーチップ3が接合されている。この
ダミーチップ3の親チップ1に対向する表面31には、
たとえば金、プラチナ、銀、パラジウムまたはイリジウ
ムなどの耐酸化性の金属材料からなる複数個のバンプ3
2が形成されていて、このバンプ32を親チップ1の表
面11を覆う表面保護膜に接合させることにより、ダミ
ーチップ3は親チップ1の表面11と所定間隔を開けて
支持されている。つまり、ダミーチップ3は、親チップ
1および子チップ2のどちらにも電気接続されていな
い。
【0015】親チップ1に子チップ2およびダミーチッ
プ3を接合させて構成された半導体モジュールは、リー
ドフレームのアイランド41にマウント(ダイボンディ
ング)されて、親チップ1の外部接続用パッド12がボ
ンディングワイヤ5でリードフレームのリード端子42
に接続された後、図示しない金型のキャビティ内にセッ
トされて樹脂封止工程が行われることによりパッケージ
6内に封止される。図2は、親チップ1に子チップ2お
よびダミーチップ3を接合させて構成された半導体モジ
ュールの搬送方法について説明するための図である。親
チップ1に子チップ2およびダミーチップ3を接合させ
て構成された半導体モジュールは、2つの真空吸着ハン
ドH1,H2によって、リードフレームまたは半導体モ
ジュールを一時的に保管するためのチップトレイ(図示
せず)に向けて搬送される。
【0016】真空吸着ハンドH1,H2は、それぞれ先
端面(下端面)に形成された吸着孔(図示せず)を子チ
ップ2の裏面22およびダミーチップ3の裏面33に接
合した状態で、図示しない真空源による真空吸引を行う
ことにより、親チップ1,子チップ2およびダミーチッ
プ3からなる半導体モジュールを吸着保持することがで
きる。そして、この半導体モジュールを保持した状態で
移動することにより、半導体モジュールをリードフレー
ムまたはチップトレイに向けて搬送することができる。
【0017】以上のようにこの実施形態によれば、親チ
ップ1の表面11には、子チップ2以外にダミーチップ
3が接合されており、子チップ2およびダミーチップ3
を親チップ1に接合して構成された半導体モジュール
は、子チップ2の裏面22およびダミーチップ3の裏面
33が真空吸着ハンドH1,H2で吸着されて搬送され
る。これにより、親チップ1の表面11において子チッ
プ2が偏った位置に接合されていても、上記半導体モジ
ュールをバランスよく保持して搬送できるから、その搬
送の途中で真空吸着ハンドH1,H2から半導体モジュ
ールが落下したり、親チップ1が剥がれ落ちたりするお
それはない。
【0018】なお、真空吸着ハンドH1,H2で半導体
モジュールをバランスよく保持して搬送するためには、
ダミーチップ3は、親チップ1の中心に関して子チップ
2の接合位置とほぼ対称となる位置に接合されることが
好ましい。また、ダミーチップ3の表面31と親チップ
1の表面11との間の間隔は、子チップ2の表面21と
親チップ1の表面11との間の間隔にほぼ等しく定めら
れていることが好ましい。さらに、ダミーチップ3の厚
み(表面31に直交する方向の厚み)は、子チップ2の
厚みとほぼ等しく定められていることが好ましい。こう
することにより、ダミーチップ3の裏面33と子チップ
2の裏面22とをほぼ同じ高さにすることができ、2つ
の真空吸着ハンドH1,H2を、それぞれ子チップ2の
裏面22およびダミーチップ3の裏面33に上手く吸着
させることができる。
【0019】さらに、ダミーチップ3は、たとえばシリ
コンチップにより構成できるが、その内部にはトランジ
スタなどの機能素子は形成されていてもよいし、機能素
子が形成されていなくてもよい。たとえば、ダミーチッ
プ3として子チップ2と同一構成のものを用いてもよ
く、この場合には、子チップ2とは別にダミーチップ3
を製造する手間が省けるうえに、子チップ2とダミーチ
ップ3のサイズおよび重量をほぼ同じにすることができ
る。ゆえに、真空吸着ハンドH1,H2により、半導体
モジュールを一層バランスよく保持して搬送することが
できる。
【0020】図3は、この発明の他の実施形態について
説明するための図である。この図3において、上述の図
2に示す各部に対応する部分には、図2の場合と同一の
参照符号を付すこととする。この実施形態では、親チッ
プ1に接合される子チップ2のサイズが、真空吸着ハン
ドH1,H2で吸着できない程度に小さい場合の構成を
例に挙げている。すなわち、親チップ1の表面11に
は、たとえば2個のダミーチップ3A,3Bが接合され
ており、親チップ1に子チップ2およびダミーチップ3
A,3Bを接合して構成される半導体モジュールは、真
空吸着ハンドH1,H2でそれぞれダミーチップ3A,
3Bの裏面を吸着して搬送される。したがって、子チッ
プ2のサイズが小さくても、上記半導体モジュールを良
好に搬送することができる。
【0021】なお、この実施形態では、ダミーチップ3
A,3Bが、親チップ1の中心に関して互いにほぼ対称
となる位置に接合されることが好ましく、こうすること
により、真空吸着ハンドH1,H2で半導体モジュール
を一層バランスよく保持して搬送することができる。ま
た、ダミーチップ3A,3Bは、同一の構成を有するも
のであることが好ましい。こうした場合、ダミーチップ
3Aの裏面と子チップ2の裏面とをほぼ同じ高さにする
ことができ、2つの真空吸着ハンドH1,H2を、それ
ぞれダミーチップ3A,3Bの裏面に上手く吸着させる
ことができ、より良好な搬送を実現できる。
【0022】この発明の2つの実施形態について説明し
たが、この発明は、他の形態でも実施することができ
る。たとえば、上述の第1の実施形態においては、1個
のダミーチップが親チップに接合されているとしたが、
複数個のダミーチップが親チップ1に接合されていても
よい。この場合、親チップの表面において子チップおよ
び複数個のダミーチップが一様に分散した状態に接合さ
れるように、複数個のダミーチップの接合位置が定めら
れることが好ましい。こうすることにより、子チップお
よび複数個のダミーチップを、それぞれ別々の真空吸着
ハンドで吸着してバランスよく搬送することができる。
【0023】また、上述の第2の実施形態においても、
3個以上のダミーチップが親チップの表面に接合されて
いてもよい。この場合、親チップの表面においてダミー
チップが一様に分散した状態に接合されるように、ダミ
ーチップの接合位置が定められることが好ましい。こう
することにより、複数個のダミーチップを、それぞれ別
々の真空吸着ハンドで吸着してバランスよく搬送するこ
とができる。さらに、この発明は、上述の各実施形態に
限定されるものではない。たとえば、親チップおよび子
チップは、いずれもシリコンからなるチップであるとし
たが、シリコンの他にも、化合物半導体(たとえばガリ
ウム砒素半導体など)やゲルマニウム半導体などの他の
任意の半導体材料を用いた半導体チップであってもよ
い。この場合に、親チップの半導体材料と子チップの半
導体材料は、同じでもよいし異なっていてもよい。
【0024】その他、特許請求の範囲に記載された事項
の範囲内で種々の設計変更を施すことができる。
【図面の簡単な説明】
【図1】この発明の一実施形態に係る半導体装置の概略
構成を示す図解的な断面図である。
【図2】上記半導体装置に備えられている半導体モジュ
ールの搬送方法について説明するための図である。
【図3】この発明の他の実施形態について説明するため
の図である。
【図4】親チップに対する子チップの接合位置が偏って
いる場合の不都合について説明するための図である。
【図5】子チップのサイズが小さい場合の不都合につい
て説明するための図である。
【符号の説明】
1 親チップ 11 親チップの表面 2 子チップ 21 子チップの表面 22 子チップの裏面 3,3A,3B ダミーチップ 33 ダミーチップの裏面 H1,H2 真空吸着ハンド

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】活性表層領域側の表面に機能素子が形成さ
    れている親チップと、 機能素子が形成されている活性表層領域側の表面を上記
    親チップの表面に対向させた状態で、上記親チップに接
    合された子チップと、 上記親チップの表面において上記子チップが接合されて
    いない領域に接合されており、当該半導体装置の電気的
    機能に寄与しないダミーチップとを含むことを特徴とす
    る半導体装置。
JP26574399A 1999-09-20 1999-09-20 半導体装置 Expired - Fee Related JP3224796B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26574399A JP3224796B2 (ja) 1999-09-20 1999-09-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26574399A JP3224796B2 (ja) 1999-09-20 1999-09-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2001094038A JP2001094038A (ja) 2001-04-06
JP3224796B2 true JP3224796B2 (ja) 2001-11-05

Family

ID=17421391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26574399A Expired - Fee Related JP3224796B2 (ja) 1999-09-20 1999-09-20 半導体装置

Country Status (1)

Country Link
JP (1) JP3224796B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4958257B2 (ja) * 2006-03-06 2012-06-20 オンセミコンダクター・トレーディング・リミテッド マルチチップパッケージ
US8299590B2 (en) 2008-03-05 2012-10-30 Xilinx, Inc. Semiconductor assembly having reduced thermal spreading resistance and methods of making same
KR102190382B1 (ko) 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지
KR102430496B1 (ko) 2017-09-29 2022-08-08 삼성전자주식회사 이미지 센싱 장치 및 그 제조 방법

Also Published As

Publication number Publication date
JP2001094038A (ja) 2001-04-06

Similar Documents

Publication Publication Date Title
US6476474B1 (en) Dual-die package structure and method for fabricating the same
US7473581B2 (en) Wafer stacking package method
US9875955B2 (en) Low cost hybrid high density package
US20080057620A1 (en) Redistribution layers for microfeature workpieces, and associated systems and methods
TW200933766A (en) Integrated circuit package system with flip chip
US20070176269A1 (en) Multi-chips module package and manufacturing method thereof
KR20180027679A (ko) 반도체 패키지 및 그의 제조 방법
JP2003234359A (ja) 半導体装置の製造方法
US8860215B2 (en) Semiconductor device and method of manufacturing the same
JP2003078106A (ja) チップ積層型パッケージ素子及びその製造方法
JP2003031760A (ja) 半導体装置
TW488045B (en) Semiconductor package with dislocated multi-chips
JP2003273279A (ja) 半導体装置およびその製造方法
JP2002270720A (ja) 半導体装置およびその製造方法
US20070132081A1 (en) Multiple stacked die window csp package and method of manufacture
JP3224796B2 (ja) 半導体装置
JP2001060658A (ja) 半導体装置およびその製造方法
JP4422380B2 (ja) 半導体装置の製造方法
JP3476186B2 (ja) 半導体装置の製造方法
US20150318268A1 (en) Multi-chip package and method of manufacturing the same
KR100401018B1 (ko) 반도체패키지를 위한 웨이퍼의 상호 접착 방법
KR100456815B1 (ko) 반도체 패키지 및 이것의 반도체 칩 부착방법
JP2001127244A (ja) マルチチップ半導体装置およびその製造方法
US20030201546A1 (en) Resin-sealed semiconductor device
US20220344231A1 (en) Flip chip package unit and associated packaging method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees