JP3218861B2 - Manufacturing method of liquid crystal display device - Google Patents
Manufacturing method of liquid crystal display deviceInfo
- Publication number
- JP3218861B2 JP3218861B2 JP12823494A JP12823494A JP3218861B2 JP 3218861 B2 JP3218861 B2 JP 3218861B2 JP 12823494 A JP12823494 A JP 12823494A JP 12823494 A JP12823494 A JP 12823494A JP 3218861 B2 JP3218861 B2 JP 3218861B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- liquid crystal
- substrate
- epitaxial layer
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、液晶表示装置の製造方
法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a liquid crystal display.
【0002】[0002]
【従来の技術】アクティブマトリックス方式のLCD
(liquid crystal display)には、単結晶シリコン基
板トランジスタスイッチマトリックス積層液晶パネル,
非晶質シリコン薄膜トランジスタスイッチマトリックス
パネル,多結晶シリコン薄膜トランジスタスイッチマト
リックスパネル等のタイプがある。上記タイプのうち、
電界効果電子移動度が大きく従来のLSI技術で製造が
可能な単結晶シリコン基板は、不透明なシリコン基板を
用いるために反射型のLCDしか作れない。そこで、現
在のLCDは、非晶質シリコンTFTまたは多結晶シリ
コンTFTを用いた透過型のものが主流になっている。2. Description of the Related Art Active matrix type LCD
(Liquid crystal display) includes single crystal silicon substrate transistor switch matrix laminated liquid crystal panel,
There are types such as an amorphous silicon thin film transistor switch matrix panel and a polycrystalline silicon thin film transistor switch matrix panel. Of the above types,
As a single-crystal silicon substrate which has a large field-effect electron mobility and can be manufactured by the conventional LSI technology, only a reflection type LCD can be manufactured because an opaque silicon substrate is used. Therefore, the current LCD is mainly of a transmission type using an amorphous silicon TFT or a polycrystalline silicon TFT.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、非晶質
シリコンTFTを用いたLCDは、汎用のものであっ
て、高精細および高品質なものではない。他方、多結晶
シリコンTFTを用いたLCDは、高精細および高品質
なものになる。しかしながら、石英ガラス基板を用いて
いるために高価なものになる。However, an LCD using an amorphous silicon TFT is a general-purpose LCD, and does not have high definition and high quality. On the other hand, LCDs using polycrystalline silicon TFTs have high definition and high quality. However, it is expensive because a quartz glass substrate is used.
【0004】本発明は、従来のLSI製造技術によって
安価に製造できる単結晶シリコン基板の駆動用周辺回路
一体型でしかも透過型の液晶表示装置の製造方法を提供
することを目的とする。SUMMARY OF THE INVENTION An object of the present invention is to provide a method of manufacturing a liquid crystal display device which is integrated with a peripheral circuit for driving a single crystal silicon substrate and which can be manufactured at low cost by conventional LSI manufacturing technology.
【0005】[0005]
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた液晶表示装置の製造方法である。
すなわち、第1工程で、単結晶シリコン基板上の画素開
口部を形成しようとする領域に多結晶部のエピタキシャ
ル層を形成し、その他の領域に単結晶部のエピタキシャ
ル層を形成する。次いで第2工程で、単結晶部のエピタ
キシャル層にスイッチングトランジスタ部および駆動用
周辺回路部を形成するとともに、エッチングによって多
結晶部のエピタキシャル層を除去する。続いて第3工程
で、エピタキシャル層を除去した部分に透光性の樹脂か
らなる埋込層を形成した後、埋込層上に画素電極部を形
成する。そして第4工程で、画素部を形成した単結晶シ
リコン基板の表面に例えば高い平坦度を有する台ガラス
を貼り合わせて接着保持する。または、画素電極部を形
成した単結晶シリコン基板内の特性が正常なチップをダ
イシングで分割し、それに例えば高い平坦度を有する台
ガラスを貼り合わせて接着保持する。次いで第5工程
で、単結晶シリコン基板の裏面側から研削および研磨を
行い、さらに必要に応じてエッチングを行って、埋込層
の裏面側を露出させ、単結晶部のエピタキシャル層から
なる単結晶シリコン架台を形成する。その後第6工程
で、透明接着剤によって裏面側を下側ガラス基板または
色フィルター基板に貼り合わせる。SUMMARY OF THE INVENTION The present invention is a method of manufacturing a liquid crystal display device for achieving the above object.
That is, in the first step, an epitaxial layer of a polycrystalline portion is formed in a region where a pixel opening is to be formed on a single crystal silicon substrate, and an epitaxial layer of a single crystal portion is formed in other regions. Next, in a second step, a switching transistor portion and a driving peripheral circuit portion are formed on the epitaxial layer of the single crystal portion, and the epitaxial layer of the polycrystalline portion is removed by etching. Subsequently, in a third step, a buried layer made of a translucent resin is formed in a portion where the epitaxial layer has been removed, and then a pixel electrode portion is formed on the buried layer. Then, in a fourth step, for example, a base glass having high flatness is attached to the surface of the single crystal silicon substrate on which the pixel portion is formed, and is adhered and held. Alternatively, a chip having normal characteristics in a single crystal silicon substrate on which a pixel electrode portion is formed is divided by dicing, and, for example, a base glass having a high degree of flatness is bonded and held. Next, in a fifth step, the single crystal silicon substrate is ground and polished from the rear surface side, and further etched as necessary to expose the rear surface side of the buried layer, thereby forming a single crystal comprising a single crystal portion epitaxial layer. Form a silicon gantry. Thereafter, in a sixth step, the back surface is bonded to the lower glass substrate or the color filter substrate with a transparent adhesive.
【0006】また上記製造方法において、第2工程で、
単結晶部のエピタキシャル層にスイッチングトランジス
タ部と駆動用周辺回路部とを形成するとともに、エッチ
ングによって多結晶部のエピタキシャル層を除去する。[0006] In the above manufacturing method, in the second step,
The switching transistor section and the driving peripheral circuit section are formed in the single crystal portion epitaxial layer, and the polycrystalline portion epitaxial layer is removed by etching.
【0007】上記製造方法において、第3工程で、多結
晶部のエピタキシャル層を除去した部分の表面に反射膜
を形成し、続いてその反射膜上に透光性の樹脂の埋込層
を形成した後、埋込層上側に画素電極部を形成する。In the above manufacturing method, in a third step, a reflective film is formed on the surface of the portion where the epitaxial layer of the polycrystalline portion has been removed, and then a buried layer of a translucent resin is formed on the reflective film. After that, a pixel electrode portion is formed above the embedded layer.
【0008】また上記製造方法において、第6工程で、
単結晶シリコン架台を透明接着剤によって色フィルター
基板に貼り合わせて画素側基板を形成するとともに、そ
の画素側基板に重ね合わせる上側ガラス基板には、予め
単結晶シリコン架台に相対する位置に略半円状断面のマ
トリックス溝を単結晶シリコン架台の幅以内に形成す
る。さらにマトリックス溝の表面には反射膜を形成す
る。[0008] In the above manufacturing method, in the sixth step,
The single crystal silicon gantry is attached to the color filter substrate with a transparent adhesive to form a pixel-side substrate, and the upper glass substrate to be superimposed on the pixel-side substrate has a semicircular shape at a position corresponding to the single crystal silicon gantry in advance. A matrix groove having a cross section is formed within the width of the single crystal silicon gantry. Further, a reflection film is formed on the surface of the matrix groove.
【0009】また、液晶表示装置のシール部の内側でか
つそのシール部に沿って、上側ガラス基板と下側ガラス
基板との空間にセルギャップ調整膜を形成する。A cell gap adjusting film is formed in the space between the upper glass substrate and the lower glass substrate inside and along the seal portion of the liquid crystal display device.
【0010】[0010]
【作用】上記液晶表示装置の製造方法では、第2工程
で、電界効果電子移動度の大きい単結晶シリコン部のエ
ピタキシャル層にスイッチングトランジスタ部および駆
動用周辺回路部を形成することから、スイッチングトラ
ンジスタは応答特性の良いものになる。第3工程で、エ
ピタキシャル層を除去した部分に透光性の樹脂からなる
埋込層を形成し、その上に画素電極部を形成することか
ら、光透過率が良くなる。またその後の工程で加わる熱
的応力や第5工程での研削,研磨時に加わる機械的応力
が緩和される。In the above-mentioned method of manufacturing a liquid crystal display device, in the second step, the switching transistor and the driving peripheral circuit are formed on the epitaxial layer of the single-crystal silicon having high field-effect electron mobility. Good response characteristics are obtained. In the third step, a buried layer made of a translucent resin is formed in a portion where the epitaxial layer has been removed, and the pixel electrode portion is formed thereon, so that the light transmittance is improved. Further, the thermal stress applied in the subsequent steps and the mechanical stress applied during grinding and polishing in the fifth step are alleviated.
【0011】また第2工程で、単結晶部のエピタキシャ
ル層にスイッチングトランジスタ部とともに駆動用周辺
回路部を形成する製造方法では、駆動用周辺回路部が画
素側基板に形成されることになる。そのため、駆動用周
辺回路部を外付けする必要がなくなる。In the manufacturing method of forming the driving peripheral circuit portion together with the switching transistor portion in the single crystal portion epitaxial layer in the second step, the driving peripheral circuit portion is formed on the pixel-side substrate. Therefore, there is no need to externally attach a driving peripheral circuit unit.
【0012】上記多結晶部のエピタキシャル層を除去し
た部分の表面に反射膜を形成する製造方法では、多結晶
部のエピタキシャル層を除去した部分の側面に反射膜が
形成されることから、画素部への集光特性が高まる。In the manufacturing method of forming a reflective film on the surface of the polycrystalline portion where the epitaxial layer is removed, the reflective film is formed on the side surface of the portion where the epitaxial layer of the polycrystalline portion is removed. The light condensing property to the light is improved.
【0013】また上側ガラス基板にマトリックス溝を形
成する液晶表示装置の製造方法では、単結晶シリコン架
台に相対する位置の上側ガラス基板に略半円状断面のマ
トリックス溝が該単結晶シリコン架台の幅以内に形成さ
れることから、上板ガラス基板側から単結晶シリコン架
台に照射されていたバックライト光が画素側に有効に入
射するようになる。したがって、画素部への集光特性が
向上する。さらにマトリックス溝を形成することによっ
て、その後の液晶注入工程では、液晶がマトリックス溝
を通って注入されることになるので、液晶の注入がスム
ーズになる。また、マトリックス溝が単結晶シリコン架
台の幅以内に形成されていることから、液晶の配向むら
が低減される。またマトリックス溝の表面に反射膜を形
成する液晶表示装置の製造方法では、画素部への集光特
性がさらに向上される。In the method of manufacturing a liquid crystal display device in which a matrix groove is formed in an upper glass substrate, a matrix groove having a substantially semicircular cross section is formed in the upper glass substrate at a position opposite to the single crystal silicon mount. Since the backlight is formed within the range, the backlight emitted from the upper glass substrate to the single crystal silicon gantry is effectively incident on the pixel side. Therefore, the light-collecting property to the pixel portion is improved. Further, by forming the matrix groove, in the subsequent liquid crystal injection step, the liquid crystal is injected through the matrix groove, so that the injection of the liquid crystal becomes smooth. In addition, since the matrix groove is formed within the width of the single crystal silicon pedestal, the alignment unevenness of the liquid crystal is reduced. Further, in the method of manufacturing a liquid crystal display device in which a reflective film is formed on the surface of the matrix groove, the light condensing property on the pixel portion is further improved.
【0014】また、シール部の内側でかつそれに沿って
セルギャップ調整膜を形成する液晶表示装置の製造方法
では、シールスペーサーが不要になる。そして、セルギ
ャップ調整膜の膜厚によってセルギャップが決まるので
セルギャップの制御が確実になる。Further, in the method of manufacturing a liquid crystal display device in which a cell gap adjusting film is formed inside and along the seal portion, the seal spacer is not required. Since the cell gap is determined by the thickness of the cell gap adjusting film, the control of the cell gap is ensured.
【0015】[0015]
【実施例】本発明の実施例を図1,図2の製造工程図
(その1),(その2)により説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described with reference to FIGS. 1 and 2 (1) and (2).
【0016】図1の(1)に示すように、第1工程で
は、熱酸化法によって、単結晶シリコン基板11の表面
に酸化膜12を形成する。この酸化膜12は、例えば厚
さが620μmの6インチウエハでは、例えば500n
m〜600nmの膜厚に生成される。そのとき単結晶シ
リコン基板11の裏面側にも同様の酸化膜12が生成さ
れる。上記のようなウエハの場合、例えば4〜6インチ
型のLCDでは1個取りになり、例えば2インチ型のL
CDでは4個取りになる。As shown in FIG. 1A, in a first step, an oxide film 12 is formed on the surface of a single crystal silicon substrate 11 by a thermal oxidation method. The oxide film 12 has a thickness of, for example, 500 n on a 6-inch wafer having a thickness of, for example, 620 μm.
It is formed to a film thickness of m to 600 nm. At this time, a similar oxide film 12 is also formed on the back surface side of single crystal silicon substrate 11. In the case of a wafer as described above, for example, a 4-inch to 6-inch type LCD has one piece, and for example, a 2-inch type L
Four pieces are taken for CD.
【0017】その後、リソグラフィー技術とエッチング
とによって、トランジスタを形成しようとする領域の上
記酸化膜12(2点鎖線で示す部分)を除去する。Thereafter, the oxide film 12 (portion indicated by a two-dot chain line) in a region where a transistor is to be formed is removed by lithography and etching.
【0018】続いて図1の(2)に示すように、エピタ
キシャル成長法によって、上記単結晶シリコン基板11
の露出面上および上記酸化膜12上に、エピタキシャル
層13を堆積する。このエピタキシャル成長法では、P
型シリコンのエピタキシャル層を堆積する場合には、例
えば原料ガスにシラン(SiH4 )を用い、それにジボ
ラン(B2 H 6 )を添加する。またN型シリコンのエピ
タキシャル層を堆積する場合には、例えば原料ガスにシ
ラン(SiH4 )を用い、それにホスフィン(PH3 )
を添加する。そしていずれの場合にも搬送ガスには水素
(H2 )を用いる。上記のようなガス系を用いて、エピ
タキシャル成長雰囲気の温度を例えば1060℃、成長
速度を例えば0.3μm/分に設定し、シリコンをエピ
タキシャル成長させる。Subsequently, as shown in FIG. 1B, the single crystal silicon substrate 11 is formed by an epitaxial growth method.
An epitaxial layer 13 is deposited on the exposed surface and on the oxide film 12. In this epitaxial growth method, P
When depositing an epitaxial layer of type silicon, for example, silane (SiH 4 ) is used as a source gas, and diborane (B 2 H 6 ) is added thereto. When depositing an N-type silicon epitaxial layer, for example, silane (SiH 4 ) is used as a source gas and phosphine (PH 3 )
Is added. In each case, hydrogen (H 2 ) is used as a carrier gas. Using the above gas system, the temperature of the epitaxial growth atmosphere is set to, for example, 1060 ° C., the growth rate is set to, for example, 0.3 μm / min, and silicon is epitaxially grown.
【0019】その結果、上記単結晶シリコン基板11上
には、膜厚が10μm程度の単結晶シリコンからなるエ
ピタキシャル層13C(以下単結晶部のエピタキシャル
層と記す)が成長し、上記酸化膜12上には膜厚が10
μm程度の多結晶シリコンからなるエピタキシャル層1
3P(以下多結晶部のエピタキシャル層と記す)が成長
する。なお、パターン性と結晶性のよい単結晶部のエピ
タキシャル層13Cを得るためには、あらかじめ酸化膜
12上に多結晶シリコン膜(図示せず)を形成しておく
のが良い。この場合には、多結晶シリコン膜を形成した
後、この多結晶シリコン膜とともに酸化膜12をパター
ニングする。その後、エピタキシャル層13を堆積す
る。As a result, an epitaxial layer 13C (hereinafter, referred to as an epitaxial layer of a single crystal portion) made of single crystal silicon having a thickness of about 10 μm grows on the single crystal silicon substrate 11, and Has a film thickness of 10
Epitaxial layer 1 made of polycrystalline silicon of about μm
3P (hereinafter referred to as an epitaxial layer of a polycrystalline portion) grows. In order to obtain the epitaxial layer 13C of a single crystal part having good patterning and crystallinity, it is preferable to form a polycrystalline silicon film (not shown) on the oxide film 12 in advance. In this case, after forming the polycrystalline silicon film, the oxide film 12 is patterned together with the polycrystalline silicon film. After that, the epitaxial layer 13 is deposited.
【0020】次いで図1の(3)に示す第2工程を行
う。この工程では、既知のCMOSトランジスタの製造
プロセスによって、単結晶部のエピタキシャル層13C
にLCDのスイッチングトランジスタ14および駆動用
周辺回路部(図示せず)を形成する。このスイッチング
トランジスタ14および駆動用周辺回路部は、例えばM
OSトランジスタで構成される。なお、図面上、スイッ
チングトランジスタ14のハッチングは省略した。ま
た、MOSトランジスタの代わりにバイポーラトランジ
スタ(図示せず)で形成することもある。Next, a second step shown in FIG. 1C is performed. In this step, the epitaxial layer 13C of the single crystal portion is formed by a known CMOS transistor manufacturing process.
Then, a switching transistor 14 of the LCD and a driving peripheral circuit (not shown) are formed. The switching transistor 14 and the driving peripheral circuit section are, for example, M
It is composed of an OS transistor. In the drawings, the hatching of the switching transistor 14 is omitted. In addition, a bipolar transistor (not shown) may be used instead of the MOS transistor.
【0021】その後、単結晶部,多結晶部のエピタキシ
ャル層13C,13P上にレジストを塗布してレジスト
膜15を形成した後、露光,現像工程を行って上記レジ
スト膜15に開口部16を形成する。続いて反応性イオ
ンエッチングによって、多結晶部のエピタキシャル層1
3P(2点鎖線で示す部分)を除去する。この反応性イ
オンエッチングでは、エッチングガスに例えば六フッ化
イオウ(SF6 )またはテトラフロロメタン(CF4)
を用い、エッチング雰囲気の圧力を例えば50.7kP
a、RFパワーを例えば300Wに設定する。フッ酸系
のエッチング液を用いてウェットエッチングを行う場合
は、例えばフッ酸:硝酸:酢酸(混合比は例えば1:
5:40)系のエッチング液を用いる。その後レジスト
膜15を剥離除去する。Thereafter, a resist is applied on the epitaxial layers 13C and 13P of the single crystal portion and the polycrystal portion to form a resist film 15, and then, exposure and development processes are performed to form openings 16 in the resist film 15. I do. Subsequently, the epitaxial layer 1 of the polycrystalline portion is formed by reactive ion etching.
3P (the portion indicated by the two-dot chain line) is removed. In this reactive ion etching, for example, sulfur hexafluoride (SF 6 ) or tetrafluoromethane (CF 4 ) is used as an etching gas.
And the pressure of the etching atmosphere is set to, for example, 50.7 kP.
a, RF power is set to, for example, 300W. When wet etching is performed using a hydrofluoric acid-based etchant, for example, hydrofluoric acid: nitric acid: acetic acid (mixing ratio is, for example, 1:
5:40) -based etchant is used. Thereafter, the resist film 15 is peeled and removed.
【0022】上記エッチング後、図1の(4)に示す第
3工程を行う。この工程では、感光性で透光性の樹脂
(例えばアクリル樹脂,エポキシ樹脂等)を塗布した
後、露光,現像してパターニングし、多結晶部のエピタ
キシャル層(13P)を除去した部分に透光性の樹脂か
らなる埋込層17を形成する。この埋込層17の上面側
は平坦化されている。なお、図1の(4)以降では、ス
イッチングトランジスタ14は簡単化して示す。After the above etching, a third step shown in FIG. In this step, a photosensitive and light-transmitting resin (for example, acrylic resin, epoxy resin, or the like) is applied, and then exposed, developed, and patterned to remove light from the polycrystalline portion where the epitaxial layer (13P) is removed. A buried layer 17 made of a conductive resin is formed. The upper surface side of the buried layer 17 is flattened. Note that the switching transistor 14 is simplified in (4) of FIG.
【0023】続いてスパッタ法によって、透光性の樹脂
からなる埋込層17上側にITO(Indium Tin Oxid
e)膜を例えば150nmの膜厚に成膜する。さらにリ
ソグラフィー技術とエッチングとによって上記ITO膜
をパターニングして画素電極部18を形成する。Subsequently, an ITO (Indium Tin Oxid) is formed on the buried layer 17 made of a transparent resin by sputtering.
e) A film is formed to a thickness of, for example, 150 nm. Further, the ITO film is patterned by lithography and etching to form a pixel electrode portion 18.
【0024】その後、図1の(5)に示す第4工程を行
う。この工程では、上記画素電極部18側に接着テープ
19を貼って台ガラス20を貼り付ける。この台ガラス
20は、高平坦度を有するもので、例えば1μm以下の
平坦度を有するものである。また上記接着テープ19に
は、例えば両面UV照射硬化型テープを用いる。上記台
ガラス20を接着する方法としては、上記接着テープ1
9を用いる他に、例えば汚染物質を除いた蜜蝋のような
ワックスを用いることも可能である。Thereafter, a fourth step shown in FIG. 1 (5) is performed. In this step, an adhesive tape 19 is attached to the pixel electrode portion 18 side, and a base glass 20 is attached. The base glass 20 has a high flatness, for example, a flatness of 1 μm or less. For the adhesive tape 19, for example, a double-sided UV irradiation curing type tape is used. As a method of bonding the base glass 20, the adhesive tape 1
In addition to using 9, it is also possible to use a wax such as, for example, beeswax from which contaminants have been removed.
【0025】その後図1の(6)に示す第5工程を行
う。この工程では、単結晶シリコン基板11の裏面側か
ら研削および研磨を行う。上記研磨では、基板の反りを
防止するために、埋込層17および単結晶部のエピタキ
シャル層13Cの各裏面側における単結晶シリコン基板
11を5μm〜10μm程度の厚さだけ残す。そして、
残した単結晶シリコン基板11をエッチングして除去す
る。このようにエッチングによって最終的に単結晶シリ
コン基板11を除去することで、基板の反りを防止す
る。さらに裏面側に形成されていた酸化膜12をエッチ
ングによって除去する。このとき、単結晶シリコン基板
11の表面は,台ガラス20および接着テープ19で保
護されているので、研削および研磨さらにエッチングで
のダメージは無い。Thereafter, a fifth step shown in FIG. 1 (6) is performed. In this step, grinding and polishing are performed from the back side of the single crystal silicon substrate 11. In the above polishing, the single-crystal silicon substrate 11 on the back surface side of each of the buried layer 17 and the epitaxial layer 13C of the single-crystal portion is left with a thickness of about 5 μm to 10 μm in order to prevent the substrate from being warped. And
The remaining single crystal silicon substrate 11 is removed by etching. By thus finally removing the single crystal silicon substrate 11 by etching, the warpage of the substrate is prevented. Further, the oxide film 12 formed on the back side is removed by etching. At this time, since the surface of the single crystal silicon substrate 11 is protected by the base glass 20 and the adhesive tape 19, there is no damage due to grinding, polishing and etching.
【0026】上記単結晶シリコン基板11のエッチング
は、例えばエッチングガスに六フッ化イオウ(SF6 )
を用いた反応性イオンエッチングで行う。また酸化膜1
2のエッチングは、例えばテトラフロロメタン(C
F4 )を用いた反応性イオンエッチングまたはフッ酸系
のエッチング液を用いたウェットエッチングで行う。上
記のようにして、図1の(6)に示すように、単結晶部
のエピタキシャル層(13C)で単結晶シリコン架台2
1を形成する。なお、研削および研磨によって、酸化膜
12まで除去することも可能である。The single crystal silicon substrate 11 is etched by, for example, using sulfur hexafluoride (SF 6 ) as an etching gas.
This is performed by reactive ion etching using. Oxide film 1
2 is etched, for example, in tetrafluoromethane (C
This is performed by reactive ion etching using F 4 ) or wet etching using a hydrofluoric acid-based etchant. As described above, as shown in FIG. 1 (6), the single-crystal silicon pedestal 2 is formed on the single-crystal epitaxial layer (13C).
Form one. The oxide film 12 can be removed by grinding and polishing.
【0027】次いで第6工程を行う。この工程では、図
2の(7),(8)に示すように、透明接着剤22(例
えば透明UV照射硬化型接着剤、または透明UV照射硬
化型接着剤と加熱硬化型接着剤、もしくは加熱硬化型接
着剤)を用いて、単結晶シリコン架台21,埋込層17
等からなる画素側基板23の裏面側を色フィルター基板
24に貼り合わせる。または図2の(9),(10)に
示すように、透明接着剤22を用いて、単結晶シリコン
架台21,埋込層17等からなる画素側基板23の裏面
側を下側ガラス基板25に貼り合わせる。Next, a sixth step is performed. In this step, as shown in FIGS. 2 (7) and (8), the transparent adhesive 22 (for example, a transparent UV irradiation-curable adhesive, or a transparent UV irradiation-curable adhesive and a heat-curable adhesive, or a heat-curable adhesive) The single crystal silicon pedestal 21 and the buried layer 17 are
The back side of the pixel-side substrate 23 is bonded to the color filter substrate 24. Alternatively, as shown in (9) and (10) of FIG. 2, the back side of the pixel-side substrate 23 composed of the single-crystal silicon pedestal 21, the buried layer 17, and the like is placed on the lower glass Paste to.
【0028】まず、色フィルター基板24に貼り合わせ
る場合を、図2の(7),(8)によって説明する。図
の(7)に示すように、透明接着剤22を用いて、単結
晶シリコン架台21,埋込層17等からなる画素側基板
23の裏面側を色フィルター基板24に貼り合わせる。
その際、上記透明接着剤22に2〜3J/cm2 程度の
エネルギーの紫外線(例えば波長が365nmの紫外
線)を照射して、透明接着剤22を硬化させる。このよ
うにして色フィルター基板24に画素側基板23の裏面
側を接着する。その際、単結晶シリコン架台21の位置
に色フィルター基板のR,G,Bの各境界を合わせて、
上記単結晶シリコン架台21に色フィルター基板24を
貼り合わせる。また上記加熱硬化型接着剤を用いた場合
には、貼り合わせた後、100℃〜120℃程度の温度
雰囲気で2時間〜3時間のキュアを行う。First, the case of bonding to the color filter substrate 24 will be described with reference to FIGS. As shown in FIG. 7 (7), the back side of the pixel-side substrate 23 including the single-crystal silicon pedestal 21, the embedded layer 17, and the like is bonded to the color filter substrate 24 using the transparent adhesive 22.
At this time, the transparent adhesive 22 is irradiated with ultraviolet rays (for example, ultraviolet rays having a wavelength of 365 nm) having an energy of about 2 to 3 J / cm 2 to cure the transparent adhesive 22. Thus, the back side of the pixel-side substrate 23 is bonded to the color filter substrate 24. At this time, the respective boundaries of R, G, and B of the color filter substrate are aligned with the position of the single crystal silicon pedestal 21,
A color filter substrate 24 is attached to the single crystal silicon base 21. When the above-mentioned heat-curable adhesive is used, curing is performed for 2 hours to 3 hours in a temperature atmosphere of about 100 ° C. to 120 ° C. after bonding.
【0029】その後、台ガラス20を剥離する。さらに
台ガラス20を接着していた接着テープ19を剥離す
る。なお、台ガラス20,接着テープ19の剥離と色フ
ィルター基板24の貼り合わせを一度の紫外線照射で行
うことも可能である。Thereafter, the base glass 20 is peeled off. Further, the adhesive tape 19 to which the base glass 20 is adhered is peeled off. Note that the peeling of the base glass 20 and the adhesive tape 19 and the bonding of the color filter substrate 24 can be performed by a single ultraviolet irradiation.
【0030】その後、単個に分割する場合には、例えば
ダイシングによって、所定の大きさ(例えば2インチ製
品)に分割する。このとき、6インチウエハで2インチ
サイズのものを4個取る場合には、100%の歩留りを
得ることは難しい。そこで、特性的に合格しているチッ
プをダイシングによって分割し、その寸法に合った台ガ
ラスに貼って、単個で裏面研削および研磨を行う。この
ように製造することによって、歩留りが向上できるとと
もに、高い平坦度を保った状態で高価な台ガラスを繰り
返し使用することができるので製造コストが安くなる。
さらに裏面研削および研磨の精度が向上し、光学的精度
の向上と単結晶シリコン架台の強度の向上が実現でき
る。したがって、総合的に安価で光学的と特性のばらつ
きが少ないLCDを製造することができる。または、台
ガラス20,接着テープ19を付けた状態で分割し、そ
の後、台ガラス20と接着テープ19とを剥離してもよ
い。なお、台ガラス20を蜜蝋等で接着する場合には、
加熱した台ガラスを剥離した後、洗浄処理を行う。Thereafter, when dividing into single pieces, the wafer is divided into a predetermined size (for example, a 2-inch product) by, for example, dicing. At this time, it is difficult to obtain 100% yield when four 6-inch wafers of 2 inch size are taken. Therefore, a chip that has passed the characteristic is divided by dicing, affixed to a base glass suitable for the size, and the back surface is ground and polished alone. By manufacturing in this way, the yield can be improved, and expensive base glass can be repeatedly used while maintaining high flatness, so that the manufacturing cost is reduced.
Further, the accuracy of the back surface grinding and polishing is improved, so that the optical accuracy and the strength of the single crystal silicon gantry can be improved. Therefore, it is possible to manufacture an LCD which is inexpensive and has little variation in optical characteristics and characteristics. Alternatively, the sheet glass may be divided with the base glass 20 and the adhesive tape 19 attached, and then the base glass 20 and the adhesive tape 19 may be separated. When the base glass 20 is bonded with beeswax or the like,
After peeling off the heated base glass, a cleaning process is performed.
【0031】次いで図2の(8)に示すように、画素側
基板23上に配向剤として例えばポリイミド樹脂を塗布
して、配向膜26を形成する。それとともに、上側ガラ
ス基板27の液晶を封入する側の面に、例えばスパッタ
法によって透明電極膜28を形成し、さらに配向剤とし
て例えばポリイミド樹脂を塗布して配向膜29を形成す
る。上記透明電極膜28は、例えばITO(Indium Ti
n Oxide)膜で形成する。続いて、各配向膜26,29
のラビングを行う。Next, as shown in FIG. 2 (8), for example, a polyimide resin is applied as an alignment agent on the pixel-side substrate 23 to form an alignment film 26. At the same time, a transparent electrode film 28 is formed on the surface of the upper glass substrate 27 on which the liquid crystal is sealed, for example, by a sputtering method, and further, for example, a polyimide resin is applied as an alignment agent to form an alignment film 29. The transparent electrode film 28 is made of, for example, ITO (Indium Ti
n Oxide) film. Subsequently, each of the alignment films 26 and 29
Rubbing.
【0032】さらにシール部(図示せず)およびコモン
電極(図示せず)を塗布によって形成した後、画素側基
板23と上側ガラス基板27とを3μm〜5μm程度の
セルギャップ30を設けて互いに重ね合わせしてシール
する。そのため、上記シール部には例えば3μm〜5μ
m程度のフィラー(図示せず)が混入されているので、
そのフィラーがセルギャップ30を保つスペーサーにな
る。基板同士を重ね合わせた後、画素側基板23と上側
ガラス基板27とのセルギャップ30に液晶31を注入
して封止する。このようにして、液晶表示装置(LC
D)1が形成される。Further, after forming a seal portion (not shown) and a common electrode (not shown) by coating, the pixel side substrate 23 and the upper glass substrate 27 are overlapped with each other by providing a cell gap 30 of about 3 μm to 5 μm. Match and seal. Therefore, for example, 3 μm to 5 μm
about m of filler (not shown)
The filler serves as a spacer for maintaining the cell gap 30. After the substrates are overlapped, a liquid crystal 31 is injected into a cell gap 30 between the pixel-side substrate 23 and the upper glass substrate 27 and sealed. Thus, the liquid crystal display device (LC
D) 1 is formed.
【0033】上記液晶表示装置1の製造方法では、第2
工程で単結晶シリコン基板11から成長させた単結晶部
のエピタキシャル層13Cにスイッチングトランジスタ
14および駆動用周辺回路部(図示せず)を形成する。
単結晶部のエピタキシャル層13Cは電界効果電子移動
度が大きいので、十分な駆動パワーと応答特性が良い単
結晶シリコン基板の透過型の液晶表示装置1になる。In the method of manufacturing the liquid crystal display device 1, the second
A switching transistor 14 and a driving peripheral circuit (not shown) are formed on the epitaxial layer 13C of the single crystal portion grown from the single crystal silicon substrate 11 in the process.
Since the epitaxial layer 13C of the single crystal portion has a large field-effect electron mobility, the single crystal silicon substrate transmission type liquid crystal display device 1 having sufficient driving power and good response characteristics is obtained.
【0034】また第3工程で、多結晶部のエピタキシャ
ル層13Pを除去した部分に透光性の樹脂からなる埋込
層17を形成して、その上に画素電極部18を形成する
ことから、画素部の光透過率は良くなる。さらに埋込層
17を設けたことによって、その後の工程で加わる熱的
応力や第5工程での研削,研磨時にかかる機械的応力が
緩和される。In the third step, a buried layer 17 made of a translucent resin is formed in a portion where the epitaxial layer 13P of the polycrystalline portion is removed, and a pixel electrode portion 18 is formed thereon. The light transmittance of the pixel portion is improved. Further, the provision of the buried layer 17 reduces the thermal stress applied in the subsequent steps and the mechanical stress applied during grinding and polishing in the fifth step.
【0035】さらに色フィルター基板24のR,G,B
の各境界部を単結晶シリコン架台21の位置で貼り合わ
せることから、単結晶シリコン架台21が色フィルター
基板24のブラックマスクの代わりになる。そのため、
色フィルター基板24にブラックマスクを形成する必要
がないので、色フィルター基板24の製造コストが安価
になる。Further, R, G, B of the color filter substrate 24
Are bonded at the position of the single crystal silicon pedestal 21, so that the single crystal silicon pedestal 21 becomes a substitute for the black mask of the color filter substrate 24. for that reason,
Since it is not necessary to form a black mask on the color filter substrate 24, the manufacturing cost of the color filter substrate 24 is reduced.
【0036】また図2の(9),(10)に示すよう
に、画素側基板23を下側ガラス基板25に貼り合わせ
ることも可能である。この場合を以下に説明する。As shown in FIGS. 2 (9) and (10), the pixel-side substrate 23 can be bonded to the lower glass substrate 25. This case will be described below.
【0037】図の(9)に示すように、透明接着剤22
を用いて、単結晶シリコン架台21,埋込層17等から
なる画素側基板23の裏面側を下側ガラス基板25に貼
り合わせる。そして、透明接着剤22に透明UV照射硬
化型接着剤を用いた場合には、それに2〜3J/cm2
程度のエネルギーの紫外線(例えば波長が365nmの
紫外線)を照射して、透明接着剤22を硬化させる。こ
のようにして下側ガラス基板25に画素側基板23の裏
面側を接着する。As shown in FIG. 9 (9), the transparent adhesive 22
, The back side of the pixel-side substrate 23 including the single-crystal silicon pedestal 21 and the buried layer 17 is bonded to the lower glass substrate 25. When a transparent UV irradiation-curable adhesive is used for the transparent adhesive 22, the adhesive may have a thickness of 2 to 3 J / cm 2.
The transparent adhesive 22 is cured by irradiating ultraviolet rays (for example, ultraviolet rays having a wavelength of 365 nm) of about energy. Thus, the lower surface of the pixel-side substrate 23 is bonded to the lower glass substrate 25.
【0038】その後、台ガラス20を剥離する。さらに
台ガラス20を接着していた接着テープ19を剥離す
る。Thereafter, the base glass 20 is peeled off. Further, the adhesive tape 19 to which the base glass 20 is adhered is peeled off.
【0039】その後、単個に分割する場合には、例えば
ダイシングによって、所定の大きさ(例えば2インチ製
品)に分割する。または、台ガラス20,接着テープ1
9を付けた状態で分割し、その後、台ガラス20と接着
テープ19とを剥離してもよい。Thereafter, when dividing into single pieces, the pieces are divided into predetermined sizes (for example, 2-inch products) by, for example, dicing. Or, base glass 20, adhesive tape 1
Then, the base glass 20 and the adhesive tape 19 may be peeled off.
【0040】次いで図2の(10)に示すように、画素
側基板23上に配向剤として例えばポリイミド樹脂を塗
布して配向膜26を形成する。それとともに、色フィル
ター基板24の液晶を封入する側の面に、例えばスパッ
タ法によって透明電極膜32を形成し、さらに配向剤と
して例えばポリイミド樹脂を塗布して配向膜33を形成
する。続いて各配向膜26,33のラビングを行う。な
お、上記色フィルター基板24のR,G,Bの境界部分
には、例えばクロムからなるブラックマスク34が形成
されている。Next, as shown in FIG. 2 (10), for example, a polyimide resin is applied as an alignment agent on the pixel-side substrate 23 to form an alignment film 26. At the same time, a transparent electrode film 32 is formed on the surface of the color filter substrate 24 on which the liquid crystal is sealed, for example, by a sputtering method, and further, for example, a polyimide resin is applied as an alignment agent to form an alignment film 33. Subsequently, rubbing of each of the alignment films 26 and 33 is performed. Note that a black mask 34 made of, for example, chromium is formed at the boundary between R, G, and B of the color filter substrate 24.
【0041】さらにシール部(図示せず)およびコモン
電極(図示せず)を塗布によって形成した後、画素側基
板23と色フィルター基板24とを3μm〜5μm程度
のセルギャップ30を設けて互いに重ね合わせてシール
する。そして上記シール部には例えば3μm〜5μm程
度のフィラー(図示せず)が混入されているので、それ
がセルギャップ30を保つスペーサーになる。基板同士
を重ね合わせた後、画素側基板23と色フィルター基板
24とのセルギャップ30に液晶31を注入封止する。Further, after a seal portion (not shown) and a common electrode (not shown) are formed by coating, the pixel side substrate 23 and the color filter substrate 24 are overlapped with each other with a cell gap 30 of about 3 μm to 5 μm. Seal together. Since a filler (not shown) of, for example, about 3 μm to 5 μm is mixed in the seal portion, it becomes a spacer for maintaining the cell gap 30. After the substrates are overlapped with each other, a liquid crystal 31 is injected and sealed into a cell gap 30 between the pixel-side substrate 23 and the color filter substrate 24.
【0042】なお、上記透明UV照射硬化型接着剤の代
わりに熱硬化型の透明接着剤を用いることも可能であ
る。例えば透明エポキシ樹脂の接着剤または透明シリコ
ーン樹脂の接着剤を用いて、100〜120℃の温度雰
囲気中に2〜3時間放置することで接着剤を加熱硬化さ
せる。そして、画素側基板23の裏面側を色ガラス基板
24または下側ガラス基板25に貼り合わせる。It is also possible to use a thermosetting transparent adhesive instead of the transparent UV irradiation curing adhesive. For example, using an adhesive of a transparent epoxy resin or an adhesive of a transparent silicone resin, the adhesive is heated and cured by being left in an atmosphere at a temperature of 100 to 120 ° C. for 2 to 3 hours. Then, the back side of the pixel-side substrate 23 is bonded to the color glass substrate 24 or the lower glass substrate 25.
【0043】次に液晶表示装置の駆動用周辺回路部を単
結晶部のエピタキシャル層に形成する方法を、図3の液
晶パネルの概略構成図によって説明する。Next, a method for forming the driving peripheral circuit portion of the liquid crystal display device on the epitaxial layer of the single crystal portion will be described with reference to the schematic configuration diagram of the liquid crystal panel of FIG.
【0044】まず上記図1の(1)で説明した第1工程
で、シリコンのエピタキシャル層13を形成する際に、
駆動用周辺回路41を形成する領域にも単結晶部のエピ
タキシャル層13Cを形成する。そして図3に示すよう
なピクセルアレー42に接続するnチャネルMOSトラ
ンジスタ43の他に、駆動用周辺回路41を形成しよう
とする領域に、水平シフトレジスター44のCMOSト
ランジスタ(図示せず),垂直シフトレジスター45の
CMOSトランジスタ(図示せず)等の回路部を形成す
る。各トランジスタの形成方法は、CMOSトランジス
タの既知の形成方法と同様である。First, in forming the silicon epitaxial layer 13 in the first step described with reference to FIG.
The single crystal epitaxial layer 13C is also formed in the region where the driving peripheral circuit 41 is formed. In addition to the n-channel MOS transistor 43 connected to the pixel array 42 as shown in FIG. 3, a CMOS transistor (not shown) of the horizontal shift register 44 and a vertical shift register A circuit part such as a CMOS transistor (not shown) of the register 45 is formed. The method for forming each transistor is the same as the known method for forming a CMOS transistor.
【0045】図示はしないが、上記CMOSトランジス
タの基本的な形成方法を簡単に説明する。まず、例えば
熱酸化法によって、エピタキシャル層の表面に酸化膜を
形成する。そして単結晶部のエピタキシャル層が例えば
n型の場合には、p型不純物のドーピングによって、そ
のエピタキシャル層の上層にpウェル層を形成する。続
いてエピタキシャル層の上層にnチャネルMOSトラン
ジスタとpチャネルMOSトランジスタとの素子形成領
域を分離する素子分離領域を形成する。次いで各素子形
成領域の表面にゲート絶縁膜を形成する。続いてCVD
法,スパッタ法,蒸着法等の成膜技術によって、ゲート
電極形成膜を成膜する。その後リソグラフィー技術とエ
ッチングとによって、ゲート電極形成膜をパターニング
して、nチャネルMOSトランジスタとpチャネルMO
Sトランジスタの各ゲート電極を形成する。さらに例え
ばイオン注入法によって、各ゲート電極の両側の単結晶
部のエピタキシャル層に選択的に所定の導電型の不純物
を導入し、nチャネルMOSトランジスタのソース・ド
レインとpチャネルMOSトランジスタのソース・ドレ
インとを形成する。Although not shown, a basic method of forming the CMOS transistor will be briefly described. First, an oxide film is formed on the surface of the epitaxial layer by, for example, a thermal oxidation method. If the epitaxial layer of the single crystal portion is, for example, n-type, a p-well layer is formed above the epitaxial layer by doping with a p-type impurity. Subsequently, an element isolation region for isolating element formation regions of the n-channel MOS transistor and the p-channel MOS transistor is formed above the epitaxial layer. Next, a gate insulating film is formed on the surface of each element formation region. Then CVD
The gate electrode forming film is formed by a film forming technique such as a sputtering method, a sputtering method, and a vapor deposition method. Thereafter, the gate electrode formation film is patterned by lithography and etching to form an n-channel MOS transistor and a p-channel MO transistor.
Each gate electrode of the S transistor is formed. Further, for example, an impurity of a predetermined conductivity type is selectively introduced into the epitaxial layer of the single crystal portion on both sides of each gate electrode by an ion implantation method, so that the source / drain of the n-channel MOS transistor and the source / drain of the p-channel MOS transistor are formed. And are formed.
【0046】上記説明したように、第2工程で、単結晶
部のエピタキシャル層13CにnチャネルMOSトラン
ジスタ43とともに駆動用周辺回路41の水平シフトレ
ジスター44,垂直シフトレジスター45の各駆動用回
路部を形成する製造方法では、駆動用周辺回路41を外
付けする必要がなくなる。As described above, in the second step, the driving circuit portions of the horizontal shift register 44 and the vertical shift register 45 of the driving peripheral circuit 41 are provided together with the n-channel MOS transistor 43 on the epitaxial layer 13C of the single crystal portion. In the manufacturing method of forming, there is no need to externally attach the driving peripheral circuit 41.
【0047】次に画素電極部への集光率を高めた構造の
製造方法の実施例を、図4の製造工程図によって説明す
る。図では、上記図1で説明したのと同様の構成部品に
は同一符号を付す。Next, an embodiment of a method of manufacturing a structure in which the light condensing rate on the pixel electrode portion is increased will be described with reference to a manufacturing process diagram of FIG. In the figure, the same components as those described in FIG. 1 are denoted by the same reference numerals.
【0048】まず上記図1で説明したと同様にして、第
1工程と第2工程とを行う。すなわち図4の(1)に示
すように、単結晶シリコン基板11の表面に膜厚が50
0nm〜600nm程度の熱酸化膜12を形成する。こ
のとき単結晶シリコン基板11の裏面側にも同様の熱酸
化膜12が生成される。続いて、スイッチングトランジ
スタを形成しようとする領域の熱酸化膜12を除去した
後、単結晶シリコン基板11の露出面上および上記熱酸
化膜12上にシリコンのエピタキシャル層13を堆積す
る。このエピタキシャル層13は、単結晶シリコン基板
11上では膜厚が10μm程度の単結晶部のエピタキシ
ャル層13Cになり、熱酸化膜12上では膜厚が10μ
m程度の多結晶部のエピタキシャル層13Pになる。そ
して単結晶部のエピタキシャル層13Cにスイッチング
トランジスタ14および駆動用周辺回路部(図示せず)
を形成する。なお、図ではスイッチングトランジスタ1
4のハッチングは省略した。その後、多結晶部のエピタ
キシャル層13P(2点鎖線で示す部分)を除去する。
上記除去した部分の側面は傾斜面に形成される。その傾
斜面の傾斜角は、例えば60°〜70°程度の角度が好
ましい。First, the first step and the second step are performed in the same manner as described with reference to FIG. That is, as shown in (1) of FIG.
A thermal oxide film 12 of about 0 nm to 600 nm is formed. At this time, a similar thermal oxide film 12 is also formed on the back surface side of single crystal silicon substrate 11. Subsequently, after removing the thermal oxide film 12 in the region where the switching transistor is to be formed, a silicon epitaxial layer 13 is deposited on the exposed surface of the single crystal silicon substrate 11 and on the thermal oxide film 12. The epitaxial layer 13 becomes a single crystal part epitaxial layer 13C having a thickness of about 10 μm on the single crystal silicon substrate 11, and has a thickness of 10 μm on the thermal oxide film 12.
It becomes the epitaxial layer 13P of a polycrystalline portion of about m. The switching transistor 14 and the driving peripheral circuit (not shown) are formed on the epitaxial layer 13C of the single crystal part.
To form In the figure, the switching transistor 1
The hatching of No. 4 is omitted. After that, the polycrystalline epitaxial layer 13P (portion indicated by a two-dot chain line) is removed.
The side surface of the removed portion is formed as an inclined surface. The inclination angle of the inclined surface is preferably, for example, about 60 ° to 70 °.
【0049】次いで図4の(2)に示す第3工程を行
う。この工程では、スパッタ法,蒸着法等の成膜技術に
よって、多結晶部のエピタキシャル層(13P)を除去
した部分側を含む全面に、反射率の高い膜、例えばアル
ミニウム系金属膜51を成膜する。そして、リソグラフ
ィー技術と選択エッチングとによって、スイッチングト
ランジスタ14の電極(例えばソース電極,ドレイン電
極等)を上記アルミニウム系金属膜51で形成する。そ
れとともに、エピタキシャル層(13P)を除去した部
分上およびその傾斜部分に上記アルミニウム系金属膜
(51)を残して反射膜52を形成する。Next, a third step shown in FIG. In this step, a film having a high reflectance, for example, an aluminum-based metal film 51 is formed on the entire surface including the portion where the epitaxial layer (13P) of the polycrystalline portion is removed by a film forming technique such as a sputtering method or a vapor deposition method. I do. Then, the electrodes (for example, the source electrode and the drain electrode) of the switching transistor 14 are formed of the aluminum-based metal film 51 by lithography and selective etching. At the same time, a reflection film 52 is formed on the portion from which the epitaxial layer (13P) has been removed and on the inclined portion, leaving the aluminum-based metal film (51).
【0050】その後、図4の(3)に示すように、多結
晶部のエピタキシャル層(13P)を除去した部分側を
含む全面に感光性でかつ透光性の樹脂(例えばアクリル
樹脂,エポキシ樹脂等)を塗布する。その後リソグラフ
ィー技術でパターニングし、多結晶部のエピタキシャル
層(13P)を除去した部分に透光性の樹脂からなる埋
込層17を形成する。この埋込層17の上面側は平坦化
されている。Thereafter, as shown in FIG. 4C, a photosensitive and translucent resin (for example, acrylic resin, epoxy resin, etc.) is formed on the entire surface including the portion where the epitaxial layer (13P) of the polycrystalline portion is removed. Etc.). Thereafter, patterning is performed by a lithography technique, and a buried layer 17 made of a translucent resin is formed in a portion where the epitaxial layer (13P) in the polycrystalline portion is removed. The upper surface side of the buried layer 17 is flattened.
【0051】続いてスパッタ法によって、透光性の樹脂
からなる埋込層17上側にITO(Indium Tin Oxid
e)膜を、例えば150nmの膜厚に成膜する。そして
リソグラフィー技術と選択エッチングとによって、IT
O膜をパターニングして画素電極部18を形成する。Subsequently, ITO (Indium Tin Oxid) is formed on the buried layer 17 made of a light-transmitting resin by sputtering.
e) A film is formed to a thickness of, for example, 150 nm. Then, the lithography technology and the selective etching make IT
The pixel film 18 is formed by patterning the O film.
【0052】その後、上記図1の(6)および図2の
(7)〜(10)で説明したと同様にして、第4工程,
第5工程および第6工程を行う。すなわち、図4の
(4)に示すように、上記画素電極部18側に、例えば
接着テープ(図示せず)を貼って台ガラス(図示せず)
を貼り付ける。その後、単結晶シリコン基板11の裏面
側を研削および研磨して除去する。また必要に応じてエ
ッチングを行う。そして単結晶部のエピタキシャル層
(13C)で単結晶シリコン架台21を形成する。Thereafter, in the same manner as described in FIG. 1 (6) and FIG. 2 (7) to (10), the fourth step,
The fifth step and the sixth step are performed. That is, as shown in (4) of FIG. 4, for example, an adhesive tape (not shown) is attached to the pixel electrode portion 18 side to mount a base glass (not shown).
Paste. Thereafter, the back surface of single crystal silicon substrate 11 is removed by grinding and polishing. Etching is performed as necessary. Then, the single crystal silicon pedestal 21 is formed of the single crystal part epitaxial layer (13C).
【0053】さらに透明接着剤(例えば透明UV照射硬
化型接着剤)22を用いて、単結晶シリコン架台21,
埋込層17等からなる画素側基板23の裏面側を色フィ
ルター基板24に貼り合わせる。その後、台ガラスと接
着テープとを剥離する。Further, using a transparent adhesive (for example, a transparent UV irradiation-curable adhesive) 22, a single crystal silicon mount 21,
The back side of the pixel-side substrate 23 including the buried layer 17 and the like is bonded to the color filter substrate 24. Thereafter, the base glass and the adhesive tape are peeled off.
【0054】そして、単個に分割する場合には、例えば
ダイシングによって、所定の大きさ(例えば2インチ製
品)に分割する。または、台ガラスと接着テープとを付
けた状態で分割し、その後、台ガラスと接着テープとを
剥離してもよい。Then, in the case of dividing into single pieces, the wafer is divided into a predetermined size (for example, a 2-inch product) by, for example, dicing. Alternatively, the base glass and the adhesive tape may be divided while being attached, and then the base glass and the adhesive tape may be separated.
【0055】次いで、画素側基板23上に配向剤として
例えばポリイミド樹脂を塗布して、配向膜26を形成す
る。それとともに、上側ガラス基板27の液晶を封入す
る側の面に、例えばスパッタ法によって透明電極膜28
を形成し、さらに配向剤として例えばポリイミド樹脂を
塗布して配向膜29を形成する。上記透明電極膜28
は、例えばITO(Indium Tin Oxide)膜で形成す
る。続いて、各配向膜26,29のラビングを行う。Next, for example, a polyimide resin is applied as an alignment agent on the pixel-side substrate 23 to form an alignment film 26. At the same time, the transparent electrode film 28 is formed on the surface of the upper glass
Is formed, and for example, a polyimide resin is applied as an alignment agent to form an alignment film 29. The transparent electrode film 28
Is formed of, for example, an ITO (Indium Tin Oxide) film. Subsequently, rubbing of each of the alignment films 26 and 29 is performed.
【0056】さらにシール部およびコモン電極(図示せ
ず)を塗布によって形成した後、画素側基板23と上側
ガラス基板27とを3μm〜5μmのセルギャップ30
を設けて互いに重ね合わせてシールする。基板同士を重
ね合わせてシールした後、画素側基板23と上側ガラス
基板27とのセルギャップ30に液晶31を注入封止す
る。このようにして、液晶表示装置(LCD)1が形成
される。After a seal portion and a common electrode (not shown) are formed by coating, the pixel side substrate 23 and the upper glass substrate 27 are separated from each other by a cell gap 30 of 3 μm to 5 μm.
And seal them by overlapping each other. After the substrates are overlapped and sealed, a liquid crystal 31 is injected and sealed into a cell gap 30 between the pixel-side substrate 23 and the upper glass substrate 27. Thus, the liquid crystal display (LCD) 1 is formed.
【0057】上記多結晶部のエピタキシャル層13Pを
除去した傾斜部分の表面に反射膜52を形成する製造方
法では、図5に示すように、反射膜52を形成したこと
によって、バックライト光Lが反射膜52によって反射
され、さらに画素部へ入射されるので、画素部分への集
光特性が高まる。In the manufacturing method in which the reflective film 52 is formed on the surface of the inclined portion from which the epitaxial layer 13P in the polycrystalline portion has been removed, as shown in FIG. Since the light is reflected by the reflection film 52 and further incident on the pixel portion, the light condensing property on the pixel portion is enhanced.
【0058】次に画素電極部への集光率を高めた構造の
製造方法の実施例を、図6の製造工程図によって説明す
る。図では、上記図1,図2で説明したのと同様の構成
部品には同一符号を付す。[0058] Next an embodiment of a method for manufacturing a structure with increased light collection efficiency of the pixel electrode section, illustrating the manufacturing process diagram of FIG. In the figure, the same components as those described in FIGS. 1 and 2 are denoted by the same reference numerals.
【0059】前記図4の(1)〜(3)で説明したのと
同様にして、第1工程〜第3工程を行い、さらに上記図
4の(4)で説明した第4工程を行う。その後、図6の
(1)に示すように、単結晶シリコン架台21を透明接
着剤22を用いて色フィルター基板24に貼り合わせ
る。その後、台ガラス(図示せず)および接着テープ
(図示せず)を剥離する。The first to third steps are performed in the same manner as described in (1) to (3) of FIG. 4, and the fourth step described in (4) of FIG. 4 is performed. Thereafter, as shown in FIG. 6A, the single crystal silicon pedestal 21 is bonded to the color filter substrate 24 using the transparent adhesive 22. Thereafter, the base glass (not shown) and the adhesive tape (not shown) are peeled off.
【0060】一方、画素側基板23に重ね合わせる上側
ガラス基板27の重ね合わせ面側で、単結晶シリコン架
台21に相対する位置に、略半円状断面を有するマトリ
ックス溝61を形成する。このマトリックス溝61の幅
は単結晶シリコン架台21の幅よりも狭く設定される。On the other hand, a matrix groove 61 having a substantially semicircular cross section is formed at a position facing the single crystal silicon pedestal 21 on the superposed surface side of the upper glass substrate 27 superposed on the pixel side substrate 23. The width of the matrix groove 61 is set to be smaller than the width of the single crystal silicon gantry 21.
【0061】上記マトリックス溝61は以下のように形
成する。例えば、上側ガラス基板27にレジスト膜を塗
布した後、露光,現像を行ってレジスト膜でエッチング
マスクを形成する。そして等方的なエッチングを行うこ
とによって、上側ガラス基板27に上記略半円状断面を
有するマトリックス溝61を形成する。その後、通常の
レジスト除去技術(例えばアッシング処理またはウェッ
ト処理)によってエッチングマスクを除去する。上記マ
トリックス溝61は、色フィルター基板24の開口部3
5の上方にかからないように形成される。The matrix groove 61 is formed as follows. For example, after a resist film is applied to the upper glass substrate 27, exposure and development are performed to form an etching mask with the resist film. Then, by performing isotropic etching, a matrix groove 61 having the above-described substantially semicircular cross section is formed in the upper glass substrate 27. After that, the etching mask is removed by a normal resist removal technique (for example, an ashing process or a wet process). The matrix groove 61 is formed in the opening 3 of the color filter substrate 24.
5 is formed so as not to extend above.
【0062】さらに図6の(2)に示すように、マトリ
ックス溝61の表面に反射膜71を形成してもよい。上
記反射膜71は、例えば以下のように形成する。まず、
スパッタ法,蒸着法等の成膜技術を用いて、略半円状断
面を有するマトリックス溝61を形成した側の上側ガラ
ス基板27の表面にアルミニウム系金属膜72を、例え
ば1μm程度の厚さに形成する。次いで、マトリックス
溝61の表面にアルミニウム系金属膜(72)を残し、
その他の表面のアルミニウム系金属膜72(2点鎖線で
示す部分)を除去するように、選択エッチングを行う。
そしてマトリックス溝61の表面に残したアルミニウム
系金属膜(72)で反射膜71を形成する。なお、図6
の(2)では、上側ガラス基板27のみを示した。Further, as shown in FIG. 6B, a reflection film 71 may be formed on the surface of the matrix groove 61. The reflection film 71 is formed, for example, as follows. First,
By using a film forming technique such as a sputtering method or a vapor deposition method, an aluminum-based metal film 72 is formed to a thickness of, for example, about 1 μm on the surface of the upper glass substrate 27 on the side where the matrix groove 61 having a substantially semicircular cross section is formed. Form. Next, the aluminum-based metal film (72) is left on the surface of the matrix groove 61,
Selective etching is performed so as to remove the aluminum-based metal film 72 (the portion indicated by the two-dot chain line) on the other surface.
Then, the reflection film 71 is formed of the aluminum-based metal film (72) left on the surface of the matrix groove 61. FIG.
In (2), only the upper glass substrate 27 is shown.
【0063】その後図6の(3)に示すように、上記図
4で説明したのと同様にして、透明電極膜28の形成、
配向膜26,29の形成、ラビング、シール部(図示せ
ず)およびコモン電極(図示せず)を塗布によって形成
する。そして上側ガラス基板27と画素側基板23とを
セルギャップ30を設けて重ね合わせてシールした後、
そのセルギャップ30に液晶31を注入封止する。After that, as shown in FIG. 6C, the formation of the transparent electrode film 28 is performed in the same manner as described with reference to FIG.
Formation of the alignment films 26 and 29, rubbing, a sealing portion (not shown), and a common electrode (not shown) are formed by coating. Then, after the upper glass substrate 27 and the pixel-side substrate 23 are overlapped and sealed by providing the cell gap 30,
Liquid crystal 31 is injected and sealed into the cell gap 30.
【0064】上記のように、上側ガラス基板27に略半
円状断面を有するマトリックス溝61を形成する液晶表
示装置の製造方法によって製造されたものでは、図7に
示すように、スイッチングトランジスタ14上に照射さ
れていたバックライト光Lは反射膜71によって反射さ
れて画素側に入射する。そのため、画素部への集光特性
が向上する。また、反射膜71は、スイッチングトラン
ジスタ14のブラックマスクとなり、バックライト光に
よる光リークを低減する。As described above, in the case where the matrix groove 61 having a substantially semicircular cross-section is formed in the upper glass substrate 27 by the method of manufacturing the liquid crystal display device, as shown in FIG. Is reflected by the reflective film 71 and is incident on the pixel side. Therefore, the light-collecting characteristics to the pixel portion are improved. Further, the reflection film 71 serves as a black mask for the switching transistor 14, and reduces light leakage due to backlight light.
【0065】またマトリックス溝61を形成することに
よって、その後の液晶31の注入工程では、液晶31が
マトリックス溝61を通って注入される。そのため、液
晶31の注入がスムーズになる。By forming the matrix groove 61, the liquid crystal 31 is injected through the matrix groove 61 in the subsequent step of injecting the liquid crystal 31. Therefore, the liquid crystal 31 is smoothly injected.
【0066】次に、上側ガラス基板と画素側基板との間
のセルギャップを調整する製造方法の一例を図8の製造
工程図によって説明する。図8の(1)に示すように、
上側ガラス基板27と画素側基板23との間に設けるシ
ール部32(2点鎖線で示す部分)の内側でかつそのシ
ール部32に沿った上側ガラス基板27に、例えばマト
リックス溝61に形成した反射膜72と同一層のアルミ
ニウム系金属膜(72)で上側セルギャップ調整膜73
を形成する。すなわち、スパッタ法や蒸着法によって、
上側ガラス基板27の表面にアルミニウム系金属膜(7
2)を成膜する。そしてリソグラフィー技術とエッチン
グによって、所定の位置に上側セルギャップ調整膜73
を形成する。Next, an example of a manufacturing method for adjusting a cell gap between the upper glass substrate and the pixel side substrate will be described with reference to a manufacturing process diagram of FIG. As shown in (1) of FIG.
A reflection formed in, for example, a matrix groove 61 on the upper glass substrate 27 inside and along the seal portion 32 (portion indicated by a two-dot chain line) provided between the upper glass substrate 27 and the pixel side substrate 23. The upper cell gap adjusting film 73 is made of the same aluminum-based metal film (72) as the film 72.
To form That is, by sputtering or vapor deposition,
On the surface of the upper glass substrate 27, an aluminum-based metal film (7
2) is formed. Then, the upper cell gap adjusting film 73 is formed at a predetermined position by lithography and etching.
To form
【0067】また、上側セルギャップ調整膜73の形成
位置に対応する画素側基板23に画素側セルギャップ調
整膜81を形成する。すなわち、画素側基板23に形成
するスイッチングトランジスタ14のアルミニウムゲー
ト14Gを形成するときに成膜したアルミニウム系金属
膜(82)を用いる。そしてアルミニウムゲートを形成
するときのリソグラフィー技術とエッチングとによっ
て、第1セルギャップ調整膜83を形成する。Further, the pixel-side cell gap adjusting film 81 is formed on the pixel-side substrate 23 corresponding to the position where the upper cell gap adjusting film 73 is formed. That is, an aluminum-based metal film (82) formed when the aluminum gate 14G of the switching transistor 14 formed on the pixel-side substrate 23 is formed is used. Then, the first cell gap adjusting film 83 is formed by lithography and etching when forming the aluminum gate.
【0068】さらに画素側基板23に設けたスイッチン
グトランジスタ14のソース・ドレイン電極14SDお
よび反射膜52を形成するときに成膜したアルミニウム
系金属膜(84)を用いる。そしてソース・ドレイン電
極を形成するときのリソグラフィー技術とエッチングと
によって、上記第1セルギャップ調整膜83上に第2セ
ルギャップ調整膜85を形成する。このようにして、第
1,第2セルギャップ調整膜83,85で画素側セルギ
ャップ調整膜81を形成する。Further, an aluminum-based metal film (84) formed when forming the source / drain electrodes 14SD of the switching transistor 14 and the reflection film 52 provided on the pixel-side substrate 23 is used. Then, a second cell gap adjusting film 85 is formed on the first cell gap adjusting film 83 by lithography and etching when forming the source / drain electrodes. Thus, the pixel-side cell gap adjusting film 81 is formed by the first and second cell gap adjusting films 83 and 85.
【0069】その後、埋込層17および画素電極部18
を形成する。さらに単結晶シリコン基板(図示せず)を
除去して単結晶シリコン架台21を形成した後、透明接
着剤22で色フィルター基板24に上記単結晶シリコン
架台21を貼り合わせる。After that, the buried layer 17 and the pixel electrode portion 18
To form Further, after removing the single-crystal silicon substrate (not shown) to form the single-crystal silicon pedestal 21, the single-crystal silicon pedestal 21 is bonded to the color filter substrate 24 with the transparent adhesive 22.
【0070】その後図8の(2)に示すように、配向膜
26,透明電極膜28,配向膜29等を形成し、さらに
シール部32,コモン電極(図示せず)を形成する。そ
して上側ガラス基板27と画素側基板23とを重ね合わ
せてシールする。その際、上側セルギャップ調整膜73
と画素側セルギャップ調整膜81とが接触して、上側ガ
ラス基板27と画素側基板23との間のセルギャップ3
0が確保される。Thereafter, as shown in FIG. 8B, an alignment film 26, a transparent electrode film 28, an alignment film 29 and the like are formed, and further, a seal portion 32 and a common electrode (not shown) are formed. Then, the upper glass substrate 27 and the pixel-side substrate 23 are overlapped and sealed. At this time, the upper cell gap adjusting film 73
And the pixel-side cell gap adjusting film 81 are in contact with each other, and the cell gap 3 between the upper glass substrate 27 and the pixel-side substrate 23 is increased.
0 is reserved.
【0071】上記説明したように、上側,画素側セルギ
ャップ調整膜73,81を設ける液晶表示装置の製造方
法では、シールスペーサーが不要になる。またシール剤
にフィラーを混入する必要がなくなる。そして上側,画
素側セルギャップ調整膜73,81の各膜厚を制御する
ことによって、セルギャップの制御が確実になる。As described above, in the method of manufacturing a liquid crystal display device provided with the upper and pixel side cell gap adjusting films 73 and 81, no seal spacer is required. Also, it is not necessary to mix a filler into the sealant. By controlling the thickness of each of the upper and pixel cell gap adjusting films 73 and 81, the control of the cell gap is ensured.
【0072】[0072]
【発明の効果】以上、説明したように本発明によれば、
電界効果電子移動度が大きい単結晶シリコンのエピタキ
シャル層にスイッチングトランジスタ部を形成するの
で、応答特性に優れた、高品質、高精細の単結晶シリコ
ン基板の透過型LCDを製作することができる。As described above, according to the present invention,
Since the switching transistor portion is formed in an epitaxial layer of single crystal silicon having a large field effect electron mobility, a high quality and high definition single crystal silicon substrate transmission type LCD having excellent response characteristics can be manufactured.
【0073】スイッチングトランジスタ部の形成領域と
ともに駆動用周辺回路の形成領域にも単結晶部のエピタ
キシャル層を形成して、その単結晶部のエピタキシャル
層の駆動用周辺回路を形成する製造方法によれば、駆動
用周辺回路を外付けする必要がなくなる。このため、駆
動用周辺回路の組立工程がなくなり、液晶表示装置の製
造が簡単化でき安価となる。According to the manufacturing method of forming an epitaxial layer of a single crystal portion in a formation region of a driving peripheral circuit together with a formation region of a switching transistor portion and forming a driving peripheral circuit of the epitaxial layer of the single crystal portion. In addition, there is no need to externally provide a driving peripheral circuit. This eliminates the step of assembling the driving peripheral circuit, and simplifies the manufacture of the liquid crystal display device and reduces the cost.
【0074】画素領域に透明樹脂の埋込層を形成する製
造方法によれば、その後の製造工程で加えられる熱的応
力や機械的応力を埋込層が緩和するので、単結晶部のエ
ピタキシャル層に結晶欠陥、特にクラックが入り難い。
このため、単結晶部のエピタキシャル層に形成されるス
イッチングトランジスタの特性劣化を低減できる。According to the manufacturing method of forming the buried layer of the transparent resin in the pixel region, the buried layer relaxes the thermal stress and the mechanical stress applied in the subsequent manufacturing process. Crystal defects, especially cracks, are unlikely to occur.
For this reason, the characteristic deterioration of the switching transistor formed in the epitaxial layer of the single crystal part can be reduced.
【0075】画素側基板の単結晶シリコン架台に相対す
る上側ガラス基板の位置に略半円状断面のマトリックス
溝を形成する製造方法によれば、単結晶シリコン架台に
照射される光線の一部分はマトリックス溝の表面で反射
して画素側に入射するようになる。したがって、集光特
性を向上させることが可能になる。さらに液晶はマトリ
ックス溝を通って注入されるので、液晶の注入がスムー
ズにできる。また略半円状断面を有するマトリックス溝
の表面に反射膜を形成する製造方法によれば、マトリッ
クス溝の表面での反射率が向上されるので、画素部への
集光特性をさらに向上させることができる。According to the manufacturing method of forming a matrix groove having a substantially semicircular cross section at the position of the upper glass substrate opposite to the single crystal silicon gantry of the pixel side substrate, a part of the light beam irradiated to the single crystal silicon gantry is The light is reflected on the surface of the groove and enters the pixel side. Therefore, it is possible to improve the light collection characteristics. Further, since the liquid crystal is injected through the matrix groove, the liquid crystal can be smoothly injected. According to the manufacturing method of forming the reflective film on the surface of the matrix groove having a substantially semicircular cross-section, the reflectance on the surface of the matrix groove is improved, so that the light-collecting characteristics to the pixel portion can be further improved. Can be.
【0076】シール部の内側でかつシール部に沿って、
セルギャップ調整膜を設ける製造方法によれば、シール
スペーサーを設けることが不要になる。またセルギャッ
プ調整膜の膜厚を制御することによって、セルギャップ
の制御が確実に行うことができる。Inside the seal part and along the seal part,
According to the manufacturing method in which the cell gap adjusting film is provided, it is not necessary to provide the seal spacer. Further, by controlling the thickness of the cell gap adjusting film, the cell gap can be reliably controlled.
【図1】本発明の実施例の製造工程図(その1)であ
る。FIG. 1 is a manufacturing process diagram (part 1) of an embodiment of the present invention.
【図2】本発明の実施例の製造工程図(その2)であ
る。FIG. 2 is a manufacturing process diagram (part 2) of the embodiment of the present invention.
【図3】液晶パネルの概略構成図である。FIG. 3 is a schematic configuration diagram of a liquid crystal panel.
【図4】反射膜を設けた構造の製造工程図である。FIG. 4 is a manufacturing process diagram of a structure provided with a reflective film.
【図5】反射膜の作用の説明図である。FIG. 5 is an explanatory diagram of an operation of a reflection film.
【図6】反射膜を設けた構造の製造工程図である。FIG. 6 is a manufacturing process diagram of a structure provided with a reflective film.
【図7】反射膜とマトリックス溝の作用の説明図であ
る。FIG. 7 is an explanatory diagram of the function of a reflection film and a matrix groove.
【図8】セルギャップの調整方法の説明図である。FIG. 8 is an explanatory diagram of a method for adjusting a cell gap.
1 液晶表示装置 11 単結晶シリコン基板 13C 単結晶部のエピタキシャル層 13P 多結晶部のエピタキシャル層 14 スイッチングトランジスタ 17 埋込層 18 画素電極部 21 単結晶シリコン架台 22 透明接着剤 24 色フィルター基板 25 下側ガラス基板 27 上側ガラス基板 32 シール部 41 駆動用周辺回路 52 反射膜 61 マトリックス溝 71 反射膜 73 上側セルギャップ調整膜 81 画素側セルギャップ調整膜 DESCRIPTION OF SYMBOLS 1 Liquid crystal display device 11 Single crystal silicon substrate 13C Single crystal part epitaxial layer 13P Polycrystalline part epitaxial layer 14 Switching transistor 17 Embedded layer 18 Pixel electrode part 21 Single crystal silicon stand 22 Transparent adhesive 24 Color filter substrate 25 Lower side Glass substrate 27 Upper glass substrate 32 Seal part 41 Peripheral circuit for driving 52 Reflective film 61 Matrix groove 71 Reflective film 73 Upper cell gap adjusting film 81 Pixel side cell gap adjusting film
Claims (6)
成しようとする領域に多結晶部のエピタキシャル層を形
成し、該単結晶シリコン基板上のその他の領域に単結晶
部のエピタキシャル層を形成する第1工程と、 前記単結晶部のエピタキシャル層にスイッチングトラン
ジスタ部および駆動用周辺回路部を形成するとともに、
エッチングによって前記多結晶部のエピタキシャル層を
除去する第2工程と、 前記多結晶部のエピタキシャル層を除去した部分に透光
性の樹脂からなる埋込層を形成した後、該埋込層上に画
素電極部を形成する第3工程と、 画素電極部を形成した単結晶シリコン基板の表面に高平
坦度の台ガラスを貼り合わせて接着保持する第4工程
と、 前記単結晶シリコン基板の裏面側から研削および研磨を
行い、さらに必要に応じてエッチングを行って、前記埋
込層の裏面を露出させるとともに、単結晶部のエピタキ
シャル層からなる単結晶シリコン架台を形成する第5工
程と、 透明接着剤によって前記単結晶シリコン架台の裏面側を
色フィルター基板または下側ガラス基板に貼り合わせる
第6工程とからなることを特徴とする液晶表示装置の製
造方法。An epitaxial layer of a polycrystalline portion is formed in a region where a pixel opening is to be formed on a single crystal silicon substrate, and an epitaxial layer of a single crystal portion is formed in another region on the single crystal silicon substrate. Forming a switching transistor portion and a driving peripheral circuit portion on the epitaxial layer of the single crystal portion;
A second step of removing the epitaxial layer of the polycrystalline portion by etching; and forming a buried layer made of a light-transmitting resin in the portion where the epitaxial layer of the polycrystalline portion is removed. A third step of forming a pixel electrode portion, a fourth step of bonding and holding a high flatness base glass on the surface of the single crystal silicon substrate on which the pixel electrode portion is formed, and a back surface side of the single crystal silicon substrate A fifth step of exposing the back surface of the buried layer and forming a single-crystal silicon pedestal composed of an epitaxial layer of a single-crystal part, by performing grinding and polishing from the first step, and further performing etching as necessary. Bonding the back surface of the single crystal silicon pedestal to a color filter substrate or a lower glass substrate with an agent. .
において、 前記第2工程では、前記単結晶部のエピタキシャル層に
スイッチングトランジスタ部と駆動用周辺回路部とを形
成するとともに、エッチングによって前記多結晶部のエ
ピタキシャル層を除去することを特徴とする液晶表示装
置の製造方法。2. The method of manufacturing a liquid crystal display device according to claim 1, wherein in the second step, a switching transistor section and a driving peripheral circuit section are formed in the epitaxial layer of the single crystal section, and the etching is performed by etching. A method for manufacturing a liquid crystal display device, comprising removing an epitaxial layer in a polycrystalline portion.
装置の製造方法において、前記第3工程では、前記多結
晶部のエピタキシャル層を除去した部分の表面に 反射膜を形成し、続いて該反射膜上に透光性の樹脂から
なる埋込層を形成した後、該埋込層上に画素電極部を形
成することを特徴とする液晶表示装置の製造方法。3. The method of manufacturing a liquid crystal display device according to claim 1, wherein in the third step, a reflective film is formed on a surface of a portion of the polycrystalline portion from which an epitaxial layer has been removed. A method for manufacturing a liquid crystal display device, comprising: forming a buried layer made of a translucent resin on the reflective film; and then forming a pixel electrode portion on the buried layer.
の液晶表示装置の製造方法において、 前記第6工程では、前記単結晶シリコン架台を透明接着
剤で色フィルター基板に貼り合わせて画素側基板を形成
するとともに、該画素側基板に重ね合わせる上側ガラス
基板には、予め該単結晶シリコン架台に相対する位置に
略半円状断面のマトリックス溝を該単結晶シリコン架台
の幅以内に形成することを特徴とする液晶表示装置の製
造方法。4. The method for manufacturing a liquid crystal display device according to claim 1, wherein in the sixth step, the single crystal silicon frame is attached to a color filter substrate with a transparent adhesive to form a pixel. In addition to forming the side substrate, a matrix groove having a substantially semicircular cross-section is formed in advance on the upper glass substrate to be superimposed on the pixel side substrate at a position corresponding to the single crystal silicon gantry within the width of the single crystal silicon gantry. A method of manufacturing a liquid crystal display device.
において、 前記マトリックス溝を形成した後、該マトリックス溝の
表面に反射膜を形成することを特徴とする液晶表示装置
の製造方法。5. The method for manufacturing a liquid crystal display device according to claim 4, wherein after forming the matrix groove, a reflective film is formed on a surface of the matrix groove.
の液晶表示装置の製造方法において、 該液晶表示装置の上側ガラス基板と画素側基板との間に
設けるシール部の内側でかつ該シール部に沿った位置に
おける該上側ガラス基板に上側セルギャップ調整膜を形
成する工程と、該上側セルギャップ調整膜の形成位置に
対応する画素側基板に画素側セルギャップ調整膜を形成
する工程とを行うことを特徴とする液晶表示装置の製造
方法。6. The method for manufacturing a liquid crystal display device according to claim 1, wherein the liquid crystal display device includes a sealing portion provided between an upper glass substrate and a pixel side substrate of the liquid crystal display device. Forming an upper cell gap adjusting film on the upper glass substrate at a position along the seal portion; and forming a pixel-side cell gap adjusting film on the pixel-side substrate corresponding to the formation position of the upper cell gap adjusting film. And a method for manufacturing a liquid crystal display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12823494A JP3218861B2 (en) | 1994-05-17 | 1994-05-17 | Manufacturing method of liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12823494A JP3218861B2 (en) | 1994-05-17 | 1994-05-17 | Manufacturing method of liquid crystal display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07311391A JPH07311391A (en) | 1995-11-28 |
JP3218861B2 true JP3218861B2 (en) | 2001-10-15 |
Family
ID=14979815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12823494A Expired - Fee Related JP3218861B2 (en) | 1994-05-17 | 1994-05-17 | Manufacturing method of liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3218861B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997034321A2 (en) * | 1996-03-12 | 1997-09-18 | Philips Electronics N.V. | Semiconductor body with a substrate glued to a support body |
JP3447619B2 (en) | 1999-06-25 | 2003-09-16 | 株式会社東芝 | Active matrix substrate manufacturing method, intermediate transfer substrate |
JP4338442B2 (en) | 2003-05-23 | 2009-10-07 | 富士フイルム株式会社 | Manufacturing method of transmissive light modulation element |
US8222116B2 (en) | 2006-03-03 | 2012-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP5276792B2 (en) * | 2006-03-03 | 2013-08-28 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
CN110341304A (en) * | 2019-08-20 | 2019-10-18 | 深圳市三昆科技有限公司 | A kind of ink prints two-sided while irradiation UV machine |
-
1994
- 1994-05-17 JP JP12823494A patent/JP3218861B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07311391A (en) | 1995-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4814873B2 (en) | Flexible electro-optical device and manufacturing method thereof | |
JP2000111952A (en) | Electrooptical device, driving substrate for electrooptical device and their preparation | |
JP2000101088A (en) | Electro-optical device, electro-optical device drive board, and manufacture thereof | |
JP2004311955A (en) | Method for manufacturing very thin electro-optical display device | |
JP2000111945A (en) | Electrooptical device, driving substrate for electrooptical device and their preparation | |
JP2000111943A (en) | Production of electrooptic device and production of driving plate for the electrooptic device | |
US20040218133A1 (en) | Flexible electro-optical apparatus and method for manufacturing the same | |
JP3218861B2 (en) | Manufacturing method of liquid crystal display device | |
JPH0618926A (en) | Large-sized substrate for liquid crystal display and its production | |
JPH1117185A (en) | Liquid crystal display and its manufacture | |
JP2008042218A (en) | Manufacturing method of thin film transistor panel | |
JPS6390859A (en) | Thin film transistor and manufacture thereof | |
JPH01181570A (en) | Manufacture of thin film transistor | |
JP3696214B2 (en) | Thin film transistor display panel and manufacturing method thereof | |
JPH0543095B2 (en) | ||
JP4366953B2 (en) | Method for manufacturing composite semiconductor substrate | |
JP2005183414A (en) | Process for fabricating thin film device, thin film device, liquid crystal display and electroluminescence display | |
JP4228248B2 (en) | Method for manufacturing electro-optical device and method for manufacturing drive substrate for electro-optical device | |
JP2767958B2 (en) | Method for manufacturing semiconductor device | |
JP2000068514A (en) | Manufacture of electric-optical device and manufacture of drive substrate for electric/optical device | |
JP4366983B2 (en) | Method for manufacturing composite semiconductor substrate | |
JP2000122090A (en) | Manufacture of electrooptical device and manufacture of driving substrate for the same | |
JP2000111948A (en) | Manufacture of electrooptical device and manufacture of driving substrate for the same | |
JP2000114540A (en) | Manufacture of optoelectronic device and manufacture of the same | |
JP2000111949A (en) | Manufacture of electrooptical device and manufacture of driving substrate for the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |