JP3216598B2 - スイッチング電源装置 - Google Patents

スイッチング電源装置

Info

Publication number
JP3216598B2
JP3216598B2 JP02737298A JP2737298A JP3216598B2 JP 3216598 B2 JP3216598 B2 JP 3216598B2 JP 02737298 A JP02737298 A JP 02737298A JP 2737298 A JP2737298 A JP 2737298A JP 3216598 B2 JP3216598 B2 JP 3216598B2
Authority
JP
Japan
Prior art keywords
fet
voltage
power supply
switching
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02737298A
Other languages
English (en)
Other versions
JPH11235038A (ja
Inventor
映雄 西田
浩二 中平
竜太 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP02737298A priority Critical patent/JP3216598B2/ja
Priority to US09/235,655 priority patent/US6081433A/en
Priority to EP99102313A priority patent/EP0935333A3/en
Publication of JPH11235038A publication Critical patent/JPH11235038A/ja
Application granted granted Critical
Publication of JP3216598B2 publication Critical patent/JP3216598B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、スイッチング電源
装置、特にＲＣＣ（リンギング・チョーク・コンバー
タ）方式を用いたスイッチング電源装置に関する。
【０００２】
【従来の技術】一般に、ＶＴＲやファクシミリなどの機
器は安定した直流電圧を必要とし、商用交流電源から安
定した直流電圧を供給するために、構成が比較的簡単で
効率の高いＲＣＣ方式のスイッチング電源装置が広く用
いられている。
【０００３】図７に、従来のＲＣＣ方式のスイッチング
電源装置を示す。図７において、スイッチング電源装置
１は、入力回路２、ＤＣ−ＤＣコンバータ回路３、電圧
検出回路４、制御回路５から構成されている。
【０００４】入力回路２は、整流用のダイオードブリッ
ジＤＢと、ＡＣ電源とダイオードブリッジＤＢの入力端
との間に設けられたヒューズＦおよびラインフィルタＬ
Ｆと、ダイオードブリッジＤＢの出力端に並列に設けら
れた平滑用のコンデンサＣ１から構成されている。
【０００５】ＤＣ−ＤＣコンバータ回路３は、１次巻線
Ｎ１、１次巻線Ｎ１とは逆極性の２次巻線Ｎ２および１
次巻線Ｎ１と同極性の帰還巻線Ｎｂを有するトランス
Ｔ、１次巻線Ｎ１の他端に直列に接続されたスイッチン
グ素子であるＦＥＴＱ１、１次巻線Ｎ１の一端とＦＥＴ
Ｑ１の制御端子であるゲートとの間に接続された起動抵
抗Ｒ１、２次巻線Ｎ２の他端に直列に接続された整流用
のダイオードＤ１、およびダイオードＤ１のカソードと
２次巻線Ｎ２の一端との間に接続された平滑用のコンデ
ンサＣ４で構成されている。
【０００６】また、ＤＣ−ＤＣコンバータ回路３の出力
側に設けた電圧検出回路４は、抵抗Ｒ５、フォトカプラ
ＰＣの発光側の発光ダイオードＰＤ、シャントレギュレ
ータＳｒ、抵抗Ｒ６、Ｒ７から構成されている。抵抗Ｒ
５と発光ダイオードＰＤ、シャントレギュレータＳｒは
直列に接続されてＤＣ−ＤＣコンバータ回路３のコンデ
ンサＣ４に並列に設けられ、抵抗Ｒ６とＲ７も直列に接
続されて同じくコンデンサＣ４に並列に設けられてい
る。そして、抵抗Ｒ６とＲ７の接続部はシャントレギュ
レータＳｒに接続されている。
【０００７】また、制御回路５は、帰還巻線Ｎｂの一端
とＦＥＴＱ１のゲートとの間に直列に接続された抵抗Ｒ
ｂおよびコンデンサＣ３、ＦＥＴＱ１のゲートと帰還巻
線Ｎｂの他端との間に接続されたトランジスタＱ２、帰
還巻線Ｎｂの一端とトランジスタＱ２のベースとの間に
接続された抵抗Ｒ２、トランジスタＱ２のベース−エミ
ッタ間に並列に接続された抵抗Ｒ３およびコンデンサＣ
２、帰還巻線Ｎｂの一端とトランジスタＱ２のベースと
の間に互いに直列に接続された抵抗Ｒ４、ダイオードＤ
２およびフォトカプラＰＣの受光側のフォトトランジス
タＰＴから構成されている。
【０００８】次に、図７に示したスイッチング電源装置
１の動作について、図８に示すスイッチング電源装置１
の各部の電圧および電流の変化を示すグラフを用いて説
明する。図８において、ＶｇｓはＦＥＴＱ１のゲート−
ソース間電圧、Ｖ１は１次巻線Ｎ１に加わる電圧、Ｉ１
は１次巻線Ｎ１を流れる電流、ＶｄｓはＦＥＴＱ１のド
レイン−ソース間電圧、Ｖｂｅ２はトランジスタＱ２の
ベース−エミッタ間電圧、Ｖｂは帰還巻線Ｎｂに生じる
電圧、Ｖ２は２次巻線Ｎ２に生じる電圧、Ｉ２は２次巻
線Ｎ２を流れる電流を表している。また、グラフ上部に
示したＯＮ、ＯＦＦはＦＥＴＱ１がＯＦＦからＯＮにな
る（以降ターンオンと呼ぶ）タイミング、およびＯＮか
らＯＦＦになる（以降ターンオフと呼ぶ）タイミングを
示している。
【０００９】まず、起動時の電源をＯＮにした瞬間には
ＦＥＴＱ１はＯＦＦであるため１次巻線Ｎ１には電流Ｉ
１は流れないが、起動抵抗Ｒ１を通してＦＥＴＱ１のゲ
ートとソースの間に形成される内部容量に電流が流れ込
む。これによってＦＥＴＱ１のゲート−ソース間電圧Ｖ
ｇｓが上昇し、ＦＥＴＱ１の閾値を超えた時点でＦＥＴ
Ｑ１がターンオンしはじめる。ＦＥＴＱ１がターンオン
しはじめるとＦＥＴＱ１のドレイン−ソース間電圧Ｖｄ
ｓがほぼ０Ｖになり、トランスＴの１次巻線Ｎ１に入力
電圧が印加されて電流Ｉ１が流れ始め、これによって帰
還巻線Ｎｂと２次巻線Ｎ２に電圧Ｖｂ及びＶ２が生じ
る。帰還巻線Ｎｂに生じた電圧Ｖｂによって、帰還巻線
Ｎｂから抵抗ＲｂとコンデンサＣ３を介してＦＥＴＱ１
のゲートに電流が流れ込み、ＦＥＴＱ１のゲート−ソー
ス間電圧Ｖｇｓの上昇を加速し、ＦＥＴＱ１が完全にタ
ーンオンする。なお、２次巻線Ｎ２に生じた電圧Ｖ２は
整流用のダイオードＤ１に対して逆方向の電圧になるた
め、２次巻線Ｎ２には電流Ｉ２は流れない。
【００１０】ＦＥＴＱ１がターンオンして帰還巻線Ｎｂ
に正極性の電圧Ｖｂが生じると、それによって抵抗Ｒ
２、および後述する抵抗Ｒ４およびダイオードＤ４およ
びフォトトランジスタＰＴを介してコンデンサＣ２が充
電され、コンデンサＣ２の両端の電圧、すなわちトラン
ジスタＱ２のベース−エミッタ間電圧Ｖｂｅ２が上昇す
る。なお、このときの充電スピード（時定数）は抵抗Ｒ
２、Ｒ３、Ｒ４、コンデンサＣ２の値およびフォトトラ
ンジスタＰＴによって決定される。トランジスタＱ２の
ベース−エミッタ間電圧Ｖｂｅ２が上昇してトランジス
タＱ２のベース・エミッタ間順方向電圧Ｖｂｅ（ｏｎ）
２を超えるとトランジスタＱ２がＯＮする。トランジス
タＱ２がＯＮすると、トランジスタＱ２のコレクタ−エ
ミッタ間電圧、すなわちＦＥＴＱ１のゲート−ソース間
電圧Ｖｇｓがほぼ０Ｖとなって、ＦＥＴＱ１をターンオ
フさせるように働く。
【００１１】ＦＥＴＱ１がターンオフしはじめると１次
巻線Ｎ１に加わる電圧Ｖ１が０Ｖになり、流れていた電
流Ｉ１も０になる。しかし、ＦＥＴＱ１がＯＮのときに
１次巻線Ｎ１に流れた電流Ｉ１によってトランスＴに蓄
積されていた磁気エネルギーのために、１次巻線Ｎ１、
２次巻線Ｎ２および帰還巻線Ｎｂにはそれまでと逆極性
の電圧が生じる。１次巻線には２次巻線に生じる逆極性
の電圧Ｖ２のｎ（１次巻線と２次巻線の巻数比）倍の電
圧が生じる。２次巻線Ｎ２に生じた逆極性の電圧Ｖ２に
よって発生した電流Ｉ２はダイオードＤ１を通ってコン
デンサＣ４で平滑化されて出力される。また、帰還巻線
Ｎｂに生じた逆極性の電圧Ｖｂは、ＦＥＴＱ１のゲート
−ソース間に形成された内部容量から、コンデンサＣ３
と抵抗Ｒｂを介して急速に電荷を吸収し、ＦＥＴＱ１を
完全にターンオフさせる。そして同時に、コンデンサＣ
２に蓄積された電荷も抵抗Ｒ２を介して吸収するが、コ
ンデンサＣ２には逆方向の電圧が加わることになるた
め、コンデンサＣ２はさらに逆方向に充電され、トラン
ジスタＱ２のベース−エミッタ間電圧Ｖｂｅ２も負にバ
イアスされ、トランジスタＱ２はＯＦＦする。すなわ
ち、トランジスタＱ２はＦＥＴＱ１をターンオフするき
っかけを与えるときにのみ一瞬だけＯＮになる。
【００１２】ＦＥＴＱ１がＯＦＦのときに２次巻線Ｎ２
に流れる電流Ｉ２は、トランスＴからの磁気エネルギー
の放出とともに徐々に減少して最後には０になる。２次
巻線Ｎ２に流れる電流Ｉ２が０になると、２次巻線Ｎ２
および帰還巻線Ｎｂに生じる電圧Ｖ２およびＶｂはその
まま放置すれば０Ｖを境にして振動しながら減衰する傾
向を示す。このとき帰還巻線Ｎｂにおいて逆極性から一
時的に正極性になる電圧のことをキック電圧という。帰
還巻線Ｎｂにキック電圧が生じると、帰還巻線Ｎｂから
抵抗ＲｂとコンデンサＣ３を介して、ＦＥＴＱ１のゲー
トとソースの間に形成される内部容量に電流が流れ込ん
でＦＥＴＱ１のゲート−ソース間電圧Ｖｇｓを上昇させ
る。キック電圧が一定以上の大きさを持っていると、ゲ
ート−ソース間電圧Ｖｇｓが閾値を超えてＦＥＴＱ１が
ターンオンする。この時、起動抵抗Ｒ１は大きな値に設
定されているために流れる電流は少なく、起動時のよう
な起動抵抗Ｒ１を流れる電流によってＦＥＴＱ１をター
ンオンさせるという働きはしない。そして、ＦＥＴＱ１
のターンオンとともに２次巻線Ｎ２および帰還巻線Ｎｂ
に生じる電圧Ｖ２およびＶｂは強制的に正極性に引き上
げられて、電圧の振動は強制終了させられる。
【００１３】これ以降は起動時と同様の動作を繰り返す
ことになり、ＦＥＴＱ１のターンオンとターンオフが繰
り返され、スイッチング電源装置として動作する。
【００１４】最後に電圧安定化動作について説明する。
電圧検出回路４においては、出力電圧を２つの抵抗Ｒ６
とＲ７で分割して検出し、これをシャントレギュレータ
Ｓｒに入力している。シャントレギュレータＳｒは入力
された電圧と内部の基準電圧とを比較し、その差に応じ
た電流を流すように機能する。
【００１５】そこで、スイッチング電源装置１に接続さ
れる負荷（図示せず）が軽くなって出力電圧が上昇する
と、抵抗Ｒ６とＲ７の接続部の電圧も上昇し、シャント
レギュレータＳｒへの入力電圧が上昇し、より多くの電
流を流そうとする。シャントレギュレータＳｒに流れる
電流が増えると、それに直列に接続されたフォトカプラ
ＰＣの発光ダイオードＰＤに流れる電流も増え、発光ダ
イオードＰＤから出る光の量も増える。発光ダイオード
ＰＤから出る光の量が増えると、制御回路５に接続され
ているフォトカプラＰＣのフォトトランジスタＰＴを流
れる電流も増える。フォトトランジスタＰＴを流れる電
流は、前述のように帰還巻線Ｎｂに生じる電圧Ｖｂが正
極性のときに抵抗Ｒ２を流れる電流とともにコンデンサ
Ｃ２を充電する電流となるため、フォトトランジスタＰ
Ｔを流れる電流が増えると、コンデンサＣ２を充電する
時間が短縮される。その結果、トランジスタＱ２がＯＮ
するまでの時間が短縮され、ＦＥＴＱ１がターンオフす
るまでの時間、すなわちＦＥＴＱ１のＯＮしている時間
が短縮される。ＦＥＴＱ１のＯＮしている時間が短いと
トランスＴに蓄えられる磁気エネルギーも少なくなり、
２次巻線Ｎ２に生じる電圧Ｖ２も低下し、出力電圧が低
下する。なお、ＦＥＴＱ１のＯＦＦしている時間もＯＮ
している時間に比例して短くなるので、ＯＮおよびＯＦ
Ｆしている時間の短縮分だけスイッチング電源装置１の
スイッチングの周波数は上昇する。
【００１６】逆に、スイッチング電源装置１に接続され
る負荷（図示せず）が重くなって出力電圧が低下する
と、フォトカプラＰＣのフォトトランジスタＰＴを流れ
る電流が減少し、コンデンサＣ２の充電時間が延長さ
れ、ＦＥＴＱ１がターンオフするまでの時間、すなわち
ＦＥＴＱ１のＯＮしている時間が長くなり、２次巻線Ｎ
２で生じる電圧Ｖ２が上昇し、出力電圧が上昇する。な
お、ＦＥＴＱ１のＯＮしている時間が長くなるため、ス
イッチング電源装置１のスイッチング周波数は低下す
る。
【００１７】このようにしてスイッチング電源装置１は
電圧の安定化が図られている。
【００１８】
【発明が解決しようとする課題】ところで、ＦＥＴＱ１
のターンオフの時とターンオンの時にはわずかの時間で
はあるがＦＥＴＱ１のドレイン−ソース間に電圧が加わ
り、しかも電流が流れるという状態が存在する。この時
にＦＥＴＱ１で損失（以降スイッチング損失と呼ぶ）が
発生する。そして、このスイッチング損失はＦＥＴＱ１
のターンオンおよびターンオフの都度発生するため、ス
イッチング損失の大小はスイッチング電源装置１の効率
を左右することになる。また、一定時間におけるスイッ
チング損失の合計はＦＥＴＱ１のスイッチングの回数に
比例するため、スイッチングの周波数もスイッチング電
源装置１の効率に影響を与える。
【００１９】このスイッチング損失の発生メカニズムを
説明するために、図９にターンオフの時のＦＥＴＱ１の
ドレイン−ソース間電圧Ｖｄｓとそこに流れる電流Ｉ１
の時間変化を時間を拡大して示す。また図１０にターン
オンの時のＦＥＴＱ１のドレイン−ソース間電圧Ｖｄｓ
とそこに流れる電流Ｉ１、さらには２次巻線Ｎ２を流れ
る電流Ｉ２、帰還巻線Ｎｂに生じる電圧Ｖｂ、ＦＥＴＱ
１のゲート−ソース間電圧Ｖｇｓの時間変化を時間を拡
大して示す。
【００２０】まず、ターンオフの時には、トランジスタ
Ｑ２がＯＮした後、帰還巻線Ｎｂに逆極性の電圧が発生
してコンデンサＣ３と抵抗Ｒｂを介してＦＥＴＱ１のゲ
ートに蓄えられている電荷を吸収してゲート電圧Ｖｇｓ
を急速に下げることによってＦＥＴＱ１をＯＦＦさせ
る。しかし、図９（ａ）に示すようにＦＥＴＱ１を流れ
る電流が完全に０になり、ドレイン−ソース間電圧Ｖｄ
ｓが上昇して安定するまでには一定の時間が必要にな
る。この間、ＦＥＴＱ１のドレイン−ソース間に電圧が
加わり、かつ電流が流れるという状態が生じ、スイッチ
ング損失が発生する。図９（ａ）でハッチングの部分が
スイッチング損失に相当する部分であり、この面積がス
イッチング損失の大きさを表すことになる。スイッチン
グ損失を小さくするにはハッチング部分の面積を小さく
すれば良く、そのためにはＦＥＴＱ１のターンオフのス
ピードを早くすれば良い。そしてこれは、抵抗Ｒｂをで
きるだけ小さくしてＦＥＴＱ１のゲートから帰還巻線Ｎ
ｂに向かう電流を流れやすくすることによって実現でき
る。逆に、抵抗Ｒｂを大きくするとターンオフのスピー
ドが遅くなり、図９（ｂ）に示すようにＦＥＴＱ１のド
レイン−ソース間に電圧が加わり、かつ電流が流れる時
間が増え、ハッチング部分の面積、すなわちスイッチン
グ損失が増えるようになる。
【００２１】一方、ターンオンの時には図１０（ａ）に
示すように、まず２次巻線Ｎ２を流れる電流Ｉ２が０に
なる時点から始まる。２次巻線Ｎ２を流れる電流Ｉ２が
０になると２次巻線Ｎ２に生じる電圧Ｖ２（図示せ
ず）、帰還巻線Ｎｂに生じる電圧Ｖｂ、およびＦＥＴＱ
１のドレイン−ソース間電圧Ｖｄｓが、点線で示すよう
に振動しながら減衰して一定の値になろうとする。この
時、帰還巻線Ｎｂの電圧Ｖｂは一時的に逆極性から正極
性に反転してキック電圧となり、これによって帰還巻線
Ｎｂを流れる電流が抵抗ＲｂとコンデンサＣ３を介して
ＦＥＴＱ１のゲートに流れ込む。これによってＦＥＴＱ
１のゲート−ソース間電圧Ｖｇｓが閾値Ｖｔｈを超える
とＦＥＴＱ１がターンオンする。ここで、ＦＥＴＱ１の
ターンオンのスピードが早いと、ＦＥＴＱ１のドレイン
−ソース間電圧Ｖｄｓが十分に下がらないうちに電流Ｉ
１が流れ始めてしまう。ＦＥＴＱ１のドレイン−ソース
間電圧Ｖｄｓが０Ｖになるまでには一定の時間が必要な
ため、ＦＥＴＱ１のターンオンが早いほどＦＥＴＱ１の
ドレイン−ソース間に電圧が加わり、かつ電流が流れる
時間が多くなり、図１０（ａ）にハッチングで示してい
るスイッチング損失の発生する時間が長くなる。スイッ
チング損失を小さくするにはＦＥＴＱ１のターンオンの
時間をある程度遅らせてやれば良く、そのためには抵抗
Ｒｂをある程度大きくして帰還巻線Ｎｂから抵抗Ｒｂと
コンデンサＣ３を介してＦＥＴＱ１のゲートに向かう電
流を流れにくくしてやれば良い。図１０（ｂ）が抵抗Ｒ
ｂをある程度大きくした場合のタイミングを示してお
り、ＦＥＴＱ１のゲート−ソース間電圧Ｖｇｓが閾値に
達するまでの時間が長いため、ＦＥＴＱ１のドレイン−
ソース間電圧Ｖｄｓが十分に低下してからＦＥＴＱ１が
ターンオンし、スイッチング損失の発生する時間が短く
なり、その時のＦＥＴＱ１のドレイン−ソース間電圧Ｖ
ｄｓも低くなっている。
【００２２】このように、ターンオフ時のスイッチング
損失を小さくするためには抵抗Ｒｂを小さくする必要が
あり、ターンオン時のスイッチング損失を小さくするに
は抵抗Ｒｂを大きくする必要がある。そのため、抵抗Ｒ
ｂの値はターンオン時とターンオフ時で逆の関係にあ
り、両者のバランスを取って適当な値に設定しなければ
ならず、いずれの時にもスイッチング損失を小さくする
ことは難しいという問題があった。
【００２３】さらに、ＲＣＣ方式のスイッチング電源装
置においては、既に述べたように負荷が軽くなるにした
がってスイッチング周波数が高くなるという性質がある
が、スイッチング損失はスイッチングの回数、すなわち
スイッチング周波数に比例するために、特に軽負荷時に
おいてスイッチング損失が大きくなるという問題もあ
る。
【００２４】これに対して、特開平８−８００４１号公
報に図１１に示すスイッチング電源装置の基本構成が開
示されている。図１１で、図７と同一もしくは同等の部
分には同じ記号を付し、その説明は省略する。
【００２５】図１１のスイッチング電源装置６におい
て、図７のスイッチング電源装置１との違いは、ダイオ
ードＤ３と抵抗Ｒ８を直列接続したものを制御回路７の
抵抗Ｒｂに並列に接続したことだけである。なお、ダイ
オードＤ３はアノードをＦＥＴＱ１のゲート側に、カソ
ードを帰還巻線Ｎｂの一端側に向けて接続している。
【００２６】このように構成した上で、抵抗Ｒｂの値を
大きな値に設定し、抵抗Ｒ８の値を抵抗Ｒｂに対して小
さな値に設定することによって、ＦＥＴＱ１のターンオ
フ時には、抵抗Ｒｂと抵抗Ｒ８の並列抵抗（実質的に抵
抗値の小さい抵抗Ｒ８とほぼ一致する）によってＦＥＴ
Ｑ１のゲートに蓄えられている電荷を帰還巻線Ｎｂの方
に急速に吸収してターンオフのスピードを早くし、ＦＥ
ＴＱ１のターンオン時には、大きな値に設定した抵抗Ｒ
ｂによってＦＥＴＱ１のゲート電圧Ｖｇｓが閾値を超え
るのを遅らせ、ターンオフの時期を遅らせることができ
る。
【００２７】しかしながら、この場合もターンオンの時
間を抵抗Ｒｂという抵抗のみに頼っているためにＦＥＴ
Ｑ１のターンオンの時期を遅らせる、すなわちスイッチ
ング周波数を下げるのには限界がある。しかも、ＦＥＴ
Ｑ１がＯＮしはじめた後は急速にターンオンさせなけれ
ばならないにもかかわらず、抵抗Ｒｂを大きくしすぎる
とＦＥＴＱ１のターンオン時間までもが長くなり、かえ
ってスイッチング損失を大きくする可能性もある。
【００２８】そこで、本発明では、スイッチング素子の
ターンオフとターンオンの両方においてスイッチング損
失を小さくするとともに、軽負荷時におけるスイッチン
グ周波数の上昇を抑えてスイッチング損失を小さくする
ことのできるスイッチング電源装置を提供する。
【００２９】
【課題を解決するための手段】上記目的を達成するため
に、本発明のスイッチング電源装置は、１次巻線、２次
巻線および帰還巻線を有するトランスと、前記１次巻線
に直列に接続されたＦＥＴからなるスイッチング素子
と、該スイッチング素子の制御端子と前記帰還巻線との
間に設けられた制御回路と、前記２次巻線に接続された
整流回路とを備えたＲＣＣ方式のスイッチング電源装置
において、前記制御回路は、前記スイッチング素子の制
御端子と前記帰還巻線の他端との間に接続されて前記ス
イッチング素子をターンオフさせる第１の制御素子を備
えてなり、前記スイッチング素子の制御端子と前記帰還
巻線の一端との間に、前記スイッチング素子のターンオ
フ時に前記スイッチング素子の制御端子から前記帰還巻
線の方向に電流を流すダイオードおよび抵抗の直列回路
と、該直列回路に並列に設けられて前記スイッチング素
子のターンオン時に前記帰還巻線から前記スイッチング
素子の方向に流れる電流を制御する制御素子と、該制御
素子の制御端子に接続されて前記制御素子の動作を遅延
させる遅延回路とを備えたことを特徴とする。
【００３０】また、本発明のスイッチング電源装置は、
前記制御素子に並列に抵抗を設けたことを特徴とする。
【００３１】また、本発明のスイッチング電源装置は、
前記制御素子が、ベースを制御端子とし、エミッタを前
記帰還巻線の一端に接続し、コレクタを前記スイッチン
グ素子の制御端子に接続したＰＮＰ型のトランジスタか
らなり、前記遅延回路が、前記トランジスタのエミッタ
とベースとの間に接続されたコンデンサと、前記トラン
ジスタのベースと前記帰還巻線の他端との間に接続され
た抵抗からなることを特徴とする。
【００３２】また、本発明のスイッチング電源装置は、
前記制御素子が、ベースを制御端子とし、コレクタを前
記帰還巻線の一端側に接続し、エミッタを前記スイッチ
ング素子の制御端子に接続したＮＰＮ型のトランジスタ
からなり、前記遅延回路が、前記トランジスタのエミッ
タとベースとの間に接続されたコンデンサと、前記トラ
ンジスタのコレクタとベースとの間に接続された抵抗か
らなることを特徴とする。
【００３３】このように構成することにより、本発明の
スイッチング電源装置は、スイッチング素子のターンオ
フとターンオンの両方においてスイッチング損失を小さ
くすることができる。また、軽負荷時のスイッチング周
波数の上昇を抑えてスイッチング損失を小さくすること
ができる。
【００３４】
【発明の実施の形態】図１に、本発明のスイッチング電
源装置の一実施例を示す。図１で、図１１と同一もしく
は同等の部分には同じ記号を付し、その説明は省略す
る。
【００３５】図１のスイッチング電源装置１０におい
て、図１１のスイッチング電源装置６との違いは、制御
回路１１において、抵抗Ｒｂに代えて制御素子であるＰ
ＮＰ型のトランジスタＱ３を、エミッタを帰還巻線Ｎｂ
の一端に接続し、コレクタをダイオードＤ３のアノード
に接続して設け、トランジスタＱ３の制御端子であるベ
ースと帰還巻線Ｎｂの他端との間を抵抗Ｒ９で接続し、
トランジスタＱ３のベースとエミッタとの間にコンデン
サＣ５を接続したことだけである。なおここで、コンデ
ンサＣ５と抵抗Ｒ９は遅延回路を構成している。また、
抵抗Ｒ８は図１１のスイッチング電源装置６における抵
抗Ｒ８と同様に小さい値に設定されている。
【００３６】このように構成したスイッチング電源装置
１０において、ＦＥＴＱ１のターンオフ時には、小さい
値に設定した抵抗Ｒ８によってＦＥＴＱ１のゲートに蓄
えられている電荷を帰還巻線Ｎｂの方に急速に吸収して
ターンオフのスピードを早くして、ターンオフ時のスイ
ッチング損失を小さくすることができる。
【００３７】一方、ＦＥＴＱ１のターンオン時には、帰
還巻線Ｎｂに生じたキック電圧によって帰還巻線Ｎｂか
ら流れ出た電流を、コンデンサＣ５と抵抗Ｒ９による遅
延回路と制御素子であるトランジスタＱ３によって一定
時間遅らせてＦＥＴＱ１のゲートに流れ込むようにする
ことによって、ＦＥＴＱ１のドレイン−ソース間電圧Ｖ
ｄｓがある程度下がってから電流Ｉ１が流れ始めるよう
にすることができる。
【００３８】制御素子であるトランジスタＱ３と遅延回
路を構成するコンデンサＣ５と抵抗Ｒ９の動作を、図２
に示すターンオンの時のＦＥＴＱ１のドレイン−ソース
間電圧Ｖｄｓとそこに流れる電流Ｉ１、さらには２次巻
線Ｎ２を流れる電流Ｉ２、帰還巻線Ｎｂに生じる電圧Ｖ
ｂ、ＦＥＴＱ１のゲート−ソース間電圧Ｖｇｓ、トラン
ジスタＱ３のベース−エミッタ間電圧Ｖｂｅ３のそれぞ
れの時間変化を用いて説明する。
【００３９】まず、図２（ａ）に示すように、２次巻線
Ｎ２を流れる電流Ｉ２が０になると２次巻線Ｎ２に生じ
る電圧Ｖ２（図示せず）、帰還巻線Ｎｂに生じる電圧Ｖ
ｂ、およびＦＥＴＱ１のドレイン−ソース間電圧Ｖｄｓ
が、点線で示すように振動しながら減衰して一定の値に
なろうとする。この時、帰還巻線Ｎｂに生じる電圧Ｖｂ
は一時的に逆極性から正極性に反転してキック電圧とな
るが、これによって帰還巻線Ｎｂから流れる電流は、は
じめはコンデンサＣ５と抵抗Ｒ９を介して帰還巻線Ｎｂ
に戻り、ＦＥＴＱ１のゲートには流れ込まない。このと
き、トランジスタＱ３のベース−エミッタ間電圧Ｖｂｅ
３、すなわちコンデンサＣ５の両端の電圧は逆バイアス
されていた状態からほぼ０Ｖになるが、トランジスタＱ
３はＯＦＦのままである。そして、時間の経過とともに
コンデンサＣ５と抵抗Ｒ９で決定される時定数にしたが
ってコンデンサＣ５に電荷が蓄積されてくると、トラン
ジスタＱ３のベース−エミッタ間電圧Ｖｂｅ３は負にバ
イアスされて、ベース・エミッタ間順方向電圧Ｖｂｅ
（ｏｎ）３に達する。ベース−エミッタ間電圧Ｖｂｅ３
がベース・エミッタ間順方向電圧Ｖｂｅ（ｏｎ）３に達
するとトランジスタＱ３がＯＮになり、帰還巻線Ｎｂに
生じるキック電圧によって、帰還巻線Ｎｂからトランジ
スタＱ３のエミッタ−コレクタ間を通してＦＥＴＱ１の
ゲートに電流が一気に流れ込み、ＦＥＴＱ１のゲート−
ソース間電圧Ｖｇｓが閾値Ｖｔｈを超えてＦＥＴＱ１が
ターンオンする。
【００４０】このように、制御素子であるトランジスタ
Ｑ３と遅延回路を構成するコンデンサＣ５および抵抗Ｒ
９を組み合わせることによって、ＦＥＴＱ１のターンオ
ンの時期を適当に遅らせることができ、しかもＯＦＦか
らＯＮへの遷移時間を短いままにしておくことができ
る。その結果、ＦＥＴＱ１に電流が流れ始める時のドレ
イン−ソース間の電圧を従来例に比べてある程度下げ、
しかもドレイン−ソース間に電圧が加わり、かつ電流が
流れる時間を短縮し、スイッチング損失の発生を小さく
することができる。
【００４１】さらに、ＦＥＴＱ１のＯＦＦ時間を延長さ
せることによってスイッチング電源装置１０のスイッチ
ング周波数が低下する。図３に、スイッチング電源装置
１０の出力電力とスイッチング周波数との関係を示す。
ここで、ｘ１は従来のスイッチング電源装置１の特性
を、ｘ２は本発明のスイッチング電源装置１０の特性を
示している。図３に示すように、従来のスイッチング電
源装置１においては出力電力が低下する（すなわち負荷
が軽くなる）のに従ってスイッチング周波数は急激に高
くなっているが、本発明のスイッチング電源装置１０に
おいてはスイッチング周波数の上昇が抑えられ、重負荷
から軽負荷までスイッチング周波数の大きな変動はなく
なっている。その結果、本発明のスイッチング電源装置
においては軽負荷時のスイッチング損失を小さくするこ
とができる。
【００４２】また、図２（ｂ）に示す各電圧、電流の時
間変化のように、遅延回路の時定数をさらに大きくする
ことによって、ＦＥＴＱ１のターンオンの時期を、ＦＥ
ＴＱ１のＯＦＦからＯＮへの遷移時間をそのままにして
さらに遅らせることができる。この場合は、スイッチン
グ周波数の上昇をさらに抑えることができ、スイッチン
グ損失をさらに小さくすることができる。
【００４３】なお、図１の実施例においては省略してい
たが、トランジスタＱ２のエミッタに直列に保護抵抗を
設けても構わない。また、図１の実施例においては制御
素子としてＰＮＰ型のトランジスタを用いていたが、こ
れはＰチャンネルのＪ−ＦＥＴやＭＯＳ−ＦＥＴを、ソ
ースを帰還巻線Ｎｂ側に、ドレインをＦＥＴＱ１のドレ
イン側に接続して用いても同様の効果を得ることができ
る。特に、ＭＯＳ−ＦＥＴを用いる場合には、ドレイン
からソースに向かうダイオード特性を持っているため、
ダイオードＤ３と抵抗Ｒ８を省略して部品点数を減らし
てコストダウンを図ることができる。
【００４４】図４に、本発明のスイッチング電源装置の
別の実施例を示す。図４で、図１と同一もしくは同等の
部分には同じ記号を付し、その説明は省略する。
【００４５】図４のスイッチング電源装置２０におい
て、図１のスイッチング電源装置１０との違いは、制御
回路２１において、制御素子であるトランジスタＱ３の
コレクタ−エミッタ間に並列に抵抗Ｒ１０を接続したこ
とだけである。抵抗Ｒ１０の抵抗値は図１１に示した従
来のスイッチング電源装置６の抵抗Ｒｂよりもさらに大
きな値に設定されている。そして、トランジスタＱ３の
ベース−エミッタ間の電圧Ｖｂｅ３がベース・エミッタ
間順方向電圧Ｖｂｅ（ｏｎ）３に達する直前にＦＥＴＱ
１のゲート−ソース間電圧Ｖｇｓが閾値に達するよう
に、抵抗Ｒ１０および遅延回路を構成するコンデンサＣ
５と抵抗Ｒ９の値を設定しておく。
【００４６】このように構成したスイッチング電源装置
２０において、ＦＥＴＱ１のターンオフ時の動作はスイ
ッチング電源装置１０と同じであり、その説明は省略す
る。
【００４７】また、ＦＥＴＱ１のターンオン時の動作
も、ＦＥＴＱ１のゲート−ソース間電圧Ｖｇｓが上昇し
て閾値に達するまでは、図１１の従来のスイッチング電
源装置６と同じである。しかし、スイッチング電源装置
２０においては、ＦＥＴＱ１がＯＮすることによって、
１次巻線Ｎ１に電流Ｉ１が流れ始め、これによって帰還
巻線Ｎｂにキック電圧が生じると、トランジスタＱ３の
ベース−エミッタ間の電圧Ｖｂｅ３がすぐにベース・エ
ミッタ間順方向電圧Ｖｂｅ（ｏｎ）３まで達してトラン
ジスタＱ３がＯＮする。トランジスタＱ３がＯＮする
と、帰還巻線Ｎｂに生じるキック電圧による電流はほと
んどがトランジスタＱ３を通ってＦＥＴＱ１のゲートに
達するため、ＦＥＴＱ１のターンオン動作が加速され
る。トランジスタＱ３がＯＮした時点でＦＥＴＱ１のゲ
ート−ソース間電圧Ｖｇｓは閾値Ｖｔｈに達しているの
で、ゲート−ソース間電圧Ｖｇｓが０から閾値Ｖｔｈま
で達するのにかかる、いわゆるターンオン遅れ時間は短
縮される。
【００４８】このように、トランジスタＱ３のコレクタ
−エミッタ間に並列に抵抗Ｒ１０を設けることによっ
て、スイッチング電源装置２０では図１１のスイッチン
グ電源装置６におけるターンオン遅れ時間の影響を少な
くすることができる。
【００４９】図５に、本発明のスイッチング電源装置の
さらに別の実施例を示す。図５で、図１と同一もしくは
同等の部分には同じ記号を付し、その説明は省略する。
【００５０】図５のスイッチング電源装置３０におい
て、図１のスイッチング電源装置１０との違いは、制御
回路３１において、制御素子としてＮＰＮ型のトランジ
スタＱ４を、コレクタを帰還巻線Ｎｂの一端に接続し、
エミッタをダイオードＤ３のアノードに接続して設け、
トランジスタＱ４の制御端子であるベースとコレクタと
の間を抵抗Ｒ１１で接続し、トランジスタＱ４のベース
−エミッタ間にコンデンサＣ６を接続したことだけであ
る。なおここで、コンデンサＣ６と抵抗Ｒ１１は遅延回
路を構成している。
【００５１】このように構成したスイッチング電源装置
３０において、ＦＥＴＱ１のターンオフ時の動作はスイ
ッチング電源装置１０と同じであり、その説明は省略す
る。
【００５２】一方、ＦＥＴＱ１のターンオン時には、帰
還巻線Ｎｂに生じたキック電圧によって帰還巻線Ｎｂか
ら流れ出た電流を、抵抗Ｒ１１とコンデンサＣ６による
遅延回路とトランジスタＱ４によって一定時間遅らせて
ＦＥＴＱ１のベースに流れ込むようにすることによっ
て、ＦＥＴＱ１のドレイン−ソース間電圧Ｖｄｓがある
程度下がってから電流Ｉ１が流れ始めるようにすること
ができる。制御素子であるトランジスタＱ４と遅延回路
を構成する抵抗Ｒ１１とコンデンサＣ６の動作を、図６
に示すターンオンの時のＦＥＴＱ１のドレイン−ソース
間電圧Ｖｄｓとそこに流れる電流Ｉ１、さらには２次巻
線Ｎ２を流れる電流Ｉ２、帰還巻線Ｎｂに生じる電圧Ｖ
ｂ、ＦＥＴＱ１のゲート−ソース間電圧Ｖｇｓ、トラン
ジスタＱ４のベース電位Ｖｂ４、同じくベース−エミッ
タ間電圧Ｖｂｅ４の時間変化を用いて説明する。
【００５３】まず、２次巻線Ｎ２を流れる電流Ｉ２が０
になると２次巻線Ｎ２に生じる電圧Ｖ２（図示せず）、
帰還巻線Ｎｂに生じる電圧Ｖｂ、およびＦＥＴＱ１のド
レイン−ソース間電圧Ｖｄｓが、点線で示すように振動
しながら減衰して一定の値になろうとする。この時、帰
還巻線Ｎｂの電圧Ｖｂは一時的に逆極性から正極性に反
転してキック電圧となるが、これによって帰還巻線Ｎｂ
から流れる電流は抵抗Ｒ１１を介してコンデンサＣ６に
流れ込み、ＦＥＴＱ１のベースには流れ込まない。この
とき、トランジスタＱ４のベース−エミッタ間電圧Ｖｂ
ｅ４、すなわちコンデンサＣ６の両端の電圧は逆バイア
スされていた状態からほぼ０Ｖになるが、トランジスタ
Ｑ４はＯＦＦのままである。そして、時間の経過ととも
にコンデンサＣ６と抵抗Ｒ１１で決定される時定数にし
たがってコンデンサＣ６に電荷が蓄積されてくると、ト
ランジスタＱ４のベース−エミッタ間電圧Ｖｂｅ４は正
にバイアスされて、ベース・エミッタ間順方向電圧Ｖｂ
ｅ（ｏｎ）４に達する。ベース−エミッタ間電圧Ｖｂｅ
４がベース・エミッタ間順方向電圧Ｖｂｅ（ｏｎ）４に
達するとトランジスタＱ４がＯＮになり、帰還巻線Ｎｂ
からトランジスタＱ４のコレクタ−エミッタ間を通して
ＦＥＴＱ１のゲートに電流が一気に流れ込み、ＦＥＴＱ
１のゲート−ソース間電圧Ｖｇｓが閾値Ｖｔｈを超えて
ＦＥＴＱ１がターンオンする。
【００５４】このように、制御素子であるトランジスタ
Ｑ４と遅延回路を構成する抵抗Ｒ１１およびコンデンサ
Ｃ６を組み合わせることによって、ＦＥＴＱ１のターン
オンの時期を適当に遅らせることができ、しかもＯＦＦ
からＯＮへの遷移時間を短いままにしておくことができ
る。その結果、ＦＥＴＱ１に電流が流れ始める時のドレ
イン−ソース間の電圧を従来例に比べてある程度下げ、
しかもドレイン−ソース間に電圧が加わり、かつ電流が
流れる時間を短縮し、スイッチング損失の発生を小さく
することができる。さらに、ＦＥＴＱ１のＯＦＦ時間を
延長させることによってスイッチング電源装置１０のス
イッチング周波数の上昇を抑えることができ、スイッチ
ング損失を小さくすることができる。
【００５５】なお、図５の実施例においては制御素子と
してＮＰＮ型のトランジスタを用いていたが、これはＮ
チャンネルのＪ−ＦＥＴやＭＯＳ−ＦＥＴを、ドレイン
を帰還巻線Ｎｂ側に、ソースをＦＥＴＱ１のドレイン側
に接続して用いても同様の効果を得ることができる。
【００５６】また、図４の実施例と同様に、トランジス
タＱ４のコレクタ−エミッタ間に大きな値の抵抗を接続
することによってＦＥＴＱ１のターンオンの時間を短く
し、スイッチング損失をさらに小さくすることもでき
る。
【００５７】
【発明の効果】本発明のスイッチング電源装置によれ
ば、スイッチング素子の制御端子と帰還巻線との間の電
流の流れをスイッチング素子のターンオン時とターンオ
フ時で分離し、ターンオン時には制御素子と遅延回路で
スイッチング素子の制御端子にキック電圧による電流が
流れ込むタイミングを遅らせることによって、スイッチ
ング素子のターンオンの時期を遅らせ、逆にターンオフ
時にはスイッチング素子の制御端子から帰還巻線へ電流
が流れやすくしてターンオフ時間を短縮することによっ
て、スイッチング損失を小さくすることができる。ま
た、スイッチング素子のターンオンの時期を遅らせるこ
とによって、スイッチング周波数の上昇を抑えることが
でき、これによってもスイッチング損失を小さくするこ
とができる。さらには制御素子に並列に値の大きい抵抗
を接続することによってスイッチング素子のターンオン
遅れ時間を短くしてスイッチング損失をさらに小さくす
ることができる。
【図面の簡単な説明】
【図１】本発明のスイッチング電源装置の一実施例を示
す回路図である。
【図２】図１のスイッチング電源装置のターンオン時の
各部の電圧および電流の時間変化を示す図である。
【図３】図１のスイッチング電源装置の出力電力とスイ
ッチング周波数の関係を示す図である。
【図４】本発明のスイッチング電源装置の別の実施例を
示す回路図である。
【図５】本発明のスイッチング電源装置のさらに別の実
施例を示す回路図である。
【図６】図５のスイッチング電源装置のターンオン時の
各部の電圧および電流の時間変化を示す図である。
【図７】従来のスイッチング電源装置を示す回路図であ
る。
【図８】図７のスイッチング電源装置の各部の電圧およ
び電流の時間変化を示す図である。
【図９】図７のスイッチング電源装置のターンオフ時の
スイッチング素子に加わる電圧と電流の時間変化を示す
図である。
【図１０】図７のスイッチング電源装置のターンオン時
の各部の電圧および電流の時間変化を示す図である。
【図１１】従来の別のスイッチング電源装置を示す回路
図である。
【符号の説明】
２…入力回路 ３…ＤＣ−ＤＣコンバータ回路 ４…電圧検出回路 １０…スイッチング電源装置 １１…制御回路 Ｔ…トランス Ｎｂ…帰還巻線 Ｑ１…ＦＥＴ Ｑ２、Ｑ３…トランジスタ Ｄ３…ダイオード Ｃ５…コンデンサ Ｒ８、Ｒ９…抵抗
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/338 H02M 3/28

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 １次巻線、２次巻線および帰還巻線を有
    するトランスと、前記１次巻線に直列に接続されたＦＥ
    Ｔからなるスイッチング素子と、該スイッチング素子の
    制御端子と前記帰還巻線との間に設けられた制御回路
    と、前記２次巻線に接続された整流回路とを備えたＲＣ
    Ｃ方式のスイッチング電源装置において、前記制御回路は、前記スイッチング素子の制御端子と前
    記帰還巻線の他端との間に接続されて前記スイッチング
    素子をターンオフさせるトランジスタを備えてなり、 前記スイッチング素子の制御端子と前記帰還巻線の一端
    との間に、前記スイッチング素子のターンオフ時に前記
    スイッチング素子の制御端子から前記帰還巻線の方向に
    電流を流すダイオードおよび抵抗の直列回路と、該直列
    回路に並列に設けられて前記スイッチング素子のターン
    オン時に前記帰還巻線から前記スイッチング素子の方向
    に流れる電流を制御する制御素子と、該制御素子の制御
    端子に接続されて前記制御素子の動作を遅延させる遅延
    回路とを備えたことを特徴とするスイッチング電源装
    置。
  2. 【請求項２】 前記制御素子に並列に抵抗を設けたこと
    を特徴とする、請求項１に記載のスイッチング電源装
    置。
  3. 【請求項３】 前記制御素子は、ベースを制御端子と
    し、エミッタを前記帰還巻線の一端に接続し、コレクタ
    を前記スイッチング素子の制御端子に接続したＰＮＰ型
    のトランジスタからなり、前記遅延回路は、前記トラン
    ジスタのエミッタとベースとの間に接続されたコンデン
    サと、前記トランジスタのベースと前記帰還巻線の他端
    との間に接続された抵抗からなることを特徴とする、請
    求項１または２に記載のスイッチング電源装置。
  4. 【請求項４】 前記制御素子は、ベースを制御端子と
    し、コレクタを前記帰還巻線の一端側に接続し、エミッ
    タを前記スイッチング素子の制御端子に接続したＮＰＮ
    型のトランジスタからなり、前記遅延回路は、前記トラ
    ンジスタのエミッタとベースとの間に接続されたコンデ
    ンサと、前記トランジスタのコレクタとベースとの間に
    接続された抵抗からなることを特徴とする、請求項１ま
    たは２に記載のスイッチング電源装置。
JP02737298A 1998-02-09 1998-02-09 スイッチング電源装置 Expired - Fee Related JP3216598B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP02737298A JP3216598B2 (ja) 1998-02-09 1998-02-09 スイッチング電源装置
US09/235,655 US6081433A (en) 1998-02-09 1999-01-22 Switching power supply apparatus
EP99102313A EP0935333A3 (en) 1998-02-09 1999-02-05 Switching power supply apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02737298A JP3216598B2 (ja) 1998-02-09 1998-02-09 スイッチング電源装置

Publications (2)

Publication Number Publication Date
JPH11235038A JPH11235038A (ja) 1999-08-27
JP3216598B2 true JP3216598B2 (ja) 2001-10-09

Family

ID=12219226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02737298A Expired - Fee Related JP3216598B2 (ja) 1998-02-09 1998-02-09 スイッチング電源装置

Country Status (3)

Country Link
US (1) US6081433A (ja)
EP (1) EP0935333A3 (ja)
JP (1) JP3216598B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3351400B2 (ja) * 1999-01-18 2002-11-25 株式会社村田製作所 スイッチング電源装置
JP3475904B2 (ja) * 2000-04-17 2003-12-10 株式会社村田製作所 スイッチング電源装置
KR20020009291A (ko) * 2000-07-25 2002-02-01 이형도 컨버터의 구동회로
JP3465673B2 (ja) * 2000-09-06 2003-11-10 株式会社村田製作所 スイッチング電源装置
TW583819B (en) * 2000-12-19 2004-04-11 Delta Electronics Inc Apparatus and method of detecting circuit abnormality and protection for power converter
JP3675389B2 (ja) 2001-03-26 2005-07-27 株式会社村田製作所 スイッチング電源装置およびそれを用いた電子装置
JP5011621B2 (ja) * 2001-08-14 2012-08-29 サンケン電気株式会社 自励式ｄｃ−ｄｃコンバータ
FR3067872B1 (fr) * 2017-06-15 2020-03-06 Valeo Vision Alimentation electrique stabilisee en modulation de largeur d'impulsions

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2168865B (en) * 1984-12-20 1988-11-02 Stanley Electric Co Ltd Power source circuit
NL8502339A (nl) * 1985-08-26 1987-03-16 Philips Nv Geschakelde voedingsspanningsschakeling met een vermogensschakelaar.
US4758937A (en) * 1986-01-16 1988-07-19 Sanken Electric Company, Ltd. DC-DC converter
JPS62166776A (ja) * 1986-01-16 1987-07-23 Sanken Electric Co Ltd 直流−直流変換器
US4862338A (en) * 1986-09-29 1989-08-29 Shindengen Kogyo Kabushiki Kaisha Ringing choke converter using single switching element
JPH01166484U (ja) * 1988-05-16 1989-11-21
JPH02159975A (ja) * 1988-12-09 1990-06-20 Murata Mfg Co Ltd 自励発振型コンバータ
DE4314648A1 (de) * 1993-05-04 1994-11-10 Kabelmetal Electro Gmbh Verfahren zur Herstellung einer Vorrichtung zur Signalübertragung zwischen zwei Endstellen
JPH0880041A (ja) * 1994-09-02 1996-03-22 Murata Mfg Co Ltd スイッチング電源装置

Also Published As

Publication number Publication date
EP0935333A3 (en) 2000-02-23
JPH11235038A (ja) 1999-08-27
EP0935333A2 (en) 1999-08-11
US6081433A (en) 2000-06-27

Similar Documents

Publication Publication Date Title
JP2845188B2 (ja) Ｄｃ−ｄｃコンバ−タ
US9136766B2 (en) Switching power converting apparatus
JP2002084746A (ja) スイッチング電源装置の同期整流回路
US8035998B2 (en) Switching power supply
JP4315097B2 (ja) スイッチング電源装置
JP3216598B2 (ja) スイッチング電源装置
JP3273598B2 (ja) スイッチング電源装置
US6483725B2 (en) DC/DC conversion circuit having a switching frequency proportional to power output
JPH11235028A (ja) スイッチング電源装置
JP2004208379A (ja) 多出力スイッチング電源装置
JP2002305876A (ja) スイッチング電源装置
JPH08116671A (ja) スイッチング電源装置
JP2984466B2 (ja) リンギングチョ−クコンバ−タ
JPH0880041A (ja) スイッチング電源装置
JPH05344721A (ja) スイッチングレギュレ−タ
JP2006109543A (ja) Ｄｃ−ｄｃコンバータ
JP2005110386A (ja) スイッチング電源装置
JPH06165489A (ja) スイッチング電源
JPH07114545B2 (ja) スイッチング電源装置
JP2002084745A (ja) スイッチング電源装置の同期整流回路
JPS6127939B2 (ja)
JP2000245149A (ja) リンギングチョークコンバータ回路
JPS6070969A (ja) スイツチングレギユレ−タ
JPH06197529A (ja) スイッチング電源装置
JPH03230754A (ja) スイッチング電源装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090803

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090803

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130803

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees