JP3214478B2 - 誤り訂正復号装置 - Google Patents
誤り訂正復号装置Info
- Publication number
- JP3214478B2 JP3214478B2 JP37449598A JP37449598A JP3214478B2 JP 3214478 B2 JP3214478 B2 JP 3214478B2 JP 37449598 A JP37449598 A JP 37449598A JP 37449598 A JP37449598 A JP 37449598A JP 3214478 B2 JP3214478 B2 JP 3214478B2
- Authority
- JP
- Japan
- Prior art keywords
- correction
- error correction
- error
- code
- symbol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2927—Decoding strategies
- H03M13/293—Decoding strategies with erasure setting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2909—Product codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はディジタル信号の伝
送や再生した際に生じるビット誤りを訂正するためにイ
レージャフラグ方式を採用した誤り訂正復号装置に関す
る。
送や再生した際に生じるビット誤りを訂正するためにイ
レージャフラグ方式を採用した誤り訂正復号装置に関す
る。
【０００２】
【従来の技術】ＶＴＲや光ディスク等のディジタル信号
の記録再生システムにおいて、図１１で示されるような
積符号がよく用いられる。これは、行方向をＣ１（ｎ
１、ｋ１）符号、列方向をＣ２（ｎ２、ｋ２）符号とし
た積符号であり、行と列でそれぞれに符号化を行って構
成しているもので、行方向の復号で訂正しきれないもの
に対して、列方向の復号で訂正を行う２重構成の復号方
式である。なお、n１,n２は符号長、k１,k２は情報符号
長を示す。
の記録再生システムにおいて、図１１で示されるような
積符号がよく用いられる。これは、行方向をＣ１（ｎ
１、ｋ１）符号、列方向をＣ２（ｎ２、ｋ２）符号とし
た積符号であり、行と列でそれぞれに符号化を行って構
成しているもので、行方向の復号で訂正しきれないもの
に対して、列方向の復号で訂正を行う２重構成の復号方
式である。なお、n１,n２は符号長、k１,k２は情報符号
長を示す。
【０００３】ＶＴＲや光ディスク等のディジタル信号の
再生時に生ずるエラーとしては、ランダムに発生するラ
ンダムエラーと、媒体上に傷や埃がある場合に連続した
エラーになるバーストエラー等がある。ＶＴＲや光ディ
スク等のシステムにおいて、Ｃ１符号方向で媒体に記録
再生し、まずＣ１訂正から行う場合には、バーストエラ
ー等の影響で訂正能力を越えるエラーが発生し、そのよ
うな際に訂正不能状態が生じる。しかし、引き続きＣ２
訂正を行うことで、Ｃ１訂正において訂正できなかった
シンボルに対しても訂正できるようになり、２重に符号
化された積符号は効率のよい強力な訂正方式となってい
る。ここで、シンボルとは、符号長や情報符号長の単位
を示すものである。
再生時に生ずるエラーとしては、ランダムに発生するラ
ンダムエラーと、媒体上に傷や埃がある場合に連続した
エラーになるバーストエラー等がある。ＶＴＲや光ディ
スク等のシステムにおいて、Ｃ１符号方向で媒体に記録
再生し、まずＣ１訂正から行う場合には、バーストエラ
ー等の影響で訂正能力を越えるエラーが発生し、そのよ
うな際に訂正不能状態が生じる。しかし、引き続きＣ２
訂正を行うことで、Ｃ１訂正において訂正できなかった
シンボルに対しても訂正できるようになり、２重に符号
化された積符号は効率のよい強力な訂正方式となってい
る。ここで、シンボルとは、符号長や情報符号長の単位
を示すものである。
【０００４】まず、Ｃ１訂正、Ｃ２訂正の訂正能力につ
いて説明する。それぞれの符号間最小距離をｄ１、ｄ２
とすると、Ｃ１訂正では（ｄ１−１）／２シンボルまで
の訂正が可能である。また、Ｃ２訂正でも同様に（ｄ２
−１）／２シンボルまでの訂正が可能である。但し、Ｃ
２訂正ではイレージャフラグ（消失フラグ）による消失
情報を与えることで、（ｄ２−１）シンボルまでの訂正
を行うことができる。
いて説明する。それぞれの符号間最小距離をｄ１、ｄ２
とすると、Ｃ１訂正では（ｄ１−１）／２シンボルまで
の訂正が可能である。また、Ｃ２訂正でも同様に（ｄ２
−１）／２シンボルまでの訂正が可能である。但し、Ｃ
２訂正ではイレージャフラグ（消失フラグ）による消失
情報を与えることで、（ｄ２−１）シンボルまでの訂正
を行うことができる。
【０００５】イレージャフラグとは、Ｃ１訂正において
訂正不能行、或いは、訂正不能行とＮシンボル以上訂正
行（Ｎは１以上（ｄ１−１）／２までの整数）の行自身
を、エラーを含むと考えられる疑わしい行として、その
情報をＣ２訂正時に用いるものである。
訂正不能行、或いは、訂正不能行とＮシンボル以上訂正
行（Ｎは１以上（ｄ１−１）／２までの整数）の行自身
を、エラーを含むと考えられる疑わしい行として、その
情報をＣ２訂正時に用いるものである。
【０００６】いま、ｄ１＝１１とすると、Ｃ１訂正では
５エラーまで訂正が可能であるので、６エラー以上の訂
正不能行に対してイレージャフラグを立てる。或いは、
５エラー訂正は訂正能力限界までの訂正を行っているの
で、誤訂正を行う確率が高く、訂正不能行と５エラー訂
正行にイレージャフラグを立てる等して、Ｃ２訂正時
に、その疑わしい位置情報を示すイレージャフラグを用
いることで、（ｄ２−１）シンボルまでの訂正が可能と
なる。
５エラーまで訂正が可能であるので、６エラー以上の訂
正不能行に対してイレージャフラグを立てる。或いは、
５エラー訂正は訂正能力限界までの訂正を行っているの
で、誤訂正を行う確率が高く、訂正不能行と５エラー訂
正行にイレージャフラグを立てる等して、Ｃ２訂正時
に、その疑わしい位置情報を示すイレージャフラグを用
いることで、（ｄ２−１）シンボルまでの訂正が可能と
なる。
【０００７】このような従来の技術については、特開平
７−２０２７１９の「誤り訂正符号の復号装置」におけ
る「従来の技術」の項にも記載されている。イレージャ
フラグの立て方はシステムにより異なるが、Ｃ１訂正期
間終了後に、イレージャフラグのセレクト方法により規
定される。そして、規定されたイレージャフラグはＣ２
訂正期間中固定化して用いられる。
７−２０２７１９の「誤り訂正符号の復号装置」におけ
る「従来の技術」の項にも記載されている。イレージャ
フラグの立て方はシステムにより異なるが、Ｃ１訂正期
間終了後に、イレージャフラグのセレクト方法により規
定される。そして、規定されたイレージャフラグはＣ２
訂正期間中固定化して用いられる。
【０００８】また、Ｃ２訂正においては、イレージャフ
ラグの立っていないエラーシンボル数とイレージャフラ
グ数との組み合わせにより、次のような訂正を行うこと
ができる。ｄ２＝９の場合、シンボル訂正のみの４エラ
ー訂正と、イレージャフラグのみの８イレージャ訂正
と、そして双方の組み合わせによる１エラー６イレージ
ャ訂正、２エラー４イレージャ訂正、３エラー２イレー
ジャの訂正も可能である。
ラグの立っていないエラーシンボル数とイレージャフラ
グ数との組み合わせにより、次のような訂正を行うこと
ができる。ｄ２＝９の場合、シンボル訂正のみの４エラ
ー訂正と、イレージャフラグのみの８イレージャ訂正
と、そして双方の組み合わせによる１エラー６イレージ
ャ訂正、２エラー４イレージャ訂正、３エラー２イレー
ジャの訂正も可能である。
【０００９】ここで、Ｃ２訂正におけるイレージャフラ
グの立っていないエラーの存在理由であるが、訂正不能
行にはイレージャフラグを立てるので、基本的にエラー
訂正行において誤訂正が無ければエラーは存在しない筈
である。しかし、誤訂正は確率上は存在しており、それ
によりＣ２訂正においてもエラー訂正が必要となってい
る。このように、Ｃ１訂正とＣ２訂正を組み合わせた積
符号により、効率の良い強力な訂正を行うことができ
る。
グの立っていないエラーの存在理由であるが、訂正不能
行にはイレージャフラグを立てるので、基本的にエラー
訂正行において誤訂正が無ければエラーは存在しない筈
である。しかし、誤訂正は確率上は存在しており、それ
によりＣ２訂正においてもエラー訂正が必要となってい
る。このように、Ｃ１訂正とＣ２訂正を組み合わせた積
符号により、効率の良い強力な訂正を行うことができ
る。
【００１０】このような従来の誤り訂正復号装置につい
て図５を用いて説明する。本装置は、Ｃ１訂正を行うＣ
１訂正回路１と、訂正不能行およびＮエラー訂正行のＣ
１全体における発生度数をカウントする行単位エラー数
訂正度数カウンタ２と、Ｃ１訂正全体での各行の訂正状
況を保持する行単位訂正状態記憶回路３と、行単位エラ
ー数訂正度数カウンタ２および行単位訂正状態記憶回路
３の出力によりイレージャフラグを選択するイレージャ
フラグセレクタ６と、Ｃ２訂正を行うＣ２訂正回路７と
で構成される。
て図５を用いて説明する。本装置は、Ｃ１訂正を行うＣ
１訂正回路１と、訂正不能行およびＮエラー訂正行のＣ
１全体における発生度数をカウントする行単位エラー数
訂正度数カウンタ２と、Ｃ１訂正全体での各行の訂正状
況を保持する行単位訂正状態記憶回路３と、行単位エラ
ー数訂正度数カウンタ２および行単位訂正状態記憶回路
３の出力によりイレージャフラグを選択するイレージャ
フラグセレクタ６と、Ｃ２訂正を行うＣ２訂正回路７と
で構成される。
【００１１】行単位エラー数訂正度数カウンタ２は、図
７に示すように、訂正不能行検出回路１０と、（ｄ１−
１）／２エラー訂正行検出回路１１，（（ｄ１−１）／
２−１）エラー訂正行検出回路１２…１エラー訂正行検
出回路１３と、これらの検出回路と１対１対応のカウン
タ１４とで構成される。各検出回路１０〜１３において
それぞれの訂正状態の行が検出され、対応するカウンタ
１４において、Ｃ１訂正期間中の総数がカウントされ
る。
７に示すように、訂正不能行検出回路１０と、（ｄ１−
１）／２エラー訂正行検出回路１１，（（ｄ１−１）／
２−１）エラー訂正行検出回路１２…１エラー訂正行検
出回路１３と、これらの検出回路と１対１対応のカウン
タ１４とで構成される。各検出回路１０〜１３において
それぞれの訂正状態の行が検出され、対応するカウンタ
１４において、Ｃ１訂正期間中の総数がカウントされ
る。
【００１２】具体例を挙げると、ｄ１＝１１の場合、Ｃ
１訂正期間中に、訂正不能行、５エラー訂正行、４エラ
ー訂正行、３エラー訂正行、２エラー訂正行、１エラー
訂正行の各行が幾つあったかカウントされる。
１訂正期間中に、訂正不能行、５エラー訂正行、４エラ
ー訂正行、３エラー訂正行、２エラー訂正行、１エラー
訂正行の各行が幾つあったかカウントされる。
【００１３】図８は、行単位訂正状態記憶回路３の構成
を示し、図７における検出回路１０〜１３それぞれの出
力を表現可能なビットに変換する、検出回路１０〜１３
と１対１対応のビット変換回路１５と、Ｃ２訂正時のイ
レージャフラグを何エラー訂正行以上に立てるかの制御
を行う上で必要となる各訂正行の結果をＣ１訂正１行毎
に記憶するメモリ１６とで構成される。このメモリ１６
は、ＦＩＦＯ等であってよく、またメモリ１６にはどの
ような訂正状態かを示すビットが記憶されればよい。
を示し、図７における検出回路１０〜１３それぞれの出
力を表現可能なビットに変換する、検出回路１０〜１３
と１対１対応のビット変換回路１５と、Ｃ２訂正時のイ
レージャフラグを何エラー訂正行以上に立てるかの制御
を行う上で必要となる各訂正行の結果をＣ１訂正１行毎
に記憶するメモリ１６とで構成される。このメモリ１６
は、ＦＩＦＯ等であってよく、またメモリ１６にはどの
ような訂正状態かを示すビットが記憶されればよい。
【００１４】具体的には、ｄ１＝１１の場合、３ビット
が必要で、訂正不能時は”１１１”、５エラー訂正時
は”１０１”、４エラー訂正時は”１００”、３エラー
訂正時は”０１１”、２エラー訂正時は”０１０”、１
エラー訂正時は”００１”、０エラー時は”０００”等
と異なる表現でメモリ１６に書き込むものとする。
が必要で、訂正不能時は”１１１”、５エラー訂正時
は”１０１”、４エラー訂正時は”１００”、３エラー
訂正時は”０１１”、２エラー訂正時は”０１０”、１
エラー訂正時は”００１”、０エラー時は”０００”等
と異なる表現でメモリ１６に書き込むものとする。
【００１５】Ｃ１訂正終了後、イレージャフラグセレク
タ６は、Ｃ２訂正において、列単位で最も効率よく訂正
を行うイレージャフラグをセレクトする。このイレージ
ャフラグセレクタ６のアルゴリズムは図６に示す通りで
ある。エラー訂正を行った行には、少なからず誤訂正確
率が含まれているので、まず、図６のステップＳ１１に
おいて、訂正不能行，（ｄ１−１）／２エラー訂正行…
１エラー訂正行の総数が（ｄ２−１）以下であるかのチ
ェックがされる。これらの各値は、図５の行単位エラー
数訂正度数カウンタ２に保持されており、そこから総数
を求めることができる。
タ６は、Ｃ２訂正において、列単位で最も効率よく訂正
を行うイレージャフラグをセレクトする。このイレージ
ャフラグセレクタ６のアルゴリズムは図６に示す通りで
ある。エラー訂正を行った行には、少なからず誤訂正確
率が含まれているので、まず、図６のステップＳ１１に
おいて、訂正不能行，（ｄ１−１）／２エラー訂正行…
１エラー訂正行の総数が（ｄ２−１）以下であるかのチ
ェックがされる。これらの各値は、図５の行単位エラー
数訂正度数カウンタ２に保持されており、そこから総数
を求めることができる。
【００１６】ここで、総数が条件以下であれば、イレー
ジャフラグ＝左記総数（ステップＳ１６）により、ここ
での総数の行がイレージャフラグとなる。実際にＣ２訂
正を行う際には、行単位訂正状態記憶回路３に各行のエ
ラー訂正状態が保持されているので、列方向にシンボル
を読み出すのと同時に行単位訂正状態記憶回路３から１
エラー訂正行以上の情報が読み出されたシンボルにイレ
ージャフラグを立てることでＣ２訂正がされる。しか
し、ステップＳ１１において、総数が（ｄ２−１）を超
える値であれば次のステップＳ１３へ進む。
ジャフラグ＝左記総数（ステップＳ１６）により、ここ
での総数の行がイレージャフラグとなる。実際にＣ２訂
正を行う際には、行単位訂正状態記憶回路３に各行のエ
ラー訂正状態が保持されているので、列方向にシンボル
を読み出すのと同時に行単位訂正状態記憶回路３から１
エラー訂正行以上の情報が読み出されたシンボルにイレ
ージャフラグを立てることでＣ２訂正がされる。しか
し、ステップＳ１１において、総数が（ｄ２−１）を超
える値であれば次のステップＳ１３へ進む。
【００１７】次に、ステップＳ１３において、訂正不能
行，（ｄ１−１）／２エラー訂正行…２エラー訂正行の
総数が（ｄ２−１）以下であるかのチェックがされる。
以降、同様にして、順次、エラー訂正行のセレクト条件
を減らしていき、（ｄ２−１）以下になる条件を求めて
いく。そして、最終的にはステップＳ１５の訂正不能行
＋（ｄ１−１）／２エラー訂正行の総数が（ｄ２−１）
以下であれば、その総数を、また、（ｄ２−１）より大
きければであれば訂正不能行のみをイレージャフラグと
することで、Ｃ２訂正を行っていく。
行，（ｄ１−１）／２エラー訂正行…２エラー訂正行の
総数が（ｄ２−１）以下であるかのチェックがされる。
以降、同様にして、順次、エラー訂正行のセレクト条件
を減らしていき、（ｄ２−１）以下になる条件を求めて
いく。そして、最終的にはステップＳ１５の訂正不能行
＋（ｄ１−１）／２エラー訂正行の総数が（ｄ２−１）
以下であれば、その総数を、また、（ｄ２−１）より大
きければであれば訂正不能行のみをイレージャフラグと
することで、Ｃ２訂正を行っていく。
【００１８】ここで、通常よく用いられる簡易的ではあ
るが効果的な例を挙げると、それは訂正不能行にのみイ
レージャフラグを立てる方式である。これなら、図５、
図７，図８の各回路構成は訂正不能行部のみで構成すれ
ばよく、図６のアルゴリズムも条件はステップＳ１５だ
けとなり、きわめて簡略化することができる。また、図
８のビット変換１５も訂正不能かどうかの１ヒ゛ットだけに
なり、メモリ１６の記憶容量も少なく済ますことができ
る。
るが効果的な例を挙げると、それは訂正不能行にのみイ
レージャフラグを立てる方式である。これなら、図５、
図７，図８の各回路構成は訂正不能行部のみで構成すれ
ばよく、図６のアルゴリズムも条件はステップＳ１５だ
けとなり、きわめて簡略化することができる。また、図
８のビット変換１５も訂正不能かどうかの１ヒ゛ットだけに
なり、メモリ１６の記憶容量も少なく済ますことができ
る。
【００１９】
【発明が解決しようとする課題】しかしながら、上述し
た従来の誤り訂正復号装置では、Ｃ１訂正終了後に規定
されるイレージャフラグを、Ｃ２訂正期間中固定化して
Ｃ２訂正を行っているため、各列単位で考えた場合に最
適なイレージャフラグにはならないという問題点があ
る。
た従来の誤り訂正復号装置では、Ｃ１訂正終了後に規定
されるイレージャフラグを、Ｃ２訂正期間中固定化して
Ｃ２訂正を行っているため、各列単位で考えた場合に最
適なイレージャフラグにはならないという問題点があ
る。
【００２０】したがって、本発明の目的は、Ｃ２訂正に
おけるイレージャフラグの立て方を列単位で可変にさ
せ、最適なイレージャフラグを提供することにより、こ
れまで訂正できなかった列に対しても訂正を可能とする
ことができるようになり、更なる訂正能力の向上を図っ
た誤り訂正復号装置を提供することにある。
おけるイレージャフラグの立て方を列単位で可変にさ
せ、最適なイレージャフラグを提供することにより、こ
れまで訂正できなかった列に対しても訂正を可能とする
ことができるようになり、更なる訂正能力の向上を図っ
た誤り訂正復号装置を提供することにある。
【００２１】
【課題を解決するための手段】第１の本発明の誤り符号
復号装置は、上述の目的を達成するために、誤り訂正の
積符号に対し、内符号の誤り訂正後に外符号の誤り訂正
をイレージャフラグを用いて行う誤り訂正復号装置にお
いて、内符号の誤り訂正で訂正不能やｎエラー訂正（ｎ
は訂正数）の発生度数を内符号全体でカウントして記憶
し、内符号の誤り訂正の訂正単位で訂正不能或いはｎエ
ラー訂正状態を記憶し、外符号の誤り訂正の各訂正単位
において内符号の誤り訂正全体におけるｎシンボルエラ
ー数の各発生度数をカウントして記憶し、また、内符号
の誤り訂正全体において全シンボルにおいて訂正したか
しないかの状態を記憶しておき、外符号の誤り訂正の訂
正単位において前記各記憶内容により、最適なイレージ
ャフラグを選択するようにしたことを特徴とする。ま
た、第２の本発明の誤り符号復号装置は、誤り訂正の積
符号に対し、内符号の誤り訂正後に外符号の誤り訂正を
イレージャフラグを用いて行う誤り訂正復号装置におい
て、内符号の誤り訂正を行う内符号誤り訂正回路と、外
符号の誤り訂正を行う外符号誤り訂正回路と、前記内符
号の誤り訂正において訂正不能やｎシンボルエラー訂正
の発生度数を内符号全体でカウントする訂正不能及びｎ
エラー発生度数カウント回路と、前記内符号の誤り訂正
において訂正単位で訂正不能或いはｎシンボルエラー訂
正状態を検出する訂正不能及びｎエラー検出回路と、外
符号の誤り訂正の各訂正単位において内符号の誤り訂正
全体におけるｎシンボルエラー数の各発生度数をカウン
トしするｎエラー訂正発生度数カウント回路と、前記内
符号の誤り訂正において全シンボルにおいて訂正したか
しないかの状態を記憶するシンボル訂正状態記憶回路
と、以上の前記各記憶回路の内容により、外符号の誤り
訂正の訂正単位において最適なイレージャフラグを選択
するイレージャフラグセレクト回路とを有することを特
徴とする。さらに、本発明の誤り訂正復号装置の好まし
い実施の形態は、前記イレージャフラグは、内符号の誤
り訂正における訂正不能発生度数カウント値＋（ｄ１−
１）／２シンボルエラー発生度数カウント値＋……＋
（Ｎ＋１）シンボルエラー発生度数カウント値＋Ｎシン
ボルエラー発生度数カウント値（ｄ１は内符号の誤り訂
正における符号間最小距離、Ｎは１以上（ｄ１−１）／
２以下の整数）の総数が（ｄ２−１）以下（ｄ２は外符
号の誤り訂正における符号間最小距離）の場合はその該
当部が選択され、越える場合は内符号の誤り訂正におけ
る訂正不能発生度数カウント値＋（ｄ１−１）／２シン
ボルエラー発生度数カウント値＋……＋（Ｎ＋１）シン
ボルエラー発生度数カウント値＋Ｎシンボルエラー訂正
の総数が（ｄ２−１）以下の場合はその該当部が選択さ
れ、更に越える場合はＮを１インクリメントし、前記２
式を同じ順で同様に比較しセレクトし、最終的に内符号
の誤り訂正における訂正不能発生度数カウント値＋（ｄ
１−１）／２エラー訂正シンボルの総数が（ｄ２−１）
を越える場合は、内符号の誤り訂正における訂正不能部
が選択されることを特徴とする。さらに、第２の本発明
の好ましい実施の形態は、前記外符号の誤り訂正におい
て訂正単位で前記イレージャフラグを可変することを特
徴とする。また、第２の本発明の誤り訂正復号装置は、
誤り訂正の積符号に対し、内符号の誤り訂正後に外符号
の誤り訂正をイレージャフラグを用いて行う誤り訂正復
号装置において、内符号の誤り訂正を行う内符号誤り訂
正回路と、外符号の誤り訂正を行う外符号誤り訂正回路
と、前記内符号の誤り訂正において訂正不能と（ｄ１−
１）／２シンボルエラー訂正の発生度数を内符号全体で
カウントする訂正不能及び（ｄ１−１）／２シンボルエ
ラー発生度数カウント回路と、前記内符号の誤り訂正に
おいて訂正単位で訂正不能或いは（ｄ１−１）／２シン
ボルエラー訂正状態を検出する訂正不能及び（ｄ１−
１）／２シンボルエラー検出回路と、外符号の誤り訂正
の各訂正単位において内符号の誤り訂正全体における
（ｄ１−１）／２シンボルエラー数の各発生度数をカウ
ントしする（ｄ１−１）／２シンボルエラー訂正発生度
数カウント回路と、前記内符号の誤り訂正において全シ
ンボルにおいて訂正したかしないかの状態を記憶するシ
ンボル訂正状態記憶回路と、以上の前記各記憶回路の内
容により、外符号の誤り訂正の訂正単位において最適な
イレージャフラグを選択するイレージャフラグセレクト
回路とを有することを特徴とする。さらに、本発明の誤
り訂正復号装置の好ましい実施の形態は、前記イレージ
ャフラグは、内符号の誤り訂正における訂正不能＋（ｄ
１−１）／２シンボルエラ ー訂正の総数が（ｄ２−１）
以下の場合にはその該当部が選択され、越える場合には
訂正不能＋（ｄ１−１）／２シンボルエラー訂正の総数
が（ｄ２−１）以下の場合はその該当部が選択され、更
に越える場合は訂正不能部が選択されることを特徴とす
る。
復号装置は、上述の目的を達成するために、誤り訂正の
積符号に対し、内符号の誤り訂正後に外符号の誤り訂正
をイレージャフラグを用いて行う誤り訂正復号装置にお
いて、内符号の誤り訂正で訂正不能やｎエラー訂正（ｎ
は訂正数）の発生度数を内符号全体でカウントして記憶
し、内符号の誤り訂正の訂正単位で訂正不能或いはｎエ
ラー訂正状態を記憶し、外符号の誤り訂正の各訂正単位
において内符号の誤り訂正全体におけるｎシンボルエラ
ー数の各発生度数をカウントして記憶し、また、内符号
の誤り訂正全体において全シンボルにおいて訂正したか
しないかの状態を記憶しておき、外符号の誤り訂正の訂
正単位において前記各記憶内容により、最適なイレージ
ャフラグを選択するようにしたことを特徴とする。ま
た、第２の本発明の誤り符号復号装置は、誤り訂正の積
符号に対し、内符号の誤り訂正後に外符号の誤り訂正を
イレージャフラグを用いて行う誤り訂正復号装置におい
て、内符号の誤り訂正を行う内符号誤り訂正回路と、外
符号の誤り訂正を行う外符号誤り訂正回路と、前記内符
号の誤り訂正において訂正不能やｎシンボルエラー訂正
の発生度数を内符号全体でカウントする訂正不能及びｎ
エラー発生度数カウント回路と、前記内符号の誤り訂正
において訂正単位で訂正不能或いはｎシンボルエラー訂
正状態を検出する訂正不能及びｎエラー検出回路と、外
符号の誤り訂正の各訂正単位において内符号の誤り訂正
全体におけるｎシンボルエラー数の各発生度数をカウン
トしするｎエラー訂正発生度数カウント回路と、前記内
符号の誤り訂正において全シンボルにおいて訂正したか
しないかの状態を記憶するシンボル訂正状態記憶回路
と、以上の前記各記憶回路の内容により、外符号の誤り
訂正の訂正単位において最適なイレージャフラグを選択
するイレージャフラグセレクト回路とを有することを特
徴とする。さらに、本発明の誤り訂正復号装置の好まし
い実施の形態は、前記イレージャフラグは、内符号の誤
り訂正における訂正不能発生度数カウント値＋（ｄ１−
１）／２シンボルエラー発生度数カウント値＋……＋
（Ｎ＋１）シンボルエラー発生度数カウント値＋Ｎシン
ボルエラー発生度数カウント値（ｄ１は内符号の誤り訂
正における符号間最小距離、Ｎは１以上（ｄ１−１）／
２以下の整数）の総数が（ｄ２−１）以下（ｄ２は外符
号の誤り訂正における符号間最小距離）の場合はその該
当部が選択され、越える場合は内符号の誤り訂正におけ
る訂正不能発生度数カウント値＋（ｄ１−１）／２シン
ボルエラー発生度数カウント値＋……＋（Ｎ＋１）シン
ボルエラー発生度数カウント値＋Ｎシンボルエラー訂正
の総数が（ｄ２−１）以下の場合はその該当部が選択さ
れ、更に越える場合はＮを１インクリメントし、前記２
式を同じ順で同様に比較しセレクトし、最終的に内符号
の誤り訂正における訂正不能発生度数カウント値＋（ｄ
１−１）／２エラー訂正シンボルの総数が（ｄ２−１）
を越える場合は、内符号の誤り訂正における訂正不能部
が選択されることを特徴とする。さらに、第２の本発明
の好ましい実施の形態は、前記外符号の誤り訂正におい
て訂正単位で前記イレージャフラグを可変することを特
徴とする。また、第２の本発明の誤り訂正復号装置は、
誤り訂正の積符号に対し、内符号の誤り訂正後に外符号
の誤り訂正をイレージャフラグを用いて行う誤り訂正復
号装置において、内符号の誤り訂正を行う内符号誤り訂
正回路と、外符号の誤り訂正を行う外符号誤り訂正回路
と、前記内符号の誤り訂正において訂正不能と（ｄ１−
１）／２シンボルエラー訂正の発生度数を内符号全体で
カウントする訂正不能及び（ｄ１−１）／２シンボルエ
ラー発生度数カウント回路と、前記内符号の誤り訂正に
おいて訂正単位で訂正不能或いは（ｄ１−１）／２シン
ボルエラー訂正状態を検出する訂正不能及び（ｄ１−
１）／２シンボルエラー検出回路と、外符号の誤り訂正
の各訂正単位において内符号の誤り訂正全体における
（ｄ１−１）／２シンボルエラー数の各発生度数をカウ
ントしする（ｄ１−１）／２シンボルエラー訂正発生度
数カウント回路と、前記内符号の誤り訂正において全シ
ンボルにおいて訂正したかしないかの状態を記憶するシ
ンボル訂正状態記憶回路と、以上の前記各記憶回路の内
容により、外符号の誤り訂正の訂正単位において最適な
イレージャフラグを選択するイレージャフラグセレクト
回路とを有することを特徴とする。さらに、本発明の誤
り訂正復号装置の好ましい実施の形態は、前記イレージ
ャフラグは、内符号の誤り訂正における訂正不能＋（ｄ
１−１）／２シンボルエラ ー訂正の総数が（ｄ２−１）
以下の場合にはその該当部が選択され、越える場合には
訂正不能＋（ｄ１−１）／２シンボルエラー訂正の総数
が（ｄ２−１）以下の場合はその該当部が選択され、更
に越える場合は訂正不能部が選択されることを特徴とす
る。
【００２２】
【発明の実施の形態】本発明の実施の形態について述べ
る前に、本発明の技術的背景を説明する。Ｃ１訂正にお
ける符号間最小距離をｄ１、Ｃ２訂正における符号間最
小距離をｄ２として積符号を構成し、例えばｄ２＝９と
した場合には、前述のように、Ｃ２訂正において、４エ
ラー０イレージャ訂正、３エラー２イレージャ訂正、２
エラー４イレージャ訂正、１エラー６イレージャ訂正、
０エラー８イレージャ訂正の各訂正が可能である。
る前に、本発明の技術的背景を説明する。Ｃ１訂正にお
ける符号間最小距離をｄ１、Ｃ２訂正における符号間最
小距離をｄ２として積符号を構成し、例えばｄ２＝９と
した場合には、前述のように、Ｃ２訂正において、４エ
ラー０イレージャ訂正、３エラー２イレージャ訂正、２
エラー４イレージャ訂正、１エラー６イレージャ訂正、
０エラー８イレージャ訂正の各訂正が可能である。
【００２３】次に、ｄ１＝１１とした場合、Ｃ１訂正に
おいては５エラーまでの訂正が可能である。しかし、５
エラー訂正は訂正能力限界までの訂正を行っているの
で、４エラー訂正よりも誤訂正確率は高く、４エラー訂
正は３エラー訂正よりも、というよに、より多くのエラ
ー訂正を行うほど誤訂正の確率は高くなる。
おいては５エラーまでの訂正が可能である。しかし、５
エラー訂正は訂正能力限界までの訂正を行っているの
で、４エラー訂正よりも誤訂正確率は高く、４エラー訂
正は３エラー訂正よりも、というよに、より多くのエラ
ー訂正を行うほど誤訂正の確率は高くなる。
【００２４】ここで、イレージャフラグの立て方である
が、訂正不能行のみに立てる場合や、訂正不能行＋５エ
ラー訂正行に立てる場合、訂正不能行＋５エラー訂正行
＋４エラー訂正行に立てる場合等がある。いずれの場合
にしても、ｄ２＝９の場合には最大で８イレージャまで
しか訂正できないので、それ以上はイレージャフラグが
立たないように制御しなければならない。
が、訂正不能行のみに立てる場合や、訂正不能行＋５エ
ラー訂正行に立てる場合、訂正不能行＋５エラー訂正行
＋４エラー訂正行に立てる場合等がある。いずれの場合
にしても、ｄ２＝９の場合には最大で８イレージャまで
しか訂正できないので、それ以上はイレージャフラグが
立たないように制御しなければならない。
【００２５】例えば、訂正不能行が４行、５エラー訂正
行が３行、４エラー訂正行が２行とした場合、イレージ
ャフラグとして立てられるのは訂正不能行の４行か、訂
正不能行の４行＋５エラー訂正行の３行の計７行かにな
る。
行が３行、４エラー訂正行が２行とした場合、イレージ
ャフラグとして立てられるのは訂正不能行の４行か、訂
正不能行の４行＋５エラー訂正行の３行の計７行かにな
る。
【００２６】ここで、訂正不能行が７行、５エラー訂正
行が３行の場合を考えてみる。合わせて１０行あるの
で、従来のイレージャフラグとしては訂正不能行の７行
が立つことになる。しかし、５エラー訂正は訂正能力限
界までの訂正を行っており、誤訂正の確率も高い。ここ
で、５エラー訂正の３行の内、もし１行に誤訂正があっ
た場合、訂正を行ったシンボル、或いは、本来のエラー
シンボルが存在する列は１エラー７イレージャとなり訂
正不能となってしまう。ここで残ったエラーは以降のシ
ステムに伝搬することになり、映像信号や音声信号等で
は補間処理を必要してしまい、劣化が生じてしまう。
行が３行の場合を考えてみる。合わせて１０行あるの
で、従来のイレージャフラグとしては訂正不能行の７行
が立つことになる。しかし、５エラー訂正は訂正能力限
界までの訂正を行っており、誤訂正の確率も高い。ここ
で、５エラー訂正の３行の内、もし１行に誤訂正があっ
た場合、訂正を行ったシンボル、或いは、本来のエラー
シンボルが存在する列は１エラー７イレージャとなり訂
正不能となってしまう。ここで残ったエラーは以降のシ
ステムに伝搬することになり、映像信号や音声信号等で
は補間処理を必要してしまい、劣化が生じてしまう。
【００２７】もう一度、いまの訂正不能状況を考えてみ
ると、５エラー訂正の１行に誤訂正があるわけで、その
誤訂正行が分かるか、或いは、誤訂正行中の誤訂正シン
ボルとエラーシンボルが分かれば、そこにイレージャフ
ラグを立てることで、Ｃ２訂正で０エラー８イレージャ
となり、訂正が可能となる。しかし、それを知る術はな
い。
ると、５エラー訂正の１行に誤訂正があるわけで、その
誤訂正行が分かるか、或いは、誤訂正行中の誤訂正シン
ボルとエラーシンボルが分かれば、そこにイレージャフ
ラグを立てることで、Ｃ２訂正で０エラー８イレージャ
となり、訂正が可能となる。しかし、それを知る術はな
い。
【００２８】よって、以降のシステムへのエラー伝搬を
減らす方法として、５エラー訂正行において、訂正を行
ったシンボルに対してイレージャフラグを立てることに
する。５エラー誤訂正とは、ｄ１＝１１のため、実際に
は６エラー状態で訂正不能であるのにも拘わらず、５エ
ラー訂正を行い、元の符号語から距離１１離れた符号語
に訂正を行ったということであり、元の符号語から見れ
ば１１エラーということになる。よって、その行には訂
正を行った５シンボルと本来のエラー６シンボルが存在
していることになる。故に、訂正を行った５シンボルに
対しては、イレージャフラグを立てることで、Ｃ２訂正
において０エラー８イレージャとして訂正を行うことが
できる（図１２のＡ列）。 但し、残りの６エラーにつ
いては処理の施しようがなく、以降のシステムにはエラ
ーフラグを伝送し、補間処理を行ってもらうことにな
る。
減らす方法として、５エラー訂正行において、訂正を行
ったシンボルに対してイレージャフラグを立てることに
する。５エラー誤訂正とは、ｄ１＝１１のため、実際に
は６エラー状態で訂正不能であるのにも拘わらず、５エ
ラー訂正を行い、元の符号語から距離１１離れた符号語
に訂正を行ったということであり、元の符号語から見れ
ば１１エラーということになる。よって、その行には訂
正を行った５シンボルと本来のエラー６シンボルが存在
していることになる。故に、訂正を行った５シンボルに
対しては、イレージャフラグを立てることで、Ｃ２訂正
において０エラー８イレージャとして訂正を行うことが
できる（図１２のＡ列）。 但し、残りの６エラーにつ
いては処理の施しようがなく、以降のシステムにはエラ
ーフラグを伝送し、補間処理を行ってもらうことにな
る。
【００２９】また、ここでは、５シンボルエラー行は３
行あるとしているので、Ｃ２訂正の同じ列に２つ以上の
エラー訂正シンボルが無いことも条件である。もし、有
った場合には０エラー９イレージャとなり、訂正不能と
なってしまう（図１２のＢ列）。これにより、Ｃ２訂正
の同じ列に２つ以上のエラー訂正シンボルが重なってい
なければ、１１シンボルのエラー中５シンボルのエラー
を救えたことになる。
行あるとしているので、Ｃ２訂正の同じ列に２つ以上の
エラー訂正シンボルが無いことも条件である。もし、有
った場合には０エラー９イレージャとなり、訂正不能と
なってしまう（図１２のＢ列）。これにより、Ｃ２訂正
の同じ列に２つ以上のエラー訂正シンボルが重なってい
なければ、１１シンボルのエラー中５シンボルのエラー
を救えたことになる。
【００３０】さて、本発明の第１実施例について図１を
用いて説明する。これより後に説明する例は、前述と同
様、ｄ１＝１１、ｄ２＝９のシステムであるものとす
る。図１において、本実施例は、Ｃ１訂正回路１と、行
単位エラー数訂正度数カウンタ２と、行単位訂正状態記
憶回路３と、列単位エラー数訂正シンボル発生度数カウ
ンタ４と、シンボル単位訂正状態記憶回路５と、イレー
ジャフラグセレクト回路６と、C２訂正回路７とで構成
される。
用いて説明する。これより後に説明する例は、前述と同
様、ｄ１＝１１、ｄ２＝９のシステムであるものとす
る。図１において、本実施例は、Ｃ１訂正回路１と、行
単位エラー数訂正度数カウンタ２と、行単位訂正状態記
憶回路３と、列単位エラー数訂正シンボル発生度数カウ
ンタ４と、シンボル単位訂正状態記憶回路５と、イレー
ジャフラグセレクト回路６と、C２訂正回路７とで構成
される。
【００３１】ＶＴＲや光ディスク等のディジタル信号に
ついて、Ｃ１訂正回路１は行単位の訂正、C２は列単位
の訂正を行う。
ついて、Ｃ１訂正回路１は行単位の訂正、C２は列単位
の訂正を行う。
【００３２】行単位エラー数訂正度数カウンタ２は、訂
正不能行およびＮエラー訂正行（Ｎは１以上（ｄ１−
１）／２以下の整数）のＣ１訂正全体における発生度数
をカウントし、行単位での訂正状態記憶回路３は、Ｃ１
訂正全体での各行の訂正状況を保持する。
正不能行およびＮエラー訂正行（Ｎは１以上（ｄ１−
１）／２以下の整数）のＣ１訂正全体における発生度数
をカウントし、行単位での訂正状態記憶回路３は、Ｃ１
訂正全体での各行の訂正状況を保持する。
【００３３】この行単位エラー数訂正度数カウンタ２
は、図７に示すように、訂正不能行検出回路１０と、そ
れぞれの訂正状態の行を検出する（ｄ１−１）／２エラ
ー訂正行検出回路１１，（（ｄ１−１）／２−１）エラ
ー訂正行検出回路１２…１エラー訂正行検出回路１３
と、Ｃ１訂正期間中におけるこれらの行検出回路１０〜
１３におけるエラー総数をカウントする行検出回路１０
〜１３と１対１対応のカウンタ１４とで構成される。
は、図７に示すように、訂正不能行検出回路１０と、そ
れぞれの訂正状態の行を検出する（ｄ１−１）／２エラ
ー訂正行検出回路１１，（（ｄ１−１）／２−１）エラ
ー訂正行検出回路１２…１エラー訂正行検出回路１３
と、Ｃ１訂正期間中におけるこれらの行検出回路１０〜
１３におけるエラー総数をカウントする行検出回路１０
〜１３と１対１対応のカウンタ１４とで構成される。
【００３４】上の例では、カウンタ１４は、Ｃ１訂正期
間中に、訂正不能行、５エラー訂正行、４エラー訂正
行、３エラー訂正行、２エラー訂正行、１エラー訂正行
の各行が幾つあったをカウントする。
間中に、訂正不能行、５エラー訂正行、４エラー訂正
行、３エラー訂正行、２エラー訂正行、１エラー訂正行
の各行が幾つあったをカウントする。
【００３５】また、行単位訂正状態記憶回路３は、図８
に示すように、Ｃ２訂正時のイレージャフラグを何エラ
ー訂正行以上に立てるかの制御が必要となるので、各訂
正行の結果をＣ１訂正１行毎に書き込まれるＦＩＦＯ等
のメモリ１６と、上述の行検出回路１０〜１３の出力
を、どのような訂正状態かを表現可能なビットに変換
し、メモリ１６に記憶させる、行検出回路１０〜１３と
１対１対応のビット変換回路１５とで構成される。
に示すように、Ｃ２訂正時のイレージャフラグを何エラ
ー訂正行以上に立てるかの制御が必要となるので、各訂
正行の結果をＣ１訂正１行毎に書き込まれるＦＩＦＯ等
のメモリ１６と、上述の行検出回路１０〜１３の出力
を、どのような訂正状態かを表現可能なビットに変換
し、メモリ１６に記憶させる、行検出回路１０〜１３と
１対１対応のビット変換回路１５とで構成される。
【００３６】具体的には、この場合、３ビットが必要で
あり、訂正不能時は”１１１”、５エラー訂正時は”１
０１”、４エラー訂正時は”１００”、３エラー訂正時
は”０１１”、２エラー訂正時は”０１０”、１エラー
訂正時は”００１”、０エラー時は”０００”等と異な
る表現でメモリに書き込むものとする。
あり、訂正不能時は”１１１”、５エラー訂正時は”１
０１”、４エラー訂正時は”１００”、３エラー訂正時
は”０１１”、２エラー訂正時は”０１０”、１エラー
訂正時は”００１”、０エラー時は”０００”等と異な
る表現でメモリに書き込むものとする。
【００３７】そして、それと同時に、列単位エラー数訂
正シンボル発生度数カウンタ４は、Ｃ１訂正全体で、各
列において、各エラー数訂正シンボルの発生度数をカウ
ントし、シンボル単位訂正状態記憶回路５は、シンボル
単位での各エラー数訂正の状態を保持する。
正シンボル発生度数カウンタ４は、Ｃ１訂正全体で、各
列において、各エラー数訂正シンボルの発生度数をカウ
ントし、シンボル単位訂正状態記憶回路５は、シンボル
単位での各エラー数訂正の状態を保持する。
【００３８】この列単位エラー数訂正シンボル発生度数
カウンタ４は、図９に示すように、各列における各エラ
ー数訂正シンボルの状態を検出する（ｄ１−１）／２エ
ラー訂正シンボル検出回路１７，（（ｄ１−１）／２−
１）エラー訂正シンボル検出回路１８…１エラー訂正シ
ンボル検出回路１９と、各列における各エラー数訂正シ
ンボルの状態を検出するカウンタ２０とで構成され、Ｃ
１訂正期間中におけるシンボルの総数をカウントする。
カウンタ４は、図９に示すように、各列における各エラ
ー数訂正シンボルの状態を検出する（ｄ１−１）／２エ
ラー訂正シンボル検出回路１７，（（ｄ１−１）／２−
１）エラー訂正シンボル検出回路１８…１エラー訂正シ
ンボル検出回路１９と、各列における各エラー数訂正シ
ンボルの状態を検出するカウンタ２０とで構成され、Ｃ
１訂正期間中におけるシンボルの総数をカウントする。
【００３９】具体的には、各列において、５エラー訂正
を行ったシンボル、４エラー訂正を行ったシンボル、３
エラー訂正を行ったシンボル、２エラー訂正を行ったシ
ンボル、１エラー訂正を行ったシンボルの各総数がカウ
ントされる。
を行ったシンボル、４エラー訂正を行ったシンボル、３
エラー訂正を行ったシンボル、２エラー訂正を行ったシ
ンボル、１エラー訂正を行ったシンボルの各総数がカウ
ントされる。
【００４０】また、シンボル単位訂正状態記憶回路５
は、図１０に示すように、各シンボルが何エラー訂正シ
ンボルであるかの情報が必要となるので、シンボル訂正
を行う毎にその状態が書き込まれる、シンボルと同じア
ドレスを有するＳＲＡＭ等のメモリ２２と、上述のエラ
ー訂正シンボル検出回路１７〜１９の出力を、どのよう
なエラー訂正を行ったかを表現可能なビットに変換し、
メモリ２２に記憶させる、エラー訂正シンボル検出回路
１７〜１９と１対１対応のビット変換回路２１とで構成
される。
は、図１０に示すように、各シンボルが何エラー訂正シ
ンボルであるかの情報が必要となるので、シンボル訂正
を行う毎にその状態が書き込まれる、シンボルと同じア
ドレスを有するＳＲＡＭ等のメモリ２２と、上述のエラ
ー訂正シンボル検出回路１７〜１９の出力を、どのよう
なエラー訂正を行ったかを表現可能なビットに変換し、
メモリ２２に記憶させる、エラー訂正シンボル検出回路
１７〜１９と１対１対応のビット変換回路２１とで構成
される。
【００４１】具体的には、この場合、３ビットが必要で
あり、５エラー訂正時”は１０１”、４エラー訂正時
は”１００”、３エラー訂正時は”０１１”、２エラー
訂正時は”０１０”、１エラー訂正時は”００１”等と
異なる表現でメモリ２２に書き込むものとする。この場
合、シンボルのビット幅＋３ビット分のデータ幅を持っ
たメモリを流用すれば、新規にメモリの追加を行う必要
性はない。
あり、５エラー訂正時”は１０１”、４エラー訂正時
は”１００”、３エラー訂正時は”０１１”、２エラー
訂正時は”０１０”、１エラー訂正時は”００１”等と
異なる表現でメモリ２２に書き込むものとする。この場
合、シンボルのビット幅＋３ビット分のデータ幅を持っ
たメモリを流用すれば、新規にメモリの追加を行う必要
性はない。
【００４２】次に、Ｃ１訂正終了後、イレージャフラグ
セレクタ６で、Ｃ２訂正の列単位において、最も効率よ
く訂正を行うイレージャフラグがセレクトされる。この
イレージャフラグセレクタ６のアルゴリズムは図３の通
りである。エラー訂正を行った行には少なからず誤訂正
確率は含まれているので、まず、ステップＳ１１におい
て、訂正不能行＋（ｄ１−１）／２エラー訂正行＋……
＋２エラー訂正行＋１エラー訂正行の総数が（ｄ２−
１）以下であるかのチェックがされる。これらの各値
は、図１の行単位エラー数訂正度数カウンタ２に保持さ
れており、そこから総数を求めることができる。ここ
で、総数が（ｄ２−１）以下であれば、イレージャフラ
グ＝左記総数（ステップＳ１６）により、ここでの総数
の行がイレージャフラグとなる。
セレクタ６で、Ｃ２訂正の列単位において、最も効率よ
く訂正を行うイレージャフラグがセレクトされる。この
イレージャフラグセレクタ６のアルゴリズムは図３の通
りである。エラー訂正を行った行には少なからず誤訂正
確率は含まれているので、まず、ステップＳ１１におい
て、訂正不能行＋（ｄ１−１）／２エラー訂正行＋……
＋２エラー訂正行＋１エラー訂正行の総数が（ｄ２−
１）以下であるかのチェックがされる。これらの各値
は、図１の行単位エラー数訂正度数カウンタ２に保持さ
れており、そこから総数を求めることができる。ここ
で、総数が（ｄ２−１）以下であれば、イレージャフラ
グ＝左記総数（ステップＳ１６）により、ここでの総数
の行がイレージャフラグとなる。
【００４３】実際にＣ２訂正を行う際には、行単位訂正
状態記憶回路３に各行のエラー訂正状態が保持されてい
るので、列方向にシンボルを読み出すのと同時に行単位
訂正状態記憶回路３から１エラー訂正行以上の情報が読
み出されたシンボルにイレージャフラグを立てることで
Ｃ２訂正がされる。しかし、ステップＳ１１での総数が
（ｄ２−１）を超える値であれば次のステップＳ１２へ
進む。
状態記憶回路３に各行のエラー訂正状態が保持されてい
るので、列方向にシンボルを読み出すのと同時に行単位
訂正状態記憶回路３から１エラー訂正行以上の情報が読
み出されたシンボルにイレージャフラグを立てることで
Ｃ２訂正がされる。しかし、ステップＳ１１での総数が
（ｄ２−１）を超える値であれば次のステップＳ１２へ
進む。
【００４４】次に、ステップＳ１２において、訂正不能
行＋（ｄ１−１）／２エラー訂正行＋……＋２エラー訂
正行＋１エラー訂正シンボルの総数が（ｄ２−１）以下
であるかのチェックがされる。ここでは、図６における
ように訂正不能行から２エラー訂正行までの総数ではな
く、１エラー訂正シンボルの項まで加算されている。こ
の１エラー訂正シンボルの項の値は、図１の列単位エラ
ー数訂正シンボル発生度数カウンタ４に保持されてお
り、そこから求めることができる。よって、２エラー訂
正行までの各行の総数と、１エラー訂正シンボル数との
総数が（ｄ２−１）以下かチェックをする。以下であれ
ばこの総数がイレージャフラグになる。
行＋（ｄ１−１）／２エラー訂正行＋……＋２エラー訂
正行＋１エラー訂正シンボルの総数が（ｄ２−１）以下
であるかのチェックがされる。ここでは、図６における
ように訂正不能行から２エラー訂正行までの総数ではな
く、１エラー訂正シンボルの項まで加算されている。こ
の１エラー訂正シンボルの項の値は、図１の列単位エラ
ー数訂正シンボル発生度数カウンタ４に保持されてお
り、そこから求めることができる。よって、２エラー訂
正行までの各行の総数と、１エラー訂正シンボル数との
総数が（ｄ２−１）以下かチェックをする。以下であれ
ばこの総数がイレージャフラグになる。
【００４５】実際にＣ２訂正する際には、行単位訂正状
態記憶回路３に各行のエラー訂正状態の値が保持されて
おり、またシンボル単位訂正状態記憶回路５に１エラー
訂正シンボルの情報が保持されているので、列方向にシ
ンボルを読み出すのと同時に、双方の記憶回路３，５か
ら２エラー訂正行以上の情報と１エラー訂正シンボルの
情報が読み出されたシンボルにイレージャフラグを立て
ることでＣ２訂正がされる。
態記憶回路３に各行のエラー訂正状態の値が保持されて
おり、またシンボル単位訂正状態記憶回路５に１エラー
訂正シンボルの情報が保持されているので、列方向にシ
ンボルを読み出すのと同時に、双方の記憶回路３，５か
ら２エラー訂正行以上の情報と１エラー訂正シンボルの
情報が読み出されたシンボルにイレージャフラグを立て
ることでＣ２訂正がされる。
【００４６】しかし、ステップＳ１２における総数が
（ｄ２−１）を超える値であれば次のステップＳ１３へ
進む。なお、ここでのＣ２訂正は、１エラー訂正シンボ
ル情報が加算されるので、２エラー訂正以上は共通して
イレージャフラグが立つが、１エラー訂正シンボルがあ
る列だけ更にイレージャフラグは立つことになる。
（ｄ２−１）を超える値であれば次のステップＳ１３へ
進む。なお、ここでのＣ２訂正は、１エラー訂正シンボ
ル情報が加算されるので、２エラー訂正以上は共通して
イレージャフラグが立つが、１エラー訂正シンボルがあ
る列だけ更にイレージャフラグは立つことになる。
【００４７】次に、ステップＳ１３においては、訂正不
能行＋（ｄ１−１）／２エラー訂正行＋……＋２エラー
訂正行の総数が（ｄ２−１）以下であるかのチェックが
される。以下同様に、訂正不能行＋（ｄ１−１）／２エ
ラー訂正行＋……＋（Ｎ＋１）エラー訂正行＋Ｎエラー
訂正行の総数と、訂正不能行＋（ｄ１−１）／２エラー
訂正行＋……＋（Ｎ＋１）エラー訂正行＋Ｎエラー訂正
シンボルの総数とを、交互に（ｄ２−１）以下になる条
件を求めていく。そして、最終的にはステップＳ１５の
訂正不能行＋（ｄ１−１）／２エラー訂正シンボルの総
数が（ｄ２−１）以下であれば、その総数を、（ｄ２−
１）より大きければ訂正不能行のみをイレージャフラグ
とすることで、Ｃ２訂正を行っていく。
能行＋（ｄ１−１）／２エラー訂正行＋……＋２エラー
訂正行の総数が（ｄ２−１）以下であるかのチェックが
される。以下同様に、訂正不能行＋（ｄ１−１）／２エ
ラー訂正行＋……＋（Ｎ＋１）エラー訂正行＋Ｎエラー
訂正行の総数と、訂正不能行＋（ｄ１−１）／２エラー
訂正行＋……＋（Ｎ＋１）エラー訂正行＋Ｎエラー訂正
シンボルの総数とを、交互に（ｄ２−１）以下になる条
件を求めていく。そして、最終的にはステップＳ１５の
訂正不能行＋（ｄ１−１）／２エラー訂正シンボルの総
数が（ｄ２−１）以下であれば、その総数を、（ｄ２−
１）より大きければ訂正不能行のみをイレージャフラグ
とすることで、Ｃ２訂正を行っていく。
【００４８】従来では、このイレージャフラグのセレク
ト動作は、Ｃ１訂正後１回しか行っていなかったが、本
発明では、このように、Ｃ２訂正における各列単位で行
い、その時に最も多くの訂正を行うことができるイレー
ジャフラグをセレクトし、全体での訂正不能確率を下げ
るようにしたのである。次に本発明の第２の実施例につ
いて図２を用いて説明する。本実施例は、第１実施例に
おける（ｄ１−１）／２より小さい項を省略したもので
ある。
ト動作は、Ｃ１訂正後１回しか行っていなかったが、本
発明では、このように、Ｃ２訂正における各列単位で行
い、その時に最も多くの訂正を行うことができるイレー
ジャフラグをセレクトし、全体での訂正不能確率を下げ
るようにしたのである。次に本発明の第２の実施例につ
いて図２を用いて説明する。本実施例は、第１実施例に
おける（ｄ１−１）／２より小さい項を省略したもので
ある。
【００４９】図２に第２実施例のブロック図、また図４
に第２実施例におけるイレージャフラグセレクト回路の
アルゴリズムを示す。図２を参照すると明らかなよう
に、本実施例は、第１実施例中の訂正不能、（ｄ１−
１）／２エラー訂正シンボル、（ｄ１−１）／２エラー
訂正行、の３点に搾って定義し、それ以外の項は省略し
たものである。したがって、図２では、図１における行
単位エラー数訂正度数カウンタ２に代わって行単位訂正
不能・（ｄ１−１）／２訂正度数カウンタ８が、また列
単位訂正状態記憶回路３に代わって列単位訂正不能・
（ｄ１−１）／２訂正シンボル発生度数カウンタ９を設
けている。
に第２実施例におけるイレージャフラグセレクト回路の
アルゴリズムを示す。図２を参照すると明らかなよう
に、本実施例は、第１実施例中の訂正不能、（ｄ１−
１）／２エラー訂正シンボル、（ｄ１−１）／２エラー
訂正行、の３点に搾って定義し、それ以外の項は省略し
たものである。したがって、図２では、図１における行
単位エラー数訂正度数カウンタ２に代わって行単位訂正
不能・（ｄ１−１）／２訂正度数カウンタ８が、また列
単位訂正状態記憶回路３に代わって列単位訂正不能・
（ｄ１−１）／２訂正シンボル発生度数カウンタ９を設
けている。
【００５０】さらに、図４のフローチャートにおいて
は、訂正不能行＋（ｄ１−１）／２エラー訂正行の総数
が（ｄ２−１）以下か否かがチェックされ（ステップＳ
１４）、以下なら、その総数がイレージャフラグに（ス
テップＳ１６）、超える場合は、訂正不能行＋（ｄ１−
１）／２エラー訂正シンボルの総数が（ｄ２−１）以下
か否かがチェックされ（Ｓ１５）、以下なら、その総数
がイレージャフラグに（ステップＳ１５）、超える場合
は、訂正不能行がイレージャフラグになる（ステップＳ
１６）。そして、そのイレージャフラグに基づいてＣ２
訂正を行うものであり、第１実施例の最後の方のセレク
ト条件の項だけで構成されるものである。
は、訂正不能行＋（ｄ１−１）／２エラー訂正行の総数
が（ｄ２−１）以下か否かがチェックされ（ステップＳ
１４）、以下なら、その総数がイレージャフラグに（ス
テップＳ１６）、超える場合は、訂正不能行＋（ｄ１−
１）／２エラー訂正シンボルの総数が（ｄ２−１）以下
か否かがチェックされ（Ｓ１５）、以下なら、その総数
がイレージャフラグに（ステップＳ１５）、超える場合
は、訂正不能行がイレージャフラグになる（ステップＳ
１６）。そして、そのイレージャフラグに基づいてＣ２
訂正を行うものであり、第１実施例の最後の方のセレク
ト条件の項だけで構成されるものである。
【００５１】ここで、もう一度考察してみると、（ｄ１
−１）／２エラー訂正行をイレージャフラグとするの
は、この訂正行は最大訂正能力の訂正を行っており、誤
訂正の確率が高くなるからである。その次に誤訂正の確
率が高いのは、（最大訂正能力−１）の訂正を行ったも
のである。
−１）／２エラー訂正行をイレージャフラグとするの
は、この訂正行は最大訂正能力の訂正を行っており、誤
訂正の確率が高くなるからである。その次に誤訂正の確
率が高いのは、（最大訂正能力−１）の訂正を行ったも
のである。
【００５２】しかし、この２つの誤訂正の差は、符号間
最小距離やエラーレート等にもよるが、最近のシステム
では符号間距離は以前のシステムに比べて長くなってお
り、また、エラーレートの改善方法の検討も進んでいる
ことから、１０の数乗の差が生じている。そのような状
況では、敢えて最大訂正能力よりあまりに小さいエラー
訂正を行った場合の条件は、誤訂正の発生確率から考え
ても充分省略することができる。第２実施例は、このよ
うな技術的背景に鑑み、前述した３点の組み合わせのみ
で構成したものである。
最小距離やエラーレート等にもよるが、最近のシステム
では符号間距離は以前のシステムに比べて長くなってお
り、また、エラーレートの改善方法の検討も進んでいる
ことから、１０の数乗の差が生じている。そのような状
況では、敢えて最大訂正能力よりあまりに小さいエラー
訂正を行った場合の条件は、誤訂正の発生確率から考え
ても充分省略することができる。第２実施例は、このよ
うな技術的背景に鑑み、前述した３点の組み合わせのみ
で構成したものである。
【００５３】また、第２実施例は訂正不能行から最大訂
正能力行迄で定義したが、もう少し範囲を広げ、訂正不
能行から第１実施例の１エラー訂正行迄の間で定義する
ことも可能である。その場合には、第２実施例よりも回
路数は増えるが、より細かい対応ができ、訂正不能確率
を減らすことが可能となる。
正能力行迄で定義したが、もう少し範囲を広げ、訂正不
能行から第１実施例の１エラー訂正行迄の間で定義する
ことも可能である。その場合には、第２実施例よりも回
路数は増えるが、より細かい対応ができ、訂正不能確率
を減らすことが可能となる。
【００５４】
【発明の効果】本発明により、発明の実施の形態の項で
具体的に説明したエラー条件の時、Ｃ２訂正の同じ列に
２つ以上のエラー訂正シンボルが重なっていなければ、
１１シンボルのエラー中５シンボルのエラーを救うこと
ができるようになる。これは単純にエラー数が６／１１
になっただけではない。エラー数は多くなればなる程、
影響は顕著になる。例えば、映像データでは、補間によ
ってほとんど気が付かなかった箇所が、数が増えること
により目立ち始め、視覚的に認知できるようになる。ま
た、音声信号でも、補間によってほとんど気が付かなか
った箇所が、数がふえることにより不自然に聞こえるよ
うになってくる。故に、以降のシステムへのエラー伝搬
は極力少なくしなければないならない。
具体的に説明したエラー条件の時、Ｃ２訂正の同じ列に
２つ以上のエラー訂正シンボルが重なっていなければ、
１１シンボルのエラー中５シンボルのエラーを救うこと
ができるようになる。これは単純にエラー数が６／１１
になっただけではない。エラー数は多くなればなる程、
影響は顕著になる。例えば、映像データでは、補間によ
ってほとんど気が付かなかった箇所が、数が増えること
により目立ち始め、視覚的に認知できるようになる。ま
た、音声信号でも、補間によってほとんど気が付かなか
った箇所が、数がふえることにより不自然に聞こえるよ
うになってくる。故に、以降のシステムへのエラー伝搬
は極力少なくしなければないならない。
【００５５】本発明によれば、列単位でのイレージャフ
ラグ制御により、誤訂正により訂正できなかったシンボ
ルを救えるようになり、訂正能力の向上が図れ、また、
エラー伝搬を減らすことで、映像データや音声データ等
では劣化を抑えることができるようになる。
ラグ制御により、誤訂正により訂正できなかったシンボ
ルを救えるようになり、訂正能力の向上が図れ、また、
エラー伝搬を減らすことで、映像データや音声データ等
では劣化を抑えることができるようになる。
【図１】 本発明の誤り訂正復合装置の第１実施例のブ
ロック図。
ロック図。
【図２】 本発明の誤り訂正復号装置の第２実施例のブ
ロック図。
ロック図。
【図３】 本発明の第１実施例におけるイレージャフラ
グセレクタのフローチャート。
グセレクタのフローチャート。
【図４】 本発明の第２実施例におけるイレージャフラ
グセレクタのフローチャート。
グセレクタのフローチャート。
【図５】 従来の誤り訂正復号装置のブロック図。
【図６】 従来の誤り訂正復号装置におけるイレージャ
フラグセレクタのフローチャート。
フラグセレクタのフローチャート。
【図７】 一般の行単位エラー数訂正度数カウンタの構
成図。
成図。
【図８】 一般の行単位訂正状態記憶回路の構成図。
【図９】 本発明における列単位エラー数訂正シンボル
発生度数カウンタの構成図。
発生度数カウンタの構成図。
【図１０】 本発明におけるシンボル単位訂正状態記憶
回路の構成図。
回路の構成図。
【図１１】 一般の積符号の構成図。
【図１２】 一般のＣ２訂正イレージャフラグセレクタ
の例を示す図。
の例を示す図。
１ Ｃ１訂正回路 ２ 行単位エラー数訂正度数カウンタ ３ 行単位訂正状態記憶回路 ４ 列単位エラー数訂正シンボル発生度数カウンタ ５ シンボル単位訂正状態記憶回路 ６ イレージャフラグセレクタ ７ Ｃ２訂正回路 ８ 行単位訂正不能・（ｄ１−１）／２訂正発生度数
カウンタ ９ 列単位訂正不能・（ｄ１−１）／２訂正シンボル
発生度数カウンタ １０ 訂正不能行検出回路 １１ （ｄ１−１）／２エラー訂正行検出回路 １２ （（ｄ１−１）／２−１）エラー訂正行検出回路 １３ １エラー訂正行検出回路 １４ カウンタ １５ ビット変換回路 １６ メモリ １７ （ｄ１−１）／２エラー訂正シンボル検出回路 １８ （（ｄ１−１）／２−１）エラー訂正シンボル検
出回路 １９ １エラー訂正シンボル検出回路
カウンタ ９ 列単位訂正不能・（ｄ１−１）／２訂正シンボル
発生度数カウンタ １０ 訂正不能行検出回路 １１ （ｄ１−１）／２エラー訂正行検出回路 １２ （（ｄ１−１）／２−１）エラー訂正行検出回路 １３ １エラー訂正行検出回路 １４ カウンタ １５ ビット変換回路 １６ メモリ １７ （ｄ１−１）／２エラー訂正シンボル検出回路 １８ （（ｄ１−１）／２−１）エラー訂正シンボル検
出回路 １９ １エラー訂正シンボル検出回路
Claims (6)
- 【請求項１】 誤り訂正の積符号に対し、内符号の誤り
訂正後に外符号の誤り訂正をイレージャフラグを用いて
行う誤り訂正復号装置において、 内符号の誤り訂正で訂正不能やｎシンボルエラー訂正
（ｎは訂正数）の各発生度数を内符号全体でカウントし
て記憶し、内符号の誤り訂正の各訂正単位において訂正
不能或いはｎシンボルエラー訂正状態を記憶し、外符号
の誤り訂正の各訂正単位において内符号の誤り訂正全体
におけるｎシンボルエラー数の各発生度数をカウントし
て記憶し、また、内符号の誤り訂正全体において全シン
ボルにおいて訂正したかしないかの状態を記憶してお
き、外符号の誤り訂正の訂正単位において 前記各記憶内
容により、最適なイレージャフラグを選択するようにし
たことを特徴とする誤り訂正復号装置。 - 【請求項２】 誤り訂正の積符号に対し、内符号の誤り
訂正後に外符号の誤り訂正をイレージャフラグを用いて
行う誤り訂正復号装置において、内符号の誤り訂正 を行う内符号誤り訂正回路と、外符号の誤り訂正 を行う外符号誤り訂正回路と、前記内符号の誤り訂正において訂正不能やｎシンボルエ
ラー訂正（ｎは訂正数）の各発生度数を内符号全体で カ
ウントする訂正不能及びｎエラー発生度数カウント回路
と、前記内符号の誤り訂正において訂正単位で訂正不能或い
はｎシンボルエラー訂正状態を検出する訂正不能及びｎ
エラー検出回路と、 外符号の誤り訂正の各訂正単位において内符号の誤り訂
正全体におけるｎシンボルエラー数の各発生度数をカウ
ントするｎエラー訂正発生度数カウント回路と、 前記内符号の誤り訂正において全シンボルにおいて訂正
したかしないかの状態を記憶するシンボル訂正状態記憶
回路と、 以上の前記各記憶回路の内容により、 外符号の誤り訂正
の訂正単位において最適なイレージャフラグを選択する
イレージャフラグセレクト回路とを有することを特徴と
する誤り訂正復号装置。 - 【請求項３】 前記イレージャフラグは、内符号の誤り
訂正における訂正不 能発生度数カウント値＋（ｄ１−
１）／２シンボルエラー発生度数カウント値＋……＋
（Ｎ＋１）シンボルエラー発生度数カウント値＋Ｎシン
ボルエラー発生度数カウント値（ｄ１は内符号の誤り訂
正における符号間最小距離、Ｎは１以上（ｄ１−１）／
２以下の整数）の総数が（ｄ２−１）以下（ｄ２は外符
号の誤り訂正における符号間最小距離）の場合はその該
当部が選択され、越える場合は内符号の誤り訂正におけ
る訂正不能発生度数カウント値＋（ｄ１−１）／２シン
ボルエラー発生度数カウント値＋……＋（Ｎ＋１）シン
ボルエラー発生度数カウント値＋Ｎシンボルエラー訂正
の総数が（ｄ２−１）以下の場合はその該当部が選択さ
れ、更に越える場合はＮを１インクリメントし、前記２
式を同じ順で同様に比較しセレクトし、最終的に内符号
の誤り訂正における訂正不能発生度数カウント値＋（ｄ
１−１）／２シンボルエラー訂正の総数が（ｄ２−１）
を越える場合は、内符号の誤り訂正における訂正不能部
が選択されることを特徴とする請求項１または請求項２
記載の誤り訂正復号装置。 - 【請求項４】 前記外符号の誤り訂正において訂正単位
で前記イレージャフラグを可変することを特徴とする請
求項１ないし請求項３のいずれかに記載の誤り訂正復号
装置。 - 【請求項５】 誤り訂正の積符号に対し、内符号の誤り
訂正後に外符号の誤り訂正をイレージャフラグを用いて
行う誤り訂正復号装置において、内符号の誤り訂正を行う 内符号誤り訂正回路と、外符号の誤り訂正を行う 外符号誤り訂正回路と、前記内符号の誤り訂正において訂正不能と（ｄ１−１）
／２シンボルエラー訂正の発生度数を内符号全体でカウ
ントする訂正不能及び（ｄ１−１）／２シンボルエラー
発生度数カウント回路と、 前記内符号の誤り訂正において訂正単位で訂正不能或い
は（ｄ１−１）／２シンボルエラー訂正状態を検出する
訂正不能及び（ｄ１−１）／２エラー検出回路と、 外符号の誤り訂正の各訂正単位において内符号の誤り訂
正全体における（ｄ１−１）／２シンボルエラー数の各
発生度数をカウントしする（ｄ１−１）／２エラー訂正
発生度数カウント回路と、 前記内符号の誤り訂正において全シンボルにおいて訂正
したかしないかの状態を記憶するシンボル訂正状態記憶
回路と、 以上の前記各記憶回路の内容により、外符号の誤り訂正
の訂正単位において最適なイレージャフラグを選択する
イレージャフラグセレクト回路とを有することを特徴と
する誤り訂正復号装置。 - 【請求項６】 前記イレージャフラグは、内符号の誤り
訂正における訂正不能＋（ｄ１−１）／２シンボルエラ
ー訂正の総数が（ｄ２−１）以下の場合にはその該当部
が選択され、越える場合には訂正不能＋（ｄ１−１）／
２シンボルエラー訂正の総数が（ｄ２−１）以下の場合
はその該当部が選択され、更に越える場合は訂正不能部
が選択されることを特徴とする請求項５記載の誤り訂正
復号装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37449598A JP3214478B2 (ja) | 1998-12-28 | 1998-12-28 | 誤り訂正復号装置 |
| US09/466,922 US6415411B1 (en) | 1998-12-28 | 1999-12-20 | Error correcting decoder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37449598A JP3214478B2 (ja) | 1998-12-28 | 1998-12-28 | 誤り訂正復号装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000195193A JP2000195193A (ja) | 2000-07-14 |
| JP3214478B2 true JP3214478B2 (ja) | 2001-10-02 |
Family
ID=18503946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37449598A Expired - Fee Related JP3214478B2 (ja) | 1998-12-28 | 1998-12-28 | 誤り訂正復号装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6415411B1 (ja) |
| JP (1) | JP3214478B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3941305B2 (ja) * | 1999-11-22 | 2007-07-04 | ソニー株式会社 | 光ディスク装置及びデータ再生方法 |
| CN1286275C (zh) | 1999-11-24 | 2006-11-22 | 三洋电机株式会社 | 纠错装置 |
| KR100685360B1 (ko) * | 2000-01-31 | 2007-02-22 | 산요덴키가부시키가이샤 | 회로 규모를 억제하며 고속의 오류 정정을 행하는 것이 가능한 오류 정정 장치 및 복호 장치 |
| JP3570324B2 (ja) * | 2000-02-02 | 2004-09-29 | 日本電気株式会社 | 記憶装置及びそれを用いた記憶システム並びにそれらに用いるエラー発生通知方法 |
| KR100378181B1 (ko) * | 2000-06-09 | 2003-03-29 | 삼성전자주식회사 | Ｅｆｍ/ｅｆｍ+ 디코딩에 의해 검출된 에러위치를 이용한ｃ1/ｐｉ 워드의 에러정정 방법 및 장치 |
| US6779149B1 (en) * | 2000-07-31 | 2004-08-17 | Oak Technology, Inc. | Burst error correction on DVD data |
| US6757861B1 (en) * | 2000-07-31 | 2004-06-29 | Oak Technology, Inc. | Burst error correction on CD data |
| US7543218B2 (en) * | 2004-01-31 | 2009-06-02 | Samsung Electronics Co., Ltd. | DVD decoding method and apparatus using selective po-correction |
| GB2415873A (en) * | 2004-06-30 | 2006-01-04 | Nokia Corp | Erasure information generation in Forward Error Correction decoding |
| TWI241073B (en) * | 2005-01-03 | 2005-10-01 | Sunplus Technology Co Ltd | Decoding device for product code decoding and method thereof |
| US20080022345A1 (en) * | 2006-06-29 | 2008-01-24 | Samsung Electronics Co., Ltd. | Demodulator and demodulation method |
| GB2445005B (en) * | 2006-12-19 | 2012-01-18 | Martin Tomlinson | Concatenated coding system |
| US20100169742A1 (en) * | 2008-12-29 | 2010-07-01 | Texas Instruments Incorporated | Flash memory soft error recovery |
| CN103873196B (zh) * | 2014-03-07 | 2017-08-01 | 成都信息工程学院 | 一种错误比特流的恢复方法 |
| US10230401B2 (en) | 2015-03-10 | 2019-03-12 | Toshiba Memory Corporation | Memory controller for a non-volatile memory, memory system and method |
| US10547332B2 (en) * | 2017-02-01 | 2020-01-28 | Tsofun Algorithm Ltd. | Device, system and method of implementing product error correction codes for fast encoding and decoding |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5829237A (ja) * | 1981-08-14 | 1983-02-21 | Sony Corp | エラ−訂正方法 |
| US4653051A (en) * | 1983-09-14 | 1987-03-24 | Matsushita Electric Industrial Co., Ltd. | Apparatus for detecting and correcting errors on product codes |
| EP0426657B1 (en) * | 1983-12-20 | 1999-03-10 | Sony Corporation | Method and apparatus for decoding error correction code |
| JPH084233B2 (ja) * | 1984-06-29 | 1996-01-17 | 株式会社日立製作所 | 誤り訂正符号の復号装置 |
| US4845714A (en) * | 1987-06-08 | 1989-07-04 | Exabyte Corporation | Multiple pass error correction process and apparatus for product codes |
| JP2563389B2 (ja) * | 1987-11-13 | 1996-12-11 | 松下電器産業株式会社 | 誤り検出訂正方法 |
| DE69030405T2 (de) * | 1989-05-17 | 1997-07-24 | Sony Corp | Wiedergabevorrichtung für produktkodierte Blockdaten |
| US5247523A (en) * | 1989-07-12 | 1993-09-21 | Hitachi, Ltd. | Code error correction apparatus |
| JPH04222029A (ja) * | 1990-12-21 | 1992-08-12 | Sony Corp | エラー訂正方法 |
| US5299208A (en) * | 1991-11-14 | 1994-03-29 | International Business Machines Corporation | Enhanced decoding of interleaved error correcting codes |
| JP2606647B2 (ja) | 1993-02-18 | 1997-05-07 | 日本電気株式会社 | 誤り訂正方法 |
| JPH06268530A (ja) | 1993-03-16 | 1994-09-22 | Hitachi Ltd | 誤りパターン演算回路 |
| JP3154607B2 (ja) * | 1993-12-28 | 2001-04-09 | 三菱電機株式会社 | 誤り訂正復号装置及び誤り訂正復号方法 |
| JP3277062B2 (ja) | 1993-12-29 | 2002-04-22 | 株式会社東芝 | 誤り訂正符号の復号装置 |
| JP3562544B2 (ja) | 1996-08-13 | 2004-09-08 | ソニー株式会社 | 復号化装置および復号化方法 |
-
1998
- 1998-12-28 JP JP37449598A patent/JP3214478B2/ja not_active Expired - Fee Related
-
1999
- 1999-12-20 US US09/466,922 patent/US6415411B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000195193A (ja) | 2000-07-14 |
| US6415411B1 (en) | 2002-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3214478B2 (ja) | 誤り訂正復号装置 | |
| US6639865B2 (en) | Memory device, method of accessing the memory device, and reed-solomon decoder including the memory device | |
| US4653051A (en) | Apparatus for detecting and correcting errors on product codes | |
| US4764927A (en) | Code error correcting method | |
| JP3137119B2 (ja) | 誤り訂正装置 | |
| JP3465113B2 (ja) | トリプル直交インターリーブ式エラー訂正システム | |
| EP0129849B1 (en) | Error correction method and system | |
| JPH084233B2 (ja) | 誤り訂正符号の復号装置 | |
| US7310765B1 (en) | Method and apparatus for checking read errors with two cyclic redundancy check stages | |
| JP3071828B2 (ja) | 誤り訂正積符号ブロックを生成するためのデータ処理方法と該データを記録媒体に記録するためのデータ処理方法及び該データの処理装置 | |
| US20020010888A1 (en) | Method and apparatus for correcting C1/PI word errors using error locations detected by EFM/EFM+ decoding | |
| JPS61281722A (ja) | デジタル情報ワ−ドのブロツク伝送方法 | |
| US6138263A (en) | Error correcting method and apparatus for information data having error correcting product code block | |
| JP3169832B2 (ja) | フレーム構成のデジタル信号のデータ誤り訂正方法及びそれに利用する装置 | |
| US6718505B1 (en) | Method and apparatus for error correction in a process of decoding cross-interleaved Reed-Solomon code (CIRC) | |
| KR100420884B1 (ko) | 저장된디지털샘플들내에에러들을은폐하는방법및장치 | |
| JP3271208B2 (ja) | エラー訂正復号装置 | |
| JP3277062B2 (ja) | 誤り訂正符号の復号装置 | |
| EP1111799B1 (en) | Error correction with a cross-interleaved Reed-Solomon code, particularly for CD-ROM | |
| KR0166755B1 (ko) | 디지탈기록재생시스템의 오류수정을 위한 제어신호발생방법 및 그 장치 | |
| JPH0691471B2 (ja) | 誤り訂正回路 | |
| KR100234400B1 (ko) | 디지탈 비디오 디스크 시스템의 에러 정정 장치 및 방법 | |
| JPS62159519A (ja) | 誤り訂正方法及びその装置 | |
| JP2001160761A (ja) | 誤り訂正装置及び誤り訂正方法 | |
| JPH11163739A (ja) | 消失誤り訂正方法とその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010626 |
|
| LAPS | Cancellation because of no payment of annual fees |