JP3210900B2 - Three-phase inverter - Google Patents
Three-phase inverterInfo
- Publication number
- JP3210900B2 JP3210900B2 JP10012698A JP10012698A JP3210900B2 JP 3210900 B2 JP3210900 B2 JP 3210900B2 JP 10012698 A JP10012698 A JP 10012698A JP 10012698 A JP10012698 A JP 10012698A JP 3210900 B2 JP3210900 B2 JP 3210900B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- inverter
- adder
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は，３相インバータに
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a three-phase inverter.
【０００２】[0002]
【従来の技術】図３は，一般に用いられる３相インバー
タを示す回路図である。同図において，１は直流電源，
２は直流電源１を入力電源としたインバータ部である。
このインバータ部２は，３ａ，３ｂ，３ｃ，３ｄ，３
ｅ，３ｆの６個のトランジスタスイッチにより３相ブリ
ッジが構成され，このトランジスタスイッチ３ａ〜３ｆ
と逆並列にフライホイルダイオード４ａ〜４ｆが設けら
れ，トランジスタスイッチ３ａ〜３ｆは制御装置５のゲ
ート信号により駆動され，制御される。６はリアクトル
７ａ，７ｂ，７ｃとコンデンサ８ａ，８ｂ，８ｃで構成
される波形補正装置で，この波形補正装置６によりイン
バータ部２の出力波形を補正している。１０は変圧器
で，インバータ部２と負荷１１とを絶縁させるととも
に，負荷１１が要求する電圧に変圧している。2. Description of the Related Art FIG. 3 is a circuit diagram showing a generally used three-phase inverter. In the figure, 1 is a DC power supply,
Reference numeral 2 denotes an inverter unit using the DC power supply 1 as an input power supply.
The inverter unit 2 includes 3a, 3b, 3c, 3d, 3
e, 3f, a three-phase bridge is formed by the six transistor switches, and the transistor switches 3a to 3f
Flywheel diodes 4a to 4f are provided in antiparallel to the above, and the transistor switches 3a to 3f are driven and controlled by the gate signal of the control device 5. Reference numeral 6 denotes a waveform correction device composed of reactors 7a, 7b, 7c and capacitors 8a, 8b, 8c. The waveform correction device 6 corrects the output waveform of the inverter unit 2. A transformer 10 insulates the inverter unit 2 from the load 11 and transforms the voltage to a voltage required by the load 11.
【０００３】そして，インバータ部２の出力電圧は検出
され，この検出信号と例えば制御装置５に内蔵する三角
波をキャリア信号とする基準信号とが内蔵する比較器に
より比較される。この比較器の出力されたＰＷＭ信号
と，この比較器の出力信号を反転させたＰＷＭ信号と
が，インバータ部２のトランジスタスイッチ３ａ〜３ｆ
のゲート信号として制御装置５から出力され，インバー
タ部２は制御される。The output voltage of the inverter unit 2 is detected, and this detection signal is compared with a reference signal having, for example, a triangular wave built in the control device 5 as a carrier signal by a built-in comparator. The PWM signal output from the comparator and the PWM signal obtained by inverting the output signal of the comparator are used as the transistor switches 3a to 3f of the inverter unit 2.
Is output from the controller 5 as a gate signal of the inverter 2, and the inverter unit 2 is controlled.
【０００４】ところが，３相インバータにおいて，Ｕ，
Ｖ，Ｗ３相分を電圧制御すると，出力電圧のＶｕ，Ｖ
ｖ，Ｖｗの総和が０とならず３相インバータの出力に設
けられた変圧器１０が偏磁し，出力波形が歪むという問
題がある。However, in a three-phase inverter, U,
When voltage control is performed on the three phases V and W, the output voltages Vu and V
There is a problem that the sum of v and Vw does not become 0 and the transformer 10 provided at the output of the three-phase inverter is demagnetized and the output waveform is distorted.
【０００５】そこで，上記問題点を解決するために，従
来図２に示す制御装置が提案されている。すなわち，２
１ａ，２１ｂ，２１ｃは制御装置５の入力端子で，イン
バータ２の出力電圧が検出される。２２ａ，２２ｂ，２
２ｃは電圧波形制御装置で，その出力に，直流電圧に正
弦波を重畳した電圧Ｖｕ，Ｖｖ，Ｖｗを得る。２４は演
算増幅器で，電圧波形制御装置２２ａ，２２ｂ，２２ｃ
の出力電圧を検出する入力抵抗２３ａ，２３ｂ，２３ｃ
と帰還抵抗２５とにより加算器２６が形成されている。
また，演算増幅器２４の出力と非反転入力間に非反転入
力端子が０電位の演算増幅器２８とコンデンサ２７が接
続され，加算器２６の出力に出力電圧Ｖｏ＝Ｖｕ＋Ｖｖ
＋Ｖｗ＝０の出力を得て，増幅器４１の演算増幅器４１
ａ，４１ｂ，４１ｃに入力する。Therefore, in order to solve the above problem, a control device shown in FIG. 2 has been conventionally proposed. That is, 2
1a, 21b and 21c are input terminals of the control device 5 for detecting the output voltage of the inverter 2. 22a, 22b, 2
Reference numeral 2c denotes a voltage waveform control device which obtains, on its output, voltages Vu, Vv, Vw obtained by superimposing a sine wave on a DC voltage. 24 is an operational amplifier, which is a voltage waveform control device 22a, 22b, 22c.
Input resistors 23a, 23b, 23c for detecting the output voltage of
And the feedback resistor 25 form an adder 26.
Further, an operational amplifier 28 and a capacitor 27 whose non-inverting input terminal has 0 potential are connected between the output of the operational amplifier 24 and the non-inverting input, and the output voltage of the adder 26 is Vo = Vu + Vv
+ Vw = 0 is obtained, and the operational amplifier 41 of the amplifier 41 is obtained.
a, 41b and 41c.
【０００６】この演算増幅器４１ａは，電圧波形制御装
置２２ａの出力電圧Ｖｕと，加算器２６の出力電圧Ｖｏ
とを入力信号とし，その差電圧を増幅する。また，演算
増幅器４１ｂは，電圧波形制御装置２２ｂの出力電圧Ｖ
ｖと，加算器２６の出力電圧Ｖｏとを入力信号とし，そ
の差電圧を増幅する。さらに，演算増幅器４１ｃは電圧
波形制御装置２２ｃの出力電圧Ｖｗと，加算器２６の出
力電圧Ｖｏとを入力信号とし，その差電圧を増幅する。
なお，４２ａ，４２ｂ，４２ｃは入力抵抗，４３ａ，４
３ｂ，４３ｃは帰還抵抗である。The operational amplifier 41a includes an output voltage Vu of the voltage waveform controller 22a and an output voltage Vo of the adder 26.
Are input signals, and the difference voltage is amplified. Further, the operational amplifier 41b outputs the output voltage V of the voltage waveform control device 22b.
v and the output voltage Vo of the adder 26 are used as input signals, and the difference voltage is amplified. Further, the operational amplifier 41c uses the output voltage Vw of the voltage waveform control device 22c and the output voltage Vo of the adder 26 as input signals, and amplifies the difference voltage.
42a, 42b and 42c are input resistances, 43a and 4
3b and 43c are feedback resistors.
【０００７】従って，演算増幅器４１ａ，４１ｂ，４１
ｃの出力には，それぞれ出力電圧Ｖｕ´，Ｖｖ´，Ｖｗ
´は， Ｖｕ´＝Ｋ（Ｖｏ−Ｖｕ） （Ｋは係数） Ｖｖ´＝Ｋ（Ｖｏ−Ｖｖ） （Ｋは係数） Ｖｗ´＝Ｋ（Ｖｏ−Ｖｗ） （Ｋは係数） が得られる。そして，演算増幅器４１ａ，４１ｂ，４１
ｃの出力を全て加算すると，Ｖｕ´＋Ｖｖ´＋Ｖｗ´＝
３ＫＶｏ−Ｋ（Ｖｕ＋Ｖｖ＋Ｖｗ）＝２ＫＶｏ＝０とす
ることができる。すなわち，増幅器４１の出力の総和は
０となる。Accordingly, the operational amplifiers 41a, 41b, 41
The output voltages Vu ′, Vv ′, Vw
′ Is obtained as follows: Vu ′ = K (Vo−Vu) (K is a coefficient) Vv ′ = K (Vo−Vv) (K is a coefficient) Vw ′ = K (Vo−Vw) (K is a coefficient) Then, the operational amplifiers 41a, 41b, 41
When all outputs of c are added, Vu '+ Vv' + Vw '=
3KVo-K (Vu + Vv + Vw) = 2KVo = 0. That is, the sum of the outputs of the amplifier 41 is zero.
【０００８】そして，演算増幅器４１ａ，４１ｂ，４１
ｃの出力が比較器３５に入力される。また，３０は高周
波の三角波のキャリア信号を出力する三角波発生器で，
比較器３５ａ，３５ｂ，３５ｃにより演算増幅器４１
ａ，４１ｂ，４１ｃの出力信号Ｖｕ´，Ｖｖ´，Ｖｗ´
と，キャリアの三角波形とが比較される。もし，キャリ
ア信号の三角波形が演算増幅器４１ａ，４１ｂ，４１ｃ
のそれぞれの出力電圧Ｖｕ´，Ｖｖ´，Ｖｗ´より高い
ときに，ＰＷＭ信号ｕ，ｖ，ｗを出力する。さらに，Ｐ
ＷＭ信号ｕ，ｖ，ｗを反転器３６ａ，３６ｂ，３６ｃに
より反転させたＰＷＭ信号ｘ，ｙ，ｚを得て，ＰＷＭ信
号ｕ，ｖ，ｗ，ｘ，ｙ，ｚがゲート信号となり，インバ
ータ部２が制御される。Then, the operational amplifiers 41a, 41b, 41
The output of c is input to the comparator 35. Reference numeral 30 denotes a triangular wave generator that outputs a high-frequency triangular carrier signal.
The operational amplifier 41 is provided by the comparators 35a, 35b and 35c.
a, 41b, 41c output signals Vu ', Vv', Vw '
And the triangular waveform of the carrier. If the triangular waveform of the carrier signal is the operational amplifier 41a, 41b, 41c
, The PWM signals u, v, w are output when they are higher than the respective output voltages Vu ′, Vv ′, Vw ′. Furthermore, P
The PWM signals x, y, and z are obtained by inverting the WM signals u, v, and w by the inverters 36a, 36b, and 36c, and the PWM signals u, v, w, x, y, and z become gate signals, and the inverter unit 2 is controlled.
【０００９】以上のように図２の従来技術では，指令値
Ｖｕ´，Ｖｖ´，Ｖｗ´の総和が０となり，インバータ
の出力の総和は０となる。そして，インバータ部の出力
にトランスを設けても，偏磁するのが避けられる。As described above, in the prior art of FIG. 2, the sum of the command values Vu ', Vv', Vw 'is 0, and the sum of the outputs of the inverter is 0. And even if a transformer is provided at the output of the inverter section, it is possible to prevent the magnetic field from being demagnetized.
【００１０】[0010]
【発明が解決しようとする課題】ところが，増幅用に演
算増幅器を３回路設けなければならず，また，高価にな
るなどの問題を有している。However, there are problems in that three operational amplifiers must be provided for amplification, and the cost is high.
【００１１】[0011]
【課題を解決するための手段】本発明の３相インバータ
は，直流電源を入力電源とし，出力に変圧器を有し，６
個のトランジスタスイッチにより３相ブリッジを構成す
るインバータ部と，上記トランジスタスイッチにゲート
信号を供給する制御装置を有する３相インバータにおい
て，上記制御装置が上記インバータ部の３相出力電圧を
それぞれ検出し，その検出電圧を直流電圧に重畳する電
圧を得る電圧波形制御装置と，上記電圧波形制御装置の
それぞれの出力電圧を加算し，加算した電圧の総和を０
にする第１の加算器と，高周波の三角波波形のキャリア
信号を出力する三角波発生器と，上記第１の加算器の出
力と，上記三角波発生器の出力とを加算する第２の加算
器と，上記電圧波形制御装置のそれぞれの出力信号と，
第２の加算器の出力信号とを比較し，オンオフ信号を出
力する比較器と，上記比較器の出力を反転させる反転器
とにより構成され，上記比較器の出力と上記反転器の出
力とを上記トランジスタスイッチのゲート信号とする制
御装置である。A three-phase inverter according to the present invention has a DC power supply as an input power supply, a transformer at the output, and a six-phase inverter.
In a three-phase inverter having an inverter unit forming a three-phase bridge by a plurality of transistor switches and a control unit for supplying a gate signal to the transistor switch, the control unit detects a three-phase output voltage of the inverter unit, The output voltages of the voltage waveform control device for obtaining a voltage for superimposing the detected voltage on the DC voltage and the respective output voltages of the voltage waveform control device are added, and the sum of the added voltages is set to 0.
A first adder, a triangular wave generator that outputs a carrier signal having a high-frequency triangular waveform, a second adder that adds the output of the first adder and the output of the triangular wave generator. , Each output signal of the voltage waveform control device,
A comparator for comparing the output signal of the second adder and outputting an on / off signal; and an inverter for inverting the output of the comparator, wherein an output of the comparator and an output of the inverter are output. This is a control device that is used as a gate signal of the transistor switch.
【００１２】直流電源を入力電源とし，６個のトランジ
スタスイッチにより３相ブリッジを構成することによ
り，インバータ部が構成され，さらにこのインバータ部
とトランジスタスイッチにゲート信号を供給する制御装
置とにより３相インバータが構成されている。An inverter section is formed by using a DC power supply as an input power supply and forming a three-phase bridge by six transistor switches. Further, the inverter section and a control device for supplying a gate signal to the transistor switches form a three-phase bridge. An inverter is configured.
【００１３】３相インバータの出力電圧が３つの電圧波
形制御により検出され，この電圧波形制御の出力に検出
された電圧に直流電圧が重畳された電圧が出力される。
検出された電圧に直流電圧が重畳された３つの電圧が，
第１の加算器により加算され，その総和が０とされる。
また，三角波発生器から高周波の三角波波形のキャリア
信号が出力され，このキャリア信号と第１の加算器の出
力信号が第２の加算器に入力し加算される。第２の加算
器の出力信号と，上記電圧波形制御装置のそれぞれ出力
信号とが，比較器により比較され，オンオフ信号が出力
される。また，比較された出力信号は反転器により反転
され，比較器の出力信号と，反転器の出力信号が上記ト
ランジスタスイッチのゲート信号となり，インバータ部
は制御される。The output voltage of the three-phase inverter is detected by three voltage waveform controls, and a voltage obtained by superimposing a DC voltage on the voltage detected at the output of the voltage waveform control is output.
The three voltages obtained by superimposing the DC voltage on the detected voltage are:
The addition is performed by the first adder, and the sum thereof is set to 0.
A carrier signal having a high-frequency triangular wave waveform is output from the triangular wave generator, and the carrier signal and the output signal of the first adder are input to a second adder and added. The output signal of the second adder and each output signal of the voltage waveform control device are compared by a comparator, and an on / off signal is output. The output signal thus compared is inverted by the inverter, and the output signal of the comparator and the output signal of the inverter become the gate signal of the transistor switch, and the inverter section is controlled.
【００１４】第１の加算器の総和が０となるように，第
２の加算器，比較器，インバータ部電圧波形制御装置が
制御される。このため，インバータ部の出力の総和は０
となる。The second adder, the comparator and the inverter unit voltage waveform controller are controlled so that the sum of the first adder becomes zero. Therefore, the sum of the outputs of the inverter section is 0
Becomes
【００１５】[0015]
【発明の実施の形態】次に本発明を実施の形態を示す図
１に基づき説明する。図１は３相インバータを制御する
制御装置５の回路図であり，２１ａ，２１ｂ，２１ｃは
制御装置５の入力端子で，インバータ５の出力電圧が入
力される。２２ａ，２２ｂ，２２ｃは電圧波形制御装置
で，その出力に直流電圧に正弦波が重畳した３つの電圧
Ｖｕ，Ｖｖ，Ｖｗを得る。２４は，演算増幅器で，電圧
波形制御装置２２ａ，２２ｂ，２２ｃの出力電圧を検出
する入力抵抗２３ａ，２３ｂ，２３ｃと，帰還抵抗２５
により加算器２６が形成されている。また，演算増幅器
２４の出力と，非反転入力間に非反転入力端子が０電位
の演算増幅器２８のコンデンサに接続され，加算器２６
の出力に出力電圧Ｖｏ＝Ｖｕ＋Ｖｖ＋Ｖｗ＝０の出力を
得て，加算器３４の増幅器３３に入力する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to FIG. FIG. 1 is a circuit diagram of a control device 5 for controlling a three-phase inverter. Reference numerals 21a, 21b, and 21c denote input terminals of the control device 5, to which an output voltage of the inverter 5 is input. Reference numerals 22a, 22b, and 22c denote voltage waveform control devices that obtain three voltages Vu, Vv, and Vw in which a sine wave is superimposed on a DC voltage on the output. An operational amplifier 24 includes input resistors 23a, 23b, and 23c for detecting output voltages of the voltage waveform controllers 22a, 22b, and 22c, and a feedback resistor 25.
Form an adder 26. A non-inverting input terminal is connected to the capacitor of the operational amplifier 28 having a potential of 0 between the output of the operational amplifier 24 and the non-inverting input.
Of the output voltage Vo = Vu + Vv + Vw = 0, and inputs the output to the amplifier 33 of the adder 34.
【００１６】３０は高周波の三角波のキャリア信号を出
力する三角波発生器で，増幅器３３に入力する。このた
め，加算器３４の出力には，加算器２６の出力電圧のＶ
ｏ＝Ｖｕ＋Ｖｖ＋Ｖｗ＝０と，三角波波形のキャリア信
号電圧とが加算されて，比較器３５の各比較器３５ａ，
３５ｂ，３５ｃにより電圧波形制御装置２２ａ，２２
ｂ，２２ｃのそれぞれの出力信号Ｖｕ，Ｖｖ，Ｖｗと，
加算器３４の出力信号のＶ´とが比較される。A triangular wave generator 30 outputs a high-frequency triangular carrier signal, which is input to an amplifier 33. Therefore, the output of the adder 34 includes the output voltage V of the adder 26.
o = Vu + Vv + Vw = 0 and the carrier signal voltage of the triangular waveform are added, and each of the comparators 35a
The voltage waveform controllers 22a and 22c are controlled by 35b and 35c.
b, 22c, output signals Vu, Vv, Vw,
The output signal V 'of the adder 34 is compared with V'.
【００１７】もし，三角波波形のキャリア信号が，電圧
波形制御装置Ｖｕ，Ｖｖ，Ｖｗより高いときに，ＰＷＭ
信号ｕ，ｖ，ｗを出力する。さらに，ＰＷＭ信号ｕ，
ｖ，ｗを反転器３６ａ，３６ｂ，３６ｃにより反転させ
たＰＷＭ信号ｘ，ｙ，ｚを得て，ＰＷＭ信号ｕ，ｖ，
ｗ，ｘ，ｙ，ｚをゲート信号とし，インバータ部２が制
御される。If the carrier signal having a triangular waveform is higher than the voltage waveform controllers Vu, Vv, Vw, the PWM
Outputs signals u, v, w. Further, the PWM signal u,
PWM signals x, y, z obtained by inverting v, w by inverters 36a, 36b, 36c are obtained, and PWM signals u, v,
The inverter unit 2 is controlled using w, x, y, and z as gate signals.
【００１８】以上のように，加算器２６の出力Ｖｏの総
和が０になるように，加算器３４，比較器３５，インバ
ータ部２，電圧波形制御装置の出力が制御される。この
ため，インバータ部の出力の総和が０となり，インバー
タ部の出力にトランスを設けても偏磁するのが避けられ
る。As described above, the outputs of the adder 34, the comparator 35, the inverter 2, and the voltage waveform control device are controlled such that the sum of the outputs Vo of the adder 26 becomes zero. For this reason, the sum of the outputs of the inverter section becomes 0, and even if a transformer is provided at the output of the inverter section, it is possible to avoid the magnetic field from being demagnetized.
【００１９】[0019]
【発明の効果】本発明の３相インバータは，加算器を構
成する演算増幅器が１つという安価な装置で，インバー
タ部の出力電圧の総和を０にすることができる。インバ
ータ部の出力にトランスを設けても偏磁することもな
い。The three-phase inverter according to the present invention is an inexpensive device having one operational amplifier constituting an adder, and can reduce the total output voltage of the inverter unit to zero. Even if a transformer is provided at the output of the inverter unit, there is no demagnetization.
【図１】本発明の３相インバータに使用される制御装置
の一実施の形態を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of a control device used for a three-phase inverter according to the present invention.
【図２】従来の３相インバータに使用される制御装置の
回路図である。FIG. 2 is a circuit diagram of a control device used in a conventional three-phase inverter.
【図３】本発明に係るインバータのブロック図である。FIG. 3 is a block diagram of an inverter according to the present invention.
２ インバータ部 ５ 制御装置 １０ トランス １１ 負荷 ２２ａ，２２ｂ，２２ｃ 電圧波形制御装置 ２６ （第１の）加算器 ２８ 演算増幅器 ３０ 三角波発生器 ３４ （第２の）加算器 ３５ 比較器 ３６ 反転器 Reference Signs List 2 inverter unit 5 control device 10 transformer 11 load 22a, 22b, 22c voltage waveform control device 26 (first) adder 28 operational amplifier 30 triangular wave generator 34 (second) adder 35 comparator 36 inverter
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/48 H02M 7/5387 Continuation of the front page (58) Field surveyed (Int.Cl. 7 , DB name) H02M 7/48 H02M 7/5387
Claims (1)
を有し，６個のトランジスタスイッチにより３相ブリッ
ジを構成するインバータ部と，上記トランジスタスイッ
チにゲート信号を供給する制御装置を有する３相インバ
ータにおいて，上記制御装置が上記インバータ部の３相
出力電圧をそれぞれ検出し，その検出電圧を直流電圧に
重畳する電圧を得る電圧波形制御装置と，上記電圧波形
制御装置のそれぞれの出力電圧を加算し，加算した電圧
の総和を０にする１つの第１の加算器と，高周波の三角
波波形のキャリア信号を出力する三角波発生器と，上記
第１の加算器の出力と，上記三角波発生器の出力とを加
算する１つの第２の加算器と，上記電圧波形制御装置の
それぞれの出力信号と，第２の加算器の出力信号とを比
較し，オンオフ信号を出力する比較器と，上記比較器の
出力を反転させる反転器とにより構成され，上記比較器
の出力と上記反転器の出力とを上記トランジスタスイッ
チのゲート信号とする制御装置であることを特徴とする
３相インバータ。1. An inverter having a DC power supply as an input power supply, a transformer at an output, and a three-phase bridge constituted by six transistor switches, and a control device for supplying a gate signal to the transistor switches. In the phase inverter, the control device detects the three-phase output voltages of the inverter section, and obtains a voltage that superimposes the detected voltage on the DC voltage, and outputs the respective output voltages of the voltage waveform control device. adding to, and one of the first adder to zero the sum of the addition the voltage, a triangular wave generator for outputting a carrier signal of a high frequency triangular wave waveform, the output of the first adder, the triangular wave generator a second adder output and one for adding the compares the respective output signals of the voltage waveform controller, and an output signal of the second adder, on-off signal And a control device that uses the output of the comparator and the output of the inverter as a gate signal of the transistor switch. Three-phase inverter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10012698A JP3210900B2 (en) | 1998-03-27 | 1998-03-27 | Three-phase inverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10012698A JP3210900B2 (en) | 1998-03-27 | 1998-03-27 | Three-phase inverter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11285261A JPH11285261A (en) | 1999-10-15 |
| JP3210900B2 true JP3210900B2 (en) | 2001-09-25 |
Family
ID=14265642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10012698A Expired - Fee Related JP3210900B2 (en) | 1998-03-27 | 1998-03-27 | Three-phase inverter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3210900B2 (en) |
-
1998
- 1998-03-27 JP JP10012698A patent/JP3210900B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11285261A (en) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070285044A1 (en) | Control apparatus, dual chip inverter and single chip inverter of AC motors | |
| JP3210900B2 (en) | Three-phase inverter | |
| JP3259308B2 (en) | Inverter device and uninterruptible power supply using the same | |
| JPS63190557A (en) | Power unit | |
| JP3050314B1 (en) | Power converter | |
| JP2504518B2 (en) | Control device for PWM inverter | |
| JP3183559B2 (en) | AC electronic load device | |
| JP3247252B2 (en) | Control device for power converter | |
| JP2783069B2 (en) | Power converter | |
| JP3211944B2 (en) | Inverter device | |
| JP3501548B2 (en) | Demagnetization prevention circuit of high frequency transformer | |
| JP2903444B2 (en) | PWM inverter device | |
| JPH0974763A (en) | Power source device | |
| JPH05928B2 (en) | ||
| JPH03117369A (en) | Voltage controller for inverter | |
| JP2006136107A (en) | Semiconductor power converter and its magnetic asymmetry control method | |
| JPH06284731A (en) | Control device of power conversion apparatus | |
| JPH1066344A (en) | Control circuit of power converter | |
| JP3051806B2 (en) | Grid-connected inverter controller | |
| WO2018220968A1 (en) | Control apparatus for ac motor | |
| JP3396126B2 (en) | Control device for power converter | |
| JPH10304683A (en) | Inverter device | |
| JP3166932B2 (en) | Control device for PWM type voltage source inverter | |
| JPH0739160A (en) | Controlling system for pwm converter | |
| JPH11187565A (en) | Leakage current preventing circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140713 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |