JP3208172B2 - ディジタル・アナログ変換回路及びディジタル入力信号を変換する方法 - Google Patents
ディジタル・アナログ変換回路及びディジタル入力信号を変換する方法Info
- Publication number
- JP3208172B2 JP3208172B2 JP11019592A JP11019592A JP3208172B2 JP 3208172 B2 JP3208172 B2 JP 3208172B2 JP 11019592 A JP11019592 A JP 11019592A JP 11019592 A JP11019592 A JP 11019592A JP 3208172 B2 JP3208172 B2 JP 3208172B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- digital
- correction
- analog output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
- H03M1/1047—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables using an auxiliary digital/analogue converter for adding the correction values to the analogue signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
- H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
- H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
- H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】この発明は電子回路、更に具体的
に云えば、ディジタル入力信号に応答して精密なアナロ
グ出力信号を発生する１６ビット誤り補正ディジタル・
アナログ変換器（ＤＡＣ）に関する。
に云えば、ディジタル入力信号に応答して精密なアナロ
グ出力信号を発生する１６ビット誤り補正ディジタル・
アナログ変換器（ＤＡＣ）に関する。
【０００２】
【従来の技術及び課題】コンパクト・ディスク・プレー
ヤ及びディスク・テープ又はカセット・レコーダの様な
高性能のディジタル・オーディオ装置では、ディジタル
・アナログ変換装置の全体としての動的な挙動が重要な
役割を果たす。これが、過剰標本化能力及びステレオ信
号処理の様な強い要求をディジタル・アナログ変換器
（ＤＡＣ）の設計に課すことになる。ＤＡＣの設計で低
い消費電力を実現する為には、ＣＭＯＳ技術が適してい
る。然し、従来のＣＭＯＳのＤＡＣは製造費が高い。
ヤ及びディスク・テープ又はカセット・レコーダの様な
高性能のディジタル・オーディオ装置では、ディジタル
・アナログ変換装置の全体としての動的な挙動が重要な
役割を果たす。これが、過剰標本化能力及びステレオ信
号処理の様な強い要求をディジタル・アナログ変換器
（ＤＡＣ）の設計に課すことになる。ＤＡＣの設計で低
い消費電力を実現する為には、ＣＭＯＳ技術が適してい
る。然し、従来のＣＭＯＳのＤＡＣは製造費が高い。
【０００３】ＩＥＥＥ Ｊ．ソリッド・ステーツ・サー
キッツ誌，ＳＣ−１６巻第６号，１９８１年１２月号所
載のＫ．マイオ他の論文「１４ビットの分解能を有する
非調整形Ｄ／Ａ変換器」には、高忠実度ディジタル・オ
ーディオ装置及び精密測定装置に使うことのできる、直
線性が１６ビットより大きい１４ビットＤＡＣが記載さ
れている。この論文に記載されるモノリシックＤＡＣ
は、「自己補償方式」と呼ばれる様なＤＡＣの直線性の
為の新しい補償方式を用いている。このマイオの論文の
ＤＡＣは、約１７ビットの直線性を持つ傾斜関数を基準
とする較正方式により、直線性の誤差を補償し、こうし
てアナログ部品の調整を避けている。マイオの論文のＤ
ＡＣは直線性誤差が±１／２ ＬＳＢであって、整定時
間が１−２μｓｅｃであるが、それでも２つの重要な制
約がある。第１に、較正用の傾斜関数を使うには、誘電
体吸収が非常に小さい積分キャパシタを必要とするが、
これはＭＳＢのトランジッション点で単調性の問題を招
く。第２に、マイオのＤＡＣは僅か５ ＭＳＢの誤差を
補正する為に、５個のＬＳＢと３個のサブＬＳＢを使っ
ている。
キッツ誌，ＳＣ−１６巻第６号，１９８１年１２月号所
載のＫ．マイオ他の論文「１４ビットの分解能を有する
非調整形Ｄ／Ａ変換器」には、高忠実度ディジタル・オ
ーディオ装置及び精密測定装置に使うことのできる、直
線性が１６ビットより大きい１４ビットＤＡＣが記載さ
れている。この論文に記載されるモノリシックＤＡＣ
は、「自己補償方式」と呼ばれる様なＤＡＣの直線性の
為の新しい補償方式を用いている。このマイオの論文の
ＤＡＣは、約１７ビットの直線性を持つ傾斜関数を基準
とする較正方式により、直線性の誤差を補償し、こうし
てアナログ部品の調整を避けている。マイオの論文のＤ
ＡＣは直線性誤差が±１／２ ＬＳＢであって、整定時
間が１−２μｓｅｃであるが、それでも２つの重要な制
約がある。第１に、較正用の傾斜関数を使うには、誘電
体吸収が非常に小さい積分キャパシタを必要とするが、
これはＭＳＢのトランジッション点で単調性の問題を招
く。第２に、マイオのＤＡＣは僅か５ ＭＳＢの誤差を
補正する為に、５個のＬＳＢと３個のサブＬＳＢを使っ
ている。
【０００４】この為、１６ビット・ディジタル・アナロ
グ変換にとって十分な精度が得られる様な、簡単で低コ
ストの消費電力の小さいディジタル・アナログ変換器に
対する要望がある。
グ変換にとって十分な精度が得られる様な、簡単で低コ
ストの消費電力の小さいディジタル・アナログ変換器に
対する要望がある。
【０００５】絶対的な利得を含めて、非常に直線性のよ
い出力特性にとって極く小さい回路ダイスの寸法を持つ
１６ビット・ディジタル・アナログ変換器に対する要望
がある。
い出力特性にとって極く小さい回路ダイスの寸法を持つ
１６ビット・ディジタル・アナログ変換器に対する要望
がある。
【０００６】更に、１６ビット方式で、全体的な動的な
性能、精度及び信頼性が得られる様な１６ビット・ディ
ジタル・アナログ変換器に対する要望がある。
性能、精度及び信頼性が得られる様な１６ビット・ディ
ジタル・アナログ変換器に対する要望がある。
【０００７】更に、最上位ビットのトランジッション点
で良好な単調性を持つと同時に、出力範囲全体に亘っ
て、最下位ビットの１／２の直線性の差分を持つ様な１
６ビット・ディジタル・アナログ変換器に対する要望が
ある。
で良好な単調性を持つと同時に、出力範囲全体に亘っ
て、最下位ビットの１／２の直線性の差分を持つ様な１
６ビット・ディジタル・アナログ変換器に対する要望が
ある。
【０００８】
【課題を解決する為の手段及び作用】この為、この発明
は上に述べた問題を解決し、従来の要望を満たす様な１
６ビットの誤り補正ディジタル・アナログ変換器（ＤＡ
Ｃ）を提供する。
は上に述べた問題を解決し、従来の要望を満たす様な１
６ビットの誤り補正ディジタル・アナログ変換器（ＤＡ
Ｃ）を提供する。
【０００９】この発明の一面では、ディジタル信号源か
ら複数個のディジタル入力信号を受取り、複数個のアナ
ログ出力信号を制御自在に発生して、該アナログ出力信
号をアナログ信号負荷に送る改良されたディジタル・ア
ナログ変換回路を提供する。ディジタル・アナログ変換
回路は、ディジタル入力源からのディジタル入力信号を
受取るディジタル回路を有する。変換回路がディジタル
回路に付設されていて、ディジタル入力信号に応答し
て、アナログ出力信号を発生する。アナログ出力回路が
変換回路に付設されていて、アナログ出力信号をアナロ
グ出力信号負荷に送る。改良されたディジタル・アナロ
グ変換回路は、アナログ出力回路に付設されていて、ア
ナログ出力信号を標本化する基準回路を含む。基準回路
は、複数個の基準信号を発生する基準信号源を有し、比
較器がアナログ出力信号の予定の面を基準信号と比較す
る。基準回路は、この比較に応答して、複数個の差信号
を発生する。補正回路が基準回路に付設されていて、差
信号を受取って、複数個の補正信号を発生する。
ら複数個のディジタル入力信号を受取り、複数個のアナ
ログ出力信号を制御自在に発生して、該アナログ出力信
号をアナログ信号負荷に送る改良されたディジタル・ア
ナログ変換回路を提供する。ディジタル・アナログ変換
回路は、ディジタル入力源からのディジタル入力信号を
受取るディジタル回路を有する。変換回路がディジタル
回路に付設されていて、ディジタル入力信号に応答し
て、アナログ出力信号を発生する。アナログ出力回路が
変換回路に付設されていて、アナログ出力信号をアナロ
グ出力信号負荷に送る。改良されたディジタル・アナロ
グ変換回路は、アナログ出力回路に付設されていて、ア
ナログ出力信号を標本化する基準回路を含む。基準回路
は、複数個の基準信号を発生する基準信号源を有し、比
較器がアナログ出力信号の予定の面を基準信号と比較す
る。基準回路は、この比較に応答して、複数個の差信号
を発生する。補正回路が基準回路に付設されていて、差
信号を受取って、複数個の補正信号を発生する。
【００１０】このディジタル・アナログ変換回路では、
変換回路が更にバーニヤ補正回路を有し、これは補正回
路からの補正信号を受取って、補正信号から、アナログ
出力信号を精密に制御する為の複数個の制御信号を発生
する様に付設されている。
変換回路が更にバーニヤ補正回路を有し、これは補正回
路からの補正信号を受取って、補正信号から、アナログ
出力信号を精密に制御する為の複数個の制御信号を発生
する様に付設されている。
【００１１】好ましい実施例では、変換回路が１６ビッ
トの上側ＤＡＣ、１０ビットの下側ＤＡＣ及び８ビット
のバーニヤＤＡＣを含む。傾斜関数発生器を使う代わり
に、誤差の検出及び補正は、ＤＡＣ出力を、合計１２８
個の、電圧レベルの間隔が等しいタップを有する非常に
正確な分圧器に対して比較することによって行なわれ
る。この分圧器は±０．０００２％の精度である。補正
回路内にあるディジタル制御器からの７ビットの２進信
号が復号器及びマルチプレクサに印加されて、所望の較
正電圧又は基準信号を選択する。比較器、順次近似レジ
スタ、ディジタル制御器、１２８×８のランダムアクセ
ス・メモリ、８ビット・バーニヤＤＡＣ、ディジタル補
間器、及びモード制御線によって作動される種々の選択
スイッチを使うことにより、誤差処理サージが達成され
る。この発明の改良されたディジタル・アナログ変換回
路の２つの動作モードは、通常のディジタル・アナログ
変換（ＮＤＡＣ）と較正ディジタル・アナログ変換（Ｃ
ＤＡＣ）である。
トの上側ＤＡＣ、１０ビットの下側ＤＡＣ及び８ビット
のバーニヤＤＡＣを含む。傾斜関数発生器を使う代わり
に、誤差の検出及び補正は、ＤＡＣ出力を、合計１２８
個の、電圧レベルの間隔が等しいタップを有する非常に
正確な分圧器に対して比較することによって行なわれ
る。この分圧器は±０．０００２％の精度である。補正
回路内にあるディジタル制御器からの７ビットの２進信
号が復号器及びマルチプレクサに印加されて、所望の較
正電圧又は基準信号を選択する。比較器、順次近似レジ
スタ、ディジタル制御器、１２８×８のランダムアクセ
ス・メモリ、８ビット・バーニヤＤＡＣ、ディジタル補
間器、及びモード制御線によって作動される種々の選択
スイッチを使うことにより、誤差処理サージが達成され
る。この発明の改良されたディジタル・アナログ変換回
路の２つの動作モードは、通常のディジタル・アナログ
変換（ＮＤＡＣ）と較正ディジタル・アナログ変換（Ｃ
ＤＡＣ）である。
【００１２】この発明の技術的な利点は、補正回路が変
換回路と合せて、アナログ出力信号の連続的な自己補正
を行なうことである。
換回路と合せて、アナログ出力信号の連続的な自己補正
を行なうことである。
【００１３】この発明の別の技術的な利点は、温度勾
配、信号の不安定性および回路の整定時間の影響を最小
限に抑えることである。
配、信号の不安定性および回路の整定時間の影響を最小
限に抑えることである。
【００１４】回路が簡単であることにより、回路を製造
する時のビット寸法が極く小さくなると共に、コストが
安くなって、消費電力が小さくなる。その結果として、
この発明の別の技術的な利点は、１６ビット・ディジタ
ル・アナログ変換の全体的な動的な性能が改良されるこ
とである。
する時のビット寸法が極く小さくなると共に、コストが
安くなって、消費電力が小さくなる。その結果として、
この発明の別の技術的な利点は、１６ビット・ディジタ
ル・アナログ変換の全体的な動的な性能が改良されるこ
とである。
【００１５】この発明並びにその使い方並びに利点は、
以下図面について図示の実施例を説明する所から、最も
よく理解されよう。
以下図面について図示の実施例を説明する所から、最も
よく理解されよう。
【００１６】
【実施例】この発明の好ましい実施例は図面を参照すれ
ば最もよく理解される。図面全体に亘り、種々の部品の
内、対応する部分及び同じ部分には同じ参照数字を用い
ている。
ば最もよく理解される。図面全体に亘り、種々の部品の
内、対応する部分及び同じ部分には同じ参照数字を用い
ている。
【００１７】図１は、この発明の１６ビット誤り補正デ
ィジタル・アナログ（ＤＡＣ）変換回路１０の簡略ブロ
ック図である。この図の左上隅で、ディジタル入力１２
が選択スイッチ１ １６の１６ビット線１４に接続され
る。選択スイッチ１ １６が線１８からの１６ビット入
力を受取ると共に、線２０から１ビット入力を受取り、
線２２に１６ビット出力を発生する。線２２から６ビッ
ト線２４がディジタル補間器２６に行き、１６ビット線
２８が、６ビットの上側ＤＡＣ ３２に信号を供給する
６ビット線３０に分割される。１０ビット線３４が１０
ビットの下側ＤＡＣ３６へ行く。バーニヤＤＡＣ ３８
が、８ビット入力４０に応答して６ビットの上側ＤＡＣ
３２及び１０ビットの下側ＤＡＣ ３６の動作を制御
する。６ビットの上側ＤＡＣ ３２、１０ビットの下側
ＤＡＣ ３６及びバーニヤＤＡＣ３８が、この発明の一
実施例の変換回路４２を構成する。変換回路４２から、
アナログ出力回路４４がアナログ出力信号を発生する。
アナログ出力回路４４からタップを取って、基準回路４
６が線４８を介してアナログ出力を標本化し、この入力
を比較器５０に送る。基準回路４６は基準信号源５２を
も有する。基準信号源５２は復号器及びアナログ・マル
チプレクサ５４で構成されており、これが分圧器５８か
ら１２８個の分圧タップ入力５６を受取る。基準信号源
５２から、線６０が入力を比較器５０に供給する。
ィジタル・アナログ（ＤＡＣ）変換回路１０の簡略ブロ
ック図である。この図の左上隅で、ディジタル入力１２
が選択スイッチ１ １６の１６ビット線１４に接続され
る。選択スイッチ１ １６が線１８からの１６ビット入
力を受取ると共に、線２０から１ビット入力を受取り、
線２２に１６ビット出力を発生する。線２２から６ビッ
ト線２４がディジタル補間器２６に行き、１６ビット線
２８が、６ビットの上側ＤＡＣ ３２に信号を供給する
６ビット線３０に分割される。１０ビット線３４が１０
ビットの下側ＤＡＣ３６へ行く。バーニヤＤＡＣ ３８
が、８ビット入力４０に応答して６ビットの上側ＤＡＣ
３２及び１０ビットの下側ＤＡＣ ３６の動作を制御
する。６ビットの上側ＤＡＣ ３２、１０ビットの下側
ＤＡＣ ３６及びバーニヤＤＡＣ３８が、この発明の一
実施例の変換回路４２を構成する。変換回路４２から、
アナログ出力回路４４がアナログ出力信号を発生する。
アナログ出力回路４４からタップを取って、基準回路４
６が線４８を介してアナログ出力を標本化し、この入力
を比較器５０に送る。基準回路４６は基準信号源５２を
も有する。基準信号源５２は復号器及びアナログ・マル
チプレクサ５４で構成されており、これが分圧器５８か
ら１２８個の分圧タップ入力５６を受取る。基準信号源
５２から、線６０が入力を比較器５０に供給する。
【００１８】比較器５０が差信号６１を誤差検出回路９
５に供給する。この回路は順次近似レジスタ（ＳＡＲ）
６２を有する。ＳＡＲ ６２が回路６４を介してディジ
タル制御器６６と連絡し、ディジタル補間器２６に対し
て８ビット出力６８を発生する。更に、ＳＡＲ ６２が
選択スイッチ２ ７２に対して８ビット入力７０を供給
する。選択スイッチ２ ７２は１ビット・モード制御入
力７４をも受取り、８ビット連絡通路７６を介して１２
８×８ ＲＡＭ ７８と連絡する。選択スイッチ２ ７
２の出力が、バーニヤＤＡＣ ３８に対する８ビット入
力４０である。
５に供給する。この回路は順次近似レジスタ（ＳＡＲ）
６２を有する。ＳＡＲ ６２が回路６４を介してディジ
タル制御器６６と連絡し、ディジタル補間器２６に対し
て８ビット出力６８を発生する。更に、ＳＡＲ ６２が
選択スイッチ２ ７２に対して８ビット入力７０を供給
する。選択スイッチ２ ７２は１ビット・モード制御入
力７４をも受取り、８ビット連絡通路７６を介して１２
８×８ ＲＡＭ ７８と連絡する。選択スイッチ２ ７
２の出力が、バーニヤＤＡＣ ３８に対する８ビット入
力４０である。
【００１９】１２８×８ ＲＡＭ ７８は、選択スイッ
チ２ ７２と連絡するだけでなく、選択スイッチ３ ８
２から７ビット入力８０をも受取り、ディジタル補間器
２６に対する８ビット出力８４を供給する。選択スイッ
チ３ ８２が７ビット入力８６、１ビット・モード制御
入力８８、及びディジタル制御器６６からの７ビット出
力９０を受取る。ディジタル補間器２６は選択スイッチ
１ １６からの６ビット出力２４、モード制御９４から
の１ビット・モード制御信号９２及びＲＡＭ７８からの
８ビット入力８４を受取る。
チ２ ７２と連絡するだけでなく、選択スイッチ３ ８
２から７ビット入力８０をも受取り、ディジタル補間器
２６に対する８ビット出力８４を供給する。選択スイッ
チ３ ８２が７ビット入力８６、１ビット・モード制御
入力８８、及びディジタル制御器６６からの７ビット出
力９０を受取る。ディジタル補間器２６は選択スイッチ
１ １６からの６ビット出力２４、モード制御９４から
の１ビット・モード制御信号９２及びＲＡＭ７８からの
８ビット入力８４を受取る。
【００２０】ディジタル制御器６６はモード制御入力９
４からのモード制御信号６７をも受取る。更に制御器６
６が、７ビット入力６９を介して、７ビット・ディジタ
ル出力６５を復号器及びアナログ・マルチプレクサ５４
に供給し、選択スイッチ３８２に７ビット入力８６を供
給し、選択スイッチ１ １６に対する１６ビット入力１
８として、９ビットの“０”状態入力８９と組合わされ
る７ビット入力８７を供給する。
４からのモード制御信号６７をも受取る。更に制御器６
６が、７ビット入力６９を介して、７ビット・ディジタ
ル出力６５を復号器及びアナログ・マルチプレクサ５４
に供給し、選択スイッチ３８２に７ビット入力８６を供
給し、選択スイッチ１ １６に対する１６ビット入力１
８として、９ビットの“０”状態入力８９と組合わされ
る７ビット入力８７を供給する。
【００２１】主ディジタル・アナログ変換回路４２は、
６ビットの上側ＤＡＣ ３２、１０ビットの下側ＤＡＣ
３６及び８ビットのバーニヤＤＡＣ ３８で構成され
る。傾斜関数発生器を使う代わりに、ディジタル・アナ
ログ変換回路１０は、比較器５０の差信号に応答する誤
差検出回路９５を有する。分圧器５８が非常に正確な出
力（±０．０００２％の精度を持つ）出力は、１２８個
の相等しい電圧レベル区間を置いてタップで取出して提
供する。ディジタル制御器６６からの７ビット信号６９
が復号器及びマルチプレクサ５４に印加されて、所望の
較正電圧を選択する。検出回路９５の誤差の処理及び記
憶作用が、比較器５０、ＳＡＲ ６２、ディジタル制御
器６６、１２８×８ ＲＡＭ ７８、８ビットバーニヤ
ＤＡＣ３８、ディジタル補間器２６、及び選択スイッチ
１ １６、選択スイッチ２ ７２及び選択スイッチ３
８２を使うことによって行なわれる。選択スイッチ１１
６、選択スイッチ２ ７２及び選択スイッチ３ ８２が
モード制御線９２によって制御される。２つの動作モー
ドは通常のＤＡＣ（ＮＤＡＣ）及び較正ＤＡＣ（ＣＤＡ
Ｃ）である。
６ビットの上側ＤＡＣ ３２、１０ビットの下側ＤＡＣ
３６及び８ビットのバーニヤＤＡＣ ３８で構成され
る。傾斜関数発生器を使う代わりに、ディジタル・アナ
ログ変換回路１０は、比較器５０の差信号に応答する誤
差検出回路９５を有する。分圧器５８が非常に正確な出
力（±０．０００２％の精度を持つ）出力は、１２８個
の相等しい電圧レベル区間を置いてタップで取出して提
供する。ディジタル制御器６６からの７ビット信号６９
が復号器及びマルチプレクサ５４に印加されて、所望の
較正電圧を選択する。検出回路９５の誤差の処理及び記
憶作用が、比較器５０、ＳＡＲ ６２、ディジタル制御
器６６、１２８×８ ＲＡＭ ７８、８ビットバーニヤ
ＤＡＣ３８、ディジタル補間器２６、及び選択スイッチ
１ １６、選択スイッチ２ ７２及び選択スイッチ３
８２を使うことによって行なわれる。選択スイッチ１１
６、選択スイッチ２ ７２及び選択スイッチ３ ８２が
モード制御線９２によって制御される。２つの動作モー
ドは通常のＤＡＣ（ＮＤＡＣ）及び較正ＤＡＣ（ＣＤＡ
Ｃ）である。
【００２２】ＣＤＡＣモードでは、比較器５０が異なる
信号を検出すると、誤差検出回路９５が、アナログ出力
回路４４及び基準信号源５２からの信号の間の差を補償
する補正信号を発生する。ディジタル制御器６６がＳＡ
Ｒ ６２を介して比較器５０からの差信号を受取り、変
換回路４２からの８個の最上位ビットを表わす８ビット
並列信号６８をディジタル補間器２６に対して出力する
時、検出及び補償順序の最初の工程が行なわれる。この
８ビット信号が選択スイッチ１ １６を介して変換回路
４２に供給される。これによって８個の最下位ビットが
０になり、８ビット並列信号が選択スイッチ３ ８２を
介して１２８×８ ＲＡＭ ７８にそのアドレス信号と
して送られる。線６５からの７ビット信号も線６９を介
して復号器及びアナログ・マルチプレクサ５４に直接的
に供給され、１２８個の電圧レベルの内の１番目が比較
器５０に印加する為に選ばれる。好ましい実施例では、
１６ビット変換回路１０は、１０最下位ビット・セグメ
ントだけに亘って、２０ビットの差分及び積分の直線性
を保つことができる。こう云うセグメントが６４個あ
る。
信号を検出すると、誤差検出回路９５が、アナログ出力
回路４４及び基準信号源５２からの信号の間の差を補償
する補正信号を発生する。ディジタル制御器６６がＳＡ
Ｒ ６２を介して比較器５０からの差信号を受取り、変
換回路４２からの８個の最上位ビットを表わす８ビット
並列信号６８をディジタル補間器２６に対して出力する
時、検出及び補償順序の最初の工程が行なわれる。この
８ビット信号が選択スイッチ１ １６を介して変換回路
４２に供給される。これによって８個の最下位ビットが
０になり、８ビット並列信号が選択スイッチ３ ８２を
介して１２８×８ ＲＡＭ ７８にそのアドレス信号と
して送られる。線６５からの７ビット信号も線６９を介
して復号器及びアナログ・マルチプレクサ５４に直接的
に供給され、１２８個の電圧レベルの内の１番目が比較
器５０に印加する為に選ばれる。好ましい実施例では、
１６ビット変換回路１０は、１０最下位ビット・セグメ
ントだけに亘って、２０ビットの差分及び積分の直線性
を保つことができる。こう云うセグメントが６４個あ
る。
【００２３】較正は各セグメント内の２点で行なわれ
る。較正は、セグメントの１／４上の所及び３／４上の
所で行なわれる。従って、最初の又は１番低いセグメン
トに対する第１及び第２の較正点は次の所にある。
る。較正は、セグメントの１／４上の所及び３／４上の
所で行なわれる。従って、最初の又は１番低いセグメン
トに対する第１及び第２の較正点は次の所にある。
【００２４】
【数１】０００００００１００００００００ （０１
００−ｈｅｘ） （１）
００−ｈｅｘ） （１）
【数２】００００００１１００００００００ （０３
００−ｈｅｘ） （２） 比較器５０に対する他方の入力が変換回路４０からアナ
ログ出力回路４４を介して供給される。この為、ＳＡＲ
６２は、比較器５０により、誤差補正信号を発生する
様に指示され、この信号か選択スイッチ２ ７２を介し
て８ビット・バーニヤＤＡＣ ３８に印加される。
００−ｈｅｘ） （２） 比較器５０に対する他方の入力が変換回路４０からアナ
ログ出力回路４４を介して供給される。この為、ＳＡＲ
６２は、比較器５０により、誤差補正信号を発生する
様に指示され、この信号か選択スイッチ２ ７２を介し
て８ビット・バーニヤＤＡＣ ３８に印加される。
【００２５】図２は変換回路４２からの６４個のセグメ
ントの分解図である。縦軸は分圧器５８の１２８個のタ
ップからの出力電圧レベルである。横軸は各々の電圧タ
ップに関連する特定のセグメント、並びに１６進法で表
わしたコード及びディジタル制御器６６からの入力信号
レベルを示す。図２は、基準信号源５２に於ける誤差補
正信号の発生の様子を示す。１０ビットの下側ＤＡＣ
３６からの利得は、変換回路４２の全体的な利得より若
干下に定められる。これによって、変換回路４２が補正
なしの時に単調であることが保証されるが、適切な補正
だけが必要になる。更にこれによって、適切な補正がバ
ーニヤＤＡＣ ３８のみを介して印加されることが保証
される。ＳＡＲ ６２の変換時間が完了すると、「誤差
補正信号」が最初のワードとして保持される。ＳＡＲ
６２の変換時間の終りに、ディジタル制御器６６が、比
較器５０に印加される２番目の電圧レベルに対する７ビ
ットのコードを送る。そうなった時、上に述べた順序が
繰返され、「誤差補正」が２番目のワードとして保持さ
れる。
ントの分解図である。縦軸は分圧器５８の１２８個のタ
ップからの出力電圧レベルである。横軸は各々の電圧タ
ップに関連する特定のセグメント、並びに１６進法で表
わしたコード及びディジタル制御器６６からの入力信号
レベルを示す。図２は、基準信号源５２に於ける誤差補
正信号の発生の様子を示す。１０ビットの下側ＤＡＣ
３６からの利得は、変換回路４２の全体的な利得より若
干下に定められる。これによって、変換回路４２が補正
なしの時に単調であることが保証されるが、適切な補正
だけが必要になる。更にこれによって、適切な補正がバ
ーニヤＤＡＣ ３８のみを介して印加されることが保証
される。ＳＡＲ ６２の変換時間が完了すると、「誤差
補正信号」が最初のワードとして保持される。ＳＡＲ
６２の変換時間の終りに、ディジタル制御器６６が、比
較器５０に印加される２番目の電圧レベルに対する７ビ
ットのコードを送る。そうなった時、上に述べた順序が
繰返され、「誤差補正」が２番目のワードとして保持さ
れる。
【００２６】こう云う２つの誤差係数を使って、ディジ
タル補間器２６は、ＮＤＡＣ動作モードの間に使うべき
このセグメントの補正係数として、勾配及びオフセット
係数を決定する。この目的の為、勾配及び切片ワードが
１２８×８ ＲＡＭ ７８に記憶される。同様に、６４
個のセグメント全部のディジタル・アナログ変換精度が
検査され、各セグメントに対する誤差補正の勾配及び切
片係数が１２８×８ＲＡＭ ７８に記憶される。
タル補間器２６は、ＮＤＡＣ動作モードの間に使うべき
このセグメントの補正係数として、勾配及びオフセット
係数を決定する。この目的の為、勾配及び切片ワードが
１２８×８ ＲＡＭ ７８に記憶される。同様に、６４
個のセグメント全部のディジタル・アナログ変換精度が
検査され、各セグメントに対する誤差補正の勾配及び切
片係数が１２８×８ＲＡＭ ７８に記憶される。
【００２７】ＮＤＡＣモードでは、ディジタル入力によ
ってアドレスした情報を使って、バーニヤＤＡＣ ３８
を使うことにより、変換回路４２の非直線性を補償す
る。バーニヤＤＡＣ ３８が、選択スイッチ２ ７２か
ら線４０を介して８ビット信号を受取る。これは、最下
位ビットの１／４の分解能を持つ誤差を補償する為に
は、誤差補正の追加の２ビットが加えられるからであ
る。この方式では、８ビット誤差信号が１６ビット・デ
ィジタル入力の６個の最下位ビットと加算され、１６ビ
ット信号に比べて最下位ビットの１／２及び１／４の分
解能の為に２ビットが残っている。
ってアドレスした情報を使って、バーニヤＤＡＣ ３８
を使うことにより、変換回路４２の非直線性を補償す
る。バーニヤＤＡＣ ３８が、選択スイッチ２ ７２か
ら線４０を介して８ビット信号を受取る。これは、最下
位ビットの１／４の分解能を持つ誤差を補償する為に
は、誤差補正の追加の２ビットが加えられるからであ
る。この方式では、８ビット誤差信号が１６ビット・デ
ィジタル入力の６個の最下位ビットと加算され、１６ビ
ット信号に比べて最下位ビットの１／２及び１／４の分
解能の為に２ビットが残っている。
【００２８】図２に示すｉ番目のセグメントに対する補
正係数の勾配は次の様になる。
正係数の勾配は次の様になる。
【数３】 Ｍi＝（２7／２16）・〔Ｌ(2i+1)−Ｌ2i〕 （３） オフセット補正係数は次の様になる。
【数４】 ＯＳi＝〔Ｌ2i・（ｉ＋３／４）〕−〔Ｌ(2i+1)・（ｉ＋１／４）〕（４） 入力コードＸに対する補正済みの入力コードＣIN（ｉ，
Ｘ）は最初に次の式
Ｘ）は最初に次の式
【数５】 ｉ＝Ｘ／６４（切捨） （５） によって定められたｉ番目のセグメントにあると決定さ
れ、
れ、
【数６】 ＣIN（ｉ，Ｘ）＝Ｍi・Ｘ＋ＯＳi （６） に等しくなり、バーニヤＤＡＣ ３８に対する補正コー
ドＣOR（ｉ，Ｘ）は次の様になる。
ドＣOR（ｉ，Ｘ）は次の様になる。
【数７】 ＣOR（ｉ，Ｘ）＝ＣIN（ｉ，Ｘ）−Ｘ （７） ＮＤＡＣモードが変換回路４２の較正の後に再び設定さ
れた時、モード制御入力９４が選択スイッチ １６、選
択スイッチ２ ７２及び選択スイッチ３ ８２をＮＤＡ
Ｃ位置に置くことにより通常の動作が開始される。その
点で、１６ビットディジタル入力１２が選択スイッチ１
１６を介して変換回路４２に印加される。同時に、選
択スイッチ２ ７２から線４０を介してくる８ビットの
「誤差補正信号」がバーニヤＤＡＣ ３８に印加され
る。この信号はディジタル補間器２６に発する。「誤差
補正信号」が到来するディジタル・コードと強制的に同
期させられる。これは、到来するディジタル・コードの
６つの最上位ビットを使って、ディジタル補間器２６及
び選択スイッチ３ ８２を介して、１２８×８ ＲＡＭ
７８をアドレスするからである。
れた時、モード制御入力９４が選択スイッチ １６、選
択スイッチ２ ７２及び選択スイッチ３ ８２をＮＤＡ
Ｃ位置に置くことにより通常の動作が開始される。その
点で、１６ビットディジタル入力１２が選択スイッチ１
１６を介して変換回路４２に印加される。同時に、選
択スイッチ２ ７２から線４０を介してくる８ビットの
「誤差補正信号」がバーニヤＤＡＣ ３８に印加され
る。この信号はディジタル補間器２６に発する。「誤差
補正信号」が到来するディジタル・コードと強制的に同
期させられる。これは、到来するディジタル・コードの
６つの最上位ビットを使って、ディジタル補間器２６及
び選択スイッチ３ ８２を介して、１２８×８ ＲＡＭ
７８をアドレスするからである。
【００２９】この動作の補償期間は所望の精度と、１６
ビット変換回路１０の温度係数とに関係する。較正動作
は、１２８×８ ＲＡＭ ７８に新しい補償データを書
込んで、必要に応じて行なうことができる。従って、装
置の判断により、非常によい精度を常に保つことができ
る。
ビット変換回路１０の温度係数とに関係する。較正動作
は、１２８×８ ＲＡＭ ７８に新しい補償データを書
込んで、必要に応じて行なうことができる。従って、装
置の判断により、非常によい精度を常に保つことができ
る。
【００３０】変換回路４２は１６ビットの分解能を持つ
様に設計されているが、フロントエンドのプロセス変動
の為、約１０ビットの非調整の直線性を持つだけであ
る。この為、直線性誤差の大部分は、主に６つの最上位
ビットで起こり、６４の最下位ビットの限界内にある。
最下位ビットの１／４の分解能を持つ誤差を補償するに
は、１２８×８ ＲＡＭ ７８からの８ビット誤差の加
算が必要である。最下位ビットの１／２の１６ビットの
分解能では、おそらく５１２ビツトのＲＡＭで満足に働
くと考えられる。
様に設計されているが、フロントエンドのプロセス変動
の為、約１０ビットの非調整の直線性を持つだけであ
る。この為、直線性誤差の大部分は、主に６つの最上位
ビットで起こり、６４の最下位ビットの限界内にある。
最下位ビットの１／４の分解能を持つ誤差を補償するに
は、１２８×８ ＲＡＭ ７８からの８ビット誤差の加
算が必要である。最下位ビットの１／２の１６ビットの
分解能では、おそらく５１２ビツトのＲＡＭで満足に働
くと考えられる。
【００３１】バーニヤＤＡＣ ３８に関連する変換回路
４２の詳しい回路図が図３に示されている。即ち、変換
回路４２は１２段のＲ×２Ｒ梯形回路１０２で構成され
る。梯形回路１０２が温度及びＩＲの対称性の為、スイ
ッチの補数側に鏡像１０４を有する。梯形回路１０２
は、重みの等しい１０個の電流スイッチ１０６が上側の
１０個の抵抗段に働き、重みの等しい８個の電流１０８
が８ビット・バーニヤＤＡＣスイッチ１１０から１２段
抵抗回路１０２の下側の８段に加算され、重みの等しい
６３個の電流スイッチが、６ビットの上側ＤＡＣスイッ
チ１１２で抵抗回路の出力モードに加算することによっ
て駆動される。全ての電流スイッチは同一の電流レベル
で動作する。
４２の詳しい回路図が図３に示されている。即ち、変換
回路４２は１２段のＲ×２Ｒ梯形回路１０２で構成され
る。梯形回路１０２が温度及びＩＲの対称性の為、スイ
ッチの補数側に鏡像１０４を有する。梯形回路１０２
は、重みの等しい１０個の電流スイッチ１０６が上側の
１０個の抵抗段に働き、重みの等しい８個の電流１０８
が８ビット・バーニヤＤＡＣスイッチ１１０から１２段
抵抗回路１０２の下側の８段に加算され、重みの等しい
６３個の電流スイッチが、６ビットの上側ＤＡＣスイッ
チ１１２で抵抗回路の出力モードに加算することによっ
て駆動される。全ての電流スイッチは同一の電流レベル
で動作する。
【００３２】６ビットの上側ＤＡＣスイッチ１１２、１
０ビットの下側ＤＡＣスイッチ１０６及び８ビットのバ
ーニヤＤＡＣスイッチ１１０に対し、スイッチはバイポ
ーラ−ＣＭＯＳ差動電流対である。６ビットの上側ＤＡ
Ｃスイッチ１１２にあるトランジスタＡ６３ １１４の
様なダーリントン・トランジスタが、釣合い制御用のサ
ーメット・エミッタ縮退抵抗、例えばＲ６３ １１４に
結合することによって発生される。電流が差動形式のＣ
ＭＯＳトランジスタ対Ｄ６３ １１６によって切換えら
れるが、この対は制御ゲート電流損失がない。
０ビットの下側ＤＡＣスイッチ１０６及び８ビットのバ
ーニヤＤＡＣスイッチ１１０に対し、スイッチはバイポ
ーラ−ＣＭＯＳ差動電流対である。６ビットの上側ＤＡ
Ｃスイッチ１１２にあるトランジスタＡ６３ １１４の
様なダーリントン・トランジスタが、釣合い制御用のサ
ーメット・エミッタ縮退抵抗、例えばＲ６３ １１４に
結合することによって発生される。電流が差動形式のＣ
ＭＯＳトランジスタ対Ｄ６３ １１６によって切換えら
れるが、この対は制御ゲート電流損失がない。
【００３３】８ビットのバーニヤＤＡＣスイッチ１１０
か１０２に示した対応する抵抗回路のビット節に電流を
供給することにより、２番目のＤＡＣ抵抗回路による非
一様性が除かれる。６ビットの上側ＤＡＣスイッチ１１
２に対する６３個の最上位ビット電流源は、最上位ビッ
トの単調性を保証し、こう云う源が６ビットのデータ・
ラッチ１２０に対する６ビット２進入力によって駆動さ
れる。
か１０２に示した対応する抵抗回路のビット節に電流を
供給することにより、２番目のＤＡＣ抵抗回路による非
一様性が除かれる。６ビットの上側ＤＡＣスイッチ１１
２に対する６３個の最上位ビット電流源は、最上位ビッ
トの単調性を保証し、こう云う源が６ビットのデータ・
ラッチ１２０に対する６ビット２進入力によって駆動さ
れる。
【００３４】基準信号源５２がダイオード補償ツェナー
電圧基準を含み、これが精密な４．５ボルト電源とな
り、これは電源電圧、周囲温度及び出力負荷の変化に事
実上無関係である。初期のオフセット誤差を調整して除
く手段が設けられている。
電圧基準を含み、これが精密な４．５ボルト電源とな
り、これは電源電圧、周囲温度及び出力負荷の変化に事
実上無関係である。初期のオフセット誤差を調整して除
く手段が設けられている。
【００３５】比較器５０は２０ビットＤＡＣ動作では、
少なくとも１２０ ｄＢのダイナミック・レンジに亘っ
て動作することができなければならない。１６ビットＤ
ＡＣのアナログ出力の最大電圧レベルが４．５ボルトと
仮定すると、量子化分解能レベルは約＋１７．２マイク
ロボルトである。直流から１６ｋＨｚまでの帯域幅で
は、利得は、帯域全体の実効的な１８ビットの絶対的な
精度を保つ為に、±０．００００３３ｄＢまで平坦であ
る必要がある。これは２０Ｈｚより低い周波数では、厳
しい温度問題になる。１６ｋＨｚ信号のナイキストの標
本化では、増幅器は全ての利得モードで、３ＭＨｚ、−
３ｄＢの帯域幅よりもよい帯域幅を持たなければならな
い。即ち、最悪の場合、利得帯域幅の積は２２ＭＨｚで
なければならない。
少なくとも１２０ ｄＢのダイナミック・レンジに亘っ
て動作することができなければならない。１６ビットＤ
ＡＣのアナログ出力の最大電圧レベルが４．５ボルトと
仮定すると、量子化分解能レベルは約＋１７．２マイク
ロボルトである。直流から１６ｋＨｚまでの帯域幅で
は、利得は、帯域全体の実効的な１８ビットの絶対的な
精度を保つ為に、±０．００００３３ｄＢまで平坦であ
る必要がある。これは２０Ｈｚより低い周波数では、厳
しい温度問題になる。１６ｋＨｚ信号のナイキストの標
本化では、増幅器は全ての利得モードで、３ＭＨｚ、−
３ｄＢの帯域幅よりもよい帯域幅を持たなければならな
い。即ち、最悪の場合、利得帯域幅の積は２２ＭＨｚで
なければならない。
【００３６】基準回路４６は、入力過駆動期間の間、半
導体段が飽和しない様にする為、５ボルトのリミッタを
も含む。この条件は、５．５ボルトのクランプ・レベル
になる様に閾値調節をした埋込みツェナー・ダイオード
を使うことによって満たされる。
導体段が飽和しない様にする為、５ボルトのリミッタを
も含む。この条件は、５．５ボルトのクランプ・レベル
になる様に閾値調節をした埋込みツェナー・ダイオード
を使うことによって満たされる。
【００３７】アナログ信号通路に使われるＣＭＯＳ伝送
回路は、背中合せにしたＰＭＯＳ及びＮＭＯＳ装置であ
り、「オン」抵抗値は温度範囲に亘って１８０Ω未満で
ある。こう云うスイッチは、正しく設計すれば、自動的
にグリッチを除くが、しかも良好な低い「オン」抵抗値
を持つ。スイッチが１８ビットの分解能まで、信号を汚
染しない様にする為、１８０のＲ（オン）では、利得設
定用のフィードバック抵抗は９４ＭΩ未満でなければな
らない。この抵抗値は非実用的であり、従って３つのモ
ードに於ける絶対的な利得の精度は折合いにしなければ
ならない。
回路は、背中合せにしたＰＭＯＳ及びＮＭＯＳ装置であ
り、「オン」抵抗値は温度範囲に亘って１８０Ω未満で
ある。こう云うスイッチは、正しく設計すれば、自動的
にグリッチを除くが、しかも良好な低い「オン」抵抗値
を持つ。スイッチが１８ビットの分解能まで、信号を汚
染しない様にする為、１８０のＲ（オン）では、利得設
定用のフィードバック抵抗は９４ＭΩ未満でなければな
らない。この抵抗値は非実用的であり、従って３つのモ
ードに於ける絶対的な利得の精度は折合いにしなければ
ならない。
【００３８】この発明並びにその利点を詳しく説明した
が、特許請求の範囲によって定めたこの発明の範囲内
で、種々の変更、置換及び変形を施こすことができる。
が、特許請求の範囲によって定めたこの発明の範囲内
で、種々の変更、置換及び変形を施こすことができる。
【００３９】以上の説明に関連して、この発明は更に下
記の実施態様を有する。 （１） ディジタル信号源から複数個のディジタル入力
信号を受取って、複数個のアナログ出力信号を制御自在
に発生して該アナログ出力信号をアナログ信号負荷に送
るディジタル・アナログ変換回路に於て、ディジタル入
力信号源からディジタル入力信号を受取るディジタル回
路と、該ディジタル回路に付設されていて、該ディジタ
ル入力信号に応答してアナログ出力信号を発生する変換
回路と、該変換回路に付設されていて、前記アナログ出
力信号をアナログ出力信号負荷に送るアナログ出力回路
と、該アナログ出力回路に付設されていて、前記アナロ
グ出力信号を標本化する基準回路とを有し、該基準回路
は、複数個の基準信号を発生する基準信号源及び比較器
を有し、該比較器は前記アナログ出力信号の予定の一面
を前記基準信号と比較して複数個の差信号を発生する様
に付設されており、更に、前記基準回路に付設されてい
て、前記差信号を受取って複数個の補正信号を発生する
補正回路を有し、前記変換回路が、前記補正回路から補
正信号を受取って、それから変換回路からのアナログ出
力信号を精密に制御する為の複数個の制御信号を発生す
る様になっているバーニヤ変換回路を有するディジタル
・アナログ変換回路。
記の実施態様を有する。 （１） ディジタル信号源から複数個のディジタル入力
信号を受取って、複数個のアナログ出力信号を制御自在
に発生して該アナログ出力信号をアナログ信号負荷に送
るディジタル・アナログ変換回路に於て、ディジタル入
力信号源からディジタル入力信号を受取るディジタル回
路と、該ディジタル回路に付設されていて、該ディジタ
ル入力信号に応答してアナログ出力信号を発生する変換
回路と、該変換回路に付設されていて、前記アナログ出
力信号をアナログ出力信号負荷に送るアナログ出力回路
と、該アナログ出力回路に付設されていて、前記アナロ
グ出力信号を標本化する基準回路とを有し、該基準回路
は、複数個の基準信号を発生する基準信号源及び比較器
を有し、該比較器は前記アナログ出力信号の予定の一面
を前記基準信号と比較して複数個の差信号を発生する様
に付設されており、更に、前記基準回路に付設されてい
て、前記差信号を受取って複数個の補正信号を発生する
補正回路を有し、前記変換回路が、前記補正回路から補
正信号を受取って、それから変換回路からのアナログ出
力信号を精密に制御する為の複数個の制御信号を発生す
る様になっているバーニヤ変換回路を有するディジタル
・アナログ変換回路。
【００４０】（２） （１）項に記載した変換回路に於
て、基準回路が精密基準電圧を発生する分圧器と、該分
圧器から基準電圧を受取る様に付設された復号器及びア
ナログ・マルチプレクサとを有し、該復号器及びアナロ
グ・マルチプレクサは前記比較器に付設されていて、該
比較器がアナログ出力信号を基準信号と比較することが
できる様にする変換回路。
て、基準回路が精密基準電圧を発生する分圧器と、該分
圧器から基準電圧を受取る様に付設された復号器及びア
ナログ・マルチプレクサとを有し、該復号器及びアナロ
グ・マルチプレクサは前記比較器に付設されていて、該
比較器がアナログ出力信号を基準信号と比較することが
できる様にする変換回路。
【００４１】（３） （１）項に記載した変換回路に於
て、補正回路が、比較器からの差信号を受取る逐次近似
レジスタと、バーニヤ変換回路に補正信号を供給するデ
ィジタル補間器とを有する変換回路。
て、補正回路が、比較器からの差信号を受取る逐次近似
レジスタと、バーニヤ変換回路に補正信号を供給するデ
ィジタル補間器とを有する変換回路。
【００４２】（４） （１）項に記載した変換回路に於
て、変換回路が６ビットの上側ディジタル・アナログ変
換器及び１０ビットの下側ディジタル・アナログ変換器
を有し、バーニヤ変換回路が６ビット変換器及び１０ビ
ット変換器に付設されて、変換回路からのアナログ出力
信号を精密に制御する様になっている変換回路。
て、変換回路が６ビットの上側ディジタル・アナログ変
換器及び１０ビットの下側ディジタル・アナログ変換器
を有し、バーニヤ変換回路が６ビット変換器及び１０ビ
ット変換器に付設されて、変換回路からのアナログ出力
信号を精密に制御する様になっている変換回路。
【００４３】（５） （１）項に記載した変換回路に於
て、比較器が演算増幅器を有し、該演算増幅器はアナロ
グ出力信号及び基準信号を受取って、アナログ出力信号
を基準信号と比較して、差信号を発生すると共に、該信
号を補正回路に送る様になっている変換回路。
て、比較器が演算増幅器を有し、該演算増幅器はアナロ
グ出力信号及び基準信号を受取って、アナログ出力信号
を基準信号と比較して、差信号を発生すると共に、該信
号を補正回路に送る様になっている変換回路。
【００４４】（６） （５）項に記載した変換回路に於
て、演算増幅器がアナログ出力信号を連続的に受取る変
換回路。
て、演算増幅器がアナログ出力信号を連続的に受取る変
換回路。
【００４５】（７） （３）項に記載した変換回路に於
て、変換回路の動作モードを選択的に制御するモード制
御回路を有し、該モード制御回路は、バーニヤＤＡＣ、
ディジタル回路及びディジタル補間器に付設された複数
個の選択スイッチを持っていて、通常のディジタル・ア
ナログ変換モードと較正用のディジタル・アナログ変換
モードとの間で選択ができる様にしている変換回路。
て、変換回路の動作モードを選択的に制御するモード制
御回路を有し、該モード制御回路は、バーニヤＤＡＣ、
ディジタル回路及びディジタル補間器に付設された複数
個の選択スイッチを持っていて、通常のディジタル・ア
ナログ変換モードと較正用のディジタル・アナログ変換
モードとの間で選択ができる様にしている変換回路。
【００４６】（８） （３）項に記載した変換回路に於
て、アナログ出力信号を精密に制御する為に、ディジタ
ル補間器及びバーニヤ変換回路を制御する複数個の制御
信号を記憶するランダムアクセス・メモリを有する変換
回路。
て、アナログ出力信号を精密に制御する為に、ディジタ
ル補間器及びバーニヤ変換回路を制御する複数個の制御
信号を記憶するランダムアクセス・メモリを有する変換
回路。
【００４７】（９） ディジタル信号源からのディジタ
ル入力信号を変換し、複数個のアナログ出力信号を制御
自在に発生して、該アナログ出力信号をアナログ信号負
荷に送る方法に於て、前記ディジタル入力信号源からデ
ィジタル入力信号を受取り、ディジタル回路からディジ
タル入力信号を受取って、ディジタル入力信号に応答し
てアナログ出力信号を発生し、該アナログ出力信号をア
ナログ出力信号負荷に送り、アナログ出力信号を標本化
して複数個の基準信号を発生し、該アナログ出力信号を
基準信号と比較して、それから複数個の差信号を発生
し、補正回路で前記差信号を受取って、前記差信号に応
答して複数個の補正信号を発生し、前記補正回路からの
補正信号を受取って、それから、アナログ出力信号を精
密に制御する為の複数個の制御信号を発生する工程を含
む方法。
ル入力信号を変換し、複数個のアナログ出力信号を制御
自在に発生して、該アナログ出力信号をアナログ信号負
荷に送る方法に於て、前記ディジタル入力信号源からデ
ィジタル入力信号を受取り、ディジタル回路からディジ
タル入力信号を受取って、ディジタル入力信号に応答し
てアナログ出力信号を発生し、該アナログ出力信号をア
ナログ出力信号負荷に送り、アナログ出力信号を標本化
して複数個の基準信号を発生し、該アナログ出力信号を
基準信号と比較して、それから複数個の差信号を発生
し、補正回路で前記差信号を受取って、前記差信号に応
答して複数個の補正信号を発生し、前記補正回路からの
補正信号を受取って、それから、アナログ出力信号を精
密に制御する為の複数個の制御信号を発生する工程を含
む方法。
【００４８】（１０） （９）項に記載した方法に於
て、分圧器を使って、ディジタル入力信号に応答して精
密に分圧した電圧を発生し、該精密に分圧した電圧入力
信号を復号器及びアナログ・マルチプレクサで受取っ
て、該マルチプレクサから基準信号を発生する工程を含
む方法。
て、分圧器を使って、ディジタル入力信号に応答して精
密に分圧した電圧を発生し、該精密に分圧した電圧入力
信号を復号器及びアナログ・マルチプレクサで受取っ
て、該マルチプレクサから基準信号を発生する工程を含
む方法。
【００４９】（１１） （９）項に記載した方法に於
て、差信号を直列調節レジスタで受取って、該信号をデ
ィジタル補間回路に送り、該ディジタル補間回路から複
数個の補正信号を発生し、該補正信号をバーニヤ変換回
路に送る工程を含む方法。
て、差信号を直列調節レジスタで受取って、該信号をデ
ィジタル補間回路に送り、該ディジタル補間回路から複
数個の補正信号を発生し、該補正信号をバーニヤ変換回
路に送る工程を含む方法。
【００５０】（１２） ディジタル入力を受取る回路
と、該ディジタル入力をアナログ出力に変換する回路
と、前記アナログ出力を標本化して、該アナログ出力
を、所望のアナログ出力を構成する予定の基準信号と比
較する回路と、所望のアナログ出力レベルをアナログ出
力レベルトと比較することに応答して差信号を発生する
様に付設された比較回路と、該比較回路に付設されてい
て、補正信号を発生する回路とを有し、該補正回路は変
換回路にも付設されていて、補正信号を変換回路に送っ
てアナログ出力を前記所望のアナログ出力信号に補正す
る１６ビット・ディジタル・アナログ変換器。
と、該ディジタル入力をアナログ出力に変換する回路
と、前記アナログ出力を標本化して、該アナログ出力
を、所望のアナログ出力を構成する予定の基準信号と比
較する回路と、所望のアナログ出力レベルをアナログ出
力レベルトと比較することに応答して差信号を発生する
様に付設された比較回路と、該比較回路に付設されてい
て、補正信号を発生する回路とを有し、該補正回路は変
換回路にも付設されていて、補正信号を変換回路に送っ
てアナログ出力を前記所望のアナログ出力信号に補正す
る１６ビット・ディジタル・アナログ変換器。
【００５１】（１３） （１２）項に記載した変換器に
於て、補正回路が変換回路からのアナログ出力を精密に
制御するバーニヤ出力回路を有する変換器。
於て、補正回路が変換回路からのアナログ出力を精密に
制御するバーニヤ出力回路を有する変換器。
【００５２】（１４） （１２）項に記載した変換器に
於て、所望のアナログ出力回路が予定の電圧出力を発生
する分圧器と該分圧器から複数個の電圧入力信号を受取
る様に付設されると共に、前記関知回路に付設されて所
望のアナログ出力電圧信号を発生する復号及びアナログ
・マルチプレクサとを有する変換器。
於て、所望のアナログ出力回路が予定の電圧出力を発生
する分圧器と該分圧器から複数個の電圧入力信号を受取
る様に付設されると共に、前記関知回路に付設されて所
望のアナログ出力電圧信号を発生する復号及びアナログ
・マルチプレクサとを有する変換器。
【００５３】（１５） （１２）項に記載した変換器に
於て、接続回路が前記差信号に応答する逐次近似レジス
タと、バーニヤ・アナログ出力回路に補正信号を供給す
るディジタル補間回路とを有する変換器。
於て、接続回路が前記差信号に応答する逐次近似レジス
タと、バーニヤ・アナログ出力回路に補正信号を供給す
るディジタル補間回路とを有する変換器。
【００５４】（１６） （１２）項に記載した変換器に
於て、アナログ出力回路が１０ビットの下側ディジタル
・アナログ変換器と関連を持つ６ビットの上側ディジタ
ル・アナログ変換器で構成され、バーニヤ・ディジタル
・アナログ変換器が１０ビットの下側ディジタル・アナ
ログ変換器に付設されて、１０ビットの下側ディジタル
・アナログ変換器からのアナログ出力電圧を精密に調節
し、こうして前記変換回路から正確なアナログ出力を発
生する変換器。
於て、アナログ出力回路が１０ビットの下側ディジタル
・アナログ変換器と関連を持つ６ビットの上側ディジタ
ル・アナログ変換器で構成され、バーニヤ・ディジタル
・アナログ変換器が１０ビットの下側ディジタル・アナ
ログ変換器に付設されて、１０ビットの下側ディジタル
・アナログ変換器からのアナログ出力電圧を精密に調節
し、こうして前記変換回路から正確なアナログ出力を発
生する変換器。
【００５５】（１７） （１２）項に記載した変換器に
於て、比較回路が演算増幅器で構成され、該演算増幅器
は前記所望のアナログ出力電圧及び実際のアナログ出力
電圧を受取って、所望のアナログ出力電圧を実際のアナ
ログ出力電圧と比較して、前記補正回路に対する基準出
力電圧を発生する様に付設されている変換器。
於て、比較回路が演算増幅器で構成され、該演算増幅器
は前記所望のアナログ出力電圧及び実際のアナログ出力
電圧を受取って、所望のアナログ出力電圧を実際のアナ
ログ出力電圧と比較して、前記補正回路に対する基準出
力電圧を発生する様に付設されている変換器。
【００５６】（１８） （１）項に記載した変換器に於
て、アナログ出力の標本化が連続的に行なわれる変換回
路。
て、アナログ出力の標本化が連続的に行なわれる変換回
路。
【００５７】（１９） （１）項に記載した変換器に於
て、補正回路がバーニヤ・ディジタル・アナログ制御器
に対する信号の付勢を選択的に制御する複数個の選択ス
イッチで構成される変換回路。
て、補正回路がバーニヤ・ディジタル・アナログ制御器
に対する信号の付勢を選択的に制御する複数個の選択ス
イッチで構成される変換回路。
【００５８】（２０） （１）項に記載した変換回路に
於て、補正回路が基準信号を記憶するランダム・アクセ
ス・メモリを有する変換回路。
於て、補正回路が基準信号を記憶するランダム・アクセ
ス・メモリを有する変換回路。
【００５９】（２１） 改良されたディジタル・アナロ
グ変換回路１０が、ディジタル入力信号源からディジタ
ル入力信号を受取るディジタル回路１２と、ディジタル
入力信号を受取ってアナログ出力信号を発生する変換回
路４２と、アナログ出力信号をアナログ出力信号負荷に
送るアナログ出力回路４４とを有する。変換回路１０
は、アナログ出力回路４４からのアナログ出力信号を標
本化する較正回路４６を含むと共に、複数個の基準信号
を発生する基準信号源５２を含む。比較器５０がアナロ
グ出力信号の予定の面を基準信号と比較して、それから
複数個の差信号を発生する。補正回路が、順次近似レジ
スタ６２、及び差信号を受取るディジタル制御器６６を
含む誤差検出回路９５と、複数個の補正信号を発生する
ディジタル補間器２６とを有する。ディジタル補間器２
６が補正信号を受取り、信号をバーニヤ・ディジタル・
アナログ変換器３８に送って、変換回路４２からのアナ
ログ出力信号を精密に制御する。
グ変換回路１０が、ディジタル入力信号源からディジタ
ル入力信号を受取るディジタル回路１２と、ディジタル
入力信号を受取ってアナログ出力信号を発生する変換回
路４２と、アナログ出力信号をアナログ出力信号負荷に
送るアナログ出力回路４４とを有する。変換回路１０
は、アナログ出力回路４４からのアナログ出力信号を標
本化する較正回路４６を含むと共に、複数個の基準信号
を発生する基準信号源５２を含む。比較器５０がアナロ
グ出力信号の予定の面を基準信号と比較して、それから
複数個の差信号を発生する。補正回路が、順次近似レジ
スタ６２、及び差信号を受取るディジタル制御器６６を
含む誤差検出回路９５と、複数個の補正信号を発生する
ディジタル補間器２６とを有する。ディジタル補間器２
６が補正信号を受取り、信号をバーニヤ・ディジタル・
アナログ変換器３８に送って、変換回路４２からのアナ
ログ出力信号を精密に制御する。
【図１】この発明の１６ビット誤り補正ディジタル・ア
ナログ変換器の簡略ブロック図。
ナログ変換器の簡略ブロック図。
【図２】この発明の一実施例のバーニヤ・ディジタル・
アナログ回路の動作を示すグラフ。
アナログ回路の動作を示すグラフ。
【図３】この発明の一実施例の１６ビット・ディジタル
・アナログ変換回路の一部分の詳しい回路図。
・アナログ変換回路の一部分の詳しい回路図。
１０ ディジタル・アナログ変換回路 １２ ディジタル回路 ４２ 変換回路 ４４ アナログ出力回路 ４６ 較正回路 ５０ 比較器 ５２ 基準信号源 ９５ 補正回路 ３８ バーニヤ・ディジタル・アナログ変換器
フロントページの続き (56)参考文献 特開 昭63−121320（ＪＰ，Ａ) 米国特許4222107（ＵＳ，Ａ) 米国特許4272760（ＵＳ，Ａ) 米国特許4316178（ＵＳ，Ａ) 米国特許4340882（ＵＳ，Ａ) 米国特許4369432（ＵＳ，Ａ) 米国特許4381495（ＵＳ，Ａ) 米国特許4523182（ＵＳ，Ａ) 米国特許4811017（ＵＳ，Ａ) 米国特許4835535（ＵＳ，Ａ) 米国特許4947172（ＵＳ，Ａ) 米国特許4967197（ＵＳ，Ａ) Ｋｕｕｎｇ，Ｃｈｏｎｇ Ｍｉｎ ａ ｎｄ Ｋｉｍ Ｃｈｏｏｎｇｋｉ，”Ｃ ｈａｒｇｅ−Ｃｏｕｐｌｅｄ Ａｎａｌ ｏｇ−Ｔｏ−Ｄｉｇｉｔａｌ Ｃｏｎｖ ｅｒｔｅｒ”，ＩＥＥＥ Ｊ．ｏｆ Ｓ ｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔ ｓ，ｖｏｌ．ＳＣ−16，Ｎｏ．６，Ｄｅ ｃ．，1981 Ｎａｙｌｏｒ，Ｊｉｍｍｙ Ｒ．，" Ａ Ｃｏｍｐｌｅｔｅ Ｈｉｇｈ−Ｓｐ ｅｅｄ Ｖｏｌｔａｇｅ Ｏｕｔｐｕｔ 16−Ｂｉｔ Ｍｏｎｏｌｉｔｈｉｃ ＤＡＣ”，ＩＥＥＥ Ｊ．ｏｆ Ｓｏｌ ｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ, ｖｏｌ．ＳＣ−18，ｎｏ．６，Ｄｅ ｃ．，1983 Ｙａｍａｄａ，Ｙａｓｕｈｉｒｏ，ｅ ｔ ａｌ．，”Ａ 16−Ｂｉｔ ＣＭＯ Ｓ Ｄ／Ａ Ｃｏｎｖｅｒｔｅｒ ｆｏ ｒ Ｄｉｇｉｔａｌ Ａｕｄｉｏ Ａｐ ｐｌｉｃａｔｉｏｎｓ”，ＩＥＥＥ Ｔ ｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｏｎ ｓｕｍｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ, ｖｏｌ．ＣＥ−33，Ｎｏ．３，Ａｕ ｇ．，1987 Ｓｃｈｏｕｗｅｎａａｒｓ，Ｈａｎｓ Ｊ．ｅｔ ａｌ．，”Ａ Ｍｏｎｏｌ ｉｔｈｉｃ Ｄｕａｌ 16 Ｂｉｔ Ｄ ／Ａ Ｃｏｎｖｅｒｔｅｒ”，ＩＥＥＥ Ｊ．ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，ｖｏｌ．ＳＣ−21, Ｎｏ．３，Ｊｕｎ．，1986 Ｍａｉｏ，Ｋｅｎｊｉ ｅｔ ａ ｌ．，”Ａｎ Ｕｎｔｒｉｍｍｅｄ Ｄ ／Ａ Ｃｏｎｖｅｒｔｅｒ ｗｉｔｈ 14−Ｂｉｔ Ｒｅｓｏｌｕｔｉｏｎ” ＩＥＥＥ Ｊ．ｏｆ Ｓｏｌｉｄ−Ｓｔ ａｔｅ Ｃｉｒｃｕｉｔｓ，Ｖｏｌ．Ｓ Ｃ−21，Ｎｏ．６，Ｄｅｃ．，1981 (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 1/00 - 1/88
Claims (2)
- 【請求項１】 ディジタル信号源から複数個のディジタ
ル入力信号を受け取って、複数個のアナログ出力信号を
制御自在に発生して該アナログ出力信号をアナログ信号
負荷に送るディジタル・アナログ変換回路において、当
該変換回路は、 前記ディジタル入力信号源から前記ディジタル入力信号
を受取るディジタル回路と、 前記ディジタル回路と関連して、前記ディジタル入力信
号に応答して前記アナログ出力信号を発生する変換回路
と、 前記変換回路と関連して、前記アナログ信号負荷に前記
アナログ出力信号を送るアナログ出力回路と、 前記アナログ出力回路と関連して前記アナログ出力信号
を標本化する基準回路であって、当該基準回路は複数の
基準信号を発生する基準信号源と比較器とを有し、当該
比較器は前記アナログ出力信号の一つと前記基準信号の
一つを比較して、少なくとも一つの差信号を発生し、 前記基準回路と関連し、前記差信号を受信して複数の補
正信号を発生する補正回路を有し、当該補正信号は勾配
補正係数 Ｍi＝（２7／２16）・〔Ｌ(2i+1)−Ｌ2i〕 を有し、 前記補正信号はさらにオフセット補正係数 ＯＳi＝〔Ｌ2i・（ｉ＋３／４）〕−〔Ｌ(2i+1)・（ｉ
＋１／４）〕 を有し、ｉはｉ番目のセグメント、Ｌは所定の補正範
囲、であって、 前記変換回路はさらに、前記補正回路から前記補正信号
を受け取って複数の制御信号を発生し、前記変換回路か
らの前記アナログ出力信号を精密に制御するバーニャ変
換回路を有することを特徴とするディジタル・アナログ
変換回路。 - 【請求項２】 ディジタル信号源から複数個のディジタ
ル入力信号を受け取って複数個のアナログ出力信号を制
御自在に発生して該アナログ出力信号をアナログ信号負
荷に送る変換方法において、当該変換方法は、 前記ディジタル入力信号源から前記ディジタル入力信号
を受取り、 前記ディジタル回路から前記ディジタル入力信号を受け
取り、当該ディジタル入力信号に応答して前記アナログ
出力信号を発生し、 前記アナログ信号負荷に前記アナログ出力信号を送り、 前記アナログ出力信号を標本化して、複数の基準信号を
発生し、 少なくとも前記アナログ出力信号の一つと、前記基準信
号の選択された一つを比較し、少なくとも一つの差信号
を発生し、 補正回路で前記差信号を受信し、当該差信号に応答して
複数の補正信号を発生し、当該補正信号は勾配補正係数 Ｍi＝（２7／２16）・〔Ｌ(2i+1)−Ｌ2i〕 を有し、 前記補正信号はさらにオフセット補正係数 ＯＳi＝〔Ｌ2i・（ｉ＋３／４）〕−〔Ｌ(2i+1)・（ｉ
＋１／４）〕 を有し、ｉはｉ番目のセグメント、Ｌは所定の補正範
囲、であって、 前記補正回路から前記補正信号を受け取って複数の制御
信号を発生し、前記アナログ出力信号を精密に制御する
ステップを含むことを特徴とする変換方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US693758 | 1991-04-30 | ||
| US07/693,758 US5153592A (en) | 1991-04-30 | 1991-04-30 | 16 bit error-correcting digital-to-analog converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05122072A JPH05122072A (ja) | 1993-05-18 |
| JP3208172B2 true JP3208172B2 (ja) | 2001-09-10 |
Family
ID=24785998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11019592A Expired - Lifetime JP3208172B2 (ja) | 1991-04-30 | 1992-04-28 | ディジタル・アナログ変換回路及びディジタル入力信号を変換する方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5153592A (ja) |
| JP (1) | JP3208172B2 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5451946A (en) * | 1993-06-28 | 1995-09-19 | Motorola Inc. | Apparatus and method for producing an analog output signal from a digital input word |
| US5642116A (en) * | 1995-03-06 | 1997-06-24 | International Business Machines Corporation | Self calibrating segmented digital-to-analog converter |
| US5825317A (en) * | 1997-04-07 | 1998-10-20 | Motorola, Inc. | Digital-to-analog converter and method of calibrating |
| TW382858B (en) * | 1998-03-10 | 2000-02-21 | Winbond Elelctronics Corp | Device for providing multiple reference voltages |
| US6133987A (en) * | 1998-10-22 | 2000-10-17 | Nikon Corporation | Technique for reducing pattern placement error in projection electron-beam lithography |
| JP2000151403A (ja) * | 1998-11-04 | 2000-05-30 | Internatl Business Mach Corp <Ibm> | デジタル／アナログ変換器及び変換方法 |
| US7151970B1 (en) * | 1998-11-05 | 2006-12-19 | Gateway Inc. | Multiple audio DACs with PC compatibility |
| US6232904B1 (en) | 1998-12-23 | 2001-05-15 | Polaroid Corporation | Scanning system for film recorder |
| US6114980A (en) * | 1999-04-13 | 2000-09-05 | Motorola, Inc. | Method and apparatus for settling a DC offset |
| US6329941B1 (en) * | 1999-05-27 | 2001-12-11 | Stmicroelectronics, Inc. | Digital-to-analog converting device and method |
| US6232759B1 (en) * | 1999-10-21 | 2001-05-15 | Credence Systems Corporation | Linear ramping digital-to-analog converter for integrated circuit tester |
| US6331830B1 (en) * | 2000-02-04 | 2001-12-18 | Rockwell Technologies Llc | Self-trimming current source and method for switched current source DAC |
| DE10066029B4 (de) * | 2000-08-23 | 2005-11-10 | Infineon Technologies Ag | Analog/Digital-Wandler |
| US6583744B2 (en) * | 2001-06-22 | 2003-06-24 | Texas Instruments Incorporated | Correction circuit for beta mismatch between thermometer encoded and R-2R ladder segments of a current steering DAC |
| US6642869B2 (en) * | 2002-02-28 | 2003-11-04 | Texas Instruments Incorporated | Piecewise linear calibration method and circuit to correct transfer function errors of digital to analog converters |
| US6756924B2 (en) * | 2002-05-16 | 2004-06-29 | Integrant Technologies Inc. | Circuit and method for DC offset calibration and signal processing apparatus using the same |
| EP2634793A3 (en) * | 2002-05-31 | 2014-03-26 | Thermo Finnigan LLC | Mass spectrometer with improved mass accuracy |
| US6956512B1 (en) * | 2003-01-24 | 2005-10-18 | Altera Corporation | Analog-to-digital converter for programmable logic |
| US7106234B2 (en) * | 2004-01-22 | 2006-09-12 | University College Cork - National University Of Ireland | Digital to analog converter with reduced output noise |
| EP1596625A1 (en) * | 2004-05-11 | 2005-11-16 | AKG Acoustics GmbH | Circuit for the control of a loudspeaker |
| JP2008085877A (ja) * | 2006-09-28 | 2008-04-10 | Fujitsu Ltd | 差動オフセット補正回路 |
| US7443323B2 (en) * | 2007-01-10 | 2008-10-28 | Freescale Semiconductor, Inc. | Calibrating a digital-to-analog converter |
| US7639165B2 (en) * | 2007-08-10 | 2009-12-29 | Marvell World Trade Ltd. | Calibrating replica digital-to-analog converters |
| US8253612B2 (en) * | 2009-10-16 | 2012-08-28 | Realtek Semiconductor Corp. | Self-calibrating R-2R ladder and method thereof |
| JP5365474B2 (ja) * | 2009-11-06 | 2013-12-11 | 株式会社リコー | プログラマブル可変利得増幅器及び無線通信装置 |
| US8081096B2 (en) * | 2009-12-08 | 2011-12-20 | Advantest Corporation | Signal generating apparatus and test apparatus |
| TWI514777B (zh) * | 2012-08-03 | 2015-12-21 | Realtek Semiconductor Corp | 預測性逐漸逼近式類比數位轉換裝置及其方法 |
| US9344104B1 (en) * | 2013-05-18 | 2016-05-17 | S9Estre, Llc | Digital to analog converter and analog to digital converter calibration techniques |
| US9843338B1 (en) * | 2017-03-20 | 2017-12-12 | Silanna Asia Pte Ltd | Resistor-based configuration system |
| US9991900B1 (en) | 2017-08-02 | 2018-06-05 | Nxp Usa, Inc. | Digital to analog (DAC) converter with current calibration |
| US10425094B2 (en) * | 2017-12-01 | 2019-09-24 | Intel Corporation | Method and apparatus for preventing inherent error propagation of successive approximation register analog-to-digital converter through digital correction |
| CN109660254B (zh) * | 2018-12-05 | 2022-12-23 | 南京国博电子股份有限公司 | 一种用于数模转换器的电阻校准设备及方法 |
| RU2726911C1 (ru) * | 2019-07-02 | 2020-07-16 | Юрий Александрович Никитин | Способ нониусного цифроаналогового преобразования |
| CN113517891B (zh) * | 2021-09-13 | 2022-01-04 | 成都爱旗科技有限公司 | 一种应用于数模转换器的线性校准***和方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5953727B2 (ja) * | 1977-04-06 | 1984-12-26 | 株式会社日立製作所 | 補正回路付ｄａ変換器 |
| US4222107A (en) * | 1979-01-22 | 1980-09-09 | Burr-Brown Research Corporation | Method and apparatus for automatically calibrating a digital to analog converter |
| JPS55100744A (en) * | 1979-01-29 | 1980-07-31 | Hitachi Ltd | Da converter with correction circuit |
| US4272760A (en) * | 1979-04-10 | 1981-06-09 | Burr-Brown Research Corporation | Self-calibrating digital to analog conversion system and method |
| JPS6030453B2 (ja) * | 1979-10-24 | 1985-07-16 | 株式会社日立製作所 | デイジタル−アナログ変換器 |
| US4369432A (en) * | 1980-02-08 | 1983-01-18 | Takeda Riken Kogyo Kabushikikaisha | Auto-calibrated D-A converter |
| JPS58181323A (ja) * | 1982-04-16 | 1983-10-24 | Nippon Telegr & Teleph Corp <Ntt> | 較正機能付きデジタルアナログ変換器 |
| US4523182A (en) * | 1983-01-10 | 1985-06-11 | Advanced Micro Devices, Inc. | PROM trimmed digital-to-analog converter |
| JPS634720A (ja) * | 1986-06-25 | 1988-01-09 | Toshiba Corp | デイジタル・アナログ変換器 |
| JPH0771001B2 (ja) * | 1986-11-10 | 1995-07-31 | 株式会社アドバンテスト | 誤差補正回路付ｄａ変換器 |
| US4811017A (en) * | 1987-07-20 | 1989-03-07 | Zdzislaw Gulczynski | Digital-to-analog converter |
| US4967197A (en) * | 1989-05-17 | 1990-10-30 | Industrial Technology Research Institute, R.O.C. | Error correction system for digital to analog converters |
-
1991
- 1991-04-30 US US07/693,758 patent/US5153592A/en not_active Expired - Lifetime
-
1992
- 1992-04-28 JP JP11019592A patent/JP3208172B2/ja not_active Expired - Lifetime
Non-Patent Citations (5)
| Title |
|---|
| Ｋｕｕｎｇ，Ｃｈｏｎｇ Ｍｉｎ ａｎｄ Ｋｉｍ Ｃｈｏｏｎｇｋｉ，"Ｃｈａｒｇｅ−Ｃｏｕｐｌｅｄ Ａｎａｌｏｇ−Ｔｏ−Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ"，ＩＥＥＥ Ｊ．ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，ｖｏｌ．ＳＣ−１６，Ｎｏ．６，Ｄｅｃ．，１９８１ |
| Ｍａｉｏ，Ｋｅｎｊｉ ｅｔ ａｌ．，"Ａｎ Ｕｎｔｒｉｍｍｅｄ Ｄ／Ａ Ｃｏｎｖｅｒｔｅｒ ｗｉｔｈ １４−Ｂｉｔ Ｒｅｓｏｌｕｔｉｏｎ" ＩＥＥＥ Ｊ．ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，Ｖｏｌ．ＳＣ−２１，Ｎｏ．６，Ｄｅｃ．，１９８１ |
| Ｎａｙｌｏｒ，Ｊｉｍｍｙ Ｒ．，"Ａ Ｃｏｍｐｌｅｔｅ Ｈｉｇｈ−Ｓｐｅｅｄ Ｖｏｌｔａｇｅ Ｏｕｔｐｕｔ １６−Ｂｉｔ Ｍｏｎｏｌｉｔｈｉｃ ＤＡＣ"，ＩＥＥＥ Ｊ．ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，ｖｏｌ．ＳＣ−１８，ｎｏ．６，Ｄｅｃ．，１９８３ |
| Ｓｃｈｏｕｗｅｎａａｒｓ，Ｈａｎｓ Ｊ．ｅｔ ａｌ．，"Ａ Ｍｏｎｏｌｉｔｈｉｃ Ｄｕａｌ １６ Ｂｉｔ Ｄ／Ａ Ｃｏｎｖｅｒｔｅｒ"，ＩＥＥＥ Ｊ．ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，ｖｏｌ．ＳＣ−２１，Ｎｏ．３，Ｊｕｎ．，１９８６ |
| Ｙａｍａｄａ，Ｙａｓｕｈｉｒｏ，ｅｔ ａｌ．，"Ａ １６−Ｂｉｔ ＣＭＯＳ Ｄ／Ａ Ｃｏｎｖｅｒｔｅｒ ｆｏｒ Ｄｉｇｉｔａｌ Ａｕｄｉｏ Ａｐｐｌｉｃａｔｉｏｎｓ"，ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｏｎｓｕｍｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ，ｖｏｌ．ＣＥ−３３，Ｎｏ．３，Ａｕｇ．，１９８７ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5153592A (en) | 1992-10-06 |
| JPH05122072A (ja) | 1993-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3208172B2 (ja) | ディジタル・アナログ変換回路及びディジタル入力信号を変換する方法 | |
| US5861829A (en) | High-speed, low power, medium resolution analog-to-digital converter and method of stabilization | |
| US5642116A (en) | Self calibrating segmented digital-to-analog converter | |
| JP3523639B2 (ja) | アナログ／デジタルコンバータの校正方法及び校正装置 | |
| US6762708B1 (en) | Method and apparatus for equalizing the digital performance of multiple ADCs | |
| US5534864A (en) | Pipelined analog-to-digital converter | |
| JP3099026B2 (ja) | Ｄ／ａコンバータを有する集積回路とデジタルからアナログへの変換装置とその方法 | |
| US6329941B1 (en) | Digital-to-analog converting device and method | |
| US5451946A (en) | Apparatus and method for producing an analog output signal from a digital input word | |
| US7068201B1 (en) | Digital-to-analog converter | |
| US5283579A (en) | Digital to analog converter having high multiplying bandwidth | |
| JP2003506940A (ja) | デジタルスイッチング増幅器のためのｄｃオフセット校正 | |
| US6778126B2 (en) | Structures and methods that improve the linearity of analog-to-digital converters with introduced nonlinearities | |
| US4947172A (en) | Digital-to-analog conversion circuit | |
| US5784016A (en) | Self-calibration technique for pipe line A/D converters | |
| US4999624A (en) | High speed high resolution analog/digital converter circuit | |
| JPH02311023A (ja) | ディジタル／アナログ変換システム | |
| JPH0614615B2 (ja) | アナログ信号処理装置 | |
| Manoli | A self-calibration method for fast high-resolution A/D and D/A converters | |
| US4523182A (en) | PROM trimmed digital-to-analog converter | |
| EP0681372B1 (en) | Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit | |
| KR100285064B1 (ko) | 선형성을 향상시키기 위한 멀티플라잉 디지털-아날로그 변환기 | |
| JP2007336540A (ja) | デジタルアナログ変換器 | |
| KR101726754B1 (ko) | 연속 근사 레지스터 아날로그 디지털 컨버터 | |
| JP2705585B2 (ja) | 直並列型アナログ／ディジタル変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070706 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |