JP3203352B2 - データ伸張処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ伸張処理装
置に関し、特に伝送あるいは記録の為、圧縮符号化され
た画信号データを復号処理するデータ伸張処理装置に関
する。

【０００２】

【従来の技術】従来、データ伸張処理装置としては、特
開昭６１−２８４１７８号公報や、特開平１−２１２０
７６号公報などに開示されたものがある。以下、説明す
る。

【０００３】一般に画像を横（あるいは縦）方向の主走
査による走査線と、その主走査と直交する方向の縦（あ
るいは横）方向の副走査との二次元走査により分解表現
した画信号のデータ量を圧縮することでデータ伝送ある
いは記録時に取り扱うデータ量を少なくすることを目的
とする符号データ形式としては、上記走査線を単位とし
た一次元符号化方式としてモディファイドハフマン符号
（以下ＭＨ符号）及び、さらにデータ圧縮率を高めるこ
とを目的として上記副走査により隣接主走査線間の相関
性を利用した二次元符号化方式としてモディファイドリ
ード符号（以下ＭＲ符号）が用いられている。

【０００４】図１４は、一般的なＭＨ符号復号器の一例
を示すブロック図である。

【０００５】従来この種のＭＨ符号復号器は、図１４に
示すように、コードメモリ１４０１、ＭＨ復号回路１４
０２、画素生成回路１４０３、イメージメモリ１４０４
より構成されている。

【０００６】コードメモリ１４０１は、ＭＨ符号データ
を記憶するメモリである。ＭＨ復号回路１４０２は、コ
ードメモリ１４０１から、これから復号処理を行う復号
ラインのＭＨ符号を読み出して、白または、黒のラン長
を出力する。画素生成回路１４０３は、ＭＨ復号回路１
４０２が出力したラン長情報に相当する白または、黒の
連続画素を生成して、イメージメモリ１４０４に書き込
む。イメージメモリ１４０４は、少なくとも１ページ分
の画像データ（前記画素の集合）を記憶する画像データ
記憶部である。

【０００７】ＭＨ符号データを複数に分割し、複数のＭ
Ｈ符号復号器によって並列処理する１次元符号復号化回
路として、例えば特開昭６１−２８４１７８号公報が知
られている。

【０００８】これは、上位装置からの１次元符号（すな
わちＭＨ符号）を復号化するラスタスキャン方式のファ
クシミリ装置における１次元符号復号化回路であって、
ライン同期に使用するＥＯＬの有無を検出するＥＯＬ検
出回路と、少なくとも１ページ分の前記１次元符号を記
憶するコードデータ記憶回路と、前記ＥＯＬ検出回路の
出力結果からＥＯＬ最終ビットの次のビットの前記コー
ドデータ記憶回路への格納番地及びワード内ビット位置
を演算するデータアドレス演算回路と、走査ライン先頭
ビットの格納番地及びワード内ビット位置をあらかじめ
定められたラインごとに格納する指標レジスタと、少な
くとも２つの１次元符号復号回路と、制御部とから構成
され、前記ＥＯＬ検出回路は転送された前記１次元符号
の１ワードｍビットを格納する少なくとも２つのコード
レジスタと、該コードレジスタに格納された２ワードの
データ中にＥＯＬが存在するか否かを探知するそれぞれ
１２ビット入力１ビット出力で該ＥＯＬを探知したとき
ローレベルを出力する（２ｍ−１１）個のゼロディテク
タと、該ゼロディテクタのうち１つがローレベルになっ
たときどのゼロディテクタからのものかを検出して２進
符号を出力する２進符号器とを備え、前記制御部は前記
コードデータ記憶回路のアドレス制御と、前記コードレ
ジスタ及び前記指標レジスタへのデータセット制御とを
行うことを特徴とする１次元符号復号化回路である。

【０００９】次に、この１次元符号復号化回路について
図１６を参照して説明する。

【００１０】以下の説明は、例として１ページ分のＭＨ
符号データをＡ１、Ａ２の２領域に分割した場合につい
てのものである。

【００１１】図１６において、ＭＨ符号復号化回路はコ
ードデータ記憶回路２と、ＭＨ符号復号回路３と、ＥＯ
Ｌ検出回路４と、データアドレス演算回路５と、指標レ
ジスタ６と、制御部７とから成る。上位装置１からコー
ドデータバスを経てＭＨ符号データはコードデータ記憶
回路２及びＥＯＬ検出回路４に転送される。制御部７か
らのセット信号ｂによってＭＨ符号データはＥＯＬ検出
回路４に格納され、同時に書き込み読出し信号ｃ、アド
レス情報ｄによってコードデータ記憶回路２に格納され
る。この時ＥＯＬ検出回路４においてＥＯＬ（１１個の
連続する理論値“０”とそれに続く１つの理論値
“１”）が検出されなければ、次のＭＨ符号データを上
記手順で格納する。もしＥＯＬが検出されれば、ＥＯＬ
検出回路４はＥＯＬ検出信号ｈを制御部７に通知すると
共に、ＥＯＬ検出情報ｇをデータアドレス演算回路５へ
転送する。データアドレス演算回路５はあらかじめ制御
部７から与えられたＥＯＬ検出回路４に格納されている
データのコードデータ記憶回路２への格納番地情報１と
ＥＯＬ検出情報ｇとからＥＯＬの次のドット、すなわち
次走査ラインの先頭ＭＨ符号データのコードデータ記憶
回路２への格納番地情報ｉ及びワード内位置情報ｊを演
算して出力する。

【００１２】制御部７は、あらかじめ上位装置１から与
えられた全走査ライン数情報ａを記憶しておき、ＥＯＬ
検出信号ｈの回数をカウントして走査ライン数の半数に
なった時のデータアドレス演算回路５から出力された番
地情報ｊを指標レジスタ６に格納すべき書き込み制御信
号ｅを出力し、前記情報ｉ及びｊを格納する。コードデ
ータ記憶回路２のＭＨ符号データは指標レジスタ６の値
によってＥＯＬを境に領域Ａ１、Ａ２に分割されるの
で、復号の際には領域Ａ１の読出し先頭番地情報とし
て、ＭＨ符号データのコードデータ記憶回路２への書き
込み先頭番地情報を、また領域Ａ２の読出し先頭番地情
報として指標レジスタ６に格納した番地情報ｉを与える
ことにより、領域Ａ１、領域Ａ２のＭＨ符号データを書
き込み読出し信号ｃによって読み出し、領域Ａ１のＭＨ
符号データはＭＨ符号復号回路３のＭＨ符号復号器Ｂ１
へ、また領域Ａ２のＭＨ符号データはＭＨ符号復号器Ｂ
２へ転送して復号を実行し、ビデオデータを出力する。
領域Ａ２の復号開始の際はワード内ビット位置情報ｊを
アドレス情報ｄで与え、そのビット位置までシフトした
後復号を実行する。

【００１３】なお、特開昭６１−２８４１７８号公報に
おいては、上記ＥＯＬ検出回路について例をあげて説明
されているが、省略する。

【００１４】次に、ＭＨ符号復号回路３のＭＨ符号復号
器Ｂ１及びＭＨ符号復号器Ｂ２の処理について、図１７
を参照して説明する。

【００１５】図１７は、ＭＨ符号復号器のブロック図を
示す。

【００１６】図１７は、並直変換レジスタ１０１、復号
テーブル記憶回路１０２、ビデオデータ発生回路１０
３、タイミング制御回路１０４より構成される。

【００１７】並直変換レジスタ１０１は、タイミング制
御回路１０４からの信号ｃ₁ によってＭＨ符号データを
１ビットずつシフトして復号テーブル記憶回路１０２に
与える。復号テーブル記憶回路１０２は並直レジスタ１
０１の出力１ビットを入力順に記憶しビット列の内容が
復号テーブル記憶回路１０２に記憶されているある値と
一致した時２進ラン長データを出力する。復号テーブル
記憶回路１０２で出力された２進ラン長データを参照し
て、次段のビデオデータ発生回路１０３でラン長分の白
または黒のビデオデータを出力する。

【００１８】図１７においてＭＨ符号復号時は、ＭＨ符
号データを制御部７（図１６に図示）からのセット信号
ｆで並直変換レジスタ１０１に格納し、コードデータ記
憶回路２（図１６に図示）の領域Ａ２を復号するＭＨ符
号復号器Ｂ２（図１６に図示）は制御部７からのアドレ
ス情報ｄすなわち前記ビット位置情報ｊからシフト数
（ｍ−ｊ）を求め復号前に（ｍ−ｊ）回並直変換シフト
レジスタ１０１をシフトしておくことによって領域Ａ２
の先頭ビットが得られる。

【００１９】このようにして、Ａ１、Ａ２の２つの領域
に分割したものを並列に復号するため、全領域を一つの
復号回路で復号する場合と比べ１／２に近い時間で復号
できる。

【００２０】なお、以上の説明では、分配領域及び、Ｍ
Ｈ符号復号器を２組に限定したが、指標レジスタをＲ対
持つことによってＭＨ符号復号器も（Ｒ＋１）持つこと
ができるので更に高速の符号復号処理が可能となる。

【００２１】次にＭＲ符号復号器により処理する場合に
ついて記述する。

【００２２】二次元符号化方式による符号化（ＭＲ符
号）は、１つの走査線を１次元符号化用符号によって符
号化した上で、それに続くＫ−１本の走査線の各々を、
その前の走査線（以下参照ライン）を参照して符号化す
る方法で行う。

【００２３】図１５は、一般的なＭＲ符号復号器の一例
を示すブロック図である。同図においてＭＲ符号復号器
は、２値画像情報を格納するイメージメモリ１５０５、
符号データを格納するコードメモリ１５０１、イメージ
メモリ１５０５から参照ラインの画像データを読み出し
変化点を検出する変化点検出回路１５０３、コードメモ
リ１５０１からこれから復号処理を行う復号化ラインの
ＭＲ符号を読み出して必要に応じて変化点検出回路１５
０３よりおくられてくる参照ラインの変化点アドレスを
参照することにより白または黒のラン長を算出するＭＲ
復号回路１５０２、ＭＲ復号回路１５０２によって得ら
れたラン長からそのランに相当する白または黒の連続画
素を生成してイメージメモリ１５０５上に書き込む画素
生成回路１５０４から構成される。

【００２４】ＭＲ復号回路１５０２には、 コードメモリ１５０１より復号ラインのコードを読み
出し、連続している符号を１つ１つの符号に切り出す。

【００２５】切り出した符号が水平モードの場合、以
後の符号を２つのランが得られるまでＭＨ符号として復
号処理する。

【００２６】切り出した符号が水平モードでない場
合、変化点検出回路１５０３より送られてくる参照ライ
ンの変化点アドレスを参照し、白または黒のラン長を算
出する。 の３つの処理があり、の処理を実行した後で切り出し
た符号によってまたはの処理を選択して実行するこ
とによって処理が進行する。

【００２７】また、ＭＲ符号データを複数の復号手段に
よって並列処理することでＭＲ復号処理に要する時間を
短縮する装置として、例えば特開平１−２１２０７６号
公報が知られている。

【００２８】これは、複数の復号化手段を設け、ＭＲ信
号の水平同期信号であるエンドオブラインを検出する検
出手段によりエンドオブライン信号を検出することによ
りＭＲ符号を分割し、復号手段を順次切り替えてＭＲ信
号の復号を行う。ＭＲ符号の分割は、ＭＲ符号のＫパラ
メータで示されるライン数を同一の復号手段で処理され
る様に行う。

【００２９】以上説明したように、ＭＲ符号をＥＯＬ符
号毎に分割して複数個の符号復号回路で並行して復号さ
せることで、高速な画像信号出力を得ることが出来る。

【００３０】

【発明が解決しようとする課題】第一の問題点は、複数
の復号回路を用いても期待通り高速化されないことであ
る。それは、前記従来の技術においては、１ページの符
号データ（ＭＨ符号、ＭＲ符号）を走査ライン単位（Ｍ
Ｒ符号の場合は、Ｋパラメータで示されるライン数単
位）に分割し複数の符号復号回路で並列処理した場合、
各符号復号回路の処理時間が均一にならないことであ
る。

【００３１】つまり、１ページの符号データにおいて、
走査ラインごとの符号データの圧縮率は異なっている。
また、ある特定の符号復号回路（ＭＨ符号復号回路及び
ＭＲ符号復号回路）においては、符号データの伸張処理
時間は、符号データの圧縮率と符号データ量によって変
化する。したがって、符号データを走査線数で等分した
場合、各符号復号回路が処理する符号データ量は、符号
復号回路ごとに異なっており、各符号復号回路の処理時
間は、均一化されず、各符号復号回路の内一番多くの処
理時間を必要とした符号復号回路の処理時間が１ページ
の符号データの処理時間となり、必ずしも各符号復号回
路が、最適に機能していないためである。

【００３２】［発明の目的］本発明の目的は、以上の問
題を解決して、高速且つ特性、性能向上できるデータ伸
張処理装置を提供することにある。

【００３３】

【課題を解決するための手段】本発明のデータ伸張処理
装置は、複数の復号回路を並列に且つ均等に動作させる
ため符号データの走査ライン単位の分割ライン数を符号
データの圧縮率と符号データ量に応じて変化させる。

【００３４】より具体的には、図１〜４のブロック図に
全体構成を示す如く、ライン同期に使用するＥＯＬの有
無を検出するＥＯＬ検出回路（図３の４）と、少なくと
も１ページ分の符号を記憶するコードデータ記憶回路
（図２の２）と、前記ＥＯＬ検出回路（図３の４）の出
力結果からＥＯＬ最終ビットの次のビットの前記コード
データ記憶回路への格納番地およびワード内ビット位置
を演算するデータアドレス演算回路（図３の５）と、走
査ライン先頭ビットの格納番地およびワード内ビット位
置をあらかじめ定められたラインごとに格納する指標レ
ジスタＡ（図３の１７）と、指標レジスタＡに格納され
ているある１つの走査ライン先頭ビットの格納番地およ
びワード内ビット位置（以下指標レジスタＡの値１）と
その次に格納されている走査ライン先頭ビットの格納番
地およびワード内ビット位置（あらかじめ定められたラ
イン後の走査ライン先頭ビットの格納番地およびワード
内ビット位置で以下指標レジスタＡの値２）とその間の
あらかじめ定められたライン数、及びあらかじめ与えら
れる符号データ伸張後のランレングスとから上記指標レ
ジスタＡの値１と上記指標レジスタの値２の間の符号デ
ータ（以下符号データ１）の圧縮率（圧縮率１）を出力
する圧縮率演算回路（図３の８）と、その結果を格納す
る圧縮率レジスタ（図３の９）と、あらかじめ与えられ
る後記符号復号回路（図２の１５）の処理性能とその処
理する符号データの圧縮率との関係を示す処理性能テー
ブルを格納する処理性能テーブル記憶回路（図４の１
０）と、処理性能テーブル記憶回路（図４の１０）に格
納されている値と圧縮率レジスタ（図３の９）の値（上
記圧縮率１）とからその符号データ（上記符号データ
１）を後記符号復号回路が処理した場合の処理時間を計
算し出力する処理時間演算回路（図４の１１）と、その
結果を格納する処理時間レジスタ（図４の１２）と、処
理時間レジスタ（図４の１２）に格納されている値から
１ページ分の符号データ処理時間（処理時間レジスタに
格納されている値の合計）を演算し、その１ページ分の
符号データ処理時間を並列処理する符号復号回路の個数
で除算した値（一つの符号復号回路で必要な処理時間の
平均値で以下平均値Ａ）を求め、次に、処理時間レジス
タ（図４の１２）に格納されている値を先頭から順次加
算していき上記平均値Ａに最も近い値になるごとにそれ
に対応する指標レジスタＡ（図３の１７）に格納されて
いる走査ライン先頭ビットの格納番地及びワード内ビッ
ト位置を符号復号回路の数だけ選択して出力し、さらに
符号データの末尾の格納番地及びワード内ビット位置を
出力する分割点演算回路（図４の１３）と、その結果を
格納する指標レジスタＢ（図４の１４）と、少なくとも
２つの符号復号回路（図４の１５）と、イメージメモリ
（図１の１６）と、制御部（図３の７）とを含む。

【００３５】［作用］本発明は、一つの画像を構成する
符号データ（ＭＨ圧縮符号、ＭＲ圧縮符号）を複数に分
割し、その分割された符号データを分割数に等しい数の
符号データ伸張処理ブロックが同時に符号の伸張処理を
行い画像をビットマップメモリに描画するシステムに対
するものである。

【００３６】一つの画像全体を細かく見た場合、主走査
線ごとに符号データの圧縮率が異なっている。また、一
般的に、符号データの伸張処理時間は、符号データの圧
縮率と符号データ量によって変化する。したがって、符
号データを主走査線数で等分した場合、各符号データ伸
張処理ブロックの処理時間は、均一化されず、各符号デ
ータ伸張処理ブロックのうち一番多くの処理時間を必要
とした符号データ伸張処理ブロックの処理時間が画像全
体の処理時間となり、各符号データ伸張処理ブロック
が、最適に機能していないという問題が発生する。

【００３７】そこで、符号データ伸張処理ブロックの処
理性能と符号データの圧縮率及び符号データ量の関係を
最適な値にすることで、各符号データ伸張処理ブロック
の処理時間を均一化することができる。

【００３８】つまり、本発明は、各符号データ伸張処理
ブロックが処理する符号データサイズをその符号データ
の圧縮率によって変化させ、各符号データ伸張処理ブロ
ックの処理時間を均一化することで全体としての処理時
間の最適化を計る符号データ伸張処理装置を提供するこ
とにある。

【００３９】［構成］本発明の構成は、例えば、制御
部、ＥＯＬ符号検出部、スタックテーブル、処理性能テ
ーブル、記憶部、符号データ伸張処理ブロック１、符号
データ伸張処理ブロック２、符号データ伸張処理ブロッ
ク３、から構成されている。

【００４０】［動作］次に、動作を説明する。符号デー
タには、符号の最初並びに一つの主走査線の符号列の後
にＥＯＬ符号が付加されている（ＭＲ符号の場合は、Ｅ
ＯＬ＋タグビット）。

【００４１】データ受信時に、このＥＯＬ符号を検出す
ることで符号データの分割点を検出可能である。例え
ば、画像の先頭から８ラインごとのＥＯＬ符号を検出し
た時、その画像の先頭からのアドレスをスタックテーブ
ルに記憶しておく。全画像の符号データ受信後にこのス
タックテーブルを参照することで８ラインごとの符号デ
ータの圧縮率がわかる。また、あらかじめ測定してある
符号データの圧縮率と処理性能の関係を処理性能テーブ
ルに記憶しておく。

【００４２】この二つの情報から、８ラインごとの符号
伸張処理時間と全符号データの伸張処理時間がわかる。
全符号データの伸張処理時間を分割数で割ると平均化さ
れた一つの符号データ伸張処理ブロックの処理時間がわ
かる。

【００４３】先頭から８ラインごとの処理時間を加算し
ていき、平均化された一つの符号データ伸張処理ブロッ
クの処理時間に達するところまでを一つの符号データ伸
張処理ブロックの処理範囲とし、その次の８ラインから
の処理時間を加算していき、平均化された一つの符号デ
ータ伸張処理ブロックの処理時間を達するところまでを
一つの符号データ伸張処理ブロックの処理範囲とすると
いう様に、各符号データ伸張処理ブロックの処理範囲を
決定する。こうすることで各符号データ伸張処理ブロッ
クの処理時間は、平均化されることになる。

【００４４】本例では、符号データの圧縮率を８ライン
単位に求めることとしているが、符号データの圧縮率を
求める単位をより細かくし（ＭＲ圧縮符号の場合は、Ｋ
パラメータによって分割可能な単位が制限される）、符
号データの圧縮率と処理性能の関係をより細分化するこ
とでさらに適切な分割範囲を決定することができる。

【００４５】［効果］本発明により、一つの画像を構成
する符号データ（ＭＨ圧縮符号、ＭＲ圧縮符号）を複数
に分割し、その分割された符号データを分割数に等しい
数の処理ブロックが同時に符号の伸張処理を行い画像を
ビットマップメモリに描画するシステムにおいて、各符
号データ伸張処理ブロックが処理する符号データサイズ
をその符号データの圧縮率によって変化させ、各符号デ
ータ伸張処理ブロックの処理時間を均一化することで全
体としての処理時間の最適化を計ることが可能となる。

【００４６】以下に、本発明の手段を参照しながら、更
に、詳述する。

【００４７】指標レジスタＡは、走査ライン先頭ビット
の格納番地およびワード内ビット位置を符号データの先
頭からあらかじめ定められたラインごとに格納する。

【００４８】圧縮率演算回路は、連続して指標レジスタ
Ａに格納されているある１つの走査ライン先頭ビットの
格納番地およびワード内ビット位置（以下指標レジスタ
Ａの値１）とその次に格納されている走査ライン先頭ビ
ットの格納番地およびワード内ビット位置（以下指標レ
ジスタＡの値２）とその間のあらかじめ定められたライ
ン数、及びあらかじめ与えられる１走査ラインの符号デ
ータ伸張後のランレングス（符号データ復号後の画像が
矩形）とから上記指標レジスタＡの値１と上記指標レジ
スタＡの値２の間の符号データ（符号データ１）の圧縮
率（圧縮率１）を出力する。

【００４９】圧縮率レジスタは、その結果を格納する。

【００５０】処理性能テーブルは、あらかじめ与えられ
る後記符号復号回路のその処理する符号データの圧縮率
と処理性能との関係を与える。

【００５１】処理時間演算回路は、処理性能テーブルと
圧縮率レジスタの値（圧縮率１）とその符号データ量
（上記符号データ１のデータ量で前記圧縮率を演算した
際に使用した２つの指標レジスタＡの値の差として算出
する。）からその符号データ（上記符号データ１）の処
理時間を計算する。

【００５２】処理時間レジスタは、その結果を格納す
る。

【００５３】分割点演算回路は、処理時間レジスタに格
納されている値から１ページ分の符号データ処理時間
（処理時間レジスタに格納されている値の合計）を求め
る。次に、その１ページ分の符号データ処理時間を並列
処理する符号復号回路数で除算した値（一つの符号復号
回路で必要な処理時間の平均値で以下平均値Ａ）を求め
る。次に、処理時間レジスタに格納されている値を先頭
から順次加算していき上記平均値Ａに最も近い値になる
ごとにそれに対応する指標レジスタＡに格納されている
走査ライン先頭ビットの格納番地及びワード内ビット位
置を符号復号回路の数だけ選択して出力し、最後に符号
データの末尾の格納番地及びワード内ビット位置を出力
する。

【００５４】指標レジスタＢは、その結果を格納する。

【００５５】符号復号回路は、指標レジスタＢに格納さ
れている走査ライン先頭ビットの格納番地およびワード
内ビット位置に従って、ＭＨ符号復号処理またはＭＲ符
号復号処理を行いその結果をイメージメモリに書き込
む。

【００５６】以上のように各部が機能することにより、
各符号復号回路の処理時間がほぼ均一になり、１ページ
の画像データの処理時間の最適化を計ることが出来る。

【００５７】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００５８】図１は、本発明の実施の一形態のデータ伸
張処理装置を示すブロック図である。図１において、１
は、上位装置、２０は、復号部、２１は、分割部、１６
は、イメージメモリである。

【００５９】図２は、図１の復号部２０の詳細ブロック
図である。

【００６０】図２において、２は、コードデータ記憶回
路、１５は、符号復号回路である。

【００６１】図３と図４は、図１の分割部２１の詳細ブ
ロック図である。

【００６２】図３において、４は、ＥＯＬ検出回路、５
は、データアドレス演算回路、７は、制御部、１７は、
指標レジスタＡ、８は、圧縮率演算回路、９は、圧縮率
レジスタ、である。

【００６３】図４において、１０は、処理性能テーブル
記憶回路、１１は、処理時間演算回路、１２は、処理時
間レジスタ、１３は、分割点演算回路、１４は、指標レ
ジスタＢである。

【００６４】本発明の全体の処理の流れを、簡単に述べ
ると、以下のようになる。

【００６５】符号データは、上位装置１からコードデー
タ記憶回路２およびエンドオブライン（ＥＯＬ）検出回
路４に転送されて記憶される。検出回路４、制御部７、
データアドレス演算回路５により、定められた走査ライ
ン数ごとに次走査ラインの先頭符号の回路２への格納番
地情報ｉおよびワード内ビット位置情報ｊを指標レジス
タＡ１７に格納する。回路２の符号データは、指標レジ
スタＡ１７の値によって領域Ｄ₀ からＤ_m に分割され
る。圧縮率演算回路８、圧縮率レジスタ９、処理性能テ
ーブル記憶回路１０、処理時間演算回路１１、処理時間
レジスタ１２、分割点演算回路１３、指標レジスタＡ１
７、指標レジスタＢ１４により各符号復号回路の処理時
間が平均化される様に領域Ｄ₀ からＤ_m を各符号復号回
路に割り当てる。符号復号回路１５は、回路２の符号デ
ータを並列に処理し、イメージメモリ１６に書き込む。

【００６６】次に、本発明の実施例の動作について、図
１、図２、図３、図４を参照して詳細に説明する。

【００６７】上位装置１からコードデータバスを経て符
号データ（ＭＨ符号データ、または、ＭＲ符号データ）
は、コードデータ記憶回路２及びＥＯＬ検出回路４に転
送される。制御部７からのセット信号ｂによって符号デ
ータはＥＯＬ検出回路４に格納され、同時に書き込み読
出し信号ｃ、アドレス情報ｄによってコードデータ記憶
回路２に格納される。この時ＥＯＬ検出回路４において
ＥＯＬ（１１個の連続する論理値“０”とそれに続く１
つの論理値“１”）が検出されなければ、次の符号デー
タを上記手順で格納する。

【００６８】もし、ＥＯＬ符号が検出されれば、ＥＯＬ
検出回路４はＥＯＬ検出信号ｈを制御部７に通知すると
共に、ＥＯＬ検出情報ｇをデータアドレス演算回路５へ
転送する。

【００６９】データアドレス演算回路５はあらかじめ制
御部７から与えられたＥＯＬ検出回路４に格納されてい
るデータのコードデータ記憶回路２への格納情報１とＥ
ＯＬ検出情報ｇとからＥＯＬの次のドット、すなわち次
走査ラインの先頭ＭＨ符号データのコードデータ記憶回
路２への格納番地情報ｉ及びワード内位置情報ｊを演算
して出力する。

【００７０】制御部７は、あらかじめ上位装置１から与
えられた全走査ライン数情報ａを記憶しておき、最初の
ＥＯＬ検出信号ｈ（１ページの符号データの先頭に付加
されているＥＯＬ）を受信すると、データアドレス演算
回路５から出力された番地情報ｉ及びビット位置情報ｊ
を指標レジスタＡ１７に格納すべき書き込み制御信号ｅ
を出力する。それ以降は、ＥＯＬ検出信号ｈの回数をカ
ウントしてあらかじめ定められた走査ライン数（以下走
査ライン数Ｖ）ごとになった時のデータアドレス演算回
路５から出力された番地情報ｉ及びビット位置情報ｊを
指標レジスタＡ１７に格納すべき書き込み制御信号ｅを
出力する。

【００７１】また、符号データの最後に付加されるＥＯ
Ｌ（１ページの符号データの最後には、ＲＴＣが付加さ
れており、本ＥＯＬは、その一部）を検出したＥＯＬ検
出信号ｈを受信した時データアドレス演算回路５から出
力された番地情報ｉ及びビット位置情報ｊを指標レジス
タＡ１７に格納すべき書き込み制御信号ｅを出力し、前
記情報ｉ及びｊを格納する。上記処理を１ページの符号
データを受信し終えるまで繰り返す。コードデータ記憶
回路２の符号データは指標レジスタＡ１７の値によって
走査ライン数ＶごとにＥＯＬを境にＤ₀ からＤ_m に分割
される。

【００７２】次に、制御部７は、圧縮率演算回路８に演
算を実行させるべき演算指示信号ｐを出力し、圧縮率演
算回路８は、指標レジスタＡ１７に格納されている走査
ライン先頭の番地情報ｉ、ビット位置情報ｊを先頭から
順次処理していき連続する２つの走査ライン先頭の番地
情報ｉ、ビット位置情報ｊにつき、先に格納されている
走査ライン先頭ビットの格納番地およびワード内ビット
位置とその次に格納されている走査ライン先頭ビットの
格納番地およびワード内ビット位置の差（つまり、連続
する２つの走査ライン先頭の番地情報ｉ、ビット位置情
報ｊ間の符号データ量）と走査ライン数Ｖ、及びあらか
じめ与えられる１走査ラインの符号データ伸張後のラン
レングス（伸張後の画像は、矩形であると想定してい
る、以下ランレングスＬ）とから符号データの圧縮率を
演算指示信号ｐを受信するごとに演算し出力して、圧縮
率レジスタ９にセットする。

【００７３】つまり、符号データの先頭の番地情報を番
地情報ｉ₀ 、ビット位置情報ｊ₀ とし、指標レジスタＡ
１７に格納されている番地情報、ビット位置情報を番地
情報ｉ_n 、ビット位置情報ｊ_n （ｎ＝１〜ｍ）、符号デ
ータの末尾の番地情報を番地情報ｉ_m+1 、ビット位置情
報をビット位置情報ｊ_m+1 とした場合、上記Ｄ₀ の圧縮
率Ｄ_0cは、 Ｄ_0c＝符号データ伸張後のビット数／符号データのビット数 ＝ランレングスＬ×走査ライン数Ｖ ／（（ｉ₁ −ｉ₀ ）×１ワードのビット数＋（ｊ₁ −ｊ₀ ）） 以下同様に上記Ｄ_m の圧縮率Ｄ_mcは、 Ｄ_mc＝符号データ伸張後のビット数／符号データのビット数 ＝ランレングスＬ×走査ライン数Ｖ ／（（ｉ_m+1 −ｉ_m ）×１ワードのビット数＋（ｊ_m+1 −ｊ_m ）） として与えられる。

【００７４】圧縮率レジスタ９は、その結果を格納す
る。

【００７５】処理性能テーブルは、後記符号復号回路の
その処理する符号データの圧縮率と処理性能との関係で
ありあらかじめ与えられる。（図５にその一例を示
す。）以下、図をもとに説明する。

【００７６】図５は、本発明のデータ伸張処理装置の処
理性能テーブルを示す図である。

【００７７】一般的に、符号復号回路の符号データ復号
処理性能は、その回路固有のものであり、また、処理す
る符号データの圧縮率によって変化する。

【００７８】同図において、圧縮率は、符号データとそ
の符号データを復号した結果である原画とのデータ量の
比で表されるもので以下の通りである。

【００７９】 また、処理性能は、あるまとまった符号データを復号処
理した時の処理時間を符号データ量（ビット数）で除算
した値で、その符号データの圧縮率と対比させたもので
ある。処理性能を算出する際、一般的なドキュメントに
おいては、原画の走査ラインに対して白黒（白：論理値
“０”、黒：論理値“１”）の変化が少ない（１つの符
号データに対するランレングス値が大きい）部分（例え
ば図１３の１３０２部、１３０４部）と、その逆に、白
黒の変化が多い（１つの符号データに対するランレング
ス値が小さい）部分（例えば図１３の１３０３部の網掛
けの部分）が存在する。一般的に、白黒の変化が多い部
分は、圧縮率が小さく、白黒の変化が少ない部分は、圧
縮率が大きい傾向にある。そこで、１ページのドキュメ
ントにおいて、白黒の変化が少ない部分と白黒の変化が
多い部分とをピックアップしその部分の圧縮率と処理性
能を求める。

【００８０】制御部７は、処理時間演算回路１１に演算
を実行させるべき演算指示信号ｑを出力し、処理時間演
算回路１１は、処理性能テーブルと圧縮率レジスタ及び
その符号データ量（前記圧縮率を演算した際に使用した
２つの指標レジスタＡの値の差として算出する。）から
その符号データの処理時間を演算指示信号ｑを受信する
ごとに演算し出力して、処理時間レジスタ１２にセット
する。

【００８１】上記Ｄ₀ の処理時間を演算する場合につい
て以下に説明する。

【００８２】まず、処理性能テーブルから圧縮率レジス
タのＤ_0cの値に最も近い値に対応する処理性能を検索す
る。仮に、その処理性能値がｔ₁ であるとした場合、上
記Ｄ ₀ の処理時間Ｄ_otは、 Ｄ_0t＝ｔ₁ ×（（ｉ₁ −ｉ₀ ）×１ワードのビット数＋
（ｊ₁ −ｊ₀ ）） 以下同様に上記Ｄ_m の処理時間Ｄ_mtは、Ｄ_m に対応する
処理性能をｔ_m とすると、 Ｄ_mt＝ｔ_m ×（（ｉ_m+1 −ｉ_m ）×１ワードのビット数
＋（ｊ_m+1 −ｊ_m ）） として与えられる。

【００８３】処理時間レジスタ１２は、その結果を格納
する。

【００８４】制御部７は、処理時間レジスタ１２に格納
されている１ページの分割された領域の処理時間の個数
ｓを通知し、分割点演算回路１３に演算を実行させるべ
き演算指示信号ｒを出力する。分割点演算回路１３は、
処理時間レジスタ１２に格納されている値から１ページ
分の符号データ処理時間（処理時間レジスタ１２に格納
されている処理時間ｓ個の値の合計）を求める。次に、
その１ページ分の符号データ処理時間を並列処理する符
号復号回路数で除算した値（以下平均値Ｔ_A ：一つの符
号復号回路で必要な処理時間の平均値）を求める。次
に、各符号復号回路が上記Ｄ₀ からＤ_m の内連続するど
の部分を処理するかを決定する。処理時間レジスタ１２
に格納されているＤ_0t、Ｄ_1t、Ｄ_2t…を加算していき最
初にＤ_0t＋Ｄ_1t＋Ｄ_2t＋…＋Ｄ_lt≧Ｔ_Aとなったとき、
Ｄ_0t＋Ｄ_1t＋Ｄ_2t＋…＋Ｄ_ltとＤ_0t＋Ｄ_1t＋Ｄ_2t＋…＋
Ｄ_(l-1)tとを比較しＴ_A に近いほうまでを１つの符号復
号回路に割り当てる。つまり、Ｄ_0t＋Ｄ_1t＋Ｄ_2t＋…＋
Ｄ_(l-1)tの方がＴ_A に近かった場合、前記Ｄ₀ からＤ
_l-1 までの領域を１つの符号復号回路に割り当てる。

【００８５】この時、指標レジスタＡに格納されている
Ｄ_l に対応する番地情報ｉ及びビット位置情報ｊを指標
レジスタＢにセットする。

【００８６】次に、Ｄ_lt＋Ｄ_(l+1)t＋Ｄ_(l+2)t＋…＋Ｄ
_kt≧Ｔ_Aとなったとき、Ｄ_lt＋Ｄ_(l+1)t＋Ｄ_(l+2)t＋…
＋Ｄ_ktとＤ_lt＋Ｄ_(l+1)t＋Ｄ_(l+2)t＋…＋Ｄ_(k-1)tとを
比較しＤ_lt＋Ｄ_(l+1)t＋Ｄ_(l+2)t＋…＋Ｄ_ktの方がＴ_A
に近かった場合Ｄ_l からＤ_Kまでの領域を別の１つの符
号復号回路に割り当てる。

【００８７】この時、指標レジスタＡに格納されている
Ｄ_k+1 に対応する番地情報ｉ及びビット位置情報ｊを指
標レジスタＢにセットする。

【００８８】以下同様にして、Ｄ₀ からＤ_m の領域を各
符号復号回路に割り当てる。

【００８９】ただし、最後から１つ前の符号復号回路へ
の割り当てが終了した時点で、残っている領域を最後の
符号復号回路に割り当て、最後に符号データの末尾の格
納番地情報ｉ、ワード内ビット位置情報ｊを格納する。

【００９０】指標レジスタＢは、その結果を格納する。

【００９１】符号復号回路１５は、指標レジスタＢに格
納されている走査ライン先頭ビットの格納番地およびワ
ード内ビット位置に従い、制御部７からの制御信号ｗで
ＭＨ符号またはＭＲ符号の符号復号処理を開始し、その
結果をイメージメモリ１６に書き込む。

【００９２】また、本発明のデータ伸張処理装置の符号
復号処理のフローチャートを図６、図７、図８、図９、
図１０、図１１、図１２に示す。

【００９３】また、ＭＲ符号データを処理する場合に
は、指標レジスタＡに格納する走査ライン先頭ビットの
格納番地およびワード内ビット位置をＫパラメータ（二
次元符号化方式による符号化は、１つの走査線を一次元
符号化用符号によって符号化した上で、それに続くＫ−
１本の走査線の各々を、その前の走査線を参照して符号
化する方法で行う。）の正の整数倍のあらかじめ定めら
れたラインごとに格納することにより行う。

【００９４】次に、この実施例の動作を具体的な例につ
いて記述する。

【００９５】図１３は、画像データの一具体例を示した
もので、１３０１は、紙面上の印刷範囲を示し、その中
に文字列１３０２、グラフ及びその説明文１３０３、回
路図１３０４が表現されることを示している。

【００９６】また、図１３の左側に記載しているＤ₀ 〜
Ｄ₁₅は、領域Ｄ₀ 〜Ｄ₁₅を示し、→は、その分割点を示
す。

【００９７】これを符号化したものが、上位装置から送
られてくる。

【００９８】以下、ＭＨ符号の場合につき説明する。

【００９９】また、本具体例においては、符号復号回路
Ａ、符号復号回路Ｂ、符号復号回路Ｃ、符号復号回路Ｄ
の４つの符号復号回路によって並列処理される場合につ
いて記述する。

【０１００】今、画像の全走査ライン数は、１６００ラ
イン、１走査ラインの符号データ伸張後のランレングス
値を１０００とし、これを走査ライン数で１００ライン
ごとの走査ライン先頭ビットの格納番地及びワード内ビ
ット位置を指標レジスタＡに格納した場合、図１３の枠
外に示してある通りＤ₀ からＤ₁₅の１６の領域に分割さ
れる。

【０１０１】それぞれの領域の原画データ量（ビット
数）は、 １０００×１００＝１０００００ビット また、指標レジスタＡに格納される格納番地情報ｉ及び
ワード内ビット位置情報ｊは、表１の通りであるとする
（１ワードは、１６ビット）。

【０１０２】

【表１】 それぞれの領域の符号データ量（ビット数）は表２の様
になる。

【０１０３】

【表２】 それぞれの領域の符号データの圧縮率は、０．５単位で
表すと、表３の様になる。

【０１０４】

【表３】 また、処理性能テーブルの値が、表４の値であるとす
る。

【０１０５】

【表４】 上記の値から、処理時間を計算すると、表５の様にな
る。

【０１０６】

【表５】 次に、領域Ｄ₀ からＤ₁₅を４つに分割する。

【０１０７】上記、処理時間の総計は、６２７．９２ｍ
ｓとなる。これを４で除算した結果は、１５６．９８ｍ
ｓである。

【０１０８】上記表の処理時間を領域Ｄ₀ から順番に加
算していくと、領域Ｄ₀ からＤ₃ までの加算結果は、１
４４．３６ｍｓ、領域Ｄ₀ からＤ₄ までの加算結果は、
１８２．５５ｍｓとなり、領域Ｄ₀ からＤ₃ までの加算
結果の方が１５６．９８ｍｓに近い値となる。

【０１０９】以下同様に順次加算していくと、以下の様
な結果がえられる。

【０１１０】領域Ｄ₄ からＤ₆ までの加算結果は、１６
８．５４ｍｓ、領域Ｄ₇ からＤ₁₀までの加算結果は、１
５５．３９ｍｓ、領域Ｄ₁₁からＤ₁₅までの加算結果は、
１５９．８２ｍｓ、したがって、領域Ｄ₀ からＤ₃ まで
を最初の符号復号回路が処理する符号データに領域Ｄ₄
からＤ₆ までをその次の符号復号回路が処理する符号デ
ータに領域Ｄ₇ からＤ₁₀までをその次の符号復号回路が
処理する符号データに領域Ｄ₁₁からＤ₁₅までをその次の
符号復号回路が処理する符号データに分割する。つま
り、指標レジスタＢに表６に示すように格納番地情報
ｉ、ワード内ビット位置ｊを格納する。

【０１１１】

【表６】 次に、４つの符号復号回路は、指標レジスタＢに格納さ
れている情報にしたがって、符号復号処理を開始する。

【０１１２】つまり、符号復号回路Ａは、情報ｉ₀ 、ｊ
₀ から情報ｉ₄ 、ｊ₄ までの符号データを復号処理して
イメージメモリに書き込む。

【０１１３】符号復号回路Ｂは、情報ｉ₄ 、ｊ₄ から情
報ｉ₇ 、ｊ₇ までの符号データを復号処理してイメージ
メモリに書き込む。

【０１１４】符号復号回路Ｃは、情報ｉ₇ 、ｊ₇ から情
報ｉ₁₁、ｊ₁₁までの符号データを復号処理してイメージ
メモリに書き込む。

【０１１５】符号復号回路Ｄは、情報ｉ₁₁、ｊ₁₁から情
報ｉ₁₆、ｊ₁₆までの符号データを復号処理してイメージ
メモリに書き込む。

【０１１６】以上説明したように行うことで、以下の効
果を得られる。

【０１１７】符号復号回路Ａの処理する領域は、Ｄ₀ 〜
Ｄ₃ であるから、処理時間は、３１．９７＋４１．２５
＋３２．１９＋３８．７６＝１４４．１７ｍｓ 符号復号回路Ｂの処理する領域は、Ｄ₄ 〜Ｄ₆ であるか
ら処理時間は、３８．１９＋６９．６０＋６０．７５＝
１６８．５４ｍｓ 符号復号回路Ｃの処理する領域は、Ｄ₇ 〜Ｄ₁₀であるか
ら処理時間は、５０．５３＋３８．３８＋３２．７７＋
３３．７１＝１５５．３９ｍｓ 符号復号回路Ｄの処理する領域は、Ｄ₁₁〜Ｄ₁₅であるか
ら、処理時間は、３２．１８＋３１．９８＋３１．６１
＋３２．３７＋３１．６８＝１５９．８２ｍｓとなり、
一番処理時間が掛かるのは、符号復号回路Ｂの１６８．
５４ｍｓであるから、画像全体の処理時間は、１６８．
５４ｍｓである。

【０１１８】一方、従来の方法で行った場合、ライン数
で分割するので、第１の符号復号回路の処理する領域
は、Ｄ₀ 〜Ｄ₃ であるから、処理時間は、３１．９７＋
４１．２５＋３２．１９＋３８．７６＝１４４．１７ｍ
ｓ 第２の符号復号回路の処理する領域は、Ｄ₄ 〜Ｄ₇ であ
るから、処理時間は、３８．１９＋６９．６０＋６０．
７５＋５０．５３＝２１９．０７ｍｓ 第３の符号復号回路の処理する領域は、Ｄ₈ 〜Ｄ₁₁であ
るから、処理時間は、３８．３８＋３２．７７＋３３．
７１＋３２．１８＝１３７．０４ｍｓ 第４の符号復号回路の処理する領域は、Ｄ₁₂〜Ｄ₁₅であ
るから、処理時間は、３１．９８＋３１．６１＋３２．
３７＋３１．６８＝１２７．６４ｍｓとなり、一番処理
時間が掛かるのは、第２の符号復号回路の２１９．０７
ｍｓであるから、画像全体の処理時間は、２１９．０７
ｍｓである。

【０１１９】従って、従来方式に対して、２１９．０７
ｍｓ−１６８．５４ｍｓ＝５０．５３ｍｓ短縮されてい
る。

【０１２０】

【発明の効果】第１の効果は、１ページの符号データ
（ＭＨ符号、ＭＲ符号）を走査ライン単位に複数ブロッ
クに分割し、その各々の符号データを分割ブロック数に
等しい複数の符号復号回路において並行に符号復号処理
を行うデータ伸張処理装置において、１ページの符号デ
ータを分割処理した場合、各符号復号回路の要する復号
処理時間をほぼ等しくできるということである。

【０１２１】これにより、ある一つの符号復号回路が他
の符号復号回路よりも多くの処理時間を要するというこ
とがなくなり、１ページの処理時間の最適化を計ること
ができるようになる。

【０１２２】その理由は、符号データの圧縮率と符号デ
ータ量をもとに各ブロックの符号データの分割走査ライ
ン数を各符号復号回路の復号処理時間を平均化させるよ
うに変化させたからである。

【図面の簡単な説明】

【図１】本発明の実施の一形態としてのデータ伸張処理
装置を示すブロック図である。

【図２】図１の復号部の一例の詳細ブロック図である。

【図３】図１の分割部の一例の詳細ブロック図（１／
２）である。

【図４】図１の分割部の一例の詳細ブロック図（２／
２）である。

【図５】本発明の処理性能テーブルの一例を示す図であ
る。

【図６】図３のＥＯＬ検出回路の処理の一例を示すフロ
ーチャート図である。

【図７】図３のデータアドレス演算回路の処理の一例を
示すフローチャート図である。

【図８】図３の指標レジスタＡの処理の一例を示すフロ
ーチャート図である。

【図９】図３の圧縮率演算回路の処理の一例を示すフロ
ーチャート図である。

【図１０】図４の処理時間演算回路の処理の一例を示す
フローチャート図である。

【図１１】図３の制御部の処理の一例を示すフローチャ
ート図（１／２）である。

【図１２】図３の制御部の処理の一例を示すフローチャ
ート図（２／２）である。

【図１３】一具体例を示す画像である。

【図１４】一般的なＭＨ符号復号器の一例を示すブロッ
ク図である。

【図１５】一般的なＭＲ符号復号器の一例を示すブロッ
ク図である。

【図１６】従来の技術のＭＨ符号復号器の一例を示すブ
ロック図である。

【図１７】ＭＨ符号復号器のブロック図である。

【符号の説明】

１ 上位装置 ２ コードデータ記憶回路 ３ ＭＨ符号復号回路 ４ ＥＯＬ検出回路 ５ データアドレス演算回路 ６ 指標レジスタ ７ 制御部 ８ 圧縮率演算回路 ９ 圧縮率レジスタ １０ 処理性能テーブル記憶回路 １１ 処理時間演算回路 １２ 処理時間レジスタ １３ 分割点演算回路 １４ 指標レジスタＢ １５ 符号復号回路 １６ イメージメモリ １７ 指標レジスタＡ １０１ 並直変換レジスタ １０２ 符号テーブル記憶回路 １０３ ビデオデータ発生回路 １０４ タイミング制御回路 １４０１ コードメモリ １４０２ ＭＨ復号回路 １４０３ 画素生成回路 １４０４ イメージメモリ １５０１ コードメモリ １５０２ ＭＲ復号回路 １５０３ 変化点検出回路 １５０４ 画素生成回路 １５０５ イメージメモリ

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 上位装置からの符号データを復号する複
   数の符号復号手段と、少なくとも１ページ分の前記符号
   データを複数に分割して、それぞれ前記複数の符号復号
   回路に供給するデータ分割手段と、を備えて、前記上位
   装置からの前記符号データを画像データに変換するデー
   タ伸張処理装置であって、 前記データ分割手段は、前記少なくとも１ページ分の前
   記符号データを復号するための全処理量が、前記符号デ
   ータ中の分割される領域毎の圧縮率及び符号データ量に
   従って、前記各分割される領域の処理時間を均一化した
   各処理量の総和となる割り付けに分割する手段であり、
   前記分割された前記符号データを前記複数の符号復号回
   路に供給することによって前記画像データを得ることを
   特徴とするデータ伸張処理装置。
2. 【請求項２】 復号すべき前記少なくとも１ページ分の
   前記符号データを記憶するコードデータ記憶回路と、 前記符号復号手段により復号された画像データを格納す
   るイメージメモリとを備え、 前記データ分割手段は、 ライン同期に使用するエンドオブライン（以下ＥＯＬ）
   の有無を検出するＥＯＬ検出回路と、 前記ＥＯＬ検出回路の出力結果からＥＯＬ最終ビットの
   次のビットの前記コードデータ記憶回路への格納番地お
   よびワード内ビット位置を演算するデータアドレス演算
   回路と、 その走査ライン先頭ビットの前記格納番地および前記ワ
   ード内ビット位置をあらかじめ定められた走査ラインご
   とに格納する指標レジスタＡと、前記 指標レジスタＡに格納されている前記各走査ライン
   先頭ビットの前記格納番地および前記ワード内ビット位
   置間の符号データの前記圧縮率を演算し出力する圧縮率
   演算回路と、前記圧縮率の 結果を格納する圧縮率レジスタと、 あらかじめ与えられる前記符号復号手段の処理性能とそ
   の処理する符号データの前記圧縮率との関係を与える処
   理性能テーブルを記憶する記憶性能テーブル記憶回路
   と、前記 圧縮率レジスタの値とその値に対応する前記符号デ
   ータを前記符号復号回路が処理した場合の処理時間を演
   算し出力する処理時間演算回路と、前記処理時間を演算 結果を格納する処理時間レジスタ
   と、 前記処理時間レジスタに格納されている値から前記各符
   号復号回路の処理時間が、均一化した値となる様な前記
   指標レジスタＡに格納されている前記走査ライン先頭ビ
   ットの前記格納番地および前記ワード内ビット位置を前
   記符号復号回路の数だけ選択し出力する分割点演算回路
   と、 その出力結果を格納する指標レジスタＢと、 を含み構成されることを特徴とする請求項１記載のデー
   タ伸張処理装置。
3. 【請求項３】 復号すべき前記符号データは、ＭＨ符号
   データであり、 前記圧縮率演算回路は、前記指標レジスタＡに格納され
   ているある１つの走査ライン先頭ビットの格納番地およ
   びワード内ビット位置（前記指標レジスタＡの値１）と
   その次に格納されている走査ライン先頭ビットの格納番
   地およびワード内ビット位置（あらかじめ定められた走
   査ライン後の走査ライン先頭ビットの格納番地およびワ
   ード内ビット位置で以下前記指標レジスタＡの値２）と
   その間のあらかじめ定められた走査ライン数、及びあら
   かじめ与えられる１走査ラインの符号データ伸張後のラ
   ンレングス値とから上記指標レジスタＡの値１と上記指
   標レジスタＡの値２の間の符号データ（符号データ１）
   の前記圧縮率（圧縮率１）を演算し出力する機能を有
   し、 前記処理時間演算回路は、前記圧縮率レジスタの値（圧
   縮率１）とその値に対応する符号データ（上記符号デー
   タ１）を前記符号復号回路が処理した場合の処理時間を
   演算し出力する機能を有し、 前記分割点演算回路は、前記処理時間レジスタに格納さ
   れている値から１ページ分の符号データ処理時間（前記
   処理時間レジスタに格納されている値の合計）を演算
   し、その１ページ分の符号データ処理時間を並列処理す
   る前記符号復号回路の個数で除算した値（一つの前記符
   号復号回路で必要な処理時間の平均値で以下平均値Ａ）
   を求め、次に、前記処理時間レジスタに格納されている
   値を先頭から順次加算していき上記平均値Ａに最も近い
   値になるごとにそれに対応する前記指標レジスタＡに格
   納されている走査ライン先頭ビットの格納番地およびワ
   ード内ビット位置を前記符号復号回路の数だけ選択し出
   力する機能を有する、 ことを特徴とする請求項２記載のデータ伸張処理装置。
4. 【請求項４】 復号すべき符号データは、ＭＲ符号デー
   タであり、 前記指標レジスタＡに格納する走査ライン先頭ビットの
   格納番地及びワード内ビット位置をあらかじめ定められ
   たＫパラメータの正の整数倍の走査ラインごととし、 前記圧縮率演算回路は、前記指標レジスタＡに格納され
   ているある１つの走査ライン先頭ビットの格納番地およ
   びワード内ビット位置（以下前記指標レジスタＡの値
   １）とその次に格納されている走査ライン先頭ビットの
   格納番地およびワード内ビット位置（前記Ｋパラメータ
   の正の整数倍のあらかじめ定められた走査ライン後の走
   査ライン先頭ビットの格納番地およびワード内ビット位
   置で以下前記指標レジスタＡの値２）とその間のあらか
   じめ定められた走査ライン数、及びあらかじめ与えられ
   る１走査ラインの符号データ伸張後のランレングス値と
   から上記指標レジスタＡの値１と上記指標レジスタＡの
   値２の間の符号データ（符号データ１）の前記圧縮率
   （圧縮率１）を演算し出力する機能を有し、 前記処理時間演算回路は、前記圧縮率レジスタの値（圧
   縮率１）とその値に対応する符号データ（上記符号デー
   タ１）を前記符号復号回路が処理した場合の処理時間を
   演算し出力する機能を有し、 前記分割点演算回路は、前記処理時間レジスタに格納さ
   れている値から１ページ分の符号データ処理時間（前記
   処理時間レジスタに格納されている値の合計）を演算
   し、その１ページ分の前記符号データ処理時間を並列処
   理する前記符号復号回路の個数で除算した値（一つの前
   記符号復号回路で必要な処理時間の平均値で以下平均値
   Ａ）を求め、次に、前記処理時間レジスタに格納されて
   いる値を先頭から順次加算していき、上記平均値Ａに最
   も近い値になるごとにそれに対応する前記指標レジスタ
   Ａに格納されている走査ライン先頭ビットの格納番地お
   よびワード内ビット位置を符号復号回路の数だけ選択し
   出力する機能を有する、 ことを特徴とする請求項２記載のデータ伸張処理装置。