JP3202957B2 - ビデオ信号用電源回路 - Google Patents
ビデオ信号用電源回路Info
- Publication number
- JP3202957B2 JP3202957B2 JP32947697A JP32947697A JP3202957B2 JP 3202957 B2 JP3202957 B2 JP 3202957B2 JP 32947697 A JP32947697 A JP 32947697A JP 32947697 A JP32947697 A JP 32947697A JP 3202957 B2 JP3202957 B2 JP 3202957B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- switching element
- conduction period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Receiver Circuits (AREA)
- Dc-Dc Converters (AREA)
Description
電子装置に用いる電源回路にかかり、特に、高品位画像
を得るための電源回路に関する。
は、入力電圧を昇圧する昇圧型と、入力電圧を降圧する
降圧型、入力電圧の極性を反転させる極性反転型の3種
類があり、いずれの型の電源回路も電子機器に広く用い
られている。従来技術のスイッチング方式の電源回路の
うち、降圧型の電源回路を図6の符号101に示す。
トランジスタから成るスイッチング素子111と、該ス
イッチング素子111に直列接続されたインダクタンス
素子112と、スイッチング素子111を動作させる制
御回路115とを有しており、制御回路115がスイッ
チング素子111を導通させると、インダクタンス素子
112が入力側電源118に接続され、インダクタンス
素子112に入力電圧Vbが印加されるように構成され
ている。
チング素子111のドレイン端子との間に接続されたダ
イオード素子114は逆バイアスされ、入力側電源11
8から供給された電流i1はインダクタンス素子112
を流れ、負荷と平滑コンデンサ113に供給される。
1を導通から遮断に転じさせると、インダクタンス素子
112に生じた起電力によってダイオード114が順バ
イアスされ、インダクタンス素子112に蓄積された磁
気エネルギーが電流i2に変換され、負荷と平滑コンデ
ンサ113に供給される。
蓄積された磁気エネルギーが消滅すると、平滑コンデン
サ113が放電し、負荷に電流が供給されるようになっ
ており、そして、制御回路115がスイッチング素子1
11を再び導通させると、入力側電源118から負荷や
平滑コンデンサ113に電力が供給される。
ング素子111に導通と遮断を繰り返させることで、負
荷に電力が供給されており、制御回路115は、平滑コ
ンデンサ113に現れる直流出力電圧を検出し、スイッ
チング素子111の導通期間を制御して、直流出力電圧
を所定値で安定させている。
回路を含め、上記のような従来技術の電源回路101で
は、オペアンプ等の増幅器を用いてアナログのフィード
バックループを構成し、直流出力電圧が所定値で安定す
るようにスイッチング素子111の導通期間を変更して
おり、フィードバックループが正常に動作し、発振等の
誤動作が生じないようにするために、フィードバックル
ープの時定数の設定が面倒であった。
スイッチング素子が導通と遮断を繰り返す際にノイズが
発生してしまい、特に、スイッチング電源回路がビデオ
信号を扱う電子回路に電力を供給する場合には、ビデオ
信号に含まれる映像信号にノイズが侵入し、画質が劣化
するという問題がある。
の不都合を解決するために創作されたものであり、その
目的は、ビデオ信号の映像信号にスイッチング動作に伴
うノイズが重畳することのないビデオ信号を扱う電子回
路に好適な電源回路を提供することにある。
に、請求項1に記載の発明は、ビデオ信号を扱う電子回
路に対して直流出力電圧を供給するスイッチング電源回
路であって、インダクタンス素子と、上記インダクタン
ス素子から出力される電圧を平滑するためのコンデンサ
と、上記インダクタンス素子に電圧を供給するためのス
イッチング素子と、上記直流出力電圧に対応するサンプ
ル電圧を生成する電圧生成回路と、上記サンプル電圧と
第1の基準電圧とを比較して第1の比較信号を出力する
第1の比較回路と、上記サンプル電圧と上記第1の基準
電圧よりも低い第2の基準電圧とを比較して第2の比較
信号を出力する第2の比較回路と、記憶しているカウン
タ値のカウントアップ又はカウントダウンを行なうカウ
ンタと、上記カウント値に応じて上記スイッチング素子
の上記ビデオ信号の水平ブランキング期間における導通
期間を規定するための導通期間設定回路と、上記水平ブ
ランキング期間において上記導通期間設定回路により規
定される導通期間の間上記スイッチング素子を駆動する
駆動回路と、上記第1及び第2の比較信号に応じて上記
カウンタのカウント値のカウントアップ又はカウントダ
ウンを操作するカウンタ操作回路とを有し、上記サンプ
ル電圧が上記第1の基準電圧と第2の基準電圧との間の
電圧範囲にない場合に上記カウント値がカウントアップ
又はカウントダウンされる。
の電源回路であって、上記導通期間設定回路は、クロッ
ク信号により決定される単位時間に上記カウンタ値を乗
じた値に応じた時間を上記スイッチング素子の導通期間
として設定する。
に記載の電源回路であって、上記導通期間設定回路が、
上記スイッチング素子の導通期間の開始時刻又は終了時
刻の何れか一方の時刻を固定し、上記カウント値の増減
に応じて他方の時刻を変更する。
デオ信号中の映像信号が送出される映像信号期間中はス
イッチング素子を遮断させておき、水平ブランキング期
間毎に導通させ、ビデオ信号を扱う電子回路に直流出力
電圧を供給している。
に記憶されたカウント値に応じた時間になるように構成
されており、第1及び第2の比較回路が、直流出力電圧
の大きさに対応したサンプル電圧を第1及び第2の基準
電圧とそれぞれ比較し、その比較結果によってカウント
値が操作され、サンプル電圧が第1及び第2の基準電圧
の間の電圧に近づく方向に導通期間が修正される。
も、所定の電圧で安定する。
不要であり、第1及び第2の比較回路やカウンタによ
り、サンプル電圧がディジタル的に処理されるので、発
振等の誤動作が発生する危険性がない。
上限電圧と下限電圧として規定されており、第1及び第
2の比較回路がサンプル電圧を上限電圧及び下限電圧と
それぞれ比較し、サンプル電圧が上限電圧と下限電圧と
で構成される電圧の範囲外であった場合にはカウント値
を増減し、その電圧の範囲内にあった場合にはカウント
値を変更しないようにしているので、直流出力電圧の安
定度が向上する。
高速なクロック信号が生成されているので、そのクロッ
ク信号を利用すると、スイッチング素子の導通期間を、
クロック信号によって決定される単位時間にカウント値
を乗算した値に応じた時間に設定することができる。
水平ブランキング期間内で導通し、そして水平ブランキ
ング期間が終了する前に導通から遮断に転じる必要があ
るので、導通期間の開始時刻又は終了時刻のいずれか一
方の時刻を水平ブランキング期間内で固定しておき、カ
ウント値が変更された場合には、他方の時刻を水平ブラ
ンキング期間内で変更することで、導通期間をカウント
値に応じて設定することが可能となる。
電源回路であり、スイッチング素子11と、インダクタ
ンス素子12と、平滑コンデンサ13と、ダイオード1
4と、駆動回路21と、制御回路22と、クロック信号
発生器23とを有している。
Sトランジスタで構成されており、そのソース端子は入
力側電源18に接続され、入力電圧Vbが印加されてい
る。また、スイッチング素子11のゲート端子は駆動回
路21に接続され、ドレイン端子は、ダイオード14の
カソード端子とインダクタンス素子12の一端とに接続
されている。
の電源回路1の負荷である電子回路29と、一方の端子
がグラウンド電圧ラインに接続された平滑コンデンサ1
3の他方の端子とに接続されている。
ラウンド電圧ラインに接続されており、駆動回路21
が、スイッチング素子11のゲート端子にグラウンド電
圧を印加し、スイッチング素子11を導通させると、ダ
イオード14は逆バイアスされた状態で、インダクタン
ス素子12の一端が入力側電源18に接続され、入力側
電源18から電子回路29と平滑コンデンサ13に電流
が供給されることで、直流出力電圧VOUTが生成され
る。
高電圧を印加し、スイッチング素子11を導通から遮断
に転じさせた場合、インダクタンス素子12に生じる起
電力によってダイオード14が順バイアスされ、インダ
クタンス素子12に蓄積された磁気エネルギーが電流に
変換され、平滑コンデンサ13及び電子回路29に供給
される。
れたエネルギーが消滅すると、平滑コンデンサ13や電
子回路29に供給される電流は停止し、平滑コンデンサ
13が放電することで、電子回路29に電流を供給す
る。
電子回路29は、CCD回路61と、ADコンバータ6
2と、ドライバ67とを有しており、CCD回路61は
ドライバ67によって駆動され、入射光を画像データと
して取り込むように構成されている。
アナログ信号として出力され、ADコンバータ62が、
そのアナログ信号からノイズを除去した後、ディジタル
信号に変換し、論理回路(ASIC)63によって制御さ
れた状態で、DSP回路65に出力される。
号は、メモリ64に記憶されたプログラムに従って画像
処理が行われ、論理回路63を介して、DAコンバータ
68とプロトコル回路69に出力されている。画像処理
が行われたディジタル信号は、DAコンバータ68によ
ってアナログ信号に変換され、プロトコル回路69によ
って制御された状態で送信され、受信側の表示装置によ
って画像表示が行われる。
号は、最大出力が100mVと微弱であり、そのため、
ADコンバータ62内では入力された信号を電圧増幅し
た後、ディジタル信号に変換している。このような微弱
なアナログ信号を扱う信号処理系にノイズが侵入した場
合にはアナログ信号と一緒に増幅され、ディジタル信号
に変換されるために、最終的に得られる画像が劣化して
しまう。
子11を動作させる駆動回路21は、制御回路22によ
って制御されており、駆動回路21は、画像データに影
響を与えない期間だけ、スイッチング素子11を導通さ
せるように構成されている。
1は、2個の抵抗27、28を有しており、電子回路2
9に供給される直流出力電圧VOUTは、その抵抗27、
28によって分圧され、直流出力電圧VOUTに比例した
サンプル電圧VSが生成されており、そのサンプル電圧
VSは、制御回路22に供給されている。
11、412と、基準電圧発生器421、422と、カウン
タ操作回路(デコーダ)44と、カウンタ45と、導通期
間設定回路46とが設けられており、入力されたサンプ
ル電圧VSは、各比較器411、412の非反転入力端子
に供給されている。
は、基準電圧発生器421、422が出力する基準電圧が
それぞれ入力され、サンプル電圧VSとの大小関係を求
めるようになっている。
準電圧は、上限電圧Vref1と、その上限電圧よりも低電
圧の下限電圧Vref2(Vref2<Vref1)によって構成され
ており、一方の比較器411を上位ビット側、他方の比
較器412を下位ビット側とすると、上限電圧Vref1は
上位ビット側の比較器411に入力され、下限電圧Vref
2は下位ビット側の比較器412に入力されている。
“1”、ローの場合を“0”で表すものとすると、サン
プル電圧VSが上限電圧Vref1よりも大きい場合(Vref1
<VS)は“11”が出力され、サンプル電圧VSが上限
電圧Vref1と下限電圧Vref2で構成される電圧の範囲内
にある場合(Vref2≦VS≦Vref1)は“01”が出力さ
れ、また、サンプル電圧VSが下限電圧Vref1よりも小
さい場合(Vs<Vref1)は“00”が出力される。
作回路44に入力され、カウンタ操作回路44は入力さ
れた信号によってカウンタ45内のカウント値を操作す
るように構成されており、カウンタ操作回路44に“1
1”が入力されるとカウント値は“1”だけ増加され、
“00”が入力されると“1”だけ減じられ、“01”
が入力されると増減されないように構成されている。
設定回路46によって読みとられており、導通期間設定
回路46は、クロック信号発生器23から入力されるク
ロック信号の1周期期間を単位時間とし、その単位時間
をカウント値で乗算した値に対応した時点をスイッチン
グ素子11の導通開始時に設定し、駆動回路21を介し
て、スイッチング素子11を導通させるように構成され
ている。
明する。図3を参照し、符号50はビデオ信号を示して
おり、そのビデオ信号50に含まれる映像信号は、映像
信号期間TA内に出力され、水平ブランキング期間T
B(10μsec)内では出力されないものとする。
TB内で、スイッチング素子11が導通可能とされた期
間を示す信号であり、水平ブランキング期間TBが開始
する時刻hmaxから、ビデオ信号51に含まれる水平同
期信号が終了する時刻hstopまで出力される。従って、
スイッチング素子11の導通時間の最大値は、時刻h
maxから時刻hstopまでの間のTmaxで表される。
11の導通が終了する時刻は、時刻hstopに固定されて
おり、スイッチング素子11が導通を開始する時刻hON
が変更可能になっている。
1期間だけ早い時刻hminが設定されており、スイッチ
ング素子11の導通開始時刻hONは、時刻hminから時
刻hs topの間には設定できないようになっている。従っ
て、導通開始時刻hONがhminと一致したときに、スイ
ッチング素子11の導通期間TONは、最小の導通期間T
minになる。導通期間TONが最大値Tmaxになるのは、時
刻hONが時刻hmaxに一致したときである。
電圧の波形を示しており、導通期間TON中にローにな
り、スイッチング素子11を導通させる。符号57は、
スイッチング素子11のドレイン電圧の波形を示してお
り、スイッチング素子11が導通すると、ドレイン電圧
は入力電圧Vbまで上昇し、導通から遮断に転じると、
インダクタンス素子12の起電力によってダイオード1
4が順バイアスされ、負電圧まで低下する。
hmaxの時点から単位時間(クロック信号の1周期期間)
をカウント値S1で乗算した値に対応した時点hONまで
の期間を期間Tmaxから差し引いた期間として設定され
ており、水平ブランキング期間TB内で、その期間だけ
スイッチング素子11が導通するものとする。そして、
次にスイッチング素子11が導通する前に、サンプル電
圧Vsが基準電圧と比較され、その結果、カウンタ操作
回路44から“11”が出力された場合には、新しいカ
ウント値S2は、
い、導通開始時刻hONを動かす。従って、スイッチング
素子11の導通期間は、期間Tmaxから単位時間をカウ
ント値S2で乗算した期間を差し引いた期間になる。
開始時刻hONを示すカウント値は、水平ブランキング期
間TB毎に見直されているので、電源回路1が動作を開
始する際や、負荷変動により、サンプル電圧VSが基準
電圧の範囲外の電圧になった場合には、導通期間TON毎
に、単位時間の導通分だけ基準電圧に徐々に近づく。そ
して、サンプル電圧VSは、下限電圧Vref1と上限電圧
Vref2の間の電圧になったところで安定するので、結
局、出力電圧VOUTが所定の電圧で安定する。
間TB内にあるので、スイッチング素子11が導通する
ときや、導通から遮断に転じるときにノイズが発生した
場合でも、ビデオ信号50に含まれる映像信号に影響を
与えることはない。
が、図5(a)、(b)の符号2、3にそれぞれ示すよう
に、昇圧型や極性反転型であってもよい。
要素には、同じ符号を付して説明を省略すると、同図
(a)の昇圧型の電源回路2では、インダクタンス素子1
2aの一端が入力側電源18に接続され、他端がダイオ
ード14aのアノード端子に接続されており、ダイオー
ド14aのカソード端子は、負荷である電子回路29に
接続されている。
たスイッチング素子11aは、ドレイン端子が、ダイオ
ード14aのアノード端子に接続され、ソース端子がグ
ラウンド電圧ラインに接続されており、ゲート端子は、
駆動回路21を介して制御回路22に接続され、導通期
間が上記の電源回路1のように制御されるように構成さ
れている。
の電圧波形を図4(a)の符号56aで示し、また、ドレ
イン端子の電圧波形を同図の符号57aで示す。ゲート
電圧56aがハイになり、スイッチング素子11aが導通
すると、ダイオード14aは逆バイアスされ、インダク
タンス素子12aに電流が流れる。
ド14aのアノード端子には、入力側電源18の出力電
圧Vbに、インダクタンス素子12aの起電力が重畳され
た電圧が印加され、順バイアスされ、インダクタンス素
子12aに蓄積された磁気エネルギーが電流に変換さ
れ、電子回路29と平滑コンデンサ13に供給される。
このとき、入力電圧Vbに、インダクタンス素子12aに
生じた起電力が重畳されているので、この電源回路2の
直流出力電圧VOUTは昇圧されている。この電源回路2
でも、スイッチング素子11aは、ビデオ信号の水平ブ
ランキング期間TB毎に導通し、導通期間が操作される
ことで出力電圧VOUTが安定される。
チャネルMOSトランジスタで構成されたスイッチング
素子11bのソース端子が入力側電源18に接続され、
ドレイン端子がダイオード14bのカソード端子に接続
され、ダイオード14bのアノード端子が電子回路29
とコンデンサ13に接続されている。インダクタンス素
子12bの一端は、スイッチング素子11bのドレイン端
子に接続されており、他端はグラウンド電圧ラインに接
続されている。
形を図4(b)の符号56bで示し、ドレイン電圧の波形
を同図の符号57bで示す。ゲート電圧56bがローにな
り、スイッチング素子11bが導通すると、ダイオード
14aが逆バイアスされ、インダクタンス素子12bに電
流が流れる。そして、ゲート電圧がハイになり、スイッ
チング素子11bが導通から遮断に転じると、インダク
タンス素子12bの起電力により、ダイオード14bが順
バイアスされ、電子回路29を負電位にする。
チング電源1、2と同様に、スイッチング素子11bは
水平ブランキング期間TB内で導通するようにされてお
り、導通期間が制御されることで、出力電圧VOUTが安
定化されている。
チング素子11、11a、11bは、クロック信号の1周
期を単位時間として導通期間を増減させたが、それに限
定されるものではなく、例えば、クロック信号の半周期
や2周期以上の期間を単位時間としてもよい。また、導
通時刻の終了時刻を固定せず、開始時刻を固定し、カウ
ント値が増減された場合に終了時刻を変更するようにし
てもよい。
ref2以外にもサンプル電圧VSを比較する電圧を設け、
導通期間を細かく制御するようにしてもよい。
の時定数を設定する必要がない。スイッチング素子が水
平ブランキング期間内で導通するので、高品質の映像を
得ることができる。
すブロック図
ミングチャート
形を示すタイミングチャート (b):本発明の第3例の電源回路のドレイン波形を示す
タイミングチャート
イッチング素子 411、412……比較器 44…
…カウンタ操作回路 45……カウンタ 46……
導通期間設定回路 50……ビデオ信号 S1、S2
……カウント値 TA……映像信号期間 TB……水平ブランキング期間
hON……導通期間の開始時刻 hstop……導通期
間の終了時刻 VS……サンプル電圧 Vref 1……
上限電圧 Vref2……下限電圧 VOUT……直流出
力電圧
Claims (3)
- 【請求項1】ビデオ信号を扱う電子回路に対して直流出
力電圧を供給するスイッチング電源回路であって、 インダクタンス素子と、 上記インダクタンス素子から出力される電圧を平滑する
ためのコンデンサと、 上記インダクタンス素子に電圧を供給するためのスイッ
チング素子と、 上記直流出力電圧に対応するサンプル電圧を生成する電
圧生成回路と、 上記サンプル電圧と第1の基準電圧とを比較して第1の
比較信号を出力する第1の比較回路と、 上記サンプル電圧と上記第1の基準電圧よりも低い第2
の基準電圧とを比較して第2の比較信号を出力する第2
の比較回路と、 記憶しているカウント値のカウントアップ又はカウント
ダウンを行なうカウンタと、 上記カウント値に応じて上記スイッチング素子の上記ビ
デオ信号の水平ブランキング期間における導通期間を規
定するための導通期間設定回路と、 上記水平ブランキング期間において上記導通期間設定回
路により規定される導通期間の間上記スイッチング素子
を駆動する駆動回路と、 上記第1及び第2の比較信号に応じて上記カウンタのカ
ウント値のカウントアップ又はカウントダウンを操作す
るカウンタ操作回路と、 を有し、上記サンプル電圧が上記第1の基準電圧と第2
の基準電圧との間の電圧範囲にない場合に上記カウント
値がカウントアップ又はカウントダウンされるスイッチ
ング電源回路。 - 【請求項2】上記導通期間設定回路は、クロック信号に
より決定される単位時間に上記カウンタ値を乗じた値に
応じた時間を上記スイッチング素子の導通期間として設
定する請求項1に記載のスイッチング電源回路。 - 【請求項3】上記導通期間設定回路が、上記スイッチン
グ素子の導通期間の開始時刻又は終了時刻の何れか一方
の時刻を固定し、上記カウント値の増減に応じて他方の
時刻を変更する請求項1又は2に記載のスイッチング電
源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32947697A JP3202957B2 (ja) | 1997-11-13 | 1997-11-13 | ビデオ信号用電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32947697A JP3202957B2 (ja) | 1997-11-13 | 1997-11-13 | ビデオ信号用電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11146301A JPH11146301A (ja) | 1999-05-28 |
JP3202957B2 true JP3202957B2 (ja) | 2001-08-27 |
Family
ID=18221813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32947697A Expired - Fee Related JP3202957B2 (ja) | 1997-11-13 | 1997-11-13 | ビデオ信号用電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3202957B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6977492B2 (en) | 2002-07-10 | 2005-12-20 | Marvell World Trade Ltd. | Output regulator |
WO2010070789A1 (ja) * | 2008-12-19 | 2010-06-24 | 三菱電機株式会社 | 車載光源用点灯装置 |
JP6089768B2 (ja) * | 2013-02-25 | 2017-03-08 | 株式会社アドヴィックス | モータ駆動装置 |
-
1997
- 1997-11-13 JP JP32947697A patent/JP3202957B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11146301A (ja) | 1999-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6922042B2 (en) | DC/DC converter | |
US7928715B2 (en) | Switching regulator | |
US6348833B1 (en) | Soft starting reference voltage circuit | |
US6885177B2 (en) | Switching regulator and slope correcting circuit | |
US20080024099A1 (en) | Power Supply Apparatus | |
US20080061754A1 (en) | Switching power supply unit and control method of switching power supply unit | |
JP2010051079A (ja) | Dc−dcコンバータおよび制御方法 | |
JP3974449B2 (ja) | 電源装置 | |
JP2004289993A (ja) | スイッチ・モード電源の制御方法 | |
KR20200143288A (ko) | 차지 펌프 제어 회로 및 배터리 제어 회로 | |
JP3202957B2 (ja) | ビデオ信号用電源回路 | |
JP5515390B2 (ja) | スイッチング電源装置 | |
JP5398422B2 (ja) | スイッチング電源装置 | |
KR101091922B1 (ko) | 인버터 구동 장치와 이를 포함한 램프 구동 장치 및 그 구동 방법 | |
US6559624B1 (en) | Voltage converter capable of outputting a stable output voltage | |
JP2001337653A (ja) | 液晶用駆動電源 | |
KR20080003207A (ko) | 전압 레귤레이터 | |
KR0180464B1 (ko) | 인덱스 펄스 발생회로 | |
JPH0774638A (ja) | A−d変換器 | |
US20220302841A1 (en) | Current detection circuit, synchronous rectification type dc/dc buck converter and control circuit thereof | |
JP4400992B2 (ja) | 駆動信号供給回路 | |
JP2600103Y2 (ja) | 電源回路 | |
JP4002644B2 (ja) | クランプ装置 | |
JP2830648B2 (ja) | 電圧検出回路 | |
JP2001157443A (ja) | パルス制御回路及び同期整流回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010612 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |