JP3198866B2 - Ｍｏｓ集積回路の製造方法 - Google Patents
Ｍｏｓ集積回路の製造方法Info
- Publication number
- JP3198866B2 JP3198866B2 JP06559295A JP6559295A JP3198866B2 JP 3198866 B2 JP3198866 B2 JP 3198866B2 JP 06559295 A JP06559295 A JP 06559295A JP 6559295 A JP6559295 A JP 6559295A JP 3198866 B2 JP3198866 B2 JP 3198866B2
- Authority
- JP
- Japan
- Prior art keywords
- direct contact
- region
- semiconductor substrate
- insulating film
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＭＯＳ集積回路の製造方
法に関する。
法に関する。
【０００２】
【従来の技術】従来、ＭＯＳ集積回路のソース領域、ド
レイン領域を形成するためのイオン注入工程は、ゲート
電極と半導体基板をゲート絶縁膜を介して絶縁した状態
で行なわれていた。しかしながら、素子の微細化に伴い
ゲート絶縁膜が薄くなるにつれて、この方法ではイオン
注入時のチャージアップにより、ゲート絶縁膜が劣化も
しくは破壊に到り、ＭＯＳ集積回路の製造歩留りが低下
するという問題を生じてきた。イオン注入時のチャージ
アップは、ゲート電極が電気的にフローティング状態に
あるため生じる。
レイン領域を形成するためのイオン注入工程は、ゲート
電極と半導体基板をゲート絶縁膜を介して絶縁した状態
で行なわれていた。しかしながら、素子の微細化に伴い
ゲート絶縁膜が薄くなるにつれて、この方法ではイオン
注入時のチャージアップにより、ゲート絶縁膜が劣化も
しくは破壊に到り、ＭＯＳ集積回路の製造歩留りが低下
するという問題を生じてきた。イオン注入時のチャージ
アップは、ゲート電極が電気的にフローティング状態に
あるため生じる。
【０００３】そこでゲート電極のチャージアップを防止
するための新たな製造方法が考案されている（特開平４
−１６８７２８号公報）。
するための新たな製造方法が考案されている（特開平４
−１６８７２８号公報）。
【０００４】図４はこの従来のＭＯＳ集積回路の製造方
法を工程順に示す半導体装置の断面図である。まずシリ
コンの半導体基板１上に素子分離用のシリコンの熱酸化
膜であるフィールド絶縁膜２を選択的に形成し、素子形
成領域３およびダイレクトコンタクト領域４を区画する
（図４（ａ））。ＭＯＳトランジスタを形成する素子形
成領域３およびダイレクトコンタクト領域４にシリコン
酸化膜のゲート絶縁膜５を形成する（図４（ｂ））。フ
ォトリソグラフィー工程により前記の素子形成領域３以
外のゲート絶縁膜５を除去してシリコン基板を露出させ
る（図４（ｃ））。全面にゲート電極となるシリコンの
ゲート電極膜６を形成する（図４（ｄ））。フォトリソ
グラフィー工程によりゲート電極膜６をエッチングして
ゲート電極７を形成する（図４（ｅ））。ただしこの時
点ではゲート電極７はダイレクトコンタクト領域４を通
じて半導体基板１に接続されている。この状態でイオン
注入を行い素子形成領域３にソース領域およびドレイン
領域を形成する（図４（ｆ））。ただし、ソース領域お
よびドレイン領域は紙面に垂直な部分であるので図示さ
れていない。フォトリソグラフィー工程によりゲート電
極７の一部をエッチングして、ゲート電極７と半導体基
板１と接続を切断する（図４（ｇ））。
法を工程順に示す半導体装置の断面図である。まずシリ
コンの半導体基板１上に素子分離用のシリコンの熱酸化
膜であるフィールド絶縁膜２を選択的に形成し、素子形
成領域３およびダイレクトコンタクト領域４を区画する
（図４（ａ））。ＭＯＳトランジスタを形成する素子形
成領域３およびダイレクトコンタクト領域４にシリコン
酸化膜のゲート絶縁膜５を形成する（図４（ｂ））。フ
ォトリソグラフィー工程により前記の素子形成領域３以
外のゲート絶縁膜５を除去してシリコン基板を露出させ
る（図４（ｃ））。全面にゲート電極となるシリコンの
ゲート電極膜６を形成する（図４（ｄ））。フォトリソ
グラフィー工程によりゲート電極膜６をエッチングして
ゲート電極７を形成する（図４（ｅ））。ただしこの時
点ではゲート電極７はダイレクトコンタクト領域４を通
じて半導体基板１に接続されている。この状態でイオン
注入を行い素子形成領域３にソース領域およびドレイン
領域を形成する（図４（ｆ））。ただし、ソース領域お
よびドレイン領域は紙面に垂直な部分であるので図示さ
れていない。フォトリソグラフィー工程によりゲート電
極７の一部をエッチングして、ゲート電極７と半導体基
板１と接続を切断する（図４（ｇ））。
【０００５】この方法においては、ゲート電極７がダイ
レクトコンタクト領域４を通じて半導体基板１に接続さ
れている構造（図４（ｅ））でイオン注入を行なう。こ
うすることにより、ゲート電極７に入射した正電荷は半
導体基板１に流れるため、半導体基板１とゲート電極７
はほぼ同電位となり、ゲート絶縁膜５の破壊は生じな
い。
レクトコンタクト領域４を通じて半導体基板１に接続さ
れている構造（図４（ｅ））でイオン注入を行なう。こ
うすることにより、ゲート電極７に入射した正電荷は半
導体基板１に流れるため、半導体基板１とゲート電極７
はほぼ同電位となり、ゲート絶縁膜５の破壊は生じな
い。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
方法においてはダイレクトコンタクト領域をゲート電極
の配置にあわせて配置する必要があり、これが集積化に
とって大きな障害となるという問題があった。ダイレク
トコンタクト領域をスクライブ領域上に配しても、ダイ
レクトコンタクト領域−ゲート電極間の配線長が長くな
るため集積化の障害となる問題がやはり生じる。ダイレ
クトコンタクト領域を配置することは集積回路設計が複
雑になるという問題も生じる。また、製造工程から見た
場合、ゲート電極とダイレクトコンタクト領域との接続
を切断するためのフォトリソグラフィー工程が必要であ
り、工程数が増加する問題もあった。
方法においてはダイレクトコンタクト領域をゲート電極
の配置にあわせて配置する必要があり、これが集積化に
とって大きな障害となるという問題があった。ダイレク
トコンタクト領域をスクライブ領域上に配しても、ダイ
レクトコンタクト領域−ゲート電極間の配線長が長くな
るため集積化の障害となる問題がやはり生じる。ダイレ
クトコンタクト領域を配置することは集積回路設計が複
雑になるという問題も生じる。また、製造工程から見た
場合、ゲート電極とダイレクトコンタクト領域との接続
を切断するためのフォトリソグラフィー工程が必要であ
り、工程数が増加する問題もあった。
【０００７】本発明は上記のような問題点を解決するた
めになされたものであり、集積化の障害になることな
く、回路設計を複雑にすることなく、しかも工程数を増
加させることなく、ソース、ドレイン領域を形成するた
めのイオン注入時に生じるチャージアップによるゲート
絶縁膜破壊を防止するＭＯＳ集積回路製造方法を提供す
ることを目的としている。
めになされたものであり、集積化の障害になることな
く、回路設計を複雑にすることなく、しかも工程数を増
加させることなく、ソース、ドレイン領域を形成するた
めのイオン注入時に生じるチャージアップによるゲート
絶縁膜破壊を防止するＭＯＳ集積回路製造方法を提供す
ることを目的としている。
【０００８】
【課題を解決するための手段】本発明者は、ゲート電極
が半導体基板と直接接触していなくても、イオン注入時
にはイオンビーム（プラズマ）を介してゲート電極とダ
イレクトコンタクト領域（従って半導体基板）との電気
的接触が可能であることに着目して本発明を完成させ
た。
が半導体基板と直接接触していなくても、イオン注入時
にはイオンビーム（プラズマ）を介してゲート電極とダ
イレクトコンタクト領域（従って半導体基板）との電気
的接触が可能であることに着目して本発明を完成させ
た。
【０００９】すなわち、上記目的を達成するために本発
明のＭＯＳ集積回路の製造方法は、図１にその工程順に
半導体装置の断面図を示すように、以下の工程を含むこ
とを特徴とする。
明のＭＯＳ集積回路の製造方法は、図１にその工程順に
半導体装置の断面図を示すように、以下の工程を含むこ
とを特徴とする。
【００１０】半導体基板１上に選択的にフィールド絶
縁膜２を形成して素子形成領域３とダイレクトコンタク
ト領域４とを区画する工程（図１（ａ））。このとき、
イオン注入で半導体基板１上を走査するイオンビームの
範囲内にダイレクトコンタクト領域４が少なくとも１つ
含まれるようにダイレクトコンタクト領域４を設ける。
縁膜２を形成して素子形成領域３とダイレクトコンタク
ト領域４とを区画する工程（図１（ａ））。このとき、
イオン注入で半導体基板１上を走査するイオンビームの
範囲内にダイレクトコンタクト領域４が少なくとも１つ
含まれるようにダイレクトコンタクト領域４を設ける。
【００１１】前記素子形成領域３上にゲート絶縁膜５
を形成する工程（図１（ｂ）、（ｃ））。
を形成する工程（図１（ｂ）、（ｃ））。
【００１２】前記ダイレクトコンタクト領域４におい
て前記半導体基板１と接触するダイレクトコンタクト電
極８を形成するとともに前記ゲート絶縁膜５上に前記ダ
イレクトコンタクト電極４とは接続しないゲート電極７
を形成する工程（図１（ｄ）、（ｅ））。
て前記半導体基板１と接触するダイレクトコンタクト電
極８を形成するとともに前記ゲート絶縁膜５上に前記ダ
イレクトコンタクト電極４とは接続しないゲート電極７
を形成する工程（図１（ｄ）、（ｅ））。
【００１３】前記イオンビームを走査して前記半導体
基板１上にイオン注入を行いソース領域およびドレイン
領域を形成する工程（図１（ｆ））。
基板１上にイオン注入を行いソース領域およびドレイン
領域を形成する工程（図１（ｆ））。
【００１４】
【作用】イオン注入は所定のイオンビーム径のイオンビ
ームをウェハー上を走査しつつ照射させて行われる。
ームをウェハー上を走査しつつ照射させて行われる。
【００１５】図２はダイレクトコンタクト電極間距離Ｌ
がイオンビーム径Ｄより小さい場合のイオン注入時の半
導体装置の模式的断面図である。（ａ）はある時点での
図であり、（ｂ）はその所定時間後の図であり、イオン
ビームがスキャンしていく状況を示している。当然、イ
オンビームの範囲内にダイレクトコンタクト電極が１つ
は含まれることになる。すなわち、（ａ）の状況におい
てはダイレクトコンタクト電極８１が、（ｂ）の状況に
おいてはダイレクトコンタクト電極８２が含まれる。
がイオンビーム径Ｄより小さい場合のイオン注入時の半
導体装置の模式的断面図である。（ａ）はある時点での
図であり、（ｂ）はその所定時間後の図であり、イオン
ビームがスキャンしていく状況を示している。当然、イ
オンビームの範囲内にダイレクトコンタクト電極が１つ
は含まれることになる。すなわち、（ａ）の状況におい
てはダイレクトコンタクト電極８１が、（ｂ）の状況に
おいてはダイレクトコンタクト電極８２が含まれる。
【００１６】この場合、例えば（ａ）の状況において
は、イオンビーム１０を介してゲート電極７１、７２と
ダイレクトコンタクト電極８１（従って半導体基板１）
が電気的に接続される。このため、ゲート電極７１、７
２の電位とダイレクトコンタクト電極８１の電位および
半導体基板１の電位の差は小さくなり、ゲート絶縁膜５
１、５２に加わる電圧は小さくなる。したがってイオン
注入時のゲート電極のチャージアップによるゲート絶縁
膜の破壊が生じない。
は、イオンビーム１０を介してゲート電極７１、７２と
ダイレクトコンタクト電極８１（従って半導体基板１）
が電気的に接続される。このため、ゲート電極７１、７
２の電位とダイレクトコンタクト電極８１の電位および
半導体基板１の電位の差は小さくなり、ゲート絶縁膜５
１、５２に加わる電圧は小さくなる。したがってイオン
注入時のゲート電極のチャージアップによるゲート絶縁
膜の破壊が生じない。
【００１７】（ｂ）の状況においては、同様にしてイオ
ンビーム１０を介してゲート電極７１、７２とダイレク
トコンタクト電極８２（従って半導体基板１）が電気的
に接続される。すなわち、ゲート電極７１、７２の電位
とダイレクトコンタクト電極８２の電位および半導体基
板１の電位の差は小さくなり、ゲート絶縁膜５１、５２
に加わる電圧は小さくなり、ゲート絶縁膜の破壊が生じ
ない。
ンビーム１０を介してゲート電極７１、７２とダイレク
トコンタクト電極８２（従って半導体基板１）が電気的
に接続される。すなわち、ゲート電極７１、７２の電位
とダイレクトコンタクト電極８２の電位および半導体基
板１の電位の差は小さくなり、ゲート絶縁膜５１、５２
に加わる電圧は小さくなり、ゲート絶縁膜の破壊が生じ
ない。
【００１８】図３はダイレクトコンタクト電極間距離Ｌ
がイオンビーム径Ｄより大きい場合のイオン注入時の半
導体装置の模式的断面図である。（ａ）はある時点での
図であり、（ｂ）はその所定時間後の図であり、図２と
同様にイオンビームがスキャンしていく状況を示してい
る。（ａ）の状況においてはイオンビームの範囲内にダ
イレクトコンタクト電極が含まれているが、（ｂ）の状
況においてはイオンビームの範囲内にダイレクトコンタ
クト電極が含まれていない。
がイオンビーム径Ｄより大きい場合のイオン注入時の半
導体装置の模式的断面図である。（ａ）はある時点での
図であり、（ｂ）はその所定時間後の図であり、図２と
同様にイオンビームがスキャンしていく状況を示してい
る。（ａ）の状況においてはイオンビームの範囲内にダ
イレクトコンタクト電極が含まれているが、（ｂ）の状
況においてはイオンビームの範囲内にダイレクトコンタ
クト電極が含まれていない。
【００１９】この場合、（ａ）の状況においては、図２
（ａ）、（ｂ）と同様、イオンビーム１０を介してゲー
ト電極７１、７２とダイレクトコンタクト電極８１（従
って半導体基板１）とが電気的に接続されて、ゲート絶
縁膜５１、５２に加わる電圧は小さくなり、ゲート絶縁
膜の破壊が生じない。
（ａ）、（ｂ）と同様、イオンビーム１０を介してゲー
ト電極７１、７２とダイレクトコンタクト電極８１（従
って半導体基板１）とが電気的に接続されて、ゲート絶
縁膜５１、５２に加わる電圧は小さくなり、ゲート絶縁
膜の破壊が生じない。
【００２０】しかし、（ｂ）の状況においては、イオン
ビームの範囲内にダイレクトコンタクト電極が含まれて
いないため、ゲート電極７１、７２、７３に入射した正
電荷はこのゲート電極７１、７２、７３に蓄積され、チ
ャージアップを生じる。このため、このゲート電極７
１、７２、７３と半導体基板１との間に電位差が生じ、
ゲート絶縁膜５１、５２、５３が破壊されるおそれが生
じる。
ビームの範囲内にダイレクトコンタクト電極が含まれて
いないため、ゲート電極７１、７２、７３に入射した正
電荷はこのゲート電極７１、７２、７３に蓄積され、チ
ャージアップを生じる。このため、このゲート電極７
１、７２、７３と半導体基板１との間に電位差が生じ、
ゲート絶縁膜５１、５２、５３が破壊されるおそれが生
じる。
【００２１】すなわち、イオン注入のイオンビーム径以
下の間隔でダイレクトコンタクト電極を設けることによ
り、ゲート電極を半導体基板と直接接触させなくても、
イオンビーム（プラズマ）を介してゲート電極とダイレ
クトコンタクト電極（従って半導体基板）を確実に電気
的に接続させることができ、イオン注入時のゲート電極
のチャージアップによるゲート絶縁膜の破壊を防ぐこと
ができる。
下の間隔でダイレクトコンタクト電極を設けることによ
り、ゲート電極を半導体基板と直接接触させなくても、
イオンビーム（プラズマ）を介してゲート電極とダイレ
クトコンタクト電極（従って半導体基板）を確実に電気
的に接続させることができ、イオン注入時のゲート電極
のチャージアップによるゲート絶縁膜の破壊を防ぐこと
ができる。
【００２２】こうすることにより、ダイレクトコンタク
ト電極とゲート電極を接続して配置する必要がないの
で、ダイレクトコンタクト電極を任意の位置に形成する
ことができ、スクライブ領域上の任意の位置にも形成し
てもよくなる。したがって、ゲート電極にあわせたダイ
レクトコンタクト電極（領域）の配置が不要となり、ダ
イレクトコンタクト電極（領域）を設けることは集積化
の障害にならず、設計を複雑にすることもない。
ト電極とゲート電極を接続して配置する必要がないの
で、ダイレクトコンタクト電極を任意の位置に形成する
ことができ、スクライブ領域上の任意の位置にも形成し
てもよくなる。したがって、ゲート電極にあわせたダイ
レクトコンタクト電極（領域）の配置が不要となり、ダ
イレクトコンタクト電極（領域）を設けることは集積化
の障害にならず、設計を複雑にすることもない。
【００２３】この構造とすることにより、ゲート電極の
形成工程において、同時にゲート電極とダイレクトコン
タクト電極とを切断できるので、ダイレクトコンタクト
を用いた従来の方法にあったゲート電極とダイレクトコ
ンタクト電極とを切断する工程（図４（ｇ））を不要に
できる。
形成工程において、同時にゲート電極とダイレクトコン
タクト電極とを切断できるので、ダイレクトコンタクト
を用いた従来の方法にあったゲート電極とダイレクトコ
ンタクト電極とを切断する工程（図４（ｇ））を不要に
できる。
【００２４】
【実施例】以下、本発明のＭＯＳ集積回路の製造方法の
実施例を図面に基づいて説明する。本実施例ではチャー
ジアップの抑制効果をより明確にするため、ゲート電極
面積２０００μｍ×２０００μｍ、アクティブ領域面積
２．５μｍ×２．５μｍのアンテナＭＯＳ構造を作製し
て評価した。アクティブ領域とはゲート絶縁膜を挟んで
ゲート電極と半導体基板が対向している領域のことであ
る。また、ダイレクトコンタクト電極は電極面積１０μ
ｍ×１０μｍ、コンタクト領域面積８μｍ×８μｍとし
た。ここでいうコンタクト領域とはダイレクトコンタク
ト電極と半導体基板が直接接触している領域のことであ
る。
実施例を図面に基づいて説明する。本実施例ではチャー
ジアップの抑制効果をより明確にするため、ゲート電極
面積２０００μｍ×２０００μｍ、アクティブ領域面積
２．５μｍ×２．５μｍのアンテナＭＯＳ構造を作製し
て評価した。アクティブ領域とはゲート絶縁膜を挟んで
ゲート電極と半導体基板が対向している領域のことであ
る。また、ダイレクトコンタクト電極は電極面積１０μ
ｍ×１０μｍ、コンタクト領域面積８μｍ×８μｍとし
た。ここでいうコンタクト領域とはダイレクトコンタク
ト電極と半導体基板が直接接触している領域のことであ
る。
【００２５】図１は本発明のＭＯＳ集積回路の製造方法
の一実施例を工程順に示す半導体装置の断面図である。
まず半導体基板１であるシリコン基板上に素子分離用の
フィールド絶縁膜２としてシリコン熱酸化膜を厚さ６０
０ｎｍ選択的に形成し、素子形成領域３およびダイレク
トコンタクト領域４を区画した（図１（ａ））。なお、
本実施例においては、ダイレクトコンタクト領域４を３
ｃｍの間隔で配置した。素子形成領域３およびダイレク
トコンタクト領域４にゲート絶縁膜５としてシリコン酸
化膜を厚さ１０ｎｍ形成した（図１（ｂ））。フォトリ
ソグラフィー工程により前記の素子形成領域３以外のゲ
ート絶縁膜５を除去してシリコン基板を露出させた（図
１（ｃ））。全面にゲート電極となるゲート電極膜６と
してポリシリコンを厚さ４００ｎｍ形成した（図１
（ｄ））。フォトリソグラフィー工程によりゲート電極
膜６をエッチングしてゲート電極７を形成した（図１
（ｅ））。このときダイレクトコンタクト領域４にはダ
イレクトコンタクト電極８をゲート電極７と切断して形
成した。したがってゲート電極７と半導体基板１との接
続は切断されている。この状態でイオン注入を行い素子
形成領域３にソース領域およびドレイン領域を形成した
（図１（ｆ））。なおイオン注入は、Ａｓイオンを８０
ｋｅＶ、５×１０15ｃｍ-2、イオンビーム径５ｃｍで行
った。
の一実施例を工程順に示す半導体装置の断面図である。
まず半導体基板１であるシリコン基板上に素子分離用の
フィールド絶縁膜２としてシリコン熱酸化膜を厚さ６０
０ｎｍ選択的に形成し、素子形成領域３およびダイレク
トコンタクト領域４を区画した（図１（ａ））。なお、
本実施例においては、ダイレクトコンタクト領域４を３
ｃｍの間隔で配置した。素子形成領域３およびダイレク
トコンタクト領域４にゲート絶縁膜５としてシリコン酸
化膜を厚さ１０ｎｍ形成した（図１（ｂ））。フォトリ
ソグラフィー工程により前記の素子形成領域３以外のゲ
ート絶縁膜５を除去してシリコン基板を露出させた（図
１（ｃ））。全面にゲート電極となるゲート電極膜６と
してポリシリコンを厚さ４００ｎｍ形成した（図１
（ｄ））。フォトリソグラフィー工程によりゲート電極
膜６をエッチングしてゲート電極７を形成した（図１
（ｅ））。このときダイレクトコンタクト領域４にはダ
イレクトコンタクト電極８をゲート電極７と切断して形
成した。したがってゲート電極７と半導体基板１との接
続は切断されている。この状態でイオン注入を行い素子
形成領域３にソース領域およびドレイン領域を形成した
（図１（ｆ））。なおイオン注入は、Ａｓイオンを８０
ｋｅＶ、５×１０15ｃｍ-2、イオンビーム径５ｃｍで行
った。
【００２６】このようにして作製したＭＯＳ構造につい
て、ゲート絶縁膜の耐圧特性を測定した。この結果、本
実施例においてはゲート絶縁膜の破壊は生じていなかっ
た。
て、ゲート絶縁膜の耐圧特性を測定した。この結果、本
実施例においてはゲート絶縁膜の破壊は生じていなかっ
た。
【００２７】これに対して、ダイレクトコンタクト領域
４を６ｃｍの間隔で配置して、同様にイオン注入を行っ
た場合、ゲート絶縁膜の破壊が生じたものが約８０％あ
った。
４を６ｃｍの間隔で配置して、同様にイオン注入を行っ
た場合、ゲート絶縁膜の破壊が生じたものが約８０％あ
った。
【００２８】
【発明の効果】上述したように本発明のＭＯＳ集積回路
の製造方法によれば、ソース領域およびドレイン領域を
形成するためのイオン注入時に生じるチャージアップに
よるゲート絶縁膜破壊を防止でき、また集積化の障害
も、回路設計を複雑にすることもなく、しかも工程数を
増加させることもなくＭＯＳ集積回路を製造できる。
の製造方法によれば、ソース領域およびドレイン領域を
形成するためのイオン注入時に生じるチャージアップに
よるゲート絶縁膜破壊を防止でき、また集積化の障害
も、回路設計を複雑にすることもなく、しかも工程数を
増加させることもなくＭＯＳ集積回路を製造できる。
【図１】本発明のＭＯＳ集積回路の製造方法の一実施例
を工程順に示す半導体装置の断面図である。
を工程順に示す半導体装置の断面図である。
【図２】ダイレクトコンタクト電極間距離Ｌがイオンビ
ーム径Ｄより小さい場合のイオン注入時の半導体装置の
模式的断面図である。
ーム径Ｄより小さい場合のイオン注入時の半導体装置の
模式的断面図である。
【図３】ダイレクトコンタクト電極間距離Ｌがイオンビ
ーム径Ｄより大きい場合のイオン注入時の半導体装置の
模式的断面図である。
ーム径Ｄより大きい場合のイオン注入時の半導体装置の
模式的断面図である。
【図４】従来のＭＯＳ集積回路の製造方法を工程順に示
す半導体装置の断面図である。
す半導体装置の断面図である。
１ 半導体基板 ２ フィールド絶縁膜 ３ 素子形成領域 ４ ダイレクトコンタクト領域 ５ ゲート絶縁膜 ６ ゲート電極膜 ７ ゲート電極 ８ ダイレクトコンタクト電極 １０ イオンビーム ７１ ゲート電極 ７２ ゲート電極 ７３ ゲート電極 ８１ ダイレクトコンタクト電極 ８２ ダイレクトコンタクト電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 21/265 H01L 21/336
Claims (1)
- 【請求項１】半導体基板上に選択的にフィールド絶縁膜
を形成して素子形成領域とダイレクトコンタクト領域と
を区画し、イオン注入で前記半導体基板上を走査するイ
オンビームの範囲内に前記ダイレクトコンタクト領域が
少なくとも１つ含まれるようにダイレクトコンタクト領
域を設ける工程と、前記素子形成領域上にゲート絶縁膜
を形成する工程と、前記ダイレクトコンタクト領域にお
いて前記半導体基板と接触するダイレクトコンタクト電
極を形成するとともに前記ゲート絶縁膜上に前記ダイレ
クトコンタクト電極とは接続しないゲート電極を形成す
る工程と、前記イオンビームを走査して前記半導体基板
上にイオン注入を行いソース領域およびドレイン領域を
形成する工程とを含むことを特徴とするＭＯＳ集積回路
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06559295A JP3198866B2 (ja) | 1995-03-24 | 1995-03-24 | Ｍｏｓ集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06559295A JP3198866B2 (ja) | 1995-03-24 | 1995-03-24 | Ｍｏｓ集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08264773A JPH08264773A (ja) | 1996-10-11 |
| JP3198866B2 true JP3198866B2 (ja) | 2001-08-13 |
Family
ID=13291448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06559295A Expired - Fee Related JP3198866B2 (ja) | 1995-03-24 | 1995-03-24 | Ｍｏｓ集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3198866B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6755357B2 (en) | 2001-02-16 | 2004-06-29 | L'oreal | Spray container device |
-
1995
- 1995-03-24 JP JP06559295A patent/JP3198866B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6755357B2 (en) | 2001-02-16 | 2004-06-29 | L'oreal | Spray container device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08264773A (ja) | 1996-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4941028A (en) | Structure for protecting thin dielectrics during processing | |
| JP3124144B2 (ja) | 半導体装置 | |
| EP0379024B1 (en) | Semiconductor device manufacturing method | |
| EP0588370A2 (en) | Manufacturing method of thin film transistor and semiconductor device utilized for liquid crystal display | |
| US5079609A (en) | Semiconductor device having dielectric breakdown protection element and method of fabricating same | |
| JP2614016B2 (ja) | 半導体装置の製造方法 | |
| JP3198866B2 (ja) | Ｍｏｓ集積回路の製造方法 | |
| JP3252790B2 (ja) | 半導体集積回路 | |
| JP2643904B2 (ja) | 静電保護素子 | |
| US7402887B2 (en) | Semiconductor device having fuse area surrounded by protection means | |
| EP0110656B1 (en) | Semiconductor device and method of manufacturing the same | |
| US8329548B2 (en) | Field transistors for electrostatic discharge protection and methods for fabricating the same | |
| JP2888857B2 (ja) | 半導体装置 | |
| JPS5831521A (ja) | 半導体装置の製造方法 | |
| JP3001588B2 (ja) | 半導体装置およびその製造方法 | |
| KR20000035224A (ko) | 반도체장치 및 그 제조방법 | |
| JP2948256B2 (ja) | 半導体記憶装置の製造方法 | |
| JP2897253B2 (ja) | Ｍｏｓ集積回路の製造方法 | |
| JPH09260590A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3171735B2 (ja) | 半導体装置の製造方法 | |
| JP2915036B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH06268210A (ja) | 半導体装置およびその製造方法 | |
| JPH05308139A (ja) | 半導体装置 | |
| JPH05267205A (ja) | 半導体装置の製造方法 | |
| JPS628940B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |