JP3186360B2 - アクティブマトリクス液晶パネルの検査方法及び検査装置 - Google Patents
アクティブマトリクス液晶パネルの検査方法及び検査装置Info
- Publication number
- JP3186360B2 JP3186360B2 JP20586293A JP20586293A JP3186360B2 JP 3186360 B2 JP3186360 B2 JP 3186360B2 JP 20586293 A JP20586293 A JP 20586293A JP 20586293 A JP20586293 A JP 20586293A JP 3186360 B2 JP3186360 B2 JP 3186360B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel group
- liquid crystal
- group
- crystal panel
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
【０００１】
【産業上の利用分野】本発明はアクティブマトリクス液
晶パネルの検査方法及び検査装置に関する。より詳しく
は、アクティブマトリクス液晶パネルの表示画面を撮像
し、記録された画像データを解析して自動検査を行なう
技術に関する。
晶パネルの検査方法及び検査装置に関する。より詳しく
は、アクティブマトリクス液晶パネルの表示画面を撮像
し、記録された画像データを解析して自動検査を行なう
技術に関する。
【０００２】
【従来の技術】本発明の背景を明らかにする為、最初に
図４を参照してアクティブマトリクス液晶パネルの一般
的な構成を簡潔に説明する。アクティブマトリクス液晶
パネル１００は所定の間隙を介して対面配置された一対
の基板１０１，１０２の間に液晶層１０３を挟持したフ
ラット構造を有している。下側の基板１０１には画素電
極１０４がマトリクス状に行列配置している。個々の画
素電極１０４に対応して薄膜トランジスタ１０５が形成
されている。薄膜トランジスタ１０５のドレイン電極は
対応する画素電極１０４に接続されており、ゲート電極
はゲート線１０６に接続されており、ソース電極はデー
タ線１０７に接続されている。一方上側の基板１０２の
内表面にはカラーフィルタ１０８が形成されている。こ
のカラーフィルタ１０８はＲＧＢ三元色に分割されたセ
グメントを有しており、個々の画素電極１０４と対応し
ている。カラーフィルタ１０８の表面には対向電極１０
９が形成されている。この対向電極１０９と個々の画素
電極１０４によって挟持された液晶層１０３により画素
が規定される。又、一対の基板１０１，１０２の外表面
には、各々偏光板１１０，１１１が貼着されている。か
かる構成において、ゲート線１０６を順次走査して各行
毎に薄膜トランジスタ１０５を導通させるとともに、各
データ線１０７から画像信号を供給し導通状態の薄膜ト
ランジスタ１０５を介して画素電極１０４に書き込む。
各画素電極１０４と対向電極１０９との間には、書き込
まれた画像信号に応じて所定の電圧が印加され、液晶層
１０３の分子配列が変化する。この変化を一対の偏光板
１１０，１１１で透過率の変化に転換する。従って、液
晶パネル１００にバックライトを照射すると個々の画素
の透過率に応じてフルカラーの画像表示が得られる。
図４を参照してアクティブマトリクス液晶パネルの一般
的な構成を簡潔に説明する。アクティブマトリクス液晶
パネル１００は所定の間隙を介して対面配置された一対
の基板１０１，１０２の間に液晶層１０３を挟持したフ
ラット構造を有している。下側の基板１０１には画素電
極１０４がマトリクス状に行列配置している。個々の画
素電極１０４に対応して薄膜トランジスタ１０５が形成
されている。薄膜トランジスタ１０５のドレイン電極は
対応する画素電極１０４に接続されており、ゲート電極
はゲート線１０６に接続されており、ソース電極はデー
タ線１０７に接続されている。一方上側の基板１０２の
内表面にはカラーフィルタ１０８が形成されている。こ
のカラーフィルタ１０８はＲＧＢ三元色に分割されたセ
グメントを有しており、個々の画素電極１０４と対応し
ている。カラーフィルタ１０８の表面には対向電極１０
９が形成されている。この対向電極１０９と個々の画素
電極１０４によって挟持された液晶層１０３により画素
が規定される。又、一対の基板１０１，１０２の外表面
には、各々偏光板１１０，１１１が貼着されている。か
かる構成において、ゲート線１０６を順次走査して各行
毎に薄膜トランジスタ１０５を導通させるとともに、各
データ線１０７から画像信号を供給し導通状態の薄膜ト
ランジスタ１０５を介して画素電極１０４に書き込む。
各画素電極１０４と対向電極１０９との間には、書き込
まれた画像信号に応じて所定の電圧が印加され、液晶層
１０３の分子配列が変化する。この変化を一対の偏光板
１１０，１１１で透過率の変化に転換する。従って、液
晶パネル１００にバックライトを照射すると個々の画素
の透過率に応じてフルカラーの画像表示が得られる。
【０００３】かかる構成を有するアクティブマトリクス
液晶パネルは、高精細化及び微細化が可能であり、数十
万個に及ぶ画素が集積的に形成されている。薄膜トラン
ジスタの特性不良やゲート線及びデータ線等配線パタン
のショート／オープン故障等様々な要因により欠陥画素
が発生する。欠陥画素の存在は表示品位を著しく損なう
ので、製品出荷段階で検査を行ない不良品を排除する事
が必須となっている。
液晶パネルは、高精細化及び微細化が可能であり、数十
万個に及ぶ画素が集積的に形成されている。薄膜トラン
ジスタの特性不良やゲート線及びデータ線等配線パタン
のショート／オープン故障等様々な要因により欠陥画素
が発生する。欠陥画素の存在は表示品位を著しく損なう
ので、製品出荷段階で検査を行ない不良品を排除する事
が必須となっている。
【０００４】従来、アクティブマトリクス液晶パネルの
検査は目視により行なわれていた。しかしながら、検査
項目は多岐に渡っており且つ個々の画素は微細化されて
いる。従って、目視検査では多大な時間が必要となり定
量的且つ客観的な良否判断を行なう事が困難であるの
で、最近では自動検査装置が導入されている。例えば、
ビデオカメラ及び画像処理ユニットを組み合わせた自動
検査装置が、特開昭６３−１３６０８６号公報や特開平
１−１８９６９６号公報に開示されている。図５に示す
様に、従来の自動検査装置はステージ２０１を備えてお
り、その上に検査対象となるアクティブマトリクス液晶
パネル２０２が載置される。液晶パネル２０２は駆動ユ
ニット２０３により駆動され、所望のテスト用パタンを
表示する。ステージ２０１の下部には照明用のバックラ
イト２０４が配置されている。これらステージ２０１及
びバックライト２０４は回転テーブル２０５の上に搭載
されている。なお、ステージ２０１に対する液晶パネル
２０２の供給及び排出はロボットアーム２０６により自
動的に行なわれる。ステージ２０１の上方にはビデオカ
メラ２０７がセットされており、液晶パネル２０２の表
示画面を撮像し且つ記録する様になっている。ビデオカ
メラ２０７はキャリッジ２０８に取り付けられており、
Ｘ及びＹ方向に位置合わせ可能である。
検査は目視により行なわれていた。しかしながら、検査
項目は多岐に渡っており且つ個々の画素は微細化されて
いる。従って、目視検査では多大な時間が必要となり定
量的且つ客観的な良否判断を行なう事が困難であるの
で、最近では自動検査装置が導入されている。例えば、
ビデオカメラ及び画像処理ユニットを組み合わせた自動
検査装置が、特開昭６３−１３６０８６号公報や特開平
１−１８９６９６号公報に開示されている。図５に示す
様に、従来の自動検査装置はステージ２０１を備えてお
り、その上に検査対象となるアクティブマトリクス液晶
パネル２０２が載置される。液晶パネル２０２は駆動ユ
ニット２０３により駆動され、所望のテスト用パタンを
表示する。ステージ２０１の下部には照明用のバックラ
イト２０４が配置されている。これらステージ２０１及
びバックライト２０４は回転テーブル２０５の上に搭載
されている。なお、ステージ２０１に対する液晶パネル
２０２の供給及び排出はロボットアーム２０６により自
動的に行なわれる。ステージ２０１の上方にはビデオカ
メラ２０７がセットされており、液晶パネル２０２の表
示画面を撮像し且つ記録する様になっている。ビデオカ
メラ２０７はキャリッジ２０８に取り付けられており、
Ｘ及びＹ方向に位置合わせ可能である。
【０００５】
【発明が解決しようとする課題】検査対象となる液晶パ
ネルの表示画面はＣＣＤ等の撮像素子を内蔵したビデオ
カメラにより取り込まれ、画像データに変換される。こ
の画像データはフレームメモリに記録される。コンピュ
ータからなる画像処理ユニットはフレームメモリから逐
次画像データを読み出し画素解析を行なって自動検査を
実行する。即ち、全ての画素についてスキャニングし、
個々の画素毎に輝度を測定し所定の基準レベルと比較し
て欠陥の有無を判断している。全数の画素解析を行なっ
た結果に基いて液晶パネルの良否を判断する。検査項目
が極めて多岐に渡っている上、全数画素について逐次解
析を行なう為検査完了まで多大の時間が必要となり、製
造工程合理化の上で障害となっていた。
ネルの表示画面はＣＣＤ等の撮像素子を内蔵したビデオ
カメラにより取り込まれ、画像データに変換される。こ
の画像データはフレームメモリに記録される。コンピュ
ータからなる画像処理ユニットはフレームメモリから逐
次画像データを読み出し画素解析を行なって自動検査を
実行する。即ち、全ての画素についてスキャニングし、
個々の画素毎に輝度を測定し所定の基準レベルと比較し
て欠陥の有無を判断している。全数の画素解析を行なっ
た結果に基いて液晶パネルの良否を判断する。検査項目
が極めて多岐に渡っている上、全数画素について逐次解
析を行なう為検査完了まで多大の時間が必要となり、製
造工程合理化の上で障害となっていた。
【０００６】
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は迅速且つ簡便なアクティブマトリク
ス液晶パネルの検査方法及び検査装置を提供する事を目
的とする。かかる目的を達成する為に以下の手段を講じ
た。即ち、本発明は、行列配置した画素群と、画素群の
各行に接続したゲート線群と、画素群の各列に接続した
データ線群とを備えたアクティブマトリクス液晶パネル
の検査方法並びに検査装置を提供するものである。本発
明にかかる検査方法は、ゲート線群を順次走査して画素
群の各行を選択するとともに各データ線の入力端側から
所定の駆動信号を供給して、画素群の行列を全点灯表示
する手順と、全点灯表示された画素群を撮像しフレーム
メモリに記録する手順と、記録された画素群の点灯状態
を、データ線群の開放端側に位置する行から前記入力端
側に位置する行に向って順次画素解析する手順とを備え
ている。
題に鑑み、本発明は迅速且つ簡便なアクティブマトリク
ス液晶パネルの検査方法及び検査装置を提供する事を目
的とする。かかる目的を達成する為に以下の手段を講じ
た。即ち、本発明は、行列配置した画素群と、画素群の
各行に接続したゲート線群と、画素群の各列に接続した
データ線群とを備えたアクティブマトリクス液晶パネル
の検査方法並びに検査装置を提供するものである。本発
明にかかる検査方法は、ゲート線群を順次走査して画素
群の各行を選択するとともに各データ線の入力端側から
所定の駆動信号を供給して、画素群の行列を全点灯表示
する手順と、全点灯表示された画素群を撮像しフレーム
メモリに記録する手順と、記録された画素群の点灯状態
を、データ線群の開放端側に位置する行から前記入力端
側に位置する行に向って順次画素解析する手順とを備え
ている。
【０００７】又、本発明にかかる検査装置はステージ
と、駆動ユニットと、カメラユニットと、メモリユニッ
トと、画像処理ユニットとを含んでいる。ステージは検
査対象となるアクティブマトリクス液晶パネルを載置す
る。駆動ユニットは、アクティブマトリクス液晶パネル
のゲート線群を順次走査するとともに各データ線の入力
端側を通じて所定の駆動信号を印加し画素群の行列を全
点灯表示する。カメラユニットは全点灯表示された画素
群を撮像する。メモリユニットは撮像された画素群の点
灯状態を記録する。画像処理ユニットは、該メモリユニ
ットをアクセスし、データ線群の開放端側に位置する行
から前記入力端側に位置する行に向って、逐次記録され
た画素群の点灯状態を解析する。
と、駆動ユニットと、カメラユニットと、メモリユニッ
トと、画像処理ユニットとを含んでいる。ステージは検
査対象となるアクティブマトリクス液晶パネルを載置す
る。駆動ユニットは、アクティブマトリクス液晶パネル
のゲート線群を順次走査するとともに各データ線の入力
端側を通じて所定の駆動信号を印加し画素群の行列を全
点灯表示する。カメラユニットは全点灯表示された画素
群を撮像する。メモリユニットは撮像された画素群の点
灯状態を記録する。画像処理ユニットは、該メモリユニ
ットをアクセスし、データ線群の開放端側に位置する行
から前記入力端側に位置する行に向って、逐次記録され
た画素群の点灯状態を解析する。
【０００８】
【作用】本発明にかかる検査方法及び検査装置は、デー
タ線に沿って連続的に発生する画素欠陥（線欠陥）の検
出を迅速に行なう事が可能である。この種の線欠陥はデ
ータ線の断線故障に起因している。データ線の信号入力
端側から開放端側に向って途中に断線故障があると、断
線個所から開放端に沿った全ての画素列が滅点欠陥とな
る。即ち、断線個所以降の画素については画像信号が供
給されない為、アクティブマトリクス液晶パネルを全点
灯状態にした時、滅点画素の列となって現われ表示品位
を著しく損なう。この点に鑑み、本発明では逐次画素解
析の際、データ線群の開放端側に位置する行から入力端
側に位置する行に向って行なう様にしている。データ線
の断線故障がある場合には、必然的に開放端に位置する
画素行に滅点欠陥が含まれる。次の行にも同列に滅点欠
陥が含まれている場合には直ちにデータ線の断線故障を
検出できる。従って、全表示画面に対する画素解析を行
なう事なく、直ちに不良判定を下し以後の検査を中止し
て作業時間の短縮化が可能になる。
タ線に沿って連続的に発生する画素欠陥（線欠陥）の検
出を迅速に行なう事が可能である。この種の線欠陥はデ
ータ線の断線故障に起因している。データ線の信号入力
端側から開放端側に向って途中に断線故障があると、断
線個所から開放端に沿った全ての画素列が滅点欠陥とな
る。即ち、断線個所以降の画素については画像信号が供
給されない為、アクティブマトリクス液晶パネルを全点
灯状態にした時、滅点画素の列となって現われ表示品位
を著しく損なう。この点に鑑み、本発明では逐次画素解
析の際、データ線群の開放端側に位置する行から入力端
側に位置する行に向って行なう様にしている。データ線
の断線故障がある場合には、必然的に開放端に位置する
画素行に滅点欠陥が含まれる。次の行にも同列に滅点欠
陥が含まれている場合には直ちにデータ線の断線故障を
検出できる。従って、全表示画面に対する画素解析を行
なう事なく、直ちに不良判定を下し以後の検査を中止し
て作業時間の短縮化が可能になる。
【０００９】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかるアクティブマト
リクス液晶パネル検査装置の基本的な構成を示すブロッ
ク図である。本検査装置は撮像部１と判定部２とに分か
れている。両者はＲＳ２３２Ｃインターフェイス等を介
してケーブルで相互に接続されている。撮像部１は、基
本的に図５に示した構造と同様である。即ち、ステージ
３を備えており、検査対象となるアクティブマトリクス
液晶パネル４を載置する。なお、ステージ３の下部には
照明用の光源ユニット５が組み込まれている。アクティ
ブマトリクス液晶パネル４は基本的に、図４に示したフ
ラット構造を有しており、行列配置した画素群と、画素
群の各行に接続したゲート線群と、画素群の各列に接続
したデータ線群とを備えている。液晶パネル４には駆動
ユニット６がプローブ（図示せず）等を介して接続され
る。駆動ユニット６は液晶パネル４のゲート線群を順次
走査するとともに各データ線の入力端側を通じて所定の
駆動信号を印加し画素群の行列を全点灯表示するもので
ある。ステージ３の上方にはカメラユニット７がセット
されており、液晶パネル４の全点灯表示された画素群を
撮像する。カメラユニット７は例えばレンズ系８とＣＣ
Ｄ９とを備えた高解像度のビデオカメラ等から構成され
ている。レンズ系８はＸ，Ｙ方向に関し移動調整可能で
あり、液晶パネル４の撮像位置に対して正確に整合す
る。又、カメラユニット７は光軸に対して回転調整可能
であり液晶パネル４の表示画面に整合した画角で撮像す
る様にしている。液晶パネル４の画面と撮像画角に回転
誤差が含まれると後の画像処理に不都合をきたす事にな
る。
詳細に説明する。図１は本発明にかかるアクティブマト
リクス液晶パネル検査装置の基本的な構成を示すブロッ
ク図である。本検査装置は撮像部１と判定部２とに分か
れている。両者はＲＳ２３２Ｃインターフェイス等を介
してケーブルで相互に接続されている。撮像部１は、基
本的に図５に示した構造と同様である。即ち、ステージ
３を備えており、検査対象となるアクティブマトリクス
液晶パネル４を載置する。なお、ステージ３の下部には
照明用の光源ユニット５が組み込まれている。アクティ
ブマトリクス液晶パネル４は基本的に、図４に示したフ
ラット構造を有しており、行列配置した画素群と、画素
群の各行に接続したゲート線群と、画素群の各列に接続
したデータ線群とを備えている。液晶パネル４には駆動
ユニット６がプローブ（図示せず）等を介して接続され
る。駆動ユニット６は液晶パネル４のゲート線群を順次
走査するとともに各データ線の入力端側を通じて所定の
駆動信号を印加し画素群の行列を全点灯表示するもので
ある。ステージ３の上方にはカメラユニット７がセット
されており、液晶パネル４の全点灯表示された画素群を
撮像する。カメラユニット７は例えばレンズ系８とＣＣ
Ｄ９とを備えた高解像度のビデオカメラ等から構成され
ている。レンズ系８はＸ，Ｙ方向に関し移動調整可能で
あり、液晶パネル４の撮像位置に対して正確に整合す
る。又、カメラユニット７は光軸に対して回転調整可能
であり液晶パネル４の表示画面に整合した画角で撮像す
る様にしている。液晶パネル４の画面と撮像画角に回転
誤差が含まれると後の画像処理に不都合をきたす事にな
る。
【００１０】一方、判定部２はＣＰＵ１０を備えてお
り、システム全体の制御を司る。ＣＰＵ１０はケーブル
を介して撮像部１側の制御ユニット２３及び光源ユニッ
ト５に接続されている。制御ユニット２３はＣＰＵ１０
からコマンドを受け入れカメラユニット７の動作制御を
行なう。同時に、ＣＣＤ９から出力された画像データを
ＣＰＵ１０に転送する。ＣＰＵ１０はレンズ系８の位置
調整や光源ユニット５の光量調整等を行なうコマンドも
発生する。判定部２にはメモリユニット１１が含まれて
おり、ＣＰＵ１０を介してＣＣＤ９から送られた画像デ
ータを受け入れ、撮像された画素群の点灯状態を記録す
る。模式的に示す様に、撮像された画素群はフレームメ
モリ１２上に記録されており、液晶パネル４に含まれる
画素群と、メモリユニット１１に記録された画素群は１
対１の対応関係にある。従って、以下特に必要のない限
り、実際の画素と記録された画素を区別する事なく説明
を行なう。液晶パネル４は全点灯表示で撮像される為、
仮に無欠陥の場合には輝点画素のみがフレームメモリ上
に記録される事になる。しかしながら、通常いくらかの
欠陥が含まれている為、図示する様に滅点画素が含まれ
る事になる。滅点画素が同列上に複数個連続した場合に
は線欠陥となる。メモリユニット１１には画像処理ユニ
ット１３が接続されており、該メモリユニット１１をア
クセスし、データ線群の開放端側に位置する行から入力
端側に位置する行に向って、逐次記録された画素群の点
滅状態を解析する。図示の例ではフレームメモリ１２上
において、データ線群の開放端側は最下行であり、入力
端側は最上行となっている。従って、本例では矢印で示
す様にメモリユニット１１は最下行から最上行に向って
順次アクセスされる。
り、システム全体の制御を司る。ＣＰＵ１０はケーブル
を介して撮像部１側の制御ユニット２３及び光源ユニッ
ト５に接続されている。制御ユニット２３はＣＰＵ１０
からコマンドを受け入れカメラユニット７の動作制御を
行なう。同時に、ＣＣＤ９から出力された画像データを
ＣＰＵ１０に転送する。ＣＰＵ１０はレンズ系８の位置
調整や光源ユニット５の光量調整等を行なうコマンドも
発生する。判定部２にはメモリユニット１１が含まれて
おり、ＣＰＵ１０を介してＣＣＤ９から送られた画像デ
ータを受け入れ、撮像された画素群の点灯状態を記録す
る。模式的に示す様に、撮像された画素群はフレームメ
モリ１２上に記録されており、液晶パネル４に含まれる
画素群と、メモリユニット１１に記録された画素群は１
対１の対応関係にある。従って、以下特に必要のない限
り、実際の画素と記録された画素を区別する事なく説明
を行なう。液晶パネル４は全点灯表示で撮像される為、
仮に無欠陥の場合には輝点画素のみがフレームメモリ上
に記録される事になる。しかしながら、通常いくらかの
欠陥が含まれている為、図示する様に滅点画素が含まれ
る事になる。滅点画素が同列上に複数個連続した場合に
は線欠陥となる。メモリユニット１１には画像処理ユニ
ット１３が接続されており、該メモリユニット１１をア
クセスし、データ線群の開放端側に位置する行から入力
端側に位置する行に向って、逐次記録された画素群の点
滅状態を解析する。図示の例ではフレームメモリ１２上
において、データ線群の開放端側は最下行であり、入力
端側は最上行となっている。従って、本例では矢印で示
す様にメモリユニット１１は最下行から最上行に向って
順次アクセスされる。
【００１１】次に図２を参照して、本発明にかかるアク
ティブマトリクス液晶パネルの検査方法を詳細に説明す
る。前述した様に、アクティブマトリクス液晶パネル４
は、行列配置した画素１４の群と、画素１４の各行に接
続したゲート線１５と、画素１４の各列に接続したデー
タ線１６とを備えている。かかる構成を有するアクティ
ブマトリクス液晶パネル４の検査を行なう時には、先ず
最初にゲート線１５を順次走査して画素１４の各行を選
択するとともに、各データ線１６の入力端１７側から所
定の駆動信号を供給して画素１４の行列を全点灯表示す
る。図示の例では、データ線１６の入力端１７は画面の
上端に位置し、開放端１８は画面の下端に位置する。次
に、全点灯表示された画素１４を撮像しフレームメモリ
に記録する手順を行なう。続いて、記録された画素１４
の点滅状態を、データ線１６の開放端１８側に位置する
最下行１９から入力端１７側に位置する最上行２０に向
って順次画素解析する手順を行なう。
ティブマトリクス液晶パネルの検査方法を詳細に説明す
る。前述した様に、アクティブマトリクス液晶パネル４
は、行列配置した画素１４の群と、画素１４の各行に接
続したゲート線１５と、画素１４の各列に接続したデー
タ線１６とを備えている。かかる構成を有するアクティ
ブマトリクス液晶パネル４の検査を行なう時には、先ず
最初にゲート線１５を順次走査して画素１４の各行を選
択するとともに、各データ線１６の入力端１７側から所
定の駆動信号を供給して画素１４の行列を全点灯表示す
る。図示の例では、データ線１６の入力端１７は画面の
上端に位置し、開放端１８は画面の下端に位置する。次
に、全点灯表示された画素１４を撮像しフレームメモリ
に記録する手順を行なう。続いて、記録された画素１４
の点滅状態を、データ線１６の開放端１８側に位置する
最下行１９から入力端１７側に位置する最上行２０に向
って順次画素解析する手順を行なう。
【００１２】図示の例では、液晶パネル４の画面に２本
の線欠陥が含まれており、列２１及び列２２に含まれ
る。線欠陥の場合には、必ず最下行１９に滅点画素が現
われる。又、一段上の行にも滅点画素が現われる。この
様に、同列上に２個以上の滅点欠陥画素が連続した場合
には線欠陥である可能性が高い。しかしながら、場合に
よっては偶発的に２個の独立した滅点欠陥が列方向に沿
って存在する確率もある。従って、下端から第３行目の
画素解析を引き続き行ない、同列上に滅点画素欠陥が発
見された場合には、略確実に線欠陥が検出できる。以上
の様に、最下行から所定の段数だけ画素解析を行ない、
同列上に滅点欠陥画素が複数個検出された場合には、そ
の時点で画素解析を中止し、液晶パネル４は不良品とし
て排除される。以下の画素解析を省略できるので、検出
時間が大幅に短縮可能となる。図示の例では、例えば列
２１に対応するデータ線は上から２行目の位置で断線故
障が発生している。従って、列２１において３行目以下
の画素は全て滅点欠陥となる。同様に、列２２について
は対応するデータ線が上から６行目の位置で断線故障が
発生している。従って、以降の画素は全て滅点欠陥とな
る。
の線欠陥が含まれており、列２１及び列２２に含まれ
る。線欠陥の場合には、必ず最下行１９に滅点画素が現
われる。又、一段上の行にも滅点画素が現われる。この
様に、同列上に２個以上の滅点欠陥画素が連続した場合
には線欠陥である可能性が高い。しかしながら、場合に
よっては偶発的に２個の独立した滅点欠陥が列方向に沿
って存在する確率もある。従って、下端から第３行目の
画素解析を引き続き行ない、同列上に滅点画素欠陥が発
見された場合には、略確実に線欠陥が検出できる。以上
の様に、最下行から所定の段数だけ画素解析を行ない、
同列上に滅点欠陥画素が複数個検出された場合には、そ
の時点で画素解析を中止し、液晶パネル４は不良品とし
て排除される。以下の画素解析を省略できるので、検出
時間が大幅に短縮可能となる。図示の例では、例えば列
２１に対応するデータ線は上から２行目の位置で断線故
障が発生している。従って、列２１において３行目以下
の画素は全て滅点欠陥となる。同様に、列２２について
は対応するデータ線が上から６行目の位置で断線故障が
発生している。従って、以降の画素は全て滅点欠陥とな
る。
【００１３】最後に、図３を参照して参考の為線欠陥発
生のモードを簡潔に説明する。図３はアクティブマトリ
クス液晶パネルの等価回路図である。図示する様に、行
方向に沿ってゲート線５１が延設されている。又、列方
向に沿ってデータ線５２が延設されている。各ゲート線
５１とデータ線５２の交点には薄膜トランジスタ５３が
形成されている。薄膜トランジスタ５３のドレイン電極
には液晶画素５４が接続している。液晶画素５４の他端
側は対向電極５５に接続されている。又、液晶画素５４
と平行に保持容量５６が接続されている。薄膜トランジ
スタ５３のゲート電極は対応するゲート線５１に接続さ
れている。又、ソース電極は対応するデータ線５２に接
続されている。
生のモードを簡潔に説明する。図３はアクティブマトリ
クス液晶パネルの等価回路図である。図示する様に、行
方向に沿ってゲート線５１が延設されている。又、列方
向に沿ってデータ線５２が延設されている。各ゲート線
５１とデータ線５２の交点には薄膜トランジスタ５３が
形成されている。薄膜トランジスタ５３のドレイン電極
には液晶画素５４が接続している。液晶画素５４の他端
側は対向電極５５に接続されている。又、液晶画素５４
と平行に保持容量５６が接続されている。薄膜トランジ
スタ５３のゲート電極は対応するゲート線５１に接続さ
れている。又、ソース電極は対応するデータ線５２に接
続されている。
【００１４】各ゲート線５１は垂直走査回路５７に接続
されている。一方、各データ線５２の入力端はスイッチ
ング素子５８を介して共通の信号線５９に接続されてい
る。各スイッチング素子５８は水平走査回路６０により
順次開閉制御される。
されている。一方、各データ線５２の入力端はスイッチ
ング素子５８を介して共通の信号線５９に接続されてい
る。各スイッチング素子５８は水平走査回路６０により
順次開閉制御される。
【００１５】かかる構成において、垂直走査回路５７に
より各ゲート線５１を線順次走査すると各行の薄膜トラ
ンジスタ５３が導通状態になる。これと同期して、水平
走査回路６０により各スイッチング素子５８を順次導通
状態に切り換えると、共通の信号線５９から駆動信号が
各データ線５２にサンプリングされ、導通状態にある薄
膜トランジスタ５３を介して対応する液晶画素５４及び
保持容量５６に書き込まれ所望の画像表示が行なわれ
る。しかしながら、データ線５２に中途断線が生じる
と、断線個所から開放端側に向って接続されている薄膜
トランジスタに画像信号を供給する事ができなくなる。
この為、断線故障が発生すると前述した様に線欠陥が発
生する事になる。この欠陥モードから理解される様に、
線欠陥の場合には必ず開放端側に位置する行の画素電極
に滅点欠陥が現われる事になる。本発明はこの事を利用
して検査時間の短縮化を図る事を特徴とするものであ
る。一般に、ゲート線５１は薄膜トランジスタのゲート
電極と同一の材料で形成されており、断線故障は発生し
にくい。これに対して、データ線５２はゲート線５１よ
りも上層に設けられ、金属アルミニウム等をストライプ
状にパタニングしたものである。下地の凹凸の影響を受
け、断線故障の発生する確率が高い。従って、発生確率
の高い列方向の線欠陥を最初に画像解析する事により、
検査時間を短縮化可能である。
より各ゲート線５１を線順次走査すると各行の薄膜トラ
ンジスタ５３が導通状態になる。これと同期して、水平
走査回路６０により各スイッチング素子５８を順次導通
状態に切り換えると、共通の信号線５９から駆動信号が
各データ線５２にサンプリングされ、導通状態にある薄
膜トランジスタ５３を介して対応する液晶画素５４及び
保持容量５６に書き込まれ所望の画像表示が行なわれ
る。しかしながら、データ線５２に中途断線が生じる
と、断線個所から開放端側に向って接続されている薄膜
トランジスタに画像信号を供給する事ができなくなる。
この為、断線故障が発生すると前述した様に線欠陥が発
生する事になる。この欠陥モードから理解される様に、
線欠陥の場合には必ず開放端側に位置する行の画素電極
に滅点欠陥が現われる事になる。本発明はこの事を利用
して検査時間の短縮化を図る事を特徴とするものであ
る。一般に、ゲート線５１は薄膜トランジスタのゲート
電極と同一の材料で形成されており、断線故障は発生し
にくい。これに対して、データ線５２はゲート線５１よ
りも上層に設けられ、金属アルミニウム等をストライプ
状にパタニングしたものである。下地の凹凸の影響を受
け、断線故障の発生する確率が高い。従って、発生確率
の高い列方向の線欠陥を最初に画像解析する事により、
検査時間を短縮化可能である。
【００１６】
【発明の効果】以上説明した様に、本発明によれば、ア
クティブマトリクス液晶パネルの画素解析において、開
放端側に位置する最終行から逐次解析を行なう事によ
り、容易且つ最短時間にて線欠陥を検出でき、不良品液
晶パネルを排除する事が可能になる。本発明によれば、
複雑な画素解析プログラムを採用する必要がないので、
検査装置を簡略化する事が可能であり、且つ検査時間を
短縮する事もできるという効果がある。
クティブマトリクス液晶パネルの画素解析において、開
放端側に位置する最終行から逐次解析を行なう事によ
り、容易且つ最短時間にて線欠陥を検出でき、不良品液
晶パネルを排除する事が可能になる。本発明によれば、
複雑な画素解析プログラムを採用する必要がないので、
検査装置を簡略化する事が可能であり、且つ検査時間を
短縮する事もできるという効果がある。
【図１】本発明にかかるアクティブマトリクス液晶パネ
ルの検査装置を示す模式的なブロック図である。
ルの検査装置を示す模式的なブロック図である。
【図２】本発明にかかるアクティブマトリクス液晶パネ
ルの検査方法を示す説明図である。
ルの検査方法を示す説明図である。
【図３】本発明に従って検査されるアクティブマトリク
ス液晶パネルの等価回路図である。
ス液晶パネルの等価回路図である。
【図４】アクティブマトリクス液晶パネルの一般的な構
成を示す斜視図である。
成を示す斜視図である。
【図５】従来のアクティブマトリクス液晶パネル検査装
置の一般的な構成を示す斜視図である。
置の一般的な構成を示す斜視図である。
１ 撮像部 ２ 判定部 ３ ステージ ４ 液晶パネル ５ 光源ユニット ６ 駆動ユニット ７ カメラユニット ８ レンズ系 ９ ＣＣＤ １０ ＣＰＵ １１ メモリユニット １２ フレームメモリ １３ 画像処理ユニット １４ 画素 １５ ゲート線 １６ データ線 １７ 入力端 １８ 開放端 ２３ 制御ユニット
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−209422（ＪＰ，Ａ) 特開 平４−133088（ＪＰ，Ａ) 特開 昭63−136086（ＪＰ，Ａ) 特開 平１−189696（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1368 G02F 1/13 101
Claims (3)
- 【請求項１】 行列配置した画素群と、画素群の各行に
接続したゲート線群と、画素群の各列に接続したデータ
線群とを備えたアクティブマトリクス液晶パネルの検査
方法であって、 ゲート線群を順次走査して画素群の各行を選択するとと
もに各データ線の入力端側から所定の駆動信号を供給し
て画素群の行列を全点灯表示する手順と、 全点灯表示された画素群を撮像しフレームメモリに記録
する手順と、 記録された画素群の点灯状態を、データ線群の開放端側
に位置する行から前記入力端側に位置する行に向って順
次画素解析する手順とを有するアクティブマトリクス液
晶パネルの検査方法。 - 【請求項２】 行列配置した画素群と、画素群の各行に
接続したゲート線群と、画素群の各列に接続したデータ
線群とを備えたアクティブマトリクス液晶パネルの検査
装置であって、 検査対象となるアクティブマトリクス液晶パネルを載置
するステージと、 該アクティブマトリクス液晶パネルのゲート線群を順次
走査するとともに各データ線の入力端側を通して所定の
駆動信号を印加し画素群の行列を全点灯表示する駆動ユ
ニットと、 全点灯表示された画素群を撮像するカメラユニットと、 撮像された画素群の点灯状態を記録するメモリユニット
と、 該メモリユニットをアクセスし、データ線群の開放端側
に位置する行から前記入力端側に位置する行に向って、
逐次記録された画素群の点灯状態を解析する画像処理ユ
ニットとを含むアクティブマトリクス液晶パネルの検査
装置。 - 【請求項３】 行列配置した画素群と、画素群の各行に
接続したゲート線群と、画素群の各列に接続したデータ
線群とを形成するアクティブマトリクス液晶パネルの製
造方法において、 ゲート線群を順次走査して画素群の各行を選択するとと
もに各データ線の入力端側から所定の駆動信号を供給し
て画素群の行列を全点灯表示する工程と、 全点灯表示された画素群を撮像しフレームメモリに記録
する工程と、 記録された画素群の点灯状態を、データ線群の開放端側
に位置する行から前記入力端側に位置する行に向って順
次画素解析する工程とを行なう事を特徴とするアクティ
ブマトリクス液晶パネルの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20586293A JP3186360B2 (ja) | 1993-07-27 | 1993-07-27 | アクティブマトリクス液晶パネルの検査方法及び検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20586293A JP3186360B2 (ja) | 1993-07-27 | 1993-07-27 | アクティブマトリクス液晶パネルの検査方法及び検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0743746A JPH0743746A (ja) | 1995-02-14 |
| JP3186360B2 true JP3186360B2 (ja) | 2001-07-11 |
Family
ID=16513957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20586293A Expired - Fee Related JP3186360B2 (ja) | 1993-07-27 | 1993-07-27 | アクティブマトリクス液晶パネルの検査方法及び検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3186360B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6724847B2 (ja) | 2017-03-31 | 2020-07-15 | オムロン株式会社 | 制御装置、制御プログラム、制御システム、および制御方法 |
-
1993
- 1993-07-27 JP JP20586293A patent/JP3186360B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0743746A (ja) | 1995-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5999012A (en) | Method and apparatus for testing an electrically conductive substrate | |
| JP3246704B2 (ja) | 配線基板の検査装置 | |
| JP3971318B2 (ja) | 液晶表示パネルの検査装置及び検査方法 | |
| JP3378795B2 (ja) | 表示装置の検査装置および検査方法 | |
| JPH0643490A (ja) | アクティブマトリックス基板の製造方法および検査方法と液晶表示装置の製造方法 | |
| JP2009270870A (ja) | ディスプレイ検査装置 | |
| JPH1138374A (ja) | 液晶表示装置の検査システム及び検査方法 | |
| JP3186360B2 (ja) | アクティブマトリクス液晶パネルの検査方法及び検査装置 | |
| CN115167021B (zh) | 显示面板的检测方法及检测装置 | |
| JP2019158442A (ja) | 表示パネル検査システムおよび表示パネル検査方法 | |
| JPH06250139A (ja) | 液晶表示パネルの検査方法 | |
| JP3408879B2 (ja) | フラットパネルディスプレイの表示欠陥抽出方法及びそのための装置 | |
| KR101034923B1 (ko) | 오토 프로브 검사장비 및 이를 이용한 검사방법 | |
| JP3311628B2 (ja) | 薄型表示機器の欠陥箇所位置決め装置 | |
| JP4408248B2 (ja) | 表示パネルの検査装置及び表示パネルの検査方法 | |
| JP3062711B2 (ja) | 液晶表示パネルの点灯輝度測定方法 | |
| JP2006078317A (ja) | 被検査体の検査方法及びその装置 | |
| KR100522752B1 (ko) | 에이.오.아이 기능을 구비한 엘시디 리페어 장비 및 리페어방법 | |
| JPH0520757B2 (ja) | ||
| JP3087098B2 (ja) | 液晶表示パネルの表示画素の位置及び回転角検出方法 | |
| JP2003177371A (ja) | 液晶表示装置の検査装置及びその検査方法 | |
| JPH11183861A (ja) | 液晶パネルの検査装置 | |
| JPH08220014A (ja) | Ｌｃｄパネル検査装置及びこの装置を用いたｌｃｄパネル検査方法 | |
| KR20060082917A (ko) | 검사 장치 | |
| JP3393231B2 (ja) | 液晶表示パネルの検査方法および検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |